JP4403663B2

JP4403663B2 - Ｄｃ／ｄｃコンバータ

Info

Publication number: JP4403663B2
Application number: JP2001070127A
Authority: JP
Inventors: 栄治竹上
Original assignee: Ｔｄｋラムダ株式会社
Priority date: 2001-03-13
Filing date: 2001-03-13
Publication date: 2010-01-27
Anticipated expiration: 2021-03-13
Also published as: US20020131277A1; US6671190B2; JP2002272107A

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子のオフ時にトランスの一次巻線に発生するフライバック電圧（リセット電圧）を抑制するＤＣ／ＤＣコンバータに関する。
【０００２】
【発明が解決しようとする課題】
図４は、一般的なフォワード方式の絶縁型ＤＣ／ＤＣコンバータにおける回路図を示している。同図において、１は一次側と二次側とを絶縁するトランス、２は例えばＭＯＳ型ＦＥＴで構成されるスイッチング素子であり、トランス１の一次巻線１Ａとスイッチング素子２との直列回路が、直流入力電圧Ｖｉを供給する直流電源３の両端間に接続される。また、トランス１の二次巻線１Ｂには、整流ダイオード５，転流ダイオード６，チョークコイル７および平滑コンデンサ８からなる整流平滑回路９が接続され、スイッチング素子２のスイッチングに伴ないトランス１の二次巻線１Ｂに誘起した電圧を整流平滑し、平滑コンデンサ８の両端間に接続した出力端子10，11より直流出力電圧Ｖｏを得るようにしている。そして、この回路例では、スイッチング素子２をオンすると、トランス１の二次巻線１Ｂのドット側端子に正極性の電圧が誘起されるので、整流ダイオード５がオンし、転流ダイオード６がオフする。これにより、整流ダイオード５を介してチョークコイル７ひいては出力端子10，11間の負荷（図示せず）にエネルギーが供給される。一方、スイッチング素子２がオフすると、今度は二次巻線１Ｂの非ドット側端子に正極性の電圧が誘起され、整流ダイオード５がオフし、転流ダイオード６がオンする。従って、この場合はそれまでチョークコイル７に蓄えられたエネルギーが、出力端子10，11間の負荷に供給されるようになっている。
【０００３】
12はこの直流出力電圧Ｖｏを監視し、内蔵する基準電圧との差異に応じた誤差増幅信号をＰＷＭ（パルス幅変調）制御回路13に供給する出力電圧監視増幅回路であり、直流出力電圧Ｖｏの変動に応じてスイッチング素子２のゲートに供給する駆動信号のパルス導通幅を可変することにより、直流出力電圧Ｖｏの安定化を図っている。
【０００４】
図５は、図４の回路におけるスイッチング素子２のドレイン−ソース間電圧Ｖdsと、整流ダイオード５のアノードを基準としたカソード電圧Ｖrとを示したものである。同図において、スイッチング素子２がオンの期間中（Ｔon）は、トランス１の一次巻線１Ａに直流入力電圧Ｖｉが印加され、スイッチング素子２の両端間電圧、すなわちドレイン−ソース間電圧Ｖdsがゼロになると共に、トランス１の二次巻線１Ｂのドット側端子に誘起された電圧により、整流ダイオード５の両端間電圧Ｖｒもゼロになる（但し、ここでは整流ダイオード５の順方向電圧降下分を無視して考える）。
【０００５】
一方、スイッチング素子２のオフ期間中（Ｔoff）では、トランス１の一次巻線１Ａを流れる慣性電流により、この一次巻線１Ａの両端間にリセット電圧が生じ、スイッチング素子２のドレイン−ソース間電圧Ｖdsは、直流電源３からの直流入力電圧Ｖｉに加えて、一次巻線１Ａのリセット電圧が重畳される（図５に示すＳ１の領域）。このとき、トランス１の二次巻線１Ｂにも、一次巻線１との巻数比に比例した電圧が非ドット側端子に誘起されるので、整流ダイオード５はオフする一方で、転流ダイオード６はオンし、整流ダイオード５の両端間には二次巻線１Ｂに発生する電圧がそのまま印加される（但し、ここでは転流ダイオード６の順方向電圧降下分を無視して考える）。やがて、トランス１のコアがリセットされると一次巻線１Ａにはリセット電圧は発生しなくなり、スイッチング素子２のドレイン−ソース間電圧Ｖdsは直流入力電圧Ｖｉに等しくなると共に、整流ダイオード５の両端間電圧Ｖｒもゼロになる。
【０００６】
こうして、スイッチング素子２をオン・オフするのに伴ない、トランス１のコアを通る磁束が増加（セット）と減少（リセット）を繰り返すが、トランス１が完全にリセットされず飽和するのを防止するために、スイッチング素子２のオフ期間中における電圧時間積Ｓ１と、スイッチング素子２のオン期間中における電圧時間積Ｓ２が等しくなるように、直流入力電圧Ｖｉやスイッチング素子２のデューティーなどの可変範囲が設定される。しかし、出力の急変などによりスイッチング素子２のオン時間が広がると、前述のようにＳ１＝Ｓ２なる関係が保たれているので、スイッチング素子２のオフ時におけるトランス１のリセット電圧がその分だけ上昇し、図５の一点鎖線に示すように、スイッチング素子２のドレイン−ソース間電圧Ｖdsや整流ダイオード５の両端間電圧Ｖｒのピーク値が上昇する。このため、スイッチング素子２や整流ダイオード５は、こうしたリセット電圧の上昇時においても耐えるような、特性の劣る高耐圧の素子を使わざるを得なかった。
【０００７】
そこで本発明は上記問題点に鑑み、簡単な回路構成によりスイッチング素子のオフ時におけるトランスのリセット電圧の上昇を効果的に抑制できるＤＣ／ＤＣコンバータを提供することをその目的とする。
【０００８】
【課題を解決するための手段】
本発明の請求項１におけるＤＣ／ＤＣコンバータは、トランスの一次巻線とスイッチング素子との直列回路を直流電源に接続し、前記スイッチング素子のスイッチングに伴ない前記トランスの二次巻線に誘起した電圧を整流平滑回路により整流平滑するＤＣ／ＤＣコンバータにおいて、前記スイッチング素子がオンのときに導通する前記整流平滑回路の整流素子に、ツェナー電圧が前記整流素子の逆方向電圧よりも低いツェナーダイオードを順方向並列接続したものである。
【０００９】
このようにすると、スイッチング素子のオフ時において、スイッチング素子の両端間には直流電源の入力電圧にトランスの一次巻線に発生するリセット電圧を加えたものが印加されると共に、トランスの二次巻線には一次巻線との巻数比に応じた電圧が発生する。しかし、整流素子の両端間電圧がツェナーダイオードの動作電圧に達すると、ツェナーダイオードが導通してトランスのリセット電圧ひいてはスイッチング素子の両端間電圧は、それ以上上昇しなくなる。そのため、出力の急変などによりスイッチング素子のオン時間が広がっても、スイッチング素子のオフ時におけるスイッチング素子および整流素子の両端間電圧は、常にツェナーダイオードが導通した時点でクランプされる。したがって、既存の回路構成にツェナーダイオードを付加しただけの簡単な構成でありながら、スイッチング素子のオフ時におけるトランスのリセット電圧の上昇を効果的に抑制でき、特性に優れた低耐圧の素子をスイッチング素子や整流素子として使用することが可能になる。
【００１０】
【発明の実施形態】
以下、本発明における好ましい各実施例について、添付図面を参照して詳細に説明する。なお、これらの実施例において、前記従来例で示した図４と同一部分には同一符号を付し、その共通する箇所の詳細な説明は重複するため省略する。
【００１１】
図１は、本発明の第１実施例を示す好ましいＤＣ／ＤＣコンバータの回路図である。同図において、21はスイッチング素子２の両端間、すなわちスイッチング素子１のドレイン・ソース間に逆並列接続された定電圧特性を有するツェナーダイオードである。ここでのツェナーダイオード21の動作電圧（ツェナー電圧）Ｖｚは、スイッチング素子２のドレイン・ソース間耐圧よりも低いものを選定しており、アノードがスイッチング素子２のソースに接続されると共に、カソードがスイッチング素子２のドレインに接続される。その他の構成は、図４に示す従来例と同一である。
【００１２】
次に、上記構成における動作を、図２の波形図を参照しつつ説明する。なお、図２において、上段はスイッチング素子２のドレイン−ソース間電圧Ｖdsで、下段は整流ダイオード５のアノードを基準としたカソード電圧（両端間電圧）Ｖrである。また、ここでは理解を容易にするために、整流ダイオード５および転流ダイオード６の順方向電圧降下をいずれも無視して考える。
【００１３】
スイッチング素子２のオン期間中（Ｔon）は、トランス１の一次巻線１Ａに直流入力電圧Ｖｉが印加され、スイッチング素子２のドレイン−ソース間電圧Ｖdsがゼロになる。また、トランス１の二次巻線１Ｂにはドット側端子に正極性の電圧が誘起されるので、整流平滑回路９を構成する整流ダイオード５がオンする一方で、転流ダイオード６がオフする。したがって、整流ダイオード５の両端間電圧Ｖｒも同様にゼロになる。
【００１４】
一方、スイッチング素子２のオフ期間中（Ｔoff）は、トランス１の一次巻線１Ａを流れる慣性電流により、この一次巻線１Ａの両端間にリセット電圧が生じ、スイッチング素子２のドレイン−ソース間電圧Ｖdsは、直流電源３からの直流入力電圧Ｖｉと一次巻線１Ａのリセット電圧とを加えたものが印加される。しかし、スイッチング素子２のドレイン−ソース間電圧Ｖdsがツェナーダイオード21の動作電圧Ｖｚに達すると、ツェナーダイオード21が導通してそこで電圧がクランプされる。このとき、トランス１の二次巻線１Ｂには、一次巻線１との巻数比に比例した電圧が非ドット側端子に誘起され、整流ダイオード５はオフする一方で、転流ダイオード６はオンするが、二次巻線１Ｂに発生する電圧ひいては整流ダイオード５の両端間電圧Ｖｒも、前記ツェナーダイオード21が導通した時点でクランプされる。したがって、出力の急変などによりスイッチング素子２のオン時間が広がっても、スイッチング素子２の両端間にはツェナーダイオード21の動作電圧Ｖｚ以上の電圧は印加されず、また整流ダイオード５の両端間電圧Ｖｒもツェナーダイオード21により一定値にクランプされる。
【００１５】
やがて、トランス１のコアがリセットされると一次巻線１Ａにはリセット電圧は発生しなくなり、スイッチング素子２のドレイン−ソース間電圧Ｖdsは直流入力電圧Ｖｉに等しくなると共に、整流ダイオード５の両端間電圧Ｖｒもゼロになる。そしてこの場合も、スイッチング素子２のオフ期間中における電圧時間積Ｓ１と、スイッチング素子２のオン期間中における電圧時間積Ｓ２が等しくなるように、直流入力電圧Ｖｉやスイッチング素子２のデューティーなどの可変範囲が設定される。
【００１６】
以上のように本実施例によれば、トランス１の一次巻線１Ａとスイッチング素子２との直列回路を直流電源３に接続し、スイッチング素子２のスイッチングに伴ないトランス１の二次巻線１Ｂに誘起した電圧を整流平滑回路９により整流平滑するＤＣ／ＤＣコンバータにおいて、スイッチング素子２の両端間にツェナーダイオードを逆並列接続している。
【００１７】
この場合、スイッチング素子２のオフ時（Ｔoff）において、スイッチング素子２の両端間には直流電源３の直流入力電圧Ｖｉにトランス１の一次巻線１Ａに発生するリセット電圧を加えたものが印加されるが、このスイッチング素子２の両端間電圧（ドレイン−ソース間電圧Ｖds）がツェナーダイオード21の動作電圧Ｖｚに達すると、ツェナーダイオード21が導通してリセット電圧はそれ以上上昇しなくなる。そのため、出力の急変などによりスイッチング素子２のオン時間が広がっても、スイッチング素子２のオフ時における両端間電圧は、常にツェナーダイオード21の動作電圧Ｖｚでクランプされる。したがって、既存の回路構成にツェナーダイオード21を付加しただけの簡単な構成でありながら、スイッチング素子２のオフ時におけるトランス１のリセット電圧の上昇を効果的に抑制でき、特性に優れた低耐圧の素子をスイッチング素子２として使用することが可能になる。
【００１８】
また、トランス１の二次巻線１Ｂに発生する電圧も、ツェナーダイオード21が導通するとそれ以上上昇しなくなるので、特にフォワード方式のＤＣ／ＤＣコンバータの場合においては、スイッチング素子２がオンのときに導通する整流平滑回路９の整流ダイオード５の両端間電圧Ｖｒが、ツェナーダイオード21の導通により一定値にクランプされる。したがって、スイッチング素子２のみならず整流素子である整流ダイオード５についても、従来に比べてより低耐圧の素子を使用することが可能となる。
【００１９】
次に、本発明の第２実施例を図３の回路図に基づき説明する。ここでは、定電圧特性を有するツェナーダイオード21が、スイッチング素子２の両端間ではなく、整流平滑回路９を構成する整流ダイオード５の両端間に順方向並列接続される。ツェナーダイオード21の動作電圧（ツェナー電圧）Ｖｚは、整流ダイオード５の逆方向耐圧よりも低いものを選定しており、ツェナーダイオード21と整流ダイオード５のアノードどうし、およびカソードどうしがそれぞれ接続される。その他の構成は、図１に示す回路図と同一である。
【００２０】
次に、上記構成に付きその作用を説明すると、スイッチング素子２のオン期間中（Ｔon）の動作は、上記従来例や第１実施例と共通しているが、スイッチング素子２がオフ期間（Ｔoff）になると、トランス１は一次巻線１Ａの両端間にリセット電圧が生じ、スイッチング素子２のドレイン−ソース間電圧Ｖdsは、直流電源３からの直流入力電圧Ｖｉと一次巻線１Ａのリセット電圧とを加えたものが印加されると共に、トランス１の二次巻線１Ｂには一次巻線１Ａとの巻数比に応じた電圧が、非ドット側端子を正極性として発生し、整流ダイオード５はオフする一方で、転流ダイオード６はオンする。しかし、整流ダイオード５の両端間電圧Ｖｒがツェナーダイオード21の動作電圧Ｖｚに達すると、ツェナーダイオード21が導通してそこで電圧がクランプされる。また、スイッチング素子２のドレイン−ソース間電圧Ｖdsも、トランス１のリセット電圧がクランプされるのに伴なって、それ以上上昇しなくなる。したがって、出力の急変などによりスイッチング素子２のオン時間が広がっても、整流ダイオード５の両端間にはツェナーダイオード21の動作電圧Ｖｚ以上の電圧は印加されず、またスイッチング素子２のドレイン−ソース間電圧Ｖdsもツェナーダイオード21により一定値にクランプされる。
【００２１】
やがて、トランス１のコアがリセットされると一次巻線１Ａにはリセット電圧は発生しなくなり、スイッチング素子２のドレイン−ソース間電圧Ｖdsは直流入力電圧Ｖｉに等しくなると共に、整流ダイオード５の両端間電圧Ｖｒもゼロになる。そしてこの場合も、スイッチング素子２のオフ期間中における電圧時間積Ｓ１と、スイッチング素子２のオン期間中における電圧時間積Ｓ２が等しくなるように、直流入力電圧Ｖｉやスイッチング素子２のデューティーなどの可変範囲が設定される。
【００２２】
このように本実施例では、トランス１の一次巻線１Ａとスイッチング素子２との直列回路を直流電源３に接続し、スイッチング素子２のスイッチングに伴ないトランス１の二次巻線１Ｂに誘起した電圧を整流平滑回路９により整流平滑するＤＣ／ＤＣコンバータにおいて、スイッチング素子２がオンのときに導通する整流平滑回路９の整流素子である整流ダイオード５に、ツェナーダイオード21を並列接続している。
【００２３】
このようにすると、スイッチング素子２のオフ時において、スイッチング素子２の両端間には直流電源３の直流入力電圧Ｖｉにトランス１の一次巻線１Ａに発生するリセット電圧を加えたものが印加されると共に、トランス１の二次巻線１Ｂには一次巻線１Ａとの巻数比に応じた電圧が発生する。しかし、整流ダイオード５の両端間電圧Ｖｒがツェナーダイオード21の動作電圧Ｖｚに達すると、ツェナーダイオード21が導通してトランス１のリセット電圧ひいてはスイッチング素子21の両端間電圧は、それ以上上昇しなくなる。そのため、出力の急変などによりスイッチング素子２のオン時間が広がっても、スイッチング素子２のオフ時におけるスイッチング素子２および整流ダイオード５の両端間電圧は、常にツェナーダイオード21が導通した時点でクランプされる。したがって、既存の回路構成にツェナーダイオード21を付加しただけの簡単な構成でありながら、スイッチング素子２のオフ時におけるトランス１のリセット電圧の上昇を効果的に抑制でき、特性に優れた低耐圧の素子をスイッチング素子２や整流ダイオード５として使用することが可能になる。
【００２４】
なお、本発明は前記実施例に限定されるものではなく、種々の変形実施が可能である。例えばスイッチング素子としては実施例中におけるＭＯＳ型ＦＥＴの他に、例えばＢＪＴ（バイポーラトランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などを使用することもできる。また、フォワード方式以外の例えばフライバック方式のＤＣ／ＤＣコンバータに適用してもよい。さらに、直流電源３に代わり交流電源と整流器とを設けたものについても、直流入力電圧を出力する直流電源と見なして、本発明の範疇に取り入れることが可能である。
【００２５】
【発明の効果】
本発明の請求項１のＤＣ／ＤＣコンバータによれば、簡単な回路構成によりスイッチング素子のオフ時におけるトランスのリセット電圧の上昇を効果的に抑制でき、特性に優れた低耐圧の素子をスイッチング素子や整流素子として使用することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施例におけるＤＣ／ＤＣコンバータの回路図である。
【図２】同上図１におけるスイッチング素子のドレイン・ソース間電圧と、整流ダイオードの両端間電圧を示す波形図である。
【図３】本発明の第２実施例におけるＤＣ／ＤＣコンバータの回路図である。
【図４】従来例におけるＤＣ／ＤＣコンバータの回路図である。
【図５】同上図４におけるスイッチング素子のドレイン・ソース間電圧と、整流ダイオードの両端間電圧を示す波形図である。
【符号の説明】
１トランス
１Ａ一次巻線
１Ｂ二次巻線
２スイッチング素子
３直流電源
５整流ダイオード〈整流素子）
９整流平滑回路
21 ツェナーダイオード

Claims

トランスの一次巻線とスイッチング素子との直列回路を直流電源に接続し、前記スイッチング素子のスイッチングに伴ない前記トランスの二次巻線に誘起した電圧を整流平滑回路により整流平滑するＤＣ／ＤＣコンバータにおいて、前記スイッチング素子がオンのときに導通する前記整流平滑回路の整流素子に、ツェナー電圧が前記整流素子の逆方向電圧よりも低いツェナーダイオードを順方向並列接続したことを特徴とするＤＣ／ＤＣコンバータ。