JP4390796B2 - エレクトレット素子および静電動作装置 - Google Patents

Description

本発明は、エレクトレット素子および静電動作装置に関し、特に、電荷を蓄積することが可能なエレクトレット素子およびそのエレクトレット素子を備える静電動作装置に関する。

従来、電荷を蓄積することが可能なエレクトレットフィルム（エレクトレット素子）が知られている（たとえば、特許文献１参照）。

上記特許文献１には、コロナ放電による被エレクトレット部材（エレクトレット膜）への電荷注入時に、パターンが形成された帯電防止部材を放電電極と被エレクトレット部材との間に配置することによって、帯電防止部材のパターンと対応する領域のみが帯電するエレクトレットフィルムが開示されている。

特開２００５−３３３７１６号公報

しかしながら、上記特許文献１に開示された従来のエレクトレットフィルムでは、コロナ放電による被エレクトレット部材への電荷注入時において、電荷が注入された被エレクトレット部材の電位が帯電防止部材の電位に比べて低くなることに起因して、電荷が被エレクトレット部材よりも帯電防止部材に注入されやすくなるという不都合がある。したがって、被エレクトレット部材への電荷注入量を増加させるのが困難になるので、エレクトレットフィルムに高い電荷密度を有する領域を形成するのが困難であるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、高い電荷密度を有する領域をエレクトレット膜に形成することが可能なエレクトレット素子およびそのエレクトレット素子を備える静電動作装置を提供することである。

課題を解決するための手段および発明の効果

上記目的を達成するために、この発明の第１の局面におけるエレクトレット素子は、電荷を蓄積することが可能なエレクトレット膜と、少なくともエレクトレット膜の電荷高密度領域の上面上に形成され、エレクトレット膜に蓄積された電荷が流出するのを抑制する電荷流出抑制膜とを備える。

この発明の第１の局面によるエレクトレット素子では、上記のように、エレクトレット膜の上面上に、エレクトレット膜に蓄積された電荷が流出するのを抑制する電荷流出抑制膜を設けることによって、電荷流出抑制膜が形成された領域の下方に位置するエレクトレット膜の領域に注入された電荷がエレクトレット膜の上面から流出するのを抑制することができるので、電荷流出抑制膜が形成された領域の下方に位置するエレクトレット膜の領域に高い電荷密度を有する領域を形成することができる。その一方、電荷流出抑制膜が形成されていない領域の下方に位置するエレクトレット膜の領域に注入された電荷がエレクトレット膜の上面から流出するので、電荷流出抑制膜が形成されていない領域の下方に位置するエレクトレット膜の領域に低い電荷密度を有する領域を形成することができる。このように、電荷流出抑制膜を用いることにより、電荷密度の高い領域と電荷密度の低い領域とを形成することができるので、電荷注入時に放電電極とエレクトレット膜との間に帯電防止部材を設ける必要がない。これにより、電荷注入時に帯電防止部材を用いて電荷密度の異なる複数の領域を形成する場合と異なり、エレクトレット膜の電位よりも高い電位を有する帯電防止部材に電荷が注入されやすくなるという不都合が発生するのを抑制することができる。これにより、エレクトレット膜に電荷を注入するのが困難になるのを抑制することができるので、エレクトレット膜に対する電荷の注入量を増大させることができる。また、エレクトレット膜の上面上に電荷流出抑制膜を形成することによって、エレクトレット膜のパターニングを行うことなく、電荷密度の高い領域と電荷密度の低い領域とを形成することができるので、電荷注入時にパターニングされたエレクトレット膜により生じる横方向の電界に起因してエレクトレット膜に電荷が注入されにくくなるという不都合も発生しない。これによっても、エレクトレット膜に対する電荷の注入量を増大させることができる。これらにより、電荷流出抑制膜が形成された領域の下方に位置するエレクトレット膜の領域をより高い電荷密度を有する領域にすることができるので、電荷流出抑制膜により、電荷密度の高い領域と電荷密度の低い領域とを有するとともに、その電荷密度の差が大きなエレクトレット素子を得ることができる。

上記第１の局面によるエレクトレット素子において、好ましくは、電荷流出抑制膜は、エレクトレット膜の上面上に所定の間隔を隔てて、エレクトレット膜の電荷低密度領域を露出するように形成されている。このように構成すれば、エレクトレット膜を露出する電荷流出抑制膜が形成されていない領域の下方に位置するエレクトレット膜の領域に注入された電荷がエレクトレット膜の上面から流出するので、エレクトレット膜を露出する電荷流出抑制膜が形成されていない領域の下方に位置するエレクトレット膜の領域に低い電荷密度を有する領域を形成することができる。したがって、エレクトレット膜の上面上に所定の間隔を隔てて電荷流出抑制膜を形成することにより、容易に、エレクトレット膜に電荷密度の高い領域と低い領域とを所定の間隔を隔てて交互に形成することができる。

上記第１の局面によるエレクトレット素子において、好ましくは、電荷流出抑制膜は、エレクトレット膜の電荷高密度領域の上面上に形成され、第１の厚みを有する第１電荷流出抑制部と、エレクトレット膜の電荷低密度領域の上面上に形成され、第１電荷流出抑制部の第１の厚みよりも小さい第２の厚みを有する第２電荷流出抑制部とを含む。このように構成すれば、エレクトレット膜の第１電荷流出抑制部に対応する領域に注入された電荷の流出量を第２電荷流出抑制部に対応する領域に注入された電荷の流出量に比べて少なくすることができる。これにより、第１電荷流出抑制部に対応する領域に高い電荷密度を有する領域が形成されるとともに、第２電荷流出抑制部に対応する領域に低い電荷密度を有する領域が形成されるので、容易に、電荷密度の異なる複数の領域を形成することができる。また、第２電荷流出抑制部により、電荷注入時においてエレクトレット膜の第２電荷流出抑制部に対応する領域の上面から電荷が流出するのを抑制することができるので、エレクトレット膜内に電荷密度のばらつきが発生するのを抑制することができる。したがって、エレクトレット膜の第１電荷流出抑制部に対応する領域に電荷を注入しやすくすることができるので、エレクトレット膜の第１電荷流出抑制部に対応する領域の電荷密度をより高くすることができる。

上記第１の局面によるエレクトレット素子において、好ましくは、電荷流出抑制膜は、エレクトレット膜の電荷高密度領域の上面のみならず側面を覆うように形成されている。このように構成すれば、エレクトレット膜の高い電荷密度を有する領域の上面のみならず側面からも電荷が流出するのを抑制することができる。これにより、高い電荷密度を有する領域の電荷密度が低下するのをより抑制することができる。

上記第１の局面によるエレクトレット素子において、好ましくは、少なくともエレクトレット膜の電荷低密度領域の上面上に形成され、エレクトレット膜に蓄積された電荷が流出するのを促進する電荷流出促進膜をさらに備える。このように構成すれば、エレクトレット膜の電荷流出促進膜に対応する領域に電荷密度のより低い領域を形成することができる。これにより、電荷密度の差がより大きなエレクトレット素子を得ることができる。

この発明の第２の局面における静電動作装置は、固定電極と、固定電極と所定の距離を隔てて対向するように設けられ、固定電極に対して移動可能な可動電極と、固定電極および可動電極のいずれか一方の上面上に形成され、電荷を蓄積することが可能なエレクトレット膜と、少なくともエレクトレット膜の電荷高密度領域の上面上に形成され、エレクトレット膜に蓄積された電荷が流出するのを抑制する電荷流出抑制膜とを含むエレクトレット素子とを備える。

この発明の第２の局面による静電動作装置では、上記のように、エレクトレット膜に蓄積された電荷が流出するのを抑制する電荷流出抑制膜を含むエレクトレット素子を設けることによって、電荷流出抑制膜により、電荷密度の高い領域と電荷密度の低い領域とを有するとともに、その電荷密度の差が大きなエレクトレット素子を用いることができるので、静電動作装置として静電誘導型発電装置を用いる場合には、静電誘導型発電装置の発電効率を向上させることができるとともに、静電動作装置として静電誘導型アクチュエータを用いる場合には、静電誘導型アクチュエータの消費電力に対する駆動力を向上させることができる。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
図１および図２は、本発明の第１実施形態によるエレクトレット素子の構造を示した図である。まず、図１および図２を参照して、本発明の第１実施形態によるエレクトレット素子１０の構造について説明する。

この第１実施形態によるエレクトレット素子１０は、図１および図２に示すように、約３００μｍ〜約１０００μｍの厚みを有するガラスなどからなる基体１の上面上に形成されている。また、このエレクトレット素子１０は、エレクトレット膜２と、エレクトレット膜２に蓄積された電荷の流出を抑制するための電荷流出抑制膜３とにより構成されている。

ここで、第１実施形態では、エレクトレット素子１０のエレクトレット膜２は、基体１の上面上に形成されている。このエレクトレット膜２は、ＳｉＯ_２からなるとともに、約０．１μｍ〜約１００μｍの厚みを有する。また、エレクトレット膜２の電荷流出抑制膜３が形成された領域の下方に位置する領域２１は、高い電荷密度を有するとともに、エレクトレット膜２の電荷流出抑制膜３が形成されていない領域の下方に位置する領域２２は、低い電荷密度を有する。なお、領域２１および２２は、それぞれ、本発明の「電荷高密度領域」および「電荷低密度領域」の一例である。

また、第１実施形態では、エレクトレット素子１０の電荷流出抑制膜３は、エレクトレット膜２の上面上に、矢印Ａ方向に所定の間隔を隔てて複数形成されている。この電荷流出抑制膜３は、矢印Ｂ方向に延びるように形成されている。また、電荷流出抑制膜３は、ＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓ Ｑｕｉｏｘａｎｅ：メチルシルセスキオキサン）またはＳｉＯＣからなるとともに、約０．０１μｍ〜約１０μｍの厚みを有する。

図３および図４は、本発明の第１実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。次に、図２〜４を参照して、本発明の第１実施形態によるエレクトレット素子１０の製造プロセスについて説明する。

まず、基体１の上面上に、熱酸化によりＳｉＯ_２からなるエレクトレット膜２を形成する。次に、エレクトレット膜２の上面上に、ＭＳＱ膜またはＳｉＯＣ膜を形成する。なお、ＭＳＱ膜を形成する場合には、スピンコート法を用いるとともに、ＳｉＯＣ膜を形成する場合には、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：プラズマ化学気相成長）法を用いる。その後、フォトリソグラフィ技術とエッチング技術とを用いて、図２に示すようなパターニングされたＭＳＱまたはＳｉＯＣからなる電荷流出抑制膜３が形成される。

次に、図３に示すように、エレクトレット膜２への電荷の注入を行う。具体的には、コロナ放電により発生した電荷に電界によるエネルギーを与えることによって、エレクトレット膜２の領域２１および２２へ電荷が注入される。そして、電荷の注入後には、図４に示すように、電荷流出抑制膜３が形成されている領域の下方の領域２１に注入された電荷が蓄積される一方、電荷流出抑制膜３が形成されていない領域の下方の領域２２に注入された電荷が流出する。これにより、図２に示したように、領域２１は、高い電荷密度を有するようになるとともに、領域２２は、低い電荷密度を有するようになる。

第１実施形態では、上記のように、エレクトレット膜２の上面上に、エレクトレット膜２に蓄積された電荷が流出するのを抑制する電荷流出抑制膜３を設けることによって、電荷流出抑制膜３が形成された領域の下方に位置するエレクトレット膜２の領域２１に注入された電荷がエレクトレット膜２の上面から流出するのを抑制することができるので、電荷流出抑制膜３が形成された領域の下方に高い電荷密度を有する領域２１を形成することができる。その一方、電荷流出抑制膜３が形成されていない領域２２の下方に位置するエレクトレット膜２の領域に注入された電荷がエレクトレット膜２の上面から流出するので、電荷流出抑制膜３が形成されていない領域の下方に低い電荷密度を有する領域２２を形成することができる。このように、電荷流出抑制膜３を用いることにより、電荷密度の高い領域２１と電荷密度の低い領域２２とを形成することができるので、電荷注入時に放電電極とエレクトレット膜との間に帯電防止部材を設ける必要がない。これにより、電荷注入時に帯電防止部材を用いて電荷密度の異なる複数の領域を形成する場合と異なり、エレクトレット膜の電位よりも高い電位を有する帯電防止部材に電荷が注入されやすくなるという不都合が発生するのを抑制することができる。これにより、エレクトレット膜２に電荷を注入するのが困難になるのを抑制することができるので、エレクトレット膜２に対する電荷の注入量を増大させることができる。また、エレクトレット膜２の上面上に電荷流出抑制膜３を形成することによって、エレクトレット膜２のパターニングを行うことなく、電荷密度の高い領域２１と電荷密度の低い領域２２とを形成することができるので、電荷注入時にパターニングされたエレクトレット膜により生じる横方向の電界に起因してエレクトレット膜に電荷が注入されにくくなるという不都合も発生しない。これによっても、エレクトレット膜２に対する電荷の注入量を増大させることができる。これらにより、電荷流出抑制膜３が形成された領域の下方に位置するエレクトレット膜２の領域２１をより高い電荷密度を有する領域にすることができるので、電荷流出抑制膜３により、電荷密度の高い領域２１と電荷密度の低い領域２２とを有するとともに、その電荷密度の差が大きなエレクトレット素子１０を得ることができる。

次に、上記した第１実施形態の電荷流出抑制膜の効果を確認するために行った実験について説明する。この実験では、以下の試料１〜５を作製した。具体的には、電荷流出抑制膜の電荷流出抑制効果を確認するために、１μｍの厚みを有するとともに、ＳｉＯ_２からなるエレクトレット膜の上面上に、０．３μｍの厚みを有するとともに、ＭＳＱからなる電荷流出抑制膜を形成した上記第１実施形態に対応する試料１によるエレクトレット素子と、１μｍの厚みを有するとともに、ＳｉＯ_２からなるエレクトレット膜の上面上に、０．３μｍの厚みを有するとともに、ＳｉＯＣからなる電荷流出抑制膜を形成した上記第１実施形態に対応する試料４によるエレクトレット素子とを作製した。また、１μｍの厚みを有するＳｉＯ_２により形成されたエレクトレット膜単体からなる比較例による試料２を作製した。また、０．３μｍの厚みを有するＭＳＱにより形成された電荷流出抑制膜単体からなる比較例による試料３と、１μｍの厚みを有するＳｉＯＣにより形成された電荷流出抑制膜単体からなる比較例による試料５とを作製した。なお、試料１および３のＭＳＱからなる電荷流出抑制膜は、スピンコート法により形成し、試料１、２および４のＳｉＯ_２からなるエレクトレット膜は、熱酸化法により形成し、試料４および５のＳｉＯＣからなる電荷流出抑制膜は、ＰＥ−ＣＶＤ法により形成した。また、試料１〜５のエレクトレット膜および電荷流出抑制膜には、パターニングを行わなかった。そして、作製した試料１〜５に電荷注入を行うとともに、電荷注入が行われた試料１〜５の表面電位の経時変化を測定した。その結果を図５および図６に示す。

図５に示した測定結果より、２２日経過後において、ＳｉＯ_２からなるエレクトレット膜の上面上に、ＭＳＱからなる電荷流出抑制膜を形成した上記第１実施形態に対応する試料１によるエレクトレット素子の表面電位は、約−１０２０Ｖであった。また、２２日経過後において、ＳｉＯ_２により形成されたエレクトレット膜単体からなる比較例による試料２の表面電位は、約−３３０Ｖであり、ＭＳＱにより形成された電荷流出抑制膜単体からなる比較例による試料３の表面電位は、約０Ｖであった。

また、図６に示した測定結果より、２２日経過後において、ＳｉＯ_２からなるエレクトレット膜の上面上に、ＳｉＯＣからなる電荷流出抑制膜を形成した上記第１実施形態に対応する試料４によるエレクトレット素子の表面電位は、約−８１１Ｖであった。また、２２日経過後において、ＳｉＯ_２により形成されたエレクトレット膜単体からなる比較例による試料２の表面電位は、約−３３０Ｖであり、ＳｉＯＣにより形成された電荷流出抑制膜単体からなる比較例による試料５の表面電位は、約０Ｖであった。

上記測定結果から、試料１および４のように、エレクトレット膜の上面上に電荷流出抑制膜を形成することによって、エレクトレット素子の表面電位が大きくなることが判明した。これは、エレクトレット膜の上面上に形成された電荷流出抑制膜により、エレクトレット膜に注入された電荷の流出が抑制されているためであると考えられる。また、エレクトレット膜の上面上に電荷流出抑制膜を形成した試料１または４の表面電位と、エレクトレット膜単体からなる試料２の表面電位との差の大きさは、エレクトレット膜単体からなる試料２の表面電位の大きさよりも大きくなることが判明した。したがって、電荷流出抑制膜を用いることなく、エレクトレット膜に電荷を注入する領域と電荷を注入しない領域とを形成する場合に比べて、電荷流出抑制膜により、エレクトレット膜に高い電荷密度を有する領域と低い電荷密度を有する領域とを形成した方がエレクトレット膜の電荷密度の差を大きくすることができることが判明した。また、上記の試料３および５の結果から、電荷流出抑制膜には、電荷が蓄積されないことが判明した。

次に、上記した第１実施形態のエレクトレット膜の厚みによる影響を確認するために行った実験について説明する。この実験では、エレクトレット膜の厚みによる影響を確認するために、０．５μｍの厚みを有するエレクトレット膜の上面上に、０．３μｍの厚みを有する電荷流出抑制膜を形成した試料６によるエレクトレット素子と、０．８μｍの厚みを有するエレクトレット膜の上面上に、０．３μｍの厚みを有する電荷流出抑制膜を形成した試料７によるエレクトレット素子と、１μｍの厚みを有するエレクトレット膜の上面上に、０．３μｍの厚みを有する電荷流出抑制膜を形成した試料８によるエレクトレット素子とを作製した。なお、試料６〜８では、エレクトレット膜として熱酸化により形成したＳｉＯ_２を用いるとともに、電荷流出抑制膜としてＰＥ−ＣＶＤ法により形成したＳｉＯＣを用いた。また、試料６〜８のエレクトレット膜および電荷流出抑制膜には、パターニングを行わなかった。そして、作製した試料６〜８に電荷注入を行うとともに、電荷注入が行われた試料６〜８の表面電位を測定した。その結果を図７に示す。

図７に示した測定結果より、０．５μｍの厚みを有するエレクトレット膜を用いた試料６によるエレクトレット素子の表面電位は、約−３６２Ｖであり、０．８μｍの厚みを有するエレクトレット膜を用いた試料７によるエレクトレット素子の表面電位は、約−５７５Ｖであり、１μｍの厚みを有するエレクトレット膜を用いた試料８によるエレクトレット素子の表面電位は、約−７４１Ｖであった。上記測定結果から、エレクトレット膜の上面上に電荷流出抑制膜を形成した構造において、エレクトレット膜の厚みを大きくすることによって、エレクトレット素子の表面電位が大きくなることが判明した。

（第２実施形態）
図８および図９は、本発明の第２実施形態によるエレクトレット素子の構造を示した図である。図８および図９を参照して、この第２実施形態では、上記第１実施形態と異なり、エレクトレット膜２ａの低い電荷密度を有する領域２２ａの上面にも電荷流出抑制膜３ａが形成されているエレクトレット素子１０ａの構造について説明する。

この第２実施形態によるエレクトレット素子１０ａは、図８および図９に示すように、約３００μｍ〜約１０００μｍの厚みを有するガラスなどからなる基体１の上面上に形成されている。また、このエレクトレット素子１０ａは、エレクトレット膜２ａと、エレクトレット膜２ａに蓄積された電荷の流出を抑制するための電荷流出抑制膜３ａとにより構成されている。

ここで、第２実施形態では、エレクトレット素子１０ａの電荷流出抑制膜３ａは、ＳｉＯ_２からなるとともに、約０．１μｍ〜約１００μｍの厚みを有するエレクトレット膜２ａの上面上の全面に形成されている。また、電荷流出抑制膜３ａは、ＭＳＱまたはＳｉＯＣからなる。また、電荷流出抑制膜３ａには、矢印Ａ方向に所定の間隔を隔てて厚みｔ１（たとえば、約０．０１μｍ〜約１０μｍ）を有する複数の凸部３１が形成されている。この凸部３１は、矢印Ｂ方向に延びるように形成されている。また凸部３１の間には、厚みｔ１よりも小さい厚みｔ２（たとえば、約０．０１μｍ〜約５μｍ）を有する凹部３２が形成されている。なお、凸部３１および凹部３２は、それぞれ、本発明の「第１電荷流出抑制部」および「第２電荷流出抑制部」の一例であり、厚みｔ１およびｔ２は、それぞれ、本発明の「第１の厚み」および「第２の厚み」の一例である。

また、第２実施形態では、エレクトレット膜２ａは、電荷流出抑制膜３ａの凸部３１の下方に位置する高い電荷密度を有する領域２１ａと、電荷流出抑制膜３ａの凹部３２の下方に位置する低い電荷密度を有する領域２２ａとを含んでいる。なお、領域２１ａおよび２２ａは、本発明の「電荷高密度領域」および「電荷低密度領域」の一例である。

なお、第２実施形態のエレクトレット素子１０ａの製造プロセスは、電荷流出抑制膜３ａの形成プロセス以外は上記第１実施形態と同様である。この第２実施形態によるＭＳＱまたはＳｉＯＣからなる電荷流出抑制膜３ａは、エレクトレット膜２ａ上の全面に第１実施形態と同様の方法でＭＳＱ膜またはＳｉＯＣ膜を形成した後、フォトリソグラフィ技術とエッチング技術とを用いて、ＭＳＱ膜またはＳｉＯＣ膜の所定部分を所定の厚み分だけ途中までエッチングすることにより形成する。

第２実施形態では、上記のように、厚みｔ１を有する凸部３１および厚みｔ２を有する凹部３２を含む電荷流出抑制膜３ａを設けることによって、エレクトレット膜２ａの凸部３１に対応する領域２１ａに注入された電荷の流出量を凹部３２に対応する領域２２ａに注入された電荷の流出量に比べて少なくすることができる。これにより、領域２１ａの電荷密度を領域２２ａの電荷密度よりも高くすることができるので、容易に、電荷密度の異なる複数の領域２１ａおよび２２ａを形成することができる。また、電荷流出抑制膜３ａの凹部３２により、電荷注入時におけるエレクトレット膜２ａの凹部３２に対応する領域２２ａの上面から電荷が流出するのを抑制することができるので、電荷注入時においてエレクトレット膜２ａ内に電荷密度のばらつきが発生するのを抑制することができる。したがって、エレクトレット膜２ａの凸部３１に対応する領域２１ａに電荷を注入しやすくすることができる。その結果、上記第１実施形態のエレクトレット膜２の領域２１と比べて、高い電荷密度を有するエレクトレット膜２ａの領域２１ａを形成することができる。

なお、第２実施形態のその他の効果は上記第１実施形態と同様である。

次に、上記した第２実施形態の電荷流出抑制膜の厚みによる影響を確認するために行った実験について説明する。この実験では、電荷流出抑制膜の厚みによる影響を確認するために、１μｍの厚みを有するエレクトレット膜単体により形成した試料９によるエレクトレット素子と、１μｍの厚みを有するエレクトレット膜の上面上に、０．１μｍ〜１．２μｍの厚みを有する電荷流出抑制膜を形成した試料１０〜１６によるエレクトレット素子とを作製した。なお、試料９〜１６では、エレクトレット膜として熱酸化により形成したＳｉＯ_２を用いた。また、試料１０〜１６では、電荷流出抑制膜としてＰＥ−ＣＶＤ法により形成したＳｉＯＣを用いた。また、試料９〜１６のエレクトレット膜および電荷流出抑制膜には、パターニングを行わなかった。そして、作製した試料９〜１６に電荷注入を行うとともに、電荷注入が行われた試料９〜１６の表面電位を測定した。その結果を図１０に示す。

図１０に示した測定結果より、電荷流出抑制膜を形成しない試料９によるエレクトレット素子の表面電位は、約−２９２Ｖであり、０．１、０．２、０．３、０．５、０．８、１および１．２μｍの厚みを有する電荷流出抑制膜を用いた試料１０、１１、１２、１３、１４、１５および１６によるエレクトレット素子の表面電位は、それぞれ、約−７０９Ｖ、約−７１２Ｖ、約−７４１Ｖ、約−７５３Ｖ、約−７７４Ｖ、約−７８５Ｖおよび約−８０６Ｖであった。上記測定結果から、エレクトレット膜の上面上に電荷流出抑制膜を形成する構造において、電荷流出抑制膜の厚みを大きくすることによって、エレクトレット素子の表面電位が大きくなることが判明した。したがって、上記第２実施形態では、エレクトレット膜２ａの上面上に、厚みｔ１を有する凸部３１と、厚みｔ１よりも小さい厚みｔ２を有する凹部３２とを含む電荷流出抑制膜３ａを形成することによって、エレクトレット膜２ａの凸部３１に対応する領域２１ａの電荷密度を凹部３２に対応する領域２２ａの電荷密度よりも高くすることができる。

（第３実施形態）
図１１および図１２は、本発明の第３実施形態によるエレクトレット素子の構造を示した図である。図１１および図１２を参照して、この第３実施形態では、上記第１および第２実施形態と異なり、エレクトレット膜４２ａおよび４２ｂが電荷流出抑制膜３ｂにより分離されたエレクトレット素子１０ｂの構造について説明する。

この第３実施形態によるエレクトレット素子１０ｂは、図１１および図１２に示すように、約３００μｍ〜約１０００μｍの厚みを有するガラスなどからなる基体１の上面上に形成されている。また、このエレクトレット素子１０ｂは、エレクトレット膜４２ａおよび４２ｂと、エレクトレット膜４２ａに蓄積された電荷の流出を抑制するための電荷流出抑制膜３ｂとにより構成されている。

ここで、第３実施形態では、エレクトレット素子１０ｂのエレクトレット膜４２ａは、基体１の上面上に、矢印Ａ方向に所定の間隔を隔てて複数形成されている。このエレクトレット膜４２ａは、矢印Ｂ方向に延びるように形成されている。また、エレクトレット膜４２ａは、約０．１μｍ〜約１００μｍの厚みを有するＳｉＯ_２からなるとともに、高い電荷密度を有する。なお、エレクトレット膜４２ａは、本発明の「電荷高密度領域」の一例である。

また、第３実施形態では、基体１の上面上に、エレクトレット膜４２ａを覆うように、電荷流出抑制膜３ｂが形成されている。この電荷流出抑制膜３ｂは、ＭＳＱまたはＳｉＯＣからなるとともに、約０．０１μｍ〜約１０μｍの厚みを有する。また、エレクトレット膜４２ｂは、電荷流出抑制膜３ｂの上面上に、矢印Ａ方向に所定の間隔を隔ててエレクトレット膜４２ａの間に複数形成されている。このエレクトレット膜４２ｂは、矢印Ｂ方向に延びるように形成されているとともに、上面が電荷流出抑制膜３ｂの上面と実質的に同じ位置になるように構成されている。また、エレクトレット膜４２ｂは、ＳｉＯ_２からなるとともに、低い電荷密度を有する。なお、エレクトレット膜４２ｂは、本発明の「電荷低密度領域」の一例である。

次に、図１２を参照して、本発明の第３実施形態によるエレクトレット素子１０ｂの製造プロセスについて説明する。

まず、基体１の上面上に、熱酸化によりＳｉＯ_２膜を形成した後、フォトリソグラフィ技術とエッチング技術とを用いて、図１２に示すようなパターニングされたＳｉＯ_２からなるエレクトレット膜４２ａを形成する。その後、基体１の上面上にエレクトレット膜４２ａを覆うように、ＭＳＱまたはＳｉＯＣからなる電荷流出抑制膜３ｂを形成する。なお、ＭＳＱからなる電荷流出抑制膜３ｂを形成する場合には、スピンコート法を用いるとともに、ＳｉＯＣからなる電荷流出抑制膜３ｂを形成する場合には、ＰＥ−ＣＶＤ法を用いる。そして、電荷流出抑制膜３ｂの上面上の全面を覆うように、ＳｉＯ_２膜を形成した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などにより、ＳｉＯ_２膜の余分な部分を研磨することによって、ＳｉＯ_２膜を平坦化する。これにより、図１２に示すようなエレクトレット膜４２ｂが形成される。

次に、エレクトレット膜４２ａおよび４２ｂへの電荷の注入を行う。そして、電荷の注入後には、エレクトレット膜４２ａに注入された電荷が蓄積される一方、エレクトレット膜４２ｂに注入された電荷が流出する。また、エレクトレット膜４２ａの側面に形成された電荷流出抑制膜３ｂにより、エレクトレット膜４２ａに注入された電荷がエレクトレット膜４２ｂに流出するのが抑制される。これにより、図１２に示したように、エレクトレット膜４２ａは、高い電荷密度を有するようになるとともに、エレクトレット膜４２ｂは、低い電荷密度を有するようになる。

第３実施形態では、上記のように、エレクトレット膜４２ａの上面のみならず側面を覆うように形成された電荷流出抑制膜３ｂを設けることによって、エレクトレット膜４２ａの上面のみならず側面からも電荷が流出するのを抑制することができる。これにより、エレクトレット膜４２ａの電荷密度をより高くすることができる。

なお、第３実施形態のその他の効果は上記第１実施形態と同様である。

（第４実施形態）
図１３および図１４は、本発明の第４実施形態によるエレクトレット素子の構造を示した図である。図１３および図１４を参照して、この第４実施形態では、上記第１〜第３実施形態と異なり、電荷流出促進膜４を備えるエレクトレット素子１０ｃの構造について説明する。

この第４実施形態によるエレクトレット素子１０ｃは、図１３および図１４に示すように、約３００μｍ〜約１０００μｍの厚みを有するガラスなどからなる基体１の上面上に形成されている。また、このエレクトレット素子１０ｃは、エレクトレット膜２ｃと、エレクトレット膜２ｃに蓄積された電荷の流出を抑制するための電荷流出抑制膜３と、エレクトレット膜２ｃに蓄積された電荷の流出を促進するための電荷流出促進膜４とにより構成されている。

ここで、第４実施形態では、エレクトレット素子１０ｃの電荷流出促進膜４は、約０．１μｍ〜約１００μｍの厚みを有するＳｉＯ_２からなるエレクトレット膜２ｃの上面上に、矢印Ａ方向に所定の間隔を隔てて電荷流出抑制膜３の間に複数形成されている。この電荷流出促進膜４は、矢印Ｂ方向に延びるように形成されている。また、電荷流出促進膜４は、ＳｉＮからなるとともに、約０．０１μｍ〜約１０μｍの厚みを有する。また、電荷流出促進膜４は、電荷流出抑制膜３と実質的に同じ厚みを有するように形成されている。

また、第４実施形態では、エレクトレット膜２ｃの電荷流出抑制膜３が形成された領域の下方に位置する領域２１ｃは、高い電荷密度を有するとともに、エレクトレット膜２ｃの電荷流出促進膜４が形成された領域の下方に位置する領域２２ｃは、低い電荷密度を有する。なお、領域２１ｃおよび２２ｃは、それぞれ、本発明の「電荷高密度領域」および「電荷低密度領域」の一例である。

次に、図２および図１４を参照して、本発明の第４実施形態によるエレクトレット素子１０ｃの製造プロセスについて説明する。

まず、上記第１実施形態と同様にして、図２に示すようなパターニングされた電荷流出抑制膜３を形成する。次に、ＬＰ−ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：減圧化学気相成長）法またはＰＥ−ＣＶＤ法によりＳｉＮ膜を形成する。その後、ＣＭＰ法などにより、ＳｉＮ膜の余分な部分を研磨することによって、電荷流出抑制膜３の上面が露出するようにＳｉＮ膜を平坦化する。これにより、図１４に示すようなＳｉＮからなる電荷流出促進膜４が形成される。

次に、エレクトレット膜２ｃへの電荷の注入を行う。そして、電荷の注入後には、電荷流出抑制膜３が形成されている領域の下方の領域２１ｃに注入された電荷が蓄積される一方、電荷流出促進膜４が形成されている領域の下方の領域２２ｃに注入された電荷が流出する。これにより、図１４に示したように、領域２１ｃは、高い電荷密度を有するようになるとともに、領域２２ｃは、低い電荷密度を有するようになる。

第４実施形態では、上記のように、エレクトレット膜２ｃの上面上に、エレクトレット膜２ｃに蓄積された電荷が流出するのを促進する電荷流出促進膜４を設けることによって、電荷流出促進膜４が形成された領域の下方に注入された電荷をより流出させやすくすることができるので、電荷流出促進膜４が形成された領域の下方により低い電荷密度を有する領域２２ｃを形成することができる。これにより、電荷密度の差がより大きなエレクトレット素子１０ｃを得ることができる。

なお、第４実施形態のその他の効果は上記第１実施形態と同様である。

次に、上記した第４実施形態の電荷流出促進膜の効果を確認するために行った実験について説明する。この実験では、以下の試料１７〜２１を作製した。具体的には、電荷流出促進膜の電荷流出促進効果を確認するために、０．５μｍの厚みを有するとともに、ＳｉＯ_２からなるエレクトレット膜の上面上に、０．０２μｍの厚みを有するとともに、ＳｉＮからなる電荷流出促進膜を形成した試料１７によるエレクトレット素子と、０．５μｍの厚みを有するとともに、ＳｉＯ_２からなるエレクトレット膜の上面上に、１．５μｍの厚みを有するとともに、ＳｉＮからなる電荷流出促進膜を形成した試料２０によるエレクトレット素子とを作製した。また、０．５μｍの厚みを有するＳｉＯ_２により形成されたエレクトレット膜単体からなる試料１８を作製した。また、２．５μｍの厚みを有するＳｉＮにより形成された電荷流出促進膜単体からなる試料１９と、１μｍの厚みを有するＳｉＮにより形成された電荷流出促進膜単体からなる試料２１とを作製した。なお、試料１７〜２１のエレクトレット膜および電荷流出抑制膜には、パターニングを行わなかった。また、試料１７および１９のＳｉＮからなる電荷流出促進膜はＬＰ−ＣＶＤ法により形成するとともに、試料２０および２１のＳｉＮからなる電荷流出促進膜はＰＥ−ＣＶＤ法により形成した。また、試料１７、１８および２０のＳｉＯ_２からなるエレクトレット膜は、熱酸化法により形成した。そして、作製した試料１７〜２１に電荷注入を行うとともに、電荷注入が行われた試料１７〜２１の表面電位の経時変化を測定した。その結果を図１５および図１６に示す。

図１５に示した測定結果より、１２日経過後において、ＳｉＯ_２からなるエレクトレット膜の上面上に、ＳｉＮからなる電荷流出促進膜をＬＰ−ＣＶＤ法により形成した試料１７によるエレクトレット素子の表面電位は、約−１９Ｖであった。また、１２日経過後において、ＳｉＯ_２により形成されたエレクトレット膜単体による試料１８の表面電位は、約−２７９Ｖであり、ＬＰ−ＣＶＤ法により形成されたＳｉＮからなる電荷流出促進膜単体による試料１９の表面電位は、約−６０Ｖであった。

また、図１６に示した測定結果より、１２日経過後において、ＳｉＯ_２からなるエレクトレット膜の上面上に、ＳｉＮからなる電荷流出促進膜をＰＥ−ＣＶＤ法により形成した試料２０によるエレクトレット素子の表面電位は、約−１７５Ｖであった。また、１２日経過後において、ＳｉＯ_２により形成されたエレクトレット膜単体による試料１８の表面電位は、約−２７９Ｖであり、ＰＥ−ＣＶＤ法により形成されたＳｉＮからなる電荷流出促進膜単体による試料２１の表面電位は、約０Ｖであった。

上記測定結果から、試料１７および２０のように、エレクトレット膜の上面上に電荷流出促進膜を形成することによって、エレクトレット素子の表面電位が小さくなることが判明した。これは、エレクトレット膜の上面上に形成された電荷流出促進膜により、エレクトレット膜に注入された電荷の流出が促進されているためであると考えられる。したがって、上記第４実施形態では、エレクトレット膜２ｃの上面上に、電荷流出抑制膜３の間に電荷流出促進膜４を形成することによって、上記第１実施形態のエレクトレット膜２の低い電荷密度を有する領域２２に比べて、エレクトレット膜２ｃの低い電荷密度を有する領域２２ｃの電荷密度をより低くすることができる。これにより、エレクトレット膜２ｃの領域２１ｃおよび２２ｃの電荷密度の差をより大きくすることができる。

図１７は、本発明の第４実施形態の第１変形例によるエレクトレット素子の構造を示した断面図である。図１７を参照して、この第４実施形態の第１変形例のエレクトレット素子１０ｄでは、図１４に示した第４実施形態と異なり、ＳｉＮからなる電荷流出促進膜４ａにより電荷流出抑制膜３が覆われている。この電荷流出促進膜４ａは、電荷流出抑制膜３の上面上において約０．０１μｍ〜約１μｍの厚みｔ３を有する。

第４実施形態の第１変形例では、上記のように、電荷流出促進膜４ａをエレクトレット膜２ｃの上面上に、電荷流出抑制膜３を覆うように形成することよって、電荷流出抑制膜３の上面が露出するように平坦化する工程を省略することができる。

なお、第４実施形態の第１変形例のその他の効果は上記第４実施形態と同様である。

図１８は、本発明の第４実施形態の第２変形例によるエレクトレット素子の構造を示した断面図である。図１８を参照して、この第４実施形態の第２変形例のエレクトレット素子１０ｅでは、図１４に示した第４実施形態と異なり、第２実施形態によるエレクトレット素子１０ａの電荷流出抑制膜３ａの凹部３２上にＳｉＮからなる電荷流出促進膜４ｂが形成されている。この電荷流出促進膜４ｂは、上面が電荷流出抑制膜３ａの凸部３１の上面と実質的に同じ位置になるように構成されている。

なお、第４実施形態の第２変形例の効果は上記第第２および４実施形態と同様である。

図１９は、本発明の第４実施形態の第３変形例によるエレクトレット素子の構造を示した断面図である。図１９を参照して、この第４実施形態の第３変形例のエレクトレット素子１０ｆでは、図１４に示した第４実施形態と異なり、第３実施形態によるエレクトレット素子１０ｂのエレクトレット膜４２ｂ上にＳｉＮからなる電荷流出促進膜４ｃが形成されている。この電荷流出促進膜４ｃは、上面が電荷流出抑制膜３ｂの上面と実質的に同じ位置になるように構成されている。

なお、第４実施形態の第３変形例の効果は上記第３および第４実施形態と同様である。

（第５実施形態）
図２０は、本発明の第５実施形態による静電誘導型発電装置の概略図である。図２０を参照して、第５実施形態による静電誘導型発電装置５０の構造について説明する。なお、この第５実施形態では、静電動作装置の一例である静電誘導型発電装置５０に本発明を適用した場合について説明する。

この第５実施形態による静電誘導型発電装置５０は、図２０に示すように、固定基板６０と、固定基板６０に対して移動可能な可動基板７０と、回路部８０とを備えている。また、静電誘導型発電装置５０には、静電誘導型発電装置５０によって駆動される負荷９０が接続されている。この負荷９０は、接地されている。

静電誘導型発電装置５０の固定基板６０は、約３００μｍ〜約１０００μｍの厚みを有するガラスなどからなる。また、固定基板６０の可動基板７０側の上面上には、約０．０５μｍ〜約１μｍの厚みを有するＡｌなどからなる固定電極６１が形成されている。この固定電極６１には、回路部８０が接続されている。

ここで、第５実施形態では、固定電極６１の上面上には、第１実施形態によるエレクトレット素子１０が形成されている。具体的には、固定電極６１の上面上に、約０．１μｍ〜約１００μｍの厚みを有するＳｉＯ_２からなるエレクトレット膜２が形成されている。また、エレクトレット膜２の上面上には、所定の間隔Ｗ１を隔てて複数の電荷流出抑制膜３が形成されている。この電荷流出抑制膜３は、約０．０１μｍ〜約１０μｍの厚みを有するＭＳＱまたはＳｉＯＣからなるとともに、幅Ｗ２を有する。また、エレクトレット膜２の電荷流出抑制膜３が形成された領域の下方に位置する領域２１は、高い電荷密度を有するとともに、エレクトレット膜２の電荷流出抑制膜３が形成されていない領域の下方に位置する領域２２は、低い電荷密度を有する。

静電誘導型発電装置５０の可動基板７０は、約３００μｍ〜約１０００μｍの厚みを有するガラスなどからなる。また、可動基板７０の固定基板６０側の上面上には、電荷流出抑制膜３の幅Ｗ２よりも小さい所定の間隔Ｗ３を隔てて対向電極７１が形成されている。また、対向電極７１は、約０．０５μｍ〜約１μｍの厚みを有するＡｌなどからなるとともに、幅Ｗ４を有する。また、対向電極７１には、回路部８０が接続されている。

また、回路部８０は、発電された電力を整流するための整流回路８１と、整流回路８１により整流された直流電流の電圧値を変換するためのＤＣ−ＤＣコンバータ８２とを含んでいる。整流回路８１は、固定電極６１および対向電極７１に接続されているとともに、ＤＣ−ＤＣコンバータ８２に接続されている。また、ＤＣ−ＤＣコンバータ８２には、静電誘導型発電装置５０によって発電された電力により駆動される負荷９０が接続されている。また、ＤＣ−ＤＣコンバータ８２は、接地されている。

次に、図２０を参照して、本発明の第５実施形態による静電誘導型発電装置５０の発電動作について説明する。

まず、静電誘導型発電装置５０に振動が加わらない状態では、エレクトレット膜２の高い負の電荷密度を有する領域２１と可動電極７１とが所定の間隔を隔てて対向するように配置されているので、可動電極７１には、静電誘導により正電荷が蓄積される。

次に、図２０に示すように、静電誘導型発電装置５０に水平方向（Ｘ方向）の振動が加わることに起因して、可動電極７１がＸ方向に移動することにより、可動電極７１は、エレクトレット膜２の低い負の電荷密度を有する領域２２と対向する位置に移動する。これにより、可動電極７１と対向する領域の電位が、低電位から高電位に変化するので、可動電極７１に静電誘導により蓄積される電荷の量が変化する。この電荷の変化分が電流となり、整流回路８１およびＤＣ−ＤＣコンバータ８２を介して負荷９０に出力される。そして、Ｘ方向の振動により、可動電極７１が、上記動作を繰り返すことにより、発電が継続して行われる。

第５実施形態では、上記のように、エレクトレット膜２および電荷流出抑制膜３を含むエレクトレット素子１０を設けることによって、電荷流出抑制膜３により、電荷密度の高い領域２１と電荷密度の低い領域２２とを有するとともに、その電荷密度の差が大きなエレクトレット素子１０を用いることができるので、静電誘導型発電装置５０の発電効率を向上させることができる。

また、第５実施形態では、対向電極７１を、電荷流出抑制膜３の幅Ｗ２よりも小さい所定の間隔Ｗ３を隔てて形成することによって、可動基板７０が固定基板６０に対してＹ方向に移動した場合にも、エレクトレット膜２と対向電極７１とが接触するのを抑制することができるので、静電誘導型発電装置５０が短絡するのを抑制することができる。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１〜第４実施形態では、ＳｉＯ_２からなるエレクトレット膜を用いる例を示したが、本発明はこれに限らず、テフロン（登録商標）またはポリテトラフルオロエチレン（ＰＴＦＥ）などからなるエレクトレット膜を用いるようにしてもよい。

また、上記第３実施形態では、エレクトレット膜４２ｂの上面と電荷流出抑制膜３ｂの上面との高さが同じになるように形成する例を示したが、本発明はこれに限らず、エレクトレット膜４２ｂの上面が電荷流出抑制膜３ｂの上面よりも高くなるように形成してもよいし、低くなるように形成してもよい。

また、上記第３実施形態では、電荷流出抑制膜３ｂの厚みが全領域で同じになるようにしたが、本発明はこれに限らず、エレクトレット膜４２ａの上面に形成された電荷流出抑制膜３ｂの厚みを、エレクトレット膜４２ａの側面に形成された電荷流出抑制膜３ｂの厚みよりも大きくしてもよい。

また、上記第４実施形態では、電荷流出抑制膜３を形成した後、電荷流出促進膜４を形成する例を示したが、本発明はこれに限らず、電荷流出促進膜４を形成した後、電荷流出抑制膜３を形成するようにしてもよい。

また、上記第４実施形態では、電荷流出促進膜４の厚みを電荷流出抑制膜３の厚みと実質的に同じにする例を示したが、本発明はこれに限らず、電荷流出促進膜４の厚みを電荷流出抑制膜３の厚みよりも大きくするようにしてもよいし、小さくするようにしてもよい。

また、上記第４実施形態の第２変形例では、電荷流出促進膜４ｂの上面を電荷流出抑制膜３ａの凸部３１の上面と実質的に同じ位置にする例を示したが、本発明はこれに限らず、電荷流出促進膜４ｂの上面を、電荷流出抑制膜３ａの凸部３１の上面よりも高い位置にしてもよいし、低い位置にしてもよい。また、電荷流出促進膜４ｂが電荷流出抑制膜３ａの凸部３１の上面を覆うように形成してもよい。

また、上記第４実施形態の第３変形例では、電荷流出促進膜４ｃの上面を電荷流出抑制膜３ｂの上面と実質的に同じ位置にする例を示したが、本発明はこれに限らず、電荷流出促進膜４ｃの上面を、電荷流出抑制膜３ｂの上面よりも高い位置にしてもよいし、低い位置にしてもよい。また、電荷流出促進膜４ｃが電荷流出抑制膜３ｂの上面を覆うように形成してもよい。

また、上記第５実施形態では、静電動作装置の一例として静電誘導型発電装置５０を示したが、本発明はこれに限らず、エレクトレット素子を含む静電動作装置であれば、静電誘導型アクチュエータなどのその他の静電動作装置にも適用可能である。

また、上記第５実施形態では、固定基板６０に第１実施形態によるエレクトレット素子１０を設ける例を示したが、本発明はこれに限らず、固定基板に第２〜第４実施形態によるエレクトレット素子を設けるようにしてもよい。

また、上記第５実施形態では、固定基板６０に固定電極６１、エレクトレット膜２および電荷流出抑制膜３を形成するとともに、可動基板７０に対向電極７１を形成する例を示したが、本発明はこれに限らず、固定基板に対向電極を形成するとともに、可動基板に可動電極、エレクトレット膜および電荷流出抑制膜を形成するようにしてもよい。

また、上記第５実施形態では、対向電極７１を電荷流出抑制膜３の幅Ｗ２よりも小さい所定の間隔Ｗ３を隔てて形成する例を示したが、本発明はこれに限らず、対向電極７１を電荷流出抑制膜３の幅Ｗ２よりも小さい所定の間隔Ｗ３を隔てて形成する代わりに、対向電極７１の幅Ｗ４を間隔Ｗ１よりも大きく形成してもよい。

また、上記第５実施形態では、整流回路８１とＤＣ−ＤＣコンバータ８２とを含む回路部８０を設ける例を示したが、本発明はこれに限らず、図２１に示した第５実施形態の第１変形例による回路部８０ａを設けるようにしてもよい。この回路部８０ａは、整流回路８１ａを含んでいる。また、整流回路８１ａは、対向電極および固定電極に接続されているとともに、負荷９０に接続されている。また、図２２に示した第５実施形態の第２変形例による回路部８０ｂを設けるようにしてもよい。この回路部８０ｂは、ＤＣ−ＤＣコンバータ８２ｂを含んでいる。また、ＤＣ−ＤＣコンバータ８２ｂは、対向電極および固定電極に接続されているとともに、負荷９０に接続されている。また、ＤＣ−ＤＣコンバータ８２ｂは、接地されている。

本発明の第１実施形態によるエレクトレット素子の構造を示した斜視図である。 本発明の第１実施形態によるエレクトレット素子の構造を示した断面図である。 本発明の第１実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。 本発明の第１実施形態によるエレクトレット素子の製造プロセスを説明するための断面図である。 試料１〜３において、表面電位と時間との関係を示したグラフである。 試料２、４および５において、表面電位と時間との関係を示したグラフである。 エレクトレット膜の厚みと表面電位との関係を示したグラフである。 本発明の第２実施形態によるエレクトレット素子の構造を示した斜視図である。 本発明の第２実施形態によるエレクトレット素子の構造を示した断面図である。 電荷流出抑制膜の厚みと表面電位との関係を示したグラフである。 本発明の第３実施形態によるエレクトレット素子の構造を示した斜視図である。 本発明の第３実施形態によるエレクトレット素子の構造を示した断面図である。 本発明の第４実施形態によるエレクトレット素子の構造を示した斜視図である。 本発明の第４実施形態によるエレクトレット素子の構造を示した断面図である。 試料１７〜１９において、表面電位と時間との関係を示したグラフである。 試料１８、２０および２１において、表面電位と時間との関係を示したグラフである。 本発明の第４実施形態の第１変形例によるエレクトレット素子の構造を示した断面図である。 本発明の第４実施形態の第２変形例によるエレクトレット素子の構造を示した断面図である。 本発明の第４実施形態の第３変形例によるエレクトレット素子の構造を示した断面図である。 本発明の第５実施形態による静電誘導型発電装置の概略図である。 本発明の第５実施形態の第１変形例による静電誘導型発電装置の回路部の概略図である。 本発明の第５実施形態の第２変形例による静電誘導型発電装置の回路部の概略図である。

符号の説明

１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ エレクトレット素子
２、２ａ、２ｃ エレクトレット膜
３、３ａ、３ｂ 電荷流出抑制膜
４、４ａ、４ｂ、４ｃ 電荷流出促進膜
２１、２１ａ、２１ｃ 領域（電荷高密度領域）
２２、２２ａ、２２ｃ 領域（電荷低密度領域）
３１ 凸部（第１電荷流出抑制部）
３２ 凹部（第２電荷流出抑制部）
４２ａ エレクトレット膜（電荷高密度領域）
４２ｂ エレクトレット膜（電荷低密度領域）
５０ 静電誘導型発電装置（静電動作装置）
６１ 固定電極
７１ 対向電極（可動電極）

Claims (5)

1. 電荷を蓄積することが可能なエレクトレット膜と、
   少なくとも前記エレクトレット膜の電荷高密度領域の上面上に形成され、前記エレクトレット膜に蓄積された電荷が流出するのを抑制する電荷流出抑制膜とを備え、
   前記電荷流出抑制膜は、前記エレクトレット膜の上面上に所定の間隔を隔てて、前記エレクトレット膜の電荷低密度領域を露出するように形成されている、エレクトレット素子。
2. 電荷を蓄積することが可能なエレクトレット膜と、
   少なくとも前記エレクトレット膜の電荷高密度領域の上面上に形成され、前記エレクトレット膜に蓄積された電荷が流出するのを抑制する電荷流出抑制膜とを備え、
   前記電荷流出抑制膜は、前記エレクトレット膜の電荷高密度領域の上面上に形成され、第１の厚みを有する第１電荷流出抑制部と、前記エレクトレット膜の電荷低密度領域の上面上に形成され、前記第１電荷流出抑制部の第１の厚みよりも小さい第２の厚みを有する第２電荷流出抑制部とを含む、エレクトレット素子。
3. 前記電荷流出抑制膜は、前記エレクトレット膜の電荷高密度領域の上面のみならず側面を覆うように形成されている、請求項１又は２に記載のエレクトレット素子。
4. 少なくとも前記エレクトレット膜の電荷低密度領域の上面上に形成され、前記エレクトレット膜に蓄積された電荷が流出するのを促進する電荷流出促進膜をさらに備える、請求項１〜３のいずれか１項に記載のエレクトレット素子。
5. 固定電極と、
   前記固定電極と所定の距離を隔てて対向するように設けられ、前記固定電極に対して移動可能な可動電極と、
   前記固定電極および前記可動電極のいずれか一方の上面上に形成された請求項１〜４のいずれか１項に記載のエレクトレット素子とを備える、静電動作装置。

Images