JP4387258B2

JP4387258B2 - 半導体集積回路およびその製造方法

Info

Publication number: JP4387258B2
Application number: JP2004199117A
Authority: JP
Inventors: 節男中嶋; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-07-06
Filing date: 2004-07-06
Publication date: 2009-12-16
Anticipated expiration: 2024-12-16
Also published as: JP2005005724A

Description

本発明は、液晶表示装置等のパッシブマトリクス型もしくはアクティブマトリクス型の表示装置に関し、特に、駆動用の半導体集積回路を効果的に実装したことにより、表示装置の基板に占める面積を大きくした、ファッショナブルな表示装置を得ることを目的とする。

マトリクス型の表示装置としては、パッシブマトリクス型とアクティブマトリクス型の構造が知られている。パッシブマトリクス型では、第１の基板上に透明導電膜等でできた多数の短冊型の電気配線（ロー配線）をある方向に形成し、第２の基板上には、前記第１の基板上の電気配線とは概略垂直な方向に同様な短冊型の電気配線（カラム配線）を形成する。そして、両基板上の電気配線が対向するように基板を配置する。

基板間に液晶材料のように電圧・電流等によって、透光性、光反射・散乱性の変化する電気光学材料を設けておけば、第１の基板の任意のロー配線と第２の基板の任意のカラム配線との間に電圧・電流等を印加すれば、その交差する部分の透光性、光反射・散乱性等を選択できる。このようにして、マトリクス表示が可能となる。

アクティブマトリクス型では、第１の基板上に多層配線技術を用いて、ロー配線とカラム配線とを形成し、この配線の交差する部分に画素電極を設け、画素電極には薄膜トランジスタ（ＴＦＴ）等のアクティブ素子を設けて、画素電極の電位や電流を制御する構造とする。また、第２の基板上にも透明導電膜を設け、第１の基板の画素電極と、第２の基板の透明導電膜とが対向するように基板を配置する。

いずれにせよ、基板はプロセスによって選択された。例えば、透明導電膜を形成して、これをエッチングして、ロー・カラム配線パターンを形成する以外には特に複雑なプロセスのないパッシブマトリクス型では、基板はガラス以外に、プラスチックでもよかった。一方、比較的、高温の成膜工程を有し、また、ナトリウム等の可動イオンを避ける必要のあるアクティブマトリクス型では、基板としてアルカリ濃度の極めて低いガラス基板を用いる必要があった。

いずれにせよ、従来のマトリクス型表示装置においては、特殊なもの以外は、マトリクスを駆動するための半導体集積回路（周辺駆動回路、もしくは、バー回路という）を取り付ける必要があった。従来は、これは、テープ自動ボンディング（ＴＡＢ）法やチップ・オン・グラス（ＣＯＧ）法によってなされてきた。しかしながら、マトリクスの規模は数１００行にも及ぶ大規模なものであるので、集積回路の端子も非常に多く、対するドライバー回路は、長方形状のＩＣパッケージや半導体チップであるため、これらの端子を基板上の電気配線と接続するために配線を引き回す必要から、表示画面に比して、周辺部分の面積が無視できないほど大きくなった。

この問題を解決する方法として、本出願人による特開平７−１４８８０号公報には、ドライバー回路を、マトリクスの１辺とほぼ同じ程度の細長い基板（スティック、もしくは、スティック・クリスタルという）上に形成し、これをマトリクスの端子部に接続するという方法が開示されている。ドライバー回路としては、幅２ｍｍほど程度で十分であることにより、このような配置が可能となる。このため、基板のほとんどを表示画面とすることができた。

もちろん、この場合には、マトリクスの面積が大きなものでは、回路をシリコンウェハー上に形成することができないので、ガラス基板等の上に形成する必要がある。したがって、画素電極に配置される能動素子はＴＦＴとなる。

しかしながら、スティック・クリスタルに関しては、ドライバー回路の基板の厚さが、表示装置全体の小型化に支障をきたした。例えば、表示装置をより薄くする必要から基板の厚さを０．３ｍｍとすることは、基板の種類や工程を最適化することにより可能である。しかし、スティック・クリスタルの厚さは、製造工程で必要とされる強度から０．５ｍｍ以下とすることは困難であり、結果として、基板を張り合わせたときに、０．２ｍｍ以上もスティック・クリスタルが出ることとなる。

また、スティック・クリスタルと表示装置の基板の種類が異なると、熱膨張の違い等の理由により、回路に欠陥が生じることがあった。特に、表示装置の基板として、プラスチック基板を用いると、この問題が顕著であった。なぜならば、スティック・クリスタルの基板としては、プラスチックを用いることは、耐熱性の観点から、実質的に不可能なためである。また、形成された半導体集積回路の厚みが厚いため、半導体集積回路につながる配線が、半導体集積回路の端部の大きな段差の部分で、段切れたり、また配線抵抗が高くなってしまったりし、装置全体の生産歩留りと信頼性を低下させていた。本発明はこのようなスティック・クリスタルの抱えていた問題を解決し、表示装置のより一層の小型・軽量化を目的とするものである。

本発明は、表示装置の基板上に、スティック・クリスタルと同等な半導体集積回路のみを機械的に接着し、かつ、電気的な接続を行うことにより、ドライバー回路部分の薄型化を実施する。この際、半導体集積回路部の断面形状を、前記表示装置との接着面で最も広く、離れるに従い狭くなるテーパー形状とすることを特徴とする。このような構造では垂直な段差が無く電気配線の切断が発生しづらい。

本発明の基本的な構成は、電気配線と、これに電気的に接続され、ＴＦＴを有する細長い半導体集積回路を有する第１の基板の電気配線の形成された面に対して、表面に透明導電膜を有する第２の基板の透明導電膜を対向させた構造の表示装置であり、特開平７−１４８８０のスティック・クリスタルと同様、前記半導体集積回路は、概略、表示装置の表示面（すなわち、マトリクス）の１辺の長さに等しく、かつ、他の基板上に作製されたものを剥離して、前記第１の基板に装着したものである。

特に、パッシブマトリクス型の場合には、第１の方向に延びる複数の透明導電膜の第１の電気配線と、これに接続され、ＴＦＴを有し、第１の方向に概略垂直な第２の方向に延びる細長い第１の半導体集積回路とを有する第１の基板と、第２の方向に延びる複数の透明導電膜の第２の電気配線と、これに接続され、ＴＦＴを有し、前記第１の方向に延びる第２の半導体集積回路とを有する第２の基板とを、第１の電気配線と第２の電気配線が対向するように配置した表示装置で、第１および第２の半導体集積回路は他の基板上に作製されたものを剥離して、それぞれの基板に装着したものである。

また、アクティブマトリクス型の場合には、第１の方向に延びる複数の第１の電気配線と、これに接続され、ＴＦＴを有し、第１の方向に概略垂直な第２の方向に延びる第１の半導体集積回路と、第２の方向に延びる複数の第２の電気配線と、これに接続され、ＴＦＴを有し、第１の方向に延びる第２の半導体集積回路とを有する第１の基板を表面に透明導電膜を有する第２の基板に、第１の基板の第１および第２の電気配線と、第２の基板の透明導電膜とが、対向するように、配置させた表示装置で、第１および第２の半導体集積回路は他の基板上に作製されたものを剥離して、第１の基板に装着したものである。

ＴＦＴを有する半導体集積回路を他の基板上に形成し、これを剥離して、他の基板に接着する（もしくは、他の基板に接着したのち、元の基板を除去する）方法は、一般的にはＳＯＩ（シリコン・オン・インシュレータ）技術の１つとして知られており、特表平６−５０４１３９やその他の公知の技術、あるいは、以下の実施例で用いるような技術を使用すればよい。

本発明を利用したパッシブマトリクス型の表示装置の断面の例を示すと、図１のようになる。図１（Ａ）は、比較的、小さな倍率で見たものである。図の左側は、半導体集積回路の設けられたドライバー回路部１を、また、右側は、マトリクス部２を示す。基板３上に断面がテーパー形状の半導体集積回路６を樹脂５で機械的に固定する。さらに、透明等電膜等の材料でできた電気配線４のパターンを形成し、同時に電気的な接続を行う。

図１（Ａ）のうち、点線で囲まれた領域を拡大したのが、図１（Ｂ）である。符号は、図１（Ａ）と同じ物を示す。半導体集積回路は、Ｎチャネル型ＴＦＴ（７）とＰチャネル型ＴＦＴ（８）が、下地絶縁膜９、層間絶縁物１０、あるいは、酸化珪素等のパッシベーション膜１１で挟まれた構造となる。（図１（Ｂ））

また、半導体集積回路と配線電極との接触部分に関しては、半導体集積回路の基板への固定後に配線をパターニングする方法の他に、図３（Ａ）に示すように、前もって透明導電膜等の電気配線３１を備えた基板４０に、金属配線３３を伴った半導体集積回路３４を固定し、さらに電気的な接続をしても良い。図３（Ｂ・Ｃ）は接続部の拡大図である。電気的な接続は図３（Ｂ）に示すように異方性導電接着剤３２で行う方法や、図３（Ｃ）に示すように前もって配線電極３１上に配置されたバンプ３５に金属配線３３を圧着する事によりなされる。

このような表示装置の作製順序の概略は、図２に示される。図２はパッシブマトリクス型の表示装置の作製手順を示す。まず、多数の半導体集積回路２２を適当な基板２１の上に形成する。（図２（Ａ））

そして、これを分断して、スティック・クリスタル２３、２４を得る。得られたスティック・クリスタルは、次の工程に移る前に電気特性をテストして、良品・不良品に選別するとよい。（図２（Ｂ））

次に、スティック・クリスタル２３、２４の半導体集積回路２９、３０をＳＯＩ技術によって、別の基板２５、２７の透明導電膜による配線のパターンの形成された面２６、２８上に接着し、電気的な接続を取る。（図２（Ｃ）、図２（Ｄ））

最後に、このようにして得られた基板を向かい合わせることにより、パッシブマトリクス型表示装置が得られる。なお、面２６は、面２６の逆の面、すなわち、配線パターンの形成されていない方の面を意味する。（図２（Ｇ））

上記の場合には、ロー・スティック・クリスタル（ロー配線を駆動するドライバー回路用のスティック・クリスタル）とカラム・スティック・クリスタル（カラム配線を駆動するドライバー回路用のスティック・クリスタル）を同じ基板２１から切りだしたが、別の基板から切りだしてもよいことは言うまでもない。また、図２ではパッシブマトリクス型表示装置の例を示したが、アクティブマトリクス型表示装置でも、同様におこなえることは言うまでもない。さらに、フィルムのような材料を基板として形成される場合は実施例に示す。

本発明では、表示装置の基板の種類や厚さ、大きさに関して、さまざななバリエーションが可能である。例えば、実施例１に示したように、極めて薄いフィルム状の液晶表示装置を得ることもできる。この場合には、表示装置を曲面に合わせて張りつけてもよい。さらに、基板の種類の制約が緩和された結果、プラスチック基板のように、軽く、耐衝撃性の強い材料を用いることもでき、携行性も向上する。

特に、半導体集積回路を覆う絶縁膜の端部周辺をテーパー形状を有するものとすることによって、配線を形成する際や、その後の使用状況において、配線が段切れたりすることのない構成とすることができ、表示装置の信頼性を高いものとすることができる。

また、ドライバー回路の専有する面積が小さいので、表示装置と他の装置の配置の自由度が高まる。典型的には、ドライバー回路を表示面の周囲の幅数ｍｍの領域に押し込めることが可能であるので、表示装置自体は極めてシンプルであり、ファッション性に富んだ製品である。その応用範囲もさまざまに広がり、よって、本発明の工業的価値は極めて高い。

〔実施例１〕
本実施例は、パッシブマトリクス型液晶表示装置の一方の基板の作製工程の概略を示すものである。本実施例を図４・５を用いて説明する。図４には、スティック・クリスタル上にドライバー回路を形成する工程の概略を、図５にはドライバー回路を液晶表示装置の基板に実装する工程の概略を示す。

まず、ガラス基板５０上に剥離層として、厚さ３００ｎｍのシリコン膜５１を堆積した。シリコン膜５１は、その上に形成される回路と基板とを分離する際にエッチングされるので、膜質についてはほとんど問題とされないので、量産可能な方法によって堆積すればよい。さらに、シリコン膜はアモルファスでも結晶性でもよく、他の元素を含んでもよい。

また、ガラス基板は、コーニング７０５９、同１７３７、ＮＨテクノグラスＮＡ４５、同３５、日本電気硝子ＯＡ２等の無アルカリもしくは低アルカリガラスや石英ガラスを用いればよい。石英ガラスを用いる場合には、そのコストが問題となるが、本発明では１つの液晶表示装置に用いられる面積は極めて小さいので、単位当たりのコストは十分に小さい。

シリコン膜５１上には、厚さ２００ｎｍの酸化珪素膜５３を堆積した。この酸化珪素膜は下地膜となるので、作製には十分な注意が必要である。そして、公知の方法により、結晶性の島状シリコン領域（シリコン・アイランド）５４、５５を形成した。このシリコン膜の厚さは、必要とする半導体回路の特性を大きく左右するが、一般には、薄いほうが好ましかった。本実施例では４０〜６０ｎｍとした。

また、結晶性シリコンを得るには、アモルファスシリコンにレーザー等の強光を照射する方法（レーザーアニール法）や、熱アニールによって固相成長させる方法（固相成長法）が用いられる。固相成長法を用いる際には、特開平６−２４４１０４に開示されるように、ニッケル等の触媒元素をシリコンに添加すると、結晶化温度を下げ、アニール時間を短縮できる。さらには、特開平６−３１８７０１のように、一度、固相成長法によって結晶化せしめたシリコンを、レーザーアニールしてもよい。いずれの方法を採用するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。

その後、プラズマＣＶＤ法もしくは熱ＣＶＤ法によって、厚さ１２０ｎｍの酸化珪素のゲイト絶縁膜５６を堆積し、さらに、厚さ５００ｎｍの結晶性シリコンによって、ゲイト電極・配線５７、５８を形成した。ゲイト配線は、アルミニウムやタングステン、チタン等の金属や、あるいはそれらの珪化物でもよい。さらに、金属のゲイト電極を形成する場合には、特開平５−２６７６６７もしくは同６−３３８６１２に開示されるように、その上面もしくは側面を陽極酸化物で被覆してもよい。ゲイト電極をどのような材料で構成するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。（図４（Ａ））

その後、セルフアライン的に、イオンドーピング法等の手段によりＮ型およびＰ型の不純物をシリコン・アイランドに導入し、Ｎ型領域５９、Ｐ型領域６０を形成した。そして、公知の手段で、層間絶縁物（厚さ５００ｎｍの酸化珪素膜）６１を堆積した。そして、これにコンタクトホールを開孔し、アルミニウム合金配線６２〜６４を形成した。（図４（Ｂ））

さらに、これらの上に、パッシベーション膜として、ポリイミド膜７０を形成した。ポリイミド膜はワニスを塗布・硬化する事で形成される。本実施例では東レ（株）のフォトニースUR-3800を用いた。まずスピンナで塗布する。塗布条件は所望の膜厚に応じて決めればよい。ここでは３０００ｒｐｍ・３０秒の条件で約４μｍのポリイミド膜を形成した。これを、乾燥を行った後に、露光・現像を行う。適当に条件を選ぶことで、所望のテーパー形状を得ることができる。その後、窒素雰囲気中３００℃で処理することで膜の硬化を行った。（図４（Ｃ））

続いて、転写用基板７２を樹脂７１で前記半導体集積回路に接着する。転写用基板は一時的に集積回路を保持するための強度・平坦性があればよくガラス・プラスチック等が使用できる。この転写用基板は後で再剥離するため、樹脂７１は除去が容易な材質が好ましい。また粘着剤等剥離が容易なものを使用しても良い。（図５（Ａ））

このように処理した基板を、三フッ化塩素（ＣｌＦ_３）と窒素の混合ガスの気流中に放置した。三フッ化塩素と窒素の流量は、共に５００ｓｃｃｍとした。反応圧力は１〜１０Ｔｏｒｒとした。温度は室温とした。三フッ化塩素等のハロゲン化フッ素は、珪素を選択的にエッチングする特性が知られている。一方、酸化珪素はほとんどエッチングされない。その為、時間の経過ととも剥離層はエッチングされてゆくが、下地層５３はほとんどエッチングされずＴＦＴ素子へのダメージは無い。さらに時間が経過すると、下地層は完全にエッチングされ、半導体集積回路が完全に剥離される。（図５（Ｂ））

次に、剥離した半導体集積回路を、液晶表示装置の基板７５に樹脂７６で接着し、転写用基板７２を除去する。（図５（Ｃ））

このようにして表示装置の基板への半導体集積回路の転写が終了した。液晶表示装置の基板としては、厚さ０．３ｍｍのＰＥＳ（ポリエーテルサルフォン）を用いた。

最後に、スパッタ法によって、インディウム錫酸化物被膜（ＩＴＯ、厚さ１００ｎｍ）８０を形成した。ＩＴＯは透明の導電性酸化物である。これにパターニングを施すことで電気配線および、半導体集積回路との電気的接続が完了する。（図５（Ｄ））

このようにして、液晶表示装置の一方の基板への半導体集積回路の形成を終了した。このようにして得られる基板を用いて、液晶表示装置が完成される。

〔実施例２〕
本実施例はスティック・クリスタル上に半導体集積回路を形成する工程の概略を示すものである。本実施例を図６を用いて説明する。

まず、基板１０１上に珪素からなる剥離層１０２を形成し、その上にＴＦＴを含むドライバー回路１００を形成する。詳細な作製方法は実施例１に記載の方法とする。

次に、パッシベーション用の酸化珪素膜を成膜する。図６（Ａ）には、基板１０１上に剥離層１０２を形成し、さらにＴＦＴでなる半導体集積回路１００を形成し、さらに２層でなる酸化珪素膜１０３／１０４が形成されている状態が示されている。

酸化珪素膜１０３／１０４は、プラズマＣＶＤ法にて成膜する。第一の酸化珪素膜１０３は比較的高パワーで成膜し、第２の酸化珪素膜１０４は比較的低パワーで成膜する。厚みは第一の酸化珪素膜を１００〜５００ｎｍとし、第二の酸化珪素膜を５００〜１０００ｎｍとする。

続いて、図６（Ａ）に示すようにパターニング用のレジスト１０５を形成し、これを１／１０フッ化水素酸溶液につけ酸化珪素膜をエッチングする。このとき比較的高パワーで成膜した第一の酸化珪素膜１０３のエッチングレートは低パワーで成膜した第二の酸化珪素膜と比較し遅い、その結果第二の酸化珪素膜は大きくアンダーカットされることになる。（図６（Ｂ））

最後に、レジストを剥離する事で断面がテーパー形状を持つ半導体集積回路が完成する。

本実施例では二層のパッシベーション用の酸化珪素膜を用いたが３層以上でもよく、また、成膜条件を連続的に変化させることで上部にゆくほど大きいエッチングレートをもつ膜を用いても良い。さらには、同様の効果を持つ窒化珪素等の素材、もしくはその組み合わせでの使用も可能である。

本実施例においては、半導体集積回路１００を覆っている絶縁膜７０の端部周辺がテーパー形状になっており、形成される配線が段切れの状態になることのないものとすることができる。そして、生産歩留りが高く、信頼性の高いものとすることができる。

本発明の断面構造を示す。本発明の表示装置の作製方法の概略を示す。本発明の１例の表示装置の断面構造を示す。本発明に用いる半導体集積回路の作製工程の一例を示す。半導体集積回路を表示装置の基板に接着する工程を示す。本発明に用いる半導体集積回路の作製工程の一例を示す。

符号の説明

１・・・液晶表示装置のドライバー回路部
２・・・液晶表示装置のマトリックス部
３・・・液晶表示装置の基板
４・・・配線電極
５・・・樹脂
６・・・半導体集積回路
７・・・Ｎチャネル型ＴＦＴ
８・・・Ｐチャネル型ＴＦＴ
９・・・下地膜
１０・・・層間絶縁膜
１１・・・パッシベーション膜
２１・・・スティック・クリスタルを形成する基板
２２・・・半導体集積回路
２３、２４スティック・クリスタル
２５、２７液晶表示装置の基板
２６、２８配線パターンの形成されている面
２９、３０液晶表示装置の基板上に移されたドライバー回路
２６・・・配線パターンの形成されている面と逆の面
３１・・・液晶表示装置の電極
３２・・・樹脂
３３・・・配線電極
３４・・・半導体集積回路
３５・・・バンプ
４０・・・液晶表示装置の基板
５０・・・半導体集積回路を製造する基板
５１・・・剥離層
５３・・・下地膜
５４・５５シリコン・アイランド
５６・・・層間絶縁膜
５７・５８ゲイト電極
５９・・・Ｎ型領域
６０・・・Ｐ型領域
６１・・・ゲイト絶縁膜
６２〜６４アルミニウム合金電極
７０・・・パッシベーション膜
７１・・・接着剤
７２・・・転写用基板
７５・・・液晶表示装置の基板
７６・・・樹脂
８０・・・配線電極
１００・・・ドライバー回路部
１０１・・・半導体集積回路を製造する基板
１０２・・・剥離層
１０３・・・第１の酸化珪素膜
１０４・・・第２の酸化珪素膜
１０５・・・レジスト

Claims

基板に作製された第１の配線と、
製造用基板上に作製されたものを剥離して前記基板に固定されており、前記第１の配線と電気的に接続され、薄膜トランジスタを有する回路とを有し、
前記回路は、絶縁膜で覆われ、
前記絶縁膜上に、前記第１の配線に電気的に接続された第２の配線が形成され、
前記絶縁膜は、上面が平坦であり、端部周辺がテーパー状であり、
前記第２の配線は、前記絶縁膜のテーパー状に形成された端部周辺上を通るように形成され、
前記回路と、前記第１の配線とは、前記第２の配線を介して電気的に接続されることを特徴とする半導体集積回路。
基板に作製された第１の配線と、
製造用基板上に作製されたものを剥離して前記基板に固定されており、前記第１の配線と電気的に接続され、薄膜トランジスタを有する回路とを有し、
前記回路は、絶縁膜で覆われ、
前記絶縁膜上に、前記第１の配線に電気的に接続された第２の配線が形成され、
前記絶縁膜は、上面が平坦であり、端部周辺がテーパー状であり、
前記第２の配線は前記第１の配線に直接接することで、前記第１の配線と電気的に接続され、
前記第２の配線は、前記絶縁膜のテーパー状に形成された端部周辺上を通るように形成され、
前記回路と、前記第１の配線とは、前記第２の配線を介して電気的に接続されることを特徴とする半導体集積回路。
基板に作製された第１の配線と、
製造用基板上に作製されたものを剥離して前記基板に固定されており、前記第１の配線と電気的に接続され、薄膜トランジスタを有する回路とを有し、
前記回路は、絶縁膜で覆われ、
前記絶縁膜上に、前記第１の配線に電気的に接続された第２の配線が形成され、
前記絶縁膜は、上面が平坦であり、端部周辺がテーパー状であり、
前記第２の配線は、異方性導電性接着剤により、前記第１の配線と電気的に接続され、
前記第２の配線は、前記絶縁膜のテーパー状に形成された端部周辺上を通るように形成され、
前記回路と、前記第１の配線とは、前記第２の配線を介して電気的に接続されることを特徴とする半導体集積回路。
基板に作製された第１の配線と、
製造用基板上に作製されたものを剥離して前記基板に固定されており、前記第１の配線と電気的に接続され、薄膜トランジスタを有する回路とを有し、
前記回路は、絶縁膜で覆われ、
前記絶縁膜上に、前記第１の配線に電気的に接続された第２の配線が形成され、
前記絶縁膜は、上面が平坦であり、端部周辺がテーパー状であり、
前記第２の配線は、バンプにより、前記第１の配線と電気的に接続され、
前記第２の配線は、前記絶縁膜のテーパー状に形成された端部周辺上を通るように形成され、
前記回路と、前記第１の配線とは、前記第２の配線を介して電気的に接続されることを特徴とする半導体集積回路。
請求項１乃至４のいずれか１項において、前記絶縁膜はポリイミド膜であることを特徴とする半導体集積回路。
請求項１乃至４のいずれか１項において、前記絶縁膜は酸化珪素膜であることを特徴とする半導体集積回路。
請求項１乃至６のいずれか１項において、前記薄膜トランジスタは、島状領域に結晶性シリコン膜を用いたものであることを特徴とする半導体集積回路。
請求項１乃至７のいずれか１項において、前記回路は、接着剤により前記基板に固定されていることを特徴とする半導体集積回路。
請求項１乃至８のいずれか１項において、前記基板は、フィルム状基板であることを特徴とする半導体集積回路。
請求項１乃至８のいずれか１項において、前記基板は、プラスチック基板であることを特徴とする半導体集積回路。
製造用基板上に、薄膜トランジスタを用いた回路を形成し、
前記回路を覆い、平坦性を有する絶縁膜を形成し、
前記回路の端部周辺がテーパー状になるように、前記絶縁膜を加工し、
前記回路から製造用基板を剥離して、第１の配線が形成された基板に固定し、
前記絶縁膜上に、前記回路と前記第１の配線とを電気的に接続するための第２の配線を形成する半導体集積回路の製造方法であって、
前記第２の配線は、前記絶縁膜のテーパー状に形成された端部周辺上を通るように形成されることを特徴とする半導体集積回路の製造方法。
製造用基板上に、剥離層を形成し、
前記剥離層上に薄膜トランジスタを用いた回路を形成し、
前記回路を覆い、平坦性を有する絶縁膜を形成し、
前記回路の端部周辺がテーパー状になるように、前記絶縁膜を加工し、
前記回路の上方に仮支持基板を固定し、
前記剥離層を除去して、前記回路から前記製造用基板を分離し、
第１の配線が形成された基板に前記回路を固定し、
前記仮支持基板を前記回路から分離し
前記絶縁膜上に、前記回路と前記第１の配線とを電気的に接続するための第２の配線を形成する半導体集積回路の製造方法であって、
前記第２の配線は、前記絶縁膜のテーパー状に形成された端部周辺上を通るように形成されることを特徴とする半導体集積回路の製造方法。
製造用基板上に、シリコンでなる剥離層を形成し、
前記剥離層上に薄膜トランジスタを用いた回路を形成し、
前記回路を覆い、平坦性を有する絶縁膜を形成し、
前記回路の端部周辺がテーパー状になるように、前記絶縁膜を加工し、
前記回路の上方に仮支持基板を固定し、
ハロゲン化フッ素を用いて前記剥離層をエッチングして、前記回路から前記製造用基板を分離し、
第１の配線が形成された基板に前記回路を固定し、
前記仮支持基板を前記回路から分離し
前記絶縁膜上に、前記回路と前記第１の配線とを電気的に接続するための第２の配線を形成する半導体集積回路の製造方法であって、
前記第２の配線は、前記絶縁膜のテーパー状に形成された端部周辺上を通るように形成されることを特徴とする半導体集積回路の製造方法。
製造用基板上に、薄膜トランジスタを用いた回路を形成し、
前記回路を覆い、平坦性を有する絶縁膜を形成し、
前記回路の端部周辺がテーパー状になるように、前記絶縁膜を加工し、
前記絶縁膜上に前記回路に接続された第１の配線を形成し、
前記回路から製造用基板を剥離し、
前記回路を基板に固定する半導体集積回路の製造方法であって、
前記基板には第２の配線が形成されており、前記第１の配線と前記第２の配線とが電気的に接続されるように、前記回路を前記基板に固定し、
前記第１の配線は、前記絶縁膜のテーパー状に形成された端部周辺上を通るように形成されることを特徴とする半導体集積回路の製造方法。
製造用基板上に、剥離層を形成し、
前記剥離層上に薄膜トランジスタを用いた回路を形成し、
前記回路を覆い、平坦性を有する絶縁膜を形成し、
前記回路の端部周辺がテーパー状になるように、前記絶縁膜を加工し、
前記絶縁膜上に前記回路に接続された第１の配線を形成し、
前記回路の上方に仮支持基板を固定し、
前記剥離層を除去して、前記回路から製造用基板を剥離し、
前記回路を基板に固定し、
前記仮支持基板を前記回路から分離する半導体集積回路の製造方法であって、
前記基板には第２の配線が形成されており、前記第１の配線と前記第２の配線とが電気的に接続されるように、前記回路を前記基板に固定し、
前記第１の配線は、前記絶縁膜のテーパー状に形成された端部周辺上を通るように形成されることを特徴とする半導体集積回路の製造方法。
製造用基板上に、シリコンでなる剥離層を形成し、
前記剥離層上に薄膜トランジスタを用いた回路を形成し、
前記回路を覆い、平坦性を有する絶縁膜を形成し、
前記回路の端部周辺がテーパー状になるように、前記絶縁膜を加工し、
前記絶縁膜上に前記回路に接続された第１の配線を形成し、
前記回路の上方に仮支持基板を固定し、
ハロゲン化フッ素を用いて前記剥離層をエッチングして、前記回路から前記製造用基板を分離し、
前記回路を基板に固定し、
前記仮支持基板を前記回路から分離する半導体集積回路の製造方法であって、
前記基板には第２の配線が形成されており、前記第１の配線と前記第２の配線とが電気的に接続されるように、前記回路を前記基板に固定し、
前記第１の配線は、前記絶縁膜のテーパー状に形成された端部周辺上を通るように形成されることを特徴とする半導体集積回路の製造方法。
請求項１３又は１６において、前記ハロゲン化フッ素はＣｌＦ_３であることを特徴とする半導体集積回路の製造方法。
請求項１１乃至１７のいずれか１項において、前記絶縁膜はポリイミド膜であることを特徴とする半導体集積回路の製造方法。
請求項１１乃至１７のいずれか１項において、前記絶縁膜は酸化珪素膜であることを特徴とする半導体集積回路の製造方法。
請求項１１乃至１９のいずれか１項において、前記薄膜トランジスタは、島状領域に結晶性シリコン膜を用いたものであることを特徴とする半導体集積回路の製造方法。
請求項１１乃至２０のいずれか１項において、接着剤により前記回路を前記基板に固定することを特徴とする半導体集積回路の製造方法。
請求項１１乃至２１のいずれか１項において、前記基板は、フィルム状基板であることを特徴とする半導体集積回路の製造方法。
請求項１１乃至２１のいずれか１項において、前記基板は、プラスチック基板であることを特徴とする半導体集積回路の製造方法。