JP3657596B2

JP3657596B2 - 半導体集積回路の作製方法

Info

Publication number: JP3657596B2
Application number: JP2003429955A
Authority: JP
Inventors: 節男中嶋; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2003-12-25
Filing date: 2003-12-25
Publication date: 2005-06-08
Anticipated expiration: 2020-06-08
Also published as: JP2004171004A

Description

本発明は、液晶表示装置等のパッシブマトリクス型もしくはアクティブマトリクス型の表示装置に関し、特に、駆動用の半導体集積回路を効果的に実装したことにより、表示装置の基板に占める面積を大きくした、ファッショナブルな表示装置を得ることを目的とする。

マトリクス型の表示装置としては、パッシブマトリクス型とアクティブマトリクス型の構造が知られている。パッシブマトリクス型では、第１の基板上に透明導電膜等でできた多数の短冊型の電気配線（ロー配線）をある方向に形成し、第２の基板上には、前記第１の基板上の電気配線とは概略垂直な方向に同様な短冊型の電気配線（カラム配線）を形成する。そして、両基板上の電気配線が対向するように基板を配置する。

基板間に液晶材料のように電圧・電流等によって、透光性、光反射・散乱性の変化する電気光学材料を設けておけば、第１の基板の任意のロー配線と第２の基板の任意のカラム配線との間に電圧・電流等を印加すれば、その交差する部分の透光性、光反射・散乱性等を選択できる。このようにして、マトリクス表示が可能となる。

アクティブマトリクス型では、第１の基板上に多層配線技術を用いて、ロー配線とカラム配線とを形成し、この配線の交差する部分に画素電極を設け、画素電極には薄膜トランジスタ（ＴＦＴ）等のアクティブ素子を設けて、画素電極の電位や電流を制御する構造とする。また、第２の基板上にも透明導電膜を設け、第１の基板の画素電極と、第２の基板の透明導電膜とが対向するように基板を配置する。

いずれにせよ、使用される基板の材料は、作製プロセスによって選択された。例えば、透明導電膜を形成して、これをエッチングして、ロー・カラム配線パターンを形成する以外には特に複雑なプロセスのないパッシブマトリクス型では、基板はガラス以外に、プラスチックでもよかった。一方、比較的、高温の成膜工程を有し、また、ナトリウム等の可動イオンを避ける必要のあるアクティブマトリクス型では、基板としてアルカリ濃度の極めて低いガラス基板を用いる必要があった。

いずれにせよ、従来のマトリクス型表示装置においては、特殊なもの以外は、マトリクスを駆動するための半導体集積回路（周辺駆動回路、もしくは、バー回路という）を取り付ける必要があった。従来は、これは、テープ自動ボンディング（ＴＡＢ）法やチップ・オン・グラス（ＣＯＧ）法によってなされてきた。
しかしながら、マトリクスの規模は数１００行にも及ぶ大規模なものであるので、集積回路の端子も非常に多く、一方、するドライバー回路は、長方形状のＩＣパッケージや半導体チップであるため、これらの端子を基板上の電気配線と接続するために配線を引き回す必要から、表示画面に比して、周辺部分の面積が無視できないほど大きくなった。

この問題を解決する方法として、特開平７−１４８８０には、ドライバー回路を、マトリクスの１辺とほぼ同じ程度の細長い基板（スティック、もしくは、スティック・クリスタルという）上に形成し、これをマトリクスの端子部に接続するという方法が開示されている。ドライバー回路としては、幅２ｍｍほど程度で十分であることにより、このような配置が可能となる。このため、基板のほとんどを表示画面とすることができた。

もちろん、この場合には、マトリクスの面積が大きなものでは、回路をシリコンウェハー上に形成することができないので、ガラス基板等の上に形成する必要がある。したがって、ガラス基板等の上に形成される半導体回路に用いられる能動素子は、結晶性またはアモルファスの半導体を用いたＴＦＴである。

しかしながら、スティック・クリスタルに関しては、ドライバー回路の基板の厚さが、表示装置全体の小型化に支障をきたした。例えば、表示装置をより薄くする必要から基板の厚さを０．３ｍｍとすることは、基板の種類や工程を最適化することにより可能である。しかし、スティック・クリスタルの厚さは、製造工程で必要とされる強度から０．５ｍｍ以下とすることは困難であり、結果として、基板を張り合わせたときに、０．２ｍｍ以上もスティック・クリスタルが出ることとなる。

また、スティック・クリスタルと表示装置の基板の種類が異なると、熱膨張の違い等の理由により、回路に欠陥が生じることがあった。
特に、表示装置の基板として、プラスチック基板を用いると、この問題が顕著であった。なぜならば、スティック・クリスタルの基板としては、プラスチックを用いることは、耐熱性の観点から、実質的に不可能なためである。
本発明はこのようなスティック・クリスタルの抱えていた問題を解決し、表示装置のより一層の小型・軽量化を目的とするものである。

本発明は、表示装置の基板上に、スティック・クリスタルと同等な半導体集積回路のみを機械的に接着し、かつ、電気的な接続を行うことにより、ドライバー回路部分の薄型化を実施する。また、電気的な接続を、加熱処理により一括に行うことで、高スループットを実現する。

本発明の基本的な構成は、電気配線と、これに電気的に接続され、ＴＦＴを有する細長い半導体集積回路を有する第１の基板の、電気配線の形成された面に対して、表面に透明導電膜を有する第２の基板の透明導電膜を対向させた構造の表示装置であり、特開平７−１４８８０のスティック・クリスタルと同様、前記半導体集積回路は、概略、表示装置の表示面（すなわち、マトリクス）の１辺の長さに等しく、かつ、他の基板上に作製されたものを剥離して、前記第１の基板に装着したものである。

特に、パッシブマトリクス型の場合には、第１の方向に延びる複数の透明導電膜の第１の電気配線と、これに接続され、ＴＦＴを有し、第１の方向に概略垂直な第２の方向に延びる細長い第１の半導体集積回路とを有する第１の基板と、第２の方向に延びる複数の透明導電膜の第２の電気配線と、これに接続され、ＴＦＴを有し、前記第１の方向に延びる第２の半導体集積回路とを有する第２の基板とを、第１の電気配線と第２の電気配線が対向するように配置した表示装置で、第１および第２の半導体集積回路は他の基板上に作製されたものを剥離して、それぞれの基板に装着したものである。

また、アクティブマトリクス型の場合には、第１の方向に延びる複数の第１の電気配線と、これに接続され、ＴＦＴを有し、第１の方向に概略垂直な第２の方向に延びる第１の半導体集積回路と、第２の方向に延びる複数の第２の電気配線と、これに接続され、ＴＦＴを有し、第１の方向に延びる第２の半導体集積回路とを有する第１の基板と、表面に透明導電膜を有する第２の基板とにおいて、第１の基板の第１および第２の電気配線と、第２の基板の透明導電膜とが、対向するように、配置させた表示装置で、第１および第２の半導体集積回路は他の基板上に作製されたものを剥離して、第１の基板に装着したものである。

ＴＦＴを有する半導体集積回路を他の基板上に形成し、これを剥離して、他の基板に接着する（もしくは、他の基板に接着したのち、元の基板を除去する）方法は、一般的にはＳＯＩ（シリコン・オン・インシュレータ）技術の１つとして知られており、特表平６−５０４１３９やその他の公知の技術、あるいは、以下の実施例で用いるような技術を使用すればよい。

図１に、本発明の表示装置の断面構造の例を示す。
図１（Ａ）は、比較的、小さな倍率で見たものである。図の左側は、半導体集積回路の設けられたドライバー回路部１を、また、右側は、マトリクス部２を示す。基板３上に金属配線４及び半導体集積回路６を樹脂５で機械的に固定する。
さらに、基板３上に配置された透明導電膜等の材料でできた電気配線１２と金属配線４とを、両者が重なる部分にレーザー照射で加熱することにより溶融し電気的な接続を行う。この際、金属配線４は容易に溶融することが望まれる。従ってアルミニウム・インジウム・スズ・金等の低融点金属が望ましい。

図１（Ａ）のうち、点線で囲まれた領域を拡大したのが、図１（Ｂ）である。符号は、図１（Ａ）と同じ物を示す。半導体集積回路は、Ｎチャネル型ＴＦＴ７とＰチャネル型ＴＦＴ８が、下地絶縁膜９、層間絶縁物１０、あるいは、酸化珪素等のパッシベーション膜１１で挟まれた構造となる。（図１（Ｂ））

金属配線４と配線電極１２との接触部分に関しては、レーザー溶接する方法の他に、図３（Ａ）に示すように、透明導電膜等の電気配線３１を備えた基板４０に、金属配線３３を伴った半導体集積回路３４を異方性導電接着剤で固定し、加熱・圧着する事で電気的な接続をしても良い。
図３（Ｂ・Ｃ）は接続部の拡大図である。異方性導電接着剤３５による接続（図３（Ｂ））では、異方性導電接着剤の中の導電性粒子３６により、金属配線３３と電気配線３１が電気的に接続される。さらには、図３（Ｃ）に示すように前もって配線電極３１上に低融点金属からなるバンプ３７を配置しておき、その後加熱によりバンプ３７を溶融し電気的な接続をとる方法も可能である。

このような表示装置の作製順序の概略は、図２に示される。図２はパッシブマトリクス型の表示装置の作製手順を示す。まず、多数の半導体集積回路２２を適当な基板２１の上に形成する。（図２（Ａ））

そして、これを分断して、スティック・クリスタル２３、２４を得る。得られたスティック・クリスタルは、次の工程に移る前に電気特性をテストして、良品・不良品に選別するとよい。（図２（Ｂ））

次に、スティック・クリスタル２３、２４の半導体集積回路２９、３０をＳＯＩ技術によって、別の基板２５、２７の透明導電膜による配線のパターンの形成された面２６、２８上に接着し、電気的な接続を取る。（図２（Ｃ）、図２（Ｄ））

最後に、このようにして得られた基板を向かい合わせることにより、パッシブマトリクス型表示装置が得られる。なお、面２６は、面２６の逆の面、すなわち、配線パターンの形成されていない方の面を意味する（図２（Ｇ））

上記の場合には、ロー・スティック・クリスタル（ロー配線を駆動するドライバー回路用のスティック・クリスタル）とカラム・スティック・クリスタル（カラム配線を駆動するドライバー回路用のスティック・クリスタル）を同じ基板２１から切りだしたが、別の基板から切りだしてもよいことは言うまでもない。
また、図２ではパッシブマトリクス型表示装置の例を示したが、アクティブマトリクス型表示装置でも、同様におこなえることは言うまでもない。さらに、フィルムのような材料を基板として形成される場合は実施例に示した。

本発明では、表示装置の基板の種類や厚さ、大きさに関して、さまざまなバリエーションが可能である。例えば、実施例１に示すように、極めて薄いフィルム状の液晶表示装置を得ることもできる。この場合には、表示装置を曲面に合わせて張りつけてもよい。さらに、基板の種類の制約が緩和された結果、プラスチック基板のように、軽く、耐衝撃性の強い材料を用いることもでき、携行性も向上する。

また、ドライバー回路の専有する面積が小さいので、表示装置と他の装置の配置の自由度が高まる。典型的には、ドライバー回路を表示面の周囲の幅数ｍｍの領域に押し込めることが可能であるので、表示装置自体は極めてシンプルであり、ファッション性に富んだ製品である。その応用範囲もさまざまに広がり、よって、本発明の工業的価値は極めて高い。

本実施例は、パッシブマトリクス型液晶表示装置の一方の基板の作製工程の概略を示すものである。本実施例を図４、図５を用いて説明する。図４には、スティック・クリスタル上にドライバー回路を形成する工程の概略を、図５にはドライバー回路を液晶表示装置の基板に実装する工程の概略を示す。

まず、ガラス基板５０上に剥離層として、厚さ３００ｎｍのシリコン膜５１を堆積した。シリコン膜５１は、その上に形成される回路と基板とを分離する際にエッチングされるので、膜質についてはほとんど問題とされないので、量産可能な方法によって堆積すればよい。さらに、シリコン膜はアモルファスでも結晶性でもよく、他の元素を含んでもよい。

また、ガラス基板は、コーニング７０５９、同１７３７、ＮＨテクノグラスＮＡ４５、同３５、日本電気硝子ＯＡ２等の無アルカリもしくは低アルカリガラスや石英ガラスを用いればよい。石英ガラスを用いる場合には、そのコストが問題となるが、本発明では１つの液晶表示装置に用いられる面積は極めて小さいので、単位当たりのコストは十分に小さい。

シリコン膜５１上には、厚さ２００ｎｍの酸化珪素膜５３を堆積した。この酸化珪素膜は下地膜となるので、作製には十分な注意が必要である。そして、公知の方法により、結晶性の島状シリコン領域（シリコン・アイランド）５４、５５を形成した。このシリコン膜の厚さは、必要とする半導体回路の特性を大きく左右するが、一般には、薄いほうが好ましかった。本実施例では４０〜６０ｎｍとした。

また、結晶性シリコンを得るには、アモルファスシリコンにレーザー等の強光を照射する方法（レーザーアニール法）や、熱アニールによって固相成長させる方法（固相成長法）が用いられる。固相成長法を用いる際には、特開平６−２４４１０４に開示されるように、ニッケル等の触媒元素をシリコンに添加すると、結晶化温度を下げ、アニール時間を短縮できる。さらには、特開平６−３１８７０１のように、一度、固相成長法によって結晶化せしめたシリコンを、レーザーアニールしてもよい。いずれの方法を採用するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。

その後、プラズマＣＶＤ法もしくは熱ＣＶＤ法によって、厚さ１２０ｎｍの酸化珪素のゲイト絶縁膜５６を堆積し、さらに、厚さ５００ｎｍの結晶性シリコンによって、ゲイト電極・配線５７、５８を形成した。ゲイト配線は、アルミニウムやタングステン、チタン等の金属や、あるいはそれらの珪化物でもよい。さらに、金属のゲイト電極を形成する場合には、特開平５−２６７６６７もしくは同６−３３８６１２に開示されるように、その上面もしくは側面を陽極酸化物で被覆してもよい。ゲイト電極をどのような材料で構成するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。（図４（Ａ））

その後、セルフアライン的に、イオンドーピング法等の手段によりＮ型およびＰ型の不純物をシリコン・アイランドに導入し、Ｎ型領域５９、Ｐ型領域６０を形成した。そして、公知の手段で、層間絶縁物（厚さ５００ｎｍの酸化珪素膜）６１を堆積した。そして、これにコンタクトホールを開孔し、アルミニウム合金配線６２〜６４を形成した。（図４（Ｂ））

さらに、これらの上に、パッシベーション膜として、ポリイミド膜７０を形成した。ポリイミド膜はワニスを塗布・硬化する事で形成される。本実施例では東レ（株）のフォトニースUR-3800 を用いた。まずスピンナで塗布する。塗布条件は所望の膜厚に応じて決めればよい。ここでは３０００ｒｐｍ・３０秒の条件で約４ｕｍのポリイミド膜を形成した。これを、乾燥を行った後に、露光・現像を行う。適当に条件を選ぶことで、所望のパターンを得ることができる。その後、窒素雰囲気中３００℃で処理することで膜の硬化を行った。さらにその上にアルミニウムの金属配線９０をスパッタ法により形成した。（図４（Ｃ））

続いて、転写用基板７２を樹脂７１で前記半導体集積回路に接着する。転写用基板は一時的に集積回路を保持するための強度・平坦性があればよくガラス・プラスチック等が使用できる。この転写用基板は後で再剥離するため、樹脂７１は除去が容易な材質が好ましい。また粘着剤等剥離が容易なものを使用しても良い。（図５（Ａ））

このように処理した基板を、三フッ化塩素（ＣｌＦ₃）と窒素の混合ガスの気流中に放置した。三フッ化塩素と窒素の流量は、共に５００ｓｃｃｍとした。反応圧力は１〜１０Ｔｏｒｒとした。温度は室温とした。三フッ化塩素等のハロゲン化フッ素は、珪素を選択的にエッチングする特性が知られている。一方、酸化珪素はほとんどエッチングされない。その為、時間の経過ととも剥離層５１はエッチングされてゆくが、下地層５３はほとんどエッチングされずＴＦＴ素子へのダメージは無い。さらに時間が経過すると、剥離層５１は完全にエッチングされ、半導体集積回路が完全に剥離される。（図５（Ｂ））

次に、剥離した半導体集積回路を、液晶表示装置の基板７５に樹脂７６で接着し、転写用基板７２を除去する。（図５（Ｃ））
このようにして表示装置の基板への半導体集積回路の転写が終了した。液晶表示装置の基板としては、厚さ０．３ｍｍのＰＥＳ（ポリエーテルサルフォン）を用いた。

最後に、液晶表示装置の基板上に配置された配線電極８０と金属配線９０の重なる部分をＹＡＧレーザー８５で照射・加熱する事で電気的な接続をする。（図５（Ｄ））

このようにして、液晶表示装置の一方の基板への半導体集積回路の形成を終了した。このようにして得られる基板を用いて、液晶表示装置が完成される。

本実施例は液晶表示装置の基板上の配線と半導体集積回路の金属配線とを電気的に接続する工程の概略を示すものである。本実施例を図６を用いて説明する。図６は液晶表示装置の基板上の配線電極と、半導体集積回路の金属配線との接続箇所の拡大図を示す。

液晶表示装置の基板１００上に透明導電膜からなる配線電極１０１をスパッタ法により形成する。さらに、半導体集積回路と電気的に接続される箇所に低融点金属からなるパッド１０２をスパッタ法で形成する。

次に、別の基板上で作製された半導体集積回路及び金属配線１０３を実施例１で述べた方法により接着剤１０４を介して機械的に固定する（図６（Ａ））

最後に、ＹＡＧレーザー１０６を用い金属配線１０３とパッド１０２の重なる箇所を溶融し電気的接続１０８を完了する。（図６（Ｂ））

ここでは、レーザー照射を金属配線１０３の上から行ったが、基板１００の下側からの照射でも同様の効果が得られる。

本発明の断面構造の例を示す。本発明の表示装置の作製方法の概略を示す。本発明の１例の表示装置の断面構造を示す。本発明に用いる半導体集積回路の作製工程の一例を示す。半導体集積回路を表示装置の基板に接着する工程を示す。本発明に用いる配線の電気的接続の工程の一例を示す。

符号の説明

１・・・液晶表示装置のドライバー回路部
２・・・液晶表示装置のマトリックス部
３・・・液晶表示装置の基板
４・・・金属電極
５・・・樹脂
６・・・半導体集積回路
７・・・Ｎチャネル型ＴＦＴ
８・・・Ｐチャネル型ＴＦＴ
９・・・下地膜
１０・・・層間絶縁膜
１１・・・パッシベーション膜
１２・・・液晶表示装置の配線電極
２１・・・スティック・クリスタルを形成する基板
２２・・・半導体集積回路
２３、２４スティック・クリスタル
２５、２７液晶表示装置の基板
２６、２８配線パターンの形成されている面
２９、３０液晶表示装置の基板上に移されたドライバー回路
２６・・・配線パターンの形成されている面と逆の面
３１・・・液晶表示装置の電極
３２・・・樹脂
３３・・・金属電極
３４・・・半導体集積回路
３５・・・異方性導電接着剤
３６・・・導電性の粒子
３７・・・バンプ
４０・・・液晶表示装置の基板
５０・・・半導体集積回路を製造する基板
５１・・・剥離層
５３・・・下地膜
５４・５５シリコン・アイランド
５６・・・層間絶縁膜
５７・５８ゲイト電極
５９・・・Ｎ型領域
６０・・・Ｐ型領域
６１・・・ゲイト絶縁膜
６２〜６４アルミニウム合金電極
７０・・・パッシベーション膜
７１・・・接着剤
７２・・・転写用基板
７５・・・液晶表示装置の基板
７６・・・樹脂
８０・・・液晶表示装置の配線電極
８５・・・レーザー光
９０・・・金属電極
１００・・・液晶表示装置の基板
１０１・・・透明導電膜
１０２・・・パッド
１０３・・・金属配線
１０４・・・接着剤
１０６・・・レーザー光
１０８・・・電気的接続箇所

Claims

下地膜と、薄膜トランジスタ及びパッシベーション膜を有する半導体集積回
路の作製方法であって、
第１の基板上にシリコンでなる剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシベーション膜上に第２の基板を固定した後、ハロゲン化フッ素ガ
スを含む気流中に前記第２の基板を固定した前記第１の基板を放置して、前記
剥離層を除去することで前記半導体集積回路を前記第１の基板から剥離し、
前記半導体集積回路を前記第１の基板から剥離した後、前記下地膜に第３の
基板を固定することを特徴とする半導体集積回路の作製方法。
下地膜と、薄膜トランジスタと、パッシベーション膜及び前記薄膜トランジ
スタと電気的に接続された配線を有する半導体集積回路の作製方法であって、
第１の基板上にシリコンでなる剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシべーション膜上に前記配線を形成し、
前記パッシベーション膜及び前記配線上に第２の基板を固定した後、ハロゲ
ン化フッ素ガスを含む気流中に前記第２の基板を固定した前記第１の基板を
放置して、前記剥離層を除去することで前記半導体集積回路を前記第１の基板
から剥離し、
前記半導体集積回路を前記第１の基板から剥離した後、前記下地膜に第３の
基板を固定することを特徴とする半導体集積回路の作製方法。
下地膜と、薄膜トランジスタ及びパッシベーションを有する半導体集積回路
の作製方法であって、
第１の基板上にシリコンでなる剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシベーション膜上に樹脂層を形成し、
前記樹脂層上に第２の基板を固定した後、ハロゲン化フッ素ガスを含む気流
中に前記第２の基板を固定した前記第１の基板を放置して、前記剥離層を除去することで前記半導体集積回路を前記第１の基板から剥離し、
前記半導体集積回路を前記第１の基板から剥離した後、前記下地膜に第３の基板を固定することを特徴とする半導体集積回路の作製方法。
下地膜と、薄膜トランジスタと、パッシベーション膜及び前記薄膜トランジスタと電気的に接続された配線を有する半導体集積回路の作製方法であって、
第１の基板上にシリコンでなる剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシべーション膜上に前記配線を形成し、
前記パッシベーション膜及び前記配線上に樹脂層を形成し、
前記樹脂層上に第２の基板を固定した後、ハロゲン化フッ素ガスを含む気流中に前記第２の基板を固定した前記第１の基板を放置して、前記剥離層を除去することで前記半導体集積回路を前記第１の基板から剥離し、
前記半導体集積回路を前記第１の基板から剥離した後、前記下地膜に第３の基板を固定することを特徴とする半導体集積回路の作製方法。
下地膜と、薄膜トランジスタ及びパッシベーション膜を有する半導体集積回路の作製方法であって、
第１の基板上にシリコンでなる剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシベーション膜上に第２の基板を固定した後、ハロゲン化フッ素ガスを含む気流中に前記第２の基板を固定した前記第１の基板を放置して、前記剥離層を除去することで前記半導体集積回路を前記第１の基板から剥離し、
前記半導体集積回路を前記第１の基板から剥離した後、前記下地膜に第３の基板を固定し、
前記第３の基板を固定した後、前記第２の基板から前記半導体集積回路を剥離することを特徴とする半導体集積回路の作製方法。
下地膜と、薄膜トランジスタと、パッシベーション膜及び前記薄膜トランジスタと電気的に接続された配線を有する半導体集積回路の作製方法であって、
第１の基板上にシリコンでなる剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシべーション膜上に前記配線を形成し、
前記パッシベーション膜及び前記配線上に第２の基板を固定した後、ハロゲン化フッ素ガスを含む気流中に前記第２の基板を固定した前記第１の基板を放置して、前記剥離層を除去することで前記半導体集積回路を前記第１の基板から剥離し、
前記半導体集積回路を前記第１の基板から剥離した後、前記下地膜に第３の基板を固定し、
前記第３の基板を固定した後、前記第２の基板から前記半導体集積回路を剥離することを特徴とする半導体集積回路の作製方法。
下地膜と、薄膜トランジスタ及びパッシベーション膜を有する半導体集積回路の作製方法であって、
第１の基板上にシリコンでなる剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシベーション膜上に樹脂層を形成し、
前記樹脂層上に第２の基板を固定した後、ハロゲン化フッ素ガスを含む気流中に前記第２の基板を固定した前記第１の基板を放置して、前記剥離層を除去することで前記半導体集積回路を前記第１の基板から剥離し、
前記半導体集積回路を前記第１の基板から剥離した後、前記下地膜に第３の基板を固定し、
前記第３の基板を固定した後、前記第２の基板から前記半導体集積回路を剥離することを特徴とする半導体集積回路の作製方法。
下地膜と、薄膜トランジスタと、パッシベーション膜及び前記薄膜トランジスタと電気的に接続された配線を有する半導体集積回路の作製方法であって、
第１の基板上にシリコンでなる剥離層を形成し、
前記剥離層上に前記下地膜を形成し、
前記下地膜上に結晶性シリコンを用いた前記薄膜トランジスタを形成し、
前記薄膜トランジスタ上に前記パッシベーション膜を形成し、
前記パッシべーション膜上に前記配線を形成し、
前記パッシベーション膜及び前記配線上に樹脂層を形成し、
前記樹脂層上に第２の基板を固定した後、ハロゲン化フッ素ガスを含む気流中に前記第２の基板を固定した前記第１の基板を放置して、前記剥離層を除去することで前記半導体集積回路を前記第１の基板から剥離し、
前記半導体集積回路を前記第１の基板から剥離した後、前記下地膜に第３の基板を固定し、
前記第３の基板を固定した後、前記第２の基板から前記半導体集積回路を剥離することを特徴とする半導体集積回路の作製方法。
請求項１乃至請求項８のいずれか一において、
前記ハロゲン化フッ素ガスは三フッ化塩素ガスであることを特徴とする半導体集積回路の作製方法。