JP4383250B2 - Schottky barrier diode and manufacturing method thereof - Google Patents
Schottky barrier diode and manufacturing method thereof Download PDFInfo
- Publication number
- JP4383250B2 JP4383250B2 JP2004153732A JP2004153732A JP4383250B2 JP 4383250 B2 JP4383250 B2 JP 4383250B2 JP 2004153732 A JP2004153732 A JP 2004153732A JP 2004153732 A JP2004153732 A JP 2004153732A JP 4383250 B2 JP4383250 B2 JP 4383250B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- schottky barrier
- barrier diode
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、ショットキバリアダイオード(Schottky Barrier Diode)に関し、特に逆方向のリーク電流を抑えつつ、順方向電圧Vf及び電気容量を小さくした低損失ショットキバリアダイオードに関する。 The present invention relates to a Schottky barrier diode, and more particularly to a low-loss Schottky barrier diode in which a forward voltage Vf and an electric capacity are reduced while suppressing reverse leakage current.
近年、電子製品の省電力化及び高速化を図るために、整流素子としてショットキバリアダイオードが多用されている。ショットキバリアダイオードは、一般的なPN接合ダイオードより(a)順方向電圧Vfが小さい、(b)電気容量が小さい、といった特性を持つ。
ショットキバリアダイオードの順方向電圧Vfは、ショットキ接合障壁を低くすればする程、小さくすることができるが、ショットキ接合障壁が低くなると今度は逆バイアス印加時に逆方向に流れる電流、いわゆるリーク電流が増大するという問題が生じる。
In recent years, Schottky barrier diodes are frequently used as rectifying elements in order to save power and increase the speed of electronic products. A Schottky barrier diode has characteristics such as (a) a forward voltage Vf smaller than that of a general PN junction diode and (b) a smaller electric capacity.
The forward voltage Vf of the Schottky barrier diode can be reduced as the Schottky junction barrier is lowered. However, when the Schottky junction barrier is lowered, a current that flows in the reverse direction when a reverse bias is applied, that is, a so-called leakage current increases. Problem arises.
係る問題を解決するべくなされた発明の一つとして、下記の特許文献に開示されているショットキバリアダイオード(以下、先行ショットキバリアダイオードと称する。)が挙げられる。
先行ショットキバリアダイオードは、第一導電型半導体層の表面にショットキ接合を形成する金属のアノード電極を配置し、第一導電型半導体層の裏面側にオーミックなカソード電極を設けたショットキバリアダイオードにおいて、第一導電型半導体層内部に第二導電型半導体層を、逆バイアス印加時に空乏層が連続するような間隔で形成して埋め込み、その第二導電型半導体層(以下、埋込層と呼ぶ。)をショットキ接合したアノード電極と同電位としたことを特徴とする。
As one of the inventions for solving such a problem, there is a Schottky barrier diode (hereinafter referred to as a preceding Schottky barrier diode) disclosed in the following patent document.
In the preceding Schottky barrier diode, a metal anode electrode that forms a Schottky junction is disposed on the surface of the first conductivity type semiconductor layer, and an ohmic cathode electrode is provided on the back surface side of the first conductivity type semiconductor layer. A second conductivity type semiconductor layer is formed and embedded in the first conductivity type semiconductor layer at intervals such that a depletion layer continues when a reverse bias is applied, and the second conductivity type semiconductor layer (hereinafter referred to as an embedded layer). ) At the same potential as that of the Schottky bonded anode electrode.
上記構成によると、第一導電型半導体層内部に埋め込まれた埋込層をアノード電極と同電位にしているため、逆バイアスが印加されると、埋込層と第一導電型半導体層との境界部分に形成される空乏層が広がり、この空乏層の広がりによってリーク電流を抑える働きをする。
しかしながら、第一導電型半導体層に埋込層を埋め込むことにより、順方向電圧印加時にショットキ接合障壁を超えて移動するキャリアの通過面積が縮小されるため、これが抵抗成分となって、先行ショットキバリアダイオードの順方向電圧Vfを大きくする原因になる。
また、アノード電極と同電位の埋込層とカソード電極と同電位の第一導電型半導体層との境界部分に形成される空乏層の電気容量が、スイッチング動作の高速性を低下させる原因となる。
However, by embedding the buried layer in the first conductivity type semiconductor layer, the passing area of carriers that move beyond the Schottky junction barrier when a forward voltage is applied is reduced, so this becomes a resistance component, and the preceding Schottky barrier This increases the forward voltage Vf of the diode.
In addition, the capacitance of the depletion layer formed at the boundary between the buried layer having the same potential as the anode electrode and the first conductivity type semiconductor layer having the same potential as the cathode electrode causes a reduction in the speed of the switching operation. .
本発明は、逆方向のリーク電流を抑えつつ、上述の先行ショットキバリアダイオードより順方向電圧Vf及び電気容量を小さくしたショットキバリアダイオード及び当該ショットキバリアダイオードの製造方法を提供することを目的とする。 An object of the present invention is to provide a Schottky barrier diode in which the forward voltage Vf and the electric capacity are made smaller than those of the above-described preceding Schottky barrier diode while suppressing a reverse leakage current, and a method for manufacturing the Schottky barrier diode.
上記目的を達成するために本発明に係るショットキバリアダイオードは、第一導電型半導体層の表面に金属層である第一電極をショットキ接合し、当該第一導電型半導体層の裏面に第二電極をオーミック接合したショットキバリアダイオードにおいて、第一導電型半導体層とキャリアが異なる第二導電型の第一埋込層が、第一電極に接触することなく第一導電型半導体層内部に埋め込み形成され、第二導電型の第二埋込層が、第一電極及び第一埋込層に接触することなく、第一埋込層を取り囲むように第一導電型半導体層内部に埋め込み形成され、第二導電型のガードリング層が、第一電極及び第二埋込層と接触し、且つ第二埋込層を取り囲むように第一導電型半導体層内部に形成されていることを特徴としている。 In order to achieve the above object, a Schottky barrier diode according to the present invention includes a first electrode which is a metal layer on the surface of a first conductivity type semiconductor layer and a second electrode on the back surface of the first conductivity type semiconductor layer. In a Schottky barrier diode having an ohmic junction, a second conductivity type first buried layer having a carrier different from that of the first conductivity type semiconductor layer is embedded in the first conductivity type semiconductor layer without contacting the first electrode. A second conductivity type second buried layer is embedded in the first conductivity type semiconductor layer so as to surround the first buried layer without contacting the first electrode and the first buried layer, The second conductivity type guard ring layer is formed in the first conductivity type semiconductor layer so as to be in contact with the first electrode and the second buried layer and to surround the second buried layer.
また、本発明に係るショットキバリアダイオードの製造方法は、第一導電型半導体層の表面に金属層である第一電極をショットキ接合し、当該第一導電型半導体層の裏面に第二電極をオーミック接合したショットキバリアダイオードの製造方法において、第一導電型半導体層とキャリアが異なる第二導電型のガードリング層を、第一導電型半導体層の表面に一部を露呈させて、第一導電型半導体層内に環状に形成するガードリング層形成工程と、第二導電型の埋込層を、ガードリング層に接触することなく、ガードリング層の内側の第一導電型半導体層内に埋め込み形成する埋込層形成工程と、前記ガードリング層の露呈部分と接するように前記第一電極を形成する第一電極形成工程とを含み、前記埋込層形成工程において、前記埋込層と共に、第二導電型の第二埋込層を、前記ガードリング層の環状と接触させて、埋込層を取り囲むように形成する工程を含むことを特徴としている。 In addition, the method for manufacturing a Schottky barrier diode according to the present invention includes Schottky junction of a first electrode, which is a metal layer, on the surface of the first conductivity type semiconductor layer, and ohmic contact of the second electrode on the back surface of the first conductivity type semiconductor layer. In the method for manufacturing a bonded Schottky barrier diode, a first conductivity type guard ring layer having a carrier different from that of the first conductivity type semiconductor layer is partially exposed on the surface of the first conductivity type semiconductor layer. A guard ring layer forming step for forming an annular shape in the semiconductor layer and a second conductive type buried layer embedded in the first conductive type semiconductor layer inside the guard ring layer without contacting the guard ring layer and the buried layer forming step for, viewing contains a first electrode forming step of forming the first electrode in contact with the exposed portion of the guard ring layer, in the buried layer forming step, the buried layer co The second buried layer of the second conductivity type, wherein in contact with an annular guard ring layer is characterized by comprising the step of forming so as to surround the buried layer.
上記構成のショットキバリアダイオードは、ガードリング層の内側に、ガードリング層と接触せずに、埋込層が形成されているので、上述の先行ショットキバリアダイオードより埋込層の面積を縮小することができる。すなわち、抵抗成分が抑えられるので、先行ショットキバリアダイオードより順方向電圧Vfが小さくなる。
また、埋込層がガードリング層と接触していないため、第一電極と同電位となる第二導電型の半導体層の面積が縮小されるので、電極間の電気容量を小さくすることができる。
In the Schottky barrier diode having the above configuration, since the buried layer is formed inside the guard ring layer without being in contact with the guard ring layer, the area of the buried layer can be reduced more than the preceding Schottky barrier diode. Can do. That is, since the resistance component is suppressed, the forward voltage Vf is smaller than that of the preceding Schottky barrier diode.
Further, since the buried layer is not in contact with the guard ring layer, the area of the second conductivity type semiconductor layer having the same potential as the first electrode is reduced, so that the electric capacity between the electrodes can be reduced. .
更に、逆バイアス印加時に第一電極と同電位となるガードリング層と、第一導電型半導体層との境界部分から空乏層が広がり、埋込層と第一導電型半導体層との境界部分に形成された空乏層と接触することで、ガードリング層の内側が空乏層で満たされるので、逆バイアス印加によるキャリアの移動を空乏層で阻止することができる。すなわち、リーク電流を抑えることができる。 Furthermore, a depletion layer extends from the boundary portion between the guard ring layer, which has the same potential as the first electrode when a reverse bias is applied, and the first conductive semiconductor layer, and at the boundary portion between the buried layer and the first conductive semiconductor layer. Since the inner side of the guard ring layer is filled with the depletion layer by being in contact with the formed depletion layer, carrier movement due to reverse bias application can be prevented by the depletion layer. That is, the leakage current can be suppressed.
ここで、前記埋込層は、複数の島状部材から成るものとしてもよいし、各島状部材は、長尺状であって、その長手方向に直交する方向に実質的に等間隔に並んでいるとしてもよい。
この構成により、埋込層の面積を更に縮小することができる。
更に、前記第一導電型半導体層は、不純物が高濃度のサブストレートと不純物が低濃度のエピタキシャル層から成り、前記ガードリング層及び前記埋込層は不純物が高濃度の第二導電型半導体であって、エピタキシャル層内部に形成されているとしてもよい。
Here, the embedded layer may be composed of a plurality of island-shaped members, and each island-shaped member is long and is arranged at substantially equal intervals in a direction perpendicular to the longitudinal direction. You may be out.
With this configuration, the area of the buried layer can be further reduced.
Further, the first conductive semiconductor layer includes a substrate having a high impurity concentration and an epitaxial layer having a low impurity concentration, and the guard ring layer and the buried layer are second conductive semiconductors having a high impurity concentration. It may be formed inside the epitaxial layer.
この構成により、不純物が低濃度のエピタキシャル層の+イオンによる空乏層の広がり幅を大きくすることができる。
また、上記目的を達成するために本発明に係るショットキバリアダイオードは、第一導電型半導体層の表面に金属層である第一電極をショットキ接合し、当該第一導電型半導体層の裏面に第二電極をオーミック接合したショットキバリアダイオードにおいて、第一導電型半導体層とキャリアが異なる第二導電型の第一埋込層が、第一電極に接触することなく第一導電型半導体層内部に埋め込み形成され、第二導電型の第二埋込層が、第一電極及び第一埋込層に接触することなく、第一埋込層を取り囲むように第一導電型半導体層内部に埋め込み形成され、第二導電型のガードリング層が、第一電極及び第二埋込層と接触し、且つ第二埋込層を取り囲むように第一導電型半導体層内部に形成されていることを特徴としている。
With this configuration, the spread width of the depletion layer due to + ions in the epitaxial layer having a low impurity concentration can be increased.
In order to achieve the above object, a Schottky barrier diode according to the present invention includes a first electrode that is a metal layer on the surface of the first conductivity type semiconductor layer and a Schottky junction, and a second electrode on the back surface of the first conductivity type semiconductor layer. In a Schottky barrier diode in which two electrodes are ohmically joined, a first conductivity type buried layer having a carrier different from that of the first conductivity type semiconductor layer is buried in the first conductivity type semiconductor layer without contacting the first electrode. And a second conductivity type second buried layer is buried in the first conductivity type semiconductor layer so as to surround the first buried layer without contacting the first electrode and the first buried layer. The second conductivity type guard ring layer is formed inside the first conductivity type semiconductor layer so as to be in contact with the first electrode and the second buried layer and to surround the second buried layer. Yes.
係る構成のショットキバリアダイオードは、ガードリング層及び第二埋込層の内側に、ガードリング層及び第二埋込層と接触せずに、第一埋込層が形成されているので、上述の先行ショットキバリアダイオードより埋込層の面積を縮小することができる。すなわち、抵抗成分が抑えられるので、先行ショットキバリアダイオードより順方向電圧Vfが小さくなる。 In the Schottky barrier diode having such a configuration, the first buried layer is formed inside the guard ring layer and the second buried layer without being in contact with the guard ring layer and the second buried layer. The area of the buried layer can be reduced as compared with the preceding Schottky barrier diode. That is, since the resistance component is suppressed, the forward voltage Vf is smaller than that of the preceding Schottky barrier diode.
また、第一埋込層がガードリング層と接触していないため、第一電極と同電位となる第二導電型の半導体層の面積が縮小されるので、電極間の電気容量を小さくすることができる。
更に、逆バイアス印加時に第一電極と同電位となるガードリング層及び第二埋込層と、第一導電型半導体層との境界部分から空乏層が広がり、第一埋込層と第一導電型半導体層との境界部分に形成された空乏層と接触することで、ガードリング層の内側が空乏層で満たされるので、逆バイアス印加によるキャリアの移動を空乏層で阻止することができる。すなわち、リーク電流を抑えることができる。
In addition, since the first buried layer is not in contact with the guard ring layer, the area of the second conductivity type semiconductor layer having the same potential as the first electrode is reduced, so that the capacitance between the electrodes is reduced. Can do.
Furthermore, a depletion layer extends from the boundary portion between the guard ring layer and the second buried layer, which have the same potential as the first electrode when a reverse bias is applied, and the first conductive semiconductor layer, and the first buried layer and the first conductive layer Since the inner side of the guard ring layer is filled with the depletion layer by making contact with the depletion layer formed at the boundary portion with the type semiconductor layer, the carrier movement due to reverse bias application can be prevented by the depletion layer. That is, the leakage current can be suppressed.
ここで、前記第一埋込層は、複数の島状部材から成り、前記第二埋込層は、環状に形成されているとしてもよいし、各島状部材は、長尺状であって、その長手方向に直交する方向に実質的に等間隔に並んでいるとしてもよい。
この構成により、埋込層の面積を更に縮小することができる。
また、前記第一導電型半導体層は、不純物が高濃度のサブストレートと不純物が低濃度のエピタキシャル層から成り、前記ガードリング層、前記第一埋込層及び前記第二埋込層は不純物が高濃度の第二導電型半導体であって、エピタキシャル層内部に形成されているとしてもよい。
Here, the first embedded layer may be formed of a plurality of island-shaped members, and the second embedded layer may be formed in an annular shape, and each island-shaped member has a long shape. These may be arranged at substantially equal intervals in a direction orthogonal to the longitudinal direction.
With this configuration, the area of the buried layer can be further reduced.
The first conductivity type semiconductor layer includes a substrate having a high impurity concentration and an epitaxial layer having a low impurity concentration. The guard ring layer, the first buried layer, and the second buried layer have impurities. It may be a high-concentration second conductivity type semiconductor, and may be formed inside the epitaxial layer.
この構成により、不純物が低濃度のエピタキシャル層の+イオンによる空乏層の広がり幅を大きくすることができる。 With this configuration, the spread width of the depletion layer due to the + ions of the epitaxial layer having a low impurity concentration can be increased.
以下、本発明の一実施形態について、図面を用いて説明する。
なお、各図面において同一部分を示す場合は、共通の番号を付している。
<構造>
図1は、本発明に係るショットキバリアダイオードをアノード電極側から見た平面図であり、図2は、図1に示すX−X’線に沿ってショットキバリアダイオードを垂直に切断した場合の断面斜視図である。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
In addition, when showing the same part in each drawing, the common number is attached | subjected.
<Structure>
FIG. 1 is a plan view of a Schottky barrier diode according to the present invention as viewed from the anode electrode side, and FIG. 2 is a cross-section when the Schottky barrier diode is cut vertically along the line XX ′ shown in FIG. It is a perspective view.
図1及び図2に示すショットキバリアダイオード1は、カソード電極15、n+サブストレート10、nエピタキシャル層11、ガードリング層12、埋込層13a、埋込層13b及びアノード電極14で構成される。
n+サブストレート10は、ドナーが高濃度のn型Si(シリコン)であり、nエピタキシャル層11は、n+サブストレート10上に成長析出されたドナーが低濃度のn型Si(シリコン)である。
The Schottky
The n +
nエピタキシャル層11内部には、環状のガードリング層12、埋込層13a及び埋込層13bが形成されている。また、nエピタキシャル層11の上表面に、Ti(チタン)及びAg(銀)から成るアノード電極14がショットキ接合され、n+サブストレート10の下面に、Agから成るカソード電極15がオーミック接合されている。
ガードリング層12は、アクセプタが高濃度のp型Siであり、アノード電極14とnエピタキシャル層11とのショットキ接合面のうち電流密度が高くなりやすいコーナー部分の保護、及び逆方向特性の劣化抑制を目的として環状に形成される。また、ガードリング層12は、アノード電極14と接しているため、アノード電極14と同電位である。
In the n
The
埋込層13a及び埋込層13bは、アクセプタが高濃度のp型Siであり、その平面形状は、図1において点線で表している。
図3は、図1において点線で描いた埋込層13a及び埋込層13bの平面形状を明確に表した図である。
図3に示すように埋込層13aは環状に形成されている。キャリアは、この環状の内側を層に対して垂直方向に移動する。また、図2に示すように埋込層13aは、アノード電極14とは接していないが、ガードリング層12と接しているためアノード電極14と同電位である。
The buried
FIG. 3 is a diagram clearly showing the planar shapes of the buried
As shown in FIG. 3, the buried
埋込層13bは、図3に示すように複数の島状部材から成り、埋込層13aの環の内側に形成されている。埋込層13bの各島状部材は、長尺形状であり、その長手方向に直交する方向に概略等間隔に並んでいる。
また、埋込層13bは、ガードリング層12及びアノード電極14と接していないので、アノード電極14と同電位ではない。
As shown in FIG. 3, the buried
Further, since the buried
埋込層13aと埋込層13bの間隔は、逆バイアス印加時にPN接合部分から広がる空乏層の広がり幅、ショットキバリアダイオード1の耐圧構造及びコンダクタンスに応じて決定される。
<逆バイアス印加時の作用>
ここで、逆バイアス印加時にショットキバリアダイオード1のPN接合部分に形成される空乏層の広がりについて詳しく説明する。
The interval between the buried
<Operation when reverse bias is applied>
Here, the spread of the depletion layer formed in the PN junction portion of the
図4は、逆バイアス印加時にショットキバリアダイオード1のnエピタキシャル層11に広がった+イオンの空乏層111を説明するための図である。
図示していないが、ガードリング層12及び埋込層13a内部においても同様に−イオンの空乏層が広がっている。
空乏層は、電気的中性の条件から、不純物が高濃度のガードリング層12及び埋込層13aより不純物が低濃度のnエピタキシャル層11の方が広がりやすく、逆バイアスの高まりに応じて空乏層111は更に広がりが増すことになる。
FIG. 4 is a diagram for explaining a
Although not shown in the drawing, a depletion layer of − ions also spreads similarly in the
As for the depletion layer, the
やがて、広がった空乏層111は、埋込層13bとnエピタキシャル層11の境界部分に形成される空乏層と連続し、図5に示すように、埋込層13aの内側のnエピタキシャル層11は空乏層111で埋め尽くされる。これにより、逆バイアス印加時のキャリアの移動を阻止することができる。すなわち、逆方向のリーク電流を抑えることができる。
<先行技術との対比>
ここで、本発明に係るショットキバリアダイオード1の特徴である、埋込層13a及び埋込層13bの平面形状の比較対象として、従来技術として挙げた特許公開公報(平11−330498号)に開示されている先行ショットキバリアダイオードの埋込層の平面形状を説明する。
Eventually, the
<Contrast with prior art>
Here, as a comparison object of the planar shapes of the buried
図17は、先行ショットキバリアダイオードの埋込層の平面形状を示す図である。
同図に示すように、先行ショットキバリアダイオードの埋込層100は、本発明のショットキバリアダイオード1の埋込層13a及び埋込層13bのように分離されておらず一体となっており、埋込層100全体が、アノード電極と同電位となる構造になっている。
一方、本発明のショットキバリアダイオード1は、埋込層13bは、埋込層13a及びガードリング層12と完全に分離されて形成されているので、先行ショットキバリアダイオードの埋込層100より、層面積を小さくすることができる。すなわち、抵抗成分が抑えられるので、先行ショットキバリアダイオードより順方向電圧Vfを小さくすることができる。
FIG. 17 is a diagram showing the planar shape of the buried layer of the preceding Schottky barrier diode.
As shown in the figure, the buried
On the other hand, in the
また、アノード電極14と同電位となるのはガードリング層12及びガードリング層12と接している埋込層13aのみであるので、nエピタキシャル層11内部におけるPN接合面積は先行ショットキバリアダイオードより縮小することができる。すなわち、PN接合部分に形成される空乏層が縮小されるので電極間の電気容量が小さくなる。
<ショットキバリアダイオードの製造方法>
次に、上述したショットキバリアダイオード1の製造方法について説明する。
Further, since only the
<Manufacturing method of Schottky barrier diode>
Next, a method for manufacturing the
図6〜図12は、ショットキバリアダイオード1の製造工程を順に説明するための、各製造工程におけるショットキバリアダイオード1の一部断面図である。
まず、図6に示すように、nエピタキシャル層11上に熱酸化によりシリコン酸化膜20を形成し、その上にレジスト21を塗布し、フォトリソグラフィ技術によってレジスト21をパターンニングする。その後、シリコン酸化膜20をフッ酸を用いてエッチングし、開口部22を形成する。
6 to 12 are partial cross-sectional views of the
First, as shown in FIG. 6, a
開口部22の形成後レジスト21を除去し、形成された開口部22にガードリング層12を形成するための不純物としてホウ素イオン23を注入する(図7)。
注入されたホウ素イオン23の活性化、及びガードリング層12としての機能を果たす深さまでホウ素イオン23を拡散させるために、20分間1150℃の熱処理を行なう。こうして、ガードリング層12が形成される(図8)。
After the
In order to activate the implanted
続いて、再びレジスト25をシリコン酸化膜20上に塗布し、フォトリソグラフィ技術によってレジスト25をパターンニングする(図9)。
そして、埋込層13a及び埋込層13bを形成するホウ素イオン27を注入する(図10)。このときのホウ素イオンの注入条件は、加速電圧1250keV、ドーズ量1×10^17cm^2である。
Subsequently, a resist 25 is applied again on the
Then,
その後、レジスト25を除去し、注入されたホウ素イオン27を活性化させるために、30分間、900℃の熱処理を行う(図11)。
埋込層13a及び埋込層13bを同時に形成することで、埋込層13aと埋込層13bとの間隔の精度を高めることができる。
最後に、TiとAgをnエピタキシャル層11上に蒸着させ、アノード電極14を形成し、n+サブストレート10の裏面にAgを蒸着させてカソード電極15を形成する(図12)。
<補足>
以上、本発明の一実施形態であるショットキバリアダイオードとその製造方法について説明したが、本発明の思想に逸脱しない限り適宜変更可能である。すなわち、
(1)本実施形態において、ショットキバリアダイオード1は埋込層13aと埋込層13bを両方有しているものとして説明したが、本発明は、埋込層13aを形成せずに、埋込層13bのみを有するものであってもよい。
(2)本実施の形態では、ショットキバリアダイオード1を構成する半導体としてSiを用いたが、SiCやGaAs等の化合物半導体を用いてもよい。また、n+サブストレートの代わりに、p+サブストレートを用いてもよく、この場合、ガードリング層及び埋込層は、不純物濃度が濃いn型の半導体を用いればよい。
(3)本実施の形態では、ショットキ接合したアノード電極14として、Ti及びAgを用いていたが、1種類の金属であってもよい。Ti及びAg以外に好適な金属として、V(バナジウム)、Mo(モリブデン)、Li(リチウム)、Pb(鉛)、Ni(ニッケル)、Al(アルミニウム)等がある。また、オーミック接合したカソード電極15として、Agを用いていたが、サブストレートとオーミック接合可能な材料であればどのようなものであってもよい。
(4)本発明は、本実施の形態で説明した図3に示す埋込層13bの形状に限定されたものではなく、例えば、図13〜図16にそれぞれ示した形状のものであってもよい。
Thereafter, the resist 25 is removed, and a heat treatment at 900 ° C. is performed for 30 minutes in order to activate the implanted boron ions 27 (FIG. 11).
By forming the buried
Finally, Ti and Ag are vapor-deposited on the
<Supplement>
The Schottky barrier diode and the manufacturing method thereof according to an embodiment of the present invention have been described above, but can be changed as appropriate without departing from the spirit of the present invention. That is,
(1) In the present embodiment, the
(2) In the present embodiment, Si is used as the semiconductor constituting the
(3) In this embodiment, Ti and Ag are used as the Schottky bonded
(4) The present invention is not limited to the shape of the buried
図13に示す埋込層131は、図3に示す埋込層13bの各島状部材のうち、中央に位置する島状部材と、両端に位置する島状部材の3つを等間隔に5分割され、残りの2つについても2分割されている。
図14に示す埋込層132は、図3に示す埋込層13bの各島状部材のうち、中央に位置する島状部材と、両端に位置する島状部材の3つを等間隔に5分割され、残りの2つについてはそのままである。
The buried
The buried
図15に示す埋込層133は、中央に位置する1つ四角形状部材を2重に取り囲む2つの環状部材とから成る。
図16に示す埋込層134は、渦巻き形状となっている。渦巻き方向は、図に示すように右巻きの他、左巻きであってもよいし、複数の渦巻きを組み合わせたものであってもよい。
(5)本発明に係るショットキバリアダイオードの製造方法において、ガードリング層及び埋込層は、イオン注入方法で形成したが、固相拡散方法を用いて形成してもよい。
The embedded
The embedded
(5) In the Schottky barrier diode manufacturing method according to the present invention, the guard ring layer and the buried layer are formed by the ion implantation method, but may be formed by a solid phase diffusion method.
逆方向のリーク電流を抑えつつ、順方向電圧Vf及び電気容量を小さくすることを実現した本発明に係るショットキバリアダイオードは、省電力化及び高速化が求められている電子製品の整流素子部品として大変有用である。 The Schottky barrier diode according to the present invention, which realizes a reduction in the forward voltage Vf and the electric capacity while suppressing the reverse leakage current, is a rectifying element component of an electronic product for which power saving and high speed are required. It is very useful.
1 ショットキバリアダイオード
10 n+サブストレート
11 nエピタキシャル層
12 ガードリング層
13a、13b、100、131〜134 埋込層
14 アノード電極
15 カソード電極
DESCRIPTION OF
Claims (6)
第一導電型半導体層とキャリアが異なる第二導電型の第一埋込層が、第一電極に接触することなく第一導電型半導体層内部に埋め込み形成され、第二導電型の第二埋込層が、第一電極及び第一埋込層に接触することなく、第一埋込層を取り囲むように第一導電型半導体層内部に埋め込み形成され、第二導電型のガードリング層が、第一電極及び第二埋込層と接触し、且つ第二埋込層を取り囲むように第一導電型半導体層内部に形成されている
ことを特徴とするショットキバリアダイオード。 In the Schottky barrier diode in which the first electrode, which is a metal layer, is Schottky joined to the surface of the first conductivity type semiconductor layer, and the second electrode is ohmic joined to the back surface of the first conductivity type semiconductor layer.
A second conductivity type first buried layer having a carrier different from that of the first conductivity type semiconductor layer is embedded in the first conductivity type semiconductor layer without contacting the first electrode, and the second conductivity type second buried layer is formed. The embedded layer is embedded in the first conductive type semiconductor layer so as to surround the first embedded layer without contacting the first electrode and the first embedded layer, and the second conductive type guard ring layer is formed A Schottky barrier diode formed in the first conductivity type semiconductor layer so as to be in contact with the first electrode and the second buried layer and to surround the second buried layer.
第一導電型半導体層とキャリアが異なる第二導電型のガードリング層を、第一導電型半導体層の表面に一部を露呈させて、第一導電型半導体層内に環状に形成するガードリング層形成工程と、
第二導電型の埋込層を、ガードリング層に接触することなく、ガードリング層の内側の第一導電型半導体層内に埋め込み形成する埋込層形成工程と、
前記ガードリング層の露呈部分と接するように前記第一電極を形成する第一電極形成工程とを含み、前記埋込層形成工程において、前記埋込層と共に、第二導電型の第二埋込層を、前記ガードリング層の環状と接触させて、埋込層を取り囲むように形成する工程を含むことを特徴とショットキバリアダイオードの製造方法。 In the manufacturing method of the Schottky barrier diode in which the first electrode which is a metal layer is Schottky joined to the surface of the first conductivity type semiconductor layer, and the second electrode is ohmic joined to the back surface of the first conductivity type semiconductor layer.
A guard ring in which a second conductivity type guard ring layer having a carrier different from that of the first conductivity type semiconductor layer is formed in a ring shape in the first conductivity type semiconductor layer by partially exposing the surface of the first conductivity type semiconductor layer. A layer forming step;
An embedded layer forming step of forming an embedded layer of the second conductivity type in the first conductivity type semiconductor layer inside the guard ring layer without contacting the guard ring layer;
A first electrode forming step of forming the first electrode so as to be in contact with an exposed portion of the guard ring layer, and in the buried layer forming step, the second buried type of the second conductivity type together with the buried layer. And a method of manufacturing a Schottky barrier diode, comprising: forming a layer in contact with the ring of the guard ring layer so as to surround the buried layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004153732A JP4383250B2 (en) | 2003-07-04 | 2004-05-24 | Schottky barrier diode and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003191953 | 2003-07-04 | ||
JP2004153732A JP4383250B2 (en) | 2003-07-04 | 2004-05-24 | Schottky barrier diode and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005045212A JP2005045212A (en) | 2005-02-17 |
JP4383250B2 true JP4383250B2 (en) | 2009-12-16 |
Family
ID=34277177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004153732A Expired - Fee Related JP4383250B2 (en) | 2003-07-04 | 2004-05-24 | Schottky barrier diode and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4383250B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8432012B2 (en) * | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
DE102016013542A1 (en) * | 2016-11-14 | 2018-05-17 | 3 - 5 Power Electronics GmbH | Stacked Schottky diode |
CN108538925B (en) * | 2018-06-15 | 2024-05-14 | 深圳基本半导体有限公司 | A silicon carbide junction barrier Schottky diode |
-
2004
- 2004-05-24 JP JP2004153732A patent/JP4383250B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005045212A (en) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
JP4314277B2 (en) | SiC Schottky barrier semiconductor device | |
US7588958B2 (en) | Schottky barrier diode and manufacturing method thereof | |
US7276771B2 (en) | Diode and method for manufacturing the same | |
JP4610207B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2019165206A (en) | Insulated gate semiconductor device and method for manufacturing the same | |
JP4282972B2 (en) | High voltage diode | |
JP2009141062A (en) | Semiconductor device and manufacturing method thereof | |
JP2014060376A (en) | Schottky barrier diode and manufacturing method of the same | |
JP2019050406A (en) | Semiconductor device | |
CN107579121B (en) | Schottky barrier diode and method of making the same | |
CN103872147B (en) | Schottky-barrier diode and its manufacture method | |
CN103904131A (en) | Schottky barrier diode and method of manufacturing the same | |
JPWO2017187856A1 (en) | Semiconductor device | |
JP5377548B2 (en) | Semiconductor rectifier | |
JP2008251925A (en) | diode | |
JP4383250B2 (en) | Schottky barrier diode and manufacturing method thereof | |
JP2007235064A (en) | Schottky barrier semiconductor device, and method of manufacturing same | |
JP5090043B2 (en) | diode | |
JP2008235588A (en) | Schottky barrier diode | |
JP4322183B2 (en) | Schottky barrier diode | |
JP2023046669A (en) | Semiconductor device and manufacturing method thereof | |
JP2022053300A (en) | Semiconductor device | |
JP2013165284A (en) | Semiconductor device manufacturing method | |
JP2012182236A (en) | Schottky barrier semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090918 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |