JP4378530B2 - 直流電源制御装置 - Google Patents
直流電源制御装置 Download PDFInfo
- Publication number
- JP4378530B2 JP4378530B2 JP2005132290A JP2005132290A JP4378530B2 JP 4378530 B2 JP4378530 B2 JP 4378530B2 JP 2005132290 A JP2005132290 A JP 2005132290A JP 2005132290 A JP2005132290 A JP 2005132290A JP 4378530 B2 JP4378530 B2 JP 4378530B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- voltage
- output voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、簡単な回路構成で、負荷変動や入力変動およびノイズに強い直流電源制御装置に関するものである。
近年、待機モードを有する電子機器が増えている。これらの電子機器は、通常モードから待機モードに移行する時あるいはその逆の動作時に、負荷電流が急変し、これによって出力電圧が変動し、機器の誤動作を招くおそれがある。このため、負荷変動に強いスイッチング電源が要求されている。これを解決するための従来の技術には、 次に示す特許文献１〜３にあるように、ヒステリシスコンパレータを用いて負荷変動に対する応答を改善するものがある。
米国特許第6、147、478
特開2004−208440
特開2004−64994
前記文献の回路は、次の(1)〜(5)に示す欠点を持っている。
(1)、発振周波数（スイッチング周波数）が入力電源電圧に強く依存するので広い入力電圧に対応できない（前記特許文献１および前記特許文献２）。
(2)、スイッチング周波数を高周波化し、かつ、負荷変動に対する応答をよくするためにはヒステリシスコンパレータのヒステリシスの幅を小さくする必要があり、このため、ノイズに敏感となって回路設計が容易ではない（前記特許文献１および前記特許文献２）。
(3)、負荷電流のフィードフォワードや入力電圧のフィードフォワードがないので負荷変動に対する過渡応答がよくない（前記特許文献３）。
(4)、負荷電流が増加すると出力電圧が上昇するという特性を示し、直流レギュレーションがよくない（前記特許文献３）。
(1)、発振周波数（スイッチング周波数）が入力電源電圧に強く依存するので広い入力電圧に対応できない（前記特許文献１および前記特許文献２）。
(2)、スイッチング周波数を高周波化し、かつ、負荷変動に対する応答をよくするためにはヒステリシスコンパレータのヒステリシスの幅を小さくする必要があり、このため、ノイズに敏感となって回路設計が容易ではない（前記特許文献１および前記特許文献２）。
(3)、負荷電流のフィードフォワードや入力電圧のフィードフォワードがないので負荷変動に対する過渡応答がよくない（前記特許文献３）。
(4)、負荷電流が増加すると出力電圧が上昇するという特性を示し、直流レギュレーションがよくない（前記特許文献３）。
本発明は、前記した課題を解決するためになされた直流電源制御装置であり、その特徴は、次の(1)〜(4)とおりである。
(1)、スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の入力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置。
(2)、スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の出力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置。
(3)、スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、入力電圧を検出する入力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力と前記入力電圧検出手段とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の入力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置。
(4)、スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、入力電圧を検出する入力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力と前記入力電圧検出手段とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の出力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置。
(1)、スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の入力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置。
(2)、スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の出力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置。
(3)、スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、入力電圧を検出する入力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力と前記入力電圧検出手段とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の入力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置。
(4)、スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、入力電圧を検出する入力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力と前記入力電圧検出手段とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の出力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置。
本発明は上記した各手段により、次に示す効果を得ることが可能となる。
三角波を生成する回路である前記積分手段（以下三角波生成回路とも言う）の入力に、スイッチング手段の出力やインダクタンスの電圧を使用せず、比較器の出力を使用しているので、スイッチング周波数が入力電圧の影響を受けにくくなる。この点は前記特許文献３と同様であるが、前記特許文献３との相違点は、三角波電圧に出力電圧成分を含むように構成し、これによって、出力電圧からのフィードバックを二重にかけ、帰還の効果を増加し、出力電圧の過渡変動や定常偏差を小さく抑えることを可能としたこと、および、三角波電圧と出力電圧を加算する際に直流カット回路を採用せず、キャパシタンスと抵抗の並列回路による結合回路を採用し、直流成分と交流成分の両方を含んだ電圧を用いることで、直流レギュレーションの改善を達成していること、さらに、位相補償回路を付加することで、出力電圧の過渡応答の改善を図っていることの３点である。また、本発明の回路は、比較手段のヒステリシス幅を大きくとることができ、ノイズに強い直流電源制御装置となる。
即ち本発明の直流電源制御装置は、上記の簡単な回路構成と信号処理により、負荷変動や入力電圧変動およびノイズに強いスイッチング直流電源の直流電源制御装置を実現したものである。
三角波を生成する回路である前記積分手段（以下三角波生成回路とも言う）の入力に、スイッチング手段の出力やインダクタンスの電圧を使用せず、比較器の出力を使用しているので、スイッチング周波数が入力電圧の影響を受けにくくなる。この点は前記特許文献３と同様であるが、前記特許文献３との相違点は、三角波電圧に出力電圧成分を含むように構成し、これによって、出力電圧からのフィードバックを二重にかけ、帰還の効果を増加し、出力電圧の過渡変動や定常偏差を小さく抑えることを可能としたこと、および、三角波電圧と出力電圧を加算する際に直流カット回路を採用せず、キャパシタンスと抵抗の並列回路による結合回路を採用し、直流成分と交流成分の両方を含んだ電圧を用いることで、直流レギュレーションの改善を達成していること、さらに、位相補償回路を付加することで、出力電圧の過渡応答の改善を図っていることの３点である。また、本発明の回路は、比較手段のヒステリシス幅を大きくとることができ、ノイズに強い直流電源制御装置となる。
即ち本発明の直流電源制御装置は、上記の簡単な回路構成と信号処理により、負荷変動や入力電圧変動およびノイズに強いスイッチング直流電源の直流電源制御装置を実現したものである。
本発明の実施上好ましい構成は、
スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の入力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置である。
本発明において、対象とする前提条件の「スイッチング制御により出力電圧を調整する直流電源装置」とは、一般に広く用いられている公知の各種直流電源装置であり、実施例にその一例を紹介する。
スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の入力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置である。
本発明において、対象とする前提条件の「スイッチング制御により出力電圧を調整する直流電源装置」とは、一般に広く用いられている公知の各種直流電源装置であり、実施例にその一例を紹介する。
図１は、本発明の直流電源制御装置の第１の実施例である。
まず、回路構成について説明する。図１において、端子３、４に直流電源１が接続される。抵抗１８、１９による分圧回路により出力電圧を検出する。端子５、６に負荷２が接続される。駆動回路１１はスイッチ素子７、８を駆動する。比較器１２、基準電圧１３、抵抗１４および抵抗１５はヒステリシス電圧生成回路である。抵抗２４およびキャパシタンス２５は位相補償回路であり、抵抗１６、２０は第一の加算回路である。この出力はキャパシタンス１７によって積分される。この積分回路の結合手段である抵抗２２とキャパシタンス２３によって比較器の第二の入力に接続される。出力電圧検出回路の出力は抵抗２１によって比較器の第二の入力に接続される。
まず、回路構成について説明する。図１において、端子３、４に直流電源１が接続される。抵抗１８、１９による分圧回路により出力電圧を検出する。端子５、６に負荷２が接続される。駆動回路１１はスイッチ素子７、８を駆動する。比較器１２、基準電圧１３、抵抗１４および抵抗１５はヒステリシス電圧生成回路である。抵抗２４およびキャパシタンス２５は位相補償回路であり、抵抗１６、２０は第一の加算回路である。この出力はキャパシタンス１７によって積分される。この積分回路の結合手段である抵抗２２とキャパシタンス２３によって比較器の第二の入力に接続される。出力電圧検出回路の出力は抵抗２１によって比較器の第二の入力に接続される。
次に、この回路の動作を波形図２を参照して説明する。
図２において各電圧は負側出力端子を基準とする。
図２において各電圧は負側出力端子を基準とする。
コンパレータの出力電圧が高レベルのとき、コンパレータの反転入力端子電圧は上昇する。この電圧がコンパレータの非反転入力端子の高レベルしきい値に達するとコンパレータの出力は低レベルとなる。コンパレータの出力電圧が低レベルになると、コンパレータの反転入力端子電圧は下降する。この電圧がコンパレータの非反転入力端子の低レベルしきい値に達するとコンパレータの出力は再び高レベル反転する。このようにしてスイッチ駆動信号を生成する。
この際、出力電圧を第三の抵抗２１を介してコンパレータの比較器の第二の入力である反転入力端子に入力することで帰還回路が構成され、出力電圧を安定化することが可能となる。また、結合回路に用いられる第二の抵抗２２を調整することで、出力電圧の定常偏差を小さくすることが可能となる。この様子を図８に示している。図８は図１に示す回路において、抵抗２２の値を変えて測定したもので、抵抗値を調整することで、直流レギュレーションが改善されることが確認できる。
さらに、三角波生成回路のキャパシタの充電電流に抵抗２０、２４およびキャパシタンス２５で構成されたフィードバック回路を介して出力電圧を帰還することにより、より安定化された出力電圧を得ることができる。このとき、抵抗２４およびキャパシタ２５からなる回路は位相進み補償回路であり、これにより、出力電圧の過渡応答の行き過ぎ量を低減することが可能となる。この様子を図９および図１０に示している。図９は図１の回路で位相補償素子である抵抗２４およびキャパシタンス２５がない場合で、図１０はある場合である。図９および図１０に示されるように、本発明の効果により、出力電圧の振動成分のピーク値が減少し、セトリングタイムも短くなっていることが分かる。
このように、出力電圧からの直接の帰還と、出力電圧成分を含んだ三角波電圧の出力とからの二重の帰還により、より安定な出力電圧を供給することができるので、比較器のヒステリシス電圧幅を大きく設定することが可能となり、ノイズに強い直流電源制御装置となる。
さらに、三角波生成回路のキャパシタの充電電流に抵抗２０、２４およびキャパシタンス２５で構成されたフィードバック回路を介して出力電圧を帰還することにより、より安定化された出力電圧を得ることができる。このとき、抵抗２４およびキャパシタ２５からなる回路は位相進み補償回路であり、これにより、出力電圧の過渡応答の行き過ぎ量を低減することが可能となる。この様子を図９および図１０に示している。図９は図１の回路で位相補償素子である抵抗２４およびキャパシタンス２５がない場合で、図１０はある場合である。図９および図１０に示されるように、本発明の効果により、出力電圧の振動成分のピーク値が減少し、セトリングタイムも短くなっていることが分かる。
このように、出力電圧からの直接の帰還と、出力電圧成分を含んだ三角波電圧の出力とからの二重の帰還により、より安定な出力電圧を供給することができるので、比較器のヒステリシス電圧幅を大きく設定することが可能となり、ノイズに強い直流電源制御装置となる。
図３は、本発明の直流電源制御装置の第２の実施例である。
位相補償回路の出力を結合回路の出力に接続した場合で、第一の実施例と同等の効果が得られる。
位相補償回路の出力を結合回路の出力に接続した場合で、第一の実施例と同等の効果が得られる。
図４は、本発明の直流電源制御装置の第３の実施例である。
前記実施例１に入力電圧を検出抵抗２６、２７と帰還抵抗２８によるフィードフォワード補償回路を施したもので、これにより、入力電圧変動の出力電圧への影響を低減することが可能となる。
前記実施例１に入力電圧を検出抵抗２６、２７と帰還抵抗２８によるフィードフォワード補償回路を施したもので、これにより、入力電圧変動の出力電圧への影響を低減することが可能となる。
図５は、本発明の直流電源制御装置の第４の実施例である。
前記実施例１の電力変換部に昇圧形コンバータを適用した例で、入力電圧を昇圧する回路となる。実施例１と同様に、出力電圧からの直接の帰還と、出力電圧成分を含んだ三角波電圧の出力とからの二重の帰還により、より安定な出力電圧を供給することができるので、比較器のヒステリシス電圧幅を大きく設定することが可能となり、ノイズに強い直流電源制御装置である。
前記実施例１の電力変換部に昇圧形コンバータを適用した例で、入力電圧を昇圧する回路となる。実施例１と同様に、出力電圧からの直接の帰還と、出力電圧成分を含んだ三角波電圧の出力とからの二重の帰還により、より安定な出力電圧を供給することができるので、比較器のヒステリシス電圧幅を大きく設定することが可能となり、ノイズに強い直流電源制御装置である。
図６は、本発明の直流電源制御装置の第５の実施例である。
前記実施例１の電力変換部にフライバックコンバータを適用した例で、入力電圧を昇降圧する回路となる。実施例１と同様に、出力電圧からの直接の帰還と、出力電圧成分を含んだ三角波電圧の出力とからの二重の帰還により、より安定な出力電圧を供給することができるので、比較器のヒステリシス電圧幅を大きく設定することが可能となり、ノイズに強い直流電源制御装置となる。
前記実施例１の電力変換部にフライバックコンバータを適用した例で、入力電圧を昇降圧する回路となる。実施例１と同様に、出力電圧からの直接の帰還と、出力電圧成分を含んだ三角波電圧の出力とからの二重の帰還により、より安定な出力電圧を供給することができるので、比較器のヒステリシス電圧幅を大きく設定することが可能となり、ノイズに強い直流電源制御装置となる。
図７は、本発明の直流電源制御装置の第６の実施例である。
前記実施例１の電力変換部に絶縁型降圧形コンバータを適用した例で、入力電圧を昇降圧する回路となる。実施例１と同様に、出力電圧からの直接の帰還と、出力電圧成分を含んだ三角波電圧の出力とからの二重の帰還により、より安定な出力電圧を供給することができるので、比較器のヒステリシス電圧幅を大きく設定することが可能となり、ノイズに強い直流電源制御装置となる。
前記実施例１の電力変換部に絶縁型降圧形コンバータを適用した例で、入力電圧を昇降圧する回路となる。実施例１と同様に、出力電圧からの直接の帰還と、出力電圧成分を含んだ三角波電圧の出力とからの二重の帰還により、より安定な出力電圧を供給することができるので、比較器のヒステリシス電圧幅を大きく設定することが可能となり、ノイズに強い直流電源制御装置となる。
電力変換部には、この他、Cuk回路、Zeta回路、SEPIC回路あるいはそれらの絶縁回路等、スイッチング制御されたDC-DCコンバータであればすべて使用可能である。それらの構成においても、実施例１と同様に、出力電圧からの直接の帰還と、出力電圧成分を含んだ三角波電圧の出力とからの二重の帰還により、より安定な出力電圧を供給することができるので、比較器のヒステリシス電圧幅を大きく設定することが可能となり、ノイズに強い直流電源制御装置となる。
本発明の直流電源制御装置は、前記したように、簡単な回路構成で安定化された電圧を供給する直流電源制御装置であり、このためスイッチング電源を利用した電子機器などに活用されるなど産業上広く利用されるものである。
１…入力電源 ２…負荷
３、４…入力端子 ５、６…出力端子
７、８…スイッチ素子 ９…フィルタインダクタ
１０…フィルタキャパシタ １１…駆動回路
１２…比較器 １３…基準電圧
１４、１５、１６…抵抗 １７…キャパシタ
１８、１９、２０…抵抗 ２１、２２…抵抗
２３…キャパシタ ２４…抵抗
２５…キャパシタ ２６、２７、２８…抵抗
３、４…入力端子 ５、６…出力端子
７、８…スイッチ素子 ９…フィルタインダクタ
１０…フィルタキャパシタ １１…駆動回路
１２…比較器 １３…基準電圧
１４、１５、１６…抵抗 １７…キャパシタ
１８、１９、２０…抵抗 ２１、２２…抵抗
２３…キャパシタ ２４…抵抗
２５…キャパシタ ２６、２７、２８…抵抗
Claims (4)
- スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の入力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置。
- スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の出力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置。
- スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、入力電圧を検出する入力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力と前記入力電圧検出手段とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の入力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置。
- スイッチング制御により出力電圧を制御する直流電源装置であって、スイッチング手段と、前記スイッチング手段を駆動する駆動手段と、基準電圧を設定する基準電圧設定手段と、出力電圧を検出する出力電圧検出手段と、入力電圧を検出する入力電圧検出手段と、ヒステリシス特性を有する比較手段と、前記出力電圧検出手段の出力と前記比較手段の出力と前記入力電圧検出手段とを加算する加算手段と、前記加算手段の出力を積分する積分手段と、第一の抵抗と第一のキャパシタンスの直列接続からなる位相補償手段と、第二の抵抗と第二のキャパシタンスの並列接続からなる結合手段とを備え、前記基準電圧設定手段の出力を前記比較手段の第一の入力に接続し、前記積分手段の出力を前記結合手段を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を第三の抵抗を介して前記比較手段の第二の入力に接続し、前記出力電圧検出手段の出力を前記位相補償手段を介して前記結合手段の出力に接続し、前記比較手段の出力を前記駆動手段の入力に接続することを特徴とする直流電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005132290A JP4378530B2 (ja) | 2005-04-28 | 2005-04-28 | 直流電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005132290A JP4378530B2 (ja) | 2005-04-28 | 2005-04-28 | 直流電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006311728A JP2006311728A (ja) | 2006-11-09 |
| JP4378530B2 true JP4378530B2 (ja) | 2009-12-09 |
Family
ID=37477914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005132290A Active JP4378530B2 (ja) | 2005-04-28 | 2005-04-28 | 直流電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4378530B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4852722B2 (ja) * | 2007-05-11 | 2012-01-11 | 国立大学法人 大分大学 | 直流電源制御装置 |
| JP5207673B2 (ja) * | 2007-06-27 | 2013-06-12 | キヤノン株式会社 | 電子機器およびスイッチング電源 |
| JP5532640B2 (ja) * | 2009-03-18 | 2014-06-25 | 国立大学法人 大分大学 | ヒステリシス制御装置 |
| CN103346663A (zh) * | 2013-07-16 | 2013-10-09 | 上海电力学院 | 一种Boost变换器的滞环控制方法 |
| CN103546034B (zh) * | 2013-10-30 | 2016-02-03 | 上海电力学院 | 一种复合前馈控制型滞环控制系统 |
| US10498242B2 (en) | 2018-02-07 | 2019-12-03 | Chaoyang Semiconductor Jiangyin Technology Co., Ltd. | Switching regulator stability control circuit and methodology |
-
2005
- 2005-04-28 JP JP2005132290A patent/JP4378530B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006311728A (ja) | 2006-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4107209B2 (ja) | リップルコンバータ | |
| USRE43414E1 (en) | Synthetic ripple regulator | |
| CN105450024B (zh) | 多级放大器 | |
| US7923977B2 (en) | DC-DC converters with transient response control | |
| KR100967474B1 (ko) | 스위칭 레귤레이터 및 이것을 구비한 전자 기기 | |
| TWI481175B (zh) | 開關調節電路 | |
| TWI424299B (zh) | 用於電力裝置之具前饋的電流模式控制 | |
| JP5749483B2 (ja) | ヒステリシス制御型スイッチングレギュレータの制御回路およびそれを利用したヒステリシス制御型スイッチングレギュレータ、電子機器 | |
| JP4440869B2 (ja) | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 | |
| JP2005045993A (ja) | Ｐｗｍスイッチングレギュレータ制御回路 | |
| JP2006006004A (ja) | 昇降圧型ｄｃ−ｄｃコンバータ | |
| CN1879285B (zh) | Dc/dc转换器 | |
| TWI513152B (zh) | 時間信號產生器及時間信號產生方法 | |
| JP2013165537A (ja) | スイッチングレギュレータとその制御方法及び電源装置 | |
| JP2012160048A (ja) | 電源回路とその制御方法及び電子機器 | |
| US7193871B2 (en) | DC-DC converter circuit | |
| KR101108101B1 (ko) | 전원공급장치의 소프트 스타트 회로 | |
| JP5642349B2 (ja) | パルス幅変調回路、パルス幅変調方法及びレギュレータ | |
| JP5869265B2 (ja) | Ｄｃ−ｄｃコンバータ回路の制御回路及びｄｃ−ｄｃコンバータ回路 | |
| JP2007116823A (ja) | Ｄｃ−ｄｃコンバータの制御回路および制御方法 | |
| JP4378530B2 (ja) | 直流電源制御装置 | |
| JP5398422B2 (ja) | スイッチング電源装置 | |
| TWI463768B (zh) | 直流對直流降壓轉換器 | |
| JP5212494B2 (ja) | 複数電圧出力型電源装置 | |
| JP4852722B2 (ja) | 直流電源制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |