JP4369465B2 - 半導体装置の製造方法及び半導体マルチパッケージの製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法及び半導体マルチパッケージの製造方法に係り、より詳しくは、表面実装型の半導体装置の製造方法及び半導体マルチパッケージの製造方法に関する。

近年、半導体集積回路等の半導体素子をパッケージングした半導体装置としての集積回路パッケージでは、小型化および薄型化に対する要求が高まってきており、この要求に答え得る技術として、特許文献１に記載の技術があった。この技術は、半導体素子自体の寸法に極めて近い寸法の集積回路パッケージとして、所謂Ｃ．Ｓ．Ｐ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）を得るものである。

図１０は、上記特許文献１に開示されているＣ．Ｓ．Ｐの構造を示したものであり、同図において、１は半導体素子であり、その表面中央周辺にはパッド２が形成されている。半導体素子１のパッド２が形成された表面の所定の位置にはエッチング等の手法により一部に突出部３Ａを形成した接続リード部３が絶縁性接着材４により貼付され、ワイヤ５によりパッド２と接続される。その後、樹脂６により接続リード部３における突起部３Ａの一部を露出させる形で封止成型を行ない、最後に、露出した接続リード部３の頂部に半田から成る外部電極７を形成する。
特開平８−１２５０６６号公報

しかしながら、上述した特許文献１に開示されているＣ．Ｓ．Ｐでは、接続リード部にエッチング等の手法により突出部を形成する必要があるので、接続リード部の高精度な形成及び微細加工が困難であると共に、接続リード部の形成の自由度が低い、という問題点があった。

本発明は、上記問題点を解消するために成されたものであり、接続リード部の高精度な形成及び微細加工ができると共に、接続リード部の形成の自由度が高い半導体装置の製造方法及び半導体マルチパッケージの製造方法を提供することを目的としている。

上記目的を達成するために請求項１記載の半導体装置の製造方法は、半導体素子搭載領域を備えた凹部と、該凹部に接続されるとともに該凹部を囲むリブ部とからなる半導体素子搭載部を準備する工程と、パッドを備えた半導体素子を前記半導体素子搭載部の前記半導体素子搭載領域に搭載する工程と、外部回路への接続のためのパターンが備えられた枠状のプリント板と前記半導体素子搭載部の前記リブ部とを固定する工程と、前記半導体素子の前記パッドと前記プリント板の前記パターンとをワイヤによって電気的に接続する工程と、前記ワイヤ及び前記ワイヤによる接続部を樹脂によって封止成型する工程と、を備えている。
また、請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、前記プリント板を固定する工程は、該プリント板の前記枠内に前記半導体素子が位置するように前記半導体素子搭載部を前記プリント板に固定する工程であることを特徴としている。
また、請求項３記載の半導体装置の製造方法は、請求項１又は請求項２記載の半導体装置の製造方法において、前記プリント板の露出された前記パターンに半田ボールを固定する工程を更に備えている。
一方、上記目的を達成するために請求項４記載の半導体マルチパッケージの製造方法は、請求項１乃至請求項３の何れか１項に記載の半導体装置の製造方法により製造された半導体装置を複数準備する工程と、前記半導体装置の前記半導体素子搭載部の背面同士を同じ方向に搭載させて固定する工程と、を備えている。
また、上記目的を達成するために請求項５記載の半導体マルチパッケージの製造方法は、請求項１乃至請求項３の何れか１項に記載の半導体装置の製造方法により製造された半導体装置を複数準備する工程と、前記半導体装置の前記半導体素子搭載部の背面同士が対応するように搭載させて固定する工程と、を備えている。

請求項１記載の半導体装置の製造方法によれば、外部回路への接続のためのパターンを平面状としているので、接続リード部に相当するパターンの高精度な形成及び微細加工が可能であると共に、パターンの形成の自由度を高めることができる、という効果が得られる。

以下、図面を参照して、本発明に係る半導体装置及びその製造方法の実施の形態を詳細に説明する。

〔第１実施形態〕
まず、図１及び図２を参照して、本第１実施形態に係る半導体装置の製造工程について説明する。

図１（Ａ）の平面図及び図１（Ｂ）の端面図に示すように、まず、金属等の薄板に対してプレス加工等の手法を用いて、中央部に凹部８Ａを、周辺部にリブ８Ｂを形成した半導体素子搭載部８を製作する。

次に、図１（Ｃ）の端面図に示すように、半導体素子搭載部８に対して、中心が凹部８Ａの中心に略一致するように半導体素子１０を図示しない接着材等により搭載固定する。なお、半導体素子１０の一方の面には、後述するパッド１３（図１（Ｄ）参照）が複数形成されており、半導体素子搭載部８への搭載固定の際には、パッド１３が形成されている面の逆の面を半導体素子搭載部８に固定するようにする。

次に、図１（Ｄ）の平面図及び図１（Ｅ）の端面図に示すように、一方の表面に一端部が矩形状で他端部が円形状のパターン１１がエッチング等の手法により平面状に複数形成されると共に、中央部に寸法が上記半導体素子１０の外周寸法より若干大きくされた貫通孔が設けられたプリント板１２に半導体素子１０を搭載固定した半導体素子搭載部８のリブ８Ｂを、プリント板１２の裏面（パターン１１が形成されている面の反対側の面）に対して、プリント板１２の貫通孔から半導体素子１０の表面（パッド１３が形成されている面）が露出するように図示しない接着材等によって接着固定する。従って、半導体素子１０に設けられたパッド１３は露出された状態となる。なお、パターン１１の数は、半導体素子１０に形成されたパッド１３と同一とされており、この時点では、パッド１３とパターン１１の一端部とが１対１に近接した状態となる。

次に、図２（Ａ）の平面図及び図２（Ｂ）の端面図に示すように、半導体素子１０の表面に形成されたパッド１３とプリント板１２の表面に形成されたパターン１１とをＡｕ等の素材のワイヤ１４を用いて配線接続する。

最後に、図２（Ｃ）の平面図及び図２（Ｄ）の端面図に示すように、半導体素子１０の表面とワイヤ１４及びその配線接続部とを樹脂１５により封止成型すると共に、パターン１１の露出している部分の一部に半田ボール等の電極１６を固定する。

図２（Ｅ）は、以上の工程によって製造した半導体装置８０Ａを、回路基板（ボード）１７上に実装した状態を示したものである。同図に示すように、半導体装置８０Ａを回路基板１７の表面に形成された図示しないパターンに対して電極１６を用いて接続固定することにより半導体装置として機能させる。

以上詳細に説明したように、本第１実施形態に係る半導体装置では、リード部品であるパターン１１を平面状に形成しているので、パターン１１の高精度な形成及び微細加工が可能であると共に、パターン１１の形成の自由度を高めることができる。

〔第２実施形態〕
次に、図３及び図４を参照して、本第２実施形態に係る半導体装置の製造工程について説明する。

図３（Ａ）の平面図に示すように、まず、上記第１実施形態と同様に、金属等の薄板に対してプレス加工等の手法を用いて、中央部に凹部１８Ａを、周辺部にリブ１８Ｂを形成した半導体素子搭載部１８を製作した後、半導体素子搭載部１８に対して、中心が凹部１８Ａの中心に略一致するように半導体素子１９を図示しない接着材等により搭載固定する。なお、半導体素子１９の一方の面には、パッド２２が複数形成されており、半導体素子搭載部１８への搭載固定の際には、パッド２２が形成されている面の逆の面を半導体素子搭載部１８に固定するようにする。

次に、図３（Ｂ）の端面図に示すように、表面及び裏面にスルーホール２０Ａで相互に接続された矩形状のパターン２０がエッチング等の手法により平面状に複数形成され、かつ中央部に寸法が上記凹部１８Ａの外周寸法より若干大きくされた貫通孔が設けられたプリント板２１に対して、プリント板２１の貫通孔に図３（Ｂ）矢印Ａ方向に凹部１８Ａを嵌め込む形で半導体素子搭載部１８を固定する。なお、プリント板２１の片面のパターン２０の数は、半導体素子１９に形成されたパッド２２と同一とされている。

図３（Ｃ）及び図３（Ｄ）は各々、以上の工程によって半導体素子搭載部１８がプリント板２１の貫通孔に対して嵌め込まれて固定された後の状態を示す平面図及び端面図である。同図に示すように、この時点では、半導体素子１９に形成された複数のパッド２２が外部に露出されると共に、パッド２２とパターン２０とが１対１に近接した状態となる。

次に、図４（Ａ）の平面図及び図４（Ｂ）の端面図に示すように、半導体素子１９の表面に形成されたパッド２２とプリント板２１の表面に形成されたパターン２０とをＡｕ等の素材のワイヤ２３を用いて相互に配線接続する。

最後に、図４（Ｃ）の端面図に示すように、半導体素子１９の表面とワイヤ２３及びその配線接続部を樹脂２４により封止成型すると共に、裏面に形成されたパターン２０の一部に半田ボール等の電極２５を固定する。

図４（Ｄ）は、以上の工程によって製造した半導体装置８０Ｂを、回路基板（ボード）２６上に実装した状態を示したものである。同図に示すように、半導体装置８０Ｂを回路基板２６の表面に形成された図示しないパターンに対して電極２５を用いて接続固定することにより半導体装置として機能させる。

以上詳細に説明したように、本第２実施形態に係る半導体装置では、半導体素子搭載部をプリント板の貫通孔に嵌め込む形で固定しているので、上記第１実施形態に比較して、半導体装置をより薄型化することができると共に、製造工程の途中でワイヤトラブル等の不具合が発生した場合においても半導体素子搭載部ごと容易に交換（リワーク）することが可能となる。

〔第３実施形態〕
次に、図５を参照して、本第３実施形態に係る半導体装置の製造工程について説明する。

図５（Ａ）の平面図に示すように、まず、上記各実施形態と同様に、金属等の薄板に対してプレス加工等の手法を用いて、中央部に凹部を、周辺部にリブを形成した半導体素子搭載部２７を製作し、半導体素子搭載部２７に対して、中心が半導体素子搭載部２７の凹部の中心に略一致するように半導体素子２８を図示しない接着材等により搭載固定した後、表面及び裏面にスルーホールで相互に接続されたパターン２９がエッチング等の手法により平面状に複数形成され、かつ中央部に寸法が上記凹部の外周寸法より若干大きくされた貫通孔が設けられたプリント板３０に対して、プリント板３０の貫通孔に凹部を嵌め込む形で半導体素子搭載部２７を固定する。

なお、半導体素子２８の一方の面には、パッド３１が複数形成されており、半導体素子搭載部２７への搭載固定の際には、パッド３１が形成されている面の逆の面を半導体素子搭載部２７に固定するようにする。また、プリント板３０の片面のパターン２９の数は、半導体素子２８に形成されたパッド３１と同一とされている。さらに、パターン２９は、一端部が矩形状で他端部が円形状とされており、後述する電極３５が容易に固定できる形状とされている。

次に、半導体素子２８の表面に形成されたパッド３１とプリント板３０の表面に形成されたパターン２９とをＡｕ等の素材のワイヤ３２を用いて配線接続する。

最後に、図５（Ｂ）の平面図に示すように、半導体素子２８の表面とワイヤ３２及びその配線接続部とを樹脂３３によって封止成型すると共に、プリント板３０の裏面に形成された図示しないパターンの一部に半田ボール等の電極３５を固定する。

図５（Ｃ）は、以上の工程によって製造した半導体装置８０Ｃを、回路基板（ボード）３４上に実装した状態を示したものである。同図に示すように、半導体装置８０Ｃを回路基板３４の表面に形成された図示しないパターンに対して電極３５を用いて接続固定し、更に半導体装置８０Ｃの上方に同様の工程で製造された別の半導体装置８０Ｃ’を積み重ねて実装することにより機能の向上を図る。

以上詳細に説明したように、本第３実施形態に係る半導体装置では、図１０で示した従来の技術では不可能であった積み重ね（スタック）実装が容易に可能となるので、回路基板（ボード）上の実装面積を増加させることなく半導体装置の処理容量を増加させることができる。

なお、本第３実施形態では、半導体装置を２つのみ積み重ねた場合について説明したが、本発明はこれに限定されるものではなく、半導体装置を３つ以上積み重ねる形態としてもよいことは言うまでもない。

〔第４実施形態〕
次に、図６を参照して、本第４実施形態に係る半導体装置の製造工程について説明する。

図６（Ａ）の平面図及び図６（Ｂ）の端面図に示すように、まず、上記各実施形態と同様に、金属等の薄板に対してプレス加工等の手法を用いて、中央部に凹部を、周辺部にリブを形成した半導体素子搭載部３７を製作し、半導体素子搭載部３７に対して、中心が半導体素子搭載部３７の凹部の中心に略一致するように半導体素子３８を図示しない接着材等により搭載固定した後、上記第２実施形態と同様に、表面及び裏面にスルーホール３９Ａで相互に接続された矩形状のパターン３９がエッチング等の手法により平面状に複数形成され、かつ中央部に寸法が上記凹部の外周寸法より若干大きくされた貫通孔が設けられたプリント板４０に対して、プリント板４０の貫通孔に凹部を嵌め込む形で半導体素子搭載部３７を固定する。

なお、半導体素子３８の一方の面には、パッド４１が複数形成されており、半導体素子搭載部３７への搭載固定の際には、パッド４１が形成されている面の逆の面を半導体素子搭載部３７に固定するようにする。また、プリント板４０の片面のパターン３９の数は、半導体素子３８に形成されたパッド４１と同一とされている。

次に、半導体素子３８の表面に形成されたパッド４１とプリント板４０の表面に形成されたパターン３９とをＡｕ等の素材のワイヤ４２を用いて配線接続する。

最後に、図６（Ｃ）の端面図に示すように、半導体素子３８の表面とワイヤ４２及びその配線接続部とを樹脂４３によって封止成型すると共に、プリント板４０の裏面に形成されたパターン３９の一部に半田ボール等の電極４４を固定し、かつ裏面に露出した半導体素子搭載部３７の一部にも同様に複数の半田ボールを固定する。

図６（Ｄ）は、以上の工程によって製造した半導体装置８０Ｄを、回路基板（ボード）４５上に実装した状態を示したものである。同図に示すように、半導体装置８０Ｄを回路基板４５の表面に形成された図示しないパターンに対して電極４４を用いて接続固定することにより半導体装置として機能させる。この接続固定の際に、半導体装置８０Ｄの裏面側に露出した半導体素子搭載部３７の一部に固定した複数の半田ボールも溶融されて回路基板４５表面に予め形成された図示しないパターンに強固に固定される。

以上詳細に説明したように、本第４実施形態に係る半導体装置では、半導体装置が回路基板（ボード）上に、半導体素子搭載部の裏面の半田ボールを用いて強固に固定されるので、半導体装置の回路基板への接続状態を強固なものとすることができると共に、高発熱の半導体素子を搭載した場合であっても良好な放熱特性を得ることができる。

〔第５実施形態〕
次に、図７及び図８を参照して、本第５実施形態に係る半導体装置の製造工程について説明する。

図７（Ａ）の平面図に示すように、まず、上記各実施形態と同様に、金属等の薄板に対してプレス加工等の手法を用いて、中央部に凹部４６Ａを、周辺部にリブ４６Ｂを形成した半導体素子搭載部４６を製作し、半導体素子搭載部４６に対して、中心が半導体素子搭載部４６の凹部４６Ａの中心に略一致するように半導体素子４７を図示しない接着材等により搭載固定する。なお、半導体素子４７の一方の面には、パッド５０が複数形成されており、半導体素子搭載部４６への搭載固定の際には、パッド５０が形成されている面の逆の面を半導体素子搭載部４６に固定するようにする。

次に、図７（Ｂ）の端面図に示すように、表面及び裏面にスルーホール４８Ａで相互に接続された一端部が矩形状で他端部が円形状とされたパターン４８がエッチング等の手法により平面状に複数形成され、かつ中央部に寸法が上記凹部４６Ａの外周寸法より若干大きくされた貫通孔が設けられたプリント板４９に対して、プリント板４９の貫通孔に凹部４６Ａを図７（Ｂ）矢印Ｂ方向に嵌め込む形で半導体素子搭載部４６を固定する。なお、プリント板４９の片面のパターン４８の数は、半導体素子４７に形成されたパッド５０と同一とされている。

次に、図７（Ｃ）の平面図に示すように、半導体素子４７の表面に形成されたパッド５０とプリント板４９の表面に形成されたパターン４８とをＡｕ等の素材のワイヤ５１を用いて相互に配線接続した後、図７（Ｄ）の端面図に示すように、半導体素子４７の表面とワイヤ５１及びその配線接続部とを樹脂５２によって封止成型する。

次に、図８（Ａ）の端面図に示すように、以上の工程によって構成されたもの全体を表裏反転し、プリント板４９の貫通孔に、半導体素子５３を搭載した半導体素子搭載部５４を図８（Ａ）矢印Ｃ方向に移動して、半導体素子搭載部４６との各々の背面が対向するように嵌め込んで固定する。従って、プリント板４９は、２つの半導体素子搭載部４６及び５４を同一の貫通孔に収容できるように、予め厚さ方向の寸法を設定しておく。

次に、図８（Ｂ）の平面図及び図８（Ｃ）の端面図に示すように、半導体素子５３の表面に形成されたパッド５５とプリント板４９に形成されたパターン４８とをＡｕ等の素材のワイヤ５６を用いて配線接続する。

最後に、図８（Ｄ）の端面図に示すように、半導体素子５３の表面とワイヤ５６及びその配線接続部とを樹脂５７によって封止成型すると共に、プリント板４９の一方の面に形成されたパターン４８の一部に半田ボール等の電極５８を固定する。

図８（Ｅ）は、以上の工程によって製造した半導体装置８０Ｅを、回路基板（ボード）５９上に実装した状態を示したものである。同図に示すように、半導体装置８０Ｅを回路基板５９の表面に形成された図示しないパターンに対して電極５８を用いて接続固定することにより半導体装置として機能させる。

以上詳細に説明したように、本第５実施形態に係る半導体装置では、複数の半導体素子を同一の半導体装置に実装する、所謂マルチチップ実装を容易に実現できるので、回路基板（ボード）上の実装面積を増加させることなく半導体装置の処理容量を増加させることができる。

また、本第５実施形態に係る半導体装置では、半導体素子搭載部５４をプリント板４９に固定する際（図８（Ａ）参照）、必要であれば導電性の接着材等を用いて各半導体素子搭載部の裏面を相互に接着することにより、各半導体素子間の電気的導通が可能となると共に、樹脂封止を行なう前に電気特性の確認を実施することによって、不具合の発生した半導体素子を半導体素子搭載部ごと交換（リワーク）することができる。

なお、本第５実施形態では、半導体装置８０Ｅを１つのみ回路基板５９に実装する場合について説明したが、本発明はこれに限定されるものではなく、図９（Ａ）に示すように本第５実施形態に係る半導体装置８０Ｅを複数積層する形態としてもよいし、図９（Ｂ）に示すように本第５実施形態に係る半導体装置８０Ｅと上記第３実施形態に係る半導体装置８０Ｃとを組み合わせて積層する形態としてもよい。この場合、回路基板（ボード）上の実装面積を増加させることなく半導体装置全体の処理容量を、より増加させることができる。

また、上記第２実施形態乃至第５実施形態では、プリント板の表面及び裏面に各々形成したパターンをスルーホールによって接続する場合について説明したが、本発明はこれに限定されるものではなく、例えばバイアホールで接続する形態としてもよい。

また、上記第２実施形態乃至第５実施形態では、プリント板の片面に形成するパターンの数を半導体素子のパッドの数と同一としてパターンとパッドとを１対１で接続した場合について説明したが、本発明はこれに限定されるものではなく、例えばパターンをパッドの数の整数倍形成して、１つのパッドに対して複数のパターンを接続する形態としてもよい。

また、上記各実施形態では、半導体素子を半導体素子搭載部に搭載した後に半導体素子搭載部をプリント板に固定する場合について説明したが、本発明はこれに限定されるものではなく、半導体素子搭載部をプリント板に固定した後に半導体素子を半導体素子搭載部に搭載する形態としてもよい。

また、上記各実施形態では、プリント板に貫通孔を設け、該貫通孔内に半導体素子が位置するように半導体素子搭載部をプリント板に固定した場合について説明したが、本発明はこれに限定されるものではなく、プリント板に貫通孔を設けずに半導体素子搭載部をプリント板に固定する形態としてもよい。

第１実施形態に係る半導体装置の製造工程を示す図であり、（Ａ）は半導体素子搭載部の状態を示す平面図、（Ｂ）はＡ１−Ａ１線の端面図、（Ｃ）は（Ｂ）に対して半導体素子搭載部に半導体素子を搭載した状態を示す端面図、（Ｄ）は半導体素子搭載部をプリント板に固定した状態を示す平面図、（Ｅ）はＡ２−Ａ２線の端面図である。 第１実施形態に係る半導体装置の製造工程の図１の続き及び製造された半導体装置の実装状態を示す図であり、（Ａ）はパッドとパターンとをワイヤで接続した状態を示す平面図、（Ｂ）はＡ３−Ａ３線の端面図、（Ｃ）は半導体素子の表面とワイヤ及びその配線接続部とを樹脂により封止成型した状態を示す平面図、（Ｄ）はＡ４−Ａ４線の端面図、（Ｅ）は製造された半導体装置の回路基板への実装状態を示す端面図である。 第２実施形態に係る半導体装置の製造工程を示す図であり、（Ａ）は半導体素子搭載部に半導体素子を搭載した状態を示す平面図、（Ｂ）は半導体素子搭載部をプリント板に固定する際の状態を示すＡ５−Ａ５線の端面図、（Ｃ）は半導体素子搭載部をプリント板に固定した状態を示す平面図、（Ｄ）はＡ６−Ａ６線の端面図である。 第２実施形態に係る半導体装置の製造工程の図３の続き及び製造された半導体装置の実装状態を示す図であり、（Ａ）はパッドとパターンとをワイヤで接続した状態を示す平面図、（Ｂ）はＡ７−Ａ７線の端面図、（Ｃ）は（Ｂ）に対して半導体素子の表面とワイヤ及びその配線接続部とを樹脂により封止成型した状態を示す端面図、（Ｄ）は製造された半導体装置の回路基板への実装状態を示す端面図である。 第３実施形態に係る半導体装置の製造工程及び製造された半導体装置の実装状態を示す図であり、（Ａ）は半導体素子が搭載された半導体素子搭載部がプリント板に固定されかつパッドとパターンとをワイヤで接続した状態を示す平面図、（Ｂ）は半導体素子の表面とワイヤ及びその配線接続部とを樹脂により封止成型した状態を示す平面図、（Ｃ）は製造された半導体装置の回路基板への実装状態を示すＡ８−Ａ８線に対応する端面図である。 第４実施形態に係る半導体装置の製造工程及び製造された半導体装置の実装状態を示す図であり、（Ａ）は半導体素子が搭載された半導体素子搭載部がプリント板に固定されかつパッドとパターンとをワイヤで接続した状態を示す平面図、（Ｂ）はＡ９−Ａ９線の端面図、（Ｃ）は（Ｂ）に対して半導体素子の表面とワイヤ及びその配線接続部とを樹脂により封止成型した状態を示す端面図、（Ｄ）は製造された半導体装置の回路基板への実装状態を示す端面図である。 第５実施形態に係る半導体装置の製造工程を示す図であり、（Ａ）は半導体素子搭載部に半導体素子を搭載した状態を示す平面図、（Ｂ）は半導体素子搭載部をプリント板に固定する際の状態を示すＡ１０−Ａ１０線の端面図、（Ｃ）は半導体素子が搭載された半導体素子搭載部がプリント板に固定されかつパッドとパターンとをワイヤで接続した状態を示す平面図、（Ｄ）は半導体素子の表面とワイヤ及びその配線接続部とを樹脂により封止成型した状態を示すＡ１１−Ａ１１線の端面図である。 第５実施形態に係る半導体装置の製造工程の図７の続き及び製造された半導体装置の実装状態を示す図であり、（Ａ）は図７（Ｄ）で示したものに対して半導体素子を搭載した別の半導体素子搭載部を追加固定する状態を示した端面図、（Ｂ）は追加固定した半導体素子搭載部の半導体素子に形成されたパッドとプリント板に形成されたパターンとをワイヤで接続した状態を示す平面図、（Ｃ）はＡ１２−Ａ１２線の端面図、（Ｄ）は（Ｃ）に対して追加固定した半導体素子搭載部の半導体素子の表面とワイヤ及びその配線接続部とを樹脂により封止成型した状態を示す端面図、（Ｅ）は製造された半導体装置の回路基板への実装状態を示す端面図である。 本発明に係る半導体装置を複数積層した状態を示す図であり、（Ａ）は第５実施形態に係る半導体装置を複数積層した状態を示す断面図、（Ｂ）は第３実施形態に係る半導体装置及び第５実施形態に係る半導体装置を複数積層した状態を示す断面図である。 従来技術の説明に用いる断面図である。

符号の説明

８、１８、２７、３７、４６、５４ 半導体素子搭載部
１０、１９、２８、３８、４７、５３ 半導体素子
１１、２０、２９、３９、４８ パターン
１２、２１、３０、４０、４９ プリント板
１３、２２、３１、４１、５０、５５ パッド
１４、２３、３２、４２、５１、５６ ワイヤ
１５、２４、３３、４３、５２、５７ 樹脂
１６、２５、３５、４４、５８ 電極
１７、２６、３４、４５、５９ 回路基板

Claims (5)

1. 半導体素子搭載領域を備えた凹部と、該凹部に接続されるとともに該凹部を囲むリブ部とからなる半導体素子搭載部を準備する工程と、
   パッドを備えた半導体素子を前記半導体素子搭載部の前記半導体素子搭載領域に搭載する工程と、
   外部回路への接続のためのパターンが備えられた枠状のプリント板と前記半導体素子搭載部の前記リブ部とを固定する工程と、
   前記半導体素子の前記パッドと前記プリント板の前記パターンとをワイヤによって電気的に接続する工程と、
   前記ワイヤ及び前記ワイヤによる接続部を樹脂によって封止成型する工程と、
   を備えた半導体装置の製造方法。
2. 前記プリント板を固定する工程は、該プリント板の前記枠内に前記半導体素子が位置するように前記半導体素子搭載部を前記プリント板に固定する工程である
   請求項１記載の半導体装置の製造方法。
3. 前記プリント板の露出された前記パターンに半田ボールを固定する工程を更に備えた
   請求項１又は請求項２記載の半導体装置の製造方法。
4. 請求項１乃至請求項３の何れか１項に記載の半導体装置の製造方法により製造された半導体装置を複数準備する工程と、
   前記半導体装置の前記半導体素子搭載部の背面同士を同じ方向に搭載させて固定する工程と、
   を備えた半導体マルチパッケージの製造方法。
5. 請求項１乃至請求項３の何れか１項に記載の半導体装置の製造方法により製造された半導体装置を複数準備する工程と、
   前記半導体装置の前記半導体素子搭載部の背面同士が対応するように搭載させて固定する工程と、
   を備えた半導体マルチパッケージの製造方法。

Images