[go: up one dir, main page]

JP4365749B2 - 局部発振回路 - Google Patents

局部発振回路 Download PDF

Info

Publication number
JP4365749B2
JP4365749B2 JP2004240989A JP2004240989A JP4365749B2 JP 4365749 B2 JP4365749 B2 JP 4365749B2 JP 2004240989 A JP2004240989 A JP 2004240989A JP 2004240989 A JP2004240989 A JP 2004240989A JP 4365749 B2 JP4365749 B2 JP 4365749B2
Authority
JP
Japan
Prior art keywords
terminal
oscillation
transistor
coupled
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004240989A
Other languages
English (en)
Other versions
JP2006060568A (ja
Inventor
正喜 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004240989A priority Critical patent/JP4365749B2/ja
Priority to US11/204,118 priority patent/US7312672B2/en
Publication of JP2006060568A publication Critical patent/JP2006060568A/ja
Application granted granted Critical
Publication of JP4365749B2 publication Critical patent/JP4365749B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1209—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier having two current paths operating in a differential manner and a current source or degeneration circuit in common to both paths, e.g. a long-tailed pair.
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/0048—Circuit elements of oscillators including measures to switch the frequency band, e.g. by harmonic selection

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Superheterodyne Receivers (AREA)

Description

本発明は、テレビジョンチューナに好適な局部発振回路に関する。
テレビジョンチューナに使用される従来の局部発振回路を図３によって説明する。先ず、集積回路６０内にはエミッタ同士が互いに接続された一対の発振トランジスタ６１、６２と、定電流源６３とが構成されている。また、コレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。集積回路６０内には第一乃至第四の結合コンデンサ６４乃至６７が構成される。
集積回路１には第一の端子６０ａと第二の端子６０ｂとが設けられ、第一の端子６０ａには第一の結合コンデンサ６４を介して第一の発振トランジスタ６１のベースが結合されると共に、第二の結合コンデンサ６５を介して第二の発振トランジスタ６２のコレクタが結合される。また、第二の端子６０ｂには第三の結合コンデンサ６６を介して第一の発振トランジスタ６１のコレクタが結合されると共に、第四の結合コンデンサ６７を介して第二の発振トランジスタ６２のベースが結合される。集積回路６０内には第一の端子６０ａにカソードが接続され、アノードが接地されたダイオード６８と、第二の端子６０ｂにカソードが接続され、アノードが接地されたダイオード６９とが構成される。
また、集積回路６０内にはエミッタ同士が互いに接続された一対の発振トランジスタ７１、７２と、定電流源７３とが構成されている。また、各発振トランジスタ７１、７２のコレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。さらに、集積回路６０内には第三の発振トランジスタ７１のベースに接続された第五の結合コンデンサ７４と第四の発振トランジスタ７２のコレクタに接続された第六の結合コンデンサ７５とが構成されると共に、第四の発振トランジスタ７２のベースを接地するコンデンサ７６が構成される。
そして、集積回路６０には第三の端子６０ｃが設けられ、第三の端子１０ｃと第三の発振トランジスタ７４のベースとの間に第五の結合コンデンサ７４が接続され、第三の端子１０ｃと第四の発振トランジスタ７５のコレクタとの間に第六の結合コンデンサ７５が接続される。また、第三の端子６０ｃにカソードが接続されアノードが接地されたダイオード７７が集積回路６０内に構成される。上記の三個のダイオード６８、６９、７７は、静電破壊に対する保護ダイオードとして機能する。
集積回路６０の外部には第一の共振回路８１と第二の共振回路８２とが設けられる。第一の共振回路８１はインダクタンス素子８１ａとバラクタダイオード８１ｂとからなる並列共振回路で構成され、第一の端子６０ａと第二の端子６０ｂとの間に接続される。そして、バラクタダイオード８１ｂのアノードは抵抗８１ｃによって直流的に接地され、カソードには同調電圧Ｖｔが印加される。この局部発振回路はＶＨＦ帯のハイバンドのテレビジョン信号を受信するための平衡型の局部発振器として使用される。
また、第二の共振回路８２はインダクタンス素子８２ａとバラクタダイオード８２ｂとからなる並列共振回路で構成され、その一端が第三の端子６０ｃに接続され、他端は接地される。そして、バラクタダイオード８２ｂのアノードはインダクタンス素子８１ａによって直流的に接地され、カソードには同調電圧Ｖｔが印加される。この発振器はローバンドのテレビジョン信号を受信するための不平衡型の局部発振器として使用される（例えば、特許文献１参照。）。
特開２００３−１７９４３０号公報（図３）
上記の構成では、ハイバンド受信用の局部発振回路とローバンド受信用の局部発振回路とが独立して設けられているので、各受信バンドで十分な発振周波数帯域が得られるが構成が複雑である。
本発明は、共通の発振トランジスタ及び共振回路によって、ハイバンド受信用の局部発振周波数帯域とローバンド受信用の局部発振周波数帯域とをカバーすることを目的とする。
上記課題を解決するため、第１及び第２の発振トランジスタを内部に構成すると共に、前記第１の発振トランジスタのベースと第２の発振トランジスタのコレクタとにそれぞれ結合された第１の端子及び前記第２の発振トランジスタのベースと第１の発振トランジスタのコレクタとにそれぞれ結合された第２の端子を有する集積回路と、前記集積回路の外部に設けられ、前記第１及び第２の端子間に結合される共振回路とを備え、前記集積回路内には前記第１の端子にカソードが接続され、アノードが接地された静電破壊防止用の第１の保護ダイオード及び前記第２の端子にカソードが接続され、アノードが接地された静電破壊防止用の第２の保護ダイオードを設け、前記第１及び第２の保護ダイオードのカソードには、ＶＨＦローバンド受信時に電圧を印加せず、ハイバンド受信時に逆バイアス用の電圧を印加した。
また、前記共振回路の一端を結合用のバラクタダイオードのアノードに接続し、当該結合用のバラクタダイオードのカソードを前記第１の端子に結合すると共に、前記共振回路の他端を前記第２の端子に結合し、前記結合用のバラクタダイオードのアノードを直流的に接地し、前記結合用のバラクタダイオードのカソードには、ＶＨＦローバンド受信時に電圧を印加せず、ハイバンド受信時に前記逆バイアス用の電圧を印加した。
また、前記集積回路内には前記第２の端子と前記第２の発振トランジスタのベースとの間に一端を第２の端子側とし他端を第２の発振トランジスタのベース側として接続された第１の抵抗と、前記第１の抵抗の他端にコレクタが接続されると共に、エミッタが接地されたスイッチトランジスタと、前記スイッチトランジスタのコレクタと前記第１の端子との間に接続された第２の抵抗とを設け、前記スイッチトランジスタのコレクタに給電抵抗を介して電源電圧を印加し、前記スイッチトランジスタをハイバンド受信時にオフ、ローバンド受信時にオンに切り替え、ハイバンド受信時に前記電源電圧を前記逆バイアス用の電圧として前記第１及び第２の保護ダイオードのカソード及び前記結合用のバラクタダイオードのカソードに印加し、ローバンド受信時に前記第１及び第２の保護ダイオードのカソード及び前記結合用のバラクタダイオードのカソードを接地電位とした。
また、前記第１の発振トランジスタのベースを第１の結合コンデンサを介して前記第１の端子に結合し、前記第２の発振トランジスタのコレクタを第２の結合コンデンサを介して前記第１の端子に結合し、前記第１の発振トランジスタのコレクタを第３の結合コンデンサを介して前記第１の抵抗の他端に結合し、前記第２の発振トランジスタのベースを第４の結合コンデンサを介して前記第１の抵抗の他端に結合した。
請求項１の発明によれば、第１及び第２の発振トランジスタを内部に構成すると共に、第１の発振トランジスタのベースと第２の発振トランジスタのコレクタとにそれぞれ結合された第１の端子及び第２の発振トランジスタのベースと第１の発振トランジスタのコレクタとにそれぞれ結合された第２の端子を有する集積回路と、集積回路の外部に設けられ、第１及び第２の端子間に結合される共振回路とを備え、集積回路内には第１の端子にカソードが接続され、アノードが接地された静電破壊防止用の第１の保護ダイオード及び第２の端子にカソードが接続され、アノードが接地された静電破壊防止用の第２の保護ダイオードを設け、第１及び第２の保護ダイオードのカソードには、ＶＨＦローバンド受信時に電圧を印加せず、ハイバンド受信時に逆バイアス用の電圧を印加したことにより、ローバンド受信時では二つの保護ダイオードの端子間容量が大きくなるので、発振周波数を低域側にシフトして発振周波数帯域を広げることができ、ハイバンド受信時では二つの保護ダイオードの端子間容量が小さくなるので、高い周波数までの発振が可能となる。したがって、共通の発振トランジスタと共振回路とによってハイバンドとローバンドのテレビジョン信号の受信が可能である。
また、請求項２の発明によれば、共振回路の一端を結合用のバラクタダイオードのアノードに接続し、当該結合用のバラクタダイオードのカソードを前記第１の端子に結合すると共に、前記共振回路の他端を前記第２の端子に結合し、前記結合用のバラクタダイオードのアノードを直流的に接地し、前記結合用のバラクタダイオードのカソードには、ＶＨＦローバンド受信時に電圧を印加せず、ハイバンド受信時に前記逆バイアス用の電圧を印加したので、発振トランジスタと共振回路との結合が受信バンドによって適宜に変えることができ、発振条件を改善できる。
また、請求項３の発明によれば、集積回路内には前記第２の端子と前記第２の発振トランジスタのベースとの間に一端を第２の端子側とし他端を第２の発振トランジスタのベース側として接続された第１の抵抗と、前記第１の抵抗の他端にコレクタが接続されると共に、エミッタが接地されたスイッチトランジスタと、前記スイッチトランジスタのコレクタと前記第１の端子との間に接続された第２の抵抗とを設け、前記スイッチトランジスタのコレクタに給電抵抗を介して電源電圧を印加し、前記スイッチトランジスタをハイバンド受信時にオフ、ローバンド受信時にオンに切り替え、ハイバンド受信時に前記電源電圧を前記逆バイアス用の電圧として前記第１及び第２の保護ダイオードのカソード及び前記結合用のバラクタダイオードのカソードに印加し、ローバンド受信時に前記第１及び第２の保護ダイオードのカソード及び前記結合用のバラクタダイオードのカソードを接地電位としたので、共振回路のＱが変えられることで異常発振の防止と発振条件の改善に効果がある。
また、請求項４の発明によれば、第１の発振トランジスタのベースを第１の結合コンデンサを介して第１の端子に結合し、第２の発振トランジスタのコレクタを第２の結合コンデンサを介して第１の端子に結合し、第１の発振トランジスタのコレクタを第３の結合コンデンサを介して第１の抵抗の他端に結合し、第２の発振トランジスタのベースを第４の結合コンデンサを介して第１の抵抗の他端に結合したので、平衡型発振回路を構成できる。
図１を参照して本発明の局部発振回路を説明する。本発明の局部発振回路は、例えば、集積回路１０内に構成された発振トランジスタ１１、１２及びその周辺の回路と集積回路１０の外部に構成された共振回路３０とを有する。
集積回路１０内においては、第１及び第２の発振トランジスタ１１、１２のエミッタ同士は互いに接続されると共に、定電流源１３に接続される。また、コレクタにはそれぞれ給電用の抵抗を介して電圧が印加される。また、集積回路１０内には第１乃至第４の結合コンデンサ１４乃至１７が構成され、集積回路１０には共振回路３０を結合するための第１の端子１０ａ及び第２の端子１０ｂと、給電用の第３の端子１０ｃとが設けられる。
第１の端子１０ａには第１の結合コンデンサ１４を介して第１の発振トランジスタ１１のベースが結合されると共に、第２の結合コンデンサ１５を介して第２の発振トランジスタ１２のコレクタが結合される。また、第２の端子１０ｂにはＱダンピング用の５０Ω程度の第１の抵抗１８の一端が接続され、第１の抵抗１８の他端には第３の結合コンデンサ１６を介して第１の発振トランジスタ１１のコレクタが結合されると共に、第４の結合コンデンサ１７を介して第２の発振トランジスタ１２のベースが結合される。
さらに、第１の端子１０ａには静電破壊防止用の第１の保護ダイオード１９のカソードが接続され、第２の端子１０ｂには第２の保護ダイオード２０のカソードが接続される。両保護ダイオード１９、２０のアノードは接地される。そして、第１の抵抗１８の他端と第１の端子１０ａとの間には数１０ｋΩ程度の給電用の第２の抵抗２１が接続される。
さらに、集積回路１０内には、エミッタが接地され、コレクタが第１の抵抗と第２の抵抗２１との接続点に接続されたスイッチトランジスタ２２が構成される。スイッチトランジスタ２２のコレクタは給電用の数１０ｋΩ程度の第３の抵抗２３によって第３の端子１０ｃに接続される。スイッチトランジスタ２２のベースには、ローの電圧（接地電圧）又はハイの電圧（例えば、電源電圧Ｖｂ）が切替手段２４によって印加される。
共振回路３０は、インダクタンス素子３０ａとバラクタダイオード３０ｂとを有する並列共振回路で構成され、インダクタンス素子３０ａの一端にバラクタダイオード３０ｂのアノードが接続され、カソードはコンデンサ３０ｃを介してインダクタンス素子３０ａの他端に接続されて、接続点は接地される。そして、共振回路３０の一端（バラクタダイオード３０ｂのアノード側）が結合用のバラクタダイオード３１を介して第１の端子１０ａに結合される。この場合バラクタダイオード３１のアノードが共振回路３０の一端に接続され、カソードが第１の端子１０ａに接続される。
また、共振回路３０の他端は直流カットコンデンサ３２を介して第２の端子１０ｂに結合される。共振回路３０と直流カットコンデンサ３２との接続点は接地される。よって、二つのバラクタダイオード３０ｂ、３１のアノードはインダクタンス素子３０ａによって直流的にグランドに接続される。また、バラクタダイオード３０ｂのカソードには、共振回路３０の共振周波数（従って発振周波数）を変えるための同調電圧Ｖｔが印加される。第２の端子１０ｂは直流カットコンデンサ３２によって高周波的に接地される。
以上の接続関係によって、共振回路３０は結合コンデンサ１４、１６を介して第１の発振トランジスタ１１のベースとコレクタとの間に結合されると共に、結合コンデンサ１７、１５を介して第２の発振トランジスタ１２のベースとコレクタとの間に結合される。よって二つの発振トランジスタ１１、１２と共振回路３０とによって平衡型発振回路が構成される。但し、共振回路３０には第１の抵抗１８が直列に介挿された構成となる。
ここで、ローバンド受信用の局部発振回路として動作させる場合には、スイッチトランジスタ２２のベースにハイの電圧を印加してこれをオンにすると、二つの保護ダイオード１９、２０及びバラクタダイオード３１の各カソードにはバイアス電圧が印加されない。よって、共振回路３０はバラクタダイオード３１による大きな容量によって発振トランジスタ１１、１２に結合される。また、第１の抵抗１８はスイッチトランジスタ２２の等価的なオン抵抗と並列接続され、共振回路３０のダンピング効果は少なくなる。よって、ローバンドの発振条件が改善される。また、二つの保護ダイオードの端子間容量が大きくなるので、発振周波数を低域側にシフトして発振周波数帯域を広げる。
また、ハイバンド受信用の局部発振回路として動作させる場合には、スイッチトランジスタ２２のベースにローの電圧を印加してこれをオフにすると、二つの保護ダイオード１９、２０及びバラクタダイオード３１の各カソードにはバイアス電圧が印加される。よって、共振回路３０はバラクタダイオード３１による小さな容量でも発振トランジスタ１１、１２に十分結合する。また、第１の抵抗１８はスイッチトランジスタ２２の等価的なオフ抵抗と並列接続されるので、共振回路３０のダンピング効果が大きくなって、高い周波数での異常発振が防止される。また、二つの保護ダイオードの端子間容量が小さくなるので、高い周波数までの発振が可能となる。
本発明の局部発振回路の構成を示す回路図である。 従来の局部発振回路の構成を示す回路図である。
符号の説明
１０：集積回路
１０ａ：第１の端子
１０ｂ：第２の端子
１０ｃ：第３の端子
１１、１２：発振トランジスタ
１３：定電流源
１４〜１７結合コンデンサ
１８：第１の抵抗
１９、２０：保護ダイオード
２１：第２の抵抗
２２：スイッチトランジスタ
２３：給電抵抗
２４：切替手段
３０：共振回路
３０ａ：インダクタンス素子
３０ｂ：バラクタダイオード
３０ｃ：コンデンサ
３１：結合用バラクタダイオード
３２：直流カットコンデンサ

Claims (4)

  1. 第１及び第２の発振トランジスタを内部に構成すると共に、前記第１の発振トランジスタのベースと第２の発振トランジスタのコレクタとにそれぞれ結合された第１の端子及び前記第２の発振トランジスタのベースと第１の発振トランジスタのコレクタとにそれぞれ結合された第２の端子を有する集積回路と、前記集積回路の外部に設けられ、前記第１及び第２の端子間に結合される共振回路とを備え、前記集積回路内には前記第１の端子にカソードが接続され、アノードが接地された静電破壊防止用の第１の保護ダイオード及び前記第２の端子にカソードが接続され、アノードが接地された静電破壊防止用の第２の保護ダイオードを設け、前記第１及び第２の保護ダイオードのカソードには、ＶＨＦローバンド受信時に電圧を印加せず、ハイバンド受信時に逆バイアス用の電圧を印加したことを特徴とする局部発振回路。
  2. 前記共振回路の一端を結合用のバラクタダイオードのアノードに接続し、当該結合用のバラクタダイオードのカソードを前記第１の端子に結合すると共に、前記共振回路の他端を前記第２の端子に結合し、前記結合用のバラクタダイオードのアノードを直流的に接地し、前記結合用のバラクタダイオードのカソードには、ＶＨＦローバンド受信時に電圧を印加せず、ハイバンド受信時に前記逆バイアス用の電圧を印加したことを特徴とする請求項１に記載の局部発振回路。
  3. 前記集積回路内には前記第２の端子と前記第２の発振トランジスタのベースとの間に一端を第２の端子側とし他端を第２の発振トランジスタのベース側として接続された第１の抵抗と、前記第１の抵抗の他端にコレクタが接続されると共に、エミッタが接地されたスイッチトランジスタと、前記スイッチトランジスタのコレクタと前記第１の端子との間に接続された第２の抵抗とを設け、前記スイッチトランジスタのコレクタに給電抵抗を介して電源電圧を印加し、前記スイッチトランジスタをハイバンド受信時にオフ、ローバンド受信時にオンに切り替え、ハイバンド受信時に前記電源電圧を前記逆バイアス用の電圧として前記第１及び第２の保護ダイオードのカソード及び前記結合用のバラクタダイオードのカソードに印加し、ローバンド受信時に前記第１及び第２の保護ダイオードのカソード及び前記結合用のバラクタダイオードのカソードを接地電位としたことを特徴とする請求項２に記載の局部発振回路。
  4. 前記第１の発振トランジスタのベースを第１の結合コンデンサを介して前記第１の端子に結合し、前記第２の発振トランジスタのコレクタを第２の結合コンデンサを介して前記第１の端子に結合し、前記第１の発振トランジスタのコレクタを第３の結合コンデンサを介して前記第１の抵抗の他端に結合し、前記第２の発振トランジスタのベースを第４の結合コンデンサを介して前記第１の抵抗の他端に結合したことを特徴とする請求項３に記載の局部発振回路。
JP2004240989A 2004-08-20 2004-08-20 局部発振回路 Expired - Fee Related JP4365749B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004240989A JP4365749B2 (ja) 2004-08-20 2004-08-20 局部発振回路
US11/204,118 US7312672B2 (en) 2004-08-20 2005-08-15 Local oscillating circuit for receiving high-band and low-band signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004240989A JP4365749B2 (ja) 2004-08-20 2004-08-20 局部発振回路

Publications (2)

Publication Number Publication Date
JP2006060568A JP2006060568A (ja) 2006-03-02
JP4365749B2 true JP4365749B2 (ja) 2009-11-18

Family

ID=35909076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004240989A Expired - Fee Related JP4365749B2 (ja) 2004-08-20 2004-08-20 局部発振回路

Country Status (2)

Country Link
US (1) US7312672B2 (ja)
JP (1) JP4365749B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20090125A1 (it) * 2009-02-03 2010-08-04 Milano Politecnico Oscillatore elettronico con ridotto rumore di fase
JP5714865B2 (ja) * 2010-10-20 2015-05-07 ラピスセミコンダクタ株式会社 発振回路
US9071194B1 (en) 2013-06-04 2015-06-30 Pmc-Sierra Us, Inc. Electro-mechanical oscillator and method for generating a signal
US9413341B1 (en) 2013-12-23 2016-08-09 Microsemi Storage Solutions (U.S.), Inc. Electro-mechanical voltage-controlled oscillator and a method for generating tunable balanced oscillations
US9515605B1 (en) 2015-08-25 2016-12-06 Microsemi Storage Solutions (U.S.), Inc. Variable gain electro-mechanical oscillator and method for starting balanced oscillations
US9490746B1 (en) 2015-08-27 2016-11-08 Maxlinear Asia Singapore PTE LTD Voltage-controlled oscillator and a method for tuning oscillations

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3105078B2 (ja) 1992-06-12 2000-10-30 株式会社東芝 半導体記憶装置
JP3930307B2 (ja) 2001-12-11 2007-06-13 アルプス電気株式会社 発振器用集積回路

Also Published As

Publication number Publication date
US7312672B2 (en) 2007-12-25
JP2006060568A (ja) 2006-03-02
US20060038629A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
JP3930307B2 (ja) 発振器用集積回路
JP4365749B2 (ja) 局部発振回路
JP3944410B2 (ja) テレビジョンチューナの入力回路
EP0911960B1 (en) Resonance circuit for balanced oscillator
EP1432116B1 (en) Oscillation circuit for television tuner
JP3101833U (ja) テレビジョンチューナ
US7289780B2 (en) Band switchable type tuning circuit of television signal
US20040183611A1 (en) Multi-band oscillator that can oscillate at each oscillation band under optimum oscillation conditions
EP1117177B1 (en) Voltage controlled oscillator
JP2003309777A (ja) テレビジョンチューナ
JP3592160B2 (ja) チューナの複同調回路
EP1432118B1 (en) Oscillation circuit for television tuner
EP1081846B1 (en) Voltage controled oscillator
JP3108419U (ja) 複同調回路
JP3105079U (ja) 発振回路
JP3096170U (ja) テレビジョンチューナの入力回路
JP3106132U (ja) テレビジョンチューナ
JP3977626B2 (ja) 発振回路
JP3130819U (ja) 複同調回路
JP3099891U (ja) テレビジョンチューナ
JP4721989B2 (ja) ２バンド発振器
JP2001177379A (ja) チューナの複同調回路
JP2003134410A (ja) テレビジョンチューナ
JP2006295693A (ja) 発振回路
JPH0380615A (ja) 電子チューナの入力回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees