[go: up one dir, main page]

JP4356542B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4356542B2
JP4356542B2 JP2004199662A JP2004199662A JP4356542B2 JP 4356542 B2 JP4356542 B2 JP 4356542B2 JP 2004199662 A JP2004199662 A JP 2004199662A JP 2004199662 A JP2004199662 A JP 2004199662A JP 4356542 B2 JP4356542 B2 JP 4356542B2
Authority
JP
Japan
Prior art keywords
wiring
circuit
switch
switch element
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004199662A
Other languages
English (en)
Other versions
JP2005101535A (ja
Inventor
隼一 帰山
正之 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004199662A priority Critical patent/JP4356542B2/ja
Priority to US10/924,804 priority patent/US7425720B2/en
Publication of JP2005101535A publication Critical patent/JP2005101535A/ja
Priority to US12/195,992 priority patent/US7825408B2/en
Application granted granted Critical
Publication of JP4356542B2 publication Critical patent/JP4356542B2/ja
Priority to US12/881,637 priority patent/US8084768B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Description

本発明は、半導体装置に関し、特に、プログラム可能な半導体装置の配線構造、該配線構造を有する論理集積回路装置、演算回路装置、メモリ装置と、それらのプログラミング回路に関する。
従来の半導体集積回路は、半導体基板に形成されたトランジスタ等の素子と、該素子を接続するために半導体基板の上層に形成された配線構造を備えて構成されている。配線は、集積回路の設計段階でパターンが決められており、半導体集積回路製造後に、トランジスタ同士の接続を変更することは不可能である。
ＦＰＧＡ（Field Programmable Gate Array）などのプログラム可能な半導体集積回路は、前記課題を解決することが可能である。プログラム可能な半導体集積回路は、論理回路や演算回路の動作や論理回路や演算回路同士の接続をメモリに記憶することで、論理動作や配線の接続の変更を可能にしている。ここで、構成情報の記憶を行うメモリ素子としては、ＳＲＡＭ（Static Random Access Memory）セル、アンチヒューズ、フローティングゲートＭＯＳトランジスタなどを用いている。
また、ＤＲＡＭ（Dynamic Random Access Memory）セルや強誘電体キャパシタなどを用いることもできる。
米国特許第６，４８７，１０６号明細書
従来の半導体集積回路では、製造後に不具合が発見された場合や設計の変更を行った場合には、配線パターンを設計し直してから、再度製造を行う必要がある。
また、設計変更がある場合には、配線パターンの再設計やマスクの製造のために、莫大なコストが発生してしまう。集積回路の大規模化に伴い、製造後に不具合が発生する確率は益々高くなり、また、微細化に伴いマスクのコストは急激に高騰している。そのため、マスクの作り直しを行うことなく製造後の不具合の修正や仕様の変更に対応できる技術が求められる。
また、ＦＰＧＡなどのプログラム可能な半導体集積回路はメモリの記憶内容を変更することで、回路構成を変更することが可能であるが、メモリ素子が半導体基板上のトランジスタと同じ層に形成されているため、非常に大きな面積を占有する問題がある。このことから、プログラム可能な集積回路はチップ面積が大きくなり、製造コストが上昇する。
また、このようなメモリ素子が大きな面積を占有するＦＰＧＡでは、論理回路や演算回路同士の接続を変更する配線スイッチの面積が大きくなるために、チップ面積に占める論理回路や演算回路の割合が低くなってしまうも問題がある。このため、通常のＦＰＧＡでは１つの論理回路や演算回路に出来るだけ多くの機能を持たせ、論理回路や演算回路の粒度を大きくすることで、チップ面積に占める論理回路や演算回路の割合を高めている。しかし、このような粒度の粗い論理回路や演算回路は、割り当てられる機能によっては無駄が生じるために、使用効率が低くなってしまう問題がある。
また、今後は回路の構成情報を記憶しているメモリ素子のリーク電流により消費電力が大きくなることや、宇宙線によるソフトエラーにより記憶内容が破壊されるといった問題が現れてくる。
また、スイッチ回路は、メモリ回路とパストランジスタ、または、これらが一体化した素子によって構成されるが、該素子のオン抵抗は、数百オームから数キロオームと大きく、信号の遅延が大きくなる問題がある。
一方で、プログラム可能な素子としてヒューズやアンチヒューズを用いたＦＰＧＡもある。アンチヒューズなどこれらの素子は、オン抵抗を数百Ω程度に小さく出来るが、一度オンまたはオフの状態にプログラムを行うと、元の状態に戻すことが不可能である。したがって、本発明が解決しようとする製造後の回路の修正や、機能の変更に対応することができない。
したがって、本発明の目的は、製造後に配線接続構成の変更を可能とし、製造後の半導体集積回路、メモリ装置等において、不具合の修正や仕様の変更を可能とし、コスト低減を図る半導体装置を提供することにある。
本発明の他の目的は、チップ面積の低減を図る、再構成可能な半導体装置を提供することにある。
さらに、本発明の他の目的は、粒度が細かい論理回路や演算回路を用いて、論理回路や演算回路の使用効率が高い、再構成可能な半導体装置を提供することにある。
さらに、本発明の他の目的は、信号の遅延の低減を図る、再構成可能な半導体装置を提供することにある。
前記目的を達成する本発明の１つのアスペクトに係る半導体装置は、素子が形成される基板と、前記基板上層に設けられる配線構造と、を有し、前記配線構造のうち、互いに離間した第１の端部と第２の端部の間に導電率可変型の部材を含む配線を有し、前記配線構造内に、前記配線の前記第１の端部と前記第２の端部を２端子とするスイッチ素子を備えている。
本発明において、前記導電率可変型の部材を含む配線が接続孔である。本発明において、前記導電率可変型の部材は、電解質材料やカルコゲナイド材料等であり、スイッチ素子の２端子間は短絡、開放、短絡と開放の中間状態のいずれかに可変に設定される。
本発明の他のアスペクトに係る半導体装置は、素子が形成される基板と、前記基板上層に設けられる配線構造と、を有し、前記配線構造のうち、互いに離間した第１の端部と第２の端部の間に導電率可変型の部材を含む配線を有する一の配線層と、さらに前記配線層と別の配線層に、前記導電率可変型の部材を覆い前記第１の端部と第２の端部と一部で重なる配線を有し、前記配線構造内に、前記一の配線層の配線の前記第１の端部と前記第２の端部が第１、第２の端子をなし、前記第１の端部と第２の端部と一部で重なる前記別の配線層の配線が前記制御端子をなす３端子のスイッチ素子を、を備えてなる、ことを特徴とする。
本発明の他のアスペクトに係る半導体装置は、２本の配線間に配置された電解質材料から導電性物質を析出させたり、溶解させたりすることで、２本の配線間の導電率を変化させる、不揮発性スイッチ素子を提供する。本発明によれば、これらのスイッチ素子を用いて再構成可能な論理回路や演算回路を構成したり、トランジスタ同士の接続にこれらのスイッチ素子を用いたりすることで、プログラム可能な論理回路や演算回路、メモリ回路などの半導体装置を形成する。
本発明の他のアスペクトに係る半導体装置は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極間に介在され、金属イオンが伝導するイオン伝導体と、を有し、前記第２の電極は、前記第１の電極よりもイオン化傾向の低い材料よりなり、前記金属イオンの酸化還元反応によって、前記第１の電極と前記第２の電極間の導電率が変化する２端子スイッチ素子を備え、さらに、前記第１の電極に接続された、互いに異なる極性の第１及び第２のトランジスタと、前記第２の電極に接続された、互いに異なる極性の第３及び第４のトランジスタを備えている。
本発明の他のアスペクトに係る半導体装置は、第１の電極と、前記第１の電極と隣り合う第２の電極と、前記第１の電極と前記第２の電極とに対向する第３の電極と、前記第１の電極と、前記第２の電極、前記第３の電極間に介在された金属イオンが伝導するイオン伝導体と、を有し、前記第１の電極と前記第２の電極の少なくとも一方は、前記第３の電極よりイオン化傾向の低い材料であり、前記金属イオンの酸化還元反応によって前記第１の電極と第２の電極間の導電率が変化する３端子スイッチ素子を備え、さらに、前記第１の電極に接続された、互いに異なる極性の第１及び第２のトランジスタと、前記第２の電極に接続された、互いに異なる極性の第３及び第４のトランジスタと、前記第３の電極に接続された、互いに異なる極性の第５及び第６のトランジスタを備えている。
本発明によれば、製造後の半導体集積回路において、配線の接続の変更が可能とされているため、製造後の半導体集積回路において、不具合の修正や仕様の変更が可能となり、低コストでの半導体集積回路の開発や生産を可能としている。
また、従来のプログラム可能な集積回路で用いられていた、構成情報を記憶するためのメモリ素子またはメモリ回路と、配線同士の接続を行うためのパストランジスタの双方を、本発明の配線構造で置き換えることが可能である。
本発明によれば、スイッチ素子は、配線層中に多層に積層することが可能であり、単位面積あたりのスイッチ素子の密度を高めることが可能である。
さらに、本発明は、このスイッチ素子は基板上に形成されたスイッチ素子と異なり、基盤に流れるリーク電流が無いため、消費電力を小さくすることが可能である。
また、このスイッチ素子はパストランジスタに比べてオン抵抗が小さいため、負荷の駆動能力を高くでき、回路を高速動作させることが可能である。このように、本発明の配線構造は、従来のメモリ素子とパストランジスタの組み合わせと比較して、占有面積、消費電力、動作速度などの点で優れた特性を提供する。本発明によれば、面積、遅延、リーク電流、ソフトエラー耐性などの特性を向上した再構成可能な半導体装置を提供することができる。
添付図面を用いて、発明を実施するための最良の形態について以下説明する。
図１は、本発明の配線構造の第１の実施形態を示す図である。図１（Ａ）は、本発明のプログラム可能なスイッチ回路の立体構造を説明するための図である。図１（Ａ）を参照すると、本発明に係わる配線構造の実施形態は、半導体基板１００、第１の配線層１０１、第２の配線層１０２、ビア形状のスイッチ素子１０３を備えている。
半導体基板１００には、トランジスタなどの素子が形成されている。第１の配線層１０１と第２の配線層１０２は、それぞれ平面状の配線を有しており、配線は銅やアルミニウムなどの導電性材料からなる。スイッチ機能を有するビア１０３は、第１の配線層１０１の中の配線の１本と、第２の配線層１０２の中の配線の１本を接続するための縦の配線である。
ビア１０３の内部、または、ビア１０３と第１の配線層１０１の配線、または第２の配線層１０２の配線が接触する部分には、金属イオンを含有する電解質材料が配置され、導電性材料を析出させる方法により、導電率を変える。
例えば、図１（Ｂ）に示すように、ビア１０３に電解質材料１０４として、硫化銅（Ｃｕ２Ｓ）を配置し、この電解質材料と、第１の配線層１０１が接続される部分に、銅の電極（「第１の電極」と呼ぶ）１０５を配設し、電解質材料と第２の配線層が接続される部分に、チタンや白金など酸化され難い材料の電極（「第２の電極」と呼ぶ）１０６を配設する。
図１（Ｂ）において、第１の電極１０５に正の電圧を印加し、第２の電極１０６に負の電圧を印加すると、基本的に、金属メッキと同様の原理にしたがって、第２の電極１０６から電解質材料１０４に電子（ｅ−）が供給され、第２の電極１０６付近で硫化銅の中の銅イオン（Ｃｕ２＋）が還元され（Ｃｕ２＋＋２ｅ−→Ｃｕ）、第２の電極１０６付近に、銅（Ｃｕ）が析出する。さらに、電圧を印加することで、第２の電極１０６から析出した銅が第１の電極１０５に向かって成長し、第１の電極１０５と接触する。このとき、第１の電極１０５と第２の電極１０６は、析出した銅によって接続されるため、両端子間の抵抗は小さくできる。この状態での具体的な両端子間の抵抗値（オン抵抗）としては、５０Ω以下にすることも可能であり、パストランジスタを用いた接続に比べて、抵抗値を１０分の１から１００分の１程度に低減できる。
また、この状態から、第１の電極１０５に負の電圧を、第２の電極１０６に正の電圧を印加すると、第１の電極１０５と第２の電極１０６の間に析出していた銅が酸化され（Ｃｕ→Ｃｕ２＋＋２ｅ−）、電解質材料１０４中に、再び銅イオン（Ｃｕ２＋）となって溶け出し、第１の電極１０５と第２の電極１０６の接続が断たれる。この状態での第１の電極１０５と第２の電極１０６の間の電気抵抗（オフ抵抗）は、電解質材料１０４の厚みや、ビア１０３の面積にも依存するが、試作した素子では１MΩ以上と高抵抗である。かかる動作原理により、第１の配線層１０１の配線と、第２の配線層１０２の配線を、短絡または開放させることができ、スイッチ素子として利用することが可能である。また、短絡と開放の状態は、１０００回以上繰り返し再プログラムすることが可能である。さらに、この短絡または開放させた状態は、常温では１０００時間以上保持されることが確認されている。なお、本発明に係るビア構成を、スタックトビアに適用してもよいことは勿論である。
図２は、本発明の配線構造の別の実施形態を示す図である。図２を参照すると、本発明の配線構造は、半導体基板１００、第１の配線層１１１、第２の配線層１１２を備えている。
半導体基板１００は、トランジスタなどの素子を有している。第１の配線層１１１と第２の配線層１１２は、それぞれ平面状の配線を有しており、配線は銅やアルミなどの導電性材料からなる。第１の配線層１１１の２本の配線は、微小な空隙１１７を介して近接しており、ソース電極１１４とドレイン電極１１５を形成している。空隙１１７の内部とその周辺には、電解質材料１１３が積層されており、その上に、第２の配線層１１２の配線が配設され、ゲート電極１１６を構成している。空隙１１７は、一例として１０ｎｍ〜１μｍの範囲としてもよい。
電解質材料１１３では、ゲート１１６に適切な電圧または電流を印加することにより、電解質材料から導電性材料を析出させる方法で、導電率を変える。
例えば、ソース電極１１４とドレイン電極１１５を、チタンや白金など酸化されにくい材料とし、ゲート電極１１６を銅で構成し、それらの間に配置される部材１１３を硫化銅（Ｃｕ２Ｓ）とした場合について説明する。
ゲート電極１１６に正の電圧、ソース電極１１４とドレイン電極１１５に負の電圧を与えると、金属メッキと同様の原理により、ソース電極１１４とドレイン電極１１５付近で、硫化銅に電子が供給され、硫化銅中の銅イオンＣｕ２＋が還元され、図３７（ａ）に示すように、ソース電極１１４とドレイン電極１１５付近で銅１１９が析出する。さらに電圧を印加すると、この銅の析出物１１９が徐々に成長し、図３７（ｂ）に示すように、やがてソース電極１１４から成長した銅の析出物と、ドレイン電極１１５から成長した銅の析出物が接触し、両者は電気的に接続される。
逆に、ソース電極１１４とドレイン電極１１５に正の電圧を、ゲート電極１１６に負の電圧を印加すると、ソース電極１１４およびドレイン電極１１５付近に析出していた銅１１９が酸化され、再び電解質材料中に溶け出し、ソース電極１１４とドレイン電極１１５の間の接続は断たれる。
これにより、ソース１１４とドレイン１１５を短絡または開放させることができる。このようにして、ゲート１１６に印加する電圧または電流により、ソース１１４とドレイン１１５の間の導電率を調整することができる３端子スイッチ素子１１８が、基板上層の配線層の中に形成される。
図１または図２に示したスイッチ素子として、電解質材料の酸化還元反応を用いたものである場合は、少なくとも１つの端子に、第１の電極材料として、白金、アルミニウム、金、銀、銅、チタン、タングステン、バナジウム、ニオブ、タンタル、クロム、モリブデン、または、これらの金属の窒化物、または、これらの金属のシリ化物のいずれか１つを有する。また、別の少なくとも１つの端子に第２の電極材料として、銅、銀、クロム、タンタル、タングステンなどを有し、第１の電極と第２の電極の間に第２の電極材料の硫化物など、金属イオンを含有する電解質材料、または、第２の電極からイオン化して溶け出した金属イオンが、自由に動くことができる電解質材料が配置された構造を有する。かかる電極構造により、端子間に電圧を印加するか電流を流すことで、該電解質材料中の金属イオンの酸化還元反応により端子間の金属析出物の量が変わり、金属析出物により端子間を短絡または開放させることで、端子間の導電率を変更することが出来る。
図３は、前記のスイッチ素子を用いた半導体集積回路の断面構成を模式的に説明する図である。図３を参照すると、本発明に係る半導体集積回路の一実施形態は、半導体基板１００、半導体基板１００に形成された複数の論理回路１２１、１２２、１２３、第１の配線層１０１、第２の配線層１０２、通常のビア１２６、前記実施形態で説明したスイッチング機能を有するビア１０３ａ、１０３ｂを備えている。
半導体基板１００は、複数の論理回路が形成されており、複数の論理回路が第１の配線層１０１、第２の配線層１０２またはその他の配線層の配線で接続されている。異なる配線層の配線はビア１２６または１０３で接続される。
この実施形態では、一部のビアは、図１に示したような導電率を変えられるビア１０３であり、残りのビアは、通常の導電性材料のビア１２６である。このような構成の半導体集積回路においては、導電率が変えられるビアの状態を制御することによって、回路の動作を変更することができる。
例えば、論理回路１２１と１２３から出力が得られ、論理回路１２２に信号を入力する場合を考えると、ビア１０３ａの導電率が高く、ビア１０３ｂの導電率が低く設定された場合には、論理回路１２２は論理回路１２１の出力結果に依存して動作する。逆に、ビア１０３ａの導電率が低く、ビア１０３ｂの導電率が高く設定された場合には、論理回路１２２は論理回路１２３の出力結果に依存して動作する。このようにして、導電率を変えることが出来るビア１０３ａ、１０３ｂの設定を変えることで、論理回路１２２の動作を変更することが出来る。
図４は、図３の回路の導電率が変えられるビア１０３ａ及び１０３ｂを、３端子デバイス１１８ａ及び１１８ｂに置き換えたものである。図４を参照すると、本発明に係る半導体集積回路の一実施形態は、半導体基板１００、半導体基板１００に形成された複数の論理回路１３１、１３２、１３３、第１の配線層１１１、第２の配線層１１２、第２の配線層に形成されたゲート端子１１６ａ、１１６ｂ、図２に示したようにゲート端子の電圧によって第１の配線層の２つの端子の導電率を変えることができる３端子デバイス１１８ａ及び１１８ｂ、３端子デバイス１１８の中で端子間の導電率を変える役割を果たす材料１１３を備えている。
図４に示す回路においては、ゲート１１６ａ、１１６ｂに、適切な電圧または電流を印加することにより、３端子デバイス１１８ａ、１１８ｂのチャネル間の導電率を変えることが可能である。例えば、３端子デバイス１１８ａの導電率を高く、３端子デバイス１１８ｂの導電率を低く設定すると、論理回路１３２は論理回路１３１と接続され、逆に３端子デバイス１１８ａの導電率を低く、３端子デバイス１１８ｂの導電率を高く設定することで、論理回路１３２は論理回路１３３と接続される。このようにして、３端子デバイス１１８ａと１１８ｂの導電率を適切に設定することで、論理回路１３２の動作を変更することができる。
以下、前記実施形態で説明した本発明に係るスイッチ素子を、プログラム可能な論理回路、メモリ装置等に適用した各種実施例について図面を参照して説明する。
図５は、本発明のスイッチ素子を用いたプログラム可能な論理回路の一実施例の構成を示す図である。
図５を参照すると、本実施例の半導体集積回路は、複数の入力端子１５０、セレクタ回路１５１、複数のスイッチ素子１５２、センス回路１５３、出力端子１５４を備えている。ここで、スイッチ１５２素子は、図１、図３に示したビア１０３、または、図２、図４に示したスイッチ素子１１８のように配線層に形成され、２端子間の導電率が変えられるものである。
セレクタ回路１５１は、スイッチ素子１５２の出力と、センス回路１５３の入力との間に３個直列に接続され８個のスイッチ素子１５２に対応して８行備え、３本の入力１５０のそれぞれについてインバータ１５３−１による反転信号と正転信号をゲートに入力とするパストランジスタ１５３−２がアレイ状に配設されている。３本の入力信号１５０が”０００”のときは、第１列のスイッチ素子１５２の出力が選択されてセンス回路１５３に伝達され、３本の入力信号１５０が”００１”のときは、第２列のスイッチ素子１５２の出力が選択されてセンス回路１５３に伝達され、以下同様にして、３本の入力信号１５０が”１１１”のときは、第８列のスイッチ素子１５２の出力が選択されてセンス回路１５３に伝達される。セレクタ回路１５１の出力はセンス回路１５３のインバータ１５３−１に入力され、インバータ１５３−１の入力と電源間にはｐチャネルＭＯＳトランジスタ１５３−２が接続されている。
図５に示す回路において、入力１５０の論理の組み合わせにより、セレクタ１５１がスイッチ素子１５２の中から、入力した論理に対応するスイッチを１つ選択し、選択されたスイッチ素子１５２の導電率が高ければ、定電位１５５に接続され、低ければ開放される。
センス回路１５３が、これらの状態を判別することによって”１”または”０”を出力する。例えばスイッチ素子１５２は、導電率が高い状態を”０”、導電率が低い状態を”１”と規定し、予め導電率がプログラムされており、このプログラムの内容によって、入力と出力の間の論理関数が設定される。スイッチ素子１５２のプログラミングを行う場合には、セレクタによりプログラミングを行うスイッチ素子を選択し、センス回路から適切な電圧を印加することで、選択されたスイッチ素子の２端子間に電圧が印加され、導電率が変更される。また、スイッチ素子１５２が３端子デバイス１１８である場合には、ゲート端子１１６に適切な電圧を印加することで、導電率が変更される。
図６は、本発明に係るスイッチ素子を用いたプログラム可能なセレクタ回路の一実施例の構成を示す図である。図６を参照すると、本実施例のセレクタ回路は、複数の入出力端子１６０、複数のスイッチ素子１６１、１つの入出力端子１６２を備えている。スイッチ素子１６１は、図１の１０３または図２の１１８のように配線層に形成され、２端子間の導電率が変えられるものである。
図６に示す回路において、複数あるスイッチ素子１６１の中から、１つのスイッチ素子の導電率を高くし、残りのスイッチ素子の導電率を低くすることで、複数ある入出力端子１６０の中の任意の１つの端子と、入出力端子１６２を接続することができる。これにより、例えば、複数ある入力の中から１つの入力を選択して出力するセレクタや、複数ある信号線の中から任意の信号線に信号を出力するといったことが可能となる。このセレクタ回路の入出力端子１６０の中から任意の選んだ１つと、入出力端子１６２の間の導電率を高くしたい場合には、入出力端子１６０の中の任意に選んだ端子に、ある一定の電圧を印加し、入出力端子１６０のその他の端子には別の電圧が印加される。このとき、入出力端子１６２はオープンまたは、トランジスタや抵抗素子を介して一定の電圧にバイアスされている。
図７は、本発明の別の実施例の構成を示す図である。本実施例は、図６に示したセレクタに制御ゲートを付加したものである。図７を参照すると、本実施例のセレクタ回路は、複数の入出力端子１６０と、複数のスイッチ素子１６１と、複数のトランジスタ１７１と、制御入力１７２と、１つの入出力端子１６２を備えている。
図７の回路において、制御入力１７２から与える信号により、トランジスタ１７１をオフ状態とし、スイッチ素子１６１に電圧や電流が印加されないようにすることが可能である。これにより、プログラミングを行いたいスイッチ素子１６１に接続されているトランジスタ１７１だけをオン状態にし、他のトランジスタ１７１をオフ状態にすることで、スイッチ素子１６１を選択的にプログラミングすることができる。トランジスタ１７１は、スイッチ素子１６１と入力端子１６０の間に配置されていてもよい。また、トランジスタ１７１のゲート端子に接続されている制御入力１７２は、全てのトランジスタで共通であっても良いし、各々のトランジスタに別個の制御入力が接続されていてもよい。
図８は、本発明の別の実施例の構成を示す図である。本実施例は、図６または図７のセレクタ回路にバイアス回路を付加したものである。図８を参照すると、本実施例のセレクタ回路は、複数の入出力端子１６０、複数のスイッチ素子１６１、トランジスタ、抵抗素子、またはそれらの組み合わせからなる回路１８０、定電圧源１８１、１つの入出力端子１６２を備えている。
図８の回路は、スイッチ素子１６１をプログラミングする際にスイッチ素子１６１の２端子間に適切な電圧が印加されるようにする回路である。例えば、スイッチ素子１６１は、入出力端子１６０側に正の電圧、入出力端子１６２側に負の電圧を印加された場合（「順バイアス」と呼ぶ）にオン状態になり、逆向きに電圧を印加された場合（「逆バイアス」と呼ぶ）にはオフになるものとする。ここで、入出力端子１６０の１つに、１ボルトの電圧を印加し、入出力端子１６０の他の端子には、０ボルトを印加し、入出力端子１６２は開放し、定電圧源１８１は０ボルトであるとする。この場合、入出力端子１６２は、抵抗素子またはトランジスタ１８０を介して０ボルトに接地されており、スイッチ素子１６１の１つ（「Ａ」と呼ぶ）は、入力端子１６０から１ボルトが印加されているので、このスイッチ素子Ａには、順バイアスが印加され、オン状態になる。すると、入出力端子１６０から１ボルトの電圧がスイッチ素子Ａを介して、入出力端子１６２に伝わり、入出力端子１６２の電位が上昇する。すると、Ａ以外のスイッチ素子には、逆バイアスが印加されるので、Ａ以外のスイッチ素子はオフ状態となる。このようにして、入出力端子１６２の電圧が適切な電圧になるような回路を付加することで、任意の１つのスイッチ素子の導電率を高くすることができる。抵抗素子またはトランジスタ１８０が入出力端子１６０側に付加され、入出力端子１６０にもバイアス電圧を与えるようなプログラミング方法も可能である。
図９は、本発明の別の実施例の構成を示す図である。本実施例は、図８のセレクタ回路に制御ゲートを付加したものである。図９を参照すると、本実施例のセレクタ回路は、複数の入出力端子１６０、複数のスイッチ素子１６１、トランジスタ、抵抗素子、またはそれらの組み合わせからなる回路１８０、トランジスタ１９０、定電圧源１８１、制御入力１９１、１つの入出力端子１６２を備えている。
図９に示す回路において、制御入力１９１により、トランジスタ１９０をオフにすることができる。これにより、スイッチ素子１６１のプログラミング時には入出力端子１６２に適正な電圧が印加されるように回路１８０を機能させ、逆にセレクタとして動作する際にはトランジスタ１９０をオフにすることで、回路１８０がセレクタの動作に影響しないようにすることができる。
図１０は、本発明の別の実施例として、図６から図９に示した本実施例のセレクタ回路の応用例の１つを示す図である。図１０を参照すると、本実施例の半導体集積回路は、複数の入力端子２００、前記のセレクタ回路２０１、論理回路２０２、出力端子２０３、グローバル配線２０４を備えている。配線２０４は他の論理回路との接続に用いられる長さが数十ミクロンから数ミリ程度の配線である。
図１０に示す回路において、セレクタ２０１により、入力端子２００のうちの１つが論理回路２０２の入力端子に接続される。論理回路の出力２０３は、セレクタ２０１がどの入力端子を選択するかによって動作が変わる。これにより、他の論理回路と接続される配線２０４と、論理回路２０２に接続を変更することができる。
図１１は、本発明の別の実施例として、図６から図９に示した本発明のセレクタ回路の応用例の１つを示す図である。図１１を参照すると、本実施例の半導体集積回路は、前述したセレクタ回路２１１、論理回路２０２、複数の出力端子２１３、他の論理回路と接続されたグローバル配線２０４を備えている。配線２０４は他の論理回路との接続に用いられる長さが数十ミクロンから数ミリ程度の配線である。図１１に示す回路では、セレクタ２１１により、論理回路２０２の出力を配線２０４の中の任意に選択した１つまたは複数の配線に伝播させることができる。
図１２は、本発明のスイッチ素子を適用したプログラム可能な論理回路（半導体集積回路）の一実施例の構成を示す図である。図１２を参照すると、本実施例は、複数の入力端子２２０、複数個のスイッチ素子２２１、論理ゲート２２２、出力端子２２３を備えている。ここで、入力端子２２０の本数がＭ本、論理ゲート２２２の入力端子の総数がＮ本だとすると、スイッチ素子２２１はこれら縦横の配線の各交点に１つずつ配置され、スイッチ素子２２１の総数はＭ×Ｎ個となる。
スイッチ素子２２１は、図１のビア１０３または図２のスイッチ素子１１８のように配線層に形成され、２端子間の導電率が変えられるものである。
図１２に示す回路は、ＮＡＮＤやインバータなどの単純なゲートが規則的に配置された論理回路（論理ゲート）２２２と、入出力される信号の接続を変更するスイッチ素子２２１によって、入力と出力の間の論理関数を変更することができる。
図１３（ａ）乃至図１３（ｄ）に、その構成例を示す。図１３は、本発明の配線構造を適用した、論理関数をプログラム可能な半導体集積回路の例である。図１３を参照すると、本実施例の半導体集積回路は、スイッチマトリクス４００、ＮＡＮＤゲート４０１〜４０４、インバータ４０５〜４０８、スイッチマトリクス４０９、スイッチマトリクス４１０を備えている。スイッチマトリクス４００、４０９、４１０の配線の交点には、図１または図２に示した構造のスイッチ素子を有する。
これら交点のうち、縦の配線と横の配線がスイッチ素子により接続される部分は黒い点４１１で示される。また、これら交点のうち黒い点４１１が付されて無いものは、縦の配線と横の配線を接続するスイッチ素子がオープンの状態で接続されていないことを示す。
図１３（ａ）は、この半導体集積回路を用いて半加算器を構成した例である。スイッチマトリクス４００、４０９、４１０を適切にプログラムすることで、論理ゲート４０１〜４０８の接続を変更し、図１３（ｂ）に示した半加算器と等価な回路を構成できる。
図１３（ｃ）は、この半導体集積回路を用いてイネーブル入力つきセットリセットフリップフロップを構成した例である。スイッチマトリクス４００、４０９、４１０を適切にプログラムすることで、論理ゲート４０１〜４０８の接続を変更し、図１３（ｄ）に示したフリップフロップ（イネーブル入力つきセットリセット）と等価な回路を構成できる。
図１４は、図１３に示した半導体集積回路のスイッチマトリクス４００、４０９、４１０の接続を変更する方法の一例を説明するための図である。図１４を参照すると、このスイッチマトリクスは、横方向の配線４２４、縦方向の配線４２２、スイッチ素子４２０、横方向の配線４２４を定電位に設定するためのトランジスタ４２６を備えている。ここで、スイッチ素子４２０は図１または図２に示した配線層中に形成されたスイッチ素子であり、縦配線と横配線の交点の数だけ配置される。例えば、縦の配線４２２がｍ本、横の配線４２４がｎ本の場合、このスイッチはｍ×ｎ個配置される。これらスイッチ素子の初期状態は全てオフであると仮定する。また、このスイッチ素子の２つある端子のうち、縦配線４２２に接続される側の端子に正の電圧を、横配線４２４に接続される側の端子に負の電圧を印加し、両端子間の電位差がしきい値ＶＴＨよりも大きい場合にスイッチがオン状態に遷移するものとする。
図１４に示す回路において、ターゲットとなるスイッチ素子４２０ａをオフ状態からオン状態にする場合には、スイッチ素子４２０ａと接続されている縦配線４２２ａにしきい値ＶＴＨよりも高い電圧（ここでは２ＶＴＨ）を印加する。さらに、スイッチ素子４２０ａと接続されている横配線４２４ａは、トランジスタ４２６ａをオンにすることにより接地する。すると、ターゲットとなるスイッチ素子４２０ａの両端子間には、スイッチ素子のしきい値ＶＴＨよりも高い電圧２ＶＴＨが印加されるので、スイッチがオン状態に遷移する。このとき、ターゲットとなるスイッチ素子４２０ａと接続されていない縦配線４２２には、しきい値ＶＴＨよりも低い電圧（ここではＶＴＨ）を印加し、スイッチ素子４２０ａと接続されていない横配線４２４は、トランジスタ４２６がオフ状態であり、縦配線４２２の電圧ＶＴＨが伝播している。そのため、縦配線４２２ａと横配線４２４に接続されている素子の両端子には、それぞれ２ＶＴＨとＶＴＨが印加されるため、端子間電圧はＶＴＨとなるが、この電圧はしきい値電圧をＶＴＨを超えないので、スイッチの状態は変わらない。また、縦配線４２２と横配線４２４ａに接続されている素子の両端子には、ＶＴＨと０ボルトが印加されるため、端子間電圧はＶＴＨとなるが、この電圧もしきい値電圧をＶＴＨ超えないので、スイッチの状態は変わらない。縦配線４２２と横配線４２４に接続されている素子の両端子にはＶＴＨが印加されるため、端子間電圧はゼロであり、スイッチの状態は変わらない。このようにして、任意に選択したスイッチ素子４２０ａの状態だけをオン状態に遷移させることができる。
図１５は、図１３に示した半導体集積回路のスイッチマトリクス４００、４０９、４１０の接続を変更する方法の一例を示す図である。図１５を参照すると、このスイッチマトリクスは、横方向の配線５０１、縦方向の配線５００、スイッチ素子５０４、縦配線５００とスイッチ素子５０４との間に直列に挿入されたトランジスタ５０５、トランジスタ５０５のゲート端子を制御するための制御線５０２を備えている。ここで、スイッチ素子５０４は、図１または図２に示した配線層中に形成されたスイッチ素子１０３、１１８であり、縦配線と横配線の交点の数だけ配置される。例えば、縦の配線５００がｍ本、横の配線５０１がｎ本の場合、このスイッチはｍ×ｎ個配置される。これらスイッチ素子の２つある端子のうち、縦配線５００に接続される側の端子に正の電圧を、横配線５０１に接続される側の端子に負の電圧を印加した場合にスイッチがオン状態に遷移し、逆方向に電圧を印加するとオフ状態に遷移するものとする。
図１５に示す回路において、ターゲットとなるスイッチ素子５０４ａをオン状態にして、縦配線５００ａと横配線５０１ａを接続する場合には、スイッチ素子５０４ａと接続されている縦配線５００ａに１ボルト程度の電圧が印加される。スイッチ素子５０４ａと接続されていない縦配線５００は接地される。さらに、スイッチ素子５０４ａと接続されているトランジスタ５０５ａのゲートには、トランジスタ５０５ａがオンになるように、制御端子５０２ａに電圧が印加される。そのほかの制御端子５０２は接地される。すると、縦配線５００ａと隣の縦配線５００の間に印加された電圧は、ターゲットとなるスイッチ素子５０４ａと、ターゲット以外のスイッチ素子５０４ｂによって抵抗分割され、スイッチ素子５０４ａには順方向バイアスが、スイッチ素子５０４ｂには逆方向バイアスが印加される。このとき、順方向バイアスが印加されたスイッチ素子５０４ａは、オン状態に遷移し、逆方向バイアスが印加されたスイッチ素子５０４ｂは、オフ状態に遷移する。逆方向バイアスが印加されたスイッチ素子５０４ｂが全てオフ状態に遷移した後は、横方向の配線５０１ａを接地して、スイッチ素子５０４ａに、さらに順方向バイアスを印加することが可能である。
このようにして、スイッチ素子５０４ａがオンとなり、スイッチ素子５０４ｂがオフとなることで、任意に選択した配線５００ａと配線５０１ａが接続される。このとき、制御信号５０２は接地されているため、トランジスタ５０５はオフ状態であり、スイッチ素子５０４の両端子間には電圧が印加されず、スイッチ素子５０４のインピーダンスは変化しない。このため、他の横方向の配線５０１に接続されるスイッチ素子には影響を及ぼさない。
図１６は、図１３に示した半導体集積回路のスイッチマトリクス４００、４０９、４１０の接続を変更する方法を説明するための図である。図１６を参照すると、このスイッチマトリクスは、横方向の配線５１１、縦方向の配線５１０、スイッチ素子５１３、スイッチ素子５１３のゲート端子を制御するための制御線５１２を備えている。ここで、スイッチ素子５１３は、図２に示した配線層中に形成されたスイッチ素子１１８であり、縦配線と横配線の交点の数だけ配置される。例えば、縦の配線５１０がｍ本、横の配線５１１がｎ本の場合、このスイッチは、ｍ×ｎ個配置される。
これらスイッチ素子５１３の３つある端子のうち、制御線５１２に接続されているゲート端子に正の電圧を印加し、縦配線５１０に接続される側の端子または横配線５１１に接続される側の端子の少なくともいずれか一方に負の電圧を印加した場合に、当該スイッチ素子５１３がオン状態に遷移し、逆方向に電圧を印加すると、オフ状態に遷移するものとする。
図１６に示す回路において、ターゲットとなるスイッチ素子５１３ａをオン状態にして、縦の配線５１０ａと横配線５１１ａを接続する場合には、スイッチ素子５１３ａと接続されている縦配線５１０ａは接地される。スイッチ素子５１３ａと接続されていない縦配線５１０には１ボルト程度の電圧が印加される。さらに、スイッチ素子５１３ａと接続されている制御端子５１２ａには１ボルト程度の電圧が印加される。そのほかの制御端子５１２は開放する。すると、スイッチ素子５１３ａの制御ゲートに正の電圧が印加され、縦配線５１０ａと接続されている端子は接地されるため、スイッチ素子５１３ａがオン状態になる。スイッチ素子５１３ｂは、制御ゲートと縦配線の両方に１ボルト程度の電圧が印加されているため状態は変わらない。制御端子５１２に接続されているスイッチ素子５１３は、制御端子が開放されているため、制御端子での電子の授受が行われないため、スイッチ素子の状態は変化しない。このようにして、スイッチ素子５１３ａがオンになることで、任意に選択した配線５１０ａと配線５１１ａが接続される。
図１７（Ａ）及び（Ｂ）は、図１３に示した半導体集積回路のスイッチマトリクス４００、４０９、４１０の立体構造の一実施例を示したものである。図１７（Ａ）及び（Ｂ）を参照すると、このスイッチマトリクスは、半導体基板１００、半導体基板１００上に形成された配線４３１、配線同士を接続（短絡）または開放するスイッチ素子４３２を備えている。また、スイッチ素子４３２は、配線層に２次元状または３次元状に配置され、半導体基板１００とは、別平面にスイッチマトリクス４３３を形成している。図１３における論理ゲート４０１〜４０８は、半導体基板１００上に形成されている。なお、図１７（Ａ）では、スイッチ素子４３２は、異なる配線層の配線４３１間の縦方向、図１７（Ｂ）では、スイッチ素子４３２は、縦と横の配線間（同一配線層）に設けられている。
一方、図１８は、本発明の比較例（本発明の構成を採用しない構成）をなすスイッチマトリクスの立体構造の一例を示す図である。図１８を参照すると、比較例によるスイッチマトリクス４３３は、半導体基板１００、配線４３１、半導体基板１００に形成されたメモリ素子４４２、半導体基板に形成されたパストランジスタ４４３を備えている。比較例によるスイッチマトリクスは、配線層だけでなく、半導体基板上のメモリ回路やパストランジスタを必要とし、論理ゲート４３０とは別の場所に形成されるため、面積が非常に大きくなる。また、パストランジスタのオン抵抗が大きいために信号の伝播遅延が大きくなる問題がある。さらに、今後は半導体基板上に形成された回路のリーク電流が大きくなることや、ソフトエラーによりメモリ素子に記憶されたコンフィグレーション情報が破壊されるなどの問題が起こることが予想される。このような理由から、図１７に示した、本発明に係るスイッチマトリクスは、面積、遅延、リーク電流、ソフトエラー耐性などの点で、従来の技術で構成したものよりも有利である。
図１９は、本発明の配線構造を適用したスイッチボックスの一実施例を示す図である。図１９を参照すると、本実施例のスイッチボックスは、複数の入出力端子２３０と、入出力端子２３０の中の２つの端子を接続する複数のスイッチ素子２３１を備えている。スイッチ素子２３１は、図１の１０３または図２の１１８のように配線層に形成され、２端子間の導電率が変えられるものである。
図１９に示す回路は、任意のスイッチ素子をオン状態にすることで、ある任意の入出力端子と、別の任意の入出力端子を接続するものである。また、複数のスイッチ素子をオン状態にすることで、ある１つの端子から入力された信号を、複数の配線ノードに出力することも可能である。
スイッチ素子２３１は、入出力端子２３０の中から選ばれる２端子の組み合わせ全てに対して配置されている場合もあり、または一部に対して配置されている場合もある。図１９は、４つの入出力端子２３０を有し、これらの中から選ばれる２端子の組み合わせ全てに対してスイッチが配置されている例である。このような、Ｎ個の入出力端子の中から全ての２端子の組み合わせに対してスイッチ素子が配置される場合は、スイッチ素子はＮＣ２個必要となる。
図２０は、本発明の配線構造を適用したプログラム可能な半導体集積回路の一実施例を示す図である。図２０を参照すると、本実施例の半導体集積回路は、複数の論理ブロック２４０、複数の論理ブロック２４０同士を接続するスイッチボックス２４１を備えている。
論理ブロック２４０は、図５のルックアップテーブルや、図１２のプログラム可能なスイッチと論理ゲートの組み合わせにより、入力と出力の間の論理関数が任意にプログラムできる構造になっている。スイッチ２４１は図６のセレクタや図１９のスイッチボックスが集まって出来ており、任意の入出力端子と別の任意の入出力端子を接続することが可能である。これらにより、任意の論理関数をプログラムした論理ブロック同士を任意に接続することで、所望の機能を実現する半導体集積回路を実現することができる。
図２１（Ａ）及び（Ｂ）は、本発明に係る配線構造を適用したメモリセルの一実施例の構成を示す図であり、（Ａ）は断面構成、（Ｂ）は回路構成を示している。図２１（Ａ）及び（Ｂ）を参照すると、本実施例のメモリセルは、半導体基板１００、半導体基板１００に形成されたトランジスタ２５１、第１の配線層１０１、第２の配線層１０２、導電率が変えられるビア１０３（２端子スイッチ素子）、ビット線２５５、ワード線２５６、プレート線２５７を備えている。
導電率が変えられるビア１０３（２端子スイッチ素子）は、図１を参照して説明したように、金属硫化物などの電解質材料を含んでおり、端子間に印加される電圧または流れる電流により、端子付近で金属物質を析出または溶解させて端子間の導電率を変えることができる。この導電率が変えられるビア１０３の一側の端子は、トランジスタ２５１のソース端子またはドレイン端子に接続されている。また、トランジスタ２５１のソース端子またはドレイン端子のうち、ビア１０３に接続されていない側の端子は、ビット線２５５またはプレート線２５７に接続される。さらに、ビット線２５５またはプレート線２５７のうちトランジスタ２５１に接続されていない側の線は、ビア１０３の端子のうちトランジスタ２５１と接続されていない側の端子と接続される。トランジスタ２５１のゲート端子はワード線２５６に接続されている。
このような構造のメモリセルを複数個有する半導体集積回路において、各メモリセルのビアの導電率を予めプログラムしておき、ある１つのメモリセルのワード線２５６の電圧を操作することで、トランジスタ２５１をオン状態とし、この状態でビット線２５５とプレート線２５７の間の導電率を検出することで、プログラムされている情報を読み出すことができる。
また、プログラム時には、ある１つのメモリセルのワード線２５６の電圧を操作することで、トランジスタ２５１をオン状態とし、この状態でビット線２５５とプレート線２５７の間に適正な電圧を印加するか電流を流すことで、ビア１０３の導電率を変えることができる。このように、本発明の配線構造を応用することで、情報の記憶を行うメモリ回路が実現できる。
図２２（Ａ）及び図２２（Ｂ）は、本発明の配線構造を適用したメモリセルの別の実施例の構成を示す図であり、（Ａ）は断面構成、（Ｂ）は回路構成を示している。図２２（Ａ）及び（Ｂ）を参照すると、本実施例のメモリセルは、半導体基板１００、半導体基板１００に形成されたトランジスタ２５１、第１の配線層１１１、第２の配線層１１２、金属硫化物などを含む電解質材料１１３、電解質材料１１３中の金属析出物の量を制御するためのゲート端子１１６、ビット線２５５、ワード線２５６、プレート線２５７を備えている。
電解質材料１１３とゲート１１６は、図２に示したように、第１の配線層１１１の２つの配線を短絡または開放させる機能を有する。電解質材料１１３は、金属硫化物などを含んでおり、端子間に印加される電圧または流れる電流により、端子付近で金属物質を析出または溶解させて、端子間の導電率を変えることができる。この電解質材料１１３と接する端子の１つは、トランジスタ２５１のソース端子またはドレイン端子に接続されている。また、トランジスタ２５１のソース端子またはドレイン端子のうち、電解質材料１１３と接する端子に接続されていない側の端子は、ビット線２５５またはプレート線２５７に接続される。さらに、ビット線２５５またはプレート線２５７のうちトランジスタ２５１に接続されていない側の線は、電解質材料１１３に接する端子のうちトランジスタ２５１と接続されていない側の端子と接続される。トランジスタ２５１のゲート端子はワード線２５６に接続される。
このような構造のメモリセルを複数個有する半導体集積回路において、各メモリセルの電解質材料１１３の導電率を予めプログラムしておき、ある１つのメモリセルのワード線２５６の電圧を操作することで、トランジスタ２５１をオン状態にし、この状態でビット線２５５とプレート線２５７の間の導電率を検出することで、プログラムされている情報を読み出すことができる。
また、プログラム時には、ビット線２５５、プレート線２５７、ゲート端子１１６の間に適正な電圧を印加するか電流を流すことで、電解質材料１１３の導電率を変えることができる。このように、本発明の配線構造を応用することで、情報の記憶を行うメモリ回路が実現できる。
図２３は、本発明のメモリセルを用いたメモリセルアレイの一実施例の構成を示す図である。図２３を参照すると、このメモリセルアレイは、ビット線２５５、ワード線２５６、スイッチ素子２５８、アクセストランジスタ２５１、プレート線２５７を備えている。スイッチ素子２５８とアクセストランジスタ２５１は、図２１または図２２に示したメモリセルを構成し、ビット線とワード線の交点の数だけ配置される。例えば、ビット線２５５がｍ本、ワード線２５６がｎ本の場合、このスイッチは、ｍ×ｎ個、マトリクス状に配置される。
図２３に示す回路において、メモリセルの情報の書き換えは、ターゲットとなるメモリセルのスイッチ素子のインピーダンスを変えることによって実現される。本実施例では、ワード線２５６ａに、１ボルトから２ボルト程度の電圧が印加される。すると、アクセストランジスタ２５１ａがオン状態になり、スイッチ素子２５８ａの２端子間に、ビット線２５５の電圧とプレート線２５７の電圧がそれぞれ印加される。このとき、スイッチ素子に順方向バイアスが印加されていると、スイッチ素子２５８ａのインピーダンスは小さくなり、逆方向バイアスが印加されていると、インピーダンスは大きくなる。他のワード線２５６ｂは接地されているので、アクセストランジスタ２５１ｂはオフ状態であり、スイッチ素子２５８ｂの２端子間には電圧は印加されず、インピーダンスは変化しない。
このようにして、任意に選択したワード線に接続されているメモリセルのインピーダンスだけを変えることができる。
また、このメモリセルに書き込まれている情報を読み出す際には、読み出し対象のメモリセルが接続するワード線２５６ａに１ボルトから２ボルト程度の電圧を印加してアクセストランジスタ２５１ａをオン状態にし、プレート線２５７を接地電位とし、ビット線２５５を１ボルトから２ボルト程度の電圧にプリチャージする。このとき、スイッチ素子２５８ａのインピーダンスが高ければ、ビット線２５５の電圧は、それぞれ１ボルトから２ボルト程度の電圧が現れ、逆に、スイッチ素子２５８ａのインピーダンスが低ければ、ビット線２５５には、０ボルト近辺の電圧が現れる。
このように、ビット線に現れる電圧を検出することで、選択したワードのメモリセルに書き込まれている情報を読み出すことができる。また、選択されていないメモリセルのアクセストランジスタ２５１ｂはオフ状態であるため、スイッチ素子２５８ｂの状態がこの読み出し操作に対して影響を及ぼすことは無い。
図２３に示すメモリセルアレイは、前記したスイッチマトリクスとは異なり、あるビット線２５５に接続されている複数のメモリセルは、全て共通のプレート線２５７に接続されている。つまり、対になっているビット線２５５とプレート線２５７の間の導電率を変えることができるが、任意の２本の配線を接続することはできない。
図２４は、本発明の配線構造を適用したメモリセルの書き込み回路または読み出し回路の一実施例の構成を示す図である。図２４を参照すると、本実施例のメモリセルの書き込み回路または読み出し回路は、電流源２７０、スイッチ素子２５８を含有するメモリセル２７１、参照電圧２７３、電圧比較器２７４、出力端子２７５を備えている。
図２４に示す回路において、電流源２７０により、メモリセル２７１に電流が流され、このとき、メモリセル２７１の中のスイッチ素子２５８の導電率により、メモリセル２７１に現れる電圧が変化する。電圧比較器２７４は、メモリセル２７１に現れる電圧と、参照電圧２７３とを電圧比較し、メモリセル２７１に現れる電圧が参照電圧２７３よりも高いか低いかを判定する。例えば、スイッチ素子２５８の導電率を所望の導電率まで高くしたい場合、電流源２７０からメモリセル２７１に電流を流し込むことで、スイッチ素子２５８の導電率を徐々に高くすると、メモリセル２７１に現れる電圧は徐々に低下する。メモリセル２７１に現れる電圧が、参照電圧２７３よりも小さくなると、電圧比較器２７４の出力端子２７５の値が変化するので、これにより、メモリセル２７１の導電率が所望の値まで上がったことを判別できる。
逆に、メモリセル２７１の導電率を低くしたい場合には、メモリセル２７１に現れる電圧が徐々に上昇するので、この電圧が参照電圧２７３よりも高くなるタイミングを検出することで、所望の導電率に達したことが判別できる。このようにして、本発明の回路を用いることで、メモリセルの導電率が所望の値にプログラムされたかを判別することができる。
図２５は、図２４のメモリセルの書き込み回路または読み出し回路において、参照電圧をレプリカメモリセルで発生させる構成の一実施例を示す図である。図２５を参照すると、本実施例のメモリセルの書き込みまたは読み出し回路は、２つの電流源２７０、スイッチ素子２５８を有するメモリセル２７１、抵抗素子またはトランジスタなど一定の導電率を有する素子２８５を有するレプリカメモリセル２８４、電圧比較器２７４、出力端子２７５を備えている。レプリカメモリセル２８４は、メモリセル２７１のスイッチ素子２５８を、導電率が一定の素子２８５で置き換えた構成を有する。
図２５に示す回路においては、スイッチ素子２５８を有するメモリセル２７１と、導電率が固定のレプリカメモリセル２８４の双方に同じ電流を流し、両者に現れる電圧の大小関係を電圧比較器２７４で比較することで、メモリセル２７１の導電率とレプリカメモリセル２８４の導電率のいずれが高いかを判別することができる。例えば、レプリカメモリセル２８４の導電率を、メモリセル２７１をプログラムする際の目標となる導電率に設定することで、メモリセル２７１の導電率が目標の導電率に到達したか否かを判別できる。かかるプログラミング回路により、メモリセルの導電率が所望の値にプログラムされたかを判別することができる。さらに、導電率が異なるレプリカメモリセル２８４を複数備えることで、導電率が異なる複数のレプリカメモリセルと、メモリセル２７１の導電率の比較を行うことが可能となり、導電率の違いを、アナログ情報や多値情報に割り当てることで、アナログ情報や多値情報の判別が可能となる。レプリカメモリセル２８４が備える抵抗素子２８５のインピーダンスは、好ましくは、スイッチ素子２５８のオン抵抗よりも大きく、オフ抵抗よりも小さく設定される。
図２６は、本発明の配線構造を適用したメモリセルの書き込み回路または読み出し回路の別の実施例の構成を示す図である。図２６を参照すると、本発明のメモリセルの書き込みまたは読み出し回路は、電圧源２９０、スイッチ素子２５８を有するメモリセル２７１、参照電流２９２、電流比較器２９３、出力端子２９４を備えている。
図２６に示す回路では、電圧源２９０からメモリセル２７１に電圧を印加することで、スイッチ素子２５８の導電率に依存して電流が流れる。その電流が参照電流２９２よりも大きいか小さいかを電流比較器２９３で比較することで、スイッチ素子の導電率が所望の導電率よりも高いか低いかを判別することができる。
図２７は、図２６のメモリセルの書き込みまたは読み出し回路において、参照電流をレプリカメモリセルで発生させる一例を示す図である。図２７を参照すると、本発明のメモリセルの書き込みまたは読み出し回路は、２つの電圧源２９０、スイッチ素子２５８を有するメモリセル２７１、抵抗素子またはトランジスタなど一定の導電率を有する素子２８５を有するレプリカメモリセル２８４、電流比較器２９３、出力端子２９４を備えている。
図２７に示す回路では、メモリセル２７１とレプリカメモリセル２８４に同じ電圧を印加し、両者に流れる電流の大小関係を比較することで、メモリセル２７１の導電率がレプリカメモリセル２８４の導電率よりも高いか低いかを判別する。レプリカメモリセル２８４に目標値となる導電率の素子を配置しておくことで、メモリセル２７１が目標の導電率に到達したか否かを判別できる。さらに、メモリセル２７１の導電率をアナログ情報または多値情報に対応させ、導電率が異なるレプリカメモリセルを複数個用意し、それらのレプリカメモリセルとメモリセル２７１の導電率を比較することで、メモリセルの導電率をアナログ的に扱い、アナログ情報や多値情報の判別が可能となる。
図２８は、図２５に示したメモリの書き込み回路及びメモリセルアレイの詳細な回路構成の一例を示す図である。図２８を参照すると、メモリの書き込み回路は、データ入力４５０をデータ端子Ｄに入力し書き込みパルス４５１をクロック端子に入力し正転出力（Ｑ）４６６と反転出力（／Ｑ）４５２を出力する非同期リセット入力付きＤ型フリップフロップ４７１と、データ入力４５０をインバータ４７８で反転した信号をデータ端子Ｄに入力し書き込みパルス４５１をクロック端子に入力し正転出力（Ｑ）４５３と反転出力（／Ｑ）４６７を出力する非同期リセット入力付きＤ型フリップフロップ４７２と、ソースが電源に接続され、ゲートに、Ｄ型フリップフロップ４７１の反転出力４５２を入力するｐＭＯＳスイッチ（トランジスタ）４５４と、ソースが接地され、ゲートにＤ型フリップフロップ４７２の正転出力４５３を入力するｎＭＯＳスイッチ４５５と、ｐＭＯＳスイッチ４５４のドレインに接続されたｐＭＯＳカレントミラー回路４５６と、ｎＭＯＳスイッチ４５５のドレインに接続されたｎＭＯＳカレントミラー４５７を備えている。
メモリセルアレイ４６１は、ビット線２５５、参照線４５９、プレート線２５７、複数のメモリセル２７１から構成されている。メモリセル２７１は、アクセストランジスタ２５１と、スイッチ素子２５８を有し、アクセストランジスタ２５１のゲートはワード線に接続され、ソース及びドレインの一方はビット線に接続され、ソース及びドレインの他方はスイッチ素子２５８の一端に接続され、スイッチ素子２５８の他端は、プレート線２５７に接続されている。
メモリの書き込み回路は、２つのレプリカメモリセル（図２５参照）を有し、第１のレプリカメモリセル２８４ａは、ダミーアクセストランジスタ４７４とリファレンス抵抗素子２８５ａを有し、第２のレプリカメモリセル２８４ｂは、ダミーアクセストランジスタ４７７とリファレンス抵抗２８５ｂを備えている。第１のレプリカメモリセル２８４ａのダミーアクセストランジスタ４７４と、第２のレプリカメモリセル２８４ｂのダミーアクセストランジスタ４７７は、ソースとドレインの一方が参照線４５９に共通に接続され、ゲートには、データ入力４５０とデータ入力４５０をインバータ４７９で反転した信号がそれぞれ入力されている。第１のレプリカメモリセル２８４ａのスイッチ素子２８５ａと第２のレプリカメモリセル２８４ｂのスイッチ素子２８５ｂの第１及び第２の端子の一方は、プレート線２５７に共通に接続され、第１及び第２の端子の他方は、ダミーアクセストランジスタ４７４、４７７のソースとドレインの他方に接続されている。プレート線２５７とグランド間には、ｎＭＯＳスイッチ４６８が挿入され、ｎＭＯＳスイッチ４６８のゲートには、Ｄ型フリップフロップ４７１の正転出力４６６が入力され、オンのときプレート線２５７をグランド電位とする。プレート線２５７と電源ＶＤＤ間には、ｐＭＯＳスイッチ４６９が挿入され、ｐＭＯＳスイッチ４６９のゲートには、Ｄ型フリップフロップ４７２の反転出力４６７が入力され、オンのときプレート線２５７を電源電位とする。参照線４５９は、ｐＭＯＳカレントミラー回路４５６とｎＭＯＳカレントミラー回路４５７のトランジスタ対の一方のトランジスタ（ソースとドレインが接続されたトランジスタ）のドレインに接続されている。ビット線２５５は、ｐＭＯＳカレントミラー回路４５６とｎＭＯＳカレントミラー回路４５７のトランジスタ対の他方のトランジスタのドレインに接続されている。選択されたメモリセル２７１が接続されるビット線２５５に流れる電流と、選択されたレプリカメモリセル２８４が接続される参照線４５９に流れる電流（ミラー電流）は等しく設定される。電圧比較回路２７４は、ビット線２５５と参照線４５９の電圧を比較し、出力は、Ｄ型フリップフロップ４７１、４７２のリセット端子Ｒに接続されている。
スイッチ素子２５８は、図１または図２に示した、配線層に形成されたスイッチ素子である。ダミーアクセストランジスタ４７４、４７７は、メモリセル２７１のアクセストランジスタ２５１と同じ特性をもつ素子である。リファレンス抵抗素子２８５ａ、２８５ｂは、メモリセル２７１のスイッチ素子２５８の抵抗値を設定する際の目標となる抵抗値を持つ素子であり、リファレンス抵抗２８５ｂのインピーダンスは、リファレンス抵抗２８５ａのインピーダンスよりも大きい。図２８に示す書き込み回路の動作について説明する。
図２８に示す回路において、データ入力４５０に”１”を設定して書き込み動作を行う場合、スイッチ素子２５８のインピーダンスを、リファレンス抵抗の抵抗値よりも低くなるようにプログラミングを行う。例えば、データ４５０を”１”に設定し、書き込みパルス入力４５１に、立ち上がりエッジが入力されると、出力４５２が”０”に、出力４６６が”１”になる。すると、ｐＭＯＳスイッチ４５４がオンとなり、ｐＭＯＳカレントミラー回路４５６に電流が供給される。また、ｎＭＯＳスイッチ４６８がオンとなり、プレート線２５７が接地電位となる。
ワード線２５６（選択ワード線２５６はＨレベル、他のワード線はＬレベル）によって選択されたメモリセル２７１のアクセストランジスタ２５１はオン状態であり、ｐＭＯＳカレントミラー回路４５６から供給される電流は、ビット線２５５を経由し、メモリセル２７１のアクセストランジスタ２５１と、スイッチ素子２５８を経由して、プレート線２５７に流れる。また、データ４５０を”１”に設定したとき、第１のレプリカメモリセル２８４ａのアクセストランジスタ４７４がオンし、第１のレプリカメモリセル２８４ａが選択される。
このとき、選択されたメモリセル２７１のスイッチ素子２５８には、順方向バイアスが印加されるので、選択されたメモリセル２７１のスイッチ素子２５８のインピーダンスは徐々に小さくなる。
一方、ｐＭＯＳカレントミラー回路４５６から供給される電流は、参照線４５９を経由して、レプリカメモリセル２８４ａに流れ込む。ｐＭＯＳカレントミラー回路４５６は、メモリセル２７１に流れ込む電流と同じ電流を、参照線４５９からレプリカメモリセル２８４ａに流し込むため、抵抗素子（リファレンス抵抗）２８５ａのインピーダンスが、メモリセル２７１のスイッチ素子２５８のインピーダンスよりも小さければ、参照線４５９の電圧は、ビット線２５５の電圧よりも小さくなり、逆に、リファレンス抵抗２８５ａのインピーダンスがメモリセル２７１のスイッチ素子２５８のインピーダンスよりも大きければ、参照線４５９の電圧はビット線２５５の電圧よりも大きくなる。
このため、メモリセル２７１のスイッチ素子２５８に、順方向バイアスが印加され、メモリセル２７１のスイッチ素子２５８のインピーダンスが徐々に小さくなり、メモリセル２７１のスイッチ素子２５８のインピーダンスがリファレンス抵抗２８５ａのインピーダンスよりも低くなったところで、電圧比較器２７４の出力４７０が”１”になる。
すると、Ｄ型フリップフロップ４７１の出力がリセットされ、反転出力（／Ｑ）４５２が”１”に、正転出力（Ｑ）４６６が”０”となり、ｐＭＯＳスイッチ４５４がオフし、ビット線２５５への電流の供給が停止され、同時に、ｎＭＯＳスイッチ４６８がオフし、プレート線２５７もオープン状態となり、スイッチ素子２５８のプログラミングが終了する。
逆に、データ４５０を”０”に設定し、書き込みパルス入力４５１に立ち上がりエッジが入力されると、Ｄ型フリップフロップ４７２の正転出力４５３が”１”に、反転出力４６７が”０”になる。すると、ｎＭＯＳスイッチ４５５がオンし、ｎＭＯＳカレントミラー４５７が活性化される。また、ｐＭＯＳスイッチ４６９がオンとなり、プレート線２５７に電流が供給される。
ワード線２５６により任意に選択されたメモリセル２７１のアクセストランジスタ２５１はオン状態であり、ｐＭＯＳスイッチ４６９からプレート線２５７を介して供給される電流は、選択されたメモリセル２７１のスイッチ素子２５８とアクセストランジスタ２５１を経由してビット線２５５に流れる。
このとき、メモリセル２７１のスイッチ素子２５８には逆方向バイアスが印加されるので、スイッチ素子２５８のインピーダンスは徐々に大きくなる。
一方、選択された第２のレプリカメモリセル２８４ｂ（データ入力４５０：”０”でダミーアクセストランジスタ４７７がオンされる）から参照線４５９を経由して、ｎＭＯＳ型カレントミラー回路４５７に流れ込む。ここで、ｎＭＯＳ型カレントミラー回路４５７は、メモリセル２７１に流れる電流と同じ電流を、レプリカメモリセル２８４ｂにも流し込もうとする。このため、リファレンス抵抗２８５ｂのインピーダンスがスイッチ素子２５８のインピーダンスよりも大きければ、参照線４５９の電圧はビット線２５５の電圧よりも小さくなり、逆に、リファレンス抵抗２８５ｂのインピーダンスがスイッチ素子２５８のインピーダンスよりも小さければ、参照線４５９の電圧はビット線２５５の電圧よりも大きくなる。
このため、メモリセル２７１のスイッチ素子２５８に逆方向バイアスが印加され、スイッチ素子２５８のインピーダンスが徐々に大きくなり、スイッチ素子２５８のインピーダンスがリファレンス抵抗２８５ｂのインピーダンスよりも高くなったところで、比較器２７４の出力４７０が”１”になる。すると、Ｄ型フリップフロップ４７２の出力がリセットされ、正転出力４５３は”０”、反転出力４６７は”１”となり、ｐＭＯＳスイッチ４６９がオフし、プレート線２５７への電流の供給が停止され、同時に、ｎＭＯＳスイッチ４５５がオフし、ビット線２５５もオープン状態となり、スイッチ素子２５８のプログラミングが終了する。
このようにして、図２８に示した回路構成により、データ４５０に”１”を設定して書き込み動作を行った場合には、スイッチ素子２５８のインピーダンスが、リファレンス抵抗２８５ａのインピーダンスに設定され、データ４５０に”０”を設定して書き込み動作を行った場合には、スイッチ素子２５８のインピーダンスが、リファレンス抵抗２８５ｂのインピーダンスに設定される。
図２８に示した回路を用いることで、スイッチ素子２５８を任意のインピーダンスに精度良く調整できる。このため、多値情報の書き込みや、書き込み動作による素子へのストレスを軽減、特性のばらつきが大きい素子に対してプログラミング動作を保障することなどに効果がある。
図２９は、本発明の配線構造を適用したメモリセルの構成の一実施例を示す図である。図２９を参照すると、本発明のメモリセルは、交差接続した二つのインバータ（ｐＭＯＳトランジスタＭＰ１、ｎＭＯＳトランジスタＭＮ１と、ｐＭＯＳトランジスタＭＰ２、ｎＭＯＳトランジスタＭＮ２）からなるフリップフロップを有するＳＲＡＭセル３１０、２つのスイッチ素子３１１ａ、３１１ｂ、制御線３１３を備えている。３１７ａ、３１７ｂはアクセストランジスタであり、ゲートにはワード線（不図示）が接続され、ワード線が高電位のときオンし、フリップフロップをビット線対（不図示）に接続する。スイッチ素子３１１ａ、３１１ｂは、図１の１０３または図２の１１８に示したような構造であり、内部に電解質材料やカルコゲナイド材料を備えている。スイッチ素子３１１ａ、３１１ｂのオン抵抗は、二つのインバータを構成するｐＭＯＳトランジスタＭＰ１、ＭＰ２のオン抵抗よりも高い。
図２９の回路では、電源が供給されている時には、通常のＳＲＡＭとして動作し、電源がオフの時、スイッチ素子３１１に情報を導電率として記憶する。再び、電源がオンになった場合には、スイッチ素子３１１の導電率の違いにより、ノード３１４および３１５の電圧レベルが設定される。例えば、電源がオンの状態で、端子３１４が”Ｈ”（電源電圧）、端子３１５が”Ｌ”（接地）の状態であったとする。ここで、制御線３１３を電源電圧と接地電圧の中間の電位にすることで、スイッチ素子３１１ａには順方向バイアスが、スイッチ素子３１１ｂには逆方向バイアスが印加される。この状態で、電源電圧をオフにすると、ＳＲＡＭセルの記憶内容は失われるが、スイッチ素子３１１ａは導電率が高い状態を、スイッチ素子３１１ｂは導電率が低い状態を維持している。
次に再び電源が投入されるときに、制御線３１３を電源電圧と等しくなるように設定することで、ＳＲＡＭセルの端子３１４は高い導電率で電源に接続され、端子３１５が低い導電率で電源に接続されるため、ＳＲＡＭセルの端子３１４と３１５の電圧にはアンバランスが生じ、このアンバランスがＳＲＡＭセルのインバータの交差接続構成により増幅され、最終的にノード３１４には”Ｈ”が設定され、ノード３１５には”Ｌ”が設定される。
このようにして、本発明のメモリセルは、電源を断しても記憶を保持し、電源を再投入した際に、元の記憶内容を修復させるＳＲＡＭセルを実現することが可能である。
さらに、スイッチ素子３１１は、配線層に形成されるため、通常のＳＲＡＭセルに対して、メモリセル面積を増やすことなく、不揮発メモリを実現できる。
図３０は、本発明の配線構造を適用したメモリセルの他の実施例の構成を示す図である。図３０を参照すると、本発明のメモリセルは、ＳＲＡＭセル３１０、２つのトランジスタ３２１ａ、３２１ｂ、２つのスイッチ素子３２２ａ、３２２ｂ、バイアス電圧を与える制御線３１３を備えている。スイッチ素子３２２ａ、３２２ｂは、図１の１０３または図２の１１８に示したものと同一の構成とされ、内部に電解質材料やカルコゲナイド材料を備えている。
図３０の回路の動作は、図２９に示した回路の動作と同じであり、電源が投入されている間は、通常のＳＲＡＭとして動作し、電源が断されると、スイッチ素子３２２が導電率を変化させることで情報を記憶し、電源が再投入されると、元の記憶内容を書き戻す。
ただし、図３０の回路は、図２９の回路と異なり、ノード３１４、３１５と、スイッチ素子３２２ａ、３２２ｂ間にそれぞれ、トランジスタ３２１ａ、３２１ｂが付加されている。
通常動作時は、これらのトランジスタ３２１ａ、３２１ｂをオフ状態にして、スイッチ素子３２２が動作に影響を及ぼさないようにすることが可能である。電源を切る直前に、これらのトランジスタ３２１ａ、３２１ｂをオンにして、スイッチ素子３２２ａ、３２２ｂに情報を書き込み、電源を再投入した際にも、ＳＲＡＭセル３１０に記憶を書き戻すまでの間、これらのトランジスタ３２１ａ、３２１ｂをオンにすることで、スイッチ素子３２２ａ、３２２ｂの導電率の違いにより、ノード３１４および３１５に、電圧のアンバランスを生じさせる。このアンバランスが、ＳＲＡＭセルの交差接続されたフリップフロップにより増幅され、最終的に、ノード３１４と３１５に、元の記憶内容が設定される。このようにして、本発明のメモリセルは、電源を切っても記憶を保持し、電源を再投入した際に元の記憶内容を修復させるＳＲＡＭセルを実現することが可能である。
図３１は、本発明の配線構造の一実施例を示す図である。図３１を参照すると、本発明の配線構造は、横方向の配線４８０、縦方向の配線４８１、縦方向の配線と横方向の配線の交点に配置されたスイッチ素子２３２（例えば図１９の２３２参照）を備えている。スイッチ素子２３２は、図１のスイッチ素子１０３または図２のスイッチ素子１１８と同様、配線層に形成されたスイッチ素子を有し、図１９に示したように、４方向の配線の接続を任意に切り替えることが出来る。スイッチ素子２３２をプログラムすることで、任意の配線４８３を形成することができる。
図３２は、本発明の配線構造とスイッチ素子の配置の他の例を示す図である。図３２を参照すると、本発明の配線構造は縦方向の配線５４３、横方向の配線５４４、縦配線５４３と横配線５４４の交点に配置されたスイッチ素子５４０、横配線５４４に配置されたスイッチ素子５４１、縦配線５４３に配置されたスイッチ素子５４２を備えている。図３２において、スイッチ素子５４０〜５４２は、図１または図２に示した構造を有する。縦配線５４３と横配線５４４は、互いに異なる配線層に形成されている場合と、同じ層に形成されている場合がある。縦配線５４３と横配線５４４が異なる配線層に形成される場合には、横配線５４４同士を接続するスイッチ素子５４１と縦配線５４３同士を接続するスイッチ素子５４２が図２で示された構造であり、縦配線５４３と横配線５４４を接続するスイッチ素子５４０が、図１に示したように異なる配線層同士を接続するビアの形状を有している。
一方、縦配線５４３と横配線５４４が同じ配線層に形成される場合には、スイッチ素子５４０、５４１、５４２が、図２で示された構造を有する。図示したような層構造と、スイッチ素子の配置により、図３１に示したような任意の配線をプログラムできる集積回路を構成することができる。なお、同一配線層の配線間に配線される配線間のスイッチ素子は、第１、第２配線層についてみると、１μｍ〜１０ｍｍ程度としてもよい。層の配線抵抗が異なる場合、配線抵抗の相対的に小さい配線層の方が、配線抵抗の相対的に大きい配線層よりもスイッチ素子とスイッチ素子の間隔は長く設定される。縦配線５４３と横配線５４４の配線間隔は、例えば１μｍ〜１０μｍ程度としてもよい。
図３３は、図３２の配線構造およびスイッチの配置を示す図であり、縦配線５４３と横配線５４４が異なる層に形成された構成例を立体的に表したものである。
図３４は、本発明の配線構造の断面の一実施例を示す図である。図３４を参照すると、本発明の配線構造は、半導体基板１００、半導体基板と配線層または層が異なる配線層同士を接続するビア１２６、配線層１１１、１１２、５５０、配線層中に形成されたスイッチ素子１１８、スイッチ素子の導電率を制御するための制御ゲート１１６を備えている。スイッチ素子は、図２に示した構造であり、制御ゲート１１６の電圧を制御することで、任意にオン状態１１８ｄまたはオフ状態１１８ｃに設定することができる。
一般に、集積回路の配線層は、半導体基板に近い配線層が局所的な配線に用いられ、上層の配線ほど大きなブロック同士を接続するグローバル配線として用いられる。このように、集積回路の配線は層ごとに信号を伝播する距離が異なる階層構造を成している。
本発明に係る配線構造では、配線の接続と開放を任意にプログラムすることができるので、配線の階層構造を任意にプログラムすることができる。この特徴を応用することで、必要に応じて無駄の無い最適な回路構成を実現することができる。
図３５は、本発明の配線構造を用いたメモリセルの構成の一実施例を示す図である。図３５を参照すると、このメモリセルは、第１のスイッチ素子５６０と、第２のスイッチ素子５６１と、入出力端子５６２と、第１の電圧源５６３と、第２の電圧源５６４を備えている。スイッチ素子５６１、５６２は、図１または図２に示したスイッチ素子である。スイッチ素子５６１、５６２は共に、図の上側の端子に負の電圧、下側の端子に正の電圧（以下、「順方向バイアス」と呼ぶ）を印加すると、スイッチがオン状態になり、逆向きの電圧（「逆方向バイアス」と呼ぶ）を印加するとオフ状態になる。また、第１の電圧源５６３の電圧は、第２の電圧源５６４の電圧よりも高く設定されている。
図３５に示す回路において、入出力端子５６２に、第１の電圧源５６３の電圧よりも高い電圧を入力すると、スイッチ素子５６０には順方向バイアスが印加される。また、スイッチ素子５６１には逆方向バイアスが印加されるので、スイッチ素子５６０がオン状態になり、スイッチ素子５６１がオフ状態になる。この状態で、入出力端子５６２を開放すると、入出力端子５６２には、第１の電圧源５６３の電圧が現れる。逆に、入出力端子５６２に、第２の電圧源５６４の電圧よりも低い電圧を入力すると、スイッチ素子５６１には、順方向バイアスが印加される。また、スイッチ素子５６０には、逆方向バイアスが印加されるので、スイッチ素子５６１がオン状態になり、スイッチ素子５６０がオフ状態になる。この状態で、入出力端子５６２を開放すると、入出力端子５６２には、第２の電圧源５６４の電圧が現れる。また、入出力端子５６２を開放した状態で電源を切ると、２つのスイッチ素子は状態を保つことができる。ここで、第１の電圧源５６３の電圧が論理値”１”に対応する電圧であり、第２の電圧源５６４の電圧が論理値”０”に対応する電圧であると想定すると、この回路は、不揮発メモリ回路として機能する。
図３６は、本発明のスイッチ素子を用いて、異なる２つの配線層を接続した配線構造の立体構造を模式的に示した図である。図３６を参照すると、本発明の配線構造は、第１の配線層１０１、第２の配線１０２、第１の配線１０１と第２の配線１０２を接続するスイッチ素子１０３を複数個備える。複数個のスイッチ素子１０３を並列に配置することで、スイッチ素子が１個の場合と比べ、例えば電流によるストレス（エレクトロマイグレーション）に対する耐性が高くなるほか、スイッチ素子の１つまたは複数が破壊された場合でも動作が可能となり、さらに素子の欠陥による製造歩留まりの悪化を改善することが可能である。
［別の実施例］
図３８は、本発明の配線構造の別の実施例を示す図である。図３８には、ＦＰＧＡなどで用いられている再構成可能なスイッチ回路が示されている。図３８を参照すると、再構成可能なスイッチ回路は、半導体基板１１００と該基板上に形成された論理回路、演算回路、アナログ回路、メモリ回路などの電子回路１１２０、２端子間の接続をオンまたはオフに変更可能なスイッチ回路１１２１、電子回路１１２０とスイッチ回路１１２１を接続するためのコンタクトまたはビア１１２２および配線１１２３から構成される。スイッチ回路１１２１がオン状態にプログラムされていれば、電子回路１１２０ａと１１２０ｂが互いに接続され、スイッチ回路１１２１がオフ状態にプログラムされていれば、電子回路１１２０ａと１１２０ｂの接続は断たれる。
図３９は、図３８の該スイッチ回路１１２１の構成例を示す図である。図３９（ａ）には、ＳＲＡＭ（スタティックランダムアクセスメモリ）１１２４と、パストランジスタ１１２５で、スイッチ回路１１２１を構成した例が示されており、図３９（ｂ）には、フリップフロップ回路１１２８とパストランジスタ１１２５でスイッチ回路１１２１を構成した例が示されている。
これらのトランジスタを用いた回路によって、スイッチ回路１１２１を構成する場合は、図３８に示したように、スイッチ回路１１２１を半導体基板１１００に形成する必要があり、該スイッチ回路が半導体基板上で一定の面積を占有することになる。ＦＰＧＡでは一般的に、スイッチ回路が半導体基板の半分程度の面積を占有しており、チップ面積が大きくなり、コスト増加の主因となっている。
図４０は、本発明による再構成可能なスイッチ回路の実施例の構成を示す図である。図４０（ａ）は、図１を参照して説明した２端子素子を用いたスイッチ回路であり、図４０（ｂ）は、図２を参照して説明した３端子素子を用いたスイッチ回路である。
図４０（ａ）を参照すると、本実施例の再構成可能なスイッチ回路は、半導体基板１１００と該基板上に形成された論理回路、演算回路、アナログ回路、メモリ回路などの電子回路１１２０、２端子間の接続をオンまたはオフに変更可能なスイッチ機能を有するビア１１０３、該ビア１１０３と電子回路１１２０を接続するためのコンタクト１１２２および配線１１２３から構成される。該ビア１１０３がオン状態にプログラムされていれば、電子回路１１２０ａと１１２０ｂが互いに接続され、該ビア１１０３がオフ状態にプログラムされていれば、電子回路１１２０ａと１１２０ｂの接続は断たれる。
また、図４０（ｂ）を参照すると、本実施例の再構成可能なスイッチ回路は、半導体基板１１００と該基板上に形成された論理回路、演算回路、アナログ回路、メモリ回路などの電子回路１１２０、金属イオンを含有する電解質材料１１１３、該電解質材料と接するように配置されているゲート電極１１１６、該電解質材料１１１３と電子回路１１２０を接続するためのコンタクト１１２２および配線１１２３から構成される。電解質材料１１１３中の、配線１１２３ａおよび配線１１２３ｂと接する部分に金属物質が析出し、これら金属析出物同士が接触して、配線１１２３ａと配線１１２３ｂの間がオン状態にプログラムされていれば、電子回路１１２０ａと１１２０ｂが互いに接続され、該電解質材料中に配線１１２３ａと１１２３ｂを接続させるための金属析出物が十分に存在せず、配線１１２３ａと１１２３ｂの間がオフ状態にプログラムされていれば、電子回路１１２０ａと１１２０ｂの接続は断たれる。
図４０を参照して説明した実施例の再構成可能なスイッチ回路を用いることにより、半導体基板１１００上に回路を形成することなく、配線間のスイッチ機能を提供することが可能であり、ＦＰＧＡなどのプログラム可能な半導体集積回路において、チップ面積を大幅に減らすことが可能であり、低コストでプログラム可能な半導体集積回路を実現することができる。
図４１は、図１を参照して説明したスイッチ機能を有するビア（以下、「２端子スイッチ素子」と呼ぶ）のプログラムを行うための回路の一実施例を示す図である。図４１を参照すると、この実施例のプログラミング回路は、２端子スイッチ素子１１０３、ｐＭＯＳトランジスタ１２０３、１２０５、ｎＭＯＳトランジスタ１２０４、１２０６、制御入力端子１２０７、１２０８、１２０９、１２１０、電圧源１２１１、１２１２から構成される。電圧源１２１１および１２１２から供給される電圧は、論理信号の伝播に用いる信号電圧よりも高いものとする。トランジスタ１２０３、１２０４、１２０５、１２０６は、論理信号を扱う通常のトランジスタよりも、高い電圧を扱うため、耐圧が高いトランジスタであることが好ましい。また、２端子スイッチ素子１１０３は、端子１２０１（以下、「アノード」と呼ぶ）の電圧が、端子１２０２（以下、「カソード」と呼ぶ）の電圧よりも高い（以下、「フォワードバイアス」または「順方向バイアス」と呼ぶ）ときにオン状態にプログラムされ、アノード１２０１の電圧が、カソード１２０２の電圧よりも低い（以下、「リバースバイアス」または「逆方向バイアス」と呼ぶ）ときにオフ状態にプログラムされるものとする。
ここで、端子１２０７と１２０８をＬ（ｌｏｗ ｌｅｖｅｌ）に、端子１２０９と１２１０をＨ（ｈｉｇｈ ｌｅｖｅｌ）に設定すると、スイッチ素子１１０３のアノード１２０１には、電圧源１２１１から電圧が供給され、カソード１２０２は接地され、スイッチ素子１１０３はフォワードバイアスの状態となる。ここで、電圧源１２１１から供給される電圧が、スイッチ素子１１０３のしきい値電圧よりも高ければ、スイッチ素子１１０３はオン状態にプログラムされる。また、端子１２０７と１２０８をＨに、端子１２０９と１２１０をＬに設定すると、スイッチ素子１１０３のアノード１２０１は接地され、カソード１２０２は電圧源１２１２から電圧が供給され、スイッチ素子１１０３はリバースバイアスの状態になる。ここで、電圧源１２１２から供給される電圧が、スイッチ素子１１０３のしきい値電圧よりも高ければ、スイッチ素子１１０３はオフ状態にプログラムされる。
このように、図４１に示した回路を用いることで、２端子スイッチ素子１１０３をオン状態またはオフ状態の任意の状態にプログラムすることが可能である。
プログラム可能な２端子素子としては、従来から、アンチヒューズがある。しかしながら、アンチヒューズには極性が無いため、プログラミング回路のバイアスは単方向にしか印加できない構造を有する。
本発明のスイッチ素子は、極性を有しており、プログラムするときには極性に注意する必要がある。また、本発明のスイッチ素子は再プログラムが可能であるが、再プログラムを行うためには、双方向からバイアス電圧を印加するための回路が必要となる。
図４１に示した回路は、再プログラム可能であるというこのスイッチの特徴を利用するために、不可欠な基本回路である。
また、アンチヒューズでは、一度オン状態にしたスイッチをオフ状態に戻すことが出来ないが、本発明のスイッチでは、オン状態のスイッチに対して適切な電圧を印加することで、オフ状態に戻すことができる。ここで、オン状態のスイッチ素子をオフ状態にするために、スイッチ素子の端子間に電圧を印加すると、端子間に電流が流れる。
本発明のスイッチ素子では、通常、オン抵抗が低いために、スイッチの端子間に電圧を印加しようとすると、スイッチに流れる電流は大きくなる。そのため、オン状態のスイッチ素子をオフ状態に戻すためには、図４１のトランジスタ１２０４および１２０５には電流駆動能力が高いトランジスタが必要となる。この点でも、アンチヒューズのプログラミング回路とは異なる。
図４２は、並列に接続された複数個の２端子スイッチ素子をプログラムするための回路の一実施例の構成を示す図である。図４２を参照すると、この実施例のプログラミング回路は、２端子スイッチ素子１１０３、ｐＭＯＳトランジスタ１２０３、１２０５、ｎＭＯＳトランジスタ１２０４、１２０６、制御入力端子１２０７、１２０８、１２０９、１２１０、電圧源１２１１、１２１２、選択トランジスタ１２１５、制御入力端子１２１６を備えて構成されている。
ここで、端子１２０７と１２０８をＬ（ｌｏｗレベル）に、端子１２０９と１２１０をＨ（ｈｉｇｈレベル）に、端子１２１６ａと端子１２１６ｃをＬに、端子１２１６ｂをＨに設定すると、スイッチ素子１１０３ｂのアノード１２０１ｂには、電圧源１２１１から電圧が供給され、カソード１２０２は接地され、スイッチ素子１１０３ｂはフォワードバイアスの状態となる。ここで、電圧源１２１１から供給される電圧が、スイッチ素子１１０３のしきい値電圧よりも高ければ、スイッチ素子１１０３ｂはオン状態にプログラムされる。また、選択トランジスタ１２１５ａと１２１５ｃはオフ状態のため、電圧源１２１１からの電圧は遮断され、スイッチ素子１１０３ａと１１０３ｃのアノード端子１２０１ａおよび１２０１ｃには電圧が印加されないので、スイッチの状態は変化しない。また、端子１２０７と１２０８をＨに、端子１２０９と１２１０をＬに、端子１２１６ａと端子１２１６ｃをＬに、端子１２１６ｂをＨに設定すると、スイッチ素子１１０３ｂのアノード１２０１ｂは接地され、カソード１２０２は電圧源１２１２から電圧が供給され、スイッチ素子１１０３ｂはリバースバイアスの状態になる。ここで、電圧源１２１２から供給される電圧が、スイッチ素子１１０３のしきい値電圧よりも高ければ、スイッチ素子１１０３ｂはオフ状態にプログラムされる。
このように、図４２に示した回路を用いることにより、並列に接続された複数の２端子スイッチ素子１１０３ａ〜１１０３ｃを、オン状態またはオフ状態の任意の状態にプログラムすることが可能である。
図４３は、図２で説明した３端子スイッチ素子１１８の、プログラムを行う回路の一実施例を示している。図４３を参照すると、この実施例のプログラミング回路は、３端子スイッチ素子１１１８、ｐＭＯＳトランジスタ１２２０、１２２２、１２２４、ｎＭＯＳトランジスタ１２２１、１２２３、１２２５、制御入力端子１２２６、１２２７、１２２８、１２２９、１２３０、１２３１、電圧源１２３２、１２３３、１２３４から構成される。また、３端子スイッチ素子１１１８は、端子１１１６（以下、「ゲート」と呼ぶ）の電圧が、端子１１１４および端子１１１５（以下、「ソース」、「ドレイン」と呼ぶ）の電圧よりも高い（以下、「フォワードバイアス」または「順方向バイアス」と呼ぶ）ときにオン状態にプログラムされ、ゲート１１１６の電圧が、ソース１１１４およびドレイン１１１５の電圧よりも低い（以下、「リバースバイアス」または「逆方向バイアス」と呼ぶ）ときにオフ状態にプログラムされるものとする。
ここで、端子１２３０と１２３１をＬに、端子１２２６、１２２７、１２２８、１２２９をＨに設定すると、スイッチ素子１１１８のゲート１１１６には、電圧源１２３４から電圧が供給され、ソース１１１４とドレイン１１１５は接地され、スイッチ素子１１１８はフォワードバイアスの状態となる。
ここで、電圧源１２３４から供給される電圧が、スイッチ素子１１１８のしきい値電圧よりも高ければ、スイッチ素子１１１８はオン状態にプログラムされる。また、端子１２３０と１２３１をＨに、端子１２２６、１２２７、１２２８、１２２９をＬに設定すると、スイッチ素子１１１８のゲート１１１６は接地され、ソース１１１４およびドレイン１１１５は電圧源１２３２および１２３３から電圧が供給され、スイッチ素子１１１８はリバースバイアスの状態になる。
ここで、電圧源１２３２および１２３３から供給される電圧が、スイッチ素子１１１８のしきい値電圧よりも高ければ、スイッチ素子１１１８はオフ状態にプログラムされる。
このように、図４３で説明した回路を用いることで、３端子スイッチ素子１１１８をオン状態またはオフ状態の任意の状態にプログラムすることが可能である。
図４４は、並列に接続された複数の２端子スイッチ素子１１０３のプログラムを行う回路の一実施例の構成を示したものである。図４４を参照すると、この実施例のプログラミング回路は、２端子スイッチ素子１１０３ａ、１１０３ｂ、１１０３ｃ、１１０３ｄ、ｐＭＯＳトランジスタ１２５２、１２５８、ｎＭＯＳトランジスタ１２５５、制御入力端子１２５１、１２５４ａ、１２５４ｂ、１２５４ｃ、１２５４ｄ、１２５７、電圧源１２５３、１２５９、配線１２５０、１２５６ａ、１２５６ｂ、１２５６ｃ、１２５６ｄから構成される。１２０１は２端子スイッチ素子１１０３のアノード端子であり、１２０２ａ、１２０２ｂ、１２０２ｃ、１２０２ｄはそれぞれ、スイッチ素子１１０３ａ、１１０３ｂ、１１０３ｃ、１１０３ｄのカソード端子である。
以下では、一例として、スイッチ素子１１０３ｂをオン状態にプログラムする場合を説明する。初期状態では、入力１２５１と入力１２５７はＨレベル、入力１２５４ａ、１２５４ｂ、１２５４ｃ、１２５４ｄはＬレベルである。入力１２５１をＬレベルにすると、配線１２５６ａ、１２５６ｂ、１２５６ｃ、１２５６ｄにそれぞれ、トランジスタ１２５２を通して、電圧源１２５３から電圧が供給される。ここでは、電圧源１２５３から供給される電圧をＶｐｐ／２とする。
次に、入力１２５１をＨレベルにし、入力１２５４ｂをＨレベルにする。すると、配線１２５６ｂはトランジスタ１２５５ｂを介して接地される。ここまでの操作により、配線１２５６ａ、１２５６ｃ、１２５６ｄの電圧はＶｐｐ／２、配線１２５６ｂの電圧は０（グランド電位）となる。
次に、入力１２５４ｂをＬレベルに戻し、入力１２５７をＬレベルにすると、２端子スイッチ素子１１０３のアノード１２０１には、トランジスタ１２５８を介して電圧源１２５９の電圧が供給される。ここで、電圧源１２５９の電圧をＶｐｐとすると、スイッチ素子１１０３ａ、１１０３ｃ、１１０３ｄのカソード端子１２０２ａ、１２０２ｃ、１２０２ｄの電圧はＶｐｐ／２であることから、これらスイッチ素子の２端子間の電位差は、Ｖｐｐ／２となり、スイッチ素子１１０３ｂのカソード端子１２０２ｂの電圧は０であることから、スイッチ素子１１０３ｂの２端子間には、電位差Ｖｐｐが印加される。
ここで、この２端子素子のしきい値が、Ｖｐｐ／２とＶｐｐの間にあると仮定すると、スイッチ素子１１０３ｂは２端子間の電位差がしきい値を超えているため、オン状態にプログラムされ、スイッチ素子１１０３ａ、１１０３ｃ、１１０３ｄの２端子間の電位差は、しきい値を超えていないため状態は変化しない。以上のように、並列に接続された複数の２端子スイッチ素子の中から、任意に選択したスイッチ素子をオン状態にプログラムすることができる。また、通常動作時に論理信号の伝播のために用いる電圧は、２端子素子１１０３のしきい値電圧よりも低いことが好ましい。
図４５は、マトリクス状に縦横に並列に接続された複数の２端子スイッチ素子（以下、「スイッチマトリクス」と呼ぶ）のプログラムを行う回路の一実施例の構成を示したものである。図４５を参照すると、本実施例のプログラミング回路は、２端子スイッチ素子１１０３ａａ、１１０３ａｂ、１１０３ａｃ、１１０３ａｄ、１１０３ｂａ、１１０３ｂｂ、１１０３ｂｃ、１１０３ｂｄ、１１０３ｃａ、１１０３ｃｂ、１１０３ｃｃ、１１０３ｃｄ、ｐＭＯＳトランジスタ１２５２、１２５８ａ、１２５８ｂ、１２５８ｃ、ｎＭＯＳトランジスタ１２５５ａ、１２５５ｂ、１２５５ｃ、１２５５ｄ、制御入力端子１２５１、１２５４ａ、１２５４ｂ、１２５４ｃ、１２５４ｄ、１２５７ａ、１２５７ｂ、１２５７ｃ、電圧源１２５３、１２５９、配線１２５０ａ、１２５０ｂ、１２５０ｃ、１２５６ａ、１２５６ｂ、１２５６ｃ、１２５６ｄから構成される。
１２０１は２端子スイッチ素子１１０３のアノード端子であり、１２０２はスイッチ素子１１０３のカソード端子である。
以下では、一例として、スイッチ素子１１０３ｂｂをオン状態にプログラムする場合について説明する。初期状態では、入力１２５１と入力１２５７ａ、１２５７ｂ、１２５７ｃはＨレベル、入力１２５４ａ、１２５４ｂ、１２５４ｃ、１２５４ｄはＬレベルである。入力１２５１をＬレベルにすると、配線１２５６ａ、１２５６ｂ、１２５６ｃ、１２５６ｄにそれぞれ、トランジスタ１２５２を通して、電圧源１２５３から電圧が供給される。ここで、電圧源１２５３から供給される電圧をＶｐｐ／２とすると、配線１２５６ａ、１２５６ｂ、１２５６ｃ、１２５６ｄの電圧は全てＶｐｐ／２にチャージアップされる。
次に、入力１２５１をＨレベルにし、入力１２５４ｂをＨレベルにする。すると、配線１２５６ｂはトランジスタ１２５５ｂを介して接地される。ここまでの操作により、配線１２５６ａ、１２５６ｃ、１２５６ｄの電圧はＶｐｐ／２、配線１２５６ｂの電圧は０となる。次に、入力１２５４ｂをＬレベルに戻し、入力１２５７ｂをＬレベルにすると、２端子スイッチ素子１１０３ｂａ、１１０３ｂｂ、１１０３ｂｃ、１１０３ｂｄのアノード１２０１ｂには、トランジスタ１２５８ｂを介して電圧源１２５９の電圧が供給される。ここで、電圧源１２５９の電圧をＶｐｐとすると、スイッチ素子１１０３ｂａ、１１０３ｂｃ、１１０３ｂｄのカソード端子１２０２ｂａ、１２０２ｂｃ、１２０２ｂｄの電圧はＶｐｐ／２であることから、これらスイッチ素子の２端子間の電位差は、Ｖｐｐ／２となり、スイッチ素子１１０３ｂｂのカソード端子１２０２ｂｂの電圧は０であることから、スイッチ素子１１０３ｂｂの２端子間には電位差Ｖｐｐが印加される。
ここで、この２端子素子のしきい値が、Ｖｐｐ／２とＶｐｐの間にあると仮定すると、スイッチ素子１１０３ｂｂは２端子間の電位差がしきい値を超えているためオン状態にプログラムされ、スイッチ素子１１０３ｂａ、１１０３ｂｃ、１１０３ｂｄの２端子間の電位差はしきい値を越えていないため状態は変化しない。
また、トランジスタ１２５８ａと１２５８ｃはオンにさせていないため、スイッチ素子１１０３ａａ、１１０３ａｂ、１１０３ａｃ、１１０３ａｄ、１１０３ｃａ、１１０３ｃｂ、１１０３ｃｃ、１１０３ｃｄのアノード端子１２０１ａと１２０１ｃの電圧は０であり、これらスイッチ素子の２端子間にはＶｐｐ／２以上の電位差が生じないため、これらのスイッチのプログラミング状態も変化しない。
以上のように、並列に接続された複数の２端子スイッチ素子の中から、任意に選択したスイッチ素子をオン状態にプログラムすることができる。また、通常動作時に論理信号の伝播のために用いる電圧は、２端子素子１１０３のしきい値電圧よりも低いことが好ましい。
図４６は、スイッチマトリクスの接続状態をオフ状態にする回路の一実施例の構成を示したものである。図４６を参照すると、本実施例のプログラミング回路は、２端子スイッチ素子１１０３ａａ、１１０３ａｂ、１１０３ａｃ、１１０３ａｄ、１１０３ｂａ、１１０３ｂｂ、１１０３ｂｃ、１１０３ｂｄ、１１０３ｃａ、１１０３ｃｂ、１１０３ｃｃ、１１０３ｃｄ、ｐＭＯＳトランジスタ１２６０、ｎＭＯＳトランジスタ１２６４ａ、１２６４ｂ、１２６４ｃ、制御入力端子１２６１、１２６３ａ、１２６３ｂ、１２６３ｃ、電圧源１２６２、配線１２５０ａ、１２５０ｂ、１２５０ｃ、１２５６ａ、１２５６ｂ、１２５６ｃ、１２５６ｄから構成される。１２０１は２端子スイッチ素子１１０３のアノード端子であり、１２０２はスイッチ素子１１０３のカソード端子である。
初期状態では、入力端子１２６１はＨレベル、入力端子１２６３ａ、１２６３ｂ、１２６３ｃは全てＬレベルである。
ここで、スイッチ素子１１０３ｂａ、１１０３ｂｂ、１１０３ｂｃ、１１０３ｂｄをオフ状態にプログラムする場合について説明する。この場合、入力端子１２６１をＬレベルに、入力端子１２６３ｂをＨレベルに設定すると、配線１２５６ａ、１２５６ｂ、１２５６ｃ、１２５６ｄには、トランジスタ１２６０を通して電圧源１２６２の電圧が供給され、スイッチ素子１１０３ｂａ、１１０３ｂｂ、１１０３ｂｃ、１１０３ｂｄのカソード端子１２０２ｂａ、１２０２ｂｂ、１２０２ｂｃ、１２０２ｂｄには、電圧源１２６２の電圧が供給される。また、アノード端子１２０１ｂは、トランジスタ１２６４ｂを介して接地される。
この状態では、スイッチ素子１１０３ｂａ、１１０３ｂｂ、１１０３ｂｃ、１１０３ｂｄには、逆バイアスが印加され、２端子間の電圧がしきい値電圧を越えていれば、スイッチ素子１１０３ｂａ、１１０３ｂｂ、１１０３ｂｃ、１１０３ｂｄはオフ状態にプログラムされる。
また、スイッチ素子１１０３ａａ、１１０３ａｂ、１１０３ａｃ、１１０３ａｄ、１１０３ｂａ、１１０３ｂｂ、１１０３ｂｃ、１１０３ｂｄ、１１０３ｃａ、１１０３ｃｂ、１１０３ｃｃ、１１０３ｃｄの全てをオフ状態にプログラムする場合には、入力端子１２６１をＬレベルに、入力端子１２６３ａ、１２６３ｂ、１２６３ｃをＨレベルに設定する。配線１２５６ａ、１２５６ｂ、１２５６ｃ、１２５６ｄにはトランジスタ１２６０を通して電圧源１２６２の電圧が供給され、全てのスイッチ素子１１０３のカソード端子１２０２ａａ、１２０２ａｂ、１２０２ａｃ、１２０２ａｄ、１２０２ｂａ、１２０２ｂｂ、１２０２ｂｃ、１２０２ｂｄ、１２０２ｃａ、１２０２ｃｂ、１２０２ｃｃ、１２０２ｃｄには電圧源１２６２の電圧が供給される。また、アノード端子１２０１ａ、１２０１ｂ、１２０１ｃは、トランジスタ１２６４ａ、１２６４ｂ、１２６４ｃを通して接地される。この状態では、全てのスイッチ素子１１０３に逆バイアスが印加され、２端子間の電圧がしきい値電圧を越えていれば、スイッチ素子１１０３ａａ、１１０３ａｂ、１１０３ａｃ、１１０３ａｄ、１１０３ｂａ、１１０３ｂｂ、１１０３ｂｃ、１１０３ｂｄ、１１０３ｃａ、１１０３ｃｂ、１１０３ｃｃ、１１０３ｃｄの全てがオフ状態にプログラムされる。
図４７は、本発明のスイッチマトリクスおよび、そのプログラミング回路を用いた、プログラム可能な２入力論理回路の構成の一例を示す図である。図４７を参照すると、本実施例のプログラム可能な論理回路は、プログラミング回路１２７０、１２７１、第１の配線１２５０ａ〜１２５０ｆ、第２の配線１２５６ａ〜１２５６ｅ、セレクタ回路１２７３、インバータ１２７４、制御信号入力端子１２７２、から構成され、配線１２５０と配線１２５６の各交差部には、２端子スイッチ素子１１０３が配置され、該スイッチ素子１１０３のアノード端子１２０１は第１の配線１２５０ａ〜１２５０ｆのいずれか１本に接続され、該スイッチ素子１１０３のカソード端子１２０２は、第２の配線１２５６ａ〜１２５６ｅのいずれか１本に接続されている。プログラミング回路１２７０、１２７１は、図４５と図４６を参照して説明した、プログラミング回路、消去回路に対応する。
セレクタ回路１２７３は、１２５６ｃの論理値が“Ｌ”（ｌｏｗ）レベルの場合には、１２５６ａの論理値を１２５６ｄに出力し、１２５６ｃの論理値が“Ｈ”（ｈｉｇｈ）レベルの場合には、１２５６ｂの論理値を１２５６ｄに出力する。インバータ１２７４は、１２５６ｄの論理値を反転した値を１２５６ｅに出力する。
図４７に示した回路は、配線１２５０と配線１２５６の接続を変更することで、任意の２入力論理関数を実現することができる。
図４８は、セレクタとインバータを用いて、ＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲ、ＸＯＲ、ＸＮＯＲ論理を実現した回路構成の一例を示す図である。例えば、ＡＮＤ論理を実現する場合、入力Ａが“Ｌ”レベルの場合には０が選択されて出力されるので、出力は“Ｌ”レベルに、入力Ａが“Ｈ”レベルの場合には、“Ｂ”が出力される。従って、ＡとＢの両方が“Ｈ”レベルの場合のみ、“Ｈ”レベルが出力される。また、セレクタ１２７３の各入力端子に入力される値を変更することで、ＯＲ論理やＸＯＲ論理などを構成できる。
図４８の回路において、例えば、配線１２５０ａにＡという論理値、配線１２５０ｂにＢという論理値を与え、１２５０ｃは常に“Ｌ”レベル（論理値０）であると仮定する。ここで、プログラミング回路１２７０および１２７１を用いて、配線１２５０ａと配線１２５６ｃ、配線１２５０ｂと配線１２５６ｂ、配線１２５０ｃと配線１２５６ａ、配線１２５６ｄと配線１２５０ｄ、配線１２５６ｅと配線１２５０ｅがそれぞれ接続されるように、２端子スイッチ素子１１０３をプログラムすると、論理値Ａと論理値Ｂが共に“Ｈ”レベルの場合のみ、配線１２５６ｄに“Ｈ”レベルが現れる。このようにして、ＡＮＤ論理が実現される。
また、同様に、配線１２５０ａにＡという論理値、配線１２５０ｂにＢという論理値を与え、１２５０ｆは常に“Ｈ”レベル（論理値１）であると仮定して、配線１２５０ａと配線１２５６ｃ、配線１２５０ｆと配線１２５６ａ、配線１２５０ｃと配線１２５６ｂ、配線１２５６ｄと配線１２５０ｄ、配線１２５６ｅと配線１２５０ｅがそれぞれ接続されるように、２端子スイッチ素子１１０３をプログラムすると、論理値Ａまたは論理値Ｂの少なくともどちらか一方が“Ｈ”レベルの場合に、配線１２５６ｄに“Ｈ”レベルが現れる。このようにして、ＯＲ論理が実現される。
以上説明したように、本発明の２端子スイッチマトリクスとそのプログラミング回路を用いることで、任意の２入力論理関数を実現できるプログラム可能な論理回路が構成される。
図４７に示した回路では、セレクタ１２７３とインバータ１２７４は、出力をハイインピーダンスにすることができる３ステート回路を用いて、スイッチマトリクスのプログラミングを行う際には制御入力１２７２からの入力信号により、セレクタ１２７３とインバータ１２７４の出力をハイインピーダンスにして、これらの回路の出力が、配線１２５６ｄと配線１２５６ｅの信号レベルに影響を与えないようにすることが望ましい。
図４９は、本発明に係る２端子スイッチマトリクスと、それを応用したプログラム可能な論理回路を組み合わせた、フィールドプログラマブル論理回路の一実施例の構成を示す図である。図４９を参照すると、本実施例のフィールドプログラマブル論理回路は、セレクタ１２７３とインバータ１２７４を有する複数のプログラム可能な論理回路１２８１、縦方向の配線１２５６、横方向の配線１２５０、２端子スイッチ素子１１０３を有し、縦方向の配線１２５６と横方向の配線１２５０の各交点をオン状態またはオフ状態に任意にプログラム可能なスイッチマトリクス１２８３、２端子スイッチ素子１１０３を有し、横方向の配線１２５０とプログラム可能な論理回路１２８１の各端子の接続をオン状態またはオフ状態に任意にプログラム可能なスイッチマトリクス１２８４、横方向の配線、縦方向の配線１２５６同士または横方向の配線１２５０同士の接続をオン状態またはオフ状態の任意の状態にプログラム可能なスイッチ回路１２８２、から構成される。
スイッチマトリクス１２８３および１２８４は、縦方向の配線と横方向の配線の各交点に２端子スイッチ素子１１０３が配置され、該スイッチ素子の２つの端子がそれぞれ、縦方向の配線と横方向の配線に接続された構造を有する。
また、スイッチ１２８２は、スイッチ素子１１０３が、パストランジスタ１２８０のソースおよびドレイン端子と並列に接続された構造を有する。
複数個あるプログラム可能な論理回路１２８１に、それぞれ任意の論理関数をプログラムし、スイッチマトリクス１２８３、１２８４と、スイッチ１２８５の接続状態を変更して、複数個あるプログラム可能な論理回路１２８１の相互接続を任意にプログラムすることで、複雑な論理関数を有する論理回路を構成することができる。
図５０は、図４９で示したフィールドプログラマブル論理回路の、スイッチマトリクス１２８３およびスイッチ回路１２８５のプログラミング回路を説明するための図である。
図５０を参照すると、本実施例のフィールドプログラマブル論理回路のプログラミング回路は、スイッチマトリクス１２８３、スイッチ回路１２８５、縦方向の配線１２５６、横方向の配線１２５０、ｐＭＯＳトランジスタ１２９０、１２９２、１２９４、ｎＭＯＳトランジスタ１２９１、１２９３、１２９５、制御信号入力端子１２９６ａ、１２９６ｂ、１２９６ｃ、電圧源１２９７から構成される。電圧源１２９７は、スイッチ素子１１０３のしきい値電圧よりも高い電圧Ｖｐｐを供給する。
ここで、スイッチマトリクス１２８３の中の、スイッチ素子１１０３ａをオン状態にプログラムする場合を考える。トランジスタ１２９０と１２９５をオン状態に、トランジスタ１２９１、１２９２、１２９３、１２９４はオフ状態に設定し、縦方向の配線１２５６ａ、１２５６ｃ、１２５６ｘ、１２５６ｙ、横方向の配線１２５０ａ、１２５０ｃには、電圧源１２９７から供給される電圧Ｖｐｐの半分の電圧Ｖｐｐ／２を印加する。
また、制御信号入力１２９６ａ、１２９６ｂ、１２９６ｃは、全て“Ｈ”レベルとし、トランジスタ１２８０は、全てオン状態にする。すると、横方向の配線１２５０ｂからは電圧Ｖｐｐがスイッチ素子１１０３ａのアノード端子に供給され、縦方向の配線１２５６ｂを通じてスイッチ素子１１０３ｂのカソード端子は接地される。
ここで、スイッチ素子１１０３ａの２端子間には、しきい値を超える電圧Ｖｐｐが印加されるため、スイッチ素子１１０３ａはオン状態にプログラムされる。その他のスイッチ素子には、少なくとも片側の端子にＶｐｐ／２の電圧が印加されているため、２端子間の電位差はＶｐｐ／２以下となるため、スイッチの接続状態は変化しない。
このようにして、スイッチマトリクス１２８３の中の任意のスイッチ素子をプログラムすることができる。
スイッチマトリクス１２８３の中のスイッチ素子を全てオフ状態にプログラム（消去）するには、縦方向の配線１２５６の全てに、Ｖｐｐを印加し、横方向の全ての配線を接地し、トランジスタ１２８０は全てオンになるように制御信号入力１２９６ａ、１２９６ｂ、１２９６ｃは全て“Ｈ”レベルにする。
すると、スイッチ素子１１０３のカソード側には縦方向の配線１２５６を介してＶｐｐが印加され、該スイッチ素子のアノード側は、トランジスタ１２８０を介して接地される。このため、スイッチ素子１１０３のプログラミング状態は消去され、オフ状態に設定される。
次に、スイッチ１２８５の中の、スイッチ素子１１０３ｂをプログラムする場合を考える。トランジスタ１２９０と１２９３をオン状態に、トランジスタ１２９１、１２９２、１２９４、１２９５は全てオフ状態に、縦の配線１２５６は全てＶｐｐ／２の電位に設定し、制御入力信号１２９６ａと１２９６ｃは“Ｈ”レベルに、制御入力信号１２９６ｂは“Ｌ”レベルに設定する。
すると、スイッチ素子１１０３ｂの片側の端子には、トランジスタ１２９０を通して電圧Ｖｐｐが供給され、スイッチ素子１１０３ｂのもう片方の端子は、トランジスタ１２９３を通して接地される。スイッチ素子１１０３ｂと直列に接続されている他のスイッチ素子は、それらのスイッチ素子と並列に接続されているトランジスタ１２８０ａ、１２８０ｃがオン状態のため、これらスイッチ素子の端子間には電圧がかからない。
また、横方向の配線１２５０と縦方向の配線１２５６の交点に接続されているスイッチ素子に関しては、縦方向の配線１２５６にＶｐｐ／２の電圧が印加されているため、スイッチ素子の２端子間の電位差はＶｐｐ／２以下であり、これら交点のスイッチ素子のプログラミング状態は変化しない。
このようにして、スイッチ１２８５のなかから、任意に選択したスイッチ素子１１０３ｂのプログラミング状態を変化させることができる。
図５１は、本発明によるスイッチマトリクスのプログラミングの状態を検証（ベリファイ）するための回路の一例を示す図である。図５１を参照すると、この実施例の検証回路は、２端子スイッチ素子１１０３、縦方向の配線１２５６、横方向の配線１２５０、ｎＭＯＳトランジスタ１２５５、１３０６、ｐＭＯＳトランジスタ１３０１、１３０３、１３０５、入力端子１２５４、１３００、１３０２、１３０４、出力端子１３０７から構成される。この検証回路を用いることで、オン状態にプログラムされているべきスイッチが全てオン状態になっているかを行単位で検証することができる。
例えば、スイッチ素子１１０３ａａと１１０３ａｃをオン状態にプログラムしたと仮定する。これを確認するためには、入力端子１３００に“Ｌ”レベルのパルスを与え、トランジスタ１３０１を通して縦の配線１２５６を全てプリチャージする。次に、検証したいプログラミングパターンを入力（１２５４）する。例えば、ここでは、１１０３ａａと１１０３ａｃをオン状態にプログラムしたので、それらの列に対応する入力１２５４ａと入力１２５４ｃに“Ｈ”レベルを、それ以外の入力１２５４ｂと１２５４ｄは“Ｌ”レベルにする。
すると、縦の配線１２５６ａと１２５６ｃはトランジスタ１２５４ａと１２５４ｃを介して接地され、その電位がゼロになる。次に、入力１３０２に“Ｌ”レベルのパルスを与えると、トランジスタ１３０３を介して、出力１３０７がプリチャージされる。ここでは、１２５６ｂと１２５６ｄが“Ｈ”レベルにプリチャージされたままであるが、１２５６ａと１２５６ｃは電位がゼロなので、トランジスタ１３０６ａと１３０６ｃはオフであり、出力１３０７はプリチャージされたまま“Ｈ”レベルを保つ。
次に、入力１２５４全てを“Ｌ”レベルに戻し、入力１３０４ａを“Ｌ”レベルにすると、トランジスタ１３０５ａを介して配線１２５０ａが“Ｈ”レベルになる。ここで、スイッチ素子１１０３ａａと１１０３ａｃがオン状態にプログラムされていれば、これらのスイッチ素子を通して配線１２５６ａと１２５６ｃが“Ｈ”レベルになる。
すると、トランジスタ１３０６ａ〜１３０６ｄが全てオンになり、出力１３０７は接地され、“Ｌ”レベルになる。もしここで、スイッチ素子１１０３ａａまたは１１０３ａｃが正常にプログラムされずにオフ状態のままであれば、配線１２５６ａまたは配線１２５６ｃが“Ｌ”レベルのままとなり、トランジスタ１３０６ａまたは１３０６ｃがオフ状態のままとなる。
すると、出力１３０７は“Ｈ”レベルのままとなり、本来オン状態にプログラムされているはずのスイッチがオフ状態であることを検出できる。ここで、これらの動作に用いられる信号電圧は、２端子素子１１０３のしきい値電圧よりも低いことが好ましい。
図５２は、スイッチマトリクスのプログラミングの状態を検証（ベリファイ）するための回路の一実施例の構成を示す図である。図５２を参照すると、この実施例の検証回路は、２端子スイッチ素子１１０３、縦方向の配線１２５６、横方向の配線１２５０、ｎＭＯＳトランジスタ１２５５、１３１２、ｐＭＯＳトランジスタ１３０１、１３０５、１３１１、入力端子１２５４、１３００、１３０４、１３１０、出力端子１３１３から構成される。この検証回路を用いることで、オフ状態にプログラムされているべきスイッチが全てオフ状態になっているかを検証することができる。例えば、スイッチ素子１１０３ａａと１１０３ａｃをオン状態に、スイッチ素子１１０３ａｂと１１０３ａｄをオフ状態にプログラムしたと仮定する。これを確認するためには、入力端子１２５４ａ〜１２５４ｄにＨレベルのパルスを与えて、縦の配線１２５６を全て接地し、配線１２５６の電位を全て“Ｌ”レベルにする。
その後、入力端子１３０４ａに“Ｌ”レベルのパルスを与え、トランジスタ１３０５ａを通して横の配線１２５０ａをＨレベルにプリチャージする。ここで、スイッチ素子１１０３ａａと１１０３ａｃはオン状態のため、縦の配線１２５６ａと１２５６ｃが“Ｈ”レベルになる。次に、検証したいプログラミングパターンを入力（１２５４）する。例えば、ここでは１１０３ａａと１１０３ａｃをオン状態にプログラムしたので、それらの列に対応する入力１２５４ａと入力１２５４ｃに“Ｈ”レベルを、それ以外の入力１２５４ｂと１２５４ｄは“Ｌ”レベルにする。すると、縦の配線１２５６ａと１２５６ｃはトランジスタ１２５４ａと１２５４ｃを介して接地され、その電位がゼロになる。
次に、入力１３１０に“Ｌ”レベルのパルスを与えると、トランジスタ１３１１を介して、出力１３１３がプリチャージされる。ここで、１２５６ｂと１２５６ｄは最初に配線１２５６を接地したときから“Ｌ”レベルのままであり、１２５６ａと１２５６ｃはトランジスタ１３０５ａとスイッチ素子１１０３ａａ、１１０３ａｃを介して“Ｈ”レベルにプリチャージされた後、入力端子１２５４から与えられた入力パターンによって、トランジスタ１２５５を介して接地されたので“Ｌ”レベルである。従って、トランジスタ１３１２ａ〜１３１２ｄは全てオフであり、出力１３１３はプリチャージされたまま“Ｈ”レベルを保つ。
もし、ここで、スイッチ素子１１０３ａｂまたは１１０３ａｄが正常にプログラムされずに、オン状態であれば、入力端子１３０４ａに“Ｌ”レベルのパルスを与えた際に、配線１２５６ａ、１２５６ｃと共に、配線１２５６ｂまたは配線１２５６ｄが“Ｈ”レベルになり、入力端子１２５４からパターンを与えた際にも、“Ｈ”レベルになった配線１２５６ｂまたは配線１２５６ｄは“Ｈ”レベルのままである。
すると、出力１３１３はトランジスタ１３１２ｂまたは１３１２ｄを介して接地され、“Ｌ”レベルを出力する。このようにして、本来オフ状態にプログラムされているはずのスイッチがオン状態であることを検出することができる。ここで、これらの動作に用いられる信号電圧は、２端子素子１１０３のしきい値電圧よりも低いことが好ましい。
図５３は、スイッチマトリクスのスイッチ素子の一部または全てがオフ状態であることを検証するための回路の一実施例の構成を示す図である。図５３を参照すると、この実施例の検証回路は、２端子スイッチ素子１１０３、縦方向の配線１２５６、横方向の配線１２５０、ｎＭＯＳトランジスタ１３０６、１３２１、ｐＭＯＳトランジスタ１３０１、１３０３、制御入力端子１３００、１３０２、１３２０、出力端子１３０７から構成される。この検証回路を用いることで、全てオフ状態にプログラムされているべきスイッチの中にオン状態のスイッチが無いかを、行単位またはスイッチマトリクス全体で検証することができる。この検証を行うには、入力端子１３００に“Ｌ”レベルのパルスを与え、トランジスタ１３０１を通して縦の配線１２５６を全て“Ｈ”レベルにプリチャージする。
次に、検証したい行のトランジスタ１３２１をオンにする。例えば、２つの行を一括して検証する場合には、入力端子１３２０ａ、１３２０ｂを“Ｈ”レベルにし、トランジスタ１３２１ａ、１３２１ｂを介して、横方向の配線１２５０ａ、１２５０ｂを接地する。
ここで、もし、スイッチ素子１１０３の中にオン状態のものがあれば、“Ｈ”レベルにプリチャージされた配線１２５６が、そのオン状態のスイッチ素子、配線１２５０、トランジスタ１３２１を介して接地され“Ｌ”レベルになる。
次に、入力端子１３０２に“Ｌ”レベルのパルスを入力すると、トランジスタ１３０３を介して、出力１３０７が“Ｈ”レベルにプリチャージされる。ここで、全てのスイッチ素子１１０３がオフであれば、縦方向の配線１２５６は全て“Ｈ”レベルを保っているので、出力１３０７はトランジスタ１３０６を介して接地されて“Ｌ”レベルを出力するが、スイッチ素子１１０３の中にオン状態のものがあれば、一部の縦方向の配線が“Ｌ”レベルになるので、その列のトランジスタ１３０６がオフ状態になり、出力１３０７は接地されず、“Ｈ”レベルを保つ。
このようにして、スイッチマトリクスのスイッチ素子の中にオン状態のスイッチ素子が有るかを検証することができる。ここで、これらの動作に用いられる信号電圧は、２端子素子１１０３のしきい値電圧よりも低いことが好ましい。
図５４は、図４９および図５０を参照して説明したフィールドプログラマブル論理回路で、スイッチ回路１２８２が直列に複数個接続された構造において、接続の検証を行う回路の一実施例の構成を示す図である。図５４を参照すると、この実施例の検証回路は、直列に接続された複数個の２端子スイッチ素子１１０３、該スイッチ素子と並列にソース端子とドレイン端子が接続されたトランジスタ１２８０、該トランジスタのゲート端子に接続された制御入力端子１２９６、ｐＭＯＳトランジスタ１３２５、ｎＭＯＳトランジスタ１３２７、制御入力端子１３２４、１３２６、出力端子１３２８、１３２９を備える。
ここで、スイッチ素子１１０３ａの接続がオン状態かオフ常態かを検証する場合を考える。入力信号１２９６ａを“Ｌ”レベルに、１２９６ｂを“Ｈ”レベルにする。次に、入力信号１３２４に“Ｌ”レベルのパルスを加える。すると、出力信号１３２８はプリチャージされる。次に、入力信号１３２６を“Ｈ”レベルにすると、出力信号１３２９は接地される。ここで、スイッチ素子１１０３ａがオン状態であれば、入力信号１３２８にプリチャージされた電荷が、トランジスタ１２８０ｂ、スイッチ素子１１０３ａとトランジスタ１３２７を通して接地されるので、出力１３２８からは“Ｌ”レベルが出力される。
逆に、スイッチ素子１１０３ａがオフ状態であれば、出力端子１３２８にプリチャージされた電荷が保持されるため、“Ｈ”レベルが出力される。このとき、検証を行うスイッチ素子１１０３ａ以外のスイッチ素子１１０３ｂは、オン状態であってもオフ状態であっても、それらスイッチ素子１１０３ｂと並列に接続されたトランジスタ１２８０ｂによって２端子間がオン状態になっているため、１１０３ａの検証には影響しない。
以上で説明した手順により、直列に複数個接続された２端子スイッチ素子の中から、任意のスイッチ素子の接続状態を調べることができる。また、この検証は、先に入力端子１３２６に“Ｈ”レベルのパルスを与えて出力１３２９を“Ｌ”レベルにした後、入力端子１３２４に“Ｌ”レベルのパルスを与えて、出力端子１３２９のレベルを判別する方法でも、同様の結果を得ることができる。ここで、これらの動作に用いられる信号電圧は、２端子素子１１０３のしきい値電圧よりも低いことが好ましい。
図５５は、以上で説明した書き込み・消去回路と検証回路を用いた、２端子スイッチ素子１１０３のプログラミングの手順を示すフローチャートである。図５５を参照すると、２端子スイッチ素子のプログラミング手順は、以下のステップよりなる。
複数個のスイッチ素子の一部または全てのスイッチをオフ状態にプログラムする（ステップ１３３０）。
オフ状態にプログラムした全てのスイッチがオフ状態であるか否かを検証（ベリファイ）する（ステップ１３３１）。
その結果を判別する（ステップ１３３２）。ここでオン状態のスイッチがあれば、ステップ１３３０から始まる手順を繰り返す。一方、全てのスイッチがオフであれば、選択したスイッチ素子をオン状態にプログラムする（ステップ１３３３）。
選択したスイッチ素子がオン状態であるか検証（ベリファイ）する（ステップ１３３４）。
その結果を判別する（ステップ１３３５）。ここでオフ状態のままのスイッチ素子があれば、ステップ１３３３から始まる手順を繰り返し、逆に、オン状態にプログラムしたスイッチ素子が全てオン状態にプログラムなっていれば、プログラミングを終了する。
全てのスイッチをオフ状態にプログラムするステップ１３３０には、図４６の回路を用いることで実現することができる。
オフ状態にプログラムした全てのスイッチがオフ状態であるか否かを検証（ベリファイ）し（ステップ１３３１）、その結果を判別するステップ１３３２には、図５３に示した回路を用いることができる。
スイッチ素子をオン状態にプログラムするステップ１３３３には、図４５に示した回路をもちいることができる。
選択したスイッチ素子がオン状態であるか検証（ベリファイ）し（ステップ１３３４）、その結果を判別するステップ１３３５には、図５１、図５２で示した回路を用いることができる。
以上で説明した手順により、複数個のスイッチ素子１１０３が接続された回路において、所望の接続を確実にプログラムすることができる。
図５６は、本発明によるスイッチマトリクスを用いたプログラム可能な入出力（Ｉ／Ｏ）回路の一実施例の構成を示す図である。図５６を参照すると、この実施例のＩ／Ｏ回路は、縦方向の配線１２５６、横方向の配線１２５０、配線１２５６と配線１２５０の各交点に、１つずつ配置され、一方の端子が配線１２５６に、他方の端子が配線１２５０に接続された２端子スイッチ素子１１０３と、出力を“Ｈ”レベル、“Ｌ”レベル、ハイインピーダンスの３状態に設定可能な３ステートバッファ１３４０と、２つのインバータ１３４１、１３４２と、入出力端子１３４３と、を備えて構成されている。３ステートバッファ１３４０は、一例として、配線１２５６ａから“Ｈ”レベルが入力されれば、配線１２５６ｂから入力された値を入出力端子１３４３に出力し、配線１２５６ａから“Ｌ”レベルが入力されれば、出力はハイインピーダンスになるものとする。
このＩ／Ｏ回路を出力バッファとして用い、ＬＳＩ内部の配線１２５０ａの値を、入出力端子１３４３と介して外部に出力する場合を考えると、スイッチの接続の一例として、配線１２５６ａと配線１２５０ｂ、配線１２５６ｂと配線１２５０ａ、がそれぞれ接続されるように、配線１２５６ａと配線１２５０ｂの交点のスイッチ素子と、配線１２５６ｂと配線１２５０ａの交点のスイッチ素子をオン状態にプログラムする。それら以外のスイッチ素子は全てオフ状態にプログラムする。ここで、配線１２５０ｂには常に“Ｈ”レベルの信号が供給されるようにすると、３ステートバッファ１３４０は配線１２５６ｂを介して伝播された配線１２５０ａの信号を、入出力端子１３４３に出力する。
また、このＩ／Ｏ回路を入力バッファとして用い、ＬＳＩ外部から入出力端子１３４３に入力される信号の値を、ＬＳＩ内部の配線１２５０ｄに、その値を反転した値を配線１２５０ｅに入力する場合を考えると、スイッチの接続の一例として、配線１２５６ａと配線１２５０ｂ、配線１２５６ｃと配線１２５０ｄ、配線１２５６ｄと配線１２５０ｅ、がそれぞれ接続されるように、配線１２５６ａと配線１２５０ｂの交点のスイッチ素子と、配線１２５６ｃと配線１２５０ｄの交点のスイッチ素子と、配線１２５６ｄと配線１２５０ｅの交点のスイッチ素子、をオン状態にプログラムする。それら以外のスイッチ素子は全てオフ状態にプログラムする。ここで、配線１２５０ｂには常に“Ｌ”レベルの信号が供給されるようにすると、３ステートバッファ１３４０の出力はハイインピーダンス状態になるので、配線１２５６ｂの値が入出力端子１３４３に影響を及ぼすことはない。
また、入出力端子１３４３から入力された値は、インバータ１３４１、１３４２、配線１２５６ｃを伝播して、配線１２５０ｄに出力される。また、入出力端子１３４３から入力された値を反転した値が、インバータ１３４１、配線１２５６ｄを伝播して、配線１２５０ｅに出力される。以上の例で述べたように、スイッチマトリクスの接続を変更することで、入力にも出力にも使え、チップ内の任意の配線の信号を外部に入力したり、外部から入力される信号をチップ内の任意の配線に出力したりすることができるＩ／Ｏ回路を実現することができる。
図５７は、図２で説明した３端子スイッチ素子を用いたスイッチマトリクスの一実施例の構成を示す図である。図５７を参照すると、本実施例のスイッチマトリクスは、縦方向の配線１４００と、縦方向のプログラム制御線１４０１と、横方向のプログラム制御線１４０２と、横方向の配線１４０３と、スイッチ素子１１１８と、インバータ１４０４と、を備えて構成されている。
スイッチ素子１１１８は、縦方向の配線１４００と横方向の配線１４０３の各交点に配置され、ソース端子またはドレイン端子が、それぞれ配線１４００または配線１４０３に接続される。また、ゲート端子はインバータ１４０４の出力端子に接続される。インバータのゲート入力端子には縦方向のプログラム制御線１４０１が接続され、インバータの電源入力には横方向のプログラム制御線１４０２が接続される。インバータ１４０４の内部は、図５７（ｂ）に示すように、入力端子１４０５、出力端子１４０６、電源入力１４０７、ｐＭＯＳトランジスタ１４０８、ｎＭＯＳトランジスタ１４０９から構成され、入力端子１４０５に“Ｈ”レベルが入力されると出力端子１４０６は０ボルトを出力し、入力端子１４０５に“Ｌ”レベルが入力されると出力端子１４０６は、電源入力１４０７に与えられる電圧を出力する。
図５７に示す回路において、スイッチ素子１１１８ａをオン状態にプログラムして、配線１４００ａと配線１４０３ａを接続する場合について以下に説明する。縦方向の配線１４００と横方向の配線１４０３は全て接地し、３端子スイッチ素子１１１８のソース端子およびドレイン端子の電位を全てゼロ（グランド電位）にする。
次に、縦方向のプログラム制御線１４０１ｂを“Ｈ”レベルに、１４０１ａを“Ｌ”レベルにし、横方向のプログラム制御線１４０２ｂに０ボルト、１４０２ａに電圧Ｖｐｐを与える。ここで、電圧Ｖｐｐは、３端子スイッチ素子のしきい値よりも大きい電圧である。すると、インバータ１４０４ａはＶｐｐを出力し、１４０４ｂは０ボルトを出力する。このため、スイッチ素子１１１８ａのゲートにだけ電圧Ｖｐｐが印加され、１１１８ａのソース端子とドレイン端子間がオン状態にプログラムされる。
また、スイッチ素子１１１８全てをオフ状態にプログラムする場合には、縦の配線１４００の全てと、横の配線１４０３の全てに対して電圧Ｖｐｐを印加し、縦方向のプログラム制御線１４０１を全て“Ｈ”レベルに設定するか、横方向のプログラム制御線１４０２を全て０ボルトに設定することで、全てのソース端子およびドレイン端子には電圧Ｖｐｐが印加され、全てのゲート端子の電圧が０ボルトになるため、全てのスイッチ素子１１１８はオフ状態にプログラムされる。
以上説明したように、本発明による３端子素子を用いたスイッチマトリクスは、３端子スイッチ素子の一括消去および選択的なプログラミングが可能である。
また、以上説明した３端子スイッチ素子を用いたスイッチマトリクスは、配線の各交点に２個のトランジスタと３端子スイッチ素子を配置するだけで実現できるため、図３９に示したような、従来のスイッチ回路を、配線の各交点に配置した構成に比べて、回路面積を数分の１にまで減少させることができる。
図５８は、本発明による、トランジスタを用いないで構成できるスイッチマトリクスの一実施例の構成を示す図である。図５８を参照すると、本実施例のスイッチマトリクスは、縦方向の配線１４００と、横方向の配線１４０３と、プログラム制御線１４０２と、スイッチ素子１１１８とを備えて構成される。
スイッチ素子１１１８は、縦方向の配線１４００と横方向の配線１４０３の各交点に配置され、ソース端子またはドレイン端子が、それぞれ配線１４００または配線１４０３に接続される。また、ゲート端子はプログラム制御線１４０２に接続されている。また、プログラム制御線１４０２同士は、図中に破線で示した部分を接続しても良い。
この実施例のスイッチマトリクスによれば、配線１４００の１本と配線１４０３の１本の間の交点が１点しかないのと同様に、配線１４００の１本と配線１４０２の１本の間の交点も１点しかなく、配線１４０３の１本と配線１４０２の１本の間の交点も１点しかない構造を有する。つまり、配線１４０２はスイッチマトリクスの同一行内もしくは同一列内の２つ以上のスイッチのゲート端子とは接続されない構造を有する。例えば、ｍ列×ｎ行のスイッチマトリクスのスイッチ素子をＳｘ,ｙ（ｘ＜ｍ、ｙ＜ｎ）とすると、配線１４０２の１本はＳｎ,ｎ（ｎ＝１，２，３，．．．）に接続され、配線１４０２の他の１本はＳｎ＋１,ｎに接続されるような場合などが、この条件を満たす。
また、図５８に示す回路も、この条件を満たしており、さらに、図５８に示す回路において、破線で示したように１４０２ｂと１４０２ｇ、１４０２ｃと１４０２ｆ、１４０２ｄと１４０２ｅをそれぞれ接続して、プログラム制御線を４本にした場合でも、この条件を満たす。
図５８のスイッチマトリクスにおいて、スイッチ素子１１１８ａをオン状態にプログラムして、配線１４００ａと１４０３ａを接続する場合を考える。スイッチ素子１１１８ａのソース端子およびドレイン端子にそれぞれ接続されている配線１４００ａと配線１４００ｂを接地し、スイッチ素子１１１８ａのゲート端子に接続されているプログラム制御線１４０２ａに電圧Ｖｐｐを印加する。また、スイッチ素子１１１８ａのいずれの端子とも接続を持たない配線１４００ｂ、１４０３ｂ、１４０２ｂは、Ｖｐｐ／２の電圧に設定する。ここで、電圧Ｖｐｐはスイッチ素子１１１８のしきい値電圧を超える電圧であり、その半分の電圧Ｖｐｐ／２はしきい値電圧を超えない。
このような条件では、スイッチ素子１１１８ａのソース端子およびドレイン端子は０ボルト、ゲート端子にはＶｐｐが印加されるため、ゲートとチャネル間の電位差はＶｐｐであり、スイッチ素子１１１８ａがオン状態にプログラムされる。また、プログラム制御線１４０２ａに接続されているその他のスイッチ素子のソース端子およびドレイン端子にはＶｐｐ／２の電圧が印加されているため、ゲートとの電位差はＶｐｐ／２であり、プログラミングの状態は変化しない。また、これら以外のスイッチ素子では、ゲート端子の電圧がＶｐｐ／２であり、ソース端子およびドレイン端子の電圧は０〜Ｖｐｐ／２なので、その電位差は０〜Ｖｐｐ／２であり、プログラミング状態は変化しない。
また、オン状態であるスイッチ素子１１１８ａをオフ状態に選択的にプログラムするには、配線１４００ａと１４０３ａをＶｐｐに、プログラム制御線１４０２ａを０ボルト、それ以外の端子をＶｐｐ／２に設定することで実現できる。このようにして、任意に選択した１つのスイッチ素子をオン状態またはオフ状態にプログラムすることができる。
また、全てのスイッチ素子をオフ状態にプログラムする場合には、配線１４００の全てと、配線１４０３の全てに電圧Ｖｐｐを印加し、プログラム制御線１４０２は全て接地する。この場合、全てのスイッチ素子のソース端子およびドレイン端子は電圧Ｖｐｐが印加され、全てのゲート端子は０ボルトであるため、ゲートとチャネル間には−Ｖｐｐの電圧が印加され、全てのスイッチ素子がオフ状態にプログラムされる。
以上説明したように、図５８に示した、トランジスタを用いないで構成したスイッチマトリクスにおいて、スイッチ素子の一括消去および、選択的なプログラミングが実現できる。
本発明による、トランジスタを用いないスイッチマトリクスは、従来のＳＲＡＭやＦＦとパスとランジスを組み合わせた構成に比べて、ＳＲＡＭやＦＦが要らないために回路面積を低減できるほか、トランジスタを用いないという特徴のため、配線層に３端子スイッチ素子を並べるだけで構成でき、回路面積がさらに小さくできる。また、スイッチマトリクスが構成される配線層の下に、自由にトランジスタが配置できるため、別のトランジスタ回路とスイッチマトリクスを立体的に配置することが可能となり、ＬＳＩの面積効率を飛躍的に向上させることができる。
図５９は、スイッチ素子１１１８を用いた無極性スイッチの構成を示す図である。図５９を参照すると、このスイッチは、２つの２端子スイッチ素子１１１８ａと１１１８ｂを、互いに極性が逆向きになるように並列に接続したものであり、端子１４１０と端子１４１１の間で対称な構造になっている。この素子に、例えば端子１４１０側からしきい値電圧を超える電圧Ｖｐｐを、端子１４１１側から０ボルト（グランド電位）を与えると、スイッチ素子１１０３ａにフォワードバイアスが印加されるため、端子１４１０と端子１４１１の間がオン状態にプログラムされる。端子１４１０と１４１１に印加する電圧を入れ替えたとしても、スイッチ素子１１０３ｂにフォワードバイアスが印加されるので、端子１４１０と端子１４１１の間がオン状態にプログラムされる。
このようにして、どちらの端子から電圧を印加してもオン状態にプログラムできる無極性スイッチを構成することができる。この素子は基本的にアンチヒューズと同様の動作をするため、既存のアンチヒューズ用の回路に適用することができる。
図６０（ａ）、（ｂ）、（ｃ）は、２端子スイッチ素子１１０３を用いたメモリセルアレイの一実施例の回路構成、レイアウト図、断面図を示したものである。図６０を参照すると、本発明のメモリセルアレイは、２端子スイッチ素子１１０３、ワード線１５００、ビット線１５０１、プレート線１５０２、配線またはビア１５０３、トランジスタ１５０４を備えて構成される。
トランジスタ１５０４は、ゲート端子がワード線１５００と接続され、ソース端子とドレイン端子は、スイッチ素子１１１８のアノード端子、カソード端子と接続される。
また、このスイッチ素子とトランジスタを並列に接続したメモリセルは、直列に複数個接続される。直列に複数個接続されたトランジスタ１５０４は隣り合うトランジスタ同士でソースおよびドレインを共有している。また、複数個のメモリセルが直列に接続されたものが複数個並列に並び、それらの間でワード線が共有されている。
このメモリセルアレイにおいて、任意に選択したメモリセルをプログラムする例を、図６１を用いて説明する。一例として、スイッチ素子１１０３ｂａをプログラムする場合を考えると、プログラムを行いたいメモリセルが接続されているワード線１５００ｂを“Ｌ”レベルにし、それ以外のワード線１５００ａ、１５００ｃ、１５００ｄを全て“Ｈ”レベルにする。
また、プログラムを行いたいメモリセル列とビット線、プレート線を接続するため、ワード線１５０９ａを“Ｈ”レベルにする。メモリセル１１０３ａｂ〜１１０３ｄｎには、プログラムを行わないので、ワード線１５０９ｂ〜１５０９ｎは全て“Ｌ”レベルする。
このような条件では、スイッチ素子１１０３ａａ、１１０３ｃａ、１１０３ｄａがオン状態であってもオフ状態であっても、それぞれ、トランジスタ１５０４ａａ、１５０４ｃａ、１５０４ｄａを介して、ビット線１５１６とプレート線１５１７の電圧がスイッチ素子１１０３ｂａの両端子に伝わる。
また、スイッチ素子１１０３ｂａと並列に接続されているトランジスタ１５０４ｂａはオフ状態のため電流は流れず、スイッチ素子１１０３ｂａのアノードとカソードの２端子間に、ビット線１５１６の電圧とプレート線１５１７の電圧が印加される。ここで、入力端子１５０５、１５０６、１５０７、１５０８に信号を与え、トランジスタ１５１２、１５１３、１５１４、１５１５を適宜オン状態またはオフ状態に設定することでビット線１５１６とプレート線１５１７の電圧を制御し、スイッチ素子１１０３ｂａにフォワードバイアスまたはリバースバイアスを印加することができる。また、スイッチ素子１１０３ａａ、１１０３ｃａ、１１０３ｄａは、それぞれ並列に接続されているトランジスタ１５０４ａａ、１５０４ｃａ、１５０４ｄａがオン状態のため、２端子間に書き換えに十分な電位差発生しない。
また、スイッチ素子１１０３ａｂ、１１０３ｂｂ、１１０３ｃｂ、１１０３ｄｂ、１１０３ａｎ、１１０３ｂｎ、１１０３ｃｎ、１１０３ｄｎは、トランジスタ１５１０ｂ、１５１０ｎ、１５１１ｂ、１５１１ｎによってビット線１５１６およびプレート線１５１７との接続が断たれているため、ビット線１５１６およびプレート線１５１７の電圧はスイッチ素子には印加されず、プログラムの状態が変化することはない。このようにして、任意に選択した１つのスイッチ素子のプログラミング状態を変更することができる。
本発明のメモリセル構造は、特許文献（米国特許US6,487,106の請求項１２）に記載されているような、トランジスタとスイッチ素子を直列に接続した構成に比べて、メモリセル面積を小さくすることができ、チップの単位面積あたりの記憶容量を高められるというメリットがある。
図６２は、図６０で示した２端子スイッチ素子を用いたメモリセルアレイを改良したも構成を示す図であり、（ａ）、（ｂ）、（ｃ）には、その回路構成、レイアウト、断面構成が示されている。２端子スイッチ素子１１０３のアノードとカソードの向きが、交互に逆向きになった構造を有する。つまり、隣接する２端子スイッチ素子１１０３は、アノード同士、カソード同士が接続された構造を有する。
図６０のメモリセルアレイでは、通常の金属配線のビア１５０３Ｖと、ビアの形状をしたスイッチ素子１１０３が、１つのメモリセルの中に１つずつ並んで配置されており、ビアの直径および間隔の制限から、セル面積の縮小が困難となる。
これに対して、図６２に示したメモリセルアレイの構造では、金属配線のビア１５０３Ｖが、２つのメモリセルで共有されているため、１つのメモリセルの中には、１／２個のビア１５０３Ｖと、１つのスイッチ素子１１０３が並ぶ構造となる。このように、ビア１５０３Ｖの本数を減らすことにより、セル間隔を狭めることができ、チップの単位面積当たりの記憶容量を、図６０に示した構成よりも、さらに高めることができる。
ただし、縦に直列接続されたスイッチ素子１１０３は、奇数番目のものと、偶数番目のもので、極性が反転している。このため、奇数番目のメモリセルと、偶数番目のメモリセルでは、プログラミング時のバイアス方向を反転させるか、読み出し時にオン状態とオフ状態に対する、論理値“０”と“１”の割り当てを反転させるなどの機能を、書き込み回路、または読み出し回路で実現することが好ましい。
図６３は、２端子スイッチ素子１１０３を用いたメモリセルアレイの一実施例のレイアウト図（図６３（ａ））、断面図（図６３（ｂ））を示したものである。図６３を参照すると、このメモリセルアレイは、縦方向の配線１５２３が金属配線で構成されており、横方向の配線がＮウェル１５２１で構成されている。Ｎウェル１５２１は、Ｎ＋拡散層１５２４を介して、配線１５２２に接続されている。配線１５２３とＮウェル１５２１の各交点には、２端子スイッチ素子１１０３が配置され、該スイッチ素子１１０３とＮウェル１５２１との接続には、Ｐ＋拡散層１５２５を介しているので、スイッチ素子１１０３とＮウェル１５２１の間にはダイオードが直列に接続された構成となる。
２端子素子１１０３のアノード端子はＰ＋拡散層１５２５と接続され、カソード端子は配線１５２３に接続される。このメモリセルアレイは、読み書きにアクセストランジスタを必要としないため、セル面積を従来構成よりも小さく出来る。
図６４は、図６３を参照して説明したメモリセルの読み出しと書き込みを説明するために、図６３（ａ）のレイアウト構成を、回路図（等価回路）で示したしたものである。図６４において、Ｎウェル１５２１とＰ＋拡散層１５２５の接合部は、ダイオード１５３０として記載されている。ダイオード１５３０はスイッチ素子１１０３と直列に接続され、ダイオード１５３０のアノード端子とスイッチ素子１１０３のアノード端子が互いに接続される。
また、スイッチ素子１１０３のしきい値は電圧Ｖｐｐよりも０．７Ｖ以上低いものとし、オン状態にすることを消去、オフ状態にすることを書き込みと仮定する。初期状態では、全てのダイオードのアノード端子の電圧は０ボルト〜０．７ボルト程度であるとする。
先ず、全ビットを消去する場合について以下に説明する。ここでは、配線１５２２を全て接地し、配線１５２３の全てに接地した状態よりも低い電圧である−Ｖｐｐを印加する。すると、スイッチ素子１１０３のアノードには０ボルト〜０．７ボルト程度の電圧、カソードには−Ｖｐｐが印加されるため、スイッチ素子１１０３は順方向バイアス状態になり、全てのスイッチ素子１１０３がオン状態になる。ここでは、ダイオード１５３０があるために、スイッチがオン状態になっても、配線１５２２から配線１５２３には電流は流れない。このようにして、全てのスイッチ素子の消去が行われる。全てのスイッチがオンになったら、配線１５２３を全て接地する。
次に、選択したビットを書き込む場合について説明する。一例として、スイッチ素子１１０３ｂａをオン状態に書き込む場合には、配線１５２３ａに正の電圧Ｖｐｐを印加し、１５２３ｂ、１５２３ｃ、１５２３ｄは接地する。また、配線１５２２ｂは接地し、１５２２ａと１５２２ｃには正の電圧（例えばＶｐｐまたはＶｐｐ／２）を印加する。
すると、スイッチ素子１１０３ｂａのカソード端子には、配線１５２３ａから正の電圧（Ｖｐｐ）が印加され、アノード端子はダイオード１５３０ｂａと配線１５２２ｂを介して接地されるので、スイッチ素子１１０３ｂａは、逆バイアス状態になり、オフ状態に書き込まれる。オフに書き込まれると、スイッチ素子１１０３ｂａのアノード側の電位は、ダイオード１５３０ｂａを介して、０ボルトから０．７ボルト程度の間の電圧に収束する。スイッチ素子１１０３ａａや１１０３ｃａには、それぞれ、配線１５２２ａ、１５２２ｃを介して、アノードにもカソードにも電圧が印加されているので、アノードとカソードの端子間の電位差がしきい値電圧を超えない限りは、オフ状態に書き込まれない。また、配線１５２３ｂ、１５２３ｃ、１５２３ｄは、接地されているので、これらに接続されているスイッチ素子には、逆バイアスが印加されず、書き込みは行われない。
また、ダイオードが配線１５２２ａと１５２２ｃからの電圧を遮断するので、スイッチ素子１１０３には順方向バイアスも印加されないので、オフ状態にプログラムされている２端子素子の記憶内容を破壊することも無い。
配線１５２３ｂａ（スイッチ素子１１０３ｂａ）の読み出しを行う場合には、配線１５２２ｂの電位を、配線１５２３ａの電位よりも０．７Ｖ以上低く設定する。配線１５２２ａと１５２２ｃの電位は、配線１５２３ａの電位と等しいか大きく、配線１５２３ｂ、１５２３ｃ、１５２３ｄの電位は、配線１５２２ｂの電位と等しいか、それよりも低く設定する。
すると、ダイオード１５３０ｂａのみが順方向バイアスの条件となるので、スイッチ素子１１０３ｂａがオン状態であれば、ダイオード１５３０ｂａを介して、配線１５２３ａから１５２２ｂに電流が流れ、オフ状態であれば、どこにも電流が流れない。ここで、配線１５２３ａまたは配線１５２２ｂの電流を検出するか、或いは、配線１５２３ｂにプリチャージした電圧が保たれるか否かを検出することにより、スイッチ素子１１０３ｂａにプログラムされた状態を読み出すことができる。
図６５は、本発明によるスイッチアレイを３次元的に配置した実施例の構成を示す図である。図６５を参照すると、この実施例のスイッチアレイは、半導体基板１１００と、スイッチ素子１１０３と、第１の配線層１１２３ａと、第２の配線層１１２３ｂと、第３の配線層１１２３ｃと、第４の配線層１１２３ｄとを備え、各配線層の間に、スイッチ素子１１０３が配置されている。
従来の半導体素子で構成されるスイッチ回路は、半導体基板１１００上に平面的に形成されるため、スイッチの数に比例して、スイッチが占める面積が大きくなるという問題がある。
これに対して、本発明によるスイッチアレイ構造は、配線層に形成されるスイッチを用いるため、多層に形成された配線層に埋め込むことで、スイッチ素子も多層に形成することができる。このことにより、単位面積あたりのスイッチの数を増やすことが可能であり、集積度を高めることができる。
上記した、抵触領域、配線層にスイッチ素子を有する半導体集積回路に関しては、特許請求の範囲の請求項記載の発明の原理及び範囲を逸脱しない範囲で当業者であればなし得るであろう、種々の変更および変形、修正を含むことは勿論である。
本発明の一実施形態を説明するための図であり、（Ａ）は、ビアにスイッチ素子を備える配線構造の立体構造を模式的に示す図であり、（Ｂ）はビアにスイッチ素子を備える配線構造の断面を模式的に示す図である。 本発明の他の実施形態による制御ゲート付きのスイッチ素子を備える配線構造を示す図である。 本発明の一実施形態による、論理回路の接続を変更できる配線構造を示す図である。 本発明の他の実施形態による、論理回路の接続を変更できる配線構造を示す図である。 本発明に係るスイッチ素子を用いたプログラム可能な論理回路の一実施例の構成を示す図である。 本発明に係るスイッチ素子を用いたプログラム可能なセレクタ回路の一実施例の構成を示す図である。 本発明に係るスイッチ素子を用いたプログラム可能なセレクタ回路の別の実施例の構成を示す図である。 本発明に係るスイッチ素子を用いたプログラム可能なセレクタ回路のさらに別の実施例の構成を示す図である。 本発明に係るスイッチ素子を用いたプログラム可能なセレクタ回路のさらに別の実施例の構成を示す図である。 本発明に係るスイッチ素子を用いたセレクタを有する論理回路の一実施例の構成を示す図である。 本発明に係るスイッチ素子を用いたセレクタを有する論理回路の別の実施例の構成を示す図である。 本発明に係るスイッチ素子を用いたセレクタと論理ゲートを有するＰＬＤの一実施例の構成を示す図である。 本発明に係る配線構造を適用した、論理関数をプログラム可能な半導体集積回路の例を示す図であり、（ａ）、（ｂ）は、半加算器とその等価回路、（ｃ）、（ｄ）はフリップフロップとその等価回路を示す図である。 図１３に示した半導体集積回路のスイッチマトリクスの接続を変更する方法の一例を説明するための図である。 図１３に示した半導体集積回路のスイッチマトリクスの接続を変更する方法の一例を説明するための図である。 図１３に示した半導体集積回路のスイッチマトリクスの接続を変更する方法を説明するための図である。 図１３に示した半導体集積回路のスイッチマトリクスの立体構造の一実施例を示したものである 比較例をなすスイッチマトリクスの立体構造の一例を示す図である。 本発明に係る配線構造を適用したスイッチボックスの一実施例を示す図である。 本発明に係る配線構造を適用したプログラム可能な半導体集積回路の一実施例を示す図である 本発明に係る配線構造を適用したメモリセルの一実施例の構成を示す図であり、（Ａ）は断面構成、（Ｂ）は回路構成を示している。 本発明に係る配線構造を適用したメモリセルの別の実施例の構成を示す図であり、（Ａ）は断面構成、（Ｂ）は回路構成を示している。 本発明に係るメモリセルを用いたメモリセルアレイの一実施例の構成を示す図である。 本発明に係る配線構造を適用したメモリセルの書き込み回路または読み出し回路の一実施例の構成を示す図である。 本発明に係る配線構造を適用したメモリセルの書き込み回路または読み出し回路の他の実施例の構成を示す図である。 本発明の配線構造を適用したメモリセルの書き込み回路または読み出し回路の別の実施例の構成を示す図である。 本発明の配線構造を適用したメモリセルの書き込み回路または読み出し回路のさらに別の実施例の構成を示す図である。 図２５に示したメモリの書き込み回路の詳細な回路構成の一例を示す図である。 本発明に係る配線構造を適用したメモリセルの構成の一実施例を示す図である。 本発明に係る配線構造を適用したメモリセルの他の実施例の構成を示す図である。 本発明の配線構造の一実施例を示す図である。 本発明の配線構造の他の実施例を示す図である。 図３２の配線構造およびスイッチの配置を示す図である。 本発明の配線構造の断面の一実施例を示す図である。 本発明に係る配線構造を用いたメモリセルの一実施例の構成を示す図である。 本発明に係るスイッチ素子を用いて異なる２つの配線層を接続した例の立体構造を模式的に示した図である。 本発明の実施例に係る３端子スイッチ素子の動作説明するための図である。 本発明の別の実施例による半導体基板上に形成された集積回路の構成を示す図である。 プログラム可能な従来のスイッチ回路の構成を示す図である。 本発明の実施例に係る固体電解質を用いたスイッチ素子によるプログラム可能なスイッチ回路の構成を示す図である。 本発明の実施例に係る２端子スイッチ素子のプログラミング回路の構成を示す図である。 本発明の実施例に係る並列に複数個接続された２端子スイッチ素子のプログラミング回路の構成を示す図である。 本発明の実施例に係る３端子スイッチ素子のプログラミング回路の構成を示す図である。 本発明の実施例に係る並列に複数個接続された２端子スイッチ素子のプログラミング回路の構成を示す図である。 本発明の実施例に係るスイッチマトリクスのプログラミング回路の構成を示す図である。 本発明の実施例に係るスイッチマトリクスのプログラミング回路の構成を示す図である。 本発明の実施例に係るスイッチマトリクスを用いたプログラム可能な論理回路の構成を示す図である。 本発明の実施例に係るプログラム可能な論理回路の動作例を示す図である。 本発明の実施例に係るフィールドプログラマブル論理回路の構成を示す図である。 本発明の実施例に係るフィールドプログラマブル論理回路中のスイッチ回路の構成を示す図である。 本発明の実施例に係る接続検証回路を備えたスイッチマトリクスのプログラミング回路の構成を示す図である。 本発明の実施例に係る接続検証回路を備えたスイッチマトリクスのプログラミング回路の構成を示す図である。 本発明の実施例に係る接続検証回路を備えたスイッチマトリクスのプログラミング回路の構成を示す図である。 本発明の実施例に係る直列に接続されたスイッチ回路の接続検証回路の構成を示す図である。 本発明の実施例に係るスイッチ回路のプログラミング手順の構成を示す図である。 本発明の実施例に係るプログラム可能な入出力回路の構成を示す図である。 本発明の実施例に係る３端子スイッチ素子を用いたスイッチマトリクスの構成を示す図である。 本発明の実施例に係る３端子スイッチ素子を用いたスイッチマトリクスの構成を示す図である。 本発明の実施例に係る無極性スイッチ回路の構成を示す図である。 （ａ）、（ｂ）、（ｃ）は、本発明の実施例に係るメモリセルアレイの回路図、レイアウト図、断面図を示す図である。 図６０のメモリセルアレイの動作の説明図である。 （ａ）、（ｂ）、（ｃ）は、本発明の実施例に係るメモリセルアレイの回路図、レイアウト図、断面図を示す図である。 （ａ）、（ｂ）は、本発明の実施例に係るメモリセルアレイのレイアウト図、断面図を示す図である。 図６３のメモリセルアレイの動作の説明する図である。 本発明の実施例に係る、スイッチ素子が配線層中に３次元状に配置された集積回路の構成を示す図である。
符号の説明
１００ 半導体基板
１０１ 第１の配線層
１０２ 第２の配線層
１０３ 導電率を変えることが可能なビア（スイッチ素子）
１０４ 硫化銅
１０５ 電極
１０６ 電極
１１１ 第１の配線層
１１２ 第２の配線層
１１３ 導電率可変部材（電解質材料）
１１４ ソース電極
１１５ ドレイン電極
１１６ ゲート電極
１１７ 空隙
１１８ スイッチ素子
１１９ 導電性の金属析出物
１１２０ 電子回路
１２１、１２２、１２３、１３１、１３２、１３３ 論理回路
１２６ ビア
１５０ 入力端子
１５１ セレクタ
１５２ スイッチ素子
１５３ センス回路
１５３−１ インバータ
１５３−２ トランジスタ
１５４ 出力端子
１５５ 定電圧源
１６０ 入出力端子
１６１ スイッチ素子
１６２ 入出力端子
１７１ トランジスタ
１７２ 制御入力
１８０ 抵抗素子、トランジスタ、またはそれらの組み合わせ
１８１ 定電圧源
１９０ トランジスタ
１９１ 制御端子
２００ 入力端子
２０１ セレクタ
２０２ 論理回路
２０３ 出力端子
２０４ グローバル配線
２１１ セレクタ
２１３ 出力端子
２２０ 入力端子
２２１ スイッチ素子
２２２ 論理ゲート
２２３ 出力端子
２３０ 入出力端子
２３１ スイッチ素子
２３２ スイッチボックス
２４０ 論理回路ブロック
２４１ スイッチ回路（スイッチボックス）
２５１ アクセストランジスタ
２５５ ビット線
２５６ ワード線
２５７ プレート線
２５８ スイッチ素子
２７０ 電流源
２７１ メモリセル
２７３ 参照電圧
２７４ 電圧比較器
２７５ 出力端子
２８４ レプリカメモリセル
２８５ 抵抗素子
２９０ 電圧源
２９２ 参照電流
２９３ 電流比較器
２９４ 出力端子
３１０ ＳＲＡＭセル
３１１ スイッチ素子
３１３ バイアス電圧
３１４、３１５ 端子
３１７ アクセストランジスタ
３２１ トランジスタ
３２２ スイッチ素子
４００ スイッチマトリクス
４０１〜４０４ ＮＡＮＤゲート
４０５〜４０８ インバータ
４０９、４１０ スイッチマトリクス
４１１ オン状態のスイッチ素子
４２０ スイッチ素子
４２２ 縦の配線
４２４ 横の配線
４２６ トランジスタ
４３０ 論理ゲート
４３１ 配線
４３２ スイッチ素子
４３３ スイッチマトリクス
４４２ メモリ素子
４４３ パストランジスタ
４５０ データ入力
４５１ 書き込みパルス
４５２、４６７ 反転出力
４５３、４６６ 正転出力
４５４ ｐＭＯＳスイッチ
４５５ ｎＭＯＳスイッチ
４５６ ｐＭＯＳ型カレントミラー回路
４５７ ｎＭＯＳ型カレントミラー回路
４５９ 参照線
４６１ メモリセルアレイ
４６８ ｎＭＯＳスイッチ
４６９ ｐＭＯＳスイッチ
４７０ 電圧比較出力（リセット信号）
４７１、４７２ Ｄ型フリップフロップ
４７４、４７７ ダミーアクセストランジスタ
４７８、４７９ インバータ
４８０ 横の配線
４８１ 縦の配線
４８３ プログラムされた配線
５００ 縦の配線
５０１ 横の配線
５０２ 制御線
５０４ スイッチ素子
５０５ トランジスタ
５１０ 縦の配線
５１１ 横の配線
５１２ 制御線
５１３ ３端子スイッチ素子
５４０ 縦の配線と横の配線を接続するスイッチ素子
５４１ 横の配線同士を接続するスイッチ素子
５４２ 縦の配線同士を接続するスイッチ素子
５４３ 縦の配線
５４４ 横の配線
５５０ 第３の配線層
５６０、５６１ スイッチ素子
５６２ 入出力端子
５６３ 第１の電圧源
５６４ 第２の電圧源
１１００ 半導体基板
１１０３ ビア（２端子スイッチ素子）
１１１３ 電解質材料
１１１４ ソース
１１１５ ドレイン
１１１６ ゲート電極
１１１８ ３端子スイッチ
１１２０ 電子回路
１１２１ スイッチ回路
１１２２ コンタクトまたはビア
１１２３ 配線
１１２４ ＳＲＡＭ
１１２５ パストランジスタ
１１２６ プログラム可能なスイッチの第１の端子
１１２７ プログラム可能なスイッチの第２の端子
１１２８ フリップフロップ
１２０１ アノード電極
１２０２ カソード電極
１２０３ ｐＭＯＳトランジスタ
１２０４ ｎＭＯＳトランジスタ
１２０５ ｐＭＯＳトランジスタ
１２０６ ｎＭＯＳトランジスタ
１２０７ 制御入力
１２０８ 制御入力
１２０９ 制御入力
１２１０ 制御入力
１２１１ 電圧源
１２１２ 電圧源
１２１５ 選択トランジスタ
１２１６ 制御入力
１２２０ ｐＭＯＳトランジスタ
１２２１ ｎＭＯＳトランジスタ
１２２２ ｐＭＯＳトランジスタ
１２２３ ｎＭＯＳトランジスタ
１２２４ ｐＭＯＳトランジスタ
１２２５ ｎＭＯＳトランジスタ
１２２６ 制御入力
１２２７ 制御入力
１２２８ 制御入力
１２２９ 制御入力
１２３０ 制御入力
１２３１ 制御入力
１２３２ 電圧源
１２３３ 電圧源
１２３４ 電圧源
１２５０ 配線
１２５１ 制御入力
１２５２ ｐＭＯＳトランジスタ
１２５３ 電圧源
１２５４ 制御入力
１２５５ ｎＭＯＳトランジスタ
１２５６ 配線
１２５７ 制御入力
１２５８ ｐＭＯＳトランジスタ
１２５９ 電圧源
１２６０ ｐＭＯＳトランジスタ
１２６１ 制御入力
１２６２ 電圧源
１２６３ 制御入力
１２６４ ｎＭＯＳトランジスタ
１２７０ プログラミング回路
１２７１ プログラミング回路
１２７２ ３ステート回路制御入力
１２７３ セレクタ
１２７４ インバータ
１２８０ パストランジスタ
１２８１ 論理回路または演算回路
１２８２ スイッチ回路
１２８３ 配線同士のスイッチマトリクス
１２８４ 論理回路１２８１と配線を接続するスイッチマトリクス
１２８５ 縦方向の配線同士、または横方向の配線同士を接続するスイッチ回路
１２９０ ｐＭＯＳトランジスタ
１２９１ ｎＭＯＳトランジスタ
１２９２ ｐＭＯＳトランジスタ
１２９３ ｎＭＯＳトランジスタ
１２９４ ｐＭＯＳトランジスタ
１２９５ ｎＭＯＳトランジスタ
１２９６ 制御入力
１２９７ 電圧源
１３００ 制御入力
１３０１ ｐＭＯＳトランジスタ
１３０２ 制御入力
１３０３ ｐＭＯＳトランジスタ
１３０４ 制御入力
１３０５ ｐＭＯＳトランジスタ
１３０６ ｎＭＯＳトランジスタ
１３０７ 出力端子
１３１０ 制御入力
１３１１ ｐＭＯＳトランジスタ
１３１２ ｎＭＯＳトランジスタ
１３１３ 出力端子
１３２０ 制御入力
１３２１ ｎＭＯＳトランジスタ
１３２４ 制御入力
１３２５ ｐＭＯＳトランジスタ
１３２６ 制御入力
１３２７ ｎＭＯＳトランジスタ
１３２８ 出力端子
１３２９ 出力端子
１３３０ スイッチ素子をオフ状態にプログラムする過程
１３３１ １３３０で正常にオフ状態にプログラムできたかを確認する過程
１３３２ １３３１の過程で異常が無いかの判定
１３３３ 選択したスイッチ素子をオン状態にプログラムする過程
１３３４ １３３３で選択したスイッチ素子がオン状態にプログラムできたかを確認する過程
１３３５ １３３４の過程で異常が無いかの判定
１３４０ ３ステートバッファ
１３４１ インバータ
１３４２ インバータ
１３４３ 入出力端子
１４００ 配線
１４０１ プログラム制御線
１４０２ プログラム制御線
１４０３ 配線
１４０４ プログラム制御ゲート（インバータ）
１４０５ 制御入力
１４０６ 制御出力
１４０７ 電源入力
１４０８ ｐＭＯＳトランジスタ
１４０９ ｎＭＯＳトランジスタ
１４１０ 第１の入出力端子
１４１１ 第２の入出力端子
１５００ ワード線
１５０１ ビット線
１５０２ プレート線
１５０３ 配線又はビア
１５０４ トランジスタ
１５０５ 制御入力
１５０６ 制御入力
１５０７ 制御入力
１５０８ 制御入力
１５０９ ワード線
１５１０ アクセストランジスタ
１５１１ アクセストランジスタ
１５１２ ｐＭＯＳトランジスタ
１５１３ ｎＭＯＳトランジスタ
１５１４ ｐＭＯＳトランジスタ
１５１５ ｎＭＯＳトランジスタ
１５１６ ビット線
１５１７ プレート線
１５２０ シリコン基板
１５２１ Ｎウェル
１５２２ 配線
１５２３ 配線
１５２４ ｎ＋拡散層
１５２５ ｐ＋拡散層
１５３０ ダイオード

Claims (1)

  1. 複数のビット線と、前記ビット線と直交する方向に延在される複数のワード線と、前記ビット線と前記ワード線の交差部にメモリセルをアレイ状に有するメモリセルアレイと、
    入力されたデータをメモリセルに書き込む制御を行う書き込み回路と、
    を有し、
    前記メモリセルアレイにおいて、
    前記メモリセルの各々は、前記ビット線と前記ワード線とを接続するビアであって導電率の可変な部材を含むビアを有し、
    前記ビアは、前記ビアと前記ビット線との接触部を第１の端子、前記ビアと前記ワード線との接触部を第２の端子とする導電率可変型のスイッチ素子をなし、
    前記スイッチ素子は前記第１の端子と前記第２の端子間の接続状態が、短絡、開放、又は、前記短絡と前記開放の中間状態に、可変に設定自在とされ、
    前記メモリセルは、前記スイッチ素子と、
    前記スイッチ素子の一端と対応する前記ビット線間に接続され、制御端子が対応するワード線に接続されたアクセストランジスタと、
    を有し、前記スイッチ素子の他端は、プレート線に接続され、
    前記書き込み回路は、
    第１の電源と第１のスイッチを介して接続される第１のカレントミラー回路と、
    第２の電源と第２のスイッチを介して接続される第２のカレントミラー回路と、
    参照線と前記プレート線の間に直列形態に接続された第１のリファレンス抵抗と、第１のダミーアクセストランジスタを含む第１のレプリカセルと、
    前記参照線と前記プレート線の間に直列形態に接続された第２のリファレンス抵抗と、第２のダミーアクセストランジスタを含む第２のレプリカセルと、
    を有し、入力されたデータと前記データの反転信号とが、それぞれ前記第１及び第２のダミーアクセストランジスタの制御端子に供給され、
    前記第１及び第２のカレントミラー回路は入力と出力が、前記ビット線と前記参照線に接続され、前記第１及び第２のスイッチがオンして活性化された時、前記第１及び第２の電源から前記ビット線と前記参照線に等しい電流を流すように制御し、
    さらに、
    前記参照線の電圧と前記ビット線の電圧を比較する電圧比較器と、
    前記入力されたデータを書き込み用の制御信号に基づきサンプル出力する第１のサンプル回路と、
    前記入力されたデータの反転信号を前記書き込み用の制御信号に基づきサンプル出力する第２のサンプル回路と、
    前記プレート線と前記第１の電源間に接続された第３のスイッチと、
    前記プレート線と前記第２の電源間に接続された第４のスイッチと、
    を有し、
    前記第１のサンプル回路からの反転及び正転信号は、前記第１及び第４のスイッチの制御端子にそれぞれ入力され、
    前記第２のサンプル回路からの正転及び反転信号は、前記第２及び第３のスイッチの制御端子にそれぞれ入力され、
    前記電圧比較器の出力は、前記第１及び第２のサンプル回路のリセット端子に共通に入力される、ことを特徴とするメモリ装置。


JP2004199662A 2003-08-27 2004-07-06 半導体装置 Expired - Fee Related JP4356542B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004199662A JP4356542B2 (ja) 2003-08-27 2004-07-06 半導体装置
US10/924,804 US7425720B2 (en) 2003-08-27 2004-08-25 Semiconductor device
US12/195,992 US7825408B2 (en) 2003-08-27 2008-08-21 Semiconductor device
US12/881,637 US8084768B2 (en) 2003-08-27 2010-09-14 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003302911 2003-08-27
JP2004199662A JP4356542B2 (ja) 2003-08-27 2004-07-06 半導体装置

Related Child Applications (5)

Application Number Title Priority Date Filing Date
JP2008207320A Division JP4992858B2 (ja) 2003-08-27 2008-08-11 半導体装置
JP2008207322A Division JP4992859B2 (ja) 2003-08-27 2008-08-11 半導体装置
JP2008207321A Division JP4985583B2 (ja) 2003-08-27 2008-08-11 半導体装置
JP2009029266A Division JP2009124175A (ja) 2003-08-27 2009-02-12 半導体装置
JP2009029265A Division JP2009117866A (ja) 2003-08-27 2009-02-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2005101535A JP2005101535A (ja) 2005-04-14
JP4356542B2 true JP4356542B2 (ja) 2009-11-04

Family

ID=34220752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004199662A Expired - Fee Related JP4356542B2 (ja) 2003-08-27 2004-07-06 半導体装置

Country Status (2)

Country Link
US (3) US7425720B2 (ja)
JP (1) JP4356542B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299424B2 (en) 2011-03-02 2016-03-29 Nec Corporation Reconfigurable circuit and method for refreshing reconfigurable circuit
US10740435B2 (en) 2015-05-29 2020-08-11 Nec Corporation Programmable logic integrated circuit, design support system, and configuration method
US10979053B2 (en) 2018-01-25 2021-04-13 Nanobridge Semiconductor, Inc. Logic integrated circuit
US11481535B2 (en) 2018-05-15 2022-10-25 Nanobridge Semiconductor, Inc. Numerical information generation apparatus, numerical information generation method, and program

Families Citing this family (300)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356542B2 (ja) * 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
US8335103B2 (en) * 2004-09-30 2012-12-18 Nxp B.V. Integrated circuit with memory cells comprising a programmable resistor and method for addressing memory cells comprising a programmable resistor
JP4496094B2 (ja) * 2005-01-14 2010-07-07 シャープ株式会社 半導体装置及び半導体集積回路
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20070069241A1 (en) * 2005-07-01 2007-03-29 Matrix Semiconductor, Inc. Memory with high dielectric constant antifuses and method for using at low voltage
US7490302B1 (en) * 2005-08-03 2009-02-10 Xilinx, Inc. Power gating various number of resources based on utilization levels
KR100790968B1 (ko) * 2005-08-10 2008-01-02 삼성전자주식회사 차동신호 전송을 위한 입, 출력 드라이버회로 및 이를구비한 차동신호 전송 장치 및 전송방법
KR101369864B1 (ko) 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
JP4760225B2 (ja) * 2005-08-26 2011-08-31 ソニー株式会社 記憶装置
US7599210B2 (en) 2005-08-19 2009-10-06 Sony Corporation Nonvolatile memory cell, storage device and nonvolatile logic circuit
JP4802608B2 (ja) * 2005-08-19 2011-10-26 ソニー株式会社 記憶装置
KR101100427B1 (ko) * 2005-08-24 2011-12-30 삼성전자주식회사 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법
JP2007087548A (ja) * 2005-09-26 2007-04-05 Nec Lcd Technologies Ltd メモリ回路
US8023832B2 (en) * 2005-09-28 2011-09-20 Nec Corporation Light receiving circuit and digital system
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
JP5157452B2 (ja) * 2005-11-29 2013-03-06 日本電気株式会社 プログラム回路、半導体集積回路、電圧印加方法、電流印加方法および比較方法
JP5007502B2 (ja) * 2006-01-13 2012-08-22 ソニー株式会社 記憶素子の製造方法
JP5170845B2 (ja) 2006-03-06 2013-03-27 日本電気株式会社 半導体記憶装置とその動作方法
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
JP4986114B2 (ja) * 2006-04-17 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路及び半導体集積回路の設計方法
US7292484B1 (en) * 2006-06-07 2007-11-06 Freescale Semiconductor, Inc. Sense amplifier with multiple bits sharing a common reference
JP5091450B2 (ja) * 2006-10-03 2012-12-05 株式会社東芝 磁気ランダムアクセスメモリ
JP5246155B2 (ja) 2007-02-23 2013-07-24 日本電気株式会社 半導体装置
US7919980B2 (en) 2007-03-09 2011-04-05 Nec Corporation Configurable circuit and configuration method
US7728622B2 (en) * 2007-03-29 2010-06-01 Qualcomm Incorporated Software programmable logic using spin transfer torque magnetoresistive random access memory
WO2008149808A1 (ja) * 2007-06-07 2008-12-11 Nec Corporation スイッチ回路および半導体集積回路
US7994892B2 (en) * 2007-06-21 2011-08-09 Jpa Inc. Oxidative opening switch assembly and methods
JP5120874B2 (ja) * 2007-06-22 2013-01-16 株式会社船井電機新応用技術研究所 スイッチング素子
US8233308B2 (en) * 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7663134B2 (en) * 2007-07-10 2010-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array with a selector connected to multiple resistive cells
KR101258268B1 (ko) * 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
JP4575407B2 (ja) * 2007-08-08 2010-11-04 株式会社東芝 記憶装置
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム
JP5291905B2 (ja) * 2007-08-24 2013-09-18 株式会社半導体エネルギー研究所 記憶装置
JP5253784B2 (ja) * 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
WO2009066500A1 (ja) 2007-11-21 2009-05-28 Nec Corporation 半導体装置のコンフィギュレーション方法
US8027191B2 (en) 2007-11-30 2011-09-27 Bae Systems Information And Electronic Systems Integration Inc. Write circuit for providing distinctive write currents to a chalcogenide memory cell
US8085571B2 (en) * 2008-01-09 2011-12-27 Eugene Robert Worley High density prom
KR101418434B1 (ko) * 2008-03-13 2014-08-14 삼성전자주식회사 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템
KR100982552B1 (ko) * 2008-04-08 2010-09-16 이화여자대학교 산학협력단 은 도핑된 텔룰라이드계 나노 물질의 제조 방법 및 이를이용한 메모리 소자
US8295082B2 (en) * 2008-08-15 2012-10-23 Qualcomm Incorporated Gate level reconfigurable magnetic logic
JP5388525B2 (ja) * 2008-09-25 2014-01-15 株式会社東芝 プログラマブル論理回路
JP5401970B2 (ja) * 2008-12-17 2014-01-29 日本電気株式会社 不揮発性記憶装置
JP4792093B2 (ja) * 2009-02-23 2011-10-12 株式会社東芝 スイッチングボックス回路、スイッチングブロック回路、およびｆｐｇａ回路
JP5453850B2 (ja) 2009-03-06 2014-03-26 富士通セミコンダクター株式会社 半導体集積回路
JP5242467B2 (ja) 2009-03-19 2013-07-24 株式会社東芝 不揮発性メモリおよび再構成可能な回路
US7983065B2 (en) * 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8351236B2 (en) 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
WO2010117912A1 (en) * 2009-04-08 2010-10-14 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US8199576B2 (en) * 2009-04-08 2012-06-12 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US9509313B2 (en) * 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
WO2010125805A1 (ja) 2009-04-27 2010-11-04 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置
DE112009005017T5 (de) * 2009-06-29 2012-07-26 Fujitsu Limited Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
KR20110008553A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
JP5415547B2 (ja) 2009-09-25 2014-02-12 株式会社東芝 メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
KR101041742B1 (ko) * 2009-12-30 2011-06-16 광주과학기술원 저항 변화 메모리 소자, 그 제조 방법 및 구동 방법
JP5568370B2 (ja) 2010-05-10 2014-08-06 株式会社日立製作所 半導体装置
US8547720B2 (en) 2010-06-08 2013-10-01 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines
US8526237B2 (en) 2010-06-08 2013-09-03 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
WO2011158887A1 (ja) 2010-06-16 2011-12-22 日本電気株式会社 半導体装置及びその動作方法
JP2012027977A (ja) * 2010-07-23 2012-02-09 Elpida Memory Inc 半導体装置
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
JP5596467B2 (ja) * 2010-08-19 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置及びメモリ装置への書込方法
WO2012032937A1 (ja) 2010-09-08 2012-03-15 日本電気株式会社 再構成可能回路
US8823405B1 (en) 2010-09-10 2014-09-02 Xilinx, Inc. Integrated circuit with power gating
JP5790660B2 (ja) 2010-09-28 2015-10-07 日本電気株式会社 半導体装置
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
JP5588816B2 (ja) * 2010-10-12 2014-09-10 株式会社日立製作所 半導体記憶装置
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US20140077269A1 (en) * 2010-11-02 2014-03-20 Board Of Regents Of The University Of Texas System Compact regular reconfigurable fabrics
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US12136562B2 (en) 2010-11-18 2024-11-05 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12125737B1 (en) 2010-11-18 2024-10-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12272586B2 (en) 2010-11-18 2025-04-08 Monolithic 3D Inc. 3D semiconductor memory device and structure with memory and metal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12144190B2 (en) 2010-11-18 2024-11-12 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and memory cells preliminary class
US12243765B2 (en) 2010-11-18 2025-03-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12154817B1 (en) 2010-11-18 2024-11-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
EP2641330B1 (en) * 2010-11-19 2016-04-27 Hewlett-Packard Development Company, L.P. Method and circuit for switching a memristive device in an array
EP2641331B1 (en) * 2010-11-19 2020-06-03 Hewlett-Packard Enterprise Development LP Method and circuit for switching a memristive device
CN102096058B (zh) * 2010-12-20 2013-09-25 北京东方计量测试研究所 高准确度直流电流比较仪的验证方法和装置
JP5699666B2 (ja) * 2011-02-16 2015-04-15 日本電気株式会社 半導体装置
WO2012128017A1 (ja) * 2011-03-22 2012-09-27 日本電気株式会社 抵抗記憶装置およびその書き込み方法
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US8669781B2 (en) 2011-05-31 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8680648B2 (en) * 2011-06-09 2014-03-25 Ati Technologies Ulc Compact metal connect and/or disconnect structures
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8570786B2 (en) 2011-07-07 2013-10-29 Kabushiki Kaisha Toshiba Memory device and fabricating method thereof
JP5765808B2 (ja) * 2011-08-17 2015-08-19 国立大学法人金沢大学 抵抗変化型不揮発性記憶素子の多値書き込み回路
US20130051115A1 (en) * 2011-08-24 2013-02-28 Advanced Micro Devices, Inc. Integrated circuit with backside passive variable resistance memory and method for making the same
US20130051116A1 (en) * 2011-08-24 2013-02-28 Advanced Micro Devices, Inc. Integrated circuit with face-to-face bonded passive variable resistance memory and method for making the same
US20130051117A1 (en) * 2011-08-24 2013-02-28 Advanced Micro Devices, Inc. Integrated circuit with vertically integrated passive variable resistance memory and method for making the same
JP6156151B2 (ja) * 2012-01-11 2017-07-05 日本電気株式会社 双方向バッファ及びその制御方法
US20130250657A1 (en) * 2012-03-07 2013-09-26 Rambus Inc. System and Method for Writing Data to an RRAM Cell
WO2013136798A1 (ja) 2012-03-16 2013-09-19 日本電気株式会社 抵抗変化素子、その抵抗変化素子を有する半導体装置、その半導体装置の製造方法およびその抵抗変化素子を用いたプログラミング方法
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
KR101970314B1 (ko) * 2012-04-10 2019-04-18 삼성전자주식회사 불휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 전자 장치
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US9508432B2 (en) 2012-06-20 2016-11-29 Nec Corporation Semiconductor device with variable resistance switch and programming method therefor
JP5698714B2 (ja) * 2012-08-29 2015-04-08 株式会社東芝 不揮発性記憶装置
US8867256B2 (en) * 2012-09-25 2014-10-21 Palo Alto Research Center Incorporated Systems and methods for writing and non-destructively reading ferroelectric memories
KR102112364B1 (ko) * 2012-12-06 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US12249538B2 (en) 2012-12-29 2025-03-11 Monolithic 3D Inc. 3D semiconductor device and structure including power distribution grids
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
FR3004576B1 (fr) 2013-04-15 2019-11-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule memoire avec memorisation de donnees non volatile
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
FR3004577A1 (ja) 2013-04-15 2014-10-17 Commissariat Energie Atomique
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
JP2015026901A (ja) * 2013-07-24 2015-02-05 株式会社東芝 リコンフィギュラブル論理回路
FR3009421B1 (fr) * 2013-07-30 2017-02-24 Commissariat Energie Atomique Cellule memoire non volatile
US9685958B2 (en) * 2013-11-14 2017-06-20 Case Western Reserve University Defense against counterfeiting using antifuses
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
WO2015141153A1 (ja) 2014-03-17 2015-09-24 日本電気株式会社 プログラマブル論理集積回路
US10090461B2 (en) 2014-06-26 2018-10-02 Intel Corporation Oxide-based three-terminal resistive switching logic devices
JP2016063026A (ja) 2014-09-17 2016-04-25 株式会社東芝 再構成可能な回路
US10424617B2 (en) 2014-09-18 2019-09-24 Nec Corporation Crossbar switch with an arrangement of wires, logic integrated circuit using the same, and semiconductor device
KR102312732B1 (ko) 2014-12-24 2021-10-15 인텔 코포레이션 타이트한 피치의 금속 상호접속층들의 상부 및 하부에 비아를 자기 정렬하는 구조체 및 방법
JP2016178229A (ja) 2015-03-20 2016-10-06 株式会社東芝 再構成可能な回路
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
JP6485225B2 (ja) * 2015-05-29 2019-03-20 日本電気株式会社 プログラマブル論理集積回路
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
WO2017038095A1 (ja) 2015-09-02 2017-03-09 日本電気株式会社 プログラマブル論理集積回路と半導体装置およびキャラクタライズ方法
US10515981B2 (en) 2015-09-21 2019-12-24 Monolithic 3D Inc. Multilevel semiconductor device and structure with memory
US12250830B2 (en) 2015-09-21 2025-03-11 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US12178055B2 (en) 2015-09-21 2024-12-24 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
CN108370250B (zh) 2015-10-02 2022-10-11 索尼公司 半导体装置
WO2017064744A1 (en) * 2015-10-16 2017-04-20 Nec Corporation Reconfigurable circuit
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12219769B2 (en) 2015-10-24 2025-02-04 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US9728253B2 (en) * 2015-11-30 2017-08-08 Windbond Electronics Corp. Sense circuit for RRAM
US9659646B1 (en) 2016-01-11 2017-05-23 Crossbar, Inc. Programmable logic applications for an array of high on/off ratio and high speed non-volatile memory cells
JP6856032B2 (ja) * 2016-01-20 2021-04-07 日本電気株式会社 再構成可能回路、再構成可能回路システム、および再構成可能回路の動作方法
GB2547946B (en) * 2016-03-04 2020-05-20 Ge Aviat Systems Ltd Method and apparatus for modular power distribution
US10236888B2 (en) * 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
WO2017170149A1 (ja) 2016-03-30 2017-10-05 日本電気株式会社 抵抗変化素子、および抵抗変化素子の製造方法
US9792982B1 (en) 2016-03-31 2017-10-17 Arm Ltd. Method, system and device for read signal generation
JP2018042197A (ja) 2016-09-09 2018-03-15 株式会社東芝 半導体装置
JP6962327B2 (ja) 2016-09-13 2021-11-05 日本電気株式会社 半導体装置およびそのプログラミング方法
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US12225704B2 (en) 2016-10-10 2025-02-11 Monolithic 3D Inc. 3D memory devices and structures with memory arrays and metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US9990992B2 (en) 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation
JPWO2018123678A1 (ja) 2016-12-27 2019-10-31 日本電気株式会社 抵抗変化素子と半導体装置および製造方法
JP7015568B2 (ja) 2017-03-01 2022-02-03 ナノブリッジ・セミコンダクター株式会社 半導体装置
WO2018167962A1 (en) * 2017-03-17 2018-09-20 Nec Corporation Reconfigurable circuit using nonvolatile resistive switches
KR102256055B1 (ko) 2017-04-06 2021-05-27 삼성전자주식회사 반도체 소자
US10521338B2 (en) 2017-06-05 2019-12-31 Arm Ltd. Method, system and device for memory device operation
US10971547B2 (en) 2017-07-06 2021-04-06 Nanobridge Semiconductor, Inc. Switch element, switching method and semiconductor device
WO2019132882A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Functional vias in backend for reconfigurable interconnect
US20190042137A1 (en) * 2018-02-05 2019-02-07 Intel Corporation Memory device with separate memory controllers for program/erase and read operations
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11462282B2 (en) * 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
CN111508539B (zh) * 2020-05-25 2023-07-18 上海华力集成电路制造有限公司 一种八管双端口静态随机存取存储器及其制备方法
JP7563278B2 (ja) 2020-09-17 2024-10-08 富士通セミコンダクターメモリソリューション株式会社 抵抗変化メモリおよび抵抗変化メモリの制御方法
WO2022241660A1 (en) * 2021-05-19 2022-11-24 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Three-dimensional phase-change memory devices and forming method thereof
US11917836B2 (en) * 2021-10-28 2024-02-27 United Microelectronics Corp. Resistive random access memory structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642487A (en) 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
JPH02113723A (ja) 1988-10-24 1990-04-25 Toshiba Corp ロジックセルアレイ
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6969866B1 (en) * 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
JP3880210B2 (ja) * 1998-08-04 2007-02-14 エルピーダメモリ株式会社 半導体装置
US6487106B1 (en) * 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
JP4118500B2 (ja) 2000-11-01 2008-07-16 独立行政法人科学技術振興機構 ポイントコンタクト・アレー
EP1331671B1 (en) * 2000-11-01 2007-01-24 Japan Science and Technology Agency Point contact array and electronic circuit comprising the same
JP2002374165A (ja) 2001-06-13 2002-12-26 Hitachi Ltd 半導体集積回路装置および製造方法
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
AU2002353905B2 (en) * 2001-10-26 2006-02-02 Arizona Board Of Regents Programmable surface control devices and method of making same
US6791859B2 (en) * 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6969867B2 (en) * 2003-03-10 2005-11-29 Energy Conversion Devices, Inc. Field effect chalcogenide devices
KR100778950B1 (ko) * 2003-07-18 2007-11-22 닛본 덴끼 가부시끼가이샤 스위칭 소자, 스위칭 소자의 구동 방법, 논리 집적 회로 및 메모리 소자
JP4356542B2 (ja) * 2003-08-27 2009-11-04 日本電気株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299424B2 (en) 2011-03-02 2016-03-29 Nec Corporation Reconfigurable circuit and method for refreshing reconfigurable circuit
US10740435B2 (en) 2015-05-29 2020-08-11 Nec Corporation Programmable logic integrated circuit, design support system, and configuration method
US10979053B2 (en) 2018-01-25 2021-04-13 Nanobridge Semiconductor, Inc. Logic integrated circuit
US11481535B2 (en) 2018-05-15 2022-10-25 Nanobridge Semiconductor, Inc. Numerical information generation apparatus, numerical information generation method, and program

Also Published As

Publication number Publication date
JP2005101535A (ja) 2005-04-14
US20110007554A1 (en) 2011-01-13
US20050045919A1 (en) 2005-03-03
US8084768B2 (en) 2011-12-27
US20090001348A1 (en) 2009-01-01
US7825408B2 (en) 2010-11-02
US7425720B2 (en) 2008-09-16

Similar Documents

Publication Publication Date Title
JP4356542B2 (ja) 半導体装置
JP4992859B2 (ja) 半導体装置
US8331130B2 (en) Semiconductor integrated circuit
US7265577B2 (en) Integrated circuits with RAM and ROM fabrication options
JP5222761B2 (ja) 抵抗変化型不揮発性記憶装置
EP0058049B1 (en) Defect-remediable semiconductor integrated circuit memory with spare substitution
JP5589577B2 (ja) 抵抗変化型メモリデバイス
WO1992017001A1 (en) A field programmable gate array
US8901962B2 (en) Programmable logic device structure using third dimensional memory
CN110036484B (zh) 电阻式随机存取存储器单元
EP3267502B1 (en) Memory cell with parallel resistive memory elements
JP2006515474A (ja) フィールドプログラマブルゲートアレイを構成するためのプログラム可能な相互接続セル
JP2017037689A (ja) 半導体装置およびスイッチセルの書き換え方法
WO2019059118A1 (ja) 論理集積回路
US9111641B1 (en) Memory circuit including memory devices, a freeze circuit and a test switch
CN113597642A (zh) 单事件干扰稳定的存储器单元
JP2012238626A (ja) 多値ｒｏｍセル及び半導体装置
CN116916649A (zh) 半导体存储装置的有源电阻器阵列
JPWO2019208414A1 (ja) 論理集積回路および書き込み方法
WO2007052207A1 (en) Memory matrix composed of memory cells each constituted by a transistor and a memory element connected in parallel

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081216

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090212

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees