[go: up one dir, main page]

JP4337554B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4337554B2
JP4337554B2 JP2004007901A JP2004007901A JP4337554B2 JP 4337554 B2 JP4337554 B2 JP 4337554B2 JP 2004007901 A JP2004007901 A JP 2004007901A JP 2004007901 A JP2004007901 A JP 2004007901A JP 4337554 B2 JP4337554 B2 JP 4337554B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
insulating film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004007901A
Other languages
Japanese (ja)
Other versions
JP2005203542A (en
Inventor
英樹 田中
一夫 湯田坂
大介 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004007901A priority Critical patent/JP4337554B2/en
Publication of JP2005203542A publication Critical patent/JP2005203542A/en
Application granted granted Critical
Publication of JP4337554B2 publication Critical patent/JP4337554B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体装置の製造方法、電子機器に関する。   The present invention relates to a semiconductor device manufacturing method and an electronic apparatus.

従来の薄膜電子デバイスは半導体プロセスに立脚しており、真空プロセスを用いた薄膜作成技術が根幹となっている。この真空プロセスは、極めて微細な加工精度を有する代償として、多量のエネルギーと材料を非効率的に使用している。そこで真空プロセスに代わるものとして低エネルギーな液相プロセスが見直され始めている。また、この液相プロセスでは極めて平坦な膜を形成できることから、係る液相プロセスを例えばトランジスタのゲート絶縁膜や層間絶縁膜の形成に適用することで、より高性能なトランジスタの開発が可能になると期待されている(例えば特許文献1参照)。
再公表特許W000/59040号公報
Conventional thin film electronic devices are based on semiconductor processes, and are based on thin film fabrication techniques using vacuum processes. This vacuum process uses a large amount of energy and materials inefficiency as a compensation for extremely fine processing accuracy. Therefore, a low energy liquid phase process has begun to be reviewed as an alternative to the vacuum process. In addition, since this liquid phase process can form a very flat film, it is possible to develop a higher performance transistor by applying such a liquid phase process to the formation of a gate insulating film or an interlayer insulating film of a transistor, for example. It is expected (see, for example, Patent Document 1).
Republished Patent W000 / 59040

ところで、積層構造を有する素子では、層内の構造欠陥や層間の界面の構造欠陥によって素子の性能が損なわれることがある。例えばトランジスタでは、ゲート絶縁膜のバルクの構造欠陥や、ゲート絶縁膜と半導体膜との界面(MOS界面)の構造欠陥がトランジスタの電気的特性や特性のばらつきに影響を及ぼす。特に、ゲート絶縁膜を液相法で形成したもの(例えばポリシラザン焼成膜)では、熱酸化膜を用いたものに比べて、シリコンとの界面に欠陥(ダングリングボンド)が多く、このことが高性能なデバイス開発を行なう上での1つの課題となっている。例えばシリコン膜とゲート絶縁膜との界面準位密度(Dit)は、熱酸化膜が10cm−2eV−1〜1010cm−2eV−1であるのに対して、ポリシラザン焼成膜は1011cm−2eV−1〜1013cm−2eV−1である。
本発明はこのような事情に鑑みてなされたもので、液相プロセスによって形成された絶縁膜と半導体膜との間で良好な界面を形成できるようにした半導体装置の製造方法、及び、係る半導体装置を備えた電子機器を提供することを目的とする。
By the way, in the element which has a laminated structure, the performance of an element may be impaired by the structural defect in a layer, or the structural defect of the interface of an interlayer. For example, in a transistor, a bulk structural defect in a gate insulating film or a structural defect at an interface between a gate insulating film and a semiconductor film (MOS interface) affects the electrical characteristics and variation in characteristics of the transistor. In particular, a gate insulating film formed by a liquid phase method (for example, a polysilazane fired film) has more defects (dangling bonds) at the interface with silicon than a film using a thermal oxide film. This is one of the challenges in developing high performance devices. For example, the interface state density (Dit) between the silicon film and the gate insulating film is 10 9 cm −2 eV −1 to 10 10 cm −2 eV −1 for the thermal oxide film, whereas the polysilazane fired film is 10 11 cm −2 eV −1 to 10 13 cm −2 eV −1 .
The present invention has been made in view of such circumstances, and a semiconductor device manufacturing method capable of forming a good interface between an insulating film and a semiconductor film formed by a liquid phase process, and the semiconductor An object is to provide an electronic device including the device.

上記の課題を解決するため、本発明の半導体装置の製造方法は、基板に半導体膜を形成する工程と、上記半導体膜の上に、ポリシラザンを含む液体材料を用いて液相法により絶縁膜を形成する工程と、上記絶縁膜の上に、該絶縁膜中に含まれる水分の分解を促し、且つ、該分解によって生じた水素をブロックする水素ブロック膜を形成する工程と、上記絶縁膜をアニールする工程とを備えたことを特徴とする。
ここで水素ブロック膜としては、アルミニウムを含む金属材料や、シリコン等の半導体材料を用いることができる。
In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention includes a step of forming a semiconductor film on a substrate, and an insulating film formed on the semiconductor film by a liquid phase method using a liquid material containing polysilazane. Forming a hydrogen blocking film that promotes decomposition of moisture contained in the insulating film and blocks hydrogen generated by the decomposition; and annealing the insulating film. And a step of performing.
Here, a metal material containing aluminum or a semiconductor material such as silicon can be used as the hydrogen block film.

本発明の半導体装置の製造方法では、これらの金属材料又は半導体材料の触媒作用により、絶縁膜(ポリシラザン焼成膜)中に多量に含まれる水分が分解され、係る分解によって生成された水素イオンや水素ラジカル等の化学種により、絶縁膜と半導体膜との界面に存在するダングリングボンドが終端される。このため本方法によれば、界面準位を大幅に低減でき、高性能な半導体装置を製造することが可能となる。   In the method for manufacturing a semiconductor device according to the present invention, a large amount of water contained in the insulating film (polysilazane fired film) is decomposed by the catalytic action of these metal materials or semiconductor materials, and hydrogen ions and hydrogen generated by the decomposition are generated. Dangling bonds existing at the interface between the insulating film and the semiconductor film are terminated by chemical species such as radicals. For this reason, according to this method, the interface state can be greatly reduced, and a high-performance semiconductor device can be manufactured.

なお本発明において、「液相法」とは、基板上に液体材料を接触配置させる方法であって、スピンコート法、スリットコート法、ディップコート法、スプレー法、ロールコート法、カーテンコート法、印刷法、液滴吐出法等の種々の方法を採用することができる。特にスピンコート法で形成された膜(SOG膜)は、平坦性に優れることから、半導体装置の特性を向上する上で有利である。   In the present invention, the “liquid phase method” is a method of placing a liquid material in contact with a substrate, and includes a spin coating method, a slit coating method, a dip coating method, a spray method, a roll coating method, a curtain coating method, Various methods such as a printing method and a droplet discharge method can be employed. In particular, a film (SOG film) formed by spin coating is excellent in flatness and is advantageous in improving the characteristics of a semiconductor device.

本発明の半導体装置の製造方法では、上記半導体膜の形成工程が、当該半導体膜を結晶化させる工程を含むものとすることができる。ここで「結晶化」の形態としては、多結晶化,微結晶化,単結晶化のいずれであってもよい。特に、半導体膜を多結晶化又は微結晶化した場合には、結晶粒界の存在によって、半導体膜内にダングリングボンドが大量に存在するため、このような系に本発明を適用することで、デバイス特性の大幅な改善を期待することができる。   In the method for manufacturing a semiconductor device of the present invention, the semiconductor film forming step may include a step of crystallizing the semiconductor film. Here, the form of “crystallization” may be any of polycrystallization, microcrystallization, and single crystallization. In particular, when a semiconductor film is polycrystallized or microcrystallized, a large amount of dangling bonds exist in the semiconductor film due to the presence of crystal grain boundaries. A significant improvement in device characteristics can be expected.

また本発明の半導体装置の製造方法では、上記水素ブロック膜をパターニングして配線層を形成する工程を含むことができる。これにより、配線用の導電材料を別途成膜する必要がなくなり、工程を簡略化することが可能となる。或いは、本発明の半導体装置の製造方法では、上記水素ブロック膜を除去し、上記絶縁膜の上に配線層を形成する工程を含むようにしてもよい。この場合、配線に最適な導電材料を選択することが可能となる。なお、本方法をトランジスタの製造方法に適用する場合には、上記配線層がゲート電極を含む構成とすることができる。   Further, the method for manufacturing a semiconductor device of the present invention can include a step of patterning the hydrogen block film to form a wiring layer. As a result, it is not necessary to separately form a conductive material for wiring, and the process can be simplified. Alternatively, the semiconductor device manufacturing method of the present invention may include a step of removing the hydrogen block film and forming a wiring layer on the insulating film. In this case, it is possible to select an optimal conductive material for the wiring. Note that when the present method is applied to a method for manufacturing a transistor, the wiring layer may include a gate electrode.

また本発明の半導体装置の製造方法では、上記アニールを水素雰囲気下で行なうことができる。この場合、雰囲気中の水素が絶縁膜中に取り込まれることで、より界面特性の良好な膜が形成されるようになる。   In the method for manufacturing a semiconductor device of the present invention, the annealing can be performed in a hydrogen atmosphere. In this case, hydrogen in the atmosphere is taken into the insulating film, so that a film with better interface characteristics is formed.

また、本発明の電子機器は、上述した方法により製造された半導体装置を備えたことを特徴とする。これにより、高性能な電子機器を提供することが可能となる。   According to another aspect of the present invention, there is provided an electronic apparatus including the semiconductor device manufactured by the above-described method. This makes it possible to provide a high-performance electronic device.

以下、図面を参照しながら、本発明の実施の形態について説明する。図1〜図3は、本発明の半導体装置の一例である薄膜トランジスタ(TFT)の製造方法を説明するための工程図である。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1 to 3 are process diagrams for explaining a method of manufacturing a thin film transistor (TFT) which is an example of a semiconductor device of the present invention. In all the drawings below, the film thicknesses and dimensional ratios of the constituent elements are appropriately changed in order to make the drawings easy to see.

(半導体膜の形成工程)
本例ではまず、図1(a)に示すように、基板10の上に下地保護膜10aを形成する。基板10としては、石英基板、ガラス基板、耐熱プラスチック等の絶縁基板を使用することができる。下地保護膜10aは、基板中に含まれるナトリウム等の可動のイオンが後述の半導体膜中に混入しないようにする働きをもつ。下地保護膜10aは酸化シリコン膜,窒化シリコン膜,酸窒化シリコン膜等の絶縁性物質からなる。
(Semiconductor film formation process)
In this example, first, as shown in FIG. 1A, a base protective film 10 a is formed on the substrate 10. As the substrate 10, an insulating substrate such as a quartz substrate, a glass substrate, or a heat-resistant plastic can be used. The base protective film 10a has a function of preventing movable ions such as sodium contained in the substrate from being mixed into a semiconductor film described later. The base protective film 10a is made of an insulating material such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film.

下地保護膜10aは、基板10を純水やアルコールなどの有機溶剤で洗浄した後、基板10上に常圧気層成長法(APCVD法)、低圧化学気層堆積法(LPCVD法)、プラズマ化学気相堆積法(PECVD法)等のCVD法あるいはスパッタ法などによって形成することができる。下地保護膜10aとして酸化シリコン膜を使用する場合、APCVD法では基板温度を250℃程度から450℃程度とし、モノシラン(SiH)や酸素を原料として形成することができる。PECVD法やスパッタ法では基板温度は室温から400℃程度である。下地保護膜10aの膜厚は基板からの不純物元素の拡散と混入を防ぐのに十分な膜厚(例えば100nm程度)とする。 The base protective film 10a is formed by cleaning the substrate 10 with an organic solvent such as pure water or alcohol, and then forming an atmospheric pressure gas layer growth method (APCVD method), a low pressure chemical vapor deposition method (LPCVD method), plasma chemical vapor on the substrate 10. It can be formed by a CVD method such as a phase deposition method (PECVD method) or a sputtering method. When a silicon oxide film is used as the base protective film 10a, the substrate temperature can be set to about 250 ° C. to about 450 ° C. in the APCVD method, and monosilane (SiH 4 ) or oxygen can be used as a raw material. In the PECVD method or the sputtering method, the substrate temperature is about room temperature to 400 ° C. The thickness of the base protective film 10a is set to a thickness (for example, about 100 nm) sufficient to prevent the impurity element from diffusing and mixing from the substrate.

次に、図1(b)に示すように、下地保護膜10aの上に半導体膜11を形成する。上述した下地保護膜10aは必須のものではないが、半導体薄膜トランジスタをガラス基板上に作製する場合、半導体膜11への不純物制御が重要であるため、ガラス基板10中のナトリウムなどの可動イオンが半導体膜11中に混入しないように下地保護膜10aを形成した後に半導体膜11を堆積することが好ましい。   Next, as shown in FIG. 1B, a semiconductor film 11 is formed on the base protective film 10a. The base protective film 10a described above is not indispensable, but when a semiconductor thin film transistor is formed on a glass substrate, impurity control to the semiconductor film 11 is important. Therefore, movable ions such as sodium in the glass substrate 10 are generated by the semiconductor. It is preferable to deposit the semiconductor film 11 after forming the base protective film 10a so as not to be mixed into the film 11.

本例では半導体膜11をアモルファスシリコン膜とするが、半導体膜11はこれ以外の半導体材料、例えばゲルマニウム等であってもよい。或いは、シリコン・ゲルマニウム,シリコン・カーバイド,ゲルマニウム・カーバイド等の4族の元素複合体の半導体膜、ガリウム・ヒ素やインジウム・アンチモン等の3族元素と5族元素との複合化合物半導体膜、又は、カドミウム・セレン等の2族元素と6族元素との複合体化合物半導体膜等としてもよい。また、シリコン・ゲルマニウム・ガリウム・ヒ素等のように更に複合化合物半導体膜やこれ等の半導体膜にリン(P)、ヒ素(As)、アンチモン(Sb)等のドナー元素を添加したN型半導体膜、あるいはホウ素、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)等のアクセプタ元素を添加したP型半導体膜とすることも可能である。
このような半導体膜11は、APCVD法、LPCVD法、PECVD法等のCVD法、あるいはスパッタ法や蒸着法などのPVD法によって形成することができる。
In this example, the semiconductor film 11 is an amorphous silicon film, but the semiconductor film 11 may be other semiconductor material such as germanium. Alternatively, a semiconductor film of a group 4 element complex such as silicon / germanium, silicon carbide, germanium / carbide, a compound compound semiconductor film of a group 3 element such as gallium / arsenic or indium / antimony and a group 5 element, or A composite compound semiconductor film of a group 2 element such as cadmium or selenium and a group 6 element may be used. Further, a compound compound semiconductor film such as silicon, germanium, gallium, and arsenic, and an N-type semiconductor film obtained by adding a donor element such as phosphorus (P), arsenic (As), or antimony (Sb) to these semiconductor films. Alternatively, a P-type semiconductor film to which an acceptor element such as boron, aluminum (Al), gallium (Ga), or indium (In) is added can be used.
Such a semiconductor film 11 can be formed by a CVD method such as an APCVD method, an LPCVD method, or a PECVD method, or a PVD method such as a sputtering method or an evaporation method.

(半導体膜の結晶化工程)
次に、堆積した半導体膜11の結晶化を行う。ここで、「結晶化」という言葉は、非晶質の半導体膜に対して熱エネルギーを与え、多結晶あるいは単結晶の半導体膜に変質させること、更に、微結晶膜や多結晶膜の半導体膜に対して熱エネルギを与えて、結晶膜の膜質の改善や溶融固化による再結晶化を行うことについても用いられる。本明細書では、非晶質の結晶化のみならず、多結晶質や微結晶質の結晶化をも含めて総て結晶化と称する。
(Semiconductor film crystallization process)
Next, the deposited semiconductor film 11 is crystallized. Here, the term “crystallization” means that an amorphous semiconductor film is given thermal energy to be transformed into a polycrystalline or monocrystalline semiconductor film, and further a microcrystalline film or a polycrystalline semiconductor film. It is also used to apply thermal energy to the film to improve the quality of the crystal film and to recrystallize by melting and solidifying. In this specification, not only amorphous crystallization but also polycrystalline and microcrystalline crystallization are all referred to as crystallization.

半導体膜11の結晶化工程は、いわゆるレーザ照射による方法、急速加熱法(ランプアニール法や熱アニール法など)、固相成長による方法等によって実現することができるが、これに限定されない。本例では、レーザアニールによってアモルファス半導体膜11を多結晶半導体膜に結晶化する。この際、レーザ光としては、紫外線域あるいはその近傍の波長を持つエキシマレーザ、アルゴンイオンレーザ、YAGレーザの第2高調波或いは第3高調波等が好適である。例えばエキシマレーザでビームの長寸が400mmのラインビームを用い、その出力強度は例えば400mJ/cmとする。ラインビームについては、その短寸方向におけるレーザ強度のピーク値の90%に相当する部分が各領域毎に重なるようにラインビームを走査するのがよい。 The crystallization process of the semiconductor film 11 can be realized by a so-called laser irradiation method, a rapid heating method (such as a lamp annealing method or a thermal annealing method), a method by solid phase growth, or the like, but is not limited thereto. In this example, the amorphous semiconductor film 11 is crystallized into a polycrystalline semiconductor film by laser annealing. In this case, as the laser light, an excimer laser having a wavelength in the ultraviolet region or the vicinity thereof, an argon ion laser, a second harmonic or a third harmonic of a YAG laser, or the like is preferable. For example, a line beam having a long beam length of 400 mm is used with an excimer laser, and its output intensity is set to 400 mJ / cm 2 , for example. As for the line beam, it is preferable to scan the line beam so that a portion corresponding to 90% of the peak value of the laser intensity in the short dimension direction overlaps each region.

(素子分離工程)
次に、TFTの領域を画定するための素子分離を行う。本例では素子分離にエッチングを用いるが、素子分離技術としてはLOCOS法、フィールドシールド法、STI法などを使用することもできる。この素子分離工程により、基板10上には、図1(c)に示すような所定形状の多結晶半導体膜11aが形成される。
(Element isolation process)
Next, element isolation for defining a TFT region is performed. In this example, etching is used for element isolation, but LOCOS method, field shield method, STI method, etc. can also be used as element isolation technology. By this element isolation step, a polycrystalline semiconductor film 11 a having a predetermined shape as shown in FIG. 1C is formed on the substrate 10.

(ゲート絶縁膜の形成工程)
次に、図1(d)に示すように、液相法を用いて、半導体膜11aを覆うように基板全面にTFTのゲート絶縁膜12を形成する。ここではまず、ポリシラザンをキシレンに混合した塗布液(ポリシラザンを含む液体材料)を基板上にスピンコートし、処理温度を100℃として5分間、プリベークを行なう。その後、処理温度を350℃としてWET O2雰囲気下で260分間、熱処理を行なう。このように熱処理をWET O2雰囲気下で行なうことで、分極の原因となる絶縁膜中の窒素成分を少なくすることができる。以上により、酸化シリコン膜からなるゲート絶縁膜12が形成される。
(Gate insulating film formation process)
Next, as shown in FIG. 1D, a gate insulating film 12 of TFT is formed on the entire surface of the substrate so as to cover the semiconductor film 11a by using a liquid phase method. Here, first, a coating solution (a liquid material containing polysilazane) in which polysilazane is mixed with xylene is spin-coated on a substrate, and prebaking is performed at a processing temperature of 100 ° C. for 5 minutes. Thereafter, heat treatment is performed at a treatment temperature of 350 ° C. for 260 minutes in a WET O 2 atmosphere. By performing the heat treatment in a WET O 2 atmosphere in this way, the nitrogen component in the insulating film that causes polarization can be reduced. Thus, the gate insulating film 12 made of a silicon oxide film is formed.

なお、半導体膜の形成工程とゲート絶縁膜の形成工程との間には、必要に応じて洗浄工程を設けることができる。具体的には、半導体膜11aのパターニングが終了したら、酸素含有ガス雰囲気下で、基板にUV光を照射し、基板表面に存在する汚染物(有機物など)を分解除去する。ここで、照射するUV光は、波長254nmにピーク強度を有する低圧水銀ランプや、波長172nmにピーク強度を有するエキシマランプを用いる。この波長領域の光は、酸素分子(O)をオゾン(O)に分解し、更に、このオゾンを酸素ラジカル(O)に分解するので、ここで生成された活性度の高いオゾンや酸素ラジカルを利用することにより、基板表面に付着した有機物を効率的に除去することが可能となる。 Note that a cleaning step can be provided between the semiconductor film formation step and the gate insulating film formation step as needed. Specifically, after the patterning of the semiconductor film 11a is completed, the substrate is irradiated with UV light in an oxygen-containing gas atmosphere to decompose and remove contaminants (such as organic substances) present on the substrate surface. Here, as the UV light to be irradiated, a low-pressure mercury lamp having a peak intensity at a wavelength of 254 nm or an excimer lamp having a peak intensity at a wavelength of 172 nm is used. The light in this wavelength region decomposes oxygen molecules (O 2 ) into ozone (O 3 ) and further decomposes the ozone into oxygen radicals (O * ). By using oxygen radicals, organic substances attached to the substrate surface can be efficiently removed.

(水素ブロック膜の形成工程、アニール工程)
次に、図1(e)に示すように、ゲート絶縁膜12の上に水素ブロック膜20を堆積する。ここで水素ブロック膜20は、ゲート絶縁膜12中に含まれる水蒸気HOや酸素O等(特に水分)を、後述のアニール工程(熱処理工程)において分解し、且つ、分解によって生成された水素イオンや水素ラジカル等をゲート絶縁膜12中に閉じ込める働きをもつものである。このような水素ブロック膜20としては、化学的に活性な金属材料或いは半導体材料を用いることができる。係る金属材料としては、例えば、アルミニウム、マグネシウム、あるいはアルミニウムとマグネシウムとの合金、アルミニウムまたはマグネシウムを含む合金、またはアルミニウムまたはマグネシウムの窒化物または酸化物などを使用することができる。また、係る半導体材料としては、アモルファスシリコンや多結晶シリコン等を使用することができる。本例では、水素ブロック層20をアルミニウム等の金属膜とする。
係る金属膜20と後述のアニールとの組み合わせにより、ゲート絶縁膜12中の構造欠陥や、ゲート絶縁膜12と多結晶半導体膜11aとの界面における欠陥準位を減少させることが可能となる。欠陥準位が減少する理由としては、上記金属膜20の触媒的な作用によって生成した水素ラジカル、ヒドロキシラジカル、水素イオン、ヒドロキシアニオン等の種々の化学種により、膜中や膜界面に存在するダングリングボンドが終端されるためと考えられる。
(Hydrogen block film formation process, annealing process)
Next, as shown in FIG. 1E, a hydrogen block film 20 is deposited on the gate insulating film 12. Here, the hydrogen block film 20 is generated by decomposing and decomposing water vapor H 2 O, oxygen O 2 and the like (particularly moisture) contained in the gate insulating film 12 in an annealing process (heat treatment process) described later. It functions to confine hydrogen ions, hydrogen radicals, and the like in the gate insulating film 12. As such a hydrogen block film 20, a chemically active metal material or semiconductor material can be used. As such a metal material, for example, aluminum, magnesium, an alloy of aluminum and magnesium, an alloy containing aluminum or magnesium, or a nitride or oxide of aluminum or magnesium can be used. As the semiconductor material, amorphous silicon, polycrystalline silicon, or the like can be used. In this example, the hydrogen block layer 20 is a metal film such as aluminum.
The combination of the metal film 20 and the later-described annealing makes it possible to reduce structural defects in the gate insulating film 12 and defect levels at the interface between the gate insulating film 12 and the polycrystalline semiconductor film 11a. The reason why the defect level is reduced is that dang existing in the film interface or at the film interface due to various chemical species such as hydrogen radicals, hydroxy radicals, hydrogen ions, and hydroxy anions generated by the catalytic action of the metal film 20. This is probably because the ring bond is terminated.

金属膜20の形成方法はスパッタ法、蒸着法、CVD法等、どのような方法を用いてもよいが、金属を広い面積に堆積する方法としてはスパッタ法が有効である。上述したように、金属種はアルミニウムやマグネシウムなどの比較的活性な金属を用いるのがより好ましい。このような金属種を用いた方が、金や白金のような化学的に安定な金属を用いた場合よりも、ゲート絶縁膜12の改善に、より顕著な効果が認められる。なお、アルカリ金属のような酸化シリコン膜12中を移動していわゆる可動イオンとなるような金属は、絶縁膜としての膜質を劣化させるため、上述した金属としての使用は好ましくない。   The metal film 20 may be formed by any method such as sputtering, vapor deposition, and CVD, but sputtering is effective as a method for depositing metal over a wide area. As described above, it is more preferable to use a relatively active metal such as aluminum or magnesium as the metal species. The use of such a metal species has a more significant effect on the improvement of the gate insulating film 12 than when a chemically stable metal such as gold or platinum is used. Note that a metal that moves in the silicon oxide film 12 such as an alkali metal to become a so-called mobile ion deteriorates the film quality as an insulating film, and thus is not preferably used as the metal described above.

続いて、これ等の適当な金属膜20を堆積した後、300℃〜450℃の温度で10分以上アニール(熱処理)を行う。アニール時の雰囲気はどのような雰囲気であっても構わない。しかし、アニール工程を例えば水素雰囲気下で行なった場合には、この雰囲気中の水素が絶縁膜12中に浸透して更に界面特性を改善させる効果が期待できることから、係るアニールは水素雰囲気下で行なうことが望ましいと考えられる。
以上のようなアニール工程を行うことにより、ゲート絶縁膜12の絶縁耐圧、電荷密度の良好な特性を保ったまま、半導体膜11aとゲート絶縁膜12との界面の欠陥準位密度を低減させることができる。
Subsequently, after depositing these appropriate metal films 20, annealing (heat treatment) is performed at a temperature of 300 ° C. to 450 ° C. for 10 minutes or more. The atmosphere during annealing may be any atmosphere. However, when the annealing process is performed, for example, in a hydrogen atmosphere, the effect of improving the interfacial characteristics due to the penetration of hydrogen in the atmosphere into the insulating film 12 can be expected. Therefore, the annealing is performed in a hydrogen atmosphere. Is considered desirable.
By performing the annealing process as described above, the defect level density at the interface between the semiconductor film 11a and the gate insulating film 12 can be reduced while maintaining the good dielectric strength and charge density characteristics of the gate insulating film 12. Can do.

(金属膜除去、配線層の形成工程)
次に、図2(a)に示すように、金属膜20を除去する。
金属膜20の除去が終了したら、図2(b)に示すように、ゲート絶縁膜12の上にゲート配線膜13を形成する。ゲート配線膜13の形成は、スパッタ法、CVD法、蒸着法など、適当な堆積方法を選択して、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどを堆積あるいは積層することによって行なう。
(Metal film removal, wiring layer formation process)
Next, as shown in FIG. 2A, the metal film 20 is removed.
When the removal of the metal film 20 is completed, a gate wiring film 13 is formed on the gate insulating film 12 as shown in FIG. The gate wiring film 13 is formed by selecting or depositing an appropriate metal such as tantalum, aluminum or titanium, metal nitride, polysilicon or the like by selecting an appropriate deposition method such as sputtering, CVD or vapor deposition. By doing.

なお、この工程では、前工程で使用した金属層20をそのままゲート配線膜13の全部もしくは一部として使用してもよい。このように前工程で成膜した金属膜20を本工程で流用することにより、改めて導電材料を成膜する手間を省き、工程を簡略化することができる。勿論、前述の金属膜20を完全に除去して、新たにゲート配線膜13を形成することも可能である。こうすることで、配線膜として最適な材料を選択できるようになる。
次に、図2(c)に示すように、ゲート配線膜13をパターニングしてゲート電極を含むゲート配線(配線層)13aを形成する。
In this step, the metal layer 20 used in the previous step may be used as the whole or a part of the gate wiring film 13 as it is. Thus, by diverting the metal film 20 formed in the previous step in this step, it is possible to save the trouble of forming a conductive material again and simplify the process. Of course, it is possible to completely remove the metal film 20 and form a new gate wiring film 13. This makes it possible to select an optimal material for the wiring film.
Next, as shown in FIG. 2C, the gate wiring film 13 is patterned to form a gate wiring (wiring layer) 13a including a gate electrode.

(不純物注入、活性化工程)
次に、図2(d)に示すように、ゲート配線13aをマスクとして半導体膜11aに不純物イオン注入を行い、ソース領域11s及びドレイン領域11dを形成する。このとき、ゲート電極13aがイオン注入のマスクとなっているので、チャンネル領域11aはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元索のみを注入するイオン打ち込み法の二種類を適用することができる。イオン・ドーピング法の原料ガスとしては水素中に希釈されたホスフィン(PH)やジボラン(B)等の注入不純物元素の水素化物を用いることができる。
(Impurity implantation, activation process)
Next, as shown in FIG. 2D, impurity ions are implanted into the semiconductor film 11a using the gate wiring 13a as a mask to form a source region 11s and a drain region 11d. At this time, since the gate electrode 13a is a mask for ion implantation, the channel region 11a has a self-aligned structure formed only under the gate electrode. Impurity ion implantation is performed by ion doping using a mass non-separation type ion implantation apparatus to implant hydride and hydrogen of an implanted impurity element, and ions for implanting only a desired impurity source line using a mass separation type ion implantation apparatus. Two types of driving methods can be applied. As a source gas for the ion doping method, a hydride of an implanted impurity element such as phosphine (PH 3 ) or diborane (B 2 H 6 ) diluted in hydrogen can be used.

続いて、不純物の活性化を行う。活性化の方法としてはレーザ照射による方法や300℃以上の炉で加熱する(低温熱処理)方法、ランプによる高速熱処理法などがあるが、適当な方法を選択することができる。   Subsequently, the impurities are activated. Examples of the activation method include a laser irradiation method, a method of heating in a furnace of 300 ° C. or higher (low temperature heat treatment), a rapid heat treatment method using a lamp, and the like.

(層間絶縁膜の形成工程)
次に、図2(e)に示すように、ゲート絶縁膜12及びゲート配線13aを覆うように、基板全面に層間絶縁膜14を形成する。この層間絶縁膜14の形成は、プラズマCVD法等の真空蒸着法やスピンコート法等の液相法のいずれを用いて行なってもよい。本例では例えば、この層間絶縁膜14の形成を、ゲート絶縁膜12の形成方法と同様の方法で行なう。すなわち、ポリシラザンをキシレンに混合した塗布液(ポリシラザンを含む液体材料)を基板上にスピンコートし、処理温度を100℃として5分間、プリベークを行なう。その後、処理温度を350℃としてWET O2雰囲気下で260分間、熱処理を行なう。
(Interlayer insulation film formation process)
Next, as shown in FIG. 2E, an interlayer insulating film 14 is formed on the entire surface of the substrate so as to cover the gate insulating film 12 and the gate wiring 13a. The interlayer insulating film 14 may be formed using either a vacuum deposition method such as a plasma CVD method or a liquid phase method such as a spin coating method. In this example, for example, the interlayer insulating film 14 is formed by a method similar to the method for forming the gate insulating film 12. That is, a coating liquid (a liquid material containing polysilazane) in which polysilazane is mixed with xylene is spin-coated on a substrate, and prebaking is performed at a processing temperature of 100 ° C. for 5 minutes. Thereafter, heat treatment is performed at a treatment temperature of 350 ° C. for 260 minutes in a WET O 2 atmosphere.

(コンタクトホールの形成工程、ソース配線層,ドレイン配線層の形成工程)
次に、図3(a)に示すように、層間絶縁膜14およびゲート絶縁膜12のソース部分,ドレイン部分に対応する位置に、それぞれコンタクトホールH1,コンタクトホールH2を開孔する。
(Contact hole formation process, source wiring layer, drain wiring layer formation process)
Next, as shown in FIG. 3A, contact holes H1 and H2 are formed at positions corresponding to the source and drain portions of the interlayer insulating film 14 and the gate insulating film 12, respectively.

次に、図3(b)に示すように、このコンタクトホールH1,H2の内壁を覆うように、アルミニウム膜、クロム膜、タンタル膜などの金属膜をスパッタ法やPVD法等によって形成し、パターニングによりソース電極15s及びドレイン電極15dを形成する。なお、ソース電極15s,ドレイン電極15dの上には、必要に応じて、酸化シリコン,窒化シリコン,PSG等を堆積して保護膜を形成することができる。
以上により、薄膜トランジスタ(半導体装置)1が製造される。
Next, as shown in FIG. 3B, a metal film such as an aluminum film, a chromium film, or a tantalum film is formed by sputtering or PVD so as to cover the inner walls of the contact holes H1 and H2, and patterned. Thus, the source electrode 15s and the drain electrode 15d are formed. Note that a protective film can be formed on the source electrode 15s and the drain electrode 15d by depositing silicon oxide, silicon nitride, PSG, or the like, if necessary.
Thus, the thin film transistor (semiconductor device) 1 is manufactured.

以上説明したように、本発明の半導体装置の製造方法では、ポリシラザン焼成膜(ゲート絶縁膜12)の上に形成された金属膜又はシリコン膜の触媒作用を利用してゲート絶縁膜中の水分を分解し、ここで分解生成された水素ラジカル等により半導体膜のダングリングボンドを終端している。したがって本方法によれば、界面準位密度の小さい高性能な半導体装置を製造することが可能である。特に本実施形態のように半導体膜11aを多結晶シリコン膜とした場合には、その結晶粒界の存在によって、膜中にはダングリングボンドが大量に存在するため、このような系に本発明を適用することで、デバイス特性の大幅な改善を期待することができる。この際、本発明の方法では、ゲート絶縁膜をポリシラザンを含む液体材料によって形成しているので、ゲート絶縁膜中には熱酸化膜やCVD膜等に比べて多量の水分が含まれており、半導体膜中のダングリングボンドを終端するのに十分な量のラジカルを生成することが可能である。   As described above, in the method for manufacturing a semiconductor device of the present invention, moisture in the gate insulating film is removed using the catalytic action of the metal film or silicon film formed on the polysilazane fired film (gate insulating film 12). The dangling bonds of the semiconductor film are terminated by hydrogen radicals and the like that are decomposed and decomposed here. Therefore, according to this method, it is possible to manufacture a high-performance semiconductor device having a low interface state density. In particular, when the semiconductor film 11a is a polycrystalline silicon film as in the present embodiment, a large amount of dangling bonds exist in the film due to the presence of the crystal grain boundary. By applying, a significant improvement in device characteristics can be expected. At this time, in the method of the present invention, since the gate insulating film is formed of a liquid material containing polysilazane, the gate insulating film contains a larger amount of moisture than a thermal oxide film, a CVD film, etc. It is possible to generate a sufficient amount of radicals to terminate dangling bonds in the semiconductor film.

また本発明の半導体装置の製造方法において、半導体膜11a上に配置される絶縁膜を全て液相法によって形成した場合には、極めて平坦な膜面が得られる。このため、配線を形成する際に段差によって断線が発生する虞がなく、信頼性の高いトランジスタを高い歩留まりで製造することが可能である。   In the method for manufacturing a semiconductor device of the present invention, when all the insulating films disposed on the semiconductor film 11a are formed by a liquid phase method, an extremely flat film surface can be obtained. Therefore, there is no possibility of disconnection due to a step when forming the wiring, and a highly reliable transistor can be manufactured with a high yield.

なお、本実施形態では、上記のような工程順としたが、例えば素子分離をゲート絶縁膜12の形成後に行う、あるいは、ゲート配線膜12の形成前に、レジストマスクあるいはその他メタルマスクなどを利用して不純物注入を行うなど、工程順を適宜に入れ変えてもよい。
また、ゲート絶緑膜12の形成直後の金属膜20をそのままゲート配線13aの全部もしくは一部として使用する場合で、その後の工程において300℃以上の熱処理を行う工程がある揚合には、上述した金属層20形成直後のアニール工程は省略することができる。すなわち、上述した金属膜20の形成後のアニールは、ゲート配線膜12のパターニングを行う前、又は、行った後、あるいはトランジスタの製造工程、複数のトランジスタを備えたパネルの製造工程が完了するまでのいずれかの適宜な時期に行うこととしても良い。
In this embodiment, the order of the steps is as described above. However, for example, element isolation is performed after the gate insulating film 12 is formed, or a resist mask or other metal mask is used before the gate wiring film 12 is formed. Then, the order of steps may be changed as appropriate, such as impurity implantation.
In the case where the metal film 20 immediately after the formation of the gate green film 12 is used as it is as a whole or a part of the gate wiring 13a, there is a process of performing a heat treatment at 300 ° C. or higher in the subsequent process. The annealing process immediately after the formation of the metal layer 20 can be omitted. That is, the annealing after the formation of the metal film 20 described above is performed before or after the patterning of the gate wiring film 12, or until the manufacturing process of the transistor and the manufacturing process of the panel including a plurality of transistors are completed. It may be performed at any appropriate time.

また上記実施形態では、半導体膜11aを多結晶化したが、アモルファス状態の半導体膜(アモルファスシリコン膜)をトランジスタの能動層に使用することも可能である。
また上記実施形態では、本発明の半導体装置の製造方法をトップゲート型のトランジスタの製造方法に適用した例を示したが、本発明はこれに限らず、本発明をボトムゲート型のトランジスタの製造方法に適用することも可能である。
In the above embodiment, the semiconductor film 11a is polycrystallized. However, an amorphous semiconductor film (amorphous silicon film) can be used for the active layer of the transistor.
In the above embodiment, an example in which the method for manufacturing a semiconductor device of the present invention is applied to a method for manufacturing a top gate type transistor has been described. However, the present invention is not limited thereto, and the present invention is not limited to this. It is also possible to apply the method.

(電子機器)
次に、本発明の電子機器について説明する。
図4は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、筐体の内部或いは表示部1301に、前述の方法を用いて製造された半導体装置を備えている。なお、図中、符号1302は操作ボタン1302、符号1303は受話口、符号1304は送話口を示している。
上記各実施の形態の半導体装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々、種々の電子機器に適用することができる。いずれの電子機器においても、本発明の半導体装置を適用することで、高機能化を実現することができる。
(Electronics)
Next, the electronic apparatus of the present invention will be described.
FIG. 4 is a perspective view showing an example of an electronic apparatus according to the present invention. A cellular phone 1300 shown in this figure is provided with a semiconductor device manufactured by using the above-described method inside a housing or in a display portion 1301. In the figure, reference numeral 1302 denotes an operation button 1302, reference numeral 1303 denotes a mouthpiece, and reference numeral 1304 denotes a mouthpiece.
The semiconductor device of each of the above embodiments is not limited to the mobile phone, but is an electronic book, a personal computer, a digital still camera, a liquid crystal television, a viewfinder type or a monitor direct view type video tape recorder, a car navigation device, a pager, and an electronic notebook. It can be applied to various electronic devices such as a calculator, a word processor, a workstation, a video phone, a POS terminal, and a device equipped with a touch panel. In any electronic device, high functionality can be realized by applying the semiconductor device of the present invention.

以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。   The preferred embodiments of the present invention have been described above with reference to the accompanying drawings, but it goes without saying that the present invention is not limited to such examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

本発明の半導体装置の製造方法を説明するための工程図。FIG. 6 is a process diagram for explaining the method for manufacturing a semiconductor device of the present invention. 図1に続く工程図。Process drawing following FIG. 図2に続く工程図。Process drawing following FIG. 本発明の電子機器の一例を示す斜視図。FIG. 14 is a perspective view illustrating an example of an electronic device of the invention.

符号の説明Explanation of symbols

1・・・薄膜トランジスタ(半導体装置)、10・・・基板、11a・・・多結晶半導体膜、12・・・ゲート絶縁膜、13・・・ゲート配線(配線層)、14・・・層間絶縁膜、20・・・水素ブロック膜、1300・・・電子機器

DESCRIPTION OF SYMBOLS 1 ... Thin film transistor (semiconductor device), 10 ... Substrate, 11a ... Polycrystalline semiconductor film, 12 ... Gate insulating film, 13 ... Gate wiring (wiring layer), 14 ... Interlayer insulation Membrane, 20 ... Hydrogen block membrane, 1300 ... Electronic equipment

Claims (7)

基板に半導体膜を形成する工程と、
上記半導体膜の上に、ポリシラザンを含む液体材料を用いて液相法によりゲート絶縁膜を形成する工程と、
上記ゲート絶縁膜の上に、該ゲート絶縁膜中に含まれる水分の分解を促し、且つ、該分解によって生じた水素をブロックし、シリコンからなる水素ブロック膜を形成する工程と、
上記ゲート絶縁膜をアニールする工程とを備えたことを特徴とする、半導体装置の製造方法。
Forming a semiconductor film on the substrate;
Forming a gate insulating film on the semiconductor film by a liquid phase method using a liquid material containing polysilazane;
On the gate insulating film, a step of prompting the decomposition of water contained in the gate insulating film, and blocks the hydrogen produced by the decomposition, to form a hydrogen blocking film made of silicon,
And a step of annealing the gate insulating film. A method of manufacturing a semiconductor device, comprising:
上記半導体膜の形成工程が、当該半導体膜を結晶化させる工程を含むことを特徴とする、請求項1記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the step of forming the semiconductor film includes a step of crystallizing the semiconductor film. 上記水素ブロック膜をパターニングして配線層を形成する工程を含むことを特徴とする、請求項1又は2に記載の半導体装置の製造方法。 Characterized in that it comprises a step of forming a wiring layer by patterning the hydrogen blocking film, a manufacturing method of a semiconductor device according to claim 1 or 2. 上記水素ブロック膜を除去し、上記絶縁膜の上に配線層を形成する工程を含むことを特徴とする、請求項1又は2に記載の半導体装置の製造方法。 Removing the hydrogen blocking film, characterized in that it comprises a step of forming a wiring layer on the insulating film, a method of manufacturing a semiconductor device according to claim 1 or 2. 上記配線層がゲート電極を含むことを特徴とする、請求項又は4に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 3 , wherein the wiring layer includes a gate electrode. 上記アニールを水素雰囲気下で行なうことを特徴とする、請求項1〜のいずれかの項に記載の半導体装置の製造方法。 And performing the annealing in a hydrogen atmosphere, a method of manufacturing a semiconductor device according to any one of claims 1-5. 上記ゲート絶縁膜がSOG膜であることを特徴とする、請求項1〜のいずれかの項に記載の半導体装置の製造方法。 Characterized in that said gate insulating film is a SOG film, a manufacturing method of a semiconductor device according to any one of claims 1-6.
JP2004007901A 2004-01-15 2004-01-15 Manufacturing method of semiconductor device Expired - Fee Related JP4337554B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004007901A JP4337554B2 (en) 2004-01-15 2004-01-15 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004007901A JP4337554B2 (en) 2004-01-15 2004-01-15 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2005203542A JP2005203542A (en) 2005-07-28
JP4337554B2 true JP4337554B2 (en) 2009-09-30

Family

ID=34821420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004007901A Expired - Fee Related JP4337554B2 (en) 2004-01-15 2004-01-15 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4337554B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5243046B2 (en) 2006-01-25 2013-07-24 シャープ株式会社 Semiconductor device manufacturing method and semiconductor device
JP5255870B2 (en) * 2007-03-26 2013-08-07 株式会社半導体エネルギー研究所 Method for manufacturing memory element

Also Published As

Publication number Publication date
JP2005203542A (en) 2005-07-28

Similar Documents

Publication Publication Date Title
US6995053B2 (en) Vertical thin film transistor
US7413966B2 (en) Method of fabricating polysilicon thin film transistor with catalyst
US20090149007A1 (en) Electronic device and method of manufacturing the same
KR20020092255A (en) Semiconductor film, semiconductor device and method of their production
JP2010206161A (en) Film deposition method, and method of manufacturing the same
US7405134B2 (en) Method of manufacturing a semiconductor device and electronic equipment
US6825069B2 (en) System and method for fabricating a transistor by a low temperature heat treatment process
JP4337554B2 (en) Manufacturing method of semiconductor device
JP2005236186A (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
JP4337555B2 (en) Manufacturing method of semiconductor device
US6887745B2 (en) Polysilicon thin film transistor and method of forming the same
JP2004288864A (en) Thin film semiconductor, method of manufacturing thin film transistor, electro-optical device, and electronic equipment
JP2003174036A (en) Method of manufacturing thin film transistor and thin film transistor
JP4200530B2 (en) Thin film transistor manufacturing method
JP4123410B2 (en) Manufacturing method of semiconductor device
JP4547857B2 (en) Method for manufacturing transistor
JP2005236187A (en) Semiconductor device manufacturing method, electronic device
JP4461731B2 (en) Thin film transistor manufacturing method
US20050082533A1 (en) Method of manufacturing transistor, transistor, circuit board, electro-optical device and electronic apparatus
KR100683664B1 (en) Thin film transistor, method of manufacturing thin film transistor and flat panel display device having same
JP2004014644A (en) Method for manufacturing transistor, integrated circuit and electro-optical device using the transistor, and electronic apparatus equipped with the electro-optical device
JP2877129B2 (en) Thin film transistor and method of manufacturing the same
JP3445573B2 (en) Semiconductor device
JP2004349581A (en) Method of manufacturing thin film transistor, electro-optical device, and electronic apparatus
JP2005259818A (en) Semiconductor film crystallization method, thin film transistor manufacturing method, electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees