JP4322558B2

JP4322558B2 - Method for manufacturing inlet for electronic tag

Info

Publication number: JP4322558B2
Application number: JP2003154302A
Authority: JP
Inventors: 道夫岡本; 優一森永
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2003-05-30
Filing date: 2003-05-30
Publication date: 2009-09-02
Anticipated expiration: 2023-05-30
Also published as: JP2004355469A

Description

【０００１】
【発明の属する技術分野】
本発明は、非接触型電子タグ用インレットに関し、特に、電子タグ用インレットの薄型化、高信頼化に適用して有効な技術に関する。
【０００２】
【従来の技術】
非接触型の電子タグは、半導体チップ内のメモリ回路に所望のデータを記憶させ、マイクロ波を使ってこのデータを読み取るようにしたタグである。
【０００３】
特開平１０−１３２９６号公報（特許文献１）には、この種の非接触型電子タグの一例が開示されている。この電子タグは、マイクロ波受信用のアンテナをリードフレームで構成し、このリードフレーム上に実装した半導体チップを樹脂封止した構成になっている。
【０００４】
【特許文献１】
特開平１０−１３２９６号公報
【０００５】
【発明が解決しようとする課題】
電子タグは、半導体チップ内のメモリ回路にデータを記憶させるため、バーコードを利用したタグなどに比べて大容量のデータを記憶できる利点がある。また、メモリ回路に記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点もある。
【０００６】
しかしながら、この種の電子タグは、バーコードを利用したタグなどに比べて構造が複雑であることから、その製造コストが高く、これが電子タグの普及を妨げる一因となっている。
【０００７】
そこで、本発明者は、構造を単純化した安価な電子タグ用インレットの開発を進めている。このインレットは、リードフレームで構成したアンテナに半導体チップを実装し、アンテナと半導体チップをＡｕワイヤで電気的に接続すると共に、半導体チップとＡｕワイヤをポッティング樹脂で封止した構造になっている。
【０００８】
しかしながら、上記インレットは、リードフレームで構成したアンテナと半導体チップをＡｕワイヤで接続しているため、半導体チップとＡｕワイヤをポッティング樹脂で封止すると、インレット全体の厚さが０．６ｍｍ前後まで厚くなってしまい、電子タグ用インレットに求められる薄型化を実現できないという問題や、アンテナ部の屈曲変形に対して十分な柔軟性が得られ難いという問題が生じている。
【０００９】
本発明の目的は、電子タグ用インレットの薄型化、高信頼化を実現することができる技術を提供することにある。
【００１０】
本発明の他の目的は、薄型で柔軟性が高く、しかも低価格な電子タグ用インレットを実現することができる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明の電子タグ用インレットは、絶縁フィルムと、前記絶縁フィルムの一面に形成された導体層からなるアンテナと、前記アンテナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを封止する樹脂とを備えているものである。
【００１４】
本発明の電子タグ用インレットは、前記アンテナの一部に、前記絶縁フィルムが露出する切り欠きが設けられ、前記切り欠きの内側に、一端が前記アンテナに接続され、他端が前記切り欠きの内側に延在する前記導体膜からなる複数個のリードパターンが形成され、前記複数個のバンプ電極は、それぞれのバンプ電極の対応する位置に形成された前記リードパターンの表面に接続されているものである。
【００１５】
本発明の電子タグ用インレットの製造方法は、（ａ）絶縁フィルムを準備する工程と、（ｂ）前記絶縁フィルムの一面上に導体膜を形成する工程と、（ｃ）前記導体膜の一部に前記絶縁フィルムを露出させる切り欠きを形成する工程と、（ｄ）複数のバンプ電極を介して前記導体膜に半導体チップを電気的に接続する工程と、（ｅ）前記半導体チップと前記絶縁フィルムとの隙間に樹脂を充填する工程とを有し、前記（ｃ）工程では、一端が前記導体膜に接続され、他端が前記切り欠きの内側に延在し、かつ前記導体膜からなる複数のリードパターンが前記切り欠きの内側に形成され、前記（ｄ）工程では、前記複数のバンプ電極が前記複数のリードパターンにそれぞれ電気的に接続され、前記（ｄ）工程では、加熱したボンディングステージ上に前記半導体チップを搭載し、前記半導体チップの真上に前記複数のリードパターンを位置決めした後、加熱したボンディングツールを前記絶縁フィルム側から押し当てて、前記複数のバンプ電極と前記複数のリードパターンをそれぞれ電気的に接続するものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
図１は、本実施形態の電子タグ用インレットを示す平面図（表面側）、図２は、図１の一部を拡大して示す平面図、図３は、本実施形態の電子タグ用インレットを示す側面図、図４は、本実施形態の電子タグ用インレットを示す平面図（裏面側）、図５は、図４の一部を拡大して示す平面図である。
【００１８】
本実施形態の電子タグ用インレット（以下、単にインレットという）１は、マイクロ波受信用のアンテナを備えた非接触型電子タグの主要部を構成するものである。このインレット１は、細長い長方形の絶縁フィルム２の一面に接着されたＣｕ箔からなるアンテナ３と、表面および側面がポッティング樹脂４で封止された状態でアンテナ３に接続された半導体チップ５とを備えている。絶縁フィルム２の一面（アンテナ３が形成された面）には、アンテナ３や半導体チップ５を保護するためのカバーフィルム６が必要に応じてラミネートされる。
【００１９】
上記絶縁フィルム２の長辺方向に沿ったアンテナ３の長さは、例えば５６ｍｍであり、周波数２．４５ＧＨｚのマイクロ波を効率よく受信できるように最適化されている。また、アンテナ３の幅は３ｍｍであり、インレット１の小型化と強度の確保とが両立できるように最適化されている。
【００２０】
アンテナ３のほぼ中央部には、その一端がアンテナ３の外縁に達する「Ｌ」字状のスリット７が形成されており、このスリット７の中途部には、ポッティング樹脂４で封止された半導体チップ５が実装されている。
【００２１】
図６および図７は、上記スリット７が形成されたアンテナ３の中央部付近を拡大して示す平面図であり、図６はインレット１の表面側、図７は裏面側をそれぞれ示している。なお、これらの図では、半導体チップ５を封止するポッティング樹脂４およびカバーフィルム６の図示は、省略してある。
【００２２】
図示のように、スリット７の中途部には、絶縁フィルム２の一部を打ち抜いて形成したデバイスホール８が形成されており、前記半導体チップ５は、このデバイスホール８の中央部に配置されている。デバイスホール８の寸法は、例えば縦×横＝０．８ｍｍ×０．８ｍｍであり、半導体チップ５の寸法は、縦×横＝０．４８ｍｍ×０．４８ｍｍである。
【００２３】
図６に示すように、半導体チップ５の主面上には、例えば４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄが形成されている。また、これらのＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのそれぞれには、アンテナ３と一体に形成され、その一端がデバイスホール８の内側に延在するリード１０が接続されている。
【００２４】
上記４本のリード１０のうち、２本のリード１０は、スリット７によって２分割されたアンテナ３の一方からデバイスホール８の内側に延在し、半導体チップ５のＡｕバンプ９ａ、９ｃと電気的に接続されている。また、残り２本のリード１０は、アンテナ３の他方からデバイスホール８の内側に延在し、半導体チップ５のＡｕバンプ９ｂ、９ｄと電気的に接続されている。
【００２５】
図８は、上記半導体チップ５の主面に形成された４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのレイアウトを示す平面図、図９は、Ａｕバンプ９ａの近傍の拡大断面図、図１０は、Ａｕバンプ９ｃの近傍の拡大断面図、図１１は、半導体チップ５に形成された回路のブロック図である。
【００２６】
半導体チップ５は、厚さ＝０．１５ｍｍ程度の単結晶シリコン基板からなり、その主面には、図１１に示すような整流・送信、クロック抽出、セレクタ、カウンタ、ＲＯＭなどからなる回路が形成されている。ＲＯＭは、１２８ビットの記憶容量を有しており、バーコードなどの記憶媒体に比べて大容量のデータを記憶することができる。また、ＲＯＭに記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点がある。
【００２７】
上記回路が形成された半導体チップ５の主面上には、４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄが形成されている。これら４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄは、図８の二点鎖線で示す一対の仮想的な対角線上に位置し、かつこれらの対角線の交点（半導体チップ５の主面の中心）からの距離がほぼ等しくなるようにレイアウトされている。これらのＡｕバンプ９ａ、９ｂ、９ｃ、９ｄは、例えば周知の電解メッキ法を用いて形成されたもので、その高さは、例えば１５μｍ程度である。
【００２８】
なお、これらＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのレイアウトは、図８に示したレイアウトに限られるものではないが、チップ接続時の加重に対してバランスを取りやすいレイアウトであることが好ましく、例えば平面レイアウトにおいてＡｕバンプの接線によって形成される多角形が、チップの中心を囲む様に配置するのが好ましい。
【００２９】
上記４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのうち、例えばＡｕバンプ９ａは、前記図１１に示す回路の入力端子を構成し、Ａｕバンプ９ｂは、ＧＮＤ端子を構成している。また、残り２個のＡｕバンプ９ｃ、９ｄは、上記回路には続されていないダミーのバンプを構成している。
【００３０】
図９に示すように、回路の入力端子を構成するＡｕバンプ９ａは、半導体チップ５の主面を覆うパッシベーション膜２０とポリイミド樹脂２１とをエッチングして露出させた最上層メタル配線２２の上に形成されている。また、Ａｕバンプ９ａと最上層メタル配線２２との間には、両者の密着力を高めるためのバリアメタル膜２３が形成されている。パッシベーション膜２０は、例えば酸化シリコン膜と窒化シリコン膜との積層膜で構成され、最上層メタル配線２２は、例えばＡｌ合金膜で構成されている。また、バリアメタル膜２３は、例えばＡｌ合金膜に対する密着力が高いＴｉ膜と、Ａｕバンプ９ａに対する密着力が高いＰｄ膜との積層膜で構成されている。図示は省略するが、回路のＧＮＤ端子を構成するＡｕバンプ９ｂと最上層メタル配線２２との接続部も、上記と同様の構成になっている。一方、図１０に示すように、ダミーのバンプを構成するＡｕバンプ９ｃ（および９ｄ）は、上記最上層メタル配線２２と同一配線層に形成されたメタル層２４に接続されているが、このメタル層２４は、前記回路に接続されていない。
【００３１】
このように、本実施の形態のインレット１は、絶縁フィルム２の一面に形成したアンテナ３の一部に、その一端がアンテナ３の外縁に達するスリット７を設け、このスリット７によって２分割されたアンテナ３の一方に半導体チップ５の入力端子（Ａｕバンプ９ａ）を接続し、他方に半導体チップ５のＧＮＤ端子（Ａｕバンプ９ｂ）を接続する。この構成により、アンテナ３の実効的な長さを長くすることができるので、必要なアンテナ長を確保しつつ、インレット１の小型化を図ることができる。
【００３２】
また、本実施の形態のインレット１は、半導体チップ５の主面上に、回路の端子を構成するＡｕバンプ９ａ、９ｂとダミーのＡｕバンプ９ｃ、９ｄとを設け、これら４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄをアンテナ３のリード１０に接続する。この構成により、回路に接続された２個のＡｕバンプ９ａ、９ｂのみをリード１０に接続する場合に比べて、Ａｕバンプとリード１０の実効的な接触面積が大きくなるので、Ａｕバンプとリード１０の接着強度、すなわち両者の接続信頼性が向上する。また、４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄを図８に示したようなレイアウトで半導体チップ５の主面上に配置することにより、Ａｕバンプ９ａ、９ｂ、９ｃ、９ｄにリード１０を接続した際に、半導体チップ５が絶縁フィルム２に対して傾くことがない。これにより、半導体チップ５をポッティング樹脂４で確実に封止することができるので、インレット１の製造歩留まりが向上する。
【００３３】
次に、上記のように構成されたインレット１の製造方法を図１２〜図２０を用いて説明する。
【００３４】
図１２は、インレット１の製造に用いる絶縁フィルム２を示す平面図、図１３は、図１２の一部を拡大して示す平面図である。
【００３５】
図に示すように、絶縁フィルム２は、リール２５に巻き取られた状態でインレット１の製造工程に搬入される。この絶縁フィルム２の一面には、あらかじめ多数のアンテナ３が所定の間隔で形成されている。これらのアンテナ３を形成するには、例えば絶縁フィルム２の一面に厚さ１８μｍ程度のＣｕ箔を接着し、このＣｕ箔をアンテナ３の形状にエッチングする。このとき、それぞれのアンテナ３に、前述したスリット７およびリード１０を形成する。その後、リード１０の表面にＳｎ（錫）メッキを施す。絶縁フィルムおよびアンテナをさらに薄く形成するには、例えば厚さ３８μｍ程度の絶縁フィルム表面に、第１のＣｕ膜をスパッタリング法により形成し、前記第１のＣｕ膜をシード層として電解メッキ法により、前記第１のＣｕ膜よりも厚い第２のＣｕ膜を形成し、これら第１および第２のＣｕ膜をパターニングすればよい。
【００３６】
上記絶縁フィルム２は、フィルムキャリアテープの規格に従ったもので、例えば幅５０μｍまたは７０ｍｍ、厚さ７５μｍのポリイミド樹脂フィルムからなり、その一部には、前記図６、図７に示したデバイスホール８が形成されている。また、絶縁フィルム２の両側部には、絶縁フィルム２を搬送するためのスプロケットホール２６が所定の間隔で形成されている。デバイスホール８およびスプロケットホール２６は、絶縁フィルム２の一部をパンチで打ち抜くことによって形成される。
【００３７】
次に、図１４に示すように、ボンディングステージ３１とボンディングツール３２とを備えたインナーリードボンダ３０にリール２５を装着し、ボンディングステージ３１の上面に沿って絶縁フィルム２を移動させながら、アンテナ３に半導体チップ５を接続する。
【００３８】
アンテナ３に半導体チップ５を接続するには、図１５（図１４の要部拡大図）に示すように、１００℃程度に加熱したボンディングステージ３１の上に半導体チップ５を搭載し、この半導体チップ５の真上に絶縁フィルム２のデバイスホール８を位置決めした後、デバイスホール８の内側に突出したリード１０の上面に４００℃程度に加熱したボンディングツール３２を押し当て、Ａｕバンプ（９ａ〜９ｄ）とリード１０を接触させる。このとき、ボンディングツール３２に所定の荷重を２秒程度印加することにより、リード１０の表面に形成されたＳｎメッキとＡｕバンプ（９ａ〜９ｄ）との界面にＡｕ−Ｓｎ共晶合金層が形成され、Ａｕバンプ（９ａ〜９ｄ）とリード１０が互いに接着する。
【００３９】
次に、ボンディングステージ３１の上に新たな半導体チップ５を搭載し、続いて絶縁フィルム２をアンテナ３の１ピッチ分だけ移動させた後、上記と同様の操作を行うことによって、この半導体チップ５をアンテナ３に接続する。以後、上記と同様の操作を繰り返すことによって、絶縁フィルム２に形成された全てのアンテナ３に半導体チップ５を接続する。半導体チップ５とアンテナ３の接続作業が完了した絶縁フィルム２は、リール２５に巻き取られた状態で次の樹脂封止工程に搬送される。
【００４０】
なお、Ａｕバンプ（９ａ〜９ｄ）とリード１０の接続信頼性を向上させるためには、図１６に示すように、４本のリード１０をアンテナ３の長辺方向と直交する方向に延在させた方がよい。図１７に示すように、４本のリード１０をアンテナ３の長辺方向と平行に延在させた場合は、完成したインレット１を折り曲げたときに、Ａｕバンプ（９ａ〜９ｄ）とリード１０の接合部に強い引っ張り応力が働くので、両者の接続信頼性が低下する虞れがある。
【００４１】
半導体チップ５の樹脂封止工程では、図１８および図１９に示すように、デバイスホール８の内側に実装された半導体チップ５の上面および側面にディスペンサ３３などを使ってポッティング樹脂４を供給し、その後、ポッティング樹脂４を加熱炉内でベークする。図示は省略するが、この樹脂封止工程においても、絶縁フィルム２を移動させながら、ポッティング樹脂４の供給およびベーク処理を行う。そして、樹脂封止作業が完了した絶縁フィルム２は、リール２５に巻き取られた状態で次の検査工程に搬送され、半導体チップ５とアンテナ３の接続状態や外観の良否の検査が行われる。絶縁フィルム２に形成された多数のアンテナ３は、互いに電気的に分離された状態になっているので、個々のアンテナ３と半導体チップ５の導通試験は、容易に実施することができる。その後、絶縁フィルム２の一面（アンテナ３が形成された面）にカバーフィルム６（図３参照）をラミネートすることにより、インレット１の製造工程が完了する。
【００４２】
上記のようにして製造されたインレット１は、図２０に示すように、リール２５に巻き取られた状態で梱包され、顧客先に出荷される。
【００４３】
上記インレット１を購入した顧客は、絶縁フィルム２を切断することによって、前記図１〜図５に示すような個片化されたインレット１を得た後、このインレット１と他の部材とを組み合わせて電子タグを作製する。例えば図２１は、インレット１の裏面に両面接着テープなどを貼り付けて電子タグを作製し、これを伝票３４などの物品の表面に貼り付けた例を示している。
【００４４】
上記した本実施の形態によれば、フレキシブルな絶縁フィルム２の一面に貼り付けた薄いＣｕ箔によってアンテナ３を構成しているので、Ｃｕを基材とするアンテナを有するインレットに比較して、薄型であり、かつ柔軟性に富むインレット１を実現することができる。また、アンテナ３と一体に形成されたリード１０に半導体チップ５の端子（Ａｕバンプ９ａ、９ｂ）を直接接続しているので、ボンディングワイヤを使ってアンテナ３と半導体チップ５を接続する方式に比べると、ワイヤのループがない分、インレット１の厚さを薄くすることができる。
また、多数のアンテナ３を所定の間隔で形成した絶縁フィルム２を使用することにより、インレット１の製造、すなわちアンテナ３と半導体チップ５の接続、半導体チップ５の樹脂封止および検査とその後の出荷を一貫して行うことができる。
【００４５】
また、半導体チップ５を絶縁フィルムのデバイスホール８内に配置し、デバイスホール８の内側でリード１０と半導体チップ５の端子を接続しているので、リード１０と端子の接続部の外観検査が容易であると共に、ポッティング樹脂４の充填によるリード１０と端子の接続部の保護も容易である。
【００４６】
前記実施の形態では、デバイスホール８を形成した絶縁フィルム２を使用してインレット１を製造したが、例えば図２２に示すように、デバイスホール８を有しない絶縁フィルム１２の一面に前述した方法でアンテナ３およびリード１０を一体形成し、このリード１０に半導体チップ５の端子（Ａｕバンプ９ａ、９ｂ）を接続してもよい。この場合は、リード１０と端子（Ａｕバンプ９ａ、９ｂ）を接続した後、図２３に示すように、リード１０と端子（Ａｕバンプ９ａ、９ｂ）の隙間にアンダーフィル樹脂１３を充填する。
【００４７】
上記のような絶縁フィルム１２を使用する場合は、デバイスホール８を形成した絶縁フィルム２を使用する場合に比べてリード１０と端子（Ａｕバンプ９ａ、９ｂ）の接続を確実に行うことができるので、両者の接続信頼性が向上し、ダミーバンプ（９ｃ、９ｄ）を省略することも可能である。但し、絶縁フィルム１２の裏面側からリード１０と端子（Ａｕバンプ９ａ、９ｂ）の接続部を視認できないので、外観検査方法に工夫が必要となる。また、リード１０と端子（Ａｕバンプ９ａ、９ｂ）の極めて狭い隙間にアンダーフィル樹脂１３を確実に充填するための工夫が必要となる。
【００４８】
前記実施の形態では、ポリイミド樹脂からなる絶縁フィルム２に貼り付けたＣｕ箔を使ってアンテナ３を構成したが、例えば絶縁フィルム２の一面に貼り付けたＡｌ（アルミニウム）箔を使ってアンテナ３を構成したり、絶縁フィルム２をポリイミド樹脂よりも安価な樹脂（例えばポリエチレンテレフタレートなど）で構成したりすることにより、インレット１の材料コストを低減することができる。アンテナ３をＡｌ箔で構成した場合、半導体チップ５のＡｕバンプ（９ａ〜９ｄ）とアンテナ３との接続は、例えば超音波と加熱を併用したＡｕ／Ａｌ接合の形成によって行うことが好ましい。
【００４９】
（実施の形態２）
前記実施の形態１では、デバイスホール８を形成した絶縁フィルム２を使用してインレット１を製造したが、本実施の形態では、前記図２２、図２３に示したようなデバイスホールを有しない絶縁フィルム１２を使ったＣＯＦ(Chip On Film)型インレットの製造方法の一例を説明する。
【００５０】
図２４は、ＣＯＦ型インレットの製造に用いる絶縁フィルム１２の一部を示す平面図である。絶縁フィルム１２は、例えば厚さ３８μｍ程度の薄いポリイミド樹脂フィルムからなり、その一面には、スリット１５を設けた多数のアンテナ１４が所定の間隔で形成されている。アンテナ１４は、Ｃｕを主成分とする金属膜で構成される。
【００５１】
上記アンテナ１４を形成するには、まず絶縁フィルム１２の表面にスパッタリング法で０．１μｍ以下の薄いＣｕ膜を形成した後、このＣｕ膜の表面に電解メッキ法で膜厚９μｍ程度のＣｕ膜を成長させる。次に、フォトリソグラフィ技術を使ってこれらのＣｕ膜をアンテナ１４の形状にパターニングした後、その表面に無電解メッキ法で膜厚０．４６μｍ程度のＳｎ膜を形成する。
【００５２】
上記のような方法でアンテナ１４を形成した絶縁フィルム１２は、Ｃｕ箔を接着してアンテナを形成した前記実施の形態１の絶縁フィルム２に比べると、アンテナ１４を構成するＣｕ膜の膜厚が薄く、しかも絶縁フィルム１２の表面にＣｕ膜を形成する際に接着剤を使用しないので、薄く、可撓性に富んでおり、折り曲げ強度が非常に高いという特長がある。
【００５３】
図２５は、上記アンテナ１４の中央部付近を拡大して示す平面図である。アンテナ１４のほぼ中央部には、その一端がアンテナ１４の外縁に達する「Ｌ」字状のスリット１５が設けられており、このスリット１５のコーナー部には、アンテナ１４を構成するＣｕ膜を取り除いて絶縁フィルム１２を露出させた矩形の切り欠き１６が設けられている。また、この切り欠き１６の内側には、アンテナ１４と一体に構成され、先端がスリット１５のコーナー部方向に延在する４本のリードパターン１７が形成されている。これら４本のリードパターン１７の面積は、互いに同一である。スリット１５、切り欠き１６およびリードパターン１７は、前述したＣｕ膜をアンテナ１４の形状にパターニングする際に同時に形成される。
【００５４】
上記のような絶縁フィルム１２を使用したＣＯＦ型インレットの製造は、図２６に示すようなフローに従って行われる。
【００５５】
まず、Ａｕバンプウエハをダイシングすることによって得た半導体チップ５と、上記のようなアンテナ１４が形成された絶縁フィルム１２とを用意する。半導体チップ５は、前記実施の形態１で用いたものと同じもの（図８〜図１１参照）である。また、絶縁フィルム１２は、前記実施の形態１と同様、リールに巻かれた状態で製造ラインに搬入される。
【００５６】
次に、図２７に示すように、ボンディングステージ３１とボンディングツール３２とを備えたインナーリードボンダ３０にリール２５を装着し、ボンディングステージ３１の上面に沿って絶縁フィルム１２を移動させながら、アンテナ１４と半導体チップ５の接続（リードボンディング）を行う。
【００５７】
具体的には、図２８に示すように、４５０℃程度に加熱したボンディングステージ３１の上に半導体チップ５を搭載し、この半導体チップ５の真上にアンテナ１４のリードパターン１７を位置決めした後、１００℃程度に加熱したボンディングツール３２を絶縁フィルム１２の上面に押し当て、Ａｕバンプ（９ａ〜９ｄ）とリードパターン１７とを接触させる。このとき、ボンディングツール３２に所定の荷重を２秒程度印加することにより、リードパターン１７の表面に形成されたＳｎメッキとＡｕバンプ（９ａ〜９ｄ）との界面にＡｕ−Ｓｎ共晶合金層が形成され、Ａｕバンプ（９ａ〜９ｄ）とリードパターン１７とが接着する。
【００５８】
図２９は、半導体チップ５のＡｕバンプ（９ａ〜９ｄ）とリードパターン１７との重なり状態を示す平面図である。本実施の形態では、アンテナ１４の一部に切り欠き１６を形成し、この切り欠き１６の内側に延在する４本のリードパターン１７とＡｕバンプ（９ａ〜９ｄ）とを接続するようにしたので、以下に述べる理由によって、アンテナ１４と半導体チップ５との接続信頼性が高くなるという効果が得られる。
【００５９】
すなわち、アンテナ１４のスリット１５のコーナー部に切り欠き１６およびリードパターン１７を形成しない場合は、例えば図３０に示すように、スリット１５を跨ぐアンテナ１４の４箇所に半導体チップ５のＡｕバンプ（９ａ〜９ｄ）を接続することになる。ところが、このようにした場合は、Ａｕバンプ（９ａ〜９ｄ）の位置によって、その周囲に形成されるＣｕ膜のパターンが異なるため、熱拡散抵抗が異なる（図３０に示す例では、Ａｕバンプ９ａ、９ｃが接続される側の周囲の熱拡散経路は、Ａｕバンプ９ｂ、９ｄが接続される側の熱拡散経路よりも狭い）ため、ボンディングの際、熱拡散経路が広い側（Ａｕバンプ９ｂ、９ｄが接続される側）は、熱拡散経路が狭い側（Ａｕバンプ９ａ、９ｃが接続される側）よりも熱の拡散経路における熱抵抗が小さく、熱の拡散量が多くなる。
【００６０】
その結果、熱拡散経路が広い側でアンテナ１４の表面温度が低下し、Ａｕバンプ（９ｂ、９ｄ）とアンテナ１４との界面でＡｕ−Ｓｎ共晶合金層の形成が不十分となるために、Ａｕバンプ（９ｂ、９ｄ）とアンテナ１４との接着力が低下してしまう。また、例えば図３１に示すような箇所でアンテナ１４とＡｕバンプ（９ａ〜９ｄ）とを接続した場合は熱拡散経路が広い側でアンテナ１４と接する３個のＡｕバンプ（９ｂ、９ｃ、９ｄ）は、熱拡散経路が狭い側でアンテナ１４と接する１個のＡｕバンプ９ａに比べてアンテナ１４との接着強度が低下することになる。
【００６１】
しかし、熱拡散経路が広い側でアンテナ１４の表面温度が低下することを予め見越してボンディングステージ３１やボンディングツール３２の温度を高くすると、前記実施の形態１で用いた絶縁フィルム２のようなデバイスホール８を有しない絶縁フィルム１２の場合は、チップ搭載領域の絶縁フィルム１２が高温に曝されて熱変形し、不良品となってしまう。
【００６２】
これに対し、チップ搭載領域のアンテナ１４に前記のような切り欠き１６およびリードパターン１７を形成し、このリードパターン１７とＡｕバンプ（９ａ〜９ｄ）とを接続するようにした場合は、リードパターン１７からの熱拡散経路が、切り欠きによって狭められているため、ボンディングの際にリードパターン１７からアンテナ１４へ向かう熱の拡散量が少なくなる。また、各リードパターンからの熱拡散経路が、切り欠きによってほぼ一様に狭められているため、４個のＡｕバンプ（９ａ〜９ｄ）のそれぞれとリードパターン１７との接合部は、ほぼ同じ温度になる。
【００６３】
リードパターン１７からアンテナ１４へ向かう熱の拡散量は、リードパターン１７の面積が小さいほど少なくなるが、小さすぎるとＡｕバンプ（９ａ〜９ｄ）との接触面積も小さくなるので、両者の接合強度が低下する。従って、熱拡散量の抑制と接触面積の確保とを両立させるには、リードパターン１７の幅をＡｕバンプ（９ａ〜９ｄ）の直径よりも僅かに大きい寸法（Ａｕバンプの直径＋両者の合わせ余裕寸法）に設定すればよい。
【００６４】
このように、チップ搭載領域のアンテナ１４に切り欠き１６およびリードパターン１７を形成し、リードパターン１７とＡｕバンプ（９ａ〜９ｄ）とを接続することにより、ボンディングの際、Ａｕバンプ（９ａ〜９ｄ）とリードパターン１７との接合部の温度低下を抑制することができると共に、４個のＡｕバンプ（９ａ〜９ｄ）のそれぞれとリードパターン１７との接合部の温度を均一にすることができる。これにより、Ａｕバンプ（９ａ〜９ｄ）とリードパターン１７との界面に均一なＡｕ−Ｓｎ共晶合金層が形成され、両者の接合強度を高めることができるので、アンテナ１４と半導体チップ５との接続信頼性が高くなる。
【００６５】
なお、チップ搭載領域のアンテナ１４に設ける切り欠き１６およびリードパターン１７の形状は、上記したような鍬型ないしはスタグ(stag)型に限定されるものではなく、４個のＡｕバンプ（９ａ〜９ｄ）と接触する部分の温度低下を防ぐと共に、温度均一性を実現することのできる形状であれば、任意の形状を採用することができる。
【００６６】
次に、図３２に示すように、半導体チップ５の下面と絶縁フィルム１２（およびアンテナ１４）との隙間にディスペンサ４０などを使ってアンダーフィル樹脂４１を充填した後、このアンダーフィル樹脂４１を加熱炉内で硬化させる。アンダーフィル樹脂４１を加熱炉内で硬化させる際は、まずアンダーフィル樹脂４１を半硬化させて絶縁フィルム１２をリール２５に巻き取り、次に、このリール２５を加熱炉内に搬入してアンダーフィル樹脂４１を完全硬化する。また、アンダーフィル樹脂４１を半硬化させた後、絶縁フィルム１２をリール２５に巻き取る工程に先立ち、アンテナ１４と半導体チップ５との接続の良否を判定する検査を行ってもよい。
【００６７】
図３３に示すように、半導体チップ５の下面に充填するアンダーフィル樹脂４１は、その最外縁部分が切り欠き１６の外側のアンテナ１４と接触していることが望ましい。すなわち、アンダーフィル樹脂４１の径は、切り欠き１６の径よりも大きいことが望ましい。これに対し、図３４に示すように、アンダーフィル樹脂４１の径が切り欠き１６の径よりも小さい場合は、切り欠き１６の内側の一部に、アンテナ１４にもアンダーフィル樹脂４１にも覆われていない絶縁フィルム１２が露出する。
【００６８】
絶縁フィルム１２は、極めて膜厚が薄いため、完成したインレットの一部に膜厚が薄い部分が存在すると、インレットを折り曲げた際、この薄い部分に応力が加わり、半導体チップ５がアンテナ１４から剥離する虞れがある。従って、前記図３２に示したように、切り欠き１６の内側の絶縁フィルム１２は、アンダーフィル樹脂４１で覆われていることが望ましい。またその際、図３５に示すように、切り欠き１６の径を半導体チップ５の径よりも小さくすることにより、切り欠き１６の内側の絶縁フィルム１２がアンダーフィル樹脂４１と半導体チップ５で覆われることになるので、半導体チップ５とアンテナ１４の接合部近傍のフィルム強度がさらに向上する。
【００６９】
従って、アンテナ１４に切り欠き１６およびリードパターン１７を形成する際には、アンダーフィル樹脂４１や半導体チップ５の寸法を考慮した上で、それらの形状や寸法を設計することが望ましい。
【００７０】
また、アンダーフィル樹脂４１は、エポキシなどの有機系樹脂で構成されているので、半導体チップ５の最表面にポリイミド樹脂などの有機系樹脂を形成しておくとよい。これにより、アンダーフィル樹脂４１と半導体チップ５との接着力が強化されるので、完成したインレットの折り曲げ強度（半導体チップ５とアンテナ１４との接続強度）が向上する。
【００７１】
上記した半導体チップ５の樹脂封止が完了すると、インレットの製造工程がほぼ終了する。このようにして製造されたＣＯＦ型インレットは、外観検査工程や最終選別工程を経た後、リールに巻き取られた状態で梱包されて顧客先に出荷され、絶縁フィルム１２から切断、分離される。
【００７２】
このように、本実施の形態によれば、薄く、小型で、しかも折り曲げ強度が非常に高いＣＯＦ型インレットを製造することができるので、熱、水分、機械的応力などが加わる劣悪な環境下での使用にも耐えられるインレットを提供することができる。
【００７３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７５】
本発明の一態様によれば、薄型で曲げ強度が高い電子タグ用インレットを低価格で実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である電子タグ用インレットを示す平面図（表面側）である。
【図２】図１の一部を拡大して示す平面図である。
【図３】本発明の一実施の形態である電子タグ用インレットを示す側面図である。
【図４】本発明の一実施の形態である電子タグ用インレットを示す平面図（裏面側）である。
【図５】図４の一部を拡大して示す平面図である。
【図６】本発明の一実施の形態である電子タグ用インレットの要部拡大平面図（表面側）である。
【図７】本発明の一実施の形態である電子タグ用インレットの要部拡大平面図（裏面側）である。
【図８】本発明の一実施の形態である電子タグ用インレットに実装された半導体チップの平面図である。
【図９】図８に示す半導体チップの主面に形成されたバンプ電極およびその近傍の断面図である。
【図１０】図８に示す半導体チップの主面に形成されたダミーバンプ電極およびその近傍の断面図である。
【図１１】図８に示す半導体チップの主面に形成された回路のブロック図である。
【図１２】本発明の一実施の形態である電子タグ用インレットの製造に用いる長尺の絶縁フィルムの一部を示す平面図である。
【図１３】図１２に示す絶縁フィルムの一部を拡大して示す平面図である。
【図１４】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示すインナーリードボンダの概略図である。
【図１５】図１４に示すインナーリードボンダの要部を拡大して示す概略図である。
【図１６】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大平面図である。
【図１７】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大平面図である。
【図１８】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す概略図である。
【図１９】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す絶縁フィルムの要部拡大平面図である。
【図２０】本発明の一実施の形態である電子タグ用インレットの製造に用いる絶縁フィルムをリールに巻き取った状態を示す側面図である。
【図２１】本発明の一実施の形態である電子タグ用インレットを用いた電子タグの使用方法を示す説明図である。
【図２２】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大断面図である。
【図２３】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大断面図である。
【図２４】本発明の他の実施の形態である電子タグ用インレットの製造に用いる長尺の絶縁フィルムの一部を示す平面図である。
【図２５】図２４に示す絶縁フィルムに形成されたアンテナの一部を拡大して示す平面図である。
【図２６】本発明の他の実施の形態である電子タグ用インレットの製造工程を示すフロー図である。
【図２７】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示すインナーリードボンダの概略図である。
【図２８】図２７に示すインナーリードボンダの要部を拡大して示す概略図である。
【図２９】半導体チップのＡｕバンプとリードパターンとの重なり状態を示す平面図である。
【図３０】半導体チップのＡｕバンプとリードパターンとの重なり状態の比較例を示す平面図である。
【図３１】半導体チップのＡｕバンプとリードパターンとの重なり状態を比較例を示す平面図である。
【図３２】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す概略図である。
【図３３】アンテナの一部に形成された切り欠きの寸法と、半導体チップを封止する樹脂の寸法との関係の一例を示す平面図である。
【図３４】アンテナの一部に形成された切り欠きの寸法と、半導体チップを封止する樹脂の寸法との関係の他の例を示す平面図である。
【図３５】アンテナの一部に形成された切り欠きの寸法と、半導体チップの寸法と、半導体チップを封止する樹脂の寸法との関係の一例を示す平面図である。
【符号の説明】
１電子タグ用インレット
２絶縁フィルム
３アンテナ
４ポッティング樹脂
５半導体チップ
６カバーフィルム
７スリット
８デバイスホール
９ａ、９ｂＡｕバンプ
９ｃ、９ｄダミーバンプ
１０リード
１２絶縁フィルム
１３アンダーフィル樹脂
１４アンテナ
１５スリット
１６切り欠き
１７リードパターン
２０パッシベーション膜
２１ポリイミド樹脂
２２最上層メタル配線
２３バリアメタル膜
２４メタル層
２５リール
２６スプロケットホール
３０インナーリードボンダ
３１ボンディングステージ
３２ボンディングツール
３３ディスペンサ
３４伝票
４０ディスペンサ
４１アンダーフィル樹脂[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inlet for a non-contact type electronic tag, and more particularly, to a technology effective when applied to a thinner and highly reliable electronic tag inlet.
[0002]
[Prior art]
A non-contact type electronic tag is a tag in which desired data is stored in a memory circuit in a semiconductor chip and this data is read using a microwave.
[0003]
Japanese Patent Laid-Open No. 10-13296 (Patent Document 1) discloses an example of this type of non-contact type electronic tag. This electronic tag has a structure in which a microwave receiving antenna is constituted by a lead frame, and a semiconductor chip mounted on the lead frame is sealed with a resin.
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 10-13296
[0005]
[Problems to be solved by the invention]
Since the electronic tag stores data in a memory circuit in the semiconductor chip, there is an advantage that a large amount of data can be stored as compared with a tag using a barcode. In addition, the data stored in the memory circuit has an advantage that unauthorized tampering is difficult as compared with the data stored in the barcode.
[0006]
However, since this type of electronic tag has a more complicated structure than a tag using a barcode or the like, its manufacturing cost is high, which is one factor hindering the spread of the electronic tag.
[0007]
Accordingly, the present inventor has been developing an inexpensive electronic tag inlet having a simplified structure. This inlet has a structure in which a semiconductor chip is mounted on an antenna constituted by a lead frame, the antenna and the semiconductor chip are electrically connected by an Au wire, and the semiconductor chip and the Au wire are sealed with a potting resin.
[0008]
However, since the inlet connects the antenna composed of the lead frame and the semiconductor chip with an Au wire, if the semiconductor chip and the Au wire are sealed with potting resin, the thickness of the entire inlet increases to about 0.6 mm. As a result, there arises a problem that the thinning required for the inlet for the electronic tag cannot be realized and a problem that it is difficult to obtain sufficient flexibility against bending deformation of the antenna portion.
[0009]
An object of the present invention is to provide a technique capable of realizing thinning and high reliability of an inlet for an electronic tag.
[0010]
Another object of the present invention is to provide a technique capable of realizing an electronic tag inlet that is thin, flexible, and inexpensive.
[0011]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0012]
[Means for Solving the Problems]
Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
[0013]
An inlet for an electronic tag of the present invention includes an insulating film, an antenna formed of a conductor layer formed on one surface of the insulating film, a slit formed on a part of the antenna, and one end extending to an outer edge of the antenna. And a semiconductor chip electrically connected to the antenna via a plurality of bump electrodes, and a resin for sealing the semiconductor chip.
[0014]
The inlet for an electronic tag of the present invention is provided with a notch in which the insulating film is exposed in a part of the antenna, one end is connected to the antenna inside the notch, and the other end is the notch. A plurality of lead patterns made of the conductive film extending inward are formed, and the plurality of bump electrodes are connected to the surface of the lead pattern formed at a corresponding position of each bump electrode. It is.
[0015]
The method for manufacturing an inlet for an electronic tag according to the present invention includes (a) a step of preparing an insulating film, (b) a step of forming a conductor film on one surface of the insulating film, and (c) a part of the conductor film. Forming a notch for exposing the insulating film to the semiconductor film, (d) electrically connecting the semiconductor chip to the conductor film via a plurality of bump electrodes, and (e) the semiconductor chip and the insulating film. A step of filling the gap with a resin, and in the step (c), one end is connected to the conductor film, the other end extends inside the notch, and a plurality of the conductor films Lead patterns are formed inside the notches, and in the step (d), the plurality of bump electrodes are electrically connected to the lead patterns, respectively, and in the step (d), a heated bonding stay is formed. The semiconductor chip is mounted thereon, and after positioning the plurality of lead patterns directly above the semiconductor chip, a heated bonding tool is pressed from the insulating film side, and the plurality of bump electrodes and the plurality of leads are pressed. Each pattern is electrically connected.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
[0017]
(Embodiment 1)
FIG. 1 is a plan view (front side) showing an electronic tag inlet of this embodiment, FIG. 2 is a plan view showing a part of FIG. 1 in an enlarged manner, and FIG. 3 is an electronic tag inlet of this embodiment. FIG. 4 is a plan view (back side) showing the electronic tag inlet of the present embodiment, and FIG. 5 is an enlarged plan view showing a part of FIG.
[0018]
An electronic tag inlet (hereinafter simply referred to as an inlet) 1 of the present embodiment constitutes a main part of a non-contact type electronic tag provided with an antenna for receiving microwaves. This inlet 1 includes an antenna 3 made of Cu foil adhered to one surface of a long and narrow rectangular insulating film 2 and a semiconductor chip 5 connected to the antenna 3 with the surface and side surfaces sealed with a potting resin 4. I have. A cover film 6 for protecting the antenna 3 and the semiconductor chip 5 is laminated on one surface of the insulating film 2 (surface on which the antenna 3 is formed) as necessary.
[0019]
The length of the antenna 3 along the long side direction of the insulating film 2 is, for example, 56 mm, and is optimized so that microwaves with a frequency of 2.45 GHz can be received efficiently. Further, the width of the antenna 3 is 3 mm, and the antenna 3 is optimized so that both the downsizing of the inlet 1 and the securing of strength can be achieved.
[0020]
An “L” -shaped slit 7 whose one end reaches the outer edge of the antenna 3 is formed at the substantially central portion of the antenna 3, and a semiconductor sealed with a potting resin 4 in the middle of the slit 7. Chip 5 is mounted.
[0021]
6 and 7 are enlarged plan views showing the vicinity of the central portion of the antenna 3 in which the slit 7 is formed. FIG. 6 shows the front side of the inlet 1 and FIG. 7 shows the back side. In these drawings, illustration of the potting resin 4 and the cover film 6 for sealing the semiconductor chip 5 is omitted.
[0022]
As shown in the figure, a device hole 8 formed by punching out a part of the insulating film 2 is formed in the middle of the slit 7, and the semiconductor chip 5 is disposed at the center of the device hole 8. Yes. The size of the device hole 8 is, for example, length × width = 0.8 mm × 0.8 mm, and the size of the semiconductor chip 5 is length × width = 0.48 mm × 0.48 mm.
[0023]
As shown in FIG. 6, on the main surface of the semiconductor chip 5, for example, four Au bumps 9a, 9b, 9c, 9d are formed. Each of the Au bumps 9 a, 9 b, 9 c, 9 d is connected to a lead 10 that is formed integrally with the antenna 3 and has one end extending inside the device hole 8.
[0024]
Of the four leads 10, two leads 10 extend from one of the antennas 3 divided into two by the slit 7 to the inside of the device hole 8 and are electrically connected to the Au bumps 9 a and 9 c of the semiconductor chip 5. It is connected to the. The remaining two leads 10 extend from the other side of the antenna 3 to the inside of the device hole 8 and are electrically connected to the Au bumps 9 b and 9 d of the semiconductor chip 5.
[0025]
FIG. 8 is a plan view showing a layout of four Au bumps 9a, 9b, 9c, 9d formed on the main surface of the semiconductor chip 5, FIG. 9 is an enlarged sectional view in the vicinity of the Au bump 9a, and FIG. FIG. 11 is an enlarged cross-sectional view in the vicinity of the Au bump 9 c, and FIG. 11 is a block diagram of a circuit formed on the semiconductor chip 5.
[0026]
The semiconductor chip 5 is composed of a single crystal silicon substrate having a thickness of about 0.15 mm, and a circuit composed of rectification / transmission, clock extraction, selector, counter, ROM, etc. as shown in FIG. 11 is formed on the main surface. Has been. The ROM has a storage capacity of 128 bits and can store a large amount of data compared to a storage medium such as a barcode. In addition, the data stored in the ROM has an advantage that unauthorized tampering is difficult as compared with the data stored in the barcode.
[0027]
Four Au bumps 9a, 9b, 9c and 9d are formed on the main surface of the semiconductor chip 5 on which the circuit is formed. These four Au bumps 9a, 9b, 9c, 9d are located on a pair of virtual diagonal lines indicated by a two-dot chain line in FIG. 8, and the intersection of these diagonal lines (the center of the main surface of the semiconductor chip 5). It is laid out so that the distance from is almost equal. These Au bumps 9a, 9b, 9c, and 9d are formed using, for example, a well-known electrolytic plating method, and the height thereof is, for example, about 15 μm.
[0028]
The layout of these Au bumps 9a, 9b, 9c, and 9d is not limited to the layout shown in FIG. 8, but is preferably a layout that easily balances the weight at the time of chip connection. It is preferable that the polygon formed by the tangent line of the Au bump in the planar layout is arranged so as to surround the center of the chip.
[0029]
Of the four Au bumps 9a, 9b, 9c, 9d, for example, the Au bump 9a constitutes an input terminal of the circuit shown in FIG. 11, and the Au bump 9b constitutes a GND terminal. The remaining two Au bumps 9c and 9d constitute dummy bumps not connected to the circuit.
[0030]
As shown in FIG. 9, the Au bump 9a constituting the input terminal of the circuit is formed on the uppermost metal wiring 22 exposed by etching the passivation film 20 covering the main surface of the semiconductor chip 5 and the polyimide resin 21. Is formed. In addition, a barrier metal film 23 is formed between the Au bump 9a and the uppermost metal wiring 22 to increase the adhesion between them. The passivation film 20 is composed of, for example, a laminated film of a silicon oxide film and a silicon nitride film, and the uppermost metal wiring 22 is composed of, for example, an Al alloy film. Further, the barrier metal film 23 is composed of a laminated film of, for example, a Ti film having a high adhesion to an Al alloy film and a Pd film having a high adhesion to the Au bump 9a. Although illustration is omitted, the connection part between the Au bump 9b and the uppermost metal wiring 22 constituting the GND terminal of the circuit has the same configuration as described above. On the other hand, as shown in FIG. 10, Au bumps 9c (and 9d) constituting dummy bumps are connected to a metal layer 24 formed in the same wiring layer as the uppermost metal wiring 22, but this metal Layer 24 is not connected to the circuit.
[0031]
As described above, the inlet 1 of the present embodiment is provided with a slit 7 having one end reaching the outer edge of the antenna 3 in a part of the antenna 3 formed on one surface of the insulating film 2, and divided into two by the slit 7. The input terminal (Au bump 9a) of the semiconductor chip 5 is connected to one side of the antenna 3, and the GND terminal (Au bump 9b) of the semiconductor chip 5 is connected to the other side. With this configuration, since the effective length of the antenna 3 can be increased, the inlet 1 can be reduced in size while ensuring the necessary antenna length.
[0032]
In addition, the inlet 1 of the present embodiment is provided with Au bumps 9a and 9b and dummy Au bumps 9c and 9d constituting circuit terminals on the main surface of the semiconductor chip 5, and these four Au bumps 9a. , 9b, 9c, 9d are connected to the lead 10 of the antenna 3. With this configuration, the effective contact area between the Au bump and the lead 10 becomes larger than when only the two Au bumps 9a and 9b connected to the circuit are connected to the lead 10, so that the Au bump and the lead 10 The adhesive strength, that is, the connection reliability between the two is improved. Further, by arranging the four Au bumps 9a, 9b, 9c, 9d on the main surface of the semiconductor chip 5 in the layout as shown in FIG. 8, the leads 10 are provided on the Au bumps 9a, 9b, 9c, 9d. The semiconductor chip 5 does not tilt with respect to the insulating film 2 when connected. Thereby, since the semiconductor chip 5 can be reliably sealed with the potting resin 4, the manufacturing yield of the inlet 1 is improved.
[0033]
Next, the manufacturing method of the inlet 1 comprised as mentioned above is demonstrated using FIGS.
[0034]
FIG. 12 is a plan view showing the insulating film 2 used for manufacturing the inlet 1, and FIG. 13 is a plan view showing a part of FIG.
[0035]
As shown in the drawing, the insulating film 2 is carried into the manufacturing process of the inlet 1 while being wound around the reel 25. A large number of antennas 3 are formed in advance on one surface of the insulating film 2 at a predetermined interval. In order to form these antennas 3, for example, a Cu foil having a thickness of about 18 μm is bonded to one surface of the insulating film 2, and this Cu foil is etched into the shape of the antenna 3. At this time, the above-described slit 7 and lead 10 are formed in each antenna 3. Thereafter, Sn (tin) plating is applied to the surface of the lead 10. In order to form the insulating film and the antenna further thinly, for example, a first Cu film is formed on the surface of the insulating film having a thickness of about 38 μm by a sputtering method, and the first Cu film is used as a seed layer by an electrolytic plating method. A second Cu film thicker than the first Cu film may be formed, and the first and second Cu films may be patterned.
[0036]
The insulating film 2 conforms to the standard of film carrier tape, and is made of, for example, a polyimide resin film having a width of 50 μm or 70 mm and a thickness of 75 μm, and a part of the device film shown in FIGS. 8 is formed. In addition, sprocket holes 26 for conveying the insulating film 2 are formed at both sides of the insulating film 2 at a predetermined interval. The device hole 8 and the sprocket hole 26 are formed by punching a part of the insulating film 2 with a punch.
[0037]
Next, as shown in FIG. 14, the reel 25 is mounted on the inner lead bonder 30 including the bonding stage 31 and the bonding tool 32, and the antenna 3 is moved while moving the insulating film 2 along the upper surface of the bonding stage 31. The semiconductor chip 5 is connected to.
[0038]
In order to connect the semiconductor chip 5 to the antenna 3, as shown in FIG. 15 (enlarged view of the main part of FIG. 14), the semiconductor chip 5 is mounted on a bonding stage 31 heated to about 100 ° C. After positioning the device hole 8 of the insulating film 2 directly above 5, the bonding tool 32 heated to about 400 ° C. is pressed against the upper surface of the lead 10 protruding inside the device hole 8, and Au bumps (9a to 9d) And lead 10 are brought into contact with each other. At this time, by applying a predetermined load to the bonding tool 32 for about 2 seconds, an Au—Sn eutectic alloy layer is formed at the interface between the Sn plating formed on the surface of the lead 10 and the Au bumps (9a to 9d). Then, the Au bumps (9a to 9d) and the lead 10 are bonded to each other.
[0039]
Next, a new semiconductor chip 5 is mounted on the bonding stage 31. Subsequently, the insulating film 2 is moved by one pitch of the antenna 3, and then the same operation as described above is performed, whereby the semiconductor chip 5 Is connected to the antenna 3. Thereafter, the semiconductor chip 5 is connected to all the antennas 3 formed on the insulating film 2 by repeating the same operation as described above. The insulating film 2 for which the connection work between the semiconductor chip 5 and the antenna 3 has been completed is conveyed to the next resin sealing step while being wound around the reel 25.
[0040]
In order to improve the connection reliability between the Au bumps (9a to 9d) and the lead 10, the four leads 10 are extended in a direction orthogonal to the long side direction of the antenna 3 as shown in FIG. Better. As shown in FIG. 17, when the four leads 10 are extended in parallel with the long side direction of the antenna 3, when the completed inlet 1 is bent, the Au bumps (9 a to 9 d) and the leads 10 are Since a strong tensile stress acts on the joint, there is a risk that the connection reliability between the two will be reduced.
[0041]
In the resin sealing process of the semiconductor chip 5, as shown in FIGS. 18 and 19, the potting resin 4 is supplied to the upper surface and the side surface of the semiconductor chip 5 mounted inside the device hole 8 using a dispenser 33, Thereafter, the potting resin 4 is baked in a heating furnace. Although illustration is omitted, also in this resin sealing step, the potting resin 4 is supplied and baked while the insulating film 2 is moved. Then, the insulating film 2 after the resin sealing operation is completed is transported to the next inspection process in a state of being wound on the reel 25, and the connection state and appearance quality of the semiconductor chip 5 and the antenna 3 are inspected. Since a large number of antennas 3 formed on the insulating film 2 are electrically separated from each other, the continuity test between the individual antennas 3 and the semiconductor chip 5 can be easily performed. Then, the manufacturing process of the inlet 1 is completed by laminating the cover film 6 (see FIG. 3) on one surface of the insulating film 2 (surface on which the antenna 3 is formed).
[0042]
As shown in FIG. 20, the inlet 1 manufactured as described above is packed in a state of being wound around a reel 25 and shipped to a customer.
[0043]
A customer who has purchased the inlet 1 cuts the insulating film 2 to obtain an individualized inlet 1 as shown in FIGS. 1 to 5, and then combines the inlet 1 with another member. To produce an electronic tag. For example, FIG. 21 shows an example in which a double-sided adhesive tape or the like is attached to the back surface of the inlet 1 to produce an electronic tag, which is attached to the surface of an article such as a slip 34.
[0044]
According to the above-described embodiment, since the antenna 3 is configured by the thin Cu foil attached to one surface of the flexible insulating film 2, it is thinner than an inlet having an antenna based on Cu. And the inlet 1 which is rich in flexibility can be realized. Further, since the terminals (Au bumps 9a and 9b) of the semiconductor chip 5 are directly connected to the leads 10 formed integrally with the antenna 3, the method is compared with a method in which the antenna 3 and the semiconductor chip 5 are connected using bonding wires. Then, the thickness of the inlet 1 can be reduced by the amount of no wire loop.
Further, by using the insulating film 2 in which a large number of antennas 3 are formed at predetermined intervals, the inlet 1 is manufactured, that is, the connection between the antenna 3 and the semiconductor chip 5, the resin sealing and inspection of the semiconductor chip 5, and the subsequent shipment. Can be done consistently.
[0045]
Further, since the semiconductor chip 5 is arranged in the device hole 8 of the insulating film and the lead 10 and the terminal of the semiconductor chip 5 are connected inside the device hole 8, the appearance inspection of the connecting portion between the lead 10 and the terminal is easy. In addition, it is easy to protect the connecting portion between the lead 10 and the terminal by filling the potting resin 4.
[0046]
In the embodiment, the inlet 1 is manufactured using the insulating film 2 in which the device hole 8 is formed. For example, as shown in FIG. 22, the surface of the insulating film 12 that does not have the device hole 8 is formed by the method described above. The antenna 3 and the lead 10 may be integrally formed, and the terminals (Au bumps 9 a and 9 b) of the semiconductor chip 5 may be connected to the lead 10. In this case, after connecting the lead 10 and the terminal (Au bumps 9a, 9b), as shown in FIG. 23, the gap between the lead 10 and the terminal (Au bumps 9a, 9b) is filled with the underfill resin 13.
[0047]
When the insulating film 12 as described above is used, the lead 10 and the terminals (Au bumps 9a and 9b) can be reliably connected as compared with the case where the insulating film 2 in which the device hole 8 is formed is used. The connection reliability between the two is improved, and the dummy bumps (9c, 9d) can be omitted. However, since the connection part of the lead 10 and the terminals (Au bumps 9a, 9b) cannot be visually recognized from the back surface side of the insulating film 12, a device is required for the appearance inspection method. In addition, a device for reliably filling the underfill resin 13 in a very narrow gap between the lead 10 and the terminals (Au bumps 9a and 9b) is required.
[0048]
In the above-described embodiment, the antenna 3 is configured using the Cu foil attached to the insulating film 2 made of polyimide resin. For example, the antenna 3 is formed using an Al (aluminum) foil attached to one surface of the insulating film 2. The material cost of the inlet 1 can be reduced by configuring it or by configuring the insulating film 2 with a resin (for example, polyethylene terephthalate) cheaper than the polyimide resin. When the antenna 3 is made of an Al foil, the connection between the Au bumps (9a to 9d) of the semiconductor chip 5 and the antenna 3 is preferably performed, for example, by forming an Au / Al junction using both ultrasonic waves and heating.
[0049]
(Embodiment 2)
In the first embodiment, the inlet 1 is manufactured using the insulating film 2 in which the device hole 8 is formed. However, in this embodiment, the insulation having no device hole as shown in FIGS. 22 and 23 is used. An example of a method for manufacturing a COF (Chip On Film) type inlet using the film 12 will be described.
[0050]
FIG. 24 is a plan view showing a part of the insulating film 12 used for manufacturing the COF type inlet. The insulating film 12 is made of, for example, a thin polyimide resin film having a thickness of about 38 μm, and a large number of antennas 14 provided with slits 15 are formed at a predetermined interval on one surface thereof. The antenna 14 is composed of a metal film containing Cu as a main component.
[0051]
In order to form the antenna 14, a thin Cu film having a thickness of 0.1 μm or less is first formed on the surface of the insulating film 12 by sputtering, and then a Cu film having a thickness of about 9 μm is formed on the surface of the Cu film by electrolytic plating. Grow. Next, after patterning these Cu films into the shape of the antenna 14 using a photolithographic technique, an Sn film having a film thickness of about 0.46 μm is formed on the surface thereof by an electroless plating method.
[0052]
The insulating film 12 in which the antenna 14 is formed by the method as described above has a Cu film thickness that constitutes the antenna 14 as compared with the insulating film 2 of the first embodiment in which the Cu foil is bonded to form the antenna. It is thin, and since an adhesive is not used when forming a Cu film on the surface of the insulating film 12, it is characterized by being thin and flexible and having a very high bending strength.
[0053]
FIG. 25 is an enlarged plan view showing the vicinity of the central portion of the antenna 14. An approximately “L” -shaped slit 15 whose one end reaches the outer edge of the antenna 14 is provided at a substantially central portion of the antenna 14, and a Cu film constituting the antenna 14 is removed from a corner portion of the slit 15. A rectangular cutout 16 exposing the insulating film 12 is provided. In addition, four lead patterns 17 that are integrally formed with the antenna 14 and that extend in the direction of the corner of the slit 15 are formed inside the notch 16. These four lead patterns 17 have the same area. The slit 15, the notch 16 and the lead pattern 17 are formed at the same time when the Cu film described above is patterned into the shape of the antenna 14.
[0054]
The manufacture of the COF type inlet using the insulating film 12 as described above is performed according to a flow shown in FIG.
[0055]
First, the semiconductor chip 5 obtained by dicing the Au bump wafer and the insulating film 12 on which the antenna 14 as described above is formed are prepared. The semiconductor chip 5 is the same as that used in the first embodiment (see FIGS. 8 to 11). Further, as in the first embodiment, the insulating film 12 is carried into the production line while being wound around a reel.
[0056]
Next, as shown in FIG. 27, the reel 25 is mounted on the inner lead bonder 30 including the bonding stage 31 and the bonding tool 32, and the antenna 14 is moved while moving the insulating film 12 along the upper surface of the bonding stage 31. And the semiconductor chip 5 are connected (lead bonding).
[0057]
Specifically, as shown in FIG. 28, after mounting the semiconductor chip 5 on the bonding stage 31 heated to about 450 ° C. and positioning the lead pattern 17 of the antenna 14 directly above the semiconductor chip 5, The bonding tool 32 heated to about 100 ° C. is pressed against the upper surface of the insulating film 12, and the Au bumps (9 a to 9 d) and the lead pattern 17 are brought into contact with each other. At this time, by applying a predetermined load to the bonding tool 32 for about 2 seconds, an Au—Sn eutectic alloy layer is formed at the interface between the Sn plating formed on the surface of the lead pattern 17 and the Au bumps (9a to 9d). The Au bumps (9a to 9d) and the lead pattern 17 are bonded to each other.
[0058]
FIG. 29 is a plan view showing an overlapping state between the Au bumps (9 a to 9 d) of the semiconductor chip 5 and the lead pattern 17. In the present embodiment, a notch 16 is formed in a part of the antenna 14, and the four lead patterns 17 extending inside the notch 16 and the Au bumps (9a to 9d) are connected. Therefore, for the reason described below, an effect that the connection reliability between the antenna 14 and the semiconductor chip 5 is increased can be obtained.
[0059]
That is, when the notch 16 and the lead pattern 17 are not formed in the corner portion of the slit 15 of the antenna 14, for example, as shown in FIG. 30, Au bumps (9a of the semiconductor chip 5) are formed at four locations of the antenna 14 across the slit 15. ~ 9d) will be connected. However, in this case, since the pattern of the Cu film formed around the Au bumps (9a to 9d) varies depending on the position of the Au bump (9a to 9d), the thermal diffusion resistance differs (in the example shown in FIG. 30, the Au bump 9a , 9c is connected to the side where the thermal diffusion path is narrower than the thermal diffusion path on the side where the Au bumps 9b, 9d are connected. 9d) has a smaller thermal resistance in the heat diffusion path than the side where the heat diffusion path is narrow (the side where the Au bumps 9a and 9c are connected), and the amount of heat diffusion increases.
[0060]
As a result, the surface temperature of the antenna 14 decreases on the side where the thermal diffusion path is wide, and the formation of the Au—Sn eutectic alloy layer at the interface between the Au bump (9b, 9d) and the antenna 14 becomes insufficient. The adhesive force between the Au bumps (9b, 9d) and the antenna 14 is reduced. Further, for example, when the antenna 14 and the Au bumps (9a to 9d) are connected at a location as shown in FIG. 31, three Au bumps (9b, 9c, 9d) that are in contact with the antenna 14 on the side where the heat diffusion path is wide. This means that the adhesive strength with the antenna 14 is lowered as compared with the single Au bump 9a in contact with the antenna 14 on the side where the heat diffusion path is narrow.
[0061]
However, when the temperature of the bonding stage 31 and the bonding tool 32 is increased in anticipation that the surface temperature of the antenna 14 decreases on the side where the heat diffusion path is wide, a device such as the insulating film 2 used in the first embodiment. In the case of the insulating film 12 having no holes 8, the insulating film 12 in the chip mounting area is exposed to a high temperature and thermally deformed, resulting in a defective product.
[0062]
On the other hand, when the notch 16 and the lead pattern 17 as described above are formed in the antenna 14 in the chip mounting area and the lead pattern 17 and the Au bumps (9a to 9d) are connected, the lead pattern Since the heat diffusion path from 17 is narrowed by the notch, the amount of heat diffusion from the lead pattern 17 toward the antenna 14 during bonding is reduced. In addition, since the thermal diffusion path from each lead pattern is almost uniformly narrowed by the notch, the joint portion between each of the four Au bumps (9a to 9d) and the lead pattern 17 has substantially the same temperature. become.
[0063]
The amount of heat diffused from the lead pattern 17 toward the antenna 14 decreases as the area of the lead pattern 17 decreases. However, if the area is too small, the contact area with the Au bumps (9a to 9d) also decreases, so descend. Therefore, in order to achieve both the suppression of the amount of thermal diffusion and the securing of the contact area, the lead pattern 17 has a width slightly larger than the diameter of the Au bumps (9a to 9d) (Au bump diameter + margin for matching both). (Dimension).
[0064]
In this way, the notch 16 and the lead pattern 17 are formed in the antenna 14 in the chip mounting area, and the lead pattern 17 and the Au bumps (9a to 9d) are connected, so that the Au bumps (9a to 9d) are bonded at the time of bonding. ) And the lead pattern 17, and the temperature of the joint between the four Au bumps (9 a to 9 d) and the lead pattern 17 can be made uniform. Thereby, a uniform Au—Sn eutectic alloy layer is formed at the interface between the Au bumps (9 a to 9 d) and the lead pattern 17, and the bonding strength between the two can be increased. Connection reliability increases.
[0065]
Note that the shape of the notch 16 and the lead pattern 17 provided in the antenna 14 in the chip mounting area is not limited to the saddle type or stag type as described above, and four Au bumps (9a to 9d). Any shape can be adopted as long as the temperature can be prevented from lowering at the portion in contact with) and temperature uniformity can be realized.
[0066]
Next, as shown in FIG. 32, a gap between the lower surface of the semiconductor chip 5 and the insulating film 12 (and the antenna 14) is filled with an underfill resin 41 using a dispenser 40 or the like, and then the underfill resin 41 is heated. Cure in oven. When the underfill resin 41 is cured in the heating furnace, first, the underfill resin 41 is semi-cured and the insulating film 12 is wound around the reel 25, and then the reel 25 is carried into the heating furnace and the underfill is performed. Resin 41 is completely cured. In addition, after semi-curing the underfill resin 41, an inspection for determining whether the connection between the antenna 14 and the semiconductor chip 5 is good or not may be performed prior to the step of winding the insulating film 12 around the reel 25.
[0067]
As shown in FIG. 33, the underfill resin 41 filling the lower surface of the semiconductor chip 5 is preferably in contact with the antenna 14 outside the notch 16 at the outermost edge portion. That is, the diameter of the underfill resin 41 is desirably larger than the diameter of the notch 16. On the other hand, as shown in FIG. 34, when the diameter of the underfill resin 41 is smaller than the diameter of the notch 16, the antenna 14 and the underfill resin 41 are covered with a part of the inside of the notch 16. Uninsulated insulating film 12 is exposed.
[0068]
Since the insulating film 12 is extremely thin, if there is a thin portion in a part of the completed inlet, stress is applied to the thin portion when the inlet is bent, and the semiconductor chip 5 is peeled off from the antenna 14. There is a risk of doing. Therefore, as shown in FIG. 32, it is desirable that the insulating film 12 inside the notch 16 is covered with the underfill resin 41. Further, at that time, as shown in FIG. 35, by making the diameter of the notch 16 smaller than the diameter of the semiconductor chip 5, the insulating film 12 inside the notch 16 is covered with the underfill resin 41 and the semiconductor chip 5. As a result, the film strength near the joint between the semiconductor chip 5 and the antenna 14 is further improved.
[0069]
Therefore, when forming the notch 16 and the lead pattern 17 in the antenna 14, it is desirable to design the shape and dimensions of the underfill resin 41 and the semiconductor chip 5 in consideration of the dimensions.
[0070]
Further, since the underfill resin 41 is made of an organic resin such as an epoxy, it is preferable to form an organic resin such as a polyimide resin on the outermost surface of the semiconductor chip 5. Thereby, since the adhesive force between the underfill resin 41 and the semiconductor chip 5 is strengthened, the bending strength (connection strength between the semiconductor chip 5 and the antenna 14) of the completed inlet is improved.
[0071]
When the above-described resin sealing of the semiconductor chip 5 is completed, the inlet manufacturing process is almost completed. The COF type inlet manufactured in this way is subjected to an appearance inspection process and a final sorting process, and then packed in a state of being wound on a reel, shipped to a customer, and cut and separated from the insulating film 12.
[0072]
As described above, according to the present embodiment, a COF inlet having a small thickness, a small size, and a very high bending strength can be manufactured. Therefore, in a poor environment to which heat, moisture, mechanical stress, and the like are applied. It is possible to provide an inlet that can withstand use.
[0073]
As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
[0074]
【The invention's effect】
Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
[0075]
According to one embodiment of the present invention, an inlet for an electronic tag that is thin and has high bending strength can be realized at a low price.
[Brief description of the drawings]
FIG. 1 is a plan view (front side) showing an electronic tag inlet according to an embodiment of the present invention.
2 is an enlarged plan view showing a part of FIG. 1. FIG.
FIG. 3 is a side view showing an electronic tag inlet according to an embodiment of the present invention.
FIG. 4 is a plan view (back side) showing an electronic tag inlet according to an embodiment of the present invention.
5 is an enlarged plan view showing a part of FIG. 4; FIG.
FIG. 6 is an enlarged plan view (surface side) of a main part of an inlet for an electronic tag according to an embodiment of the present invention.
FIG. 7 is an enlarged plan view (back side) of a main part of an inlet for an electronic tag according to an embodiment of the present invention.
FIG. 8 is a plan view of a semiconductor chip mounted on an electronic tag inlet according to an embodiment of the present invention.
FIG. 9 is a cross-sectional view of a bump electrode formed on the main surface of the semiconductor chip shown in FIG. 8 and the vicinity thereof.
10 is a cross-sectional view of a dummy bump electrode formed on the main surface of the semiconductor chip shown in FIG. 8 and the vicinity thereof.
11 is a block diagram of a circuit formed on the main surface of the semiconductor chip shown in FIG. 8;
FIG. 12 is a plan view showing a part of a long insulating film used for manufacturing an inlet for an electronic tag according to an embodiment of the present invention.
13 is an enlarged plan view showing a part of the insulating film shown in FIG.
FIG. 14 is a schematic view of an inner lead bonder showing a part of the manufacturing process of the electronic tag inlet according to the embodiment of the present invention (a process of connecting the semiconductor chip and the antenna).
15 is an enlarged schematic view showing a main part of the inner lead bonder shown in FIG.
FIG. 16 is an enlarged plan view of an essential part of the insulating film showing a part of the manufacturing process of the electronic tag inlet according to the embodiment of the present invention (a process of connecting the semiconductor chip and the antenna).
FIG. 17 is an enlarged plan view of a main part of the insulating film showing a part of the manufacturing process of the electronic tag inlet according to the embodiment of the present invention (semiconductor chip and antenna connection process).
18 is a schematic view showing a part of a manufacturing process of an electronic tag inlet (semiconductor chip resin sealing process) according to an embodiment of the present invention; FIG.
FIG. 19 is an enlarged plan view of a main part of the insulating film showing a part of the manufacturing process of the electronic tag inlet according to the embodiment of the present invention (semiconductor chip resin sealing process);
FIG. 20 is a side view showing a state in which an insulating film used for manufacturing an inlet for an electronic tag according to an embodiment of the present invention is wound on a reel.
FIG. 21 is an explanatory diagram showing a method of using an electronic tag using an electronic tag inlet according to an embodiment of the present invention.
FIG. 22 is an enlarged cross-sectional view of a main part of an insulating film showing a part of a manufacturing process of an electronic tag inlet according to another embodiment of the present invention (a process of connecting a semiconductor chip and an antenna).
FIG. 23 is an enlarged cross-sectional view of the main part of the insulating film showing a part of the manufacturing process of the electronic tag inlet according to another embodiment of the present invention (semiconductor chip and antenna connection process).
FIG. 24 is a plan view showing a part of a long insulating film used for manufacturing an inlet for an electronic tag according to another embodiment of the present invention.
25 is an enlarged plan view showing a part of the antenna formed on the insulating film shown in FIG. 24. FIG.
FIG. 26 is a flowchart showing manufacturing steps of an electronic tag inlet according to another embodiment of the present invention.
FIG. 27 is a schematic view of an inner lead bonder showing a part of a manufacturing process of an electronic tag inlet according to another embodiment of the present invention (a process of connecting a semiconductor chip and an antenna).
28 is an enlarged schematic view showing a main part of the inner lead bonder shown in FIG. 27. FIG.
FIG. 29 is a plan view showing an overlapping state of Au bumps and lead patterns of a semiconductor chip.
30 is a plan view showing a comparative example of the overlapping state of Au bumps and lead patterns of a semiconductor chip. FIG.
FIG. 31 is a plan view showing a comparative example of the overlapping state of Au bumps and lead patterns of a semiconductor chip.
FIG. 32 is a schematic view showing a part of a manufacturing process of an electronic tag inlet according to another embodiment of the present invention (semiconductor chip resin sealing process);
FIG. 33 is a plan view showing an example of the relationship between the size of a notch formed in a part of an antenna and the size of a resin for sealing a semiconductor chip.
FIG. 34 is a plan view showing another example of the relationship between the size of the notch formed in a part of the antenna and the size of the resin for sealing the semiconductor chip.
FIG. 35 is a plan view showing an example of the relationship between the size of a notch formed in a part of an antenna, the size of a semiconductor chip, and the size of a resin that seals the semiconductor chip.
[Explanation of symbols]
1 Inlet for electronic tags
2 Insulating film
3 Antenna
4 Potting resin
5 Semiconductor chip
6 Cover film
7 Slit
8 Device hole
9a, 9b Au bump
9c, 9d Dummy bump
10 lead
12 Insulation film
13 Underfill resin
14 Antenna
15 slit
16 Notch
17 Lead pattern
20 Passivation film
21 Polyimide resin
22 Top layer metal wiring
23 Barrier metal film
24 Metal layer
25 reel
26 Sprocket hole
30 Inner lead bonder
31 Bonding stage
32 Bonding tools
33 Dispenser
34 slips
40 dispensers
41 Underfill resin

Claims

(A) preparing an insulating film;
(B) forming a conductor film on one surface of the insulating film;
(C) forming a notch that exposes the insulating film in a part of the conductor film;
(D) electrically connecting a semiconductor chip to the conductor film via a plurality of bump electrodes;
(E) having a step of filling a resin in a gap between the semiconductor chip and the insulating film;
In the step (c), one end is connected to the conductor film, the other end extends to the inside of the notch, and a plurality of lead patterns made of the conductor film are formed inside the notch,
In the step (d), the plurality of bump electrodes are electrically connected to the plurality of lead patterns,
In the step (d), the semiconductor chip is mounted on a heated bonding stage, the lead patterns are positioned right above the semiconductor chip, and then the heated bonding tool is pressed from the insulating film side. The method of manufacturing an inlet for an electronic tag, wherein the plurality of bump electrodes and the plurality of lead patterns are electrically connected to each other.

2. The method of manufacturing an inlet for an electronic tag according to claim 1, wherein the plurality of lead patterns are formed in the same shape.

3. The method of manufacturing an inlet for an electronic tag according to claim 2, wherein the width of each of the plurality of lead patterns is formed larger than the diameter of the bump electrode.

The conductive film is formed by forming a first conductive film on one surface of the insulating film by a sputtering method, and then forming a second conductive film on the surface of the first conductive film by an electrolytic plating method. The manufacturing method of the inlet for electronic tags of 1.

In the step (e), the resin is filled so as to contact the plurality of lead patterns, the insulating film exposed by the notches, and a part of the conductor film. Item 5. A method for producing an inlet for an electronic tag according to Item 4.

6. The method of manufacturing an inlet for an electronic tag according to claim 5, wherein the resin is composed of a first organic resin, and a second organic resin is formed on the outermost surface of the semiconductor chip.

5. The method of manufacturing an inlet for an electronic tag according to claim 4, wherein the diameter of the notch is smaller than the diameter of the semiconductor chip.

The insulating film has a first main surface and a second main surface facing each other,
In the step (b), the conductor film is formed on the first main surface of the insulating film,
In the step (d), the bonding tool is pressed against the second main surface of the insulating film,
The method for manufacturing an inlet for an electronic tag according to claim 1, wherein in the step (e), the resin is filled in a gap between the semiconductor chip and the first main surface of the insulating film.