[go: up one dir, main page]

JP4308694B2 - 座標検出装置及び座標検出方法 - Google Patents

座標検出装置及び座標検出方法 Download PDF

Info

Publication number
JP4308694B2
JP4308694B2 JP2004096234A JP2004096234A JP4308694B2 JP 4308694 B2 JP4308694 B2 JP 4308694B2 JP 2004096234 A JP2004096234 A JP 2004096234A JP 2004096234 A JP2004096234 A JP 2004096234A JP 4308694 B2 JP4308694 B2 JP 4308694B2
Authority
JP
Japan
Prior art keywords
resistance
pattern
film
wiring pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004096234A
Other languages
English (en)
Other versions
JP2005284604A (ja
Inventor
正也 諸橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Component Ltd
Original Assignee
Fujitsu Component Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Component Ltd filed Critical Fujitsu Component Ltd
Priority to JP2004096234A priority Critical patent/JP4308694B2/ja
Publication of JP2005284604A publication Critical patent/JP2005284604A/ja
Application granted granted Critical
Publication of JP4308694B2 publication Critical patent/JP4308694B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Position Input By Displaying (AREA)

Description

本発明は座標検出装置及び座標検出方法に係り、特に、抵抗膜と抵抗膜上に互いに平行に配置された一対の配線パターンとが形成された基板と、一対の配線パターン間に電圧を印加することにより、抵抗膜に電位差を発生させた状態で、抵抗膜との接触位置の電位を検出し、検出電位に応じて接触位置の座標を検出する座標検出装置及び座標検出方法に関する。
情報処理システムなどにおいては、データの入力やコマンドに指示など入力手段として、キーボードやマウスなどのデバイスを始めとして、種々の入力方式が提案されている。入力方式の一つとして、ディスプレイに表示された画面に直接触れることにより各種入力が行えるタッチパネルが提案されている。
図1はタッチパネルの検出原理を説明するための図を示す。図1(A)は、X座標検出時、図1(B)はY座標検出時の動作を示す。
タッチパネル1は、下部ガラス基板2及び上部フィルム基板3から構成される。下部ガラス基板2には、全面に渡ってITOなどの透明抵抗膜が形成されている。さらに、透明導抵抗膜上には、Y軸方向両端に略平行に電極4、5が形成されている。
上部フィルム基板3には、全面に渡ってITOなどの透明抵抗膜が形成されている。さらに、透明抵抗膜上には、X軸方向両端に略平行に電極6、7が形成されている。
タッチパネル1でX軸座標を検出する時には、図1(A)に示すように上部フィルム基板3の電極6と電極7との間に電圧Vccを印加する。このとき、ペン8によりタッチパネル1上の座標(x1、y1)が押下されると、座標(x1、y1)で下部ガラス基板2の透明抵抗膜と上部フィルム基板3の透明抵抗膜とが接触する。これによって、上部フィルム基板3の透明抵抗膜のX座標x1における電位Vsxが下部ガラス基板2の抵抗膜を介して検出される。検出電位Vsxによって、X座標x1が認識される。
また、タッチパネル1でY軸座標を検出する時には、図1(B)に示すように下部ガラス基板2の電極4と電極5との間に電圧Vccを印加する。このとき、ペン8によりタッチパネル1上の座標(x1、y1)が押下されると、座標(x1、y1)で下部ガラス基板2の透明抵抗膜と上部フィルム基板3の透明抵抗膜とが接触する。これによって、下部ガラス基板2の透明抵抗膜のY座標y1における電位Vsyが上部フィルム基板3の抵抗膜を介して検出される。検出電位Vsyによって、Y座標y1が認識される。
以上のようにタッチパネル1では電極6、7又は電極4、5及び配線パターンを通して抵抗膜に電圧が印加される。このとき、狭額縁化のため、電極6、7又は電極4、5並びに配線パターンを細線化しようとすると、電極6、7又は電極4、5並びに配線パターンが高抵抗となり、相対的に透明抵抗膜への印加電圧が減少するため、検出精度が低下する。このため、電極6、7又は電極4、5並びに配線パターンを低抵抗に保つ必要があった。
なお、この種の座標入力装置では、配線など抵抗膜以外の抵抗の影響が大きく、座標検知精度を向上させるため、四辺形に設けた2枚の抵抗膜アナログ型タッチパネルにおいて、電圧調整回路及び誤差補正演算を不要とするために、各抵抗膜に1対の補助電極を設け、この一対の補助電極に電圧を印加してX、Y方向の押圧座標位置を検出し、操作域外の配線やスイッチ素子による電圧降下の影響を低下させるようにした提案がなされていた(特許文献1)
また、面抵抗シート面に電極と平行なストライプ状の補助電極を設け、実際の入力点と出力される座標データとの狂いを補正する提案がなされている(特許文献2)。
実開平05−004256号公報 特開昭62−184521号公報
しかるに、補助電極を用いて座標入力を行う座標入力装置ではマイコンが検出電位のほかに補助電極の電位を検出する必要があり、マイコンの負荷が増加するなどの問題点があった。
また、面抵抗シート面に電極と平行なストライプ状の補助電極を設けた座標入力装置では、ストライプ状の補助電極から独立に電位を検出する必要あるため、配線及び切換などが複雑になるなどの問題点があった。
本発明は上記の点に鑑みてなされたもので、簡単な構成で、高精度で座標検出を行え、かつ、狭額縁化が可能な座標入力装置を提供することを目的とする。
本発明は、抵抗膜と、該抵抗膜上に配置され、該抵抗膜に電位を印加するとともに、該抵抗膜の電位検出する導電パターンとが形成された基板と、該導電パターン間に電圧を印加し、該抵抗膜に電位差を発生させた状態で該抵抗膜との接触位置の電位を検出し、該電位に応じて該接触位置の座標を検出する検出手段とを有する座標入力装置において、前記導電パターンは、一端が互いに接続され、他端に接続パッドが設けられており、かつ、互いに平行に配線された1組の配線パターンから構成され、前記導電パターンの抵抗を検出するパターン抵抗検出手段と、前記パターン抵抗検出手段で検出された前記配線パターンの抵抗値に応じて接触電位と座標位置との関係を補正する補正手段とを有する。
本発明によれば、導電パターンの抵抗検出するために、導電パターンが、一端が互いに接続され、他端に接続パッドが設けられており、かつ、互いに平行に配線された1組の配線パターンから構成することにより、導電パターンの抵抗成分を考慮して座標検出を行う、すなわち、配線パターンの抵抗を検出し、検出された配線パターンの抵抗値に応じて接触電位と座標位置との関係を補正することにより、配線パターンの抵抗分を除去した抵抗膜の抵抗分だけで座標検出を行えるため、高精度に座標位置を検出できる。また、配線パターンの抵抗分が除去され、配線パターンを高抵抗化できる。よって、配線パターンを細線化できるので、タッチパネルを狭額縁化できるなどの特長を有する。さらに、配線パターンの高抵抗化により抵抗膜に流れる電流を低減でき、よって、低消費電力化に寄与する。
〔全体構成〕
図2は本発明の一実施例の斜視図を示す。
本実施例のタッチパネル10は、タッチパネル本体11、接続ケーブル12、コントローラ13から構成されている。
タッチパネル本体11は、下部ガラス基板21上に上部フィルム基板22を僅かな間隙をもって積層した構造とされている。タッチパネル本体11は、接続ケーブル12を介してコントローラ13に接続されている。接続ケーブル33は、FPC(Flexible Printed Circuit)基板から構成されており、一端がタッチパネル本体31に接続され、他端がコントローラ32に接続されており、コントローラ13からタッチパネル本体11に駆動電圧を供給するとともに、タッチパネル本体11からコントローラ13に検出信号を供給する信号伝送経路として用いられる。
コントローラ13は、タッチパネル本体11に駆動電圧を供給し、配線抵抗を検出する処理を行うとともに、タッチパネル本体11から供給される検出信号に応じて入力座標情報を生成し、図示しない上位装置に供給する。
〔タッチパネル本体11〕
図3はタッチパネル本体11の分解斜視図を示す。
タッチパネル本体11は、下部ガラス基板21、上部フィルム基板22とを、その周囲で両面接着材23などを挟んで接着し僅かな間隙をもって積層した構成とされている。
〔下部ガラス基板21〕
図4は下部ガラス基板21の構成図を示す。図4(A)は上面図、図4(B)は側面図を示す。
下部ガラス基板21は、ガラス基板31、透明抵抗膜32、導電パターン33〜38、絶縁膜39から構成されている。ガラス基板31は、透明で板状のガラス材から構成されている。透明抵抗膜32は、ITO(Indium-Tin-Oxide)などの透明導電材からなり、ガラス基板31の上面の略全面に亘って形成されている。
導電パターン33は、2つの配線パターン33a、33bから構成されている。2つの配線パターン33a、33bは、互いに平行に形成されており、一端が短絡され、他端が開放されたパターン形状とされている。配線パターン33aは、配線パターン33bより内周側に形成されており、電極部33a―1と配線部33a−2から構成されている。電極部33a−1は、ガラス基板31の矢印Y1方向の辺近傍に矢印X1、X2方向に延在して形成されている。
このとき、電極部33a−1は、透明抵抗膜32に電圧を印加するための導電パターンであり、透明抵抗膜32上に直に形成されている。配線パターン33aの配線部33a−2及び配線パターン33bは、電極部33aを接続ケーブル12との接続部分に導くための配線パターンであり、透明抵抗膜32上に絶縁膜39を介して形成されている。
導電パターン34は、2つの配線パターン34a、34bから構成されている。2つの配線パターン34a、34bは、互いに平行に形成されており、一端が短絡され、他端が開放されたパターン形状とされている。配線パターン34aは、下部ガラス基板21上、配線パターン34bより内周側に形成されており、電極部34a―1と配線部34a−2から構成されている。電極部34a−1は、ガラス基板31の矢印Y2方向の辺近傍に矢印X1、X2方向に延在して形成されている。このとき、電極部34a−1は、透明抵抗膜32を接地電位にするための導電パターンであり、透明抵抗膜32上に直に形成されている。また、配線パターン34aの配線部34a−2及び配線パターン34bは、電極部34a―1を接続ケーブル12との接続部分に導くための配線パターンであり、透明抵抗膜32上に絶縁膜39を介して形成されている。
導電パターン35は、上部フィルム基板22と接続ケーブル12とを接続するための配線パターンであり、接続パッド35a、配線パターン35bから構成されている。接続パッド35aには、上部フィルム基板22の配線パターンが接続される。接続パッド35aは、配線パターン35bにより下部ガラス基板21上の接続ケーブル12が接続される部分まで導かれている。
導電パターン36は、上部フィルム基板22と接続ケーブル12とを接続するための配線パターンであり、接続パッド36a、配線パターン36bから構成されている。接続パッド36aには、上部フィルム基板22の配線パターンが接続される。接続パッド36aは、配線パターン36bにより下部ガラス基板21上の接続ケーブル12が接続される部分まで導かれている。
導電パターン37は、上部フィルム基板22と接続ケーブル12とを接続するための配線パターンであり、接続パッド37a、配線パターン37bから構成されている。接続パッド37aには、上部フィルム基板22の配線パターンが接続される。接続パッド37aは、配線パターン37bにより下部ガラス基板21上の接続ケーブル12が接続される部分まで導かれている。
導電パターン38は、上部フィルム基板22と接続ケーブル12とを接続するための配線パターンであり、接続パッド38a、配線パターン38bから構成されている。接続パッド38aには、上部フィルム基板22の配線パターンが接続される。接続パッド38aは、配線パターン38bにより下部ガラス基板21上の接続ケーブル12が接続される部分まで導かれている。
下部ガラス基板21は、上部フィルム基板22より矢印X1方向に延出しており、この延出した部分で接続ケーブル12に接続が行われる。
〔上部フィルム基板22〕
図5は上部フィルム基板22の構成図を示す。図5(A)は下面図、図5(B)は側面図を示す。
上部フィルム基板22は、フィルム基板41、透明抵抗膜42、導電パターン43、44、絶縁膜45から構成されている。フィルム基板41は、PETなどの透明樹脂材料から構成されている。透明抵抗膜42は、ITO(Indium-Tin-Oxide)などの透明導電材からなり、フィルム基板41の上面の略全面に亘って形成されている。
導電パターン43は、2つの配線パターン43a、43bから構成されている。2つの配線パターン43a、43bは、互いに平行に形成されており、一端が短絡され、他端が開放されたパターン形状とされている。配線パターン43aは、上部フィルム基板22上、配線パターン43bより内周側に形成されており、電極部43a―1、配線部43a−2、接続パッド43a−3から構成されている。電極部43a−1は、フィルム基板41の矢印X2方向の辺近傍に矢印Y1、Y2方向に延在して形成されている。
このとき、電極部43a−1は、透明抵抗膜42に電圧を印加するための導電パターンであり、透明抵抗膜42上に直に形成されている。配線パターン43aの配線部43a−2は、電極部43a−1の一端を接続パッド43a−3に導くための配線パターンであり、絶縁膜45上に形成されている。
配線パターン43bは、配線部43b−1及び接続パッド43b−2から構成されている。配線部43b−1は、電極部43a―1の他端を接続パッド43b−2に導くための配線パターンであり、絶縁膜45上に形成されている。
導電パターン44は、2つの配線パターン44a、44bから構成されている。2つの配線パターン44a、44bは、互いに平行に形成されており、一端が短絡され、他端が開放されたパターン形状とされている。配線パターン44aは、上部フィルム基板22上、配線パターン44bより内周側に形成されており、電極部44a―1、配線部44a−2、接続パッド44a−3から構成されている。
電極部44a−1は、フィルム基板41の矢印X1方向の辺近傍に矢印Y1、Y2方向に延在して形成されている。このとき、電極部44a−1は、透明抵抗膜42に電圧を印加するための導電パターンであり、透明抵抗膜42上に直に形成されている。配線パターン44aの配線部44a−2は、電極部44a―1の一端を接続パッド44a−3に接続するための配線パターンであり、絶縁膜45上に形成されている。配線パターン44bは電極部44a―1の他端を接続パッド44b−2に接続するための配線パターンであり、絶縁膜45上に形成されている。
接続パッド43a−3は、上部フィルム基板22を下部ガラス基板21に積層したときに下部ガラス基板21の接続パッド35aに対向して、接続パッド35a接続される。接続パッド43b−2は、上部フィルム基板22を下部ガラス基板21に積層したときに下部ガラス基板21の接続パッド36aに対向し、接続パッド36aに接続される。
接続パッド44a−3は、上部フィルム基板22を下部ガラス基板21に積層したときに下部ガラス基板21の接続パッド38aに対向し、接続パッド38aに接続される。 接続パッド44b−2は、上部フィルム基板22を下部ガラス基板21に積層したときに下部ガラス基板21の接続パッド37aに対向し、接続パッド37aに接続される。
〔コントローラ13〕
図6はタッチパネル1のブロック構成図を示す。
コントローラ13は、図1に示すようにプリント配線板51上に電子部品52、コネクタ53、54などを搭載した構成とされている。コネクタ53には、接続ケーブル12が接続され、コネクタ54には、上位装置が接続される。
コントローラ13は、図6に示すように切換回路61、入力アンプ62、マイコン63、出力アンプ64から構成される。切換回路61は、トランジスタなどのスイッチング素子から構成されており、マイコン63からの切換制御信号に応じてタッチパネル本体11の導電パターン33、34の両端及び導電パターン35〜38の一端の接続を切り換える。
マイコン63は、切換回路61に接続されており、切換回路61を制御して、タッチパネル本体11の導電パターン33、34の両端及び導電パターン35〜38の一端の接続を切り換えることにより、導電パターン33の抵抗値R33、導電パターン34の抵抗値R34、導電パターン35、43、36の抵抗値R43、導電パターン37、44、38の抵抗値R44を算出し、算出した抵抗値R33、R34、R43、R44に基づいて検出座標の補正を行う。
〔動作〕
次にマイコン63の処理動作を説明する。
〔全体動作〕
図7はマイコン63の処理フローチャートを示す。
マイコン63は、ステップS1−1で電源が投入されると、ステップS1−2で導電パターン33〜38、43、44の抵抗値R33、R34、R43、R44を算出して、算出した抵抗値R33、R34、R43、R44に基づいて検出座標の補正処理を行う。
マイコン63は、補正処理が終了すると、ステップS1−3で通常の座標検出処理を行う。マイコン63は、ステップS1−4で電源が切断されていなければ、ステップS1−5で所定時間経過したか否かを判定し、所定時間経過すると、ステップS1−2に戻って再び補正処理を行う。なお、ステップS1−5で電源が切断されると、処理は終了する。
以上により、電源投入時及び所定時間毎に補正処理を行わせることができる。これによって、マイコン63は、座標検出処理時に導電パターン33〜38、43、44の抵抗分を考慮して、座標検出を行うことができる。このため、座標検出精度を向上させることができる。
〔補正処理〕
図8はマイコン63による補正処理の処理フローチャートを示す。
マイコン63は、ステップS2−1で導電パターン33〜38、43、44の抵抗値を求める。
ここで、マイコン63による導電パターン33の抵抗値R33の取得方法について説明する。
マイコン63は、導電パターン33の抵抗値を検出する場合、例えば、導電パターン33の一端に電源電圧Vccを印加し、他端を内蔵された検出抵抗を介して接地させ、導電パターン33と検出抵抗との接続点の電位がマイコン63に印加されるように、切換回路61を制御する。導電パターン33と検出抵抗との接続点の電位は、導電パターン33に流れる電流に応じた電位となる。ここで、導電パターン33と検出抵抗との接続点の電位をVs、検出抵抗をRsとすると、
検出抵抗Rsに流れる電流Isは、
Is=Vs/Rs ・・・(1)
で求められる。
このとき、マイコン63に流れる電流が略0であるとすると、検出電流Isが導電パターン33に流れる電流となる。
また、このとき、導電パターン33には、電圧(Vcc−Vs)が印加されている。
よって、導電パターン33の抵抗R33は、
R33=(Vcc−Vs)/Is=(Vcc−Vs)/(Vs/Rs)
={(Vcc/Vs)−1}Rs ・・・(2)
で求められる。このとき、電源電圧Vcc、検出抵抗Rsは既知であるので、マイコン63は、検出電圧Vsから導電パターン33の抵抗値R33を算出できる。
同様に、導電パターン34、導電パターン35、43、36、導電パターン37、44、38の抵抗値R34、R43、R44を検出することが可能となる。
次に、マイコン63は、ステップS2−2でX軸方向の全抵抗RX1を検出する。
ここで、X軸方向の全抵抗RX1の取得方法について説明する。
マイコン63は、X軸方向の全抵抗RX1を検出する場合、例えば、導電パターン35に電源電圧Vccを印加し、導電パターン38が検出抵抗Rsを介して接地され、かつ、導電パターン38と検出抵抗Rsとの接続点が入力アンプ62を介してマイコン63に供給されるように切換回路61を制御する。
このとき、マイコン63に入力アンプ62を介して供給される導電パターン38と検出抵抗Rsとの接続点の電位は、導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通して流れる電流に応じた電位となる。ここで、導電パターン33と検出抵抗との接続点の電位をVxas、検出抵抗をRsとすると、
検出抵抗Rsに流れる電流Ixasは、
Ixas=Vxas/Rs ・・・(3)
で求められる。
このとき、マイコン63に流れる電流が略0であるとすると、検出電流Ixasが導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通して流れる電流となる。
また、このとき、導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通する経路には、電圧(Vcc−Vxas)が印加されている。
よって、導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通する経路の抵抗RX1は、
RX1=(Vcc−Vxas)/Ias=(Vcc−Vxas)/(Vxas/Rs)
={(Vcc/Vxas)−1}Rs ・・・(4)
で求められる。このとき、電源電圧Vcc、検出抵抗Rsは既知であるので、マイコン63は、検出電圧Vasから導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通する経路の抵抗RX1を算出できる。
次にマイコン63は、ステップS2−3で透明抵抗膜42のX軸方向の電極43a−1と電極44a−1との間の抵抗値R42を算出する。抵抗値R42は、検出電圧Vasから導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通する経路の抵抗RX1及び配線抵抗R43、R44から取得できる。
ここで、座標検出時、導電パターン36の配線パターン36bには電圧は印加されず、開放状態となる。このため、座標検出時、電流は導電パターン35から配線パターン43aを通って透明抵抗膜42に供給される。
このとき、配線パターン43aと配線パターン43b及び導電パターン35と導電パターン36とは互いに平行に形成されており、略同じ抵抗値となる。よって、配線パターン43a及び導電パターン35を通る経路の抵抗値は、抵抗値R43の半分の抵抗値
(R43/2)となる。
同様に、配線パターン44a及び導電パターン38を通る経路の抵抗値は、抵抗値R44の半分の抵抗値
(R44/2)となる。
よって、透明抵抗膜42のX軸方向の電極43a−1と電極44a−1との間の抵抗値R42は、
R42=RX1−(R43/2)−(R44/2) ・・・(5)
から算出できる。
次にマイコン63は、ステップS2−4でY軸方向の全抵抗RY1を検出する。
ここで、Y軸方向の全抵抗RY1の取得方法について説明する。
マイコン63は、Y軸方向の全抵抗RY1を検出する場合、例えば、配線パターン33aに電源電圧Vccを印加し、配線パターン34aが検出抵抗Rsを介して接地され、かつ、配線パターン34aと検出抵抗Rsとの接続点が入力アンプ62を介してマイコン63に供給されるように切換回路61を制御する。
このとき、マイコン63に入力アンプ62を介して供給される配線パターン34aと検出抵抗Rsとの接続点の電位は、配線パターン33a、透明抵抗膜32、導電パターン34aを貫通して流れる電流に応じた電位となる。ここで、導電パターン34aと検出抵抗Rsとの接続点の電位をVyas、検出抵抗をRsとすると、
検出抵抗Rsに流れる電流Iyasは、
Iyas=Vyas/Rs ・・・(6)
で求められる。
このとき、マイコン63に流れる電流が略0であるとすると、検出電流Iyasが導電パターン33a、透明抵抗膜32、導電パターン34aを貫通して流れる電流となる。
また、このとき、導電パターン33a、透明抵抗膜32、導電パターン34aを貫通する経路には、電圧(Vcc−Vyas)が印加されている。
よって、導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通する経路の抵抗RY1は、
RY1=(Vcc−Vyas)/Iyas=(Vcc−Vyas)/(Vyas/Rs)
={(Vcc/Vyas)−1}Rs ・・・(7)
で求められる。このとき、電源電圧Vcc、検出抵抗Rsは既知であるので、マイコン63は、検出電圧Vasから導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通する経路の抵抗RX1を算出できる。
次にマイコン63は、ステップS4−5で透明抵抗膜32のY軸方向の電極33a−1と電極34a−1との間の抵抗値R32を算出する。抵抗値R32は、検出電圧Vyasから導電パターン33a、透明抵抗膜32、導電パターン34aを貫通する経路の抵抗RY1及び配線抵抗R33、R34から取得できる。
ここで、座標検出時、配線パターン33bには電圧は印加されず、開放状態となる。このため、座標検出時、電流は配線パターン33bを通って透明抵抗膜32に供給される。
このとき、配線パターン33aと配線パターン33bとは互いに平行に形成されており、略同じ抵抗値となる。よって、配線パターン33aの抵抗値は、抵抗値R33の半分の抵抗値
(R33/2)となる。
同様に、配線パターン34aを通る経路の抵抗値は、抵抗値R34の半分の抵抗値
(R34/2)となる。
よって、透明抵抗膜32のX軸方向の電極33a−1と電極34a−1との間の抵抗値R32は、
R32=RY1−(R33/2)−(R34/2) ・・・(8)
から算出できる。
マイコン63は、ステップS2−6で座標情報テーブルを作成する。
図9は座標情報テーブルのデータ構成図を示す。図9(A)はX座標情報テーブル、図9(B)はY座標情報テーブルを示す。
図9(A)に示すX座標情報テーブルは、X座標検出電圧VX0〜VXnに対応するX座標情報DX0〜DXnが記憶されたテーブルである。
図9(B)に示すX座標情報テーブルは、Y座標検出電圧VY0〜VYnに対応するX座標情報DY0〜DYnが記憶されたテーブルである。
マイコン63は、導電パターン35、43、36、導電パターン37、44、38及び透明抵抗膜42の抵抗値R43、R44、R42に基づいて図9(A)に示すX座標情報テーブルを更新する。また、マイコン63は、導電パターン33、導電パターン34及び透明抵抗膜32の抵抗値R33、R34、R32に基づいて図9(B)に示すY座標情報テーブルを更新する。
ここで、X座標情報テーブルの更新方法について説明する。
図10は、X座標情報テーブルの更新方法を説明するための図を示す。
X座標検出時、電源電圧Vccと接地との間には、図10に示すように抵抗値(R43/2)、R42、(R44/2)が直列に接続された回路構成とされる。この直列回路に流れる電流IX0は、
IX0={(R43/2)+R42+(R44/2)}/Vcc ・・・(9)
で求められる。
透明抵抗膜42と導電パターン43との接続点の電位VXnは、
VXn=Vcc−(R43/2)×IX0 ・・・(10)
から算出できる。このとき、IX0は式(9)より既知の電源電圧Vcc、抵抗値R42、R43、R44から算出できるので、式(10)も既知の電源電圧Vcc、抵抗値R42、R43、R44から算出できる。よって、式(10)より、透明導電膜42におけるX座標の検出電位の最大値を求めることができる。式(10)により求められた電圧VXnを最大検出電圧としてX座標情報テーブルに設定し、電圧VXnに最大X座標情報DXnを対応させる。
また、透明抵抗膜42と導電パターン44との接続点の電位VX0は、
VX0=Vcc−{(R43/2)+R42}×IX0 ・・・(11)
から算出できる。式(11)より、透明導電膜42上のX座標の検出電位の最小値を求めることができる。式(11)により求められた電圧VX0を最小検出電圧としてX座標情報テーブルに設定し、電圧VX0に最小X座標情報DX0を対応させる。
また、透明抵抗膜42、すなわち、抵抗値R42に印加される電圧V0は、式(9)から
V0=VXn−VX0
から算出できる。
電圧V0を分割することにより、X座標情報テーブルに設定する検出電圧VX1〜VXn-1を求め、求められた検出電圧VX1〜VXn-1に対してX座標情報DX0〜DXnを分割して得られるX座標情報DX1〜DXn-1を設定する。
以上によりX座標情報テーブルが得られる。
なお、同様にしてY座標情報テーブルを更新することができる。
以上のようにして求められたX座標情報テーブル及びY座標情報テーブルを参照して座標検出処理が実行される。
〔座標検出処理〕
図11は座標検出処理の処理フローチャートを示す。
マイコン63は、ステップS3−1でタッチパネル本体11が操作されると、ステップS3−2で切換回路61を制御して、導電パターン36と導電パターン38との間に電源電圧Vccを印加し、導電パターン33の配線パターン33aの電位を検出する。マイコン63は、ステップS3−2で図9(A)に示すX座標情報テーブルを参照して、検出電位に対応するX座標情報を取得する。
次に、マイコン63は、ステップS3−3で切換回路61を制御して、導電パターン33の電極部33aと導電パターン34の電極34aとの間に電源電圧Vccを印加し、導電パターン36の電位を検出する。マイコン63は、ステップS3−4で図9(B)に示すY座標情報テーブルを参照して、検出電位に対応するY座標情報を取得する。
次にマイコン63は、取得したX座標情報とY座標情報とを出力アンプ64を通して上位装置に送出する。
〔効果〕
本実施例によれば、導電パターンの影響を除去することができるため、座標検出を高精度に行うことができる。
また、本実施例では、導電パターンの抵抗を検出できるパターンを形成すればよいので、パターン及び切換などの構成が簡単に行える。
また、導電パターンが高抵抗である場合においても、導電パターンの抵抗の影響を除去することにより、座標を検出することができ、よって、導電パターンを細線化することができ、タッチパネル本体11を狭額縁化することができる。さらに、導電パターンを高抵抗化することにより消費電流を低減できる。
〔その他〕
なお、導電パターンの抵抗値を求めることができるパターンであれば、本実施例の導電パターンの形状に限定されるものではない。
また、本実施例では、下部ガラス基板21にY座標検出用の導電パターン33、34を形成と上部フィルム基板22にX座標検出用の導電パターン43、44を形成したが、導Y座標検出用の導電パターン33、34及びX座標検出用の導電パターン43、44を下部ガラス基板21上に形成し、上部フィルム基板22の透明抵抗膜42から接触位置の電位を検出することにより座標検出を行う方式にタッチパネルにも適用してもよい。
また、本実施例では、導電パターン33〜38、43、44の抵抗値に基づいてX座標情報テーブル及びY座標情報テーブルを変更したが、これらに印加される電源電圧Vccを透明抵抗膜32、42に印加される電圧が一定となるように補正するようにしてもよい。
タッチパネルの検出原理を説明するための図である。 本発明の一実施例の斜視図である。 タッチパネル本体11の分解斜視図である。 下部ガラス基板21の構成図である。 上部フィルム基板22の構成図である。 タッチパネル1のブロック構成図である。 マイコン63の処理フローチャートである。 マイコン63による補正処理の処理フローチャートある。 座標情報テーブルのデータ構成図である。 X座標情報テーブルの更新方法を説明するための図である。 座標検出処理の処理フローチャートである。
符号の説明
1 タッチパネル
11 タッチパネル本体、12 接続ケーブル、13 コントローラ
21 下部ガラス基板、22 上部フィルム基板
31 ガラス基板、32 透明抵抗膜、33〜38 導電パターン
39 絶縁膜
41 フィルム基板、42 透明抵抗膜、43、44 導電パターン
51 プリント配線板、52 電子部品、53、54 コネクタ
61 切換回路、62 入力アンプ、63 マイコン、64 出力アンプ

Claims (3)

  1. 抵抗膜と、該抵抗膜上に配置され、該抵抗膜に電位を印加するとともに、該抵抗膜の電位検出する導電パターンとが形成された基板と、該導電パターン間に電圧を印加し、該抵抗膜に電位差を発生させた状態で該抵抗膜との接触位置の電位を検出し、該電位に応じて該接触位置の座標を検出する検出手段とを有する座標入力装置において、
    前記導電パターンは、一端が互いに接続され、他端に接続パッドが設けられており、かつ、互いに平行に配線された1組の配線パターンから構成され、
    前記導電パターンの抵抗を検出するパターン抵抗検出手段と、
    前記パターン抵抗検出手段で検出された前記配線パターンの抵抗値に応じて接触電位と座標位置との関係を補正する補正手段とを有することを特徴とする座標入力装置。
  2. 前記補正手段は、前記配線パターンの他端と前記検出用配線パターンの他端との間に一定の電圧を印加し、前記配線パターン及び検出用配線パターンとの間に流れる電流を検出し、その検出電流に応じて該配線パターンの抵抗を検出することを特徴とする請求項記載の座標入力装置。
  3. 前記導電パターンを構成する1組の配線パターンのうちの一つの配線パターンから前記抵抗膜を通って他の配線パターンに至る経路上の経路抵抗を検出する経路抵抗検出手段を有し、
    前記補正手段は、前記経路抵抗検出手段により検出された経路抵抗及び前記パターン抵抗検出手段で検出されたパターン抵抗に基づいて前記抵抗膜の抵抗を検出し、前記抵抗膜の抵抗に基づいて接触電位と座標位置との関係を補正することを特徴とする請求項1又は2記載の座標入力装置。
JP2004096234A 2004-03-29 2004-03-29 座標検出装置及び座標検出方法 Expired - Fee Related JP4308694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004096234A JP4308694B2 (ja) 2004-03-29 2004-03-29 座標検出装置及び座標検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004096234A JP4308694B2 (ja) 2004-03-29 2004-03-29 座標検出装置及び座標検出方法

Publications (2)

Publication Number Publication Date
JP2005284604A JP2005284604A (ja) 2005-10-13
JP4308694B2 true JP4308694B2 (ja) 2009-08-05

Family

ID=35182926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004096234A Expired - Fee Related JP4308694B2 (ja) 2004-03-29 2004-03-29 座標検出装置及び座標検出方法

Country Status (1)

Country Link
JP (1) JP4308694B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5136086B2 (ja) 2008-01-28 2013-02-06 パナソニック株式会社 タッチパネル
CN101995988B (zh) * 2009-08-19 2012-08-15 群康科技(深圳)有限公司 触摸屏

Also Published As

Publication number Publication date
JP2005284604A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
JP5545009B2 (ja) センサ装置および情報表示装置
KR100469355B1 (ko) 표시장치용 터치 패널
CN100432911C (zh) 输入装置
KR102408437B1 (ko) 터치 센서를 포함하는 터치 패널 및 그 구동방법
KR101516982B1 (ko) 진동 터치 센서와 진동 터치 센싱 방법 및 진동 터치 스크린 디스플레이 패널
US20080218487A1 (en) Capacitive-type touch pad having special arrangement of capacitance sensor
KR101354274B1 (ko) 터치패널 일체형 평판 디스플레이 장치
CN110045861B (zh) 电容检测电路和静电电容传感器设备
JP4308694B2 (ja) 座標検出装置及び座標検出方法
KR100475114B1 (ko) 터치 패널의 선형성 측정 장비 및 이를 이용한 터치패널의 선형성 측정 방법
JP2009277047A (ja) 座標検出装置
CN106557217A (zh) 触摸面板装置
JP4508886B2 (ja) 抵抗膜方式タッチパネル
JPH09160710A (ja) 座標入力装置
KR20040002310A (ko) 터치패널 및 그의 구동장치
US20220019316A1 (en) Touch panel device
US20120113048A1 (en) Touch screen panel in resistive type
KR100476367B1 (ko) 액정표시장치에 일체된 터치패널의 신호선 형성방법
KR100480160B1 (ko) 터치패널의 구동 장치 및 방법
JP2010262503A (ja) タッチパネル入力装置
KR20040057755A (ko) 터치패널과 그 구동장치 및 방법
JP7611291B2 (ja) タッチパネル内蔵表示装置、及びタッチパネル内蔵表示装置の制御方法
KR101081249B1 (ko) 터치스크린 장치 및 이의 제어방법
US10180758B2 (en) One-chip touch panel driving device, touch panel device including the same, and driving method thereof
JP2008217699A (ja) タッチパネル装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090501

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees