JP4297368B2 - 高周波モジュール - Google Patents

Description

本発明は、例えば無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置に用いられる高周波モジュールに関する。

近年、簡単にネットワーク構築できる技術として、電波を用いてＬＡＮを構成する無線ＬＡＮが注目されている。この無線ＬＡＮには、周波数帯域として２．４ＧＨｚ帯を使用するＩＥＥＥ８０２．１１ｂおよびＩＥＥＥ８０２．１１ｇや、周波数帯域として５ＧＨｚ帯を使用するＩＥＥＥ８０２．１１ａのように、複数の規格が存在している。そのため、無線ＬＡＮ用の通信装置としては、複数の規格に対応できるものが望まれている。

また、無線ＬＡＮでは、通信装置の位置や環境によって通信状態が変動することから、複数のアンテナのうちの通信状態の良い方を選択するダイバシティを採用することが望ましい。

ところで、無線ＬＡＮ用の通信装置において、アンテナに接続され、高周波信号を処理する回路部分（以下、高周波回路部という。）は、例えば、カード型のアダプタに内蔵される。また、無線ＬＡＮ用の通信装置は、携帯電話機等の移動体通信機器に搭載することも期待されている。これらのことから、高周波回路部の小型化が望まれている。

携帯電話機等の移動体通信機器では、複数の周波数帯域に対応可能な高周波回路部をモジュール化したものが知られている。例えば、特許文献１には、２つのダイプレクサと１つのスイッチ回路とを含むモジュールが記載されている。このモジュールにおいて、スイッチ回路は、１つのアンテナに対して、２つのダイプレクサのうちの一方を切り替えて接続する。各ダイプレクサは、異なる周波数帯域の２つの信号を分離する。

また、特許文献２には、送信用ポートと受信用ポートを、それぞれ２つのアンテナのうちの一方に切り替えて接続できるようにした、ダイバシティ対応の高周波スイッチが記載されている。

特許文献３には、２つの周波数帯域に対応可能な高周波スイッチモジュールが記載されている。この高周波スイッチモジュールは、第１の送受信系の送信信号と受信信号を切り換える第１のスイッチ回路と、第１のスイッチ回路の送信経路に接続される第１のローパスフィルタ回路と、第２の送受信系の送信信号と受信信号を切り換える第２のスイッチ回路と、第２のスイッチ回路の送信経路に接続される第２のローパスフィルタ回路と、第１の送受信系と第２の送受信系を分波する分波回路と、これらを一体化する積層体とを備えている。

また、特許文献３には、送信系端子と受信系端子を、積層体の中心線に対して別々の領域に配置することや、送信系端子と受信系端子を線対称に配置することが記載されている。また、特許文献３には、アンテナ端子、送信系端子および受信系端子を高周波端子と呼んだときに、隣り合う高周波端子間にグランド端子を配置することが記載されている。

特開２００３−１５２５８８号公報 特開平１０−１４５２７０号公報 特開２００２−６４４００号公報

前述のように、無線ＬＡＮ用の通信装置は、使用周波数帯域の異なる複数の規格に対応できることが望まれる。このことから、無線ＬＡＮ用の通信装置における高周波回路部としては、複数の周波数帯域の送信信号および受信信号を処理できることが望まれる。また、無線ＬＡＮ用の通信装置は、ダイバシティを採用することが望まれる。このことから、無線ＬＡＮ用の通信装置における高周波回路部としては、受信信号の出力ポートおよび送信信号の入力ポートに対して、複数のアンテナを切り替えて接続できる機能を有することが望まれる。更に、無線ＬＡＮ用の通信装置における高周波回路部は、小型化が望まれる。

ところで、特許文献１に記載されたモジュールでは、積層体の内部に、送信信号を処理する送信系回路と、受信信号を処理する受信系回路とが配置される。そのため、このようなモジュールでは、送信系回路と受信系回路との間で電磁気的な結合が生じる場合がある。このような結合が生じると、送信信号が送信系回路から受信系回路に漏れたり、受信信号が受信系回路から送信系回路に漏れたりして、送信系回路と受信系回路との間のアイソレーションが低下するという問題が生じる。この問題は、モジュールを小型化するほど顕著になる。従って、この問題は、モジュールの小型化の妨げとなる。

また、特許文献１に記載されたモジュールでは、アンテナに接続される端子や信号を入出力するための端子の配置について、特別な配慮はなされていない。この場合には、送信系回路と受信系回路とを分離して配置することが難しく、その結果、送信系回路と受信系回路との間のアイソレーションを向上させることが難しくなるという問題点がある。また、この場合には、積層体の内部に配置される送信系回路と受信系回路を別個に設計する必要が生じ、その結果、送信系回路と受信系回路の設計に時間を要するという問題点がある。更に、この場合には、積層体に設けられる線路に無駄な部分が生じやすく、その結果、モジュールにおいて発生する損失やノイズが大きくなりやすいという問題点がある。

なお、特許文献３には、前述のように、送信系端子と受信系端子を線対称に配置することが記載されている。しかしながら、特許文献３には、送信系回路および受信系回路と、送信系端子および受信系端子との位置関係については、特別な配慮はなされていない。そのため、特許文献３に記載された技術を用いても、前述の各問題点を解決することは困難である。

本発明はかかる問題点に鑑みてなされたもので、その目的は、複数の周波数帯域の送信信号および受信信号を処理できると共に、小型化でき、且つ特性を向上させることができるようにした高周波モジュールを提供することにある。

本発明の高周波モジュールは、
それぞれ別個のアンテナに接続される第１および第２のアンテナ端子と、
第１の周波数帯域における受信信号を出力する第１の受信信号端子と、
第１の周波数帯域よりも高周波側の第２の周波数帯域における受信信号を出力する第２の受信信号端子と、
第１の周波数帯域における送信信号が入力される第１の送信信号端子と、
第２の周波数帯域における送信信号が入力される第２の送信信号端子と、
第１および第２のアンテナ端子に接続されたスイッチ回路と、
第１および第２の受信信号端子およびスイッチ回路に接続され、第１の周波数帯域における受信信号と第２の周波数帯域における受信信号とを分離する第１のダイプレクサと、
第１および第２の送信信号端子およびスイッチ回路に接続され、第１の周波数帯域における送信信号と第２の周波数帯域における送信信号とを分離する第２のダイプレクサと、
交互に積層された誘電体層と導体層とを含み、上記各要素を一体化する積層基板とを備えている。

本発明の高周波モジュールにおいて、スイッチ回路は、第１および第２のダイプレクサのいずれかを、第１および第２のアンテナ端子のいずれかに接続するものである。第１および第２のダイプレクサは、積層基板の内部に設けられている。各端子は、積層基板の表面に配置されている。積層基板は、積層基板の底面の中心を通り且つ積層基板の底面に直交する仮想の面によって分離された第１および第２の領域を含んでいる。第１のダイプレクサ、第１のアンテナ端子、第１の受信信号端子および第２の受信信号端子は第１の領域に配置されている。第２のダイプレクサ、第２のアンテナ端子、第１の送信信号端子および第２の送信信号端子は第２の領域に配置されている。第１のアンテナ端子と第２のアンテナ端子、第１の受信信号端子と第１の送信信号端子、第２の受信信号端子と第２の送信信号端子は、それぞれ上記の仮想の面を中心とした対称な位置に配置されている。

本発明の高周波モジュールは、更に、スイッチ回路の状態を切り替えるための第１および第２の制御信号が入力される第１および第２の制御端子を備えていてもよい。この場合、第１の制御端子は第１の領域に配置され、第２の制御端子は第２の領域に配置される。また、第１の制御端子と第２の制御端子は、上記の仮想の面を中心とした対称な位置に配置される。

また、本発明の高周波モジュールは、更に、信号の入出力のために使用されず、積層基板の表面において隣り合う端子間にそれぞれ配置された複数の非入出力端子を備えていてもよい。

また、本発明の高周波モジュールにおいて、各端子のそれぞれにおける少なくとも一部は、積層基板の底面に配置されていてもよい。この場合、高周波モジュールは、更に、積層基板の底面において各端子によって囲まれた領域に配置されると共にグランドに接続されるグランド用導体層を備えていてもよい。グランド用導体層が積層基板の底面において占める面積は、各端子が積層基板の底面において占める面積よりも大きくてもよい。

また、本発明の高周波モジュールは、更に、グランドに接続され、積層基板の表面において仮想の面と交差する位置に配置された複数のグランド用端子を備えていてもよい。

また、本発明の高周波モジュールは、更に、積層基板の内部において、仮想の面を含む領域に配置されると共にグランドに接続され、第１のダイプレクサと第２のダイプレクサとを電磁気的に分離する導体部を備えていてもよい。この場合、導体部は、積層基板内の複数の誘電体層に形成されると共にグランドに接続される複数のスルーホールを用いて構成されていてもよい。

また、本発明の高周波モジュールにおいて、スイッチ回路は、積層基板に搭載されていてもよい。

また、本発明の高周波モジュールにおいて、積層基板は、第２の仮想の面によって分離された第３および第４の領域を含んでいてもよい。第２の仮想の面は、積層基板の底面の中心を通り、積層基板の底面に直交し、且つ第１および第２の領域を分離する仮想の面に直交する面である。この場合、第１および第２のアンテナ端子は、第３の領域に配置され、第１および第２の受信信号端子と第１および第２の送信信号端子は、第４の領域に配置される。

また、本発明の高周波モジュールにおいて、第１のダイプレクサを構成する導体層のパターンと第２のダイプレクサを構成する導体層のパターンは、仮想の面を中心として対称であってもよい。

本発明の高周波モジュールでは、積層基板は、積層基板の底面の中心を通り且つ積層基板の底面に直交する仮想の面によって分離された第１および第２の領域を含んでいる。そして、第１のダイプレクサ、第１のアンテナ端子、第１の受信信号端子および第２の受信信号端子は第１の領域に配置され、第２のダイプレクサ、第２のアンテナ端子、第１の送信信号端子および第２の送信信号端子は第２の領域に配置されている。また、第１のアンテナ端子と第２のアンテナ端子、第１の受信信号端子と第１の送信信号端子、第２の受信信号端子と第２の送信信号端子は、それぞれ上記の仮想の面を中心とした対称な位置に配置されている。本発明によれば、上記の構成により、第１のダイプレクサと第２のダイプレクサとの間のアイソレーションを向上させることができる。また、本発明によれば、積層基板の内部に配置された回路と積層基板の表面に配置された端子とを接続する線路を短くすることができ、その結果、高周波モジュールにおいて発生する損失やノイズを低減することができる。以上のことから、本発明によれば、複数の周波数帯域の送信信号および受信信号を処理できると共に、小型化でき、且つ特性を向上させることのできる高周波モジュールを実現することができるという効果を奏する。

本発明の高周波モジュールは、信号の入出力のために使用されず、積層基板の表面において隣り合う端子間にそれぞれ配置された複数の非入出力端子を備えていてもよい。この場合には、隣り合う端子間における電磁気的な干渉の発生を防止することができるという効果を奏する。

また、本発明の高周波モジュールは、積層基板の底面において各端子によって囲まれた領域に配置されると共にグランドに接続されるグランド用導体層を備えていてもよい。この場合には、各端子が配置された積層基板の底面の強度を向上させることができると共に、高周波モジュールを実装用基板に実装する際の高周波モジュールと実装用基板との接合の強度を向上させることができるという効果を奏する。

また、本発明の高周波モジュールは、積層基板の内部において、仮想の面を含む領域に配置されると共にグランドに接続され、第１のダイプレクサと第２のダイプレクサとを電磁気的に分離する導体部を備えていてもよい。この場合には、第１のダイプレクサと第２のダイプレクサとの間のアイソレーションを向上させることができるという効果を奏する。

また、本発明の高周波モジュールにおいて、導体部は、積層基板内の複数の誘電体層に形成されると共にグランドに接続される複数のスルーホールを用いて構成されていてもよい。この場合には、導体部に起因した浮遊容量を小さくすることができると共に、高周波モジュールをより小型化することが可能になるという効果を奏する。

また、本発明の高周波モジュールにおいて、積層基板は、第２の仮想の面によって分離された第３および第４の領域を含み、第１および第２のアンテナ端子は、第３の領域に配置され、第１および第２の受信信号端子と第１および第２の送信信号端子は、第４の領域に配置されていてもよい。この場合には、第１および第２のアンテナ端子と、第１および第２の受信信号端子と第１および第２の送信信号端子との間の線路において無駄な部分が少なくなる。その結果、高周波モジュールにおいて発生する損失やノイズを低減することができるという効果を奏する。

また、本発明の高周波モジュールにおいて、第１のダイプレクサを構成する導体層のパターンと第２のダイプレクサを構成する導体層のパターンは、仮想の面を中心として対称であってもよい。この場合には、導体層のパターンの設計が容易になり、設計に要する時間を短縮することができるという効果を奏する。

[第１の実施の形態]
以下、図面を参照して、本発明の実施の形態について説明する。始めに、本発明の第１の実施の形態に係る高周波モジュールについて説明する。本実施の形態に係る高周波モジュールは、無線ＬＡＮ用の通信装置に用いられ、第１の周波数帯域における受信信号および送信信号と、第１の周波数帯域よりも高周波側の第２の周波数帯域における受信信号および送信信号とを処理するものである。第１の周波数帯域は、例えばＩＥＥＥ８０２．１１ｂやＩＥＥＥ８０２．１１ｇにおいて使用される２．４ＧＨｚ帯である。第２の周波数帯域は、例えばＩＥＥＥ８０２．１１ａにおいて使用される５ＧＨｚ帯である。また、本実施の形態に係る高周波モジュールは、ダイバシティに対応可能なものである。

図３は、本実施の形態に係る高周波モジュールを示す回路図である。本実施の形態に係る高周波モジュール１は、それぞれ異なるアンテナ１０１，１０２に接続される第１および第２のアンテナ端子ＡＮＴ１，ＡＮＴ２と、第１の周波数帯域における受信信号（以下、第１の受信信号という。）を出力する第１の受信信号端子ＲＸ１と、第２の周波数帯域における受信信号（以下、第２の受信信号という。）を出力する第２の受信信号端子ＲＸ２と、第１の周波数帯域における送信信号（以下、第１の送信信号という。）が入力される第１の送信信号端子ＴＸ１と、第２の周波数帯域における送信信号（以下、第２の送信信号という。）が入力される第２の送信信号端子ＴＸ２と、第１の制御信号ＶＣ１が入力される第１の制御端子ＣＴ１と、第２の制御信号ＶＣ２が入力される第２の制御端子ＣＴ２とを備えている。受信信号端子ＲＸ１，ＲＸ２、送信信号端子ＴＸ２，ＴＸ２および制御端子ＣＴ１，ＣＴ２は、外部回路に接続される。

高周波モジュール１は、更に、アンテナ端子ＡＮＴ１，ＡＮＴ２に接続されたスイッチ回路１０と、受信信号端子ＲＸ１，ＲＸ２およびスイッチ回路１０に接続された第１のダイプレクサ１１と、送信信号端子ＴＸ１，ＴＸ２およびスイッチ回路１０に接続された第２のダイプレクサ１２とを備えている。

高周波モジュール１は、更に、キャパシタ１３〜１８を備えている。キャパシタ１３は、スイッチ回路１０とアンテナ端子ＡＮＴ１との間の信号経路に直列に挿入されている。キャパシタ１４は、スイッチ回路１０とアンテナ端子ＡＮＴ２との間の信号経路に直列に挿入されている。キャパシタ１５は、スイッチ回路１０とダイプレクサ１１との間の信号経路に直列に挿入されている。キャパシタ１６は、スイッチ回路１０とダイプレクサ１２との間の信号経路に直列に挿入されている。キャパシタ１３，１４，１５，１６は、いずれも、制御信号ＶＣ１，ＶＣ２に起因する直流の通過を阻止するものである。キャパシタ１７の一端は制御端子ＣＴ１に接続され、キャパシタ１７の他端は接地されている。キャパシタ１８の一端は制御端子ＣＴ２に接続され、キャパシタ１８の他端は接地されている。

スイッチ回路１０は、６つのポートＰ１〜Ｐ６を有している。ポートＰ１は、キャパシタ１３を介してアンテナ端子ＡＮＴ１に接続されている。ポートＰ２は、キャパシタ１４を介してアンテナ端子ＡＮＴ２に接続されている。ポートＰ３は、キャパシタ１５を介してダイプレクサ１１に接続されている。ポートＰ４は、キャパシタ１６を介してダイプレクサ１２に接続されている。ポートＰ５，Ｐ６は、それぞれ、制御端子ＣＴ１，ＣＴ２に接続されている。

スイッチ回路１０は、更に、それぞれ導通状態と非導通状態が選択される４つのスイッチＳＷ１〜ＳＷ４を有している。各スイッチＳＷ１〜ＳＷ４は、それぞれ、例えばＧａＡｓ化合物半導体による電界効果トランジスタを用いて構成されている。スイッチＳＷ１の一端はポートＰ１に接続され、スイッチＳＷ１の他端はポートＰ３に接続されている。スイッチＳＷ２の一端はポートＰ２に接続され、スイッチＳＷ２の他端はポートＰ３に接続されている。スイッチＳＷ３の一端はポートＰ２に接続され、スイッチＳＷ３の他端はポートＰ４に接続されている。スイッチＳＷ４の一端はポートＰ１に接続され、スイッチＳＷ４の他端はポートＰ４に接続されている。

スイッチＳＷ１とスイッチＳＷ３は、ポートＰ５に入力される制御信号ＶＣ１がハイレベルのときに導通状態となり、制御信号ＶＣ１がローレベルのときに非導通状態となる。スイッチＳＷ２とスイッチＳＷ４は、ポートＰ６に入力される制御信号ＶＣ２がハイレベルのときに導通状態となり、制御信号ＶＣ２がローレベルのときに非導通状態となる。従って、制御信号ＶＣ１がハイレベルで、制御信号ＶＣ２がローレベルのときには、ポートＰ１とポートＰ３が接続され、ポートＰ２とポートＰ４が接続される。このとき、ダイプレクサ１１はアンテナ端子ＡＮＴ１に接続され、ダイプレクサ１２はアンテナ端子ＡＮＴ２に接続される。一方、制御信号ＶＣ１がローレベルで、制御信号ＶＣ２がハイレベルのときには、ポートＰ１とポートＰ４が接続され、ポートＰ２とポートＰ３が接続される。このとき、ダイプレクサ１１はアンテナ端子ＡＮＴ２に接続され、ダイプレクサ１２はアンテナ端子ＡＮＴ１に接続される。このように、スイッチ回路１０は、ダイプレクサ１１，１２のいずれかを、アンテナ端子ＡＮＴ１，ＡＮＴ２のいずれかに接続する。

ダイプレクサ１１は、３つのポートＰ１１〜Ｐ１３を有している。ポートＰ１１は、キャパシタ１５を介してスイッチ回路１０のポートＰ３に接続されている。ポートＰ１２は、受信信号端子ＲＸ１に接続されている。ポートＰ１３は、受信信号端子ＲＸ２に接続されている。

ダイプレクサ１１は、更に、２つのバンドパスフィルタ（以下、ＢＰＦと記す。）２０，３０と、ローパスフィルタ（以下、ＬＰＦとも記す。）４０を有している。ＢＰＦ２０の一端はポートＰ１１に接続されている。ＢＰＦ２０の他端はポートＰ１２に接続されている。ＢＰＦ３０の一端はポートＰ１１に接続されている。ＢＰＦ３０の他端はＬＰＦ４０の一端に接続されている。ＬＰＦ４０の他端はポートＰ１３に接続されている。

ＢＰＦ２０は、インダクタ８１と、インダクタンスを有する伝送線路２１，２４と、キャパシタ２２，２３，２５，８２とを有している。伝送線路２１およびキャパシタ２２，２３の各一端は、インダクタ８１を介してポートＰ１１に接続されている。伝送線路２１およびキャパシタ２２の各他端は接地されている。伝送線路２４およびキャパシタ２５の各一端は、キャパシタ２３の他端に接続されていると共に、キャパシタ８２を介してポートＰ１２に接続されている。伝送線路２４およびキャパシタ２５の各他端は接地されている。伝送線路２１とキャパシタ２２は、並列共振回路を構成している。伝送線路２４とキャパシタ２５は、他の並列共振回路を構成している。このように、ＢＰＦ２０は、２つの並列共振回路を用いて構成されている。

ＢＰＦ３０は、インダクタンスを有する伝送線路３１，３４と、キャパシタ３２，３３，３５，８３，８４とを有している。伝送線路３１およびキャパシタ３２，３３の各一端は、キャパシタ８３を介してポートＰ１１に接続されている。伝送線路３１およびキャパシタ３２の各他端は接地されている。伝送線路３４およびキャパシタ３５の各一端は、キャパシタ３３の他端に接続されていると共に、キャパシタ８４を介してＬＰＦ４０に接続されている。伝送線路３４およびキャパシタ３５の各他端は接地されている。伝送線路３１とキャパシタ３２は、並列共振回路を構成している。伝送線路３４とキャパシタ３５は、他の並列共振回路を構成している。このように、ＢＰＦ３０は、２つの並列共振回路を用いて構成されている。

ＬＰＦ４０は、インダクタ４１と、キャパシタ４２，４３，４４とを有している。インダクタ４１およびキャパシタ４２，４３の各一端は、ＢＰＦ３０に接続されている。インダクタ４１およびキャパシタ４３の各他端は、ポートＰ１３に接続されている。キャパシタ４２の他端は接地されている。キャパシタ４４の一端はポートＰ１３に接続され、キャパシタ４４の他端は接地されている。

ＢＰＦ２０は、第１の周波数帯域内の周波数の信号を通過させ、第１の周波数帯域外の周波数の信号を遮断する。これにより、ＢＰＦ２０は、アンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に入力されスイッチ回路１０を通過した第１の受信信号を通過させて受信信号端子ＲＸ１に送る。インダクタ８１およびキャパシタ８２は、ＢＰＦ２０を含む、第１の受信信号の経路における通過特性を改善する。

ＢＰＦ３０は、第２の周波数帯域内の周波数の信号を通過させ、第２の周波数帯域外の周波数の信号を遮断する。ＬＰＦ４０は、第２の周波数帯域内の周波数の信号および第２の周波数帯域よりも低周波側の周波数の信号を通過させ、第２の周波数帯域よりも高周波側の周波数の信号を遮断する。これにより、ＢＰＦ３０およびＬＰＦ４０は、アンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に入力されスイッチ回路１０を通過した第２の受信信号を通過させて受信信号端子ＲＸ２に送る。キャパシタ８３，８４は、ＢＰＦ３０およびＬＰＦ４０を含む、第２の受信信号の経路における通過特性を改善する。

ダイプレクサ１２は、３つのポートＰ２１〜Ｐ２３を有している。ポートＰ２１は、キャパシタ１６を介してスイッチ回路１０のポートＰ４に接続されている。ポートＰ２２は、送信信号端子ＴＸ１に接続されている。ポートＰ２３は、送信信号端子ＴＸ２に接続されている。

ダイプレクサ１２は、更に、２つのＢＰＦ５０，６０と、ＬＰＦ７０を有している。ＢＰＦ５０の一端はポートＰ２１に接続されている。ＢＰＦ５０の他端はポートＰ２２に接続されている。ＢＰＦ６０の一端はポートＰ２１に接続されている。ＢＰＦ６０の他端はＬＰＦ７０の一端に接続されている。ＬＰＦ７０の他端はポートＰ２３に接続されている。

ＢＰＦ５０は、インダクタ９１と、インダクタンスを有する伝送線路５１，５４と、キャパシタ５２，５３，５５，９２とを有している。伝送線路５１およびキャパシタ５２，５３の各一端は、インダクタ９１を介してポートＰ２１に接続されている。伝送線路５１およびキャパシタ５２の各他端は接地されている。伝送線路５４およびキャパシタ５５の各一端は、キャパシタ５３の他端に接続されていると共に、キャパシタ９２を介してポートＰ２２に接続されている。伝送線路５４およびキャパシタ５５の各他端は接地されている。伝送線路５１とキャパシタ５２は、並列共振回路を構成している。伝送線路５４とキャパシタ５５は、他の並列共振回路を構成している。このように、ＢＰＦ５０は、２つの並列共振回路を用いて構成されている。

ＢＰＦ６０は、インダクタンスを有する伝送線路６１，６４と、キャパシタ６２，６３，６５，９３，９４とを有している。伝送線路６１およびキャパシタ６２，６３の各一端は、キャパシタ９３を介してポートＰ２１に接続されている。伝送線路６１およびキャパシタ６２の各他端は接地されている。伝送線路６４およびキャパシタ６５の各一端は、キャパシタ６３の他端に接続されていると共に、キャパシタ９４を介してＬＰＦ７０に接続されている。伝送線路６４およびキャパシタ６５の各他端は接地されている。伝送線路６１とキャパシタ６２は、並列共振回路を構成している。伝送線路６４とキャパシタ６５は、他の並列共振回路を構成している。このように、ＢＰＦ６０は、２つの並列共振回路を用いて構成されている。

ＬＰＦ７０は、インダクタ７１と、キャパシタ７２，７３，７４とを有している。インダクタ７１およびキャパシタ７２，７３の各一端は、ＢＰＦ６０に接続されている。インダクタ７１およびキャパシタ７３の各他端は、ポートＰ２３に接続されている。キャパシタ７２の他端は接地されている。キャパシタ７４の一端はポートＰ２３に接続され、キャパシタ７４の他端は接地されている。

ＢＰＦ５０は、第１の周波数帯域内の周波数の信号を通過させ、第１の周波数帯域外の周波数の信号を遮断する。これにより、ＢＰＦ５０は、送信信号端子ＴＸ１に入力された第１の送信信号を通過させてスイッチ回路１０に送る。インダクタ９１およびキャパシタ９２は、ＢＰＦ５０を含む、第１の送信信号の経路における通過特性を改善する。

ＢＰＦ６０は、第２の周波数帯域内の周波数の信号を通過させ、第２の周波数帯域外の周波数の信号を遮断する。ＬＰＦ７０は、第２の周波数帯域内の周波数の信号および第２の周波数帯域よりも低周波側の周波数の信号を通過させ、第２の周波数帯域よりも高周波側の周波数の信号を遮断する。これにより、ＢＰＦ６０およびＬＰＦ７０は、送信信号端子ＴＸ２に入力された第２の送信信号を通過させてスイッチ回路１０に送る。キャパシタ９３，９４は、ＢＰＦ６０およびＬＰＦ７０を含む、第２の送信信号の経路における通過特性を改善する。

高周波モジュール１では、アンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に入力された第１の受信信号は、スイッチ回路１０およびＢＰＦ２０を通過して受信信号端子ＲＸ１に送られる。また、アンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に入力された第２の受信信号は、スイッチ回路１０、ＢＰＦ３０およびＬＰＦ４０を通過して受信信号端子ＲＸ２に送られる。また、送信信号端子ＴＸ１に入力された第１の送信信号は、ＢＰＦ５０およびスイッチ回路１０を通過してアンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に送られる。また、送信信号端子ＴＸ２に入力された第２の送信信号は、ＬＰＦ７０、ＢＰＦ６０およびスイッチ回路１０を通過してアンテナ端子ＡＮＴ１またはアンテナ端子ＡＮＴ２に送られる。

次に、図１および図２を参照して、高周波モジュール１の構造について説明する。図１は、高周波モジュール１の平面図である。図２は、高周波モジュール１の外観を示す斜視図である。図１および図２に示したように、高周波モジュール１は、高周波モジュール１の上記各要素を一体化する積層基板２００を備えている。積層基板２００は、交互に積層された誘電体層と導体層とを有している。高周波モジュール１における回路は、積層基板２００の内部または表面上の導体層と、積層基板２００の上面に搭載された素子とを用いて構成されている。ここでは、一例として、図３におけるスイッチ回路１０およびキャパシタ１３〜１８が、積層基板２００に搭載されているものとする。スイッチ回路１０は、１個の部品の形態を有している。積層基板２００は、例えば低温同時焼成セラミック多層基板になっている。

積層基板２００では、その上面、側面および底面にかけて、前述の各端子ＡＮＴ１，ＡＮＴ２，ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２，ＣＴ１，ＣＴ２と、６つのグランド端子Ｇ１〜Ｇ６と、端子ＮＣ１，ＮＣ２が設けられている。グランド端子Ｇ１〜Ｇ６は、グランドに接続されるようになっている。端子ＮＣ１，ＮＣ２は、積層基板２００の内部の導体層にも外部回路にも接続されない。図１に示したように、積層基板２００の平面形状は長方形である。この長方形において、２つの長い辺を第１の辺（図１における上側の辺）および第２の辺（図１における下側の辺）と呼び、２つの短い辺を第３の辺（図１における左側の辺）および第４の辺（図１における右側の辺）と呼ぶ。

第１の辺では、中央に端子Ｇ１が配置され、その両側に端子ＡＮＴ１，ＡＮＴ２が配置されている。また、第１の辺では、端子ＡＮＴ１における端子Ｇ１とは反対側に端子ＮＣ１が配置され、端子ＡＮＴ２における端子Ｇ１とは反対側に端子ＮＣ２が配置されている。第２の辺では、中央に端子Ｇ４が配置され、その両側に端子ＲＸ１，ＴＸ１が配置されている。また、第２の辺では、端子ＲＸ１における端子Ｇ４とは反対側に端子Ｇ３が配置され、端子ＴＸ１における端子Ｇ４とは反対側に端子Ｇ５が配置されている。第３の辺では、中央に端子Ｇ２が配置され、端子Ｇ２と第１の辺との間に端子ＣＴ１が配置され、端子Ｇ２と第２の辺との間に端子ＲＸ２が配置されている。第４の辺では、中央に端子Ｇ６が配置され、端子Ｇ６と第１の辺との間に端子ＣＴ２が配置され、端子Ｇ６と第２の辺との間に端子ＴＸ２が配置されている。

ダイプレクサ１１，１２は、積層基板２００の内部に設けられている。ダイプレクサ１１は、第１の受信信号と第２の受信信号とを分離する処理を行う回路である。ダイプレクサ１２は、第１の送信信号と第２の送信信号とを分離する処理を行う回路である。

次に、図４を参照して、本実施の形態に係る高周波モジュール１が利用される無線ＬＡＮ用の通信装置における高周波回路部の構成の一例について説明する。図４に示した高周波回路部は、高周波モジュール１と、この高周波モジュール１に接続された２つのアンテナ１０１，１０２とを備えている。

高周波回路部は、更に、入力端が高周波モジュール１の受信信号端子ＲＸ１に接続されたローノイズアンプ１１１と、一端がローノイズアンプ１１１の出力端に接続されたＢＰＦ１１２と、不平衡端子がＢＰＦ１１２の他端に接続されたバラン１１３とを備えている。受信信号端子ＲＸ１より出力された第１の受信信号は、ローノイズアンプ１１１によって増幅された後、ＢＰＦ１１２を通過し、バラン１１３によって、平衡信号に変換されて、バラン１１３の２つの平衡端子より出力される。

高周波回路部は、更に、入力端が高周波モジュール１の受信信号端子ＲＸ２に接続されたローノイズアンプ１１４と、一端がローノイズアンプ１１４の出力端に接続されたＢＰＦ１１５と、不平衡端子がＢＰＦ１１５の他端に接続されたバラン１１６とを備えている。受信信号端子ＲＸ２より出力された第２の受信信号は、ローノイズアンプ１１４によって増幅された後、ＢＰＦ１１５を通過し、バラン１１６によって、平衡信号に変換されて、バラン１１６の２つの平衡端子より出力される。

高周波回路部は、更に、出力端が高周波モジュール１の送信信号端子ＴＸ１に接続されたパワーアンプ１２１と、一端がパワーアンプ１２１の入力端に接続されたＢＰＦ１２２と、不平衡端子がＢＰＦ１２２の他端に接続されたバラン１２３とを備えている。第１の送信信号に対応する平衡信号は、バラン１２３の２つの平衡端子に入力され、バラン１２３によって不平衡信号に変換され、ＢＰＦ１２２を通過し、パワーアンプ１２１によって増幅された後、第１の送信信号として送信信号端子ＴＸ１に与えられる。

高周波回路部は、更に、出力端が高周波モジュール１の送信信号端子ＴＸ２に接続されたパワーアンプ１２４と、一端がパワーアンプ１２４の入力端に接続されたＢＰＦ１２５と、不平衡端子がＢＰＦ１２５の他端に接続されたバラン１２６とを備えている。第２の送信信号に対応する平衡信号は、バラン１２６の２つの平衡端子に入力され、バラン１２６によって不平衡信号に変換され、ＢＰＦ１２５を通過し、パワーアンプ１２４によって増幅された後、第２の送信信号として送信信号端子ＴＸ２に与えられる。

なお、高周波回路部の構成は、図４に示した構成に限定されず、種々変更が可能である。例えば、高周波回路部は、バラン１１３，１１６を含まず、ＢＰＦ１１２，１１５を通過した信号を、不平衡信号のまま出力するものであってもよい。また、ローノイズアンプ１１１とＢＰＦ１１２の位置関係、およびローノイズアンプ１１４とＢＰＦ１１５の位置関係は、それぞれ、図４に示した位置関係とは逆であってもよい。また、ＢＰＦ１１２，１１５，１２２，１２５の代わりに、ローパスフィルタまたはハイパスフィルタが設けられていてもよい。

次に、図５ないし図２５を参照して、積層基板２００の構成の一例について説明する。図５ないし図２４は、それぞれ、上から１層目ないし２０層目（最下層）の誘電体層の上面を示している。図２５は、上から２０層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。図５ないし図２４において、丸印はスルーホールを表している。

図５に示した１層目の誘電体層２０１の上面には、端子ＡＮＴ１に接続された導体層３０１と、端子ＡＮＴ２に接続された導体層４０１と、各端子ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２，ＣＴ１，ＣＴ２，Ｇ１〜Ｇ６，ＮＣ１，ＮＣ２を構成する導体層が形成されている。誘電体層２０１の上面には、更に、スイッチ回路１０の各ポートＰ１〜Ｐ６が接続される６つの導体層２２１〜２２６と、グランドに接続される導体層２３０とが形成されている。誘電体層２０１の上面には、更に、導体層２２９，３０３，３０４，３０５，４０３，４０４，４０５が形成されている。導体層２２９は、高周波モジュール１の位置合わせのために用いられる。

キャパシタ１３の一端は導体層２２１に接続され、キャパシタ１３の他端は導体層３０１に接続されている。キャパシタ１４の一端は導体層２２２に接続され、キャパシタ１４の他端は導体層４０１に接続されている。キャパシタ１５の一端は導体層２２３に接続され、キャパシタ１５の他端は導体層３０３に接続されている。キャパシタ１６の一端は導体層２２４に接続され、キャパシタ１６の他端は導体層４０３に接続されている。キャパシタ１７の一端は導体層３０４に接続され、キャパシタ１７の他端は導体層３０５に接続されている。キャパシタ１８の一端は導体層４０４に接続され、キャパシタ１８の他端は導体層４０５に接続されている。

図６に示した２層目の誘電体層２０２の上面には、導体層２３１，２３２，３１３，４１３が形成されている。導体層２３１は端子Ｇ１に接続されている。導体層２３２は端子Ｇ４に接続されている。導体層３１３は端子ＣＴ１に接続されている。導体層４１３は端子ＣＴ２に接続されている。導体層３１３には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２５，３０４が接続されている。また、導体層４１３には、誘電体層２０１に形成されたスルーホールを介して、図５に示した導体層２２６，４０４が接続されている。

図７に示した３層目の誘電体層２０３の上面には、グランド用導体層２３３〜２３５が形成されている。導体層２３３は端子Ｇ１に接続されている。導体層２３３には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層２３１が接続されている。導体層２３４は端子Ｇ２〜Ｇ６に接続されている。導体層２３４には、誘電体層２０２に形成されたスルーホールを介して、図６に示した導体層２３２が接続されている。また、導体層２３４には、誘電体層２０１，２０２に形成されたスルーホールを介して、図５に示した導体層２２９，３０５，４０５が接続されている。導体層２３５には、誘電体層２０１，２０２に形成されたスルーホールを介して、図５に示した導体層２３０が接続されている。

図８に示した４層目の誘電体層２０４の上面には、グランド用導体層２３６およびインダクタ用導体層３１７，４１７が形成されている。導体層２３６は、端子Ｇ１および端子Ｇ４に接続されている。導体層２３６には、誘電体層２０３に形成された複数のスルーホールを介して、図７に示した導体層２３３〜２３５が接続されている。導体層３１７の一端部は、端子ＲＸ２に接続されている。導体層３１７は、図３におけるインダクタ４１を構成する。導体層４１７の一端部は、端子ＴＸ２に接続されている。導体層４１７は、図３におけるインダクタ７１を構成する。

図９に示した５層目の誘電体層２０５の上面には、キャパシタ用導体層３１９，４１９が形成されている。導体層３１９は端子Ｇ２に接続されている。導体層３１９は、図３におけるキャパシタ３２，３５，４２の各一部を構成する。導体層４１９は端子Ｇ６に接続されている。導体層４１９は、図３におけるキャパシタ６２，６５，７２の各一部を構成する。

図１０に示した６層目の誘電体層２０６の上面には、キャパシタ用導体層３２１，３２２，３２３，４２１，４２２，４２３が形成されている。

導体層３２１は、図９に示した導体層３１９と共に図３におけるキャパシタ３２を構成すると共に、図３におけるキャパシタ８３の一部を構成する。導体層３２２は、図９に示した導体層３１９と共に図３におけるキャパシタ３５を構成すると共に、図３におけるキャパシタ８４の一部を構成する。導体層３２３は、図９に示した導体層３１９と共に図３におけるキャパシタ４２を構成すると共に、図３におけるキャパシタ４３の一部を構成する。導体層３２３には、誘電体層２０４，２０５に形成されたスルーホールを介して、図８に示した導体層３１７が接続されている。

導体層４２１は、図９に示した導体層４１９と共に図３におけるキャパシタ６２を構成すると共に、図３におけるキャパシタ９３の一部を構成する。導体層４２２は、図９に示した導体層４１９と共に図３におけるキャパシタ６５を構成すると共に、図３におけるキャパシタ９４の一部を構成する。導体層４２３は、図９に示した導体層４１９と共に図３におけるキャパシタ７２を構成すると共に、図３におけるキャパシタ７３の一部を構成する。導体層４２３には、誘電体層２０４，２０５に形成されたスルーホールを介して、図８に示した導体層４１７が接続されている。

図１１に示した７層目の誘電体層２０７の上面には、グランド用導体層２３７およびキャパシタ用導体層３２４，３２５，３２６，４２４，４２５，４２６が形成されている。導体層２３７は、端子Ｇ１および端子Ｇ４に接続されている。導体層２３７には、誘電体層２０４〜２０６に形成されたスルーホールを介して、図８に示した導体層２３６が接続されている。

導体層３２４には、誘電体層２０１〜２０６に形成されたスルーホールを介して、図５に示した導体層３０３が接続されている。導体層３２５には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層３２３が接続されている。導体層３２６は端子ＲＸ２に接続されている。導体層３２４，３２５は、それぞれ、図３におけるキャパシタ８３，８４の各一部を構成する。導体層３２６は、図１０に示した導体層３２３と共に図３におけるキャパシタ４３を構成する。

導体層４２４には、誘電体層２０１〜２０６に形成されたスルーホールを介して、図５に示した導体層４０３が接続されている。導体層４２５には、誘電体層２０６に形成されたスルーホールを介して、図１０に示した導体層４２３が接続されている。導体層４２６は端子ＴＸ２に接続されている。導体層４２４，４２５は、それぞれ、図３におけるキャパシタ９３，９４の各一部を構成する。導体層４２６は、図１０に示した導体層４２３と共に図３におけるキャパシタ７３を構成する。

図１２に示した８層目の誘電体層２０８の上面には、キャパシタ用導体層３２８，３２９，４２８，４２９が形成されている。

導体層３２８には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層３２１が接続されている。導体層３２９には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層３２２が接続されている。導体層３２８は、図１１に示した導体層３２４と共に図３におけるキャパシタ８３を構成すると共に、図３におけるキャパシタ３３の一部を構成する。導体層３２９は、図１１に示した導体層３２５と共に図３におけるキャパシタ８４を構成すると共に、導体層３２８と共に図３におけるキャパシタ３３を構成する。

導体層４２８には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層４２１が接続されている。導体層４２９には、誘電体層２０６，２０７に形成されたスルーホールを介して、図１０に示した導体層４２２が接続されている。導体層４２８は、図１１に示した導体層４２４と共に図３におけるキャパシタ９３を構成すると共に、図３におけるキャパシタ６３の一部を構成する。導体層４２９は、図１１に示した導体層４２５と共に図３におけるキャパシタ９４を構成すると共に、導体層４２８と共に図３におけるキャパシタ６３を構成する。

図１３に示した９層目の誘電体層２０９の上面には、グランド用導体層２３８〜２４２と、キャパシタ用導体層３３１，３３２，４３１，４３２が形成されている。導体層２３８〜２４２には、誘電体層２０７，２０８に形成されたスルーホールを介して、図１１に示した導体層２３７が接続されている。

導体層３３１には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層３２８が接続されている。導体層３３２には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層３２９が接続されている。導体層３３１，３３２は、図３におけるキャパシタ３３を構成する。

導体層４３１には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層４２８が接続されている。導体層４３２には、誘電体層２０８に形成されたスルーホールを介して、図１２に示した導体層４２９が接続されている。導体層４３１，４３２は、図３におけるキャパシタ６３を構成する。

図１４に示した１０層目の誘電体層２１０の上面には、グランド用導体層２４３〜２４６と、導体層３３３，４３３が形成されている。導体層２４３〜２４６には、それぞれ誘電体層２０９に形成されたスルーホールを介して、図１３に示した導体層２３９〜２４２が接続されている。導体層３３３，４３３には、誘電体層２０３〜２０９に形成されたスルーホールを介して、図７に示した導体層２３４が接続されている。

図１５に示した１１層目の誘電体層２１１の上面には、導体層３３４，３３５，３３６，３３７，４３４，４３５，４３６，４３７が形成されている。

導体層３３４には、誘電体層２０８〜２１０に形成されたスルーホールを介して、図１２に示した導体層３２８が接続されている。導体層３３５には、誘電体層２０８〜２１０に形成されたスルーホールを介して、図１２に示した導体層３２９が接続されている。また、導体層３３５には、誘電体層２０３〜２１０に形成されたスルーホールを介して、図７に示した導体層２３４が接続されている。導体層３３７は、端子Ｇ３に接続されている。導体層３３４，３３５，３３６，３３７は、それぞれ、図３における伝送線路３１，３４，２１，２４を構成する。また、導体層３３４，３３５，３３６，３３７を用いて構成された伝送線路３１，３４，２１，２４は、分布定数線路になっている。本実施の形態では、ＢＰＦ２０における共振回路に含まれる伝送線路２１，２４（導体層３３６，３３７）の長手方向とＢＰＦ３０における共振回路に含まれる伝送線路３１，３４（導体層３３４，３３５）の長手方向が直交している。

導体層４３４には、誘電体層２０８〜２１０に形成されたスルーホールを介して、図１２に示した導体層４２８が接続されている。導体層４３５には、誘電体層２０８〜２１０に形成されたスルーホールを介して、図１２に示した導体層４２９が接続されている。また、導体層４３５には、誘電体層２０３〜２１０に形成されたスルーホールを介して、図７に示した導体層２３４が接続されている。導体層４３７は、端子Ｇ５に接続されている。導体層４３４，４３５，４３６，４３７は、それぞれ、図３における伝送線路６１，６４，５１，５４を構成する。また、導体層４３４，４３５，４３６，４３７を用いて構成された伝送線路６１，６４，５１，５４は、分布定数線路になっている。本実施の形態では、ＢＰＦ５０における共振回路に含まれる伝送線路５１，５４（導体層４３６，４３７）の長手方向とＢＰＦ６０における共振回路に含まれる伝送線路６１，６４（導体層４３４，４３５）の長手方向が直交している。

図１６に示した１２層目の誘電体層２１２の上面には、グランド用導体層２５２と、インダクタ用導体層３３９，４３９が形成されている。導体層２５２は、端子Ｇ１および端子Ｇ４に接続されている。導体層２５２には、誘電体層２１０，２１１に形成されたスルーホールを介して、図１４に示した導体層２４３〜２４６が接続されている。また、導体層２５２には、誘電体層２０９〜２１１に形成されたスルーホールを介して、図１３に示した導体層２３８が接続されている。

導体層３３９には、誘電体層２０７〜２１１に形成されたスルーホールを介して、図１１に示した導体層３２４が接続されている。導体層３３９は、図３におけるインダクタ８１の一部を構成する。導体層４３９には、誘電体層２０７〜２１１に形成されたスルーホールを介して、図１１に示した導体層４２４が接続されている。導体層４３９は、図３におけるインダクタ９１の一部を構成する。

図１７に示した１３層目の誘電体層２１３の上面には、インダクタ用導体層３４０，４４０が形成されている。導体層３４０には、誘電体層２１２に形成されたスルーホールを介して、図１６に示した導体層３３９が接続されている。導体層３４０は、図３におけるインダクタ８１の一部を構成する。導体層４４０には、誘電体層２１２に形成されたスルーホールを介して、図１６に示した導体層４３９が接続されている。導体層４４０は、図３におけるインダクタ９１の一部を構成する。

図１８に示した１４層目の誘電体層２１４の上面には、インダクタ用導体層３４１，４４１が形成されている。導体層３４１には、誘電体層２１３に形成されたスルーホールを介して、図１７に示した導体層３４０が接続されている。図３におけるインダクタ８１は、導体層３３９〜３４１によって構成される。導体層４４１には、誘電体層２１３に形成されたスルーホールを介して、図１７に示した導体層４４０が接続されている。図３におけるインダクタ９１は、導体層４３９〜４４１によって構成される。

図１９に示した１５層目の誘電体層２１５の上面には、キャパシタ用導体層３４３，３４４，４４３，４４４が形成されている。導体層３４３は端子ＲＸ２に接続されている。導体層３４３は、図３におけるキャパシタ４４の一部を構成する。導体層３４４は端子ＲＸ１に接続されている。導体層３４４は、図３におけるキャパシタ８２の一部を構成する。導体層４４３は端子ＴＸ２に接続されている。導体層４４３は、図３におけるキャパシタ７４の一部を構成する。導体層４４４は端子ＴＸ１に接続されている。導体層４４４は、図３におけるキャパシタ９２の一部を構成する。

図２０に示した１６層目の誘電体層２１６の上面には、グランド用導体層２５３、導体層３４６，４４６およびキャパシタ用導体層３４７，４４７が形成されている。導体層２５３は、端子Ｇ１および端子Ｇ４に接続されている。導体層２５３には、誘電体層２１２〜２１５に形成されたスルーホールを介して、図１６に示した導体層２５２が接続されている。

導体層３４６には、誘電体層２１４，２１５に形成されたスルーホールを介して、図１８に示した導体層３４１が接続されている。導体層３４６は、図３におけるキャパシタ２３の一部を構成する。導体層３４７には、誘電体層２１１〜２１５に形成されたスルーホールを介して、図１５に示した導体層３３７が接続されている。導体層３４７は、図１９に示した導体層３４４と共に図３におけるキャパシタ８２を構成すると共に、導体層３４６と共に図３におけるキャパシタ２３を構成する。

導体層４４６には、誘電体層２１４，２１５に形成されたスルーホールを介して、図１８に示した導体層４４１が接続されている。導体層４４６は、図３におけるキャパシタ５３の一部を構成する。導体層４４７には、誘電体層２１１〜２１５に形成されたスルーホールを介して、図１５に示した導体層４３７が接続されている。導体層４４７は、図１９に示した導体層４４４と共に図３におけるキャパシタ９２を構成すると共に、導体層４４６と共に図３におけるキャパシタ５３を構成する。

図２１に示した１７層目の誘電体層２１７の上面には、キャパシタ用導体層３４９，３５０，３５１，４４９，４５０，４５１が形成されている。

導体層３４９は端子Ｇ２，Ｇ３に接続されている。また、導体層３４９には、誘電体層２１１〜２１６に形成されたスルーホールを介して、図１５に示した導体層３３６が接続されている。導体層３４９は、図１９に示した導体層３４３と共に図３におけるキャパシタ４４を構成する。導体層３５０には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層３４６が接続されている。導体層３５１には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層３４７が接続されている。導体層３５０，３５１は、図３におけるキャパシタ２３を構成する。

導体層４４９は端子Ｇ５，Ｇ６に接続されている。また、導体層４４９には、誘電体層２１１〜２１６に形成されたスルーホールを介して、図１５に示した導体層４３６が接続されている。導体層４４９は、図１９に示した導体層４４３と共に図３におけるキャパシタ７４を構成する。導体層４５０には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層４４６が接続されている。導体層４５１には、誘電体層２１６に形成されたスルーホールを介して、図２０に示した導体層４４７が接続されている。導体層４５０，４５１は、図３におけるキャパシタ５３を構成する。

図２２に示した１８層目の誘電体層２１８の上面には、キャパシタ用導体層３５３，３５４，４５３，４５４が形成されている。

導体層３５３には、誘電体層２１７に形成されたスルーホールを介して、図２１に示した導体層３５０が接続されている。導体層３５３は、図３におけるキャパシタ２２の一部を構成する。導体層３５４には、誘電体層２１７に形成されたスルーホールを介して、図２１に示した導体層３５１が接続されている。導体層３５４は、図３におけるキャパシタ２５の一部を構成する。また、導体層３５３，３５４は、図３におけるキャパシタ２３を構成する。

導体層４５３には、誘電体層２１７に形成されたスルーホールを介して、図２１に示した導体層４５０が接続されている。導体層４５３は、図３におけるキャパシタ５２の一部を構成する。導体層４５４には、誘電体層２１７に形成されたスルーホールを介して、図２１に示した導体層４５１が接続されている。導体層４５４は、図３におけるキャパシタ５５の一部を構成する。また、導体層４５３，４５４は、図３におけるキャパシタ５３を構成する。

図２３に示した１９層目の誘電体層２１９の上面にはグランド用導体層２５４が形成されている。導体層２５４は、端子Ｇ１〜Ｇ６に接続されている。導体層２５４は、図２２に示した導体層３５３と共に図３におけるキャパシタ２２を構成する。また、導体層２５４は、図２２に示した導体層３５４と共に図３におけるキャパシタ２５を構成する。また、導体層２５４は、図２２に示した導体層４５３と共に図３におけるキャパシタ５２を構成する。また、導体層２５４は、図２２に示した導体層４５４と共に図３におけるキャパシタ５５を構成する。

導体層２５４には、誘電体層２１６〜２１８に形成されたスルーホールを介して、図２０に示した導体層２５３が接続されている。また、導体層２５４には、誘電体層２１１〜２１８に形成されたスルーホールを介して、図１５に示した導体層３３４，４３４が接続されている。また、導体層２５４には、誘電体層２１０〜２１８に形成されたスルーホールを介して、図１４に示した導体層３３３，４３３が接続されている。誘電体層２１９には、導体層２５４に接続された８つのスルーホールが形成されている。

図２４に示した２０層目の誘電体層２２０には、誘電体層２１９に形成された８つのスルーホールに接続された８つのスルーホールが形成されている。

図２５に示したように、誘電体層２２０の下面、すなわち積層基板２００の底面には、各端子ＡＮＴ１，ＡＮＴ２，ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２，ＣＴ１，ＣＴ２，Ｇ１〜Ｇ６，ＮＣ１，ＮＣ２を構成する導体層と、グランド用導体層２５５とが形成されている。導体層２５５には、誘電体層２１９，２２０に形成されたスルーホールを介して、図２３に示した導体層２５４が接続されている。導体層２５５が積層基板２００の底面において占める面積は、各端子が積層基板２００の底面において占める面積よりも大きい。

次に、本実施の形態に係る高周波モジュール１の特徴について説明する。本実施の形態では、ダイプレクサ１１，１２は積層基板２００の内部に設けられ、スイッチ回路１０は積層基板２００に搭載されている。各端子ＡＮＴ１，ＡＮＴ２，ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２，ＣＴ１，ＣＴ２，Ｇ１〜Ｇ６，ＮＣ１，ＮＣ２は、積層基板２００の表面、特に積層基板２００の上面、側面および底面にかけて配置されている。

図５および図２５に示したように、積層基板２００は、積層基板２００の底面の中心Ｃを通り且つ積層基板２００の底面に直交する仮想の面ＰＬ１によって分離された第１の領域２６１と第２の領域２６２とを含んでいる。積層基板２００の内部において、ダイプレクサ１１は第１の領域２６１に配置され、ダイプレクサ１２は第２の領域２６２に配置されている。これにより、本実施の形態によれば、ダイプレクサ１１とダイプレクサ１２との間のアイソレーションを向上させることができる。

また、本実施の形態では、第１のアンテナ端子ＡＮＴ１、第１の受信信号端子ＲＸ１、第２の受信信号端子ＲＸ２および第１の制御端子ＣＴ１は第１の領域２６１に配置されている。第２のアンテナ端子ＡＮＴ２、第１の送信信号端子ＴＸ１、第２の送信信号端子ＴＸ２および第２の制御端子ＣＴ２は第２の領域２６２に配置されている。これにより、本実施の形態によれば、積層基板２００の内部に配置された回路と積層基板２００の表面に配置された端子とを接続する線路を短くすることができる。その結果、本実施の形態によれば、高周波モジュール１において発生する損失やノイズを低減することができる。

また、本実施の形態では、第１のアンテナ端子ＡＮＴ１と第２のアンテナ端子ＡＮＴ２、第１の受信信号端子ＲＸ１と第１の送信信号端子ＴＸ１、第２の受信信号端子ＲＸ２と第２の送信信号端子ＴＸ２、第１の制御端子ＣＴ１と第２の制御端子ＣＴ２は、それぞれ仮想の面ＰＬ１を中心とした対称な位置に配置されている。これにより、本実施の形態によれば、ダイプレクサ１１を構成する導体層のパターンとダイプレクサ１２を構成する導体層のパターンとを、仮想の面ＰＬ１を中心とした対称な形にすることができる。実際、図５ないし図２５から分かるように、本実施の形態では、ダイプレクサ１１を構成する導体層のパターンとダイプレクサ１２を構成する導体層のパターンは、仮想の面ＰＬ１を中心とした対称な形になっている。そのため、本実施の形態によれば、積層基板２００における導体層のパターンの設計が容易になり、設計に要する時間を短縮することができる。

ところで、グランド端子Ｇ１〜Ｇ６と端子ＮＣ１，ＮＣ２は、信号の入出力のために使用されない端子である。ここで、これらの端子Ｇ１〜Ｇ６，ＮＣ１，ＮＣ２を非入出力端子と呼ぶ。また、端子ＡＮＴ１，ＡＮＴ２，ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２，ＣＴ１，ＣＴ２を入出力端子と呼ぶ。本実施の形態では、積層基板２００の表面において、隣り合う入出力端子間に必ず非入出力端子が配置されている。これにより、本実施の形態によれば、隣り合う入出力端子間における電磁気的な干渉の発生を防止することができる。また、本実施の形態によれば、２つのアンテナ端子ＡＮＴ１，ＡＮＴ２間のアイソレーションを向上させることができる。

また、本実施の形態では、各端子のそれぞれにおける少なくとも一部は、積層基板２００の底面に配置されている。そして、本実施の形態に係る高周波モジュール１は、積層基板２００の底面において各端子によって囲まれた領域に配置されると共にグランドに接続されるグランド用導体層２５５を備えている。グランド用導体層２５５が積層基板２００の底面において占める面積は、各端子のそれぞれが積層基板２００の底面において占める面積よりも大きい。これにより、本実施の形態によれば、各端子が配置された積層基板２００の底面の強度を向上させることができると共に、高周波モジュール１を実装用基板に実装する際の高周波モジュール１と実装用基板との接合の強度を向上させることができる。

なお、積層基板２００の底面において各端子によって囲まれた領域に配置されるグランド用導体層は、必ずしも、図２５に示したグランド用導体層２５５のように１つである必要はなく、複数であってもよい。図２８には、グランド用導体層２５５の代わりに、２分割されたグランド用導体層２５５Ａ，２５５Ｂを設けた例を示している。導体層２５５Ａ，２５５Ｂの間には隙間が設けられている。また、図２９には、グランド用導体層２５５の代わりに、４分割されたグランド用導体層２５５Ｃ〜２５５Ｆを設けた例を示している。導体層２５５Ｃ〜２５５Ｆの間には隙間が設けられている。図２８、図２９は、いずれも、積層基板２００における上から２０層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。これらの例のように、積層基板２００の底面に、複数のグランド用導体層を配置することにより、積層基板２００に反り等の変形が発生することを抑制することが可能になる。

また、本実施の形態では、積層基板２００の表面において仮想の面ＰＬ１と交差する位置には、それぞれグランドに接続される複数のグランド用端子Ｇ１，Ｇ４が配置されている。また、図２６に示したように、本実施の形態に係る高周波モジュール１は、積層基板２００の内部において、仮想の面ＰＬ１を含む領域に配置されると共にグランドに接続され、ダイプレクサ１１とダイプレクサ１２とを電磁気的に分離する導体部２７０を備えている。導体部２７０は、積層基板２００内の複数の誘電体層に形成されると共にグランドに接続される複数のスルーホールを用いて構成されている。この導体部２７０は、グランド端子Ｇ１〜Ｇ６を介してグランドに接続され、ダイプレクサ１１，１２を電磁気的に分離する。

図２７は、導体部２７０を示すための高周波モジュール１の断面図である。なお、図２７は、図５および図２５に示した仮想の面ＰＬ１の位置における断面を表わしている。また、図２７に示した積層基板２００の内部において、塗り潰された矩形の部分はスルーホールを表わし、水平方向に延びる直線は、導体層を表わしている。積層基板２００は、ダイプレクサ１１，１２が配置された領域よりも積層基板２００の底面に近い位置に配置されると共にグランドに接続されるグランド用導体層２５４を含んでいる。導体部２７０を構成する複数のスルーホールはグランド用導体層２５４に接続されている。

本実施の形態によれば、導体部２７０が設けられていることにより、積層基板２００内において、受信信号がダイプレクサ１１からダイプレクサ１２に漏れたり、送信信号がダイプレクサ１２からダイプレクサ１１に漏れたりすることを防止することができる。従って、本実施の形態によれば、ダイプレクサ１１とダイプレクサ１２との間のアイソレーションを向上させることができる。また、これにより、本実施の形態によれば、積層基板２００の内部において、ダイプレクサ１１，１２を高密度に構成することが可能になり、その結果、高周波モジュール１をより小型化することが可能になる。

また、複数のスルーホールを用いて構成された導体部２７０は、図２７に示したように、縞状である。そのため、本実施の形態によれば、ダイプレクサ１１，１２を、面積の大きな板状の導体部によって電磁気的に分離する場合に比べて、導体部２７０に起因した浮遊容量を小さくすることができる。また、これにより、本実施の形態によれば、積層基板２００の内部において、ダイプレクサ１１，１２を高密度に構成することが可能になり、その結果、高周波モジュール１をより小型化することが可能になる。

また、本実施の形態では、図５および図２５に示したように、積層基板２００は、第２の仮想の面ＰＬ２によって分離された第３の領域２６３と第４の領域２６４とを含んでいる。第２の仮想の面ＰＬ２は、積層基板２００の底面の中心Ｃを通り、積層基板２００の底面に直交し、且つ第１領域２６１と第２の領域２６２を分離する仮想の面ＰＬ１に直交する面である。本実施の形態では、アンテナ端子ＡＮＴ１，ＡＮＴ２は、第３の領域２６３に配置されている。一方、受信信号端子ＲＸ１，ＲＸ２および送信信号端子ＴＸ１，ＴＸ２は、第４の領域２６４に配置されている。このような配置によれば、アンテナ端子ＡＮＴ１，ＡＮＴ２と、受信信号端子ＲＸ１，ＲＸ２および送信信号端子ＴＸ１，ＴＸ２との間の線路において無駄な部分が少なくなる。その結果、本実施の形態によれば、高周波モジュール１において発生する損失やノイズを低減することができる。

また、本実施の形態に係る高周波モジュール１では、ダイプレクサ１１はＢＰＦ２０，３０を有し、ダイプレクサ１２はＢＰＦ５０，６０を有している。ＢＰＦを用いずに、ハイパスフィルタおよびローパスフィルタを用いてダイプレクサ１１，１２を構成することも可能である。しかし、この場合には、高周波モジュール１に接続される回路において多くのフィルタが必要になったり、高周波モジュール１に接続される回路に設けられるフィルタに要求される条件が厳しくなったりする。これに対し、本実施の形態によれば、ＢＰＦを用いてダイプレクサ１１，１２を構成することにより、高周波モジュール１に接続される回路に設けられるフィルタの数を少なくしたり、高周波モジュール１に接続される回路に設けられるフィルタに要求される条件を緩和したりすることができる。

また、各ＢＰＦ２０，３０，５０，６０は共振回路を用いて構成されている。ＢＰＦは、ハイパスフィルタとローパスフィルタとを組み合わせて構成することも可能である。しかし、この場合には、ＢＰＦを構成する素子数が多くなったり、ＢＰＦの特性の調整が難しくなったりする。これに対し、本実施の形態によれば、各ＢＰＦ２０，３０，５０，６０が共振回路を用いて構成されているので、ＢＰＦ２０，３０，５０，６０を構成する素子数が少なくなり、且つＢＰＦ２０，３０，５０，６０の特性の調整が容易になる。

また、スイッチ回路１０とダイプレクサ１１，１２は、積層基板２００によって一体化されている。これにより、高周波モジュール１の実装面積を小さくすることができる。例えば、縦３．２ｍｍ、横１．６ｍｍの大きさの単体のダイプレクサを２個と、縦３．０ｍｍ、横３．０ｍｍの大きさの単体のスイッチとを、基板に実装して高周波モジュールを構成した場合には、ランドも含めた高周波モジュールの実装面積は、約２３ｍｍ^２となる。これに対し、本実施の形態によれば、ランドも含めた高周波モジュール１の実装面積は、約１６ｍｍ^２となる。従って、本実施の形態によれば、２個の単体のダイプレクサと単体のスイッチとを基板に実装して高周波モジュールを構成した場合に比べて、実装面積を約３０％減らすことができる。

また、本実施の形態によれば、２個の単体のダイプレクサと単体のスイッチとを基板に実装して高周波モジュールを構成する場合に比べて、部品の実装のための工程数が少なくなり、実装に要するコストを低減することができる。

以上のことから、本実施の形態によれば、無線ＬＡＮ用の通信装置に用いられ、複数の周波数帯域の送信信号および受信信号を処理できると共に、小型化でき、且つ特性を向上させることが可能な高周波モジュール１を実現することができる。

また、本実施の形態に係る無線ＬＡＮ用の高周波モジュール１は、主に、ノート型パーソナルコンピュータ等、小型化または低背化が必要な機器に搭載される。そのため、高周波モジュール１の大きさは、縦５ｍｍ以下、横４ｍｍ以下、高さ２ｍｍ以下であることが好ましい。

また、高周波モジュール１は、２つのアンテナ端子ＡＮＴ１，ＡＮＴ２を備え、スイッチ回路１０は、ダイプレクサ１１，１２のいずれかを、アンテナ端子ＡＮＴ１，ＡＮＴ２のいずれかに接続する。従って、本実施の形態によれば、ダイバシティに対応した高周波モジュール１を実現することができる。

また、高周波モジュール１において、構成要素を一体化する基板は、交互に積層された誘電体層と導体層とを含む積層基板２００であり、ＢＰＦ２０，３０，５０，６０を構成する共振回路は、誘電体層と導体層を用いて構成されている。これにより、本実施の形態によれば、高周波モジュール１をより小型化することができる。

また、本実施の形態では、各共振回路は、導体層を用いて構成された分布定数線路を含んでいる。これにより、本実施の形態によれば、以下の効果を奏する。無線ＬＡＮ用の高周波回路部には、各信号の経路における通過特性として、通過帯域外の周波数領域における減衰が大きいことが要求される傾向にある。この要求を満足するためには、ＢＰＦ２０，３０，５０，６０の挿入損失の周波数特性は、通過帯域と通過帯域外の周波数領域との境界近傍において、挿入損失が急峻に変化する特性であることが望まれる。このような特性を、集中定数素子のみによって構成されたＢＰＦによって実現しようとすると、フィルタの次数を多くしなければならない。そのすると、ＢＰＦを構成する素子の数が多くなる。その結果、高周波モジュールの小型化が困難になったり、調整する素子の数が多いことからＢＰＦの所望の特性を実現することが難しくなったりする。これに対し、本実施の形態のように、ＢＰＦ２０，３０，５０，６０を構成する共振回路が分布定数線路を含んでいる場合には、ＢＰＦを集中定数素子のみによって構成する場合に比べて、素子の数を少なくすることができると共に、所望の特性を実現するための調整が容易になる。従って、本実施の形態によれば、高周波モジュール１をより小型化することが可能になると共に、容易にＢＰＦ２０，３０，５０，６０の所望の特性を実現することが可能になる。

また、本実施の形態では、各共振回路は、導体層を用いて構成されインダクタンスを有する伝送線路を含んでいる。ＢＰＦ２０における共振回路に含まれる伝送線路２１，２４（導体層３３６，３３７）の長手方向とＢＰＦ３０における共振回路に含まれる伝送線路３１，３４（導体層３３４，３３５）の長手方向が直交している。これにより、伝送線路２１，２４（導体層３３６，３３７）と伝送線路３１，３４（導体層３３４，３３５）との間における電磁気的な結合の発生を防止でき、その結果、ＢＰＦ２０とＢＰＦ３０との間における電磁気的な干渉の発生を防止することができる。

同様に、ＢＰＦ５０における共振回路に含まれる伝送線路５１，５４（導体層４３６，４３７）の長手方向とＢＰＦ６０における共振回路に含まれる伝送線路６１，６４（導体層４３４，４３５）の長手方向が直交している。これにより、伝送線路５１，５４（導体層４３６，４３７）と伝送線路６１，６４（導体層４３４，４３５）との間における電磁気的な結合の発生を防止でき、その結果、ＢＰＦ５０とＢＰＦ６０との間における電磁気的な干渉の発生を防止することができる。

また、本実施の形態では、スイッチ回路１０は積層基板２００に搭載され、積層基板２００の導体層は、スイッチ回路１０と全ての共振回路との間に配置されると共にグランドに接続されるグランド用導体層２３３〜２３５（図７参照。）を含んでいる。これにより、本実施の形態によれば、スイッチ回路１０とダイプレクサ１１，１２との間における電磁気的な干渉の発生を防止することができる。

また、本実施の形態では、ダイプレクサ１１は、ＢＰＦ３０に直列に接続され、第２の周波数帯域における受信信号を通過させるＬＰＦ４０を有している。また、ダイプレクサ１２は、ＢＰＦ６０に直列に接続され、第２の周波数帯域における送信信号を通過させるＬＰＦ７０を有している。ＢＰＦ３０，６０において、共振回路の段数を多くすれば、第２の周波数帯域外における挿入損失を増加させることができるが、第２の周波数帯域における挿入損失も増加してしまう。これに対し、本実施の形態によれば、第２の周波数帯域における受信信号および送信信号の各経路において、第２の周波数帯域における挿入損失の増加を抑制しながら、第２の周波数帯域よりも高周波側における挿入損失を増加させることができる。

なお、本実施の形態において、積層基板２００としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板２００としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。そして、この低温同時焼成セラミック多層基板を用いた積層基板２００には、図５ないし図２５を用いて説明したように、少なくとも、ダイプレクサ１１，１２を構成する複数のインダンタクス素子（インダクタンスを有する伝送線路およびインダクタ）およびキャパシタンス素子（キャパシタ）が内蔵されていることが好ましい。更に、スイッチ回路１０は、ＧａＡｓ化合物半導体による電界効果トランジスタを用いて構成されて、図２に示したように、低温同時焼成セラミック多層基板を用いた積層基板２００に搭載されていることが好ましい。また、図２に示したように、低温同時焼成セラミック多層基板を用いた積層基板２００の外周面には、スイッチ回路１０をアンテナに接続するためのアンテナ端子ＡＮＴ１，ＡＮＴ２と、ダイプレクサ１１，１２を外部回路に接続するための受信信号端子ＲＸ１，ＲＸ２および送信信号端子ＴＸ１，ＴＸ２と、制御端子ＣＴ１，ＣＴ２と、グランドに接続されるグランド端子Ｇ１〜Ｇ６とを含む複数の端子が設けられていることが好ましい。

[第２の実施の形態]
次に、図３０を参照して、本発明の第２の実施の形態に係る高周波モジュールについて説明する。図３０は、本実施の形態に係る高周波モジュール１における積層基板２００の上から２０層目の誘電体層２２０およびその下の導体層を、上から見た状態で表したものである。

図３０に示したように、本実施の形態では、各端子が積層基板２００の底面（誘電体層２２０の下面）にのみ配置されている。本実施の形態における積層基板２００の内部の導体層のパターンは、例えば、第１の実施の形態において積層基板２００の側面に配置された端子の代わりにスルーホールを用いて、異なる層における複数の導体層を接続するパターンとすることができる。本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

[第３の実施の形態]
次に、図３１を参照して、本発明の第３の実施の形態に係る高周波モジュールについて説明する。図３１は、本実施の形態に係る高周波モジュール１における積層基板２００の上から２０層目の誘電体層２２０Ａおよびその下の導体層を、上から見た状態で表したものである。

図２５に示したように、第１の実施の形態では、アンテナ端子ＡＮＴ１，ＡＮＴ２が配置された辺を上にして見ると、積層基板２００の平面形状は、横長の長方形である。これに対して、本実施の形態では、図３１に示したように、アンテナ端子ＡＮＴ１，ＡＮＴ２が配置された辺を上にして見ると、積層基板２００の平面形状は、縦長の長方形である。この長方形において、２つの短い辺を第１の辺（図３１における上側の辺）および第２の辺（図３１における下側の辺）と呼び、２つの長い辺を第３の辺（図３１における左側の辺）および第４の辺（図３１における右側の辺）と呼ぶ。

第１の辺では、中央に端子Ｇ１が配置され、その両側に端子ＡＮＴ１，ＡＮＴ２が配置されている。第２の辺では、中央に端子Ｇ４が配置され、その両側に端子ＲＸ１，ＴＸ１が配置されている。第３の辺では、中央に端子Ｇ２が配置され、端子Ｇ２と第１の辺との間に、端子Ｇ２側から順に端子ＣＴ１，ＮＣ１が配置され、端子Ｇ２と第２の辺との間に、端子Ｇ２側から順に端子ＲＸ２，Ｇ３が配置されている。第４の辺では、中央に端子Ｇ６が配置され、端子Ｇ６と第１の辺との間に、端子Ｇ６側から順に端子ＣＴ２，ＮＣ２が配置され、端子Ｇ６と第２の辺との間に、端子Ｇ６側から順に端子ＴＸ２，Ｇ５が配置されている。

積層基板２００の底面において、各端子によって囲まれた領域には、第１の実施の形態におけるグランド用導体層２５５の代わりに、グランドに接続されるグランド用導体層２５６が設けられている。グランド用導体層２５６が積層基板２００の底面において占める面積は、各端子のそれぞれが積層基板２００の底面において占める面積よりも大きい。なお、グランド用導体層２５６の代わりに、図２８、図２９に示した例と同様に、２分割、４分割等に分割されたグランド用導体層を設けてもよい。

本実施の形態では、端子の配置の順番は、第１の実施の形態と同様である。そのため、本実施の形態における積層基板２００の内部の導体層のパターンは、形状が第１の実施の形態とは若干異なるものの、基本的には第１の実施の形態と同様である。本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明において、各端子の配置は、実施の形態に示したものに限らない。例えば、端子ＲＸ１，ＲＸ２の位置を逆にすると共に、端子ＴＸ１，ＴＸ２の位置を逆にしてもよい。

本発明の第１の実施の形態に係る高周波モジュールの平面図である。 本発明の第１の実施の形態に係る高周波モジュールの外観を示す斜視図である。 本発明の第１の実施の形態に係る高周波モジュールを示す回路図である。 本発明の第１の実施の形態に係る高周波モジュールが利用される無線ＬＡＮ用の通信装置における高周波回路部の構成の一例を示すブロック図である。 図１に示した積層基板における１層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における２層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における３層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における４層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における５層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における６層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における７層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における８層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における９層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における１０層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における１１層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における１２層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における１３層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における１４層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における１５層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における１６層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における１７層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における１８層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における１９層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における２０層目の誘電体層の上面を示す平面図である。 図１に示した積層基板における２０層目の誘電体層およびその下の導体層を示す平面図である。 図１に示した積層基板の内部に設けられた導体部を示す説明図である。 本発明の第１の実施の形態における導体部を示すための高周波モジュールの断面図である。 本発明の第１の実施の形態の変形例における積層基板の２０層目の誘電体層およびその下の導体層を示す平面図である。 本発明の第１の実施の形態の他の変形例における積層基板の２０層目の誘電体層およびその下の導体層を示す平面図である。 本発明の第２の実施の形態における積層基板の２０層目の誘電体層およびその下の導体層を示す平面図である。 本発明の第３の実施の形態における積層基板の２０層目の誘電体層およびその下の導体層を示す平面図である。

符号の説明

１…高周波モジュール、１０…スイッチ回路、１１，１２…ダイプレクサ、２００…積層基板、２７０…導体部、ＡＮＴ１，ＡＮＴ２，ＲＸ１，ＲＸ２，ＴＸ１，ＴＸ２，ＣＴ１，ＣＴ２，Ｇ１〜Ｇ６，ＮＣ１，ＮＣ２…端子。

Claims (8)

1. それぞれ別個のアンテナに接続される第１および第２のアンテナ端子と、
   第１の周波数帯域における受信信号を出力する第１の受信信号端子と、
   前記第１の周波数帯域よりも高周波側の第２の周波数帯域における受信信号を出力する第２の受信信号端子と、
   前記第１の周波数帯域における送信信号が入力される第１の送信信号端子と、
   前記第２の周波数帯域における送信信号が入力される第２の送信信号端子と、
   前記第１および第２のアンテナ端子に接続されたスイッチ回路と、
   前記第１および第２の受信信号端子および前記スイッチ回路に接続され、第１の周波数帯域における受信信号と前記第２の周波数帯域における受信信号とを分離する第１のダイプレクサと、
   前記第１および第２の送信信号端子および前記スイッチ回路に接続され、第１の周波数帯域における送信信号と前記第２の周波数帯域における送信信号とを分離する第２のダイプレクサと、
   交互に積層された誘電体層と導体層とを含み、上記各要素を一体化する積層基板とを備えた高周波モジュールであって、
   前記スイッチ回路は、前記第１および第２のダイプレクサのいずれかを、前記第１および第２のアンテナ端子のいずれかに接続するものであり、
   前記第１および第２のダイプレクサは、前記積層基板の内部に設けられ、
   前記各端子は、前記積層基板の表面に配置され、
   前記積層基板は、前記積層基板の底面の中心を通り且つ積層基板の底面に直交する仮想の面によって分離された第１および第２の領域を含み、
   前記第１のダイプレクサ、第１のアンテナ端子、第１の受信信号端子および第２の受信信号端子は前記第１の領域に配置され、
   前記第２のダイプレクサ、第２のアンテナ端子、第１の送信信号端子および第２の送信信号端子は前記第２の領域に配置され、
   前記第１のアンテナ端子と第２のアンテナ端子、前記第１の受信信号端子と第１の送信信号端子、前記第２の受信信号端子と第２の送信信号端子は、それぞれ前記仮想の面を中心とした対称な位置に配置され、
   前記スイッチ回路は、前記積層基板に搭載され、
   前記積層基板は、前記スイッチ回路と前記第１および第２のダイプレクサの間に配置されると共にグランドに接続されるグランド用導体層を含み、
   更に、前記積層基板の内部において、前記仮想の面を含む領域に配置されると共にグランドに接続され、前記第１のダイプレクサと第２のダイプレクサとを電磁気的に分離する導体部を備え、前記導体部は、前記スイッチ回路と前記第１および第２のダイプレクサの間に配置されたグランド用導体層に接続されていることを特徴とする高周波モジュール。
2. 更に、前記スイッチ回路の状態を切り替えるための第１および第２の制御信号が入力される第１および第２の制御端子を備え、
   前記第１の制御端子は前記第１の領域に配置され、
   前記第２の制御端子は前記第２の領域に配置され、
   前記第１の制御端子と第２の制御端子は、前記仮想の面を中心とした対称な位置に配置されていることを特徴とする請求項１記載の高周波モジュール。
3. 更に、信号の入出力のために使用されず、前記積層基板の表面において隣り合う前記端子間にそれぞれ配置された複数の非入出力端子を備えたことを特徴とする請求項１または２記載の高周波モジュール。
4. 前記各端子のそれぞれにおける少なくとも一部は、前記積層基板の底面に配置され、
   高周波モジュールは、更に、前記積層基板の底面において前記各端子によって囲まれた領域に配置されると共にグランドに接続される第２のグランド用導体層を備え、
   前記第２のグランド用導体層が前記積層基板の底面において占める面積は、前記各端子が前記積層基板の底面において占める面積よりも大きいことを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。
5. 更に、グランドに接続され、前記積層基板の表面において前記仮想の面と交差する位置に配置された複数のグランド用端子を備えたことを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。
6. 前記導体部は、前記積層基板内の複数の誘電体層に形成されると共にグランドに接続される複数のスルーホールを用いて構成されていることを特徴とする請求項１ないし５のいずれかに記載の高周波モジュール。
7. 前記積層基板は、第２の仮想の面によって分離された第３および第４の領域を含み、前記第２の仮想の面は、前記積層基板の底面の中心を通り、積層基板の底面に直交し、且つ前記第１および第２の領域を分離する前記仮想の面に直交する面であり、
   前記第１および第２のアンテナ端子は、前記第３の領域に配置され、
   前記第１および第２の受信信号端子と前記第１および第２の送信信号端子は、前記第４の領域に配置されていることを特徴とする請求項１ないし６のいずれかに記載の高周波モジュール。
8. 前記第１のダイプレクサを構成する導体層のパターンと前記第２のダイプレクサを構成する導体層のパターンは、前記仮想の面を中心として対称であることを特徴とする請求項１ないし７のいずれかに記載の高周波モジュール。

Images