JP4294942B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4294942B2 JP4294942B2 JP2002334596A JP2002334596A JP4294942B2 JP 4294942 B2 JP4294942 B2 JP 4294942B2 JP 2002334596 A JP2002334596 A JP 2002334596A JP 2002334596 A JP2002334596 A JP 2002334596A JP 4294942 B2 JP4294942 B2 JP 4294942B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- switching
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はスイッチング電源装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置は、従来より知られており、各種の電子機器にパワーを供給する電源として広く用いられている。近年、その出力特性が向上したことにより、それまで直列制御方式の電源しか使用されていなかった分野でも用いられるようになってきている。
【０００３】
多出力型スイッチング電源の低電圧制御方式には、チョッパ方式又はマグアンプ（磁気増幅器）方式が用いられている（例えば特許文献１、特許文献２参照）。図８は従来回路の第１の例を示す図であり、チョッパ方式の多出力型スイッチング電源装置の一例を示している。直流電源１に接続されたトランス２の１次巻線２ａ及び主スイッチング回路を構成する主スイッチング素子としてのＭＯＳＦＥＴ３と、トランス２の１次巻線２ａと電磁的に結合する２次巻線２ｂと、該２次巻線２ｂに接続され、かつ直流出力電圧Ｖ01を発生する整流平滑回路４と、該整流平滑回路４の出力端子に接続され、かつ付加的直流出力電圧Ｖ02を発生するチョッパ回路１０と、ＭＯＳＦＥＴ３のオン／オフ時間を制御して整流平滑回路４の直流出力電圧Ｖ01を一定のレベルに保持する主制御回路９とを備えている。
【０００４】
整流平滑回路４は、トランス２の２次巻線２ｂに接続された整流ダイオード５及び還流ダイオード６と、該還流ダイオード６に対して直列に接続された平滑リアクトル（チョークコイル）７及び平滑コンデンサ８とを有する。チョッパ回路１０は、コレクタ端子が平滑コンデンサ８の一端に接続されたトランジスタ１１と、平滑コンデンサ８の他端とトランジスタ１１のエミッタ端子との間に接続された還流ダイオード１２と、該還流ダイオード１２に対して直列に接続された平滑リアクトル１３及び平滑コンデンサ１４と、トランジスタ１１のオン／オフ時間を制御して平滑コンデンサ１４の出力電圧Ｖ02を一定のレベルに保持するチョッパ制御回路１５とを有する。
【０００５】
主制御回路９及びチョッパ制御回路１５は、平滑コンデンサ８,１４の電圧Ｖ01,Ｖ02の基準値に対する高低によりデューティ比が変化するＰＷＭ（パルス幅変調）信号を出力する公知のＰＷＭ回路である。
【０００６】
このように構成された回路において、整流平滑回路４は所定の直流電圧を発生する。この出力電圧はＶ01となる。出力電圧Ｖ01は、主制御回路９によりモニタされており、そのフィードバック信号はＭＯＳＦＥＴ３のゲートに与えられ、オン時間を制御するようになっている。この安定化電源はチョッパ回路１０に入力されている。該チョッパ回路１０では、チョッパ制御回路１５が、出力電圧Ｖ02が一定になるように、トランジスタ１１のベースに与えるチョッパ信号を制御している。この結果、チョッパ回路１０の出力Ｖ02は安定化されたものとなる。
【０００７】
図９は従来回路の第２の例を示す図であり、チョッパ方式の多出力型スイッチング電源装置の他の例を示す。直流電源１に対して直列に接続されたトランス２の１次巻線２ａ及びＭＯＳＦＥＴ３と、トランス２の１次巻線２ａと電磁的に結合する２次巻線２ｂ及び付加的２次巻線２ｃと、２次巻線２ｂに接続され、かつ直流出力電圧Ｖ01を発生する整流平滑回路４ａと、付加的２次巻線２ｃに接続された付加的整流平滑回路４ｂと、該付加的整流平滑回路４ｂの出力端子に接続され、かつ付加的直流出力電圧Ｖ02を発生するチョッパ回路１０と、ＭＯＳＦＥＴ３のオン／オフ時間を制御して整流平滑回路４ａの直流出力電圧Ｖ01を一定のレベルに保持する主制御回路９とを備えている。整流平滑回路４ａ及び付加的整流平滑回路４ｂとチョッパ回路１０は、何れも図８に示す整流平滑回路４及びチョッパ回路１０と同一の構成を有するので、詳細な説明は省略する。
【０００８】
図１０は従来回路の第３の例を示す図であり、マグアンプ方式の多出力型スイッチング電源装置の一例を示す。直流電源１に対して直列に接続されたトランス２の１次巻線２ａ及びＭＯＳＦＥＴ３と、トランス２の１次巻線２ａと電磁的に結合する２次巻線２ｂ及び付加的２次巻線２ｃと、２次巻線２ｂに接続され、かつ直流出力電圧Ｖ01を発生する整流平滑回路４ａと、付加的２次巻線２ｃに接続され、かつ付加的直流出力電圧Ｖ02を発生する付加的整流平滑回路４ｂと、付加的２次巻線２ｃと付加的整流平滑回路４ｂとの間に接続された可飽和リアクトル１６と、ＭＯＳＦＥＴ３のオン／オフ時間を制御して整流平滑回路４ａの直流出力電圧Ｖ01を一定のレベルに保持する主制御回路９と、可飽和リアクトル１６の励磁電流を制御して付加的整流回路４ｂの直流出力電圧Ｖ02を一定のレベルに保持するチョッパ制御回路１７とを備えている。
【０００９】
図１１は従来回路の第４の例を示す図であり、２次側出力電圧帰還型のスイッチング電源の回路図である。図において、トランスＴＲには１次巻線ｎ１、２次巻線ｎ２及び補助巻線ｎｓが設けられている。入力電圧源２５は、例えば商用の交流電源からの交流電圧を整流平滑化して直流電圧Ｖｉｎを生成するもので、１次巻線ｎ１に接続されていると共にトランジスタ等のスイッチング素子Ｑによりオン／オフされている。
【００１０】
すると、２次側巻線ｎ２にはスイッチング電圧信号が誘起されるので、ダイオードＤ１と出力コンデンサＣ１の整流平滑化回路によって直流化された出力電圧Ｖｏｕｔが負荷２７に供給される。ここでは、オン／オフ方式若しくはフライバックコンバータと呼ばれる方式を採用しているので、スイッチング素子Ｑがオンしている期間にトランスＴＲにエネルギーが蓄えられ、スイッチング素子Ｑがオフしている期間には、オン期間中に増加したトランスＴＲの磁束を減少させている。ここで、図で囲った部分がフライバックコンバータ部８０である。
【００１１】
出力電圧の安定化は、次の構成により行なわれる。即ち、誤差アンプ２１は、出力電圧Ｖｏｕｔと基準電圧とを比較してこの誤差電圧に比例するデューティ比の誤差信号を出力する。フォトカプラ２２は、スイッチング電源の１次側と２次側を絶縁するもので、ここでは誤差アンプ２１の出力する誤差信号に応答するオン／オフ信号に変換している。
【００１２】
ドライブ回路２３は、フォトカプラ２２から送られたオン／オフ信号を入力し、出力電圧Ｖｏｕｔと基準電圧とが一致する方向のスイッチング制御信号をスイッチング素子Ｑに印加する。補助電源回路２４はドライブ回路２３の動作用電圧を発生するもので、補助巻線ｎｓに誘起されたスイッチング信号をダイオードＤ２とコンデンサＣ２の整流平滑化回路によって直流化して、補助電源電圧を発生する。
【００１３】
図１２は従来回路の第５の例を示す図であり、ハーフブリッジ回路方式を示している。入力電圧ＥｉはトランジスタＱ１０、Ｑ１１の一端に接続されており、該入力電圧ＥｉはコンデンサＣ５とＣ６により分圧されている。この分圧電圧は、トランスＴＲの１次巻線の一端に接続されている。また、入力電圧Ｅｉの両端にはダイオードＤ５、Ｄ６の直列回路が接続されており、この直流回路の接続点はトランスＴＲの１次巻線の他端に接続されている。
【００１４】
トランジスタＱ１０のエミッタはトランジスタＱ１１のコレクタに接続されている。トランジスタＱ１１のエミッタは、前記入力電圧Ｅｉの一端に接続されている。トランスＴＲの２次巻線の両端には、それぞれダイオードＤ７、Ｄ８が接続されている。２次巻線の中点はコモンラインとなっている。２次巻線に発生した電圧は、ダイオードＤ７、Ｄ８により全波整流されており、リアクトルＬとコンデンサＣ７とで構成される平滑回路に入るようになっている。そして、この平滑回路の出力が出力電圧Ｖｏとなる。
【００１５】
このように構成された回路の出力電圧Ｖｏは、
Ｖｏ＝（１／２）・（ｎ２／ｎ１）・（Ｔｏｎ／Ｔ）・Ｅｉとなる。ここで、ｎ１はトランスＴＲの１次巻数、ｎ２はトランスＴＲの２次巻数、Ｔｏｎは１周期の中のオン時間、Ｔは１周期時間幅、Ｅｉは入力電圧である。
【００１６】
このような回路において、入力電圧Ｅｉが変動した場合、２次出力電圧Ｖｏからのフィードバックで出力電圧Ｖｏが一定値になるようにオンパルス幅ｔｏｎを変化させるようになっている。
【００１７】
【特許文献１】
特開２００２−１３６１４１号公報（第２頁、第３頁、図７、図８、図９）
【特許文献２】
特開平８−３３１８４４号公報（第３頁、図１）
【００１８】
【発明が解決しようとする課題】
▲１▼ 前述した図８〜図１０の多出力スイッチング電源装置では、主制御回路９にフィードバックされている出力電圧Ｖ01は、負荷変動に対して、安定であるが、平滑リアクトル７、７ａを流れる電流が不連続、即ち軽負荷になると、パルス幅が狭くなり、他出力電圧Ｖ02を低下させるため、チョッパ回路１０を追加するかマグアンプ方式の励磁電流制御回路を追加する必要があった。
【００１９】
また、出力Ｖ01の負荷が無負荷の場合は、主スイッチ素子（ＭＯＳＦＥＴ）３のオンパルス幅が非常に小さくなる。そうすると、出力Ｖ02段に追加した制御回路では対応できなくなるため、出力Ｖ01段にダミー抵抗を付加し、必要なパルス幅を確保し、出力Ｖ02の安定化を図っている。
【００２０】
このように、Ｖ01以外の出力段に追加回路や、オーディオ用電源のように付加が無負荷から最大負荷まで変化する電源においては、ダミー抵抗が必要となり、部品の追加のみならず、ダミー抵抗の消費電力の損失も生じるという問題がある。
▲２▼ 図１１に示す従来のスイッチング電源装置では、図に示すようにトランスの補助巻線ｎｓからの補助電源を発生させる回路と、フィードバック回路である誤差アンプ２１とフォトカプラ２２による回路構成が必要であり、小型化が困難であるという問題がある。
▲３▼ 図１２に示す一般的スイッチング電源装置においては、スイッチング素子がオン／オフする時、スイッチング素子の立ち上がり時間、立ち下がり時間によりスイッチング損失が発生する。この損失は、スイッチング周波数に比例するため、スイッチング周波数を高くして電源装置の小型化、軽量化を図ることが困難であるという問題がある。
【００２１】
本発明は、このような課題に鑑みてなされたものであって、安定な出力電圧を発生させることができ、かつ効率のよいスイッチング電源装置を提供することを目的としている。
【００２２】
【課題を解決するための手段】
【００２４】
（１）請求項１記載の発明は、入力電圧を受けてパルス幅変調方式により所定の出力電圧を発生する第１のスイッチング回路と、該第１のスイッチング回路の出力側に設けた、変換トランスが接続された回路を一定のパルス幅でスイッチングするハーフブリッジによる第２のスイッチング回路と、少なくとも１つの２次巻線を有する変換トランスと、２次側出力段に設けた整流用のダイオードとこのダイオードと接続される平滑用のコンデンサとからなる電源回路とを具備し、出力電圧の安定化は前記第１のスイッチング回路で行ない、２次側出力への電力供給は、前記ハーフブリッジの第２のスイッチング回路と前記変換トランスの自己インダクタンスを利用して行なうと共に、前記変換トランスの１次巻線の自己インダクタンスの励磁電流によるエネルギーを利用して前記第２のスイッチング回路のスイッチング素子をゼロ電圧スイッチングさせるように構成したことを特徴とする。
【００２５】
このように構成すれば、変換トランスの１次巻線の自己インダクタンスの励磁電流によるエネルギーを利用してハーフブリッジのスイッチング素子をゼロ電圧スイッチングさせることができ、損失を軽減して変換効率を向上させることができる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を詳細に説明する。
【００２７】
図１は本発明の第１の実施の形態例を示す回路図である。図において、３０は入力電圧Ｅｉｎを受けてパルス幅変調方式により所定の出力電圧Ｖ１を発生する第１のスイッチング回路、ＴＲは該スイッチング回路３０により駆動される変換トランスである。Ｑは変換トランスＴＲの１次巻線の他端に接続されるメインスイッチである。該メインスイッチＱとしては、例えばＦＥＴが用いられる。３１はメインスイッチＱを固定したパルス幅で駆動する第２のスイッチング回路である。Ｄ１０は、変換トランスＴＲの２次巻線に接続された整流ダイオード、Ｃ１０は整流ダイオードＤ１０のカソードとその一端が接続されるコンデンサである。
【００２８】
該コンデンサＣ１０の他端は２次巻線の他端に接続されている。この２次出力側の出力電圧をＶ01とする。この出力電圧は、フィードバック信号として、前記スイッチング回路３０に入力されている。Ｄ１1は、変換トランスＴＲの３次巻線に接続された整流ダイオード、Ｃ１１は整流ダイオードＤ１１のカソードとその一端が接続されるコンデンサである。該コンデンサＣ１１の他端は３次巻線の他端に接続されている。この２次出力側の出力電圧をＶ02とする。変換トランスＴＲの１次巻線の巻数をＮ１、２次巻線の巻数をＮ２、３次巻線の巻数をＮ３とする（以下、これらＮ１〜Ｎ３を巻線を示す符号としても用いる）。このように構成された回路の動作を説明すれば、以下の通りである。
【００２９】
一般のスイッチング電源の出力電圧は、スイッチング周波数の周期をＴ、１周期の間でオンになる時間をＴｏｎとすると、デューティ（Ｔｏｎ／Ｔ）に左右されるが、本発明は、１次側電圧Ｖ１を制御して、変換トランスＴＲの駆動はスイッチング回路３１で固定パルス幅Ｔｏｎでオン／オフする。
【００３０】
２次巻線、３次巻線の出力は、巻数比に対応したものとなり、入力電圧Ｖ１を（Ｎ２／Ｎ１）倍、（Ｎ３／Ｎ１）倍となる。従って、出力電圧Ｖ01、Ｖ02はそれぞれ次式で表される。
【００３１】
Ｖ01＝（Ｎ２／Ｎ１）Ｖ１
Ｖ02＝（Ｎ３／Ｎ１）Ｖ１
ここで、メイン出力Ｖ01に対応した信号は、スイッチング回路３０に制御信号としてフィードバックされる。この結果、入力電圧Ｅｉｎの変動や、負荷変動に対して出力Ｖ01を一定値に安定化させるように、１次側電圧Ｖ１を制御する。
【００３２】
一方、スイッチング素子であるＦＥＴＱは、スイッチング回路３１からの固定したパルス幅で変換トランスＴＲの１次側をオン／オフさせ、２次側に巻数比に対応した電圧を伝達する。即ち、１次側電圧Ｖ１の電圧制御により多出力電圧を安定化させる。出力電圧Ｖ01、Ｖ02にはＴｏｎの定数がかからないため、温度等によるＴｏｎ時間変化に対して出力電圧は変化しないという特徴を持つ。
【００３３】
このように、この実施の形態例によれば、メイン出力よりフィードバック信号を第１のスイッチング回路に帰還させ、入力電圧の変動や負荷変動に対して出力電圧を安定化させるように第１のスイッチング回路３０の出力を制御し、第２のスイッチング回路３１で固定したパルス幅で変換トランスの１次巻線をオン／オフさせることで、安定な出力電圧を得ることができる。
【００３４】
図２は本発明の第２の実施の形態例を示す回路図である。図１と同一のものは、同一の符号を付して示す。図において、３０は入力電圧Ｅｉｎをスイッチングし、所定の電圧Ｖ１を発生させるパルス幅変調方式（ＰＷＭ）スイッチング回路である。ＳＷ１、ＳＷ２はオン／オフスイッチであり、このＳＷ１とＳＷ２の直列回路は、スイッチング回路３０の出力とコモンライン間に接続されている。３１Ａは、これらスイッチＳＷ１、ＳＷ２を交互にオン／オフさせるスイッチング回路である。スイッチＳＷ１、ＳＷ２としては、例えばＭＯＳＦＥＴが用いられる。
【００３５】
ＣｓはスイッチＳＷ１とＳＷ２の接続部とコモンライン間に存在する浮遊容量である。また、この接続部は変換トランスＴＲの１次巻線Ｎ１の一端と接続されている。Ｃ１５、Ｃ１６はコンデンサであり、このコンデンサＣ１５、Ｃ１６の直列接続回路はスイッチＳＷ１，ＳＷ２の直列回路と並列に接続されている。
【００３６】
コンデンサＣ１５とＣ１６の接続点は、変換トランスＴＲの１次巻線Ｎ１の他端と接続されている。変換トランスＴＲの２次側は第２巻線Ｎ２と第３巻線Ｎ３が接続されており、それぞれの巻線側で、ダイオードによる全波整流を行なっている。Ｄ１０、Ｄ１２は全波整流用のダイオード、Ｄ１１とＤ１３も全波整流用のダイオードである。それぞれの巻線の中点がコモンラインとなり、直流出力電圧を発生するようになっている。Ｃ１０、Ｃ１１は平滑用コンデンサである。それぞれの電源回路の出力には、負荷が接続される。そして、メインの出力であるＶ01は、フィードバック信号としてスイッチング回路３０に与えられている。
【００３７】
このように構成された回路において、図１に示す回路と同様に、変換トランスＴＲの１次側電圧Ｖ１をＰＷＭ方式のスイッチング回路３０で制御している。そして、変換トランスＴＲの駆動は、固定パルス幅で交互にオン／オフするハーフブリッジ方式のスイッチング回路３１Ａで駆動される。即ち、スイッチング回路３１Ａの出力は、スイッチＳＷ１とＳＷ２を交互に駆動し、変換トランスＴＲの１次側の電圧を２次側に伝達する。この結果、出力電圧Ｖ01とＶ02は、それぞれ以下のようになる。
【００３８】
Ｖ01＝（Ｎ２／Ｎ１）Ｖ１
Ｖ02＝（Ｎ３／Ｎ１）Ｖ１
この回路は、変換トランスＴＲの１次巻線の自己インダクタンスの励磁電流によるエネルギーを利用してハーフブリッジのスイッチング素子ＳＷ１、ＳＷ２をゼロ電圧スイッチングさせる。ここで、ゼロ電圧スイッチングとは、スイッチング素子ＳＷ１とＳＷ２の両端にかかる電圧が０の状態でスイッチングすることをいう（詳細後述）。
【００３９】
このように構成すれば、変換トランスＴＲの１次巻線の自己インダクタンスの励磁電流によるエネルギーを利用してハーフブリッジのスイッチング素子をゼロ電圧スイッチングさせることができ、損失を軽減して変換効率を向上させることができる。
【００４０】
図３は本発明の第３の実施の形態例を示す回路図である。図１、図２と同一のものは、同一の符号を付して示す。図において、ＳＷは交流電源ｅｉｎをオン／オフするスイッチ、３５は交流電源ｅｉｎを整流するダイオードより構成された整流回路である。該整流回路３５としては、例えばダイオードブリッジが用いられる。Ｃ１は整流回路３５の出力段に接続された平滑用コンデンサである。
【００４１】
４０は整流回路３５の出力Ｅｉｎを受けて所定の電圧Ｖ１を出力する昇圧チョッパ回路である。該昇圧チョッパ回路４０は、整流回路３５の出力に直列に接続されたリアクトルＬと、該リアクトルＬと接続されたダイオードＤ１と、リアクトルＬの一端が接続されたスイッチング素子としてのＦＥＴＱ１と、メイン出力からのフィードバック信号を受けてＦＥＴＱ１のＰＷＭ方式によるスイッチング制御を行なうＰＷＭ制御部３６から構成されている。
【００４２】
５０は前記昇圧チョッパ回路４０の出力と接続され、電圧Ｖ１を所定のパルス幅でスイッチングするハーフブリッジ回路である。該ハーフブリッジ回路５０は、電圧Ｖ１を交互にオン／オフするスイッチング素子としてのＦＥＴＱ２、Ｑ３と、これらＦＥＴＱ２、Ｑ３を一定幅のパルスで駆動するスイッチング回路３１Ａと、ＦＥＴＱ２、Ｑ３の直列回路に並列に接続されたコンデンサＣ１５、Ｃ１６の直列回路と、変換トランスＴＲの１次巻線Ｎ１から構成されている。ここで、ＦＥＴＱ２、Ｑ３としては、例えばＭＯＳＦＥＴが用いられる。前記１次巻線Ｎ１の一端はＦＥＴＱ２とＱ３の接続点に接続され、他端はコンデンサＣ１５とＣ１６の接続点に接続されている。
【００４３】
ＴＲは変換トランスであり、その２次側には２次巻線Ｎ２と３次巻線Ｎ３が設けられている。２次巻線Ｎ２は全波整流用のダイオードＤ１０とＤ１２に接続されており、ダイオードＤ１０とＤ１２による整流出力は、平滑用コンデンサＣ１０により平滑されるようになっている。そして、その出力（メイン出力）Ｖ01は負荷Ｚ１に接続されている。３次巻線Ｎ３は全波整流用のダイオードＤ１１とＤ１３に接続されており、ダイオードＤ１１とＤ１３による整流出力は、平滑用コンデンサＣ１１により平滑されるようになっている。そして、その出力Ｖ02は負荷Ｚ２に接続されている。このように構成された回路の動作を説明すれば、以下の通りである。
【００４４】
交流入力ｅｉｎは、整流回路３５に接続され、脈流に変換され、該脈流は平滑コンデンサＣ１により平坦な直流に変換される。この平滑された直流電圧Ｅｉｎは続く昇圧チョッパ回路４０により直流電圧Ｖ１（Ｖ１≧Ｅｉｎ）に変換される。この昇圧チョッパ回路４０は、メイン出力Ｖ01からフィードバックされた信号がＰＷＭ制御部３６に入力され、該ＰＷＭ制御部３６によりＦＥＴＱ１のオン／オフが制御され、出力Ｖ01が一定値の電圧になるようにその出力Ｖ１を制御する。
【００４５】
次段のハーフブリッジ回路５０は、固定された一定幅のパルスをスイッチングＦＥＴＱ２、Ｑ３に与え、交互にオンさせる。通常のハーフブリッジ回路のパルス幅は可変、即ちＰＷＭ方式であるが、本発明は一定幅であるのが特徴である。ハーフブリッジ回路５０により変換トランスＴＲの１次巻線Ｎ１はオン／オフされ、変換トランスＴＲの２次側に設けられた２次巻線Ｎ２、３次巻線Ｎ３に交流電圧を発生させ、その交流電圧は、続く全波整流回路により直流に変換される。この２次側の直流出力電圧Ｖ01、Ｖ02はそれぞれ変換トランスＴＲの巻数を１次巻線がＮ１、２次巻線がＮ２、３次巻線がＮ３とすると、それぞれ次式で表される。
【００４６】
Ｖ01＝（Ｎ２／Ｎ１）・（Ｖ１／２）
Ｖ02＝（Ｎ３／Ｎ１）・（Ｖ１／２）
なお、一般のハーフブリッジ回路の２次側出力は、ダイオードＤ１０とコンデンサＣ１０との間に平滑リアクトルが必要で、その場合の出力Ｖ01は１周期の期間をＴ、パルス幅（オン幅）をＴｏｎとすると、次式で表される。
【００４７】
Ｖ01＝（Ｎ２／Ｎ１）・（Ｔｏｎ／Ｔ）・（Ｖ１／２）
本発明によれば、出力Ｖ01の負荷が無負荷になっても、ハーフブリッジ回路５０のパルス幅は変化はなく一定値であり、
Ｖ01＝（Ｎ２／Ｎ１）・（Ｖ１／２）であるから、第２出力Ｖ02も
Ｖ02＝（Ｎ３／Ｎ１）・（Ｖ１／２）となり、負荷変動に対しても一定値を保つ。また、入力電圧ｅｉｎの変化等で整流回路３５の出力Ｅｉｎが変化した場合、フィードバック作用により、出力電圧を安定化させるように電圧Ｖ１が制御される。
【００４８】
この実施の形態例によれば、メイン出力よりフィードバックを第１のスイッチング回路に帰還させ、入力電圧の変動や負荷変動に対して出力電圧を安定化させるように第１のスイッチング回路の出力を制御し、第２のスイッチング回路で発振器からの固定したパルス幅で変換トランスの１次巻線をオン／オフさせることで、安定な出力電圧を得ることができる。
【００４９】
図４は本発明の第４の実施の形態例を示す回路図である。図３と同一のものは、同一の符号を付して示す。図において、ＳＷは交流電源のオン／オフを行なうスイッチ、３５は交流電圧を整流する整流回路、Ｃ１は整流回路３５の出力段に接続された平滑用コンデンサ、３７はその一端が整流回路３５の出力と接続され、ＰＷＭ制御部３６を駆動する駆動回路、３６はスイッチング素子としてのＦＥＴＱ１をパルス幅変調方式でスイッチングするＰＷＭ制御部である。
【００５０】
Ｌは電圧整流回路３５の出力と接続されるリアクトル、Ｄ１は該リアクトルＬと接続されるダイオード、Ｑ１はスイッチング用ＦＥＴであり、リアクトルＬの一端とコモンライン間に接続されている。Ｑ２、Ｑ３はハーフブリッジ回路のスイッチング素子であり、ここではＦＥＴが用いられている。３１ＡはこれらＦＥＴＱ２、Ｑ３を交互にオンするスイッチング回路である。変換トランスＴＲの２次側で出力電圧Ｖ01とＶ02を発生する構成は、図３のそれと同一であるからその構成の説明は省略する。
【００５１】
６１は変換トランスＴＲに設けられた補助巻線である。この補助巻線６１の巻数をＮｓとする。６０は補助巻線Ｎｓの出力を受けて直流電圧Ｖｃｃに変換する整流回路である。Ｃ１７は整流回路６０の出力とコモンライン間に接続された平滑用コンデンサである。該補助電源の出力Ｖｃｃは、前記スイッチング回路３１Ａ、及び起動回路３７に供給されている。また、この補助電圧Ｖｃｃは抵抗Ｒ１とＲ２の分圧回路に供給されており、この抵抗Ｒ１とＲ２による分圧電圧は、図３におけるフィードバック信号に代わる制御信号としてＰＷＭ制御部３６に与えられている。このように構成された回路の動作を説明すれば、以下の通りである。
【００５２】
ＰＷＭ制御部３６が制御ＦＥＴＱ１をオン／オフ制御し、出力電圧Ｖ01とＶ02を安定化する構成と、ＦＥＴＱ２、Ｑ３によりハーフブリッジ回路を交互にオンする構成は、図３において説明したので、その説明は省略する。ここでは、新たに設けられた補助電源の機能について説明する。
【００５３】
補助巻線Ｎｓに発生した交流電圧は、整流回路６０、平滑コンデンサＣ１７により直流に変換される。この変換された出力電圧Ｖｃｃは、次式で表される。
【００５４】
Ｖｃｃ＝（Ｎｓ／Ｎ１）・（Ｖ１／２）
である。一方、メイン出力Ｖ01は前述したように、
Ｖ01＝（Ｎ２／Ｎ１）・（Ｖ１／２）
である。（２）式からＶ１＝（２Ｎ１／Ｎ２）・Ｖ01
となる。一方、Ｖｃｃは（１）式で示すように表されるから、
Ｖｃｃ＝（Ｎｓ／Ｎ１）・（１／２）・（２Ｎ１／Ｎ２）Ｖ01
＝（Ｎｓ／Ｎ２）・Ｖ01
となる。
【００５５】
このことから、Ｖ01の変化は、Ｖｃｃに（Ｎｓ／Ｎ２）の比率で発生することになる。つまり、整流回路６０の出力は、メイン出力Ｖ01に対応したものとなっている。そこで、この電圧Ｖｃｃを抵抗Ｒ１とＲ２の分圧回路で分圧して、ＰＷＭ制御部３６にフィードバック信号に代わるものとして与えることができる。この結果、ＰＷＭ制御部３６は、メイン出力Ｖ01が一定になるように、ＦＥＴＱ１のオン／オフ制御をすることになる。また、この電圧Ｖｃｃは、スイッチング回路３１Ａの電源としても供給されている。
【００５６】
以上、説明したように、この実施の形態例によれば、出力電圧比は補助巻線６１から発生する電圧に同じ比率で発生する。従って、この補助電源を、スイッチング回路３１Ａの動作電源としても、またフィードバック信号としても利用することができる。
【００５７】
図５は本発明の第５の実施の形態例を示す回路図である。図２、図４と同一のものは、同一の符号を付して示す。図において、７０は入力電圧Ｅｉｎを受けて電圧Ｖ１を発生するＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータ７０は、メイン出力電圧Ｖｏからフィードバック信号を受けて、出力Ｖｏが一定となるように制御している。
【００５８】
スイッチング回路３１ＡとスイッチＳＷ１、ＳＷ２からなる回路と、コンデンサＣ１５、Ｃ１６からなる回路とはハーフブリッジ回路を構成している。ＣＲ１はスイッチＳＷ１がＦＥＴである場合の寄生ダイオード、ＣＲ２はスイッチＳＷ２がＦＥＴである場合の寄生ダイオードである。ＣｓはスイッチＳＷ１とＳＷ２の接続点からコモンライン間に存在する浮遊容量である。これをコンデンサＣｓとする。
【００５９】
変換トランスＴＲの２次側には、出力電圧Ｖ０を発生する整流平滑回路と、補助巻線から出力電圧を発生する整流平滑回路７１が設けられている。該整流平滑回路７１の構成は、基本的にメイン出力電圧発生用の整流平滑回路と同様である。この整流平滑回路７１の出力をＶｓとする。この電圧は、例えば電子機器やスイッチング回路３１Ａ動作用の電源として用いられる。７２は整流平滑回路に直列に接続された電圧安定化用のビーズコアである。また、メイン出力電圧Ｖｏは、前記ＤＣ／ＤＣコンバータ７０に出力を一定に制御するためのフィードバック信号として入力されている。このように構成された回路の動作を図６に示すタイムチャートを参照しつつ説明する。
【００６０】
図６は図５に示す回路の各部の動作波形を示すタイムチャートである。（ａ）はスイッチＳＷ１の駆動パルス、（ｂ）はスイッチＳＷ２の駆動パルス、（ｃ）はａ点（スイッチＳＷ１とＳＷ２の接続点）の電圧、（ｄ）は入力電圧Ｅｉｎのオン／オフ波形、（ｅ）は１次巻線に流れる電流、（ｆ）は２次側の整流出力Ｖ２を示している。
【００６１】
スイッチング回路３１Ａは、スイッチＳＷ１、ＳＷ２を交互にオン／オフさせる固定パルス幅Ｔｏｎを発生させる。また、交互のＴｏｎ間に、必要最小時間のデッドタイムτが設けられている。このデッドタイムτは、スイッチング時に起きる損失を低減するためのものである。ここで、整流ダイオードＤ１０とＤ１２の順方向電圧を無視すると、２次側整流回路の出力Ｖ２は次式で表わされる。
【００６２】
Ｖ２＝（Ｎ２／Ｎ１）・（Ｖ１／２）
また、この実施の形態例では、τ＜＜Ｔｏｎであるため、出力電圧ＶｏとＶ２はほぼ等しくなる。
【００６３】
入力電圧Ｅｉｎの変化や、負荷電流変化、変換トランスＴＲの巻線抵抗による電圧変化が出力電圧Ｖｏに及ぼす影響は、出力電圧ＶｏをＤＣ／ＤＣコンバータ７０にフィードバックしているため、ＤＣ／ＤＣコンバータ７０は、出力電圧Ｖｏを一定にするように出力電圧Ｖ１を変化させる。
【００６４】
次に、スイッチＳＷ１とＳＷ２によるゼロボルトスイッチングについて説明する。
（ｔ０〜ｔ１間）
この間は、スイッチＳＷ１がオン状態で、電流はＶ１→ＳＷ１→Ｎ１（変換トランスＴＲの１次巻線）の方向に流れている。
（ｔ１〜ｔ２間）
ｔ１でスイッチング回路３１ＡからＳＷ１をオフにさせる信号（ＳＷ１立ち下がり）によりＳＷ１はオフになる。一方、変換トランスＴＲの１次巻線Ｎ１には自己インダクタンスの励磁電流ＩL1がＣｓ→Ｎ１（トランス１次巻線）の方向に流れる。この結果、ａ点の電位が０Ｖになると、電流がＣＲ２→Ｎ１（トランス１次巻線）の方向に流れる。ａ点が０Ｖの状態で、ｔ２でスイッチング回路３１Ａからの信号でスイッチＳＷ２をオンにすれば、ＳＷ２はゼロボルトスイッチングとなる。
（ｔ２〜ｔ３間）
スイッチＳＷ２がオンの状態で、電流はＮ１（トランス１次巻線）→ＳＷ２の方向に流れている。
（ｔ３〜ｔ４間）
ｔ３でスイッチング回路３１ＡからスイッチＳＷ２をオフさせる信号（ＳＷ２立ち下がり）によりＳＷ２はオフになる。一方、１次巻線の自己インダクタンスの励磁電流ＩL1はＮ１（トランス１次巻線）→Ｃｓの方向に流れ、ａ点がＶ１になると、Ｎ１（トランス１次巻線）→ＣＲ１→Ｖ１の方向に流れる。ａ点がＶ１の状態ｔ４でスイッチング回路３１Ａからの信号でＳＷ１をオンにすれば、ＳＷ１はゼロボルトスイッチングとなる。以上、説明したようなゼロボルトスイッチングによると、ＳＷ１、ＳＷ２とにも両端にかかる電圧が０Ｖの状態でオンになるので、損失はなく、効率が向上する。
【００６５】
ここで、変換トランスＴＲの自己インダクタンスをＬN1、Ｎ１（トランス１次巻線）の両端電圧をＶN1とすれば、ＩL1は次式で計算できる。
【００６６】
【数１】
【００６７】
このＩL1は、変換トランスＴＲの２次側全てを無負荷にした時のＮ１（トランス１次巻線）を流れる電流と同じである。即ち、ＩL1は、無負荷時の１次側巻線Ｎ１を流れる電流である。
【００６８】
次に、多出力電圧について説明する。スイッチＳＷ１、ＳＷ２のオン／オフは、負荷変動に関係なく固定パルス幅でオン／オフを交互に行なっているため、フィードバック出力以外の２次側出力Ｖｓはほぼ一定値である。
【００６９】
一方、従来の基本的な回路（例えば図１２）について、その動作特性を説明する。 では、１次側巻線ｎ１の端子電圧Ｖｎ１と、２次側巻線ｎ２の端子電圧Ｖｎ２とは、巻数としてｎ１、ｎ２をそのまま用いて次式で表わされる。
【００７０】
Ｖｎ１＝Ｅｉ／２
Ｖｎ２＝（ｎ２／ｎ１）・Ｖｎ１
＝（ｎ２／ｎ１）・（Ｅｉ／２）
これから２次側の出力電圧Ｖｏは（３）式より次式で表わされる。
【００７１】
Ｖｏ＝（１／２）・（ｎ２／ｎ１）・（Ｔｏｎ／Ｔ）・Ｅｉ
ここで、Ｔは１周期幅、Ｔｏｎはオン時間幅、Ｅｉは入力電圧、ｎ１はトランスの１次巻線数、ｎ２は２次巻線数である。
【００７２】
図１３は図１２に示す回路の各部の動作波形を示す図である。（ａ）はトランジスタＱ１０のベース・エミッタ間電圧ＶＢＥ、（ｂ）はトランジスタＱ１１のベース・エミッタ間電圧ＶＢＥ、（ｃ）はトランジスタＱ１１のコレクタ・エミッタ間電圧ＶＣＥ、（ｄ）はトランジスタＱ１１に流れる電流Ｉ、（ｅ）は２次巻線に発生する電圧Ｖｎ２である。Ｔｏｎは１周期Ｔ中のオン時間幅である。
【００７３】
図１４は図１２の回路の２次側出力電圧Ｖｎ２より出力Ｖｏ間の回路を示す図である。図１５は図１４に示す回路の動作波形を示す図である。図１５において、（ａ）は１次側発生電圧Ｖｎ１、（ｂ）はリアクトルＬの臨界電流の波形を示す図である。（ｂ）において、Ｉｏは負荷Ｚに流れる負荷電流平均値、ΔＩは負荷電流最大値である。
【００７４】
負荷に流れる負荷電流平均値Ｉｏは、Ｉｏ＝ΔＩ／２で表わされる。また、前記ΔＩはｅLをチョークコイルＬの両端電圧として次式で表わされる。
【００７５】
【数２】
【００７６】
Ｔｏｎ間はｅL＝Ｖｎ２−Ｖｏ
である。Ｔｏｎ間のΔＩｏｎは次式で表わされる。
【００７７】
ΔＩｏｎ＝（Ｖｎ ２−Ｖｏ）・Ｔｏｎ／Ｌ （１）
一方、Ｔｏｆｆ間のΔＩｏｆｆは次式で表わされる。
【００７８】
ΔＩｏｆｆ＝−Ｖｏ・Ｔｏｆｆ／Ｌ （２）
Ｔｏｆｆ＝Ｔ−Ｔｏｎであるから、ΔＩｏｎ＋ΔＩｏｆｆ＝０より、出力電圧Ｖｏは次式で表わされる。
【００７９】
Ｖｏ＝Ｔｏｎ・Ｖｎ２／Ｔ （３）
（３）式が成立するためには、平均電流Ｉｏ＝ΔＩ／２が流せる状態であることが必要である。即ち、出力負荷Ｚの最大値はＺ＝Ｖｏ／Ｉｏとなる。
（３）式より次式が得られる。
【００８０】
Ｔｏｎ＝Ｖｏ・Ｔ／Ｖｎ２ （４）
一方、ΔＩは（１）式より以下のようになる。
【００８１】
ΔＩ＝ΔＩｏｎ＝（Ｖｎ２−Ｖｏ）・Ｔｏｎ／Ｌ（５）
この結果、負荷Ｚは次式で表わされる。
【００８２】
【数３】
【００８３】
ここで、ｆはスイッチング周波数であり、ｆ＝１／Ｔで表わされる。（６）式は、図１４の回路を基本回路とした場合である。図１２の一般的ハーフブリッジ回路では、Ｖｎ２に前式のＶｎ２＝（ｎ２／ｎ１）・（Ｅｉ／２）を代入すれば、（６）式は次式のようになる。
【００８４】
【数４】
【００８５】
また、スイッチング周波数ｆは、Ｖｎ２による全波整流による周波数であるので、図１２のハーフブリッジ回路によるスイッチング周波数ｆｐはｆｐ＝ｆ／２となる。これから、負荷Ｚは次式で表わされる。
【００８６】
【数５】
【００８７】
ここで、もし、
【００８８】
【数６】
【００８９】
であるものとすると、フィードバックにより出力電圧Ｖｏが既定値になるように動作する。即ち、パルス幅Ｔｏｎを狭くしてＶｏを既定値にすることになる。Ｔｏｎが狭くなると、他の出力電圧が低下してしまう（平均電流Ｉｏ＝Ｖｏ／ＺとなるようにＴｏｎが狭くなる）。
【００９０】
図１６は負荷Ｚの値に対応した各部の動作波形を示す図である。Ｚの値に応じて、負荷電流Ｉｏが示されている。
【００９１】
次に、スイッチＳＷ１、ＳＷ２の半導体素子について説明する。スイッチＳＷ１、ＳＷ２として、パワーＭＯＳＦＥＴを使用すれば、パワーＭＯＳＦＥＴの内蔵ダイオードがＣＲ１、ＣＲ２の作用を行ない、出力容量ＣｏｓｓがＣｓの作用を行なう。
【００９２】
次に、フィードバックについて説明する。本発明回路でのフィードバックは、一般的な２次出力電圧Ｖｏよりフィードバックを構成しているが、実際の回路では、変換トランスＴＲの矩形波をトランスにより１次側のスイッチング回路の電源電圧レベルに電圧変換し、整流平滑した直流電圧をフィードバック電圧信号のみならず、スイッチング素子の電源としても用いている。
【００９３】
図７は本発明の第６の実施の形態例を示す回路図である。この回路は、出力電流が多く、トランスの２次巻線の抵抗による電圧低下が無視できない場合のフィードバック信号と補助電源の共用方法を示している。この図は、図４のＮ３、Ｃ１７、整流回路６０は削除し、図７に示す回路となる以外は、図４のそれと同じである。即ち、図７の９０がその回路である。図４と同一のものは、同一の符号を付して示す。
【００９４】
変換トランスＴＲの２次巻線と並列に補助トランスＴｓの１次巻線とが並列に接続されている。ここで、補助トランスＴｓの１次巻数をＮ４、２次巻数をＮｓとする。６０はこの補助トランスＴｓを用いて作成される整流回路である。該整流回路６０の出力段には、平滑コンデンサＣ１７が接続されている。この整流回路（補助電源）６０の出力をＶｃｃとする。変換トランスＴＲの１次巻線が接続されている回路は、図４に示す回路と同じ回路であるものとする。即ち、ＰＷＭ制御部３６とスイッチング回路３１Ａ等よりなるハーフブリッジ方式の回路である。
【００９５】
出力Ｖ01の負荷電流が多く、巻線Ｎ２の抵抗値が無視できない場合、巻線Ｎ２の一方から別のトランスである補助トランスＴｓの巻線Ｎ４と接続して、整流回路６０と平滑コンデンサＣ１７により直流電圧Ｖｃｃを発生させ、巻線Ｎ２による電圧ドロップを補正するようにしている。
【００９６】
以上、説明した本発明の効果を列挙すれば、以下の通りである。
▲１▼本発明の多出力電源は、負荷としてオーディオアンプ等負荷変動が大きい装置の電源として安定な電圧を供給することができる。
▲２▼フィードバック信号を補助電源と共用することにより、フィードバック回路を削除し、電源装置の小型軽量化と、コスト低減に寄与する。
▲３▼スイッチング損失が減少するため、スイッチング周波数を高くすることが可能となるため、インダクタンス（Ｌ）とコンデンサ（Ｃ）の小型化、軽量化ができ、放熱板の簡易化も図れる。
▲４▼前記▲１▼〜▲３▼を組み合わせることにより、多出力電源で負荷変動が大きいオーディオ装置対応のスイッチング電源装置として特に有効である。
【００９７】
【発明の効果】
以上、説明したように、本発明によれば、以下の効果が得られる。
（１）請求項１記載の発明によれば、変換トランスの１次巻線の自己インダクタンスの励磁電流によるエネルギーを利用してハーフブリッジのスイッチング素子をゼロ電圧スイッチングさせることができ、損失を軽減して変換効率を向上させることができる。
【００９８】
このように、本発明によれば、安定な出力電圧を発生させることができ、かつ効率のよいスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態例を示す回路図である。
【図２】本発明の第２の実施の形態例を示す回路図である。
【図３】本発明の第３の実施の形態例を示す回路図である。
【図４】本発明の第４の実施の形態例を示す回路図である。
【図５】本発明の第５の実施の形態例を示す回路図である。
【図６】図５に示す回路の各部の動作波形を示すタイムチャートである。
【図７】本発明の第６の実施の形態例を示す回路図である。
【図８】従来回路の第１の例を示す図である。
【図９】従来回路の第２の例を示す図である。
【図１０】従来回路の第３の例を示す図である。
【図１１】従来回路の第４の例を示す図である。
【図１２】従来回路の第５の例を示す図である。
【図１３】図１２に示す回路の各部の動作波形を示す図である。
【図１４】図１２の回路のＶｎ２より出力Ｖｏ間の回路を示す図である。
【図１５】図１４に示す回路の動作波形を示す図である。
【図１６】負荷Ｚの値に対応した各部の動作波形を示す図である。
【符号の説明】
３０ ＰＷＭ方式のスイッチング回路
３１ スイッチング回路
Ｑ１ スイッチング素子
ＴＲ 変換トランス
Ｄ１０、Ｄ１１ ダイオード
Ｃ１０、Ｃ１１ コンデンサ
Ｎ１ １次巻線
Ｎ２ ２次巻線
Ｎ３ ３次巻線
【発明の属する技術分野】
本発明はスイッチング電源装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置は、従来より知られており、各種の電子機器にパワーを供給する電源として広く用いられている。近年、その出力特性が向上したことにより、それまで直列制御方式の電源しか使用されていなかった分野でも用いられるようになってきている。
【０００３】
多出力型スイッチング電源の低電圧制御方式には、チョッパ方式又はマグアンプ（磁気増幅器）方式が用いられている（例えば特許文献１、特許文献２参照）。図８は従来回路の第１の例を示す図であり、チョッパ方式の多出力型スイッチング電源装置の一例を示している。直流電源１に接続されたトランス２の１次巻線２ａ及び主スイッチング回路を構成する主スイッチング素子としてのＭＯＳＦＥＴ３と、トランス２の１次巻線２ａと電磁的に結合する２次巻線２ｂと、該２次巻線２ｂに接続され、かつ直流出力電圧Ｖ01を発生する整流平滑回路４と、該整流平滑回路４の出力端子に接続され、かつ付加的直流出力電圧Ｖ02を発生するチョッパ回路１０と、ＭＯＳＦＥＴ３のオン／オフ時間を制御して整流平滑回路４の直流出力電圧Ｖ01を一定のレベルに保持する主制御回路９とを備えている。
【０００４】
整流平滑回路４は、トランス２の２次巻線２ｂに接続された整流ダイオード５及び還流ダイオード６と、該還流ダイオード６に対して直列に接続された平滑リアクトル（チョークコイル）７及び平滑コンデンサ８とを有する。チョッパ回路１０は、コレクタ端子が平滑コンデンサ８の一端に接続されたトランジスタ１１と、平滑コンデンサ８の他端とトランジスタ１１のエミッタ端子との間に接続された還流ダイオード１２と、該還流ダイオード１２に対して直列に接続された平滑リアクトル１３及び平滑コンデンサ１４と、トランジスタ１１のオン／オフ時間を制御して平滑コンデンサ１４の出力電圧Ｖ02を一定のレベルに保持するチョッパ制御回路１５とを有する。
【０００５】
主制御回路９及びチョッパ制御回路１５は、平滑コンデンサ８,１４の電圧Ｖ01,Ｖ02の基準値に対する高低によりデューティ比が変化するＰＷＭ（パルス幅変調）信号を出力する公知のＰＷＭ回路である。
【０００６】
このように構成された回路において、整流平滑回路４は所定の直流電圧を発生する。この出力電圧はＶ01となる。出力電圧Ｖ01は、主制御回路９によりモニタされており、そのフィードバック信号はＭＯＳＦＥＴ３のゲートに与えられ、オン時間を制御するようになっている。この安定化電源はチョッパ回路１０に入力されている。該チョッパ回路１０では、チョッパ制御回路１５が、出力電圧Ｖ02が一定になるように、トランジスタ１１のベースに与えるチョッパ信号を制御している。この結果、チョッパ回路１０の出力Ｖ02は安定化されたものとなる。
【０００７】
図９は従来回路の第２の例を示す図であり、チョッパ方式の多出力型スイッチング電源装置の他の例を示す。直流電源１に対して直列に接続されたトランス２の１次巻線２ａ及びＭＯＳＦＥＴ３と、トランス２の１次巻線２ａと電磁的に結合する２次巻線２ｂ及び付加的２次巻線２ｃと、２次巻線２ｂに接続され、かつ直流出力電圧Ｖ01を発生する整流平滑回路４ａと、付加的２次巻線２ｃに接続された付加的整流平滑回路４ｂと、該付加的整流平滑回路４ｂの出力端子に接続され、かつ付加的直流出力電圧Ｖ02を発生するチョッパ回路１０と、ＭＯＳＦＥＴ３のオン／オフ時間を制御して整流平滑回路４ａの直流出力電圧Ｖ01を一定のレベルに保持する主制御回路９とを備えている。整流平滑回路４ａ及び付加的整流平滑回路４ｂとチョッパ回路１０は、何れも図８に示す整流平滑回路４及びチョッパ回路１０と同一の構成を有するので、詳細な説明は省略する。
【０００８】
図１０は従来回路の第３の例を示す図であり、マグアンプ方式の多出力型スイッチング電源装置の一例を示す。直流電源１に対して直列に接続されたトランス２の１次巻線２ａ及びＭＯＳＦＥＴ３と、トランス２の１次巻線２ａと電磁的に結合する２次巻線２ｂ及び付加的２次巻線２ｃと、２次巻線２ｂに接続され、かつ直流出力電圧Ｖ01を発生する整流平滑回路４ａと、付加的２次巻線２ｃに接続され、かつ付加的直流出力電圧Ｖ02を発生する付加的整流平滑回路４ｂと、付加的２次巻線２ｃと付加的整流平滑回路４ｂとの間に接続された可飽和リアクトル１６と、ＭＯＳＦＥＴ３のオン／オフ時間を制御して整流平滑回路４ａの直流出力電圧Ｖ01を一定のレベルに保持する主制御回路９と、可飽和リアクトル１６の励磁電流を制御して付加的整流回路４ｂの直流出力電圧Ｖ02を一定のレベルに保持するチョッパ制御回路１７とを備えている。
【０００９】
図１１は従来回路の第４の例を示す図であり、２次側出力電圧帰還型のスイッチング電源の回路図である。図において、トランスＴＲには１次巻線ｎ１、２次巻線ｎ２及び補助巻線ｎｓが設けられている。入力電圧源２５は、例えば商用の交流電源からの交流電圧を整流平滑化して直流電圧Ｖｉｎを生成するもので、１次巻線ｎ１に接続されていると共にトランジスタ等のスイッチング素子Ｑによりオン／オフされている。
【００１０】
すると、２次側巻線ｎ２にはスイッチング電圧信号が誘起されるので、ダイオードＤ１と出力コンデンサＣ１の整流平滑化回路によって直流化された出力電圧Ｖｏｕｔが負荷２７に供給される。ここでは、オン／オフ方式若しくはフライバックコンバータと呼ばれる方式を採用しているので、スイッチング素子Ｑがオンしている期間にトランスＴＲにエネルギーが蓄えられ、スイッチング素子Ｑがオフしている期間には、オン期間中に増加したトランスＴＲの磁束を減少させている。ここで、図で囲った部分がフライバックコンバータ部８０である。
【００１１】
出力電圧の安定化は、次の構成により行なわれる。即ち、誤差アンプ２１は、出力電圧Ｖｏｕｔと基準電圧とを比較してこの誤差電圧に比例するデューティ比の誤差信号を出力する。フォトカプラ２２は、スイッチング電源の１次側と２次側を絶縁するもので、ここでは誤差アンプ２１の出力する誤差信号に応答するオン／オフ信号に変換している。
【００１２】
ドライブ回路２３は、フォトカプラ２２から送られたオン／オフ信号を入力し、出力電圧Ｖｏｕｔと基準電圧とが一致する方向のスイッチング制御信号をスイッチング素子Ｑに印加する。補助電源回路２４はドライブ回路２３の動作用電圧を発生するもので、補助巻線ｎｓに誘起されたスイッチング信号をダイオードＤ２とコンデンサＣ２の整流平滑化回路によって直流化して、補助電源電圧を発生する。
【００１３】
図１２は従来回路の第５の例を示す図であり、ハーフブリッジ回路方式を示している。入力電圧ＥｉはトランジスタＱ１０、Ｑ１１の一端に接続されており、該入力電圧ＥｉはコンデンサＣ５とＣ６により分圧されている。この分圧電圧は、トランスＴＲの１次巻線の一端に接続されている。また、入力電圧Ｅｉの両端にはダイオードＤ５、Ｄ６の直列回路が接続されており、この直流回路の接続点はトランスＴＲの１次巻線の他端に接続されている。
【００１４】
トランジスタＱ１０のエミッタはトランジスタＱ１１のコレクタに接続されている。トランジスタＱ１１のエミッタは、前記入力電圧Ｅｉの一端に接続されている。トランスＴＲの２次巻線の両端には、それぞれダイオードＤ７、Ｄ８が接続されている。２次巻線の中点はコモンラインとなっている。２次巻線に発生した電圧は、ダイオードＤ７、Ｄ８により全波整流されており、リアクトルＬとコンデンサＣ７とで構成される平滑回路に入るようになっている。そして、この平滑回路の出力が出力電圧Ｖｏとなる。
【００１５】
このように構成された回路の出力電圧Ｖｏは、
Ｖｏ＝（１／２）・（ｎ２／ｎ１）・（Ｔｏｎ／Ｔ）・Ｅｉとなる。ここで、ｎ１はトランスＴＲの１次巻数、ｎ２はトランスＴＲの２次巻数、Ｔｏｎは１周期の中のオン時間、Ｔは１周期時間幅、Ｅｉは入力電圧である。
【００１６】
このような回路において、入力電圧Ｅｉが変動した場合、２次出力電圧Ｖｏからのフィードバックで出力電圧Ｖｏが一定値になるようにオンパルス幅ｔｏｎを変化させるようになっている。
【００１７】
【特許文献１】
特開２００２−１３６１４１号公報（第２頁、第３頁、図７、図８、図９）
【特許文献２】
特開平８−３３１８４４号公報（第３頁、図１）
【００１８】
【発明が解決しようとする課題】
▲１▼ 前述した図８〜図１０の多出力スイッチング電源装置では、主制御回路９にフィードバックされている出力電圧Ｖ01は、負荷変動に対して、安定であるが、平滑リアクトル７、７ａを流れる電流が不連続、即ち軽負荷になると、パルス幅が狭くなり、他出力電圧Ｖ02を低下させるため、チョッパ回路１０を追加するかマグアンプ方式の励磁電流制御回路を追加する必要があった。
【００１９】
また、出力Ｖ01の負荷が無負荷の場合は、主スイッチ素子（ＭＯＳＦＥＴ）３のオンパルス幅が非常に小さくなる。そうすると、出力Ｖ02段に追加した制御回路では対応できなくなるため、出力Ｖ01段にダミー抵抗を付加し、必要なパルス幅を確保し、出力Ｖ02の安定化を図っている。
【００２０】
このように、Ｖ01以外の出力段に追加回路や、オーディオ用電源のように付加が無負荷から最大負荷まで変化する電源においては、ダミー抵抗が必要となり、部品の追加のみならず、ダミー抵抗の消費電力の損失も生じるという問題がある。
▲２▼ 図１１に示す従来のスイッチング電源装置では、図に示すようにトランスの補助巻線ｎｓからの補助電源を発生させる回路と、フィードバック回路である誤差アンプ２１とフォトカプラ２２による回路構成が必要であり、小型化が困難であるという問題がある。
▲３▼ 図１２に示す一般的スイッチング電源装置においては、スイッチング素子がオン／オフする時、スイッチング素子の立ち上がり時間、立ち下がり時間によりスイッチング損失が発生する。この損失は、スイッチング周波数に比例するため、スイッチング周波数を高くして電源装置の小型化、軽量化を図ることが困難であるという問題がある。
【００２１】
本発明は、このような課題に鑑みてなされたものであって、安定な出力電圧を発生させることができ、かつ効率のよいスイッチング電源装置を提供することを目的としている。
【００２２】
【課題を解決するための手段】
【００２４】
（１）請求項１記載の発明は、入力電圧を受けてパルス幅変調方式により所定の出力電圧を発生する第１のスイッチング回路と、該第１のスイッチング回路の出力側に設けた、変換トランスが接続された回路を一定のパルス幅でスイッチングするハーフブリッジによる第２のスイッチング回路と、少なくとも１つの２次巻線を有する変換トランスと、２次側出力段に設けた整流用のダイオードとこのダイオードと接続される平滑用のコンデンサとからなる電源回路とを具備し、出力電圧の安定化は前記第１のスイッチング回路で行ない、２次側出力への電力供給は、前記ハーフブリッジの第２のスイッチング回路と前記変換トランスの自己インダクタンスを利用して行なうと共に、前記変換トランスの１次巻線の自己インダクタンスの励磁電流によるエネルギーを利用して前記第２のスイッチング回路のスイッチング素子をゼロ電圧スイッチングさせるように構成したことを特徴とする。
【００２５】
このように構成すれば、変換トランスの１次巻線の自己インダクタンスの励磁電流によるエネルギーを利用してハーフブリッジのスイッチング素子をゼロ電圧スイッチングさせることができ、損失を軽減して変換効率を向上させることができる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を詳細に説明する。
【００２７】
図１は本発明の第１の実施の形態例を示す回路図である。図において、３０は入力電圧Ｅｉｎを受けてパルス幅変調方式により所定の出力電圧Ｖ１を発生する第１のスイッチング回路、ＴＲは該スイッチング回路３０により駆動される変換トランスである。Ｑは変換トランスＴＲの１次巻線の他端に接続されるメインスイッチである。該メインスイッチＱとしては、例えばＦＥＴが用いられる。３１はメインスイッチＱを固定したパルス幅で駆動する第２のスイッチング回路である。Ｄ１０は、変換トランスＴＲの２次巻線に接続された整流ダイオード、Ｃ１０は整流ダイオードＤ１０のカソードとその一端が接続されるコンデンサである。
【００２８】
該コンデンサＣ１０の他端は２次巻線の他端に接続されている。この２次出力側の出力電圧をＶ01とする。この出力電圧は、フィードバック信号として、前記スイッチング回路３０に入力されている。Ｄ１1は、変換トランスＴＲの３次巻線に接続された整流ダイオード、Ｃ１１は整流ダイオードＤ１１のカソードとその一端が接続されるコンデンサである。該コンデンサＣ１１の他端は３次巻線の他端に接続されている。この２次出力側の出力電圧をＶ02とする。変換トランスＴＲの１次巻線の巻数をＮ１、２次巻線の巻数をＮ２、３次巻線の巻数をＮ３とする（以下、これらＮ１〜Ｎ３を巻線を示す符号としても用いる）。このように構成された回路の動作を説明すれば、以下の通りである。
【００２９】
一般のスイッチング電源の出力電圧は、スイッチング周波数の周期をＴ、１周期の間でオンになる時間をＴｏｎとすると、デューティ（Ｔｏｎ／Ｔ）に左右されるが、本発明は、１次側電圧Ｖ１を制御して、変換トランスＴＲの駆動はスイッチング回路３１で固定パルス幅Ｔｏｎでオン／オフする。
【００３０】
２次巻線、３次巻線の出力は、巻数比に対応したものとなり、入力電圧Ｖ１を（Ｎ２／Ｎ１）倍、（Ｎ３／Ｎ１）倍となる。従って、出力電圧Ｖ01、Ｖ02はそれぞれ次式で表される。
【００３１】
Ｖ01＝（Ｎ２／Ｎ１）Ｖ１
Ｖ02＝（Ｎ３／Ｎ１）Ｖ１
ここで、メイン出力Ｖ01に対応した信号は、スイッチング回路３０に制御信号としてフィードバックされる。この結果、入力電圧Ｅｉｎの変動や、負荷変動に対して出力Ｖ01を一定値に安定化させるように、１次側電圧Ｖ１を制御する。
【００３２】
一方、スイッチング素子であるＦＥＴＱは、スイッチング回路３１からの固定したパルス幅で変換トランスＴＲの１次側をオン／オフさせ、２次側に巻数比に対応した電圧を伝達する。即ち、１次側電圧Ｖ１の電圧制御により多出力電圧を安定化させる。出力電圧Ｖ01、Ｖ02にはＴｏｎの定数がかからないため、温度等によるＴｏｎ時間変化に対して出力電圧は変化しないという特徴を持つ。
【００３３】
このように、この実施の形態例によれば、メイン出力よりフィードバック信号を第１のスイッチング回路に帰還させ、入力電圧の変動や負荷変動に対して出力電圧を安定化させるように第１のスイッチング回路３０の出力を制御し、第２のスイッチング回路３１で固定したパルス幅で変換トランスの１次巻線をオン／オフさせることで、安定な出力電圧を得ることができる。
【００３４】
図２は本発明の第２の実施の形態例を示す回路図である。図１と同一のものは、同一の符号を付して示す。図において、３０は入力電圧Ｅｉｎをスイッチングし、所定の電圧Ｖ１を発生させるパルス幅変調方式（ＰＷＭ）スイッチング回路である。ＳＷ１、ＳＷ２はオン／オフスイッチであり、このＳＷ１とＳＷ２の直列回路は、スイッチング回路３０の出力とコモンライン間に接続されている。３１Ａは、これらスイッチＳＷ１、ＳＷ２を交互にオン／オフさせるスイッチング回路である。スイッチＳＷ１、ＳＷ２としては、例えばＭＯＳＦＥＴが用いられる。
【００３５】
ＣｓはスイッチＳＷ１とＳＷ２の接続部とコモンライン間に存在する浮遊容量である。また、この接続部は変換トランスＴＲの１次巻線Ｎ１の一端と接続されている。Ｃ１５、Ｃ１６はコンデンサであり、このコンデンサＣ１５、Ｃ１６の直列接続回路はスイッチＳＷ１，ＳＷ２の直列回路と並列に接続されている。
【００３６】
コンデンサＣ１５とＣ１６の接続点は、変換トランスＴＲの１次巻線Ｎ１の他端と接続されている。変換トランスＴＲの２次側は第２巻線Ｎ２と第３巻線Ｎ３が接続されており、それぞれの巻線側で、ダイオードによる全波整流を行なっている。Ｄ１０、Ｄ１２は全波整流用のダイオード、Ｄ１１とＤ１３も全波整流用のダイオードである。それぞれの巻線の中点がコモンラインとなり、直流出力電圧を発生するようになっている。Ｃ１０、Ｃ１１は平滑用コンデンサである。それぞれの電源回路の出力には、負荷が接続される。そして、メインの出力であるＶ01は、フィードバック信号としてスイッチング回路３０に与えられている。
【００３７】
このように構成された回路において、図１に示す回路と同様に、変換トランスＴＲの１次側電圧Ｖ１をＰＷＭ方式のスイッチング回路３０で制御している。そして、変換トランスＴＲの駆動は、固定パルス幅で交互にオン／オフするハーフブリッジ方式のスイッチング回路３１Ａで駆動される。即ち、スイッチング回路３１Ａの出力は、スイッチＳＷ１とＳＷ２を交互に駆動し、変換トランスＴＲの１次側の電圧を２次側に伝達する。この結果、出力電圧Ｖ01とＶ02は、それぞれ以下のようになる。
【００３８】
Ｖ01＝（Ｎ２／Ｎ１）Ｖ１
Ｖ02＝（Ｎ３／Ｎ１）Ｖ１
この回路は、変換トランスＴＲの１次巻線の自己インダクタンスの励磁電流によるエネルギーを利用してハーフブリッジのスイッチング素子ＳＷ１、ＳＷ２をゼロ電圧スイッチングさせる。ここで、ゼロ電圧スイッチングとは、スイッチング素子ＳＷ１とＳＷ２の両端にかかる電圧が０の状態でスイッチングすることをいう（詳細後述）。
【００３９】
このように構成すれば、変換トランスＴＲの１次巻線の自己インダクタンスの励磁電流によるエネルギーを利用してハーフブリッジのスイッチング素子をゼロ電圧スイッチングさせることができ、損失を軽減して変換効率を向上させることができる。
【００４０】
図３は本発明の第３の実施の形態例を示す回路図である。図１、図２と同一のものは、同一の符号を付して示す。図において、ＳＷは交流電源ｅｉｎをオン／オフするスイッチ、３５は交流電源ｅｉｎを整流するダイオードより構成された整流回路である。該整流回路３５としては、例えばダイオードブリッジが用いられる。Ｃ１は整流回路３５の出力段に接続された平滑用コンデンサである。
【００４１】
４０は整流回路３５の出力Ｅｉｎを受けて所定の電圧Ｖ１を出力する昇圧チョッパ回路である。該昇圧チョッパ回路４０は、整流回路３５の出力に直列に接続されたリアクトルＬと、該リアクトルＬと接続されたダイオードＤ１と、リアクトルＬの一端が接続されたスイッチング素子としてのＦＥＴＱ１と、メイン出力からのフィードバック信号を受けてＦＥＴＱ１のＰＷＭ方式によるスイッチング制御を行なうＰＷＭ制御部３６から構成されている。
【００４２】
５０は前記昇圧チョッパ回路４０の出力と接続され、電圧Ｖ１を所定のパルス幅でスイッチングするハーフブリッジ回路である。該ハーフブリッジ回路５０は、電圧Ｖ１を交互にオン／オフするスイッチング素子としてのＦＥＴＱ２、Ｑ３と、これらＦＥＴＱ２、Ｑ３を一定幅のパルスで駆動するスイッチング回路３１Ａと、ＦＥＴＱ２、Ｑ３の直列回路に並列に接続されたコンデンサＣ１５、Ｃ１６の直列回路と、変換トランスＴＲの１次巻線Ｎ１から構成されている。ここで、ＦＥＴＱ２、Ｑ３としては、例えばＭＯＳＦＥＴが用いられる。前記１次巻線Ｎ１の一端はＦＥＴＱ２とＱ３の接続点に接続され、他端はコンデンサＣ１５とＣ１６の接続点に接続されている。
【００４３】
ＴＲは変換トランスであり、その２次側には２次巻線Ｎ２と３次巻線Ｎ３が設けられている。２次巻線Ｎ２は全波整流用のダイオードＤ１０とＤ１２に接続されており、ダイオードＤ１０とＤ１２による整流出力は、平滑用コンデンサＣ１０により平滑されるようになっている。そして、その出力（メイン出力）Ｖ01は負荷Ｚ１に接続されている。３次巻線Ｎ３は全波整流用のダイオードＤ１１とＤ１３に接続されており、ダイオードＤ１１とＤ１３による整流出力は、平滑用コンデンサＣ１１により平滑されるようになっている。そして、その出力Ｖ02は負荷Ｚ２に接続されている。このように構成された回路の動作を説明すれば、以下の通りである。
【００４４】
交流入力ｅｉｎは、整流回路３５に接続され、脈流に変換され、該脈流は平滑コンデンサＣ１により平坦な直流に変換される。この平滑された直流電圧Ｅｉｎは続く昇圧チョッパ回路４０により直流電圧Ｖ１（Ｖ１≧Ｅｉｎ）に変換される。この昇圧チョッパ回路４０は、メイン出力Ｖ01からフィードバックされた信号がＰＷＭ制御部３６に入力され、該ＰＷＭ制御部３６によりＦＥＴＱ１のオン／オフが制御され、出力Ｖ01が一定値の電圧になるようにその出力Ｖ１を制御する。
【００４５】
次段のハーフブリッジ回路５０は、固定された一定幅のパルスをスイッチングＦＥＴＱ２、Ｑ３に与え、交互にオンさせる。通常のハーフブリッジ回路のパルス幅は可変、即ちＰＷＭ方式であるが、本発明は一定幅であるのが特徴である。ハーフブリッジ回路５０により変換トランスＴＲの１次巻線Ｎ１はオン／オフされ、変換トランスＴＲの２次側に設けられた２次巻線Ｎ２、３次巻線Ｎ３に交流電圧を発生させ、その交流電圧は、続く全波整流回路により直流に変換される。この２次側の直流出力電圧Ｖ01、Ｖ02はそれぞれ変換トランスＴＲの巻数を１次巻線がＮ１、２次巻線がＮ２、３次巻線がＮ３とすると、それぞれ次式で表される。
【００４６】
Ｖ01＝（Ｎ２／Ｎ１）・（Ｖ１／２）
Ｖ02＝（Ｎ３／Ｎ１）・（Ｖ１／２）
なお、一般のハーフブリッジ回路の２次側出力は、ダイオードＤ１０とコンデンサＣ１０との間に平滑リアクトルが必要で、その場合の出力Ｖ01は１周期の期間をＴ、パルス幅（オン幅）をＴｏｎとすると、次式で表される。
【００４７】
Ｖ01＝（Ｎ２／Ｎ１）・（Ｔｏｎ／Ｔ）・（Ｖ１／２）
本発明によれば、出力Ｖ01の負荷が無負荷になっても、ハーフブリッジ回路５０のパルス幅は変化はなく一定値であり、
Ｖ01＝（Ｎ２／Ｎ１）・（Ｖ１／２）であるから、第２出力Ｖ02も
Ｖ02＝（Ｎ３／Ｎ１）・（Ｖ１／２）となり、負荷変動に対しても一定値を保つ。また、入力電圧ｅｉｎの変化等で整流回路３５の出力Ｅｉｎが変化した場合、フィードバック作用により、出力電圧を安定化させるように電圧Ｖ１が制御される。
【００４８】
この実施の形態例によれば、メイン出力よりフィードバックを第１のスイッチング回路に帰還させ、入力電圧の変動や負荷変動に対して出力電圧を安定化させるように第１のスイッチング回路の出力を制御し、第２のスイッチング回路で発振器からの固定したパルス幅で変換トランスの１次巻線をオン／オフさせることで、安定な出力電圧を得ることができる。
【００４９】
図４は本発明の第４の実施の形態例を示す回路図である。図３と同一のものは、同一の符号を付して示す。図において、ＳＷは交流電源のオン／オフを行なうスイッチ、３５は交流電圧を整流する整流回路、Ｃ１は整流回路３５の出力段に接続された平滑用コンデンサ、３７はその一端が整流回路３５の出力と接続され、ＰＷＭ制御部３６を駆動する駆動回路、３６はスイッチング素子としてのＦＥＴＱ１をパルス幅変調方式でスイッチングするＰＷＭ制御部である。
【００５０】
Ｌは電圧整流回路３５の出力と接続されるリアクトル、Ｄ１は該リアクトルＬと接続されるダイオード、Ｑ１はスイッチング用ＦＥＴであり、リアクトルＬの一端とコモンライン間に接続されている。Ｑ２、Ｑ３はハーフブリッジ回路のスイッチング素子であり、ここではＦＥＴが用いられている。３１ＡはこれらＦＥＴＱ２、Ｑ３を交互にオンするスイッチング回路である。変換トランスＴＲの２次側で出力電圧Ｖ01とＶ02を発生する構成は、図３のそれと同一であるからその構成の説明は省略する。
【００５１】
６１は変換トランスＴＲに設けられた補助巻線である。この補助巻線６１の巻数をＮｓとする。６０は補助巻線Ｎｓの出力を受けて直流電圧Ｖｃｃに変換する整流回路である。Ｃ１７は整流回路６０の出力とコモンライン間に接続された平滑用コンデンサである。該補助電源の出力Ｖｃｃは、前記スイッチング回路３１Ａ、及び起動回路３７に供給されている。また、この補助電圧Ｖｃｃは抵抗Ｒ１とＲ２の分圧回路に供給されており、この抵抗Ｒ１とＲ２による分圧電圧は、図３におけるフィードバック信号に代わる制御信号としてＰＷＭ制御部３６に与えられている。このように構成された回路の動作を説明すれば、以下の通りである。
【００５２】
ＰＷＭ制御部３６が制御ＦＥＴＱ１をオン／オフ制御し、出力電圧Ｖ01とＶ02を安定化する構成と、ＦＥＴＱ２、Ｑ３によりハーフブリッジ回路を交互にオンする構成は、図３において説明したので、その説明は省略する。ここでは、新たに設けられた補助電源の機能について説明する。
【００５３】
補助巻線Ｎｓに発生した交流電圧は、整流回路６０、平滑コンデンサＣ１７により直流に変換される。この変換された出力電圧Ｖｃｃは、次式で表される。
【００５４】
Ｖｃｃ＝（Ｎｓ／Ｎ１）・（Ｖ１／２）
である。一方、メイン出力Ｖ01は前述したように、
Ｖ01＝（Ｎ２／Ｎ１）・（Ｖ１／２）
である。（２）式からＶ１＝（２Ｎ１／Ｎ２）・Ｖ01
となる。一方、Ｖｃｃは（１）式で示すように表されるから、
Ｖｃｃ＝（Ｎｓ／Ｎ１）・（１／２）・（２Ｎ１／Ｎ２）Ｖ01
＝（Ｎｓ／Ｎ２）・Ｖ01
となる。
【００５５】
このことから、Ｖ01の変化は、Ｖｃｃに（Ｎｓ／Ｎ２）の比率で発生することになる。つまり、整流回路６０の出力は、メイン出力Ｖ01に対応したものとなっている。そこで、この電圧Ｖｃｃを抵抗Ｒ１とＲ２の分圧回路で分圧して、ＰＷＭ制御部３６にフィードバック信号に代わるものとして与えることができる。この結果、ＰＷＭ制御部３６は、メイン出力Ｖ01が一定になるように、ＦＥＴＱ１のオン／オフ制御をすることになる。また、この電圧Ｖｃｃは、スイッチング回路３１Ａの電源としても供給されている。
【００５６】
以上、説明したように、この実施の形態例によれば、出力電圧比は補助巻線６１から発生する電圧に同じ比率で発生する。従って、この補助電源を、スイッチング回路３１Ａの動作電源としても、またフィードバック信号としても利用することができる。
【００５７】
図５は本発明の第５の実施の形態例を示す回路図である。図２、図４と同一のものは、同一の符号を付して示す。図において、７０は入力電圧Ｅｉｎを受けて電圧Ｖ１を発生するＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータ７０は、メイン出力電圧Ｖｏからフィードバック信号を受けて、出力Ｖｏが一定となるように制御している。
【００５８】
スイッチング回路３１ＡとスイッチＳＷ１、ＳＷ２からなる回路と、コンデンサＣ１５、Ｃ１６からなる回路とはハーフブリッジ回路を構成している。ＣＲ１はスイッチＳＷ１がＦＥＴである場合の寄生ダイオード、ＣＲ２はスイッチＳＷ２がＦＥＴである場合の寄生ダイオードである。ＣｓはスイッチＳＷ１とＳＷ２の接続点からコモンライン間に存在する浮遊容量である。これをコンデンサＣｓとする。
【００５９】
変換トランスＴＲの２次側には、出力電圧Ｖ０を発生する整流平滑回路と、補助巻線から出力電圧を発生する整流平滑回路７１が設けられている。該整流平滑回路７１の構成は、基本的にメイン出力電圧発生用の整流平滑回路と同様である。この整流平滑回路７１の出力をＶｓとする。この電圧は、例えば電子機器やスイッチング回路３１Ａ動作用の電源として用いられる。７２は整流平滑回路に直列に接続された電圧安定化用のビーズコアである。また、メイン出力電圧Ｖｏは、前記ＤＣ／ＤＣコンバータ７０に出力を一定に制御するためのフィードバック信号として入力されている。このように構成された回路の動作を図６に示すタイムチャートを参照しつつ説明する。
【００６０】
図６は図５に示す回路の各部の動作波形を示すタイムチャートである。（ａ）はスイッチＳＷ１の駆動パルス、（ｂ）はスイッチＳＷ２の駆動パルス、（ｃ）はａ点（スイッチＳＷ１とＳＷ２の接続点）の電圧、（ｄ）は入力電圧Ｅｉｎのオン／オフ波形、（ｅ）は１次巻線に流れる電流、（ｆ）は２次側の整流出力Ｖ２を示している。
【００６１】
スイッチング回路３１Ａは、スイッチＳＷ１、ＳＷ２を交互にオン／オフさせる固定パルス幅Ｔｏｎを発生させる。また、交互のＴｏｎ間に、必要最小時間のデッドタイムτが設けられている。このデッドタイムτは、スイッチング時に起きる損失を低減するためのものである。ここで、整流ダイオードＤ１０とＤ１２の順方向電圧を無視すると、２次側整流回路の出力Ｖ２は次式で表わされる。
【００６２】
Ｖ２＝（Ｎ２／Ｎ１）・（Ｖ１／２）
また、この実施の形態例では、τ＜＜Ｔｏｎであるため、出力電圧ＶｏとＶ２はほぼ等しくなる。
【００６３】
入力電圧Ｅｉｎの変化や、負荷電流変化、変換トランスＴＲの巻線抵抗による電圧変化が出力電圧Ｖｏに及ぼす影響は、出力電圧ＶｏをＤＣ／ＤＣコンバータ７０にフィードバックしているため、ＤＣ／ＤＣコンバータ７０は、出力電圧Ｖｏを一定にするように出力電圧Ｖ１を変化させる。
【００６４】
次に、スイッチＳＷ１とＳＷ２によるゼロボルトスイッチングについて説明する。
（ｔ０〜ｔ１間）
この間は、スイッチＳＷ１がオン状態で、電流はＶ１→ＳＷ１→Ｎ１（変換トランスＴＲの１次巻線）の方向に流れている。
（ｔ１〜ｔ２間）
ｔ１でスイッチング回路３１ＡからＳＷ１をオフにさせる信号（ＳＷ１立ち下がり）によりＳＷ１はオフになる。一方、変換トランスＴＲの１次巻線Ｎ１には自己インダクタンスの励磁電流ＩL1がＣｓ→Ｎ１（トランス１次巻線）の方向に流れる。この結果、ａ点の電位が０Ｖになると、電流がＣＲ２→Ｎ１（トランス１次巻線）の方向に流れる。ａ点が０Ｖの状態で、ｔ２でスイッチング回路３１Ａからの信号でスイッチＳＷ２をオンにすれば、ＳＷ２はゼロボルトスイッチングとなる。
（ｔ２〜ｔ３間）
スイッチＳＷ２がオンの状態で、電流はＮ１（トランス１次巻線）→ＳＷ２の方向に流れている。
（ｔ３〜ｔ４間）
ｔ３でスイッチング回路３１ＡからスイッチＳＷ２をオフさせる信号（ＳＷ２立ち下がり）によりＳＷ２はオフになる。一方、１次巻線の自己インダクタンスの励磁電流ＩL1はＮ１（トランス１次巻線）→Ｃｓの方向に流れ、ａ点がＶ１になると、Ｎ１（トランス１次巻線）→ＣＲ１→Ｖ１の方向に流れる。ａ点がＶ１の状態ｔ４でスイッチング回路３１Ａからの信号でＳＷ１をオンにすれば、ＳＷ１はゼロボルトスイッチングとなる。以上、説明したようなゼロボルトスイッチングによると、ＳＷ１、ＳＷ２とにも両端にかかる電圧が０Ｖの状態でオンになるので、損失はなく、効率が向上する。
【００６５】
ここで、変換トランスＴＲの自己インダクタンスをＬN1、Ｎ１（トランス１次巻線）の両端電圧をＶN1とすれば、ＩL1は次式で計算できる。
【００６６】
【数１】
このＩL1は、変換トランスＴＲの２次側全てを無負荷にした時のＮ１（トランス１次巻線）を流れる電流と同じである。即ち、ＩL1は、無負荷時の１次側巻線Ｎ１を流れる電流である。
【００６８】
次に、多出力電圧について説明する。スイッチＳＷ１、ＳＷ２のオン／オフは、負荷変動に関係なく固定パルス幅でオン／オフを交互に行なっているため、フィードバック出力以外の２次側出力Ｖｓはほぼ一定値である。
【００６９】
一方、従来の基本的な回路（例えば図１２）について、その動作特性を説明する。 では、１次側巻線ｎ１の端子電圧Ｖｎ１と、２次側巻線ｎ２の端子電圧Ｖｎ２とは、巻数としてｎ１、ｎ２をそのまま用いて次式で表わされる。
【００７０】
Ｖｎ１＝Ｅｉ／２
Ｖｎ２＝（ｎ２／ｎ１）・Ｖｎ１
＝（ｎ２／ｎ１）・（Ｅｉ／２）
これから２次側の出力電圧Ｖｏは（３）式より次式で表わされる。
【００７１】
Ｖｏ＝（１／２）・（ｎ２／ｎ１）・（Ｔｏｎ／Ｔ）・Ｅｉ
ここで、Ｔは１周期幅、Ｔｏｎはオン時間幅、Ｅｉは入力電圧、ｎ１はトランスの１次巻線数、ｎ２は２次巻線数である。
【００７２】
図１３は図１２に示す回路の各部の動作波形を示す図である。（ａ）はトランジスタＱ１０のベース・エミッタ間電圧ＶＢＥ、（ｂ）はトランジスタＱ１１のベース・エミッタ間電圧ＶＢＥ、（ｃ）はトランジスタＱ１１のコレクタ・エミッタ間電圧ＶＣＥ、（ｄ）はトランジスタＱ１１に流れる電流Ｉ、（ｅ）は２次巻線に発生する電圧Ｖｎ２である。Ｔｏｎは１周期Ｔ中のオン時間幅である。
【００７３】
図１４は図１２の回路の２次側出力電圧Ｖｎ２より出力Ｖｏ間の回路を示す図である。図１５は図１４に示す回路の動作波形を示す図である。図１５において、（ａ）は１次側発生電圧Ｖｎ１、（ｂ）はリアクトルＬの臨界電流の波形を示す図である。（ｂ）において、Ｉｏは負荷Ｚに流れる負荷電流平均値、ΔＩは負荷電流最大値である。
【００７４】
負荷に流れる負荷電流平均値Ｉｏは、Ｉｏ＝ΔＩ／２で表わされる。また、前記ΔＩはｅLをチョークコイルＬの両端電圧として次式で表わされる。
【００７５】
【数２】
Ｔｏｎ間はｅL＝Ｖｎ２−Ｖｏ
である。Ｔｏｎ間のΔＩｏｎは次式で表わされる。
【００７７】
ΔＩｏｎ＝（Ｖｎ ２−Ｖｏ）・Ｔｏｎ／Ｌ （１）
一方、Ｔｏｆｆ間のΔＩｏｆｆは次式で表わされる。
【００７８】
ΔＩｏｆｆ＝−Ｖｏ・Ｔｏｆｆ／Ｌ （２）
Ｔｏｆｆ＝Ｔ−Ｔｏｎであるから、ΔＩｏｎ＋ΔＩｏｆｆ＝０より、出力電圧Ｖｏは次式で表わされる。
【００７９】
Ｖｏ＝Ｔｏｎ・Ｖｎ２／Ｔ （３）
（３）式が成立するためには、平均電流Ｉｏ＝ΔＩ／２が流せる状態であることが必要である。即ち、出力負荷Ｚの最大値はＺ＝Ｖｏ／Ｉｏとなる。
（３）式より次式が得られる。
【００８０】
Ｔｏｎ＝Ｖｏ・Ｔ／Ｖｎ２ （４）
一方、ΔＩは（１）式より以下のようになる。
【００８１】
ΔＩ＝ΔＩｏｎ＝（Ｖｎ２−Ｖｏ）・Ｔｏｎ／Ｌ（５）
この結果、負荷Ｚは次式で表わされる。
【００８２】
【数３】
ここで、ｆはスイッチング周波数であり、ｆ＝１／Ｔで表わされる。（６）式は、図１４の回路を基本回路とした場合である。図１２の一般的ハーフブリッジ回路では、Ｖｎ２に前式のＶｎ２＝（ｎ２／ｎ１）・（Ｅｉ／２）を代入すれば、（６）式は次式のようになる。
【００８４】
【数４】
また、スイッチング周波数ｆは、Ｖｎ２による全波整流による周波数であるので、図１２のハーフブリッジ回路によるスイッチング周波数ｆｐはｆｐ＝ｆ／２となる。これから、負荷Ｚは次式で表わされる。
【００８６】
【数５】
ここで、もし、
【００８８】
【数６】
であるものとすると、フィードバックにより出力電圧Ｖｏが既定値になるように動作する。即ち、パルス幅Ｔｏｎを狭くしてＶｏを既定値にすることになる。Ｔｏｎが狭くなると、他の出力電圧が低下してしまう（平均電流Ｉｏ＝Ｖｏ／ＺとなるようにＴｏｎが狭くなる）。
【００９０】
図１６は負荷Ｚの値に対応した各部の動作波形を示す図である。Ｚの値に応じて、負荷電流Ｉｏが示されている。
【００９１】
次に、スイッチＳＷ１、ＳＷ２の半導体素子について説明する。スイッチＳＷ１、ＳＷ２として、パワーＭＯＳＦＥＴを使用すれば、パワーＭＯＳＦＥＴの内蔵ダイオードがＣＲ１、ＣＲ２の作用を行ない、出力容量ＣｏｓｓがＣｓの作用を行なう。
【００９２】
次に、フィードバックについて説明する。本発明回路でのフィードバックは、一般的な２次出力電圧Ｖｏよりフィードバックを構成しているが、実際の回路では、変換トランスＴＲの矩形波をトランスにより１次側のスイッチング回路の電源電圧レベルに電圧変換し、整流平滑した直流電圧をフィードバック電圧信号のみならず、スイッチング素子の電源としても用いている。
【００９３】
図７は本発明の第６の実施の形態例を示す回路図である。この回路は、出力電流が多く、トランスの２次巻線の抵抗による電圧低下が無視できない場合のフィードバック信号と補助電源の共用方法を示している。この図は、図４のＮ３、Ｃ１７、整流回路６０は削除し、図７に示す回路となる以外は、図４のそれと同じである。即ち、図７の９０がその回路である。図４と同一のものは、同一の符号を付して示す。
【００９４】
変換トランスＴＲの２次巻線と並列に補助トランスＴｓの１次巻線とが並列に接続されている。ここで、補助トランスＴｓの１次巻数をＮ４、２次巻数をＮｓとする。６０はこの補助トランスＴｓを用いて作成される整流回路である。該整流回路６０の出力段には、平滑コンデンサＣ１７が接続されている。この整流回路（補助電源）６０の出力をＶｃｃとする。変換トランスＴＲの１次巻線が接続されている回路は、図４に示す回路と同じ回路であるものとする。即ち、ＰＷＭ制御部３６とスイッチング回路３１Ａ等よりなるハーフブリッジ方式の回路である。
【００９５】
出力Ｖ01の負荷電流が多く、巻線Ｎ２の抵抗値が無視できない場合、巻線Ｎ２の一方から別のトランスである補助トランスＴｓの巻線Ｎ４と接続して、整流回路６０と平滑コンデンサＣ１７により直流電圧Ｖｃｃを発生させ、巻線Ｎ２による電圧ドロップを補正するようにしている。
【００９６】
以上、説明した本発明の効果を列挙すれば、以下の通りである。
▲１▼本発明の多出力電源は、負荷としてオーディオアンプ等負荷変動が大きい装置の電源として安定な電圧を供給することができる。
▲２▼フィードバック信号を補助電源と共用することにより、フィードバック回路を削除し、電源装置の小型軽量化と、コスト低減に寄与する。
▲３▼スイッチング損失が減少するため、スイッチング周波数を高くすることが可能となるため、インダクタンス（Ｌ）とコンデンサ（Ｃ）の小型化、軽量化ができ、放熱板の簡易化も図れる。
▲４▼前記▲１▼〜▲３▼を組み合わせることにより、多出力電源で負荷変動が大きいオーディオ装置対応のスイッチング電源装置として特に有効である。
【００９７】
【発明の効果】
以上、説明したように、本発明によれば、以下の効果が得られる。
（１）請求項１記載の発明によれば、変換トランスの１次巻線の自己インダクタンスの励磁電流によるエネルギーを利用してハーフブリッジのスイッチング素子をゼロ電圧スイッチングさせることができ、損失を軽減して変換効率を向上させることができる。
【００９８】
このように、本発明によれば、安定な出力電圧を発生させることができ、かつ効率のよいスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態例を示す回路図である。
【図２】本発明の第２の実施の形態例を示す回路図である。
【図３】本発明の第３の実施の形態例を示す回路図である。
【図４】本発明の第４の実施の形態例を示す回路図である。
【図５】本発明の第５の実施の形態例を示す回路図である。
【図６】図５に示す回路の各部の動作波形を示すタイムチャートである。
【図７】本発明の第６の実施の形態例を示す回路図である。
【図８】従来回路の第１の例を示す図である。
【図９】従来回路の第２の例を示す図である。
【図１０】従来回路の第３の例を示す図である。
【図１１】従来回路の第４の例を示す図である。
【図１２】従来回路の第５の例を示す図である。
【図１３】図１２に示す回路の各部の動作波形を示す図である。
【図１４】図１２の回路のＶｎ２より出力Ｖｏ間の回路を示す図である。
【図１５】図１４に示す回路の動作波形を示す図である。
【図１６】負荷Ｚの値に対応した各部の動作波形を示す図である。
【符号の説明】
３０ ＰＷＭ方式のスイッチング回路
３１ スイッチング回路
Ｑ１ スイッチング素子
ＴＲ 変換トランス
Ｄ１０、Ｄ１１ ダイオード
Ｃ１０、Ｃ１１ コンデンサ
Ｎ１ １次巻線
Ｎ２ ２次巻線
Ｎ３ ３次巻線
Claims (1)
- 入力電圧を受けてパルス幅変調方式により所定の出力電圧を発生する第１のスイッチング回路と、
該第１のスイッチング回路の出力側に設けた、変換トランスが接続された回路を一定のパルス幅でスイッチングするハーフブリッジによる第２のスイッチング回路と、
少なくとも１つの２次巻線を有する変換トランスと、２次側出力段に設けた整流用のダイオードとこのダイオードと接続される平滑用のコンデンサとからなる電源回路と、
を具備し、
出力電圧の安定化は前記第１のスイッチング回路で行ない、２次側出力への電力供給は、前記ハーフブリッジの第２のスイッチング回路と前記変換トランスの自己インダクタンスを利用して行なうと共に、前記変換トランスの１次巻線の自己インダクタンスの励磁電流によるエネルギーを利用して前記第２のスイッチング回路のスイッチング素子をゼロ電圧スイッチングさせるように構成したことを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002334596A JP4294942B2 (ja) | 2002-11-19 | 2002-11-19 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002334596A JP4294942B2 (ja) | 2002-11-19 | 2002-11-19 | スイッチング電源装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008168199A Division JP2008228571A (ja) | 2008-06-27 | 2008-06-27 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004173381A JP2004173381A (ja) | 2004-06-17 |
| JP4294942B2 true JP4294942B2 (ja) | 2009-07-15 |
Family
ID=32698935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002334596A Expired - Fee Related JP4294942B2 (ja) | 2002-11-19 | 2002-11-19 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4294942B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2884074B1 (fr) * | 2005-04-01 | 2007-07-06 | Alcatel Converters Sa | Convertisseur a plusieurs voies, a decoupage en cascade et limite en courant |
| JP2008199808A (ja) * | 2007-02-14 | 2008-08-28 | Matsushita Electric Ind Co Ltd | 系統連系インバータ装置 |
| JP5704124B2 (ja) * | 2012-06-14 | 2015-04-22 | 株式会社村田製作所 | スイッチング電源装置 |
| JP6515549B2 (ja) * | 2015-01-22 | 2019-05-22 | 富士電機株式会社 | マルチ出力電源装置 |
| JP6132882B2 (ja) * | 2015-08-05 | 2017-05-24 | 三菱電機株式会社 | 電力変換装置 |
-
2002
- 2002-11-19 JP JP2002334596A patent/JP4294942B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004173381A (ja) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3475887B2 (ja) | スイッチング電源装置 | |
| KR20060083162A (ko) | 다출력형 ｄｃ－ｄｃ 컨버터 | |
| US7113411B2 (en) | Switching power supply | |
| JP4033082B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US7719859B2 (en) | Switching power supply device and drive circuit thereof | |
| JP4247048B2 (ja) | 直流電圧変換回路 | |
| WO2001052395A1 (fr) | Procede et appareil permettant d'exciter des elements de commutation d'un dispositif de conversion de puissance commande par le courant | |
| JP7175699B2 (ja) | 電源装置及び画像形成装置 | |
| JP2001169545A (ja) | Ｄｃ−ｄｃコンバータ | |
| US6487093B1 (en) | Voltage regulator | |
| JP4294942B2 (ja) | スイッチング電源装置 | |
| CN114726219B (zh) | 以电容电压为参照并通过辅助绕组检测电压的反激变换器 | |
| JP4563359B2 (ja) | 自励式共振型スイッチング電源 | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP2008228571A (ja) | スイッチング電源装置 | |
| US7729136B2 (en) | Isolated DC-DC converter | |
| JPH0898523A (ja) | Ｄｃ−ｄｃコンバータ | |
| WO2007054886A2 (en) | Boost converter for power factor correction | |
| JP2003092876A (ja) | スイッチング電源装置 | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JPH08317640A (ja) | スイッチング電源装置の出力電圧検出回路 | |
| JP2007104881A (ja) | スイッチング電源装置 | |
| JP3238320B2 (ja) | 直流・直流変換装置 | |
| JP2605664Y2 (ja) | プッシュプル型ｄｃ−ｄｃコンバータ | |
| JP4697412B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081030 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090227 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090227 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090409 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4294942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |