JP4286538B2

JP4286538B2 - 回路配列

Info

Publication number: JP4286538B2
Application number: JP2002536708A
Authority: JP
Inventors: コルト‐ハインリッヒ、コージーク
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 2000-10-17
Filing date: 2001-10-17
Publication date: 2009-07-01
Anticipated expiration: 2021-10-17
Also published as: EP1348255A2; EP1348255B1; DE60133668T2; JP2004512725A; DE60133668D1; ATE392739T1

Description

【０００１】
本発明はその値が本質的に入力信号の電圧振幅の対数に比例するレベル電圧（level voltage）と呼ばれるＤＣ信号を発生及び増幅するための回路配列に関する。この回路配列は少なくとも二つの増幅器段を持つ増幅器回路から構成される。一般的には、本発明はアナログ集積回路の分野に関する。
【０００２】
このような回路配列は、二つの機能を果たす。これらはこの回路配列にその入力端子を介して加えられるＡＣ電圧信号を発生及び増幅するために用いられると同時に；この回路配列は出力信号の振幅を制限する。このため、このような回路配列に対して「リッミタ増幅器（limiter amplifier）」なる用語も用いられる。このようなリミッタ増幅器は、例えば、無線受信機内で周波数変調された中間周波数（ＩＦ）を増幅するため、或いは振幅変調された信号からキャリアを得るために用いられる。
【０００３】
このようなリミッタ増幅器内で単純な拡張（extension）を、例えば、整流器段の形式にて行った場合、入力信号の電圧の振幅の対数に広いレンジで比例する直流電圧を発生することができる。この出力の振幅を入力電圧の振幅の対数に対してプロットした場合、入力電圧の広いレンジにおいて本質的に一定に増加する直線部分が得られる。この直線部分は通常「レベル特性（level characteristic）」と呼ばれる。この単純なやり方の場合、小さな入力電圧においては、このレベル特性の始点（start）、つまり、変動（variation）は、リミッタ増幅器の選択された増幅率にする。換言すれば、これは、小さな入力電圧においてはレベル特性の変動は回路配列の利得係数と無関係には選択できないことを意味する。
【０００４】
従来の技術（例えば、ＷＯ９７／１４２１２）は、レベル特性をより大きな入力電圧まで拡張する可能性については開示するが、ただし、これはどのようにすればレベルインジケーション（level indications）をより小さな入力電圧に向けて拡張できるかの問いには答えていない。レベル特性をより小さな入力電圧まで拡張するための従来のやり方の一つの可能性としてもう一つの増幅器段を追加する方法が考えられるが、ただし、このためには、より大きな増幅が必要となり、結果として負帰還及び／或いはオフセット及び／或いはより大きな電流消費及び／或いは発振の安定性に関わる問題が発生する。
【０００５】
上述の欠点及び短所を鑑み、本発明の目的は、冒頭に記載されるタイプの回路配列であって、例えば、増幅率を増加するためにさらなる増幅器段を追加することなく、レベル特性をより小さな入力信号に向けて拡張することが可能な回路配列を提供することにある。
【０００６】
この目的が請求項１記載の回路配列によって解決される。本発明の様々な好ましい実施例及び基本的なさらなる改善が従属クレームに開示される。
【０００７】
本発明によると、最終の増幅器段の全波整流器のエッミタホロア（コレクタ回路）は、そのベースの所の電圧が温度電圧（temperature voltage）のオーダであるときレベル特性に大きく貢献することに注意する。
【０００８】
この理由により、少なくとも一つの増幅器段は少なくとも一つ乗算器段と共に、温度電圧以下のレベル特性において大きく寄与し、この寄与は回路配列への入力電圧が小さくなるほど大きくなる（原理的には、これは二つの入力電圧の間の差に比例する出力電圧を発生する線形に増幅するＤＣ増幅器によって達成される。基本的には、この回路は、互いにエミッタを結合され、一つの共通の定電流源から供電される二つのトランジスタから成る。この差動増幅器は、こうすることで温度の影響及び非線形性が実質的に補償され、結果としてオフセット挙動が小さくなるために、通常は対称となる）。
【０００９】
本発明の教示によると、少なくとも一つの差動増幅器段が最終の増幅器段のエミッタホロアに並列に配置され、この出力信号が少なくとも一つの乗算器段内で乗算される。この積が、少なくとも一つの電流加算器ユニット内で、最終の増幅器段の上流の他の増幅器段のレベル特性の部分に加えられ、こうして既に最終の増幅器段のエミッタホロア（コレクタ回路）の整流動作を終えた入力信号のレベル特性への大きな貢献が与えられる。
【００１０】
本発明の回路配列のもう一つの特に好ましい実施例によると、レベル特性の追加の部分の傾きが、差動増幅器の少なくとも一つの電流源によって供給される電流を介して、この回路配列のより小さなレベル電圧に向けて変化（拡張）される。レベル特性は、追加された差動増幅器段内の電流が非常に小さな場合でも、高いオーミック抵抗を挿入することで拡張することができる。
【００１１】
本発明の回路配列によると、より小さな電圧に向かってのレベル表示（indication）の拡張或いはレベル特性の拡張を、追加の増幅器段を使用する従来の回路配列で発生するオフセットの問題及び／或いは負帰還の問題なしに、より小さな電力消費にて達成することが可能となる。
【００１２】
本発明はさらに上に説明のタイプの少なくとも一つの回路配列を備える集積回路、より具体的にはアナログ集積回路にも関する。
【００１３】
本発明のこれら及び他の特徴が本発明の幾つかの実施例の以下の詳細な説明からより一層明らかになるものである。
【００１４】
【発明の実施の形態】
図１に一例として示される回路配列１００は、電流加算器ユニット８０の所で測定されたレベル電圧（level voltage）が、本質的に入力信号の電圧振幅の対数に比例するＤＣ信号（図２も参照）を発生及び増幅するために提供される。
【００１５】
この目的のために、回路配列１００は、三つの増幅器段１０、２０、３０を持つ増幅器回路を備える。各増幅器段１０、２０、３０は、二つのＮＰＮトランジスタ１２、１４；２２、２４；３２、３４から成り、これらの各々のエミッタ１２６、１４６；２２６、２４６；３２６、３４６は互いに相互接続される。
【００１６】
第一の増幅器段１０の第一の入力端子１０ｉ_１及び第一の増幅器段１０の第二の入力端子１０ｉ_２を介して供給される入力信号の電圧の振幅の対数に広いレンジで比例するＤＣ電圧を発生するために、各増幅器段１０、２０、３０内にそれぞれ少なくとも一つの整流器段１５、２５、３５が設けられる。各整流器段１５、２５、３５は、二つのＮＰＮトランジスタ１６、１８；２６、２８；３６、３８から成り、これらの各々のエミッタ１６６、１８６；２６６、２８６；３６６、３８６は互いに相互接続される。
【００１７】
既に最終の増幅器段３０のエミッタホロア（コレクタ回路）の整流動作を終えた入力信号のレベル特性に大きく貢献するために（図２を参照）、非負帰還差動増幅器段４０が最終の増幅器段３０と並列に配列される。より具体的には、最終の増幅器段３０の出力端子３０ｏ_１、３０ｏ_２がトランジスタ４２、４４の各々のベース４２４、４４４に接続される。
【００１８】
この差動増幅器段４０は電流源４６に接続され、二つのＰＮＰトランジスタから成り、この各トランジスタのエミッタ４２６、４４６は互いに相互接続され、電流源４６に接続される。図１に示すように、この差動増幅器段４０の下流には、差動増幅器段４０の出力信号を乗算するための乗算器段（multiplier stage）５０が配置される（図３−図４を参照）。この乗算された出力、より正確にはこのレベル電圧は、次に、電流加算器ユニット８０内で、最終の増幅器段３０の上流の増幅器段１０；２０の各々のレベル電圧に加えられる。
【００１９】
図２に示すように、回路配列１００のレベル電圧の特性は、電流源４６によって供給される電流を増加することで、回路配列１００のより小さなレベル電圧に向けて拡張することができる。
【００２０】
この様子が図２に示され、パラメータ”０”にて示されるレベル特性においては差動増幅器段４０と乗算器段５０から構成される（レベル電圧）拡張段（extention stage）は電流の供給を受けず、従って非アクティブとなり（レベル特性のより小さなレベル電圧に向かっての拡張は行われず）、他方、パラメータ”１”、”２”、及び”３”にて示されるレベル特性においては差動増幅器段４０と乗算器段５０から構成される拡張段には電流源４６からますます多くの電流が流れ込み、従ってアクティブとなる（レベル特性がますます小さなレベル電圧に向けて拡張される）ことがわかる。
【００２１】
乗算器段５０は、四つのＰＮＰトランジスタ５２、５４、５６及び５８を備え、このコレクタ５２２、５６２は電源Ｕ_ｓに接続され、このコレクタ５４２、５８２は乗算器段５０の出力端子５００ｏに接続される。第一のＮＰＮトランジスタ５２と第四のＮＰＮトランジスタ５８のベース５２４、５８４は、差動増幅器４０の第一のトランジスタ４２のコレクタ４２２に接続される。さらに、第一のＮＰＮトランジスタ５２と第四のＮＰＮトランジスタ５８のベース５２４、５８４、並びに第二のＮＰＮトランジスタ５４と第三のＮＰＮトランジスタ５６のベース５４４、５６４は互いに相互接続される。第一のＮＰＮトランジスタ５２と第二のＮＰＮトランジスタ５４のエミッタ５２６、５４６、並びに第三のＮＰＮトランジスタ５６と第四のＮＰＮトランジスタ５８のエッミタ５６６、５８６も互いに相互接続される。
【００２２】
一方においてベース５４２と５８４、他方において及びベース５４４と５６４の間の差動電圧が第一の乗算器入力信号を表し、一方においてエミッタ５２６と５４６の電流の和と、他方においてエミッタ５６６と５８６の電流の和の間の差動電流が第二の乗算器入力を表す。このタイプの乗算器は、二つの交差結合差動増幅器から成る４クワドラント乗算器（4-quadrant multiplier）としても知られている。
【００２３】
図１からわかるように、さらに、電流ミラー段７０が差動増幅器段４０と乗算器段５０に割り当てられる。トランジスタ４２、４４のコレクタ４２２、４４２は電流ミラー段７０に中間段６０を介して接続され、この中間段６０は二つのＮＰＮトランジスタ６２、６４から成り、これらのコレクタ６２２、６４２は各々のベース６２４、６４４と差動増幅器段４０のトランジスタ４２、４４のコレクタ４２２、４４２に接続され、これらのエミッタ６２６、６４６は電流ミラー段７０の入力端子に接続される。
【００２４】
電流ミラー段７０は、四つのＮＰＮトランジスタ７２、７４、７６、７８を備え、これらのベース７２４、７４４、及び７６４、７８４は互いに相互接続し、コレクタ７２２、７８２に接続され、これらのエミッタ７２６、７４６、及び７６６、７８６は互いに相互接続され、参照電位、すなわち接地電位に接続される。
【００２５】
図１に一例として示される回路配列１００は、小さな電流消費にて、より小さな電圧に向けてのレベル指標（level indication）の増加、或いはレベル特性の拡張（図２も参照）を、オフセットの問題及び／或いは負帰還の問題を伴うことなく提供する。
【図面の簡単な説明】
【図１】本発明による回路配列の一つの実施例を線図にて示す。
【図２】図１の回路配列のレベル特性、つまり、出力電圧としてのレベル電圧をこの回路配列の入力電圧に対してプロットして示すダイアグラムである。
【図３】差動増幅器段の二つの出力信号（コレクタ電流）を差動増幅器段のＤＣ入力電圧に対してプロットして示すダイアグラムである。
【図４】差動増幅器段の二つの出力信号（コレクタ電流）の値の積、つまり、乗算器段の出力信号を差動増幅器段のＤＣ入力電圧に対してプロットして示すダイアグラムである。
【符号の説明】
１００回路配列
１０第一の増幅器段
１０ｉ_１第一の増幅器段１０の第一の入力端子
１０ｉ_２第一の増幅器段１０の第二の入力端子
１２第一の増幅器段１０の第一のトランジスタ、より具体的には第一のＮＰＮトランジスタ
１２６第一の増幅器段１０の第一のトランジスタ１２のエミッタ
１４第一の増幅器段１０の第二のトランジスタ、より具体的には第二のＮＰＮトランジスタ
１４６第一の増幅器段１０の第二のトランジスタ１４のエミッタ
１５第一の整流器段
１６第一の整流器段１５の、第一のトランジスタ、より具体的には第一のＮＰＮトランジスタ
１６６第一の整流器段１５の第一のトランジスタ１６のエミッタ
１８第一の整流器段１５の、第二のトランジスタ、より具体的には第二のＮＰＮトランジスタ
１８６第一の整流器段１５の第二のトランジスタ１８のエミッタ
２０第二の増幅器段
２２第二の増幅器段２０の第一のトランジスタ、より具体的には第一のＮＰＮトランジスタ
２２６第二の増幅器段２０の第一のトランジスタ２２のエッミタ
２４第二の増幅器段２０の第二のトランジスタ、より具体的には第二のＮＰＮトランジスタ
２４６第二の増幅器段２０の第二のトランジスタ２４のエミッタ
２５第二の整流器段
２６第二の整流器段２５の、第一のトランジスタ、より具体的には第一のＮＰＮトランジスタ
２６６第二の整流器段２５の第一のトランジスタ２６のエミッタ
２８第二の整流器段２５の、第二のトランジスタ、より具体的には第二のＮＰＮトランジスタ
２８６第二の整流器段２５の第二のトランジスタ２８のエミッタ
３０第三の増幅器段＝最終の増幅器段
３０ｏ_１最終の増幅器段３０の第一の出力端子
３０ｏ_２最終の増幅器段３０の第二の出力端子
３００ｏ増幅器段１０、２０、３０のレベル電圧出力
３２最終の増幅器段３０の第一のトランジスタ、より具体的には第一のＮＰＮトランジスタ
３２６最終の増幅器段３０の第一のトランジスタ３２のエッミタ
３４最終の増幅器段３０の第二のトランジスタ、より具体的には第二のＮＰＮトランジスタ
３４６最終の増幅器段３０の第二のトランジスタ３４のエミッタ
３５第三の整流器段＝最終の整流器段
３６最終の整流器段３５の、第一のトランジスタ、より具体的には第一のＮＰＮトランジスタ
３６６最終の整流器段３５の第一のトランジスタ３６のエミッタ
３８最終の整流器段３５の、第二のトランジスタ、より具体的には第二のＮＰＮトランジスタ
３８６最終の整流器段３５の第二のトランジスタ３８のエミッタ
４０差動増幅器段
４０ｉ_１差動増幅器段４０の第一の入力端子
４０ｉ_２差動増幅器段４０の第二の入力端子
４２差動増幅器段４０の第一のトランジスタ、より具体的には第一のＮＰＮトランジスタ
４２２差動増幅器段４０の第一のトランジスタ４２のコレクタ
４２４差動増幅器段４０の第一のトランジスタ４２のベース
４２６差動増幅器段４０の第一のトランジスタ４２のエミッタ
４４差動増幅器段４０の第二のトランジスタ、より具体的には第二のＮＰＮトランジスタ
４４２差動増幅器段４０の第二のトランジスタ４４のコレクタ
４４４差動増幅器段４０の第二のトランジスタ４４のベース
４４６差動増幅器段４０の第二のトランジスタ４４のエミッタ
４６電流源
５０乗算器段
５００ｏ乗算器段５０の出力端子
５２乗算器段５０の第一のトランジスタ、より具体的には第一のＮＰＮトランジスタ
５２２乗算器段５０の第一のトランジスタ５２のコレクタ
５２４乗算器段５０の第一のトランジスタ５２のベース
５２６乗算器段５０の第一のトランジスタ５２のエミッタ
５４乗算器段５０の第二のトランジスタ、より具体的には第二のＮＰＮトランジスタ
５４２乗算器段５０の第二のトランジスタ５４のコレクタ
５４４乗算器段５０の第二のトランジスタ５４のベース
５４６乗算器段５０の第二のトランジスタ５４のエミッタ
５６乗算器段５０の第三のトランジスタ、より具体的には第三のＮＰＮトランジスタ
５６２乗算器段５０の第三のトランジスタ５６のコレクタ
５６４乗算器段５０の第三のトランジスタ５６のベース
５６６乗算器段５０の第三のトランジスタ５６のエミッタ
５８乗算器段５０の第四のトランジスタ、より具体的には第四のＮＰＮトランジスタ
５８２乗算器段５０の第四のトランジスタ５８のコレクタ
５８４乗算器段５０の第四のトランジスタ５８のベース
５８６乗算器段５０の第四のトランジスタ５８のエミッタ
６０中間段
６２中間段６０の第一のトランジスタ、より具体的には第一のＮＰＮトランジスタ
６２２中間段６０の第一のトランジスタ６２のコレクタ
６２４中間段６０の第一のトランジスタ６２のベース
６２６中間段６０の第一のトランジスタ６２のエミッタ
６４中間段６０の第二のトランジスタ、より具体的には第二のＮＰＮトランジスタ
６４２中間段６０の第二のトランジスタ６４のコレクタ
６４４中間段６０の第二のトランジスタ６４のベース
６４６中間段６０の第二のトランジスタ６４のエミッタ
７０電流ミラー段
７２電流ミラー段７０の第一のトランジスタ、より具体的には第一のＮＰＮトランジスタ
７２２電流ミラー段７０の第一のトランジスタ７２のコレクタ
７２４電流ミラー段７０の第一のトランジスタ７２のベース
７２６電流ミラー段７０の第一のトランジスタ７２のエミッタ
７４電流ミラー段７０の第二のトランジスタ、より具体的には第二のＮＰＮトランジスタ
７４２電流ミラー段７０の第二のトランジスタ７４のコレクタ
７４４電流ミラー段７０の第二のトランジスタ７４のベース
７４６電流ミラー段７０の第二のトランジスタ７４のエミッタ
７６電流ミラー段７０の第三のトランジスタ、より具体的には第三のＮＰＮトランジスタ
７６２電流ミラー段７０の第三のトランジスタ７６のコレクタ
７６４電流ミラー段７０の第三のトランジスタ７６のベース
７６６電流ミラー段７０の第三のトランジスタ７６のエミッタ
７８電流ミラー段７０の第四のトランジスタ、より具体的には第四のＮＰＮトランジスタ
７８２電流ミラー段７０の第四のトランジスタ７８のコレクタ
７８４電流ミラー段７０の第四のトランジスタ７８のベース
７８６電流ミラー段７０の第四のトランジスタ７８のエミッタ
８０電流加算器ユニット
Ｕ_ｓ電源電圧

Claims

その値が本質的に入力信号の電圧振幅の対数に比例するレベル電圧として参照されるＤＣ信号を発生及び増幅するための、少なくとも二つの増幅器段を持つ増幅器回路から構成される、回路配列であって、
少なくとも一つの差動増幅器段が設けられ、最終の増幅器段の出力端子に前記差動増幅器段の入力端子が接続され、
前記差動増幅器段の下流に、前記差動増幅器段の出力信号を乗算するための少なくとも一つの乗算器段が配置され、
前記乗算器段の出力信号を、前記少なくとも二つの増幅器段のそれぞれの出力信号に加えるために、少なくとも一つの電流加算器ユニットが設けられることを特徴とする回路配列。
前記差動増幅器段及び前記乗算器段に、少なくとも一つの電流ミラー段が割り当てられることを特徴とする請求項１記載の回路配列。
前記差動増幅器段が、少なくとも二つのトランジスタを有し、
前記差動増幅器段が、少なくとも一つの電流源に接続されることを特徴とする請求項１或いは２記載の回路配列。
前記トランジスタのエミッタが互いに相互接続され、電流源に接続されることを特徴とする請求項３記載の回路配列。
前記回路配列のレベル電圧の特性曲線が回路配列のより小さなレベル電圧に向けて、
前記電流源によって供給される電流の値を増加すること、及び／或いは
高いオーミック抵抗を挿入することで、拡張されることを特徴とする請求項３或いは４記載の回路配列。
前記最終の増幅器段の出力端子が前記トランジスタの各ベースに接続されることを特徴とする請求項３から５のいずれかに記載の回路配列。
前記トランジスタのコレクタが少なくとも一つの中間段を介して電流ミラー段に接続されることを特徴とする請求項３から６のいずれかに記載の回路配列。
前記中間段が少なくとも二つのトランジスタを備え、
これらの各コレクタが各々のベース及び前記差動増幅器段のトランジスタの対応するコレクタに接続され、
これらの各エミッタが前記電流ミラー段の入力端子に接続されることを特徴とする請求項７記載の回路配列。
前記乗算器段が少なくとも四つのトランジスタを備え、
これらの各コレクタが電源電圧に接続され、これらの各コレクタが前記乗算器段の出力端子に接続され、
これらの各ベースが前記差動増幅器の第一のトランジスタのコレクタに接続され、これらの各ベースが互いに相互接続され、
これらの各エミッタが互いに相互接続されることを特徴とする請求項１から８のいずれかに記載の回路配列。
前記電流ミラー段が少なくとも四つのトランジスタを備え、
これらの各ベースが互いに相互接続され、対応するコレクタに接続され、
これらの各エミッタが互いに相互接続され、参照電位に接続されることを特徴とする請求項２、７、８のいずれかに記載の回路配列。
前記参照電位が、接地電位及び／或いはマス（質量）電位であることを特徴とする請求項１０記載の回路配列。
前記少なくとも二つの増幅器段が少なくとも二つのトランジスタから成り、これらの各エミッタが互いに相互接続されることを特徴とする請求項１から１１のいずれかに記載の回路配列。
前記少なくとも二つの増幅器段が少なくとも一つの整流器段を備えることを特徴とする請求項１から１２のいずれかに記載の回路配列。
前記少なくとも一つの整流器段が少なくとも二つのトランジスタを備え、これらの各エミッタが互いに相互接続されることを特徴とする請求項１３記載の回路配列。
請求項１から１４のいずれかに記載の少なくとも一つの回路配列を備える集積回路。