JP4281765B2 - アクティブマトリクス型発光装置、電子機器およびアクティブマトリクス型発光装置の画素駆動方法 - Google Patents

Description

本発明は、アクティブマトリクス型発光装置およびアクティブマトリクス型発光装置の画素駆動方法に関する。特に、エレクトロルミネセッセンス（ＥＬ）素子のような自己発光素子を備える画素の黒表示時における黒浮き（黒表示時においても不要な電流が流れ、これによって発光素子がわずかに発光して黒レベルが上昇し、コントラストが低下する現象）を効果的に防止する技術に関する。

近年、高効率・薄型・軽量・低視野角依存性等の特徴を有するエレクトロルミネッセンス（ＥＬ）素子が注目され、このＥＬ素子を用いたディスプレイの開発が活発に行われている。ＥＬ素子は蛍光性化合物に電場を加えることで発光する自己発光型の素子であり、硫化亜鉛などの無機化合物を発光物質層として用いた無機ＥＬ素子と、ジアミン類などの有機化合物を発光物質層として用いた有機ＥＬ素子とに大別される。

有機ＥＬ素子はカラー化が容易で、無機ＥＬ素子よりはるかに低電圧の直流電流で動作するなどの利点から、近年特に携帯端末の表示装置などへの応用が期待されている。

有機ＥＬ素子は、ホール注入電極から発光物質層に向けてホール（正孔）を注入するとともに電子注入電極から発光物質層に向けて電子を注入し、注入されたホールと電子が再結合せしめられることにより、発光中心を構成する有機分子を励起し、そしてこの励起された有機分子が基底状態に戻るときに、蛍光を発するように構成されている。従って、有機ＥＬ素子は発光物質層を構成する蛍光物質を選択することにより発光色を変化させることができる。

有機ＥＬ素子では、陽極側の透明電極に正の電圧が印加され、一方、陰極の金属電極に負の電圧が印加されると電荷が蓄積され、電圧値が素子固有の障壁電圧または発光閾値電圧を越えると電流が流れはじめる。そして、その直流電流値にほぼ比例した強度の発光が生じる。つまり、有機ＥＬ素子は、レーザダイオードや発光ダイオード等と同様に、電流駆動型の自己発光素子といえる。

有機ＥＬ表示装置の駆動方式は、パッシブマトリクス方式とアクティブマトリクス方式に大別される。ただし、パッシブマトリクス駆動方式では、表示画素数が制限され、寿命や消費電力の点でも制限がある。したがって、有機ＥＬ表示装置の駆動方式として、大面積・高精細度のディスプレイパネルを実現するうえで有利なアクティブマトリクス型の駆動方式が用いられることが多くなり、アクティブマトリクス駆動方式のディスプレイの開発が盛んに行われている。

アクティブマトリクス駆動方式の表示装置では、一方の電極がドットマトリクス状にパターニングされ、各電極上に形成された有機ＥＬ素子を独立して駆動するために、個々の電極毎に、発光制御トランジスタとしてのポリシリコン薄膜トランジスタ（ポリシリコンＴＦＴ）が形成される。また、有機ＥＬ素子を駆動するための駆動トランジスタや、データ書込みに関連した動作を制御する制御トランジスタとしても、ポリシリコンＴＦＴが使用される。

以下の説明では、ポリシリコンＴＦＴを、単に「ＴＦＴ」という場合がある。但し、単に「ＴＦＴ」という場合には、その材料はポリシリコンに限定されるものではなく、例えば、アモルファスシリコンＴＦＴであってもよい。

有機ＥＬ素子の発光階調は、ＴＦＴの特性に大きな影響を受ける。下記の特許文献１では、走査線を介して駆動されるＴＦＴに光が照射されたときに生じるリーク電流（光リーク電流）によって、保持コンデンサに蓄積されている電荷が変動してしまう点に着目し、ダイオードを挿入することによって、その電荷の変動を抑制している。
特開２００６−１７９６６号公報

特許文献１では、ＴＦＴの光リーク電流を問題としているが、ＴＦＴにおいて生じるリーク電流としては、オフ時のリーク電流（暗電流）ならびに回路動作に起因して生じるリーク電流もあり、これらを総合的に検討することが重要である。

本発明の発明者は、アクティブマトリクス型発光装置の黒表示時（つまり、発光制御トランジスタはオンしているが、駆動トランジスタからは電流が供給されず、結果的に発光素子は非発光状態を維持する状態）において、わずかながら不要な電流が流れ、これによって発光素子が発光して黒レベルが上昇し、コントラストが低下する現象（黒浮き）が生じる場合があることに注目し、その原因について総合的に検討した。

その結果、特に、回路動作に起因して生じる、瞬時的な大きなリーク電流が黒浮きの発生に大きく関与していることがわかった。

すなわち、走査線の電位を変化させて発光制御トランジスタをオフからオンに移行させる際に、その発光制御トランジスタのゲート・ソース間の寄生容量を経由して、走査線の電位の変化成分が発光素子側に洩れ込み、瞬時的に大きな電流が流れる。以下の説明では、この電流を「カップリング電流」という。「カップリング電流」は、発光制御トランジスタの寄生容量を介して発光素子にカップリング（結合）する、過渡的なパルスに起因する電流である。

このカップリング電流が流れると、黒表示時であるにもかかわらず、発光素子が瞬時的に発光して黒レベルが上昇し、コントラストが低下する。この現象は、人の視覚に印象づけられるため、表示画像の画質が低下する。

すなわち、従来問題となっていたＴＦＴの物理的な特性に基づくリーク電流ではなく、回路的な要因によって生じるリーク電流が、黒表示時のコントラストの低下に直結する重要な要因であることが、本発明の発明者の検討によって明らかとなった。

本発明はこのような考察に基づいてなされたものであり、その目的は、アクティブマトリクス型発光装置における黒表示時のコントラストの低下を、回路構成を複雑化させることなく効果的に抑制することにある。

（１）本発明のアクティブマトリクス型発光装置は、発光素子と、前記発光素子を駆動する駆動トランジスタと、前記駆動トランジスタに一端が接続され、書込みデータに応じた電荷を蓄積する保持コンデンサと、前記保持コンデンサへのデータ書込みに関係する動作を制御する、少なくとも一つの制御トランジスタと、前記発光素子と前記駆動トランジスタとの間に介在する発光制御トランジスタと、を備える画素回路と、前記制御トランジスタのオン／オフを制御する第１の走査線ならびに前記発光制御トンジスタのオン／オフを制御する第２の走査線と、書込みデータを前記画素回路に伝達するデータ線と、前記第１および第２の走査線を駆動すると共に、前記第２の走査線に関する電流駆動能力が、前記第１の走査線に関する電流駆動能力に比べて低く設定されている走査線駆動回路と、を有する
第２の走査線に関する電流駆動能力を意図的に低下させることによって、発光制御トランジスタの駆動パルスの立ち上がり波形を鈍らせ（すなわち、時間に対する電圧の変化を緩やかとし）、これによって、発光制御トランジスタの寄生容量を介して、大きなピーク電流値をもつ瞬時電流（カップリング電流）が流れるのを抑制することができる。したがって、黒表示時における黒レベルの上昇（黒浮き）が低減され、コントラスト低下による表示画像の画質の低下の心配がなくなる。また、走査線駆動回路における第２の走査線に関する駆動能力を調整することは容易であり、特別の回路を設ける必要がないため、回路構成が複雑化することがなく、実現が容易である。

（２）本発明のアクティブマトリクス型発光装置の一態様では、前記走査線駆動回路は、前記第１および第２の走査線を各々駆動する第１および第２の出力バッファを備え、
前記第２の出力バッファを構成するトランジスタのサイズは、前記第１の出力バッファを構成するトランジスタのサイズよりも小さい。

出力段のバッファを構成するトランジスタサイズを調整することによって、第２の走査線に関する駆動能力を、第１の走査線に関する駆動能力よりも意図的に低く設定するものである。ここで、「トランジスタのサイズの大小」は、「１個のトランジスタのサイズを比較した場合の大小」だけにとどまらない。例えば、第１の走査線を駆動する出力バッファにおいては、単位サイズの複数のトランジスタが並列に接続され、これに対して、第２の走査線を駆動する出力バッファでは、単位サイズのトランジスタを１個だけ使用しているような場合も含まれる（並列接続のトランジスタを一つのトランジスタと考えれば、トランジスタのサイズが異なる、と見ることができるからである）。

（３）本発明のアクティブマトリクス型発光装置の他の態様では、前記第１および第２の出力バッファを構成するトランジスタは絶縁ゲート型電界効果トランジスタであり、前記第２の出力バッファを構成するトランジスタのチャネルコンダクタンス（Ｗ／Ｌ）は、前記第１の出力バッファを構成するトランジスタのチャネルコンダクタンス（Ｗ／Ｌ）よりも小さい。

出力バッファを構成するＭＯＳトランジスタのチャネルコンダクタンス（ゲート幅Ｗ/ゲート長Ｌ）を調整することによって、第２の走査線に関する電流駆動能力を、第１の走査線に関する駆動能力に比べて意図的に低下させるものである。

（４）本発明のアクティブマトリクス型発光装置の他の態様では、前記走査線駆動回路は、前記第１および第２の走査線を各々駆動する第１および第２の出力バッファを備え、前記第２の出力バッファの出力端には、前記第２の走査線に関する電流駆動能力を、前記第１の走査線に関する電流駆動能力に比べて低くするための抵抗が接続されている。

抵抗の挿入によって電流量を制限し、第２の走査線に関する電流駆動能力を、第１の走査線に関する電流駆動能力に比べて低下させるものである。この抵抗は、第２の走査線の電圧変化を鈍らせるための時定数回路の構成要素とみることもできる。出力段のバッファを構成するトランジスタのサイズは同じであっても、第２の走査線を駆動する出力バッファにのみ抵抗を介在させれば、第２の走査線に関する電流駆動能力のみを低下させることができる。出力段バッファを構成するトランジスタのサイズを小さくし、さらに抵抗を挿入して電流駆動能力を絞る（微調整する）、というような使用態様であってもよい。

（５）本発明のアクティブマトリクス型発光装置の他の態様では、前記駆動トランジスタは絶縁ゲート型電界効果トランジスタであり、前記第２の走査線の電位を変化させて前記駆動トランジスタをオフからオンに移行させる際に、前記発光制御トランジスタのゲート・ソース間の寄生容量を経由して、前記第２の走査線の電位の変化成分が前記発光素子側に洩れ込むことによって生じるカップリング電流の電流量が、前記第２の走査線に関する電流駆動能力を低下させることによって低減され、これによって、黒表示時における前記発光素子の不要な発光が抑制される。

回路的な要因によって生じるカップリング電流が、黒表示時のコントラストの低下に直結する重要な要因であり、したがって、本発明は、そのカップリング電流の低減を優先的な解決課題とする点を明らかとしたものである。

（６）本発明のアクティブマトリクス型発光装置の他の態様では、前記発光制御トランジスタと発光素子とは、基板上において近接して配置されている。

高集積化のためには、基板上において、発光制御トランジスタと発光素子とを近接して配置する必要があり、この場合には、発光制御トランジスタの寄生容量を経由して流れるカップリング電流が減衰することなく、そのまま発光素子に供給されることになり、いわゆる黒浮きの現象が顕在化するおそれが強い。本発明によれば、特別の回路を設けることなく、黒レベルの上昇を抑制でき、高集積のアクティブマトリクス型発光装置においてもコントラストが低下する心配がない。

（７）本発明のアクティブマトリクス型発光装置の他の態様では、前記第２の走査線の電位の変化が生じてから、その変化が収束するまでの時間が、１水平同期期間（１Ｈ）以上となるように、前記第２の走査線に関する電流駆動能力が調整される。

第２の走査線の電位変化が収束するまでの時間が、１水平同期期間（１Ｈ）以上となるようにし（つまり、第２の走査線をＣＲ時定数回路とみた場合に、ＣＲ時定数を１Ｈ以上となるようにし）、急峻な電位変化を避けることによって、ピーク値が大きな、瞬時的なカップリング電流の発生を確実に防止することができる。

（８）本発明のアクティブマトリクス型発光装置の他の態様では、前記第１の走査線を介して駆動される前記制御トランジスタは、前記保持コンデンサと前記駆動トランジスタの共通接続点と前記データ線との間に接続されたスイッチングトランジスタであり、かつ、このスイッチングトランジスタは、１水平同期期間（１Ｈ）内において、少なくとも１回オン／オフ動作を行い、また、前記第２の走査線を介して駆動される前記発光制御トランジスタは、１垂直同期期間（１Ｖ）内の所定期間において、少なくとも１回オン／オフ動作を行う。

第１の走査線を介して駆動される制御トランジスタ（スイッチングトランジスタ）は、１水平期間（１Ｈ）内に1水平時間に対し十分短時間（数100ns〜数μs）でスイッチングする必要があるのに対して、電流駆動能力が弱められた第２の走査線を介して駆動される発光制御トランジスタは、１垂直同期期間（１Ｖ）中の所定期間のみオン／オフ動作をすればよく（つまり、オン／オフが頻繁に発生せず）、しかも、その発光制御トランジスタのオンタイミングと、他のトランジスタの動作タイミングとの間には、所定のマージンが設けられるのが通常である。したがって、第２の走査線の駆動能力を意図的に若干低下させても、そのマージンを有効利用して駆動タイミングを調整すれば、回路動作上の遅延は特に問題とならない。また、発光制御トランジスタの場合、他の制御トランジスタのように、頻繁かつ高速なオン／オフを求められないため、この点でも、特に問題は生じない。よって、第２の走査線の駆動能力を意図的に低下させたとしても実際の回路動作上、特に問題は生じない。

（９）本発明のアクティブマトリクス型発光装置の他の態様では、前記画素回路は、前記データ線を経由して流れる電流によって、前記保持コンデンサに蓄積される電荷を制御して前記発光素子の発光階調を調整する電流プログラミング方式の画素回路、あるいは、前記データ線を経由して伝達される電圧信号によって、前記保持コンデンサに蓄積される電荷を制御して前記発光素子の発光階調を調整する電圧プログラミング方式の画素回路である。

本発明は、電圧プログラミング方式の発光装置ならびに電流プログラミング方式の発光装置の双方に適用可能である。

（１０）本発明のアクティブマトリクス型発光装置の他の態様では、前記画素回路は、前記駆動トランジスタとしての、絶縁ゲート型電界効果トランジスタのしきい値電圧の変動を補償するための回路構成を備える電圧プログラミング方式の画素回路であり、前記第１の走査線を介して駆動される前記制御トランジスタは、データ線に一端が接続され、他端がカップリングコンデンサの一端に接続された書込みトランジスタであり、また、前記カップリングコンデンサの他端は、前記保持コンデンサと前記駆動トランジスタの共通接続点に接続されている。

駆動トランジスタのしきい値電圧のばらつきによる駆動電流の変動を抑制できるために、駆動トランジスタのオフ時（黒表示時）のリーク電流も低減され、さらに、カップリング電流による黒レベルの上昇が抑制されるため、所望のレベルの黒表示が確実に実現される。

（１１）本発明のアクティブマトリクス型発光装置の他の態様では、前記発光素子は、有機エレクトロルミネッセンス素子（有機ＥＬ素子）である。

有機ＥＬ素子はカラー化が容易で、無機ＥＬ素子よりはるかに低電圧の直流電流で動作するなどの利点から、近年、大型の表示パネル等としての利用が期待されている。本発明によれば、カップリング電流による黒レベルの上昇を抑制可能な、高品質の有機ＥＬパネルを実現することができる。

（１２）本発明の電子機器は、本発明のアクティブマトリクス型発光装置を搭載する。

アクティブマトリクス型の発光装置は、大面積・高精細度のディスプレイパネルを実現するうえで有利であり、かつ、本発明のアクティブマトリクス型発光装置は、コントラストの低下が生じないように工夫されている。したがって、例えば、電子機器における表示機器として利用可能である。

（１３）本発明の電子機器の一態様では、前記アクティブマトリクス型発光装置は、表示装置として、あるいは、光源として使用される。

本発明のアクティブマトリクス型発光装置は、例えば、携帯端末に搭載される表示パネルとして、あるいは、カーナビゲーション装置のような車載用機器のインジケータとして使用可能であり、高精彩で大画面の表示パネルとしても使用できる。また、例えば、プリンタにおける光源としても使用することができる。

（１４）本発明のアクティブマトリクス型発光装置における画素駆動方法は、発光素子と、前記発光素子を駆動する駆動トランジスタと、前記駆動トランジスタに一端が接続され、書込みデータに応じた電荷を蓄積する保持コンデンサと、前記保持コンデンサへのデータ書込みに関係する動作を制御する、少なくとも一つの制御トランジスタと、前記発光素子と前記駆動トランジスタとの間に介在する発光制御トランジスタと、を備える画素回路における前記制御トランジスタならびに前記発光制御トランジスタを各々、第１および第２の走査線を経由してオン／オフ駆動する、アクティブマトリクス型発光装置における画素駆動方法であって、前記第２の走査線に関する電流駆動能力を、前記第１の走査線に関する電流駆動能力に比べて低く設定し、これによって、前記第２の走査線の電位を変化させて前記駆動トランジスタをオフからオンに移行させる際に、前記発光制御トランジスタのゲート・ソース間の寄生容量を経由して、前記第２の走査線の電位の変化成分が前記発光素子側に洩れ込むことによって生じるカップリング電流を低減し、黒表示時における前記発光素子の不要な発光を抑制する。

本発明の画素駆動方法によれば、第２の走査線の駆動能力を低下させてカップリング電流を低減し、黒レベルの上昇を効果的に抑制することができる。

本発明の具体的な実施形態について説明する前に、本発明の発明者によってなされた、アクティブマトリクス型画素回路における、ＴＦＴのリーク電流についての検討結果について説明する。

図１４（ａ），（ｂ）は、アクティブマトリクス型画素回路における、ＴＦＴのリーク電流について説明するための図であり、（ａ）は画素回路の主要部の回路であり、（ｂ）は、発光素子の動作に伴って生じるリーク電流の種類を説明するためのタイミング図である。

図１４（ａ）に示される回路において、Ｍ１３は、駆動トランジスタ（ＰチャネルＭＯＳＴＦＴ）であり、Ｍ１４は、スイッチング素子としての発光制御トランジスタ（ＮＭＯＳＴＦＴ）であり、ＯＬＥＤは、発光素子としての有機ＥＬ素子である。発光制御トランジスタ（Ｍ１４）は、発光制御信号（ＧＥＬ）によってオン／オフ駆動される。発光制御トランジスタ（Ｍ１４）には、ゲート・ソース間に寄生容量（Ｃｇｓ）が存在する。なお、ＶＥＬならびにＶＣＴは、画素電源電圧である。

有機ＥＬ素子（ＯＬＥＤ）の動作状態は、図１４（ｂ）に示されるように、発光期間（時刻ｔ１〜時刻ｔ２）と、非発光期間（時刻ｔ２〜時刻ｔ３）に大別される。また、時刻ｔ１において、発光制御信号（発光制御パルス：ＧＥＬ）がローレベルからハイレベルに立ち上がり、時刻ｔ２において、ハイレベルからローレベルに立ち下がる。時刻ｔ１〜時刻ｔ３が、１垂直同期期間（１Ｖ）に相当する。

以下の説明では、「黒」を表示することを前提とする。すなわち、図１４（ａ）の回路において、発光素子（ＯＬＥＤ）の発光期間（時刻ｔ１〜時刻ｔ２）であっても、駆動トランジスタ（Ｍ１３）はオフを維持して駆動電流は流れないのが理想である。しかし、現実には、リーク電流が存在する。図１４（ａ）の回路におけるリーク電流成分は、３種類の成分に分けることができる。

その一つは、発光制御信号がハイレベルの期間（時刻ｔ１〜ｔ２）において流れる画素電流（第１のリーク電流）であり、この第１のリーク電流は、駆動トランジスタ（ＰＭＯＳＴＦＴ）Ｍ１３のオフ時のリーク電流である。

他の一つは、発光制御信号がローレベルの期間（時刻ｔ２〜ｔ３）において流れる画素電流（第２のリーク電流）であり、この第２のリーク電流は、発光制御トランジスタ（ＮＭＯＳＴＦＴ）Ｍ１４のオフ時のリーク電流である。一般に、第１のリーク電流の方が、第２のリーク電流に比べて電流量が大きい。

また、残りの一つが、発光制御信号（発光制御パルス：ＧＥＬ）の立ち上がり時（時刻ｔ１）において、その発光制御信号（ＧＥＬ）の電圧変化成分が、発光制御トランジスタ（Ｍ１４）のゲート・ソース間容量（Ｃｇｓ）を介して発光素子（ＯＬＥＤ）側に洩れ込み、これによって流れる第３のリーク電流である。本明細書では、この第３のリーク電流を、「カップリング電流」と称する。発光制御信号（ＧＥＬ）が、寄生容量（Ｃｇｓ）を介して発光素子（ＯＬＥＤ）に結合（カップリング）することによって生じる電流であることを考慮したものである。従来、特に、この第３のリーク電流（カップリング電流）については、何ら、考慮されていない。

以上の３種類のリーク電流を考慮すると、図１４（ａ）の回路における総合的なリーク電流（Ｉleak）は、以下の式（１）によって表わすことができる。
Ｉｌｅａｋ＝ｎ×Ｉｇｅｌ＋ｄ×Ｉｏｆｆｐ＋（１−ｄ）×Ｉｏｆｆｎ・・・・（１）
ここで、ｎは、１フレーム内の発光回数であり、ｄは、発光デューティ（１Ｖ期間に対する発光期間の割合であり、０≦ｄ≦１）であり、Iｇｅｌは、ＧＥＬ信号のカップリングに起因するカップリング電流であり、Ｉｏｆｆｐは、ＰＭＯＳＴＦＴ（駆動トランジスタＭ１３）のオフ時のリーク電流（オフ電流）であり、Ｉｏｆｆｎは、ＮＭＯＳＴＦＴ（発光制御トランジスタＭ１４）のオフ時のリーク電流（オフ電流）である。

上述の（１）式によるリーク電流モデルによって、現実のリーク電流を高精度にシミュレーションできることは、本発明の発明者によってなされた実験結果（図１５）から、明らかである。

図１５は、リーク電流のデューティ依存性に関して、リーク電流の評価式に基づくコンピュータシミュレーションを実施した結果と、発光素子に流れるリーク電流の実測値とを重ね合わせて示す図である。なお、デューティとは、上述のとおり、１Ｖ期間に対する、発光素子の発光期間の割合である。

図１５において、黒い四角をプロットした特性線は、シュミレーションモデルによる特性線であり、黒い丸をプロットした特性線は、発光素子に流れるリーク電流の実測値である。図示されるように、双方の特性線は、ほぼ一致している。つまり、上述の（１）式によるリーク電流モデルが、実際のリーク電流値を精度よく反映していることがわかる。

ここで、注目すべきは、従来、何ら対策されていない第３のリーク電流（カップリング電流）の存在である。このカップリング電流は、瞬時的ではあるものの、ピーク電流値が大きいため、このカップリング電流によって発光素子が瞬時的に発光することによる黒レベルの上昇（コントラストの低下）が、人の目には印象的に残り、このことが、表示画像の画質の低下に直結する。

そこで、本発明では、このカップリング電流を回路的な工夫（すなわち、第２の走査線に関する電流駆動能力を意図的に低下させ、発光制御信号ＧＥＬの立上り／立下りの電圧変化を緩やかにすること）によって低減し、黒レベルの上昇によるコントラストの低下を抑制する。

次に、本発明の実施形態について、図面を参照して説明する。

（第１の実施形態）
図１は、本発明のアクティブマトリクス型発光装置の一例（電流プログラミング方式の有機ＥＬパネル）の全体構成を示す回路図である。

図示されるように、図１のアクティブマトリクス型発光装置は、アクティブマトリクス型の画素（画素回路）１００ａ〜１００ｄと、走査線ドライバ（走査線駆動回路）２００と、データ線ドライバ（データ線駆動回路）３００と、第１および第２の走査線（Ｗ１，Ｗ２）と、データ線（ＤＬ１，ＤＬ２）と、を有する。

画素（画素回路）１００ａ〜１００ｄは、第１の走査線（Ｗ１）を介して駆動される、制御トランジスタとしてのＮＭＯＳＴＦＴ（Ｍ１１，Ｍ１２）と、第２の走査線を介して駆動される発光制御トランジスタ（Ｍ１４）と、有機ＥＬ素子（ＯＬＥＤ）と、を備える。

また、走査線ドライバ２００は、シフトレジスタ２０２と、第１の走査線（Ｗ１）を駆動するための出力バッファ（ＤＲ１）と、第２の走査線を駆動するための出力バッファ（ＤＲ２）と、を備える。

また、データ線ドライバ３００は、データ線（ＤＬ１，ＤＬ２）を電流駆動するための電流生成回路３０２を備える。

図２は、図１のアクティブマトリクス型発光装置における、画素（画素回路）の具体的な回路構成ならびに走査線ドライバにおける出力バッファの回路構成とトランジスタサイズを示す回路図である。なお、図２では、図１に示される複数の画素のうち、画素１００ａのみを描いている。

画素（画素回路）１００ａは、保持コンデンサ（Ｃｈ）と、この保持コンデンサ（Ｃｈ）とデータ線（ＤＬ１）との間に設けられた、保持コンデンサ（Ｃｈ）へのデータの書込み動作および書込まれたデータの保持動作を制御する制御トランジスタ（スイッチングトランジスタ：Ｍ１１，Ｍ１２）と、有機ＥＬ素子（ＯＬＥＤ）を発光させるための駆動電流（ＩＥＬ）を生成する駆動トランジスタ（ＰＭＯＳＴＦＴ）Ｍ１３と、発光制御トランジスタ（ＮＭＯＳＴＦＴ）Ｍ１４と、を備える。駆動トランジスタ（Ｍ１３）、発光制御トランジスタ（Ｍ１４）ならびに有機ＥＬ素子（ＯＬＥＤ）は、画素電源電圧（ＶＥＬ，ＶＣＴ）間に直列に接続されている。

また、走査線ドライバ２００に設けられる出力バッファ（ＤＲ１，ＤＲ２）は各々、ＣＭＯＳインバータで構成される。図２では、１段のインバータしか記載されていないが、これに限定されるものではなく、複数のインバータを偶数段、あるいは、奇数段接続してもよい。

ここで、注目すべき点は、発光制御トランジスタ（Ｍ１４）を駆動するための走査線（Ｗ２）に関する電流駆動能力が、他の制御トランジスタを駆動するための走査線（Ｗ１）に関する電流駆動能力に比べて意図的に低く設定されている点である。

すなわち、出力バッファ（ＤＲ２）を構成するトランジスタ（ＰＭＯＳＴＦＴ（Ｍ３０），ＮＭＯＳＴＦＴ（Ｍ３１））のサイズは、出力バッファＤＲ１を構成するトランジスタ（ＰＭＯＳＴＦＴ（Ｍ２０），ＮＭＯＳＴＦＴ（Ｍ２１））のサイズよりも小さく設定されている。図中、出力バッファ（ＤＲ１）に比べて出力バッファ（ＤＲ２）を小さく描いているのは、トランジスタのサイズの違いを明らかとするためである。

具体的には、例えば、出力バッファ（ＤＲ２）を構成するトランジスタ（ＰＭＯＳＴＦＴ（Ｍ３０），ＮＭＯＳＴＦＴ（Ｍ３１））のゲート長（Ｌ）は１０μｍ、ゲート幅（Ｗ）は１００μｍである。これに対して、出力バッファＤＲ１を構成するトランジスタ（ＰＭＯＳＴＦＴ（Ｍ２０），ＮＭＯＳＴＦＴ（Ｍ２１））のゲート長（Ｌ）は１０μｍ、ゲート幅（Ｗ）は４００μｍである。つまり、出力バッファ（ＤＲ２）を構成するトランジスタのチャネルコンダクタンス（Ｗ／Ｌ）は、出力バッファ（ＤＲ１）を構成するトランジスタの略１／４である。

図３は、図２の回路におけるカップリング電流の低減効果を説明するための図である。図３の下側には、発光制御トランジスタ（Ｍ１４）のオン／オフを制御する発光制御信号（ＧＥＬ）の、２種類の立上り波形が示されている。急峻な立上り波形（Ａ）は従来どおりの駆動による波形である。これに対して、所定の時定数で立上る（電圧の変化が緩やかな）波形Ｂは、図２に示される電流駆動能力が低く設定されている出力バッファ（ＤＲ２）によって走査線Ｗ２を駆動した場合の波形である。

図３の上側には、黒表示時において、発光制御トランジスタ（Ｍ１４）のゲート・ソース間の寄生容量Ｃｇｓ（図１４（ａ）参照）を介して流れるカップリング電流の様子を示している。カップリング電流（ＩＥＬ１：図中、点線で示される）は、発光制御信号（ＧＥＬ）の立上り波形Ａに対応したカップリング電流であり、そのピーク値は（ＩＰ１）であり、かなり大きい。

一方、カップリング電流（ＩＥＬ２：図中、実線で示される）は、発光制御信号（ＧＥＬ）の立上り波形Ｂに対応したカップリング電流であり、そのピーク値（ＩＰ０）は、（ＩＰ１）に比べてかなり小さい。

カップリング電流（ＩＥＬ１）は、瞬時的ではあるものの、そのピーク電流値（ＩＰ１）が大きいため、このカップリング電流によって発光素子（ＯＬＥＤ）が瞬時的に発光することによる黒レベルの上昇（コントラストの低下）が、人の目には印象的に残り、このことが、表示画像の画質の低下に直結する。

一方、カップリング電流（ＩＥＬ２）は、時間軸方向に分散されてピーク値（ＩＰ０）が低いために、黒レベルの上昇はごくわずかであり、人の目には、ほとんど感知されない程度である。

このように、第２の走査線に関する電流駆動能力を意図的に低下させ、発光制御信号ＧＥＬの立上り／立下りの電圧変化を緩やかにすることによって、ピーク値の大きな瞬時的なカップリング電流を低減することができ、したがって、黒レベルの上昇によるコントラストの低下を抑制することができる。

なお、第２の走査線に関する電流駆動能力の低下は、若干の駆動遅延をもたらすが、駆動タイミングを適正化すれば、特に問題は生じない。すなわち、発光制御トランジスタ（Ｍ１４）は、１Ｖ期間中の所定期間のみにオン／オフ動作をする、駆動頻度の低いトランジスタであり、一方、他の制御トランジスタ（Ｍ１１，Ｍ１２）は、１Ｈ期間中に少なくとも１回はオン／オフ駆動をする、駆動頻度の高いトランジスタであり、かつ、発光制御トランジスタのサイズは、他のＴＦＴに比べて大きい。つまり、発光制御トランジスタ（Ｍ１４）は、他の制御トランジスタ（Ｍ１１，Ｍ１２）ほどの高速スイッチング性能は最初から求められておらず、また、その駆動に際しては、ある程度のタイミングマージンが設けられている。したがって、第２の走査線（Ｗ２）の駆動能力を低下させることによって、若干の駆動遅延が生じたとしても、そのタイミングマージンを利用して、駆動タイミングを調整すれば、駆動に際しては、さしたる問題は生じない。

第２の走査線を駆動するドライバ回路ＤＲ２の駆動能力であるが、バッファ回路を構成するＴＦＴの飽和電流をＩ_ｓａｔ、１水平期間をＴ_１Ｈ、第２の走査線の配線容量をＣ_Ｗ２、走査線の電圧振幅をΔＶとすると、Ｃ_Ｗ２×ΔＶ÷Ｉ_ｓａｔ＝Ｔ_１Ｈを満たすようにバッファ回路の駆動能力を設定する事が望ましい。また、カップリング電流は第２の走査線信号の立ち上がり時に発生するものが黒浮きの原因となるため、Ｐｃｈ−ＴＦＴのみ駆動能力を制限するように回路を構成しても良い。

また、発光装置の高集積化が進展すると、発光素子と発光制御トランジスタが、基板上でますます近接して配置されるようになり、この場合、発光制御パルスが発光素子側に洩れ込むと、そのパルス状の電流が減衰されずに、そのまま発光素子に流れて黒浮きが顕在化する。よって、本発明は、高集積化にも適した駆動回路を提供できる、という効果も奏する。

また、同じサイズのトランジスタを２個並列に接続しているような場合も、その２個のトランジスタを１個のトランジスタとみれば、実質的にはトランジスタサイズを変更していることになる。

次に、図２の画素回路の具体的な動作について説明する。図４は、図２の画素回路における動作を説明するためのタイミング図である。図４において、時刻ｔ１０〜時刻ｔ１２は書込み期間（電流Ｉｏｕｔによる保持容量Ｃｈの電荷調整期間）であり、時刻ｔ１２〜時刻ｔ１４は、発光期間である。発光期間では、保持コンデンサ（Ｃｈ）の両端電圧が保持されると共に、駆動トランジスタ（Ｍ１３）によって駆動電流ＩＥＬが生成され（ただし、黒表示時には駆動トランジスタはオフ状態を維持する）、その駆動電流ＩＥＬが、オン状態の発光制御トランジスタ（Ｍ１４）を介して有機ＥＬ素子（ＯＬＥＤ）に供給される。

図４において、時刻ｔ１１において、第１の走査線（Ｗ１）を介して伝達される走査書込み制御信号（ＧＷＲＴ）がハイレベルとなり、これに伴ってＮＭＯＳＴＦＴ（Ｍ１１，Ｍ１２）が共にオンし、これによって、保持コンデンサ（Ｃｈ）の一端が、データ線（ＤＬ１）に電気的に接続される。同時に、電流生成回路３０２によって生成された電流(書込み電流)Ｉｏｕｔによって、保持コンデンサ（Ｃｈ）の保持電荷が調整され、これにより、発光階調のプログラミングがなされる。ここでは、黒の表示を前提とするため、黒の階調がプログラムされる。

次に、時刻ｔ１３に、ワード線Ｗ２を介して発光制御信号（ＧＥＬ）が所定の時定数で緩やかに立ち上る。このとき流れる駆動電流（ＩＥＬ２）は、カップリング電流成分のみであり、そして、そのカップリング電流は時間軸方向に分散されて、そのピーク値はきわめて小さい。したがって、黒レベルの上昇（黒浮きの程度）は、ほとんど問題とならない。

時刻ｔ１４において、発光期間が終了する。発光制御信号（ＧＥＬ）は、時刻ｔ１４より少し前のタイミングでハイレベルからローレベルに転じるよう、タイミングが調整されている。

次に、アクティブマトリクス型の有機ＥＬパネルにおける画素の断面構造と採光方式について説明する。

図５は、アクティブマトリクス型の有機ＥＬパネルにおける画素の断面構造と採光方式について説明するためのデバイスの断面図であり、（ａ）はボトムエミッション型の構造を示す図であり、（ｂ）はトップエミッション型の構造を示す図である。

図５（ａ），図５（ｂ）において、参照符号２１は、透明なガラス基板であり、参照符号２２は透明電極（ＩＴＯ）であり、参照符号２３は有機発光層（有機電子輸送層や有機ホール輸送層が積層形成される場合を含む）であり、参照符号２４は、アルミニュウム等の金属電極であり、参照符号２５は、ＴＦＴ（ポリシリコン薄膜トランジスタ）回路である。

ＴＦＴ回路２５を構成するポリシリコン薄膜トランジスタとしては、製造時の最高温度が摂氏６００度以下に抑えられた、いわゆる「低温ポリシリコン薄膜トランジスタ」を使用するのが好ましい。

有機発光層２３は、例えば、インクジェット式印字方法により形成することができる。また、透明電極２２や金属電極２４は、例えば、スパッタリング法により形成することができる。

図５（ａ）のボトムエミッション型構造では、基板２１を介して光（ＥＭ）が出射される。これに対して、図５（ｂ）のトップエミッション型構造では、基板２１の反対側の方向に、光（ＥＭ）が出射される。

図５（ａ）のボトムエミッション構造の場合、画素回路を構成する素子数が増加してＴＦＴ回路２５の占有面積が増大すれば、その分だけ発光部の開口率が低下し、その発光輝度が低下する場合があり得る。この点、図５（ｂ）のトップエミッション型構造では、ＴＦＴ回路２５の占有面積が増大しても開口率の低下が生じる心配はない。画素回路の素子数の増大が問題となる場合には、図５（ｂ）のトップエミッション型構造を採用するのが好ましいといえる。ただし、これに限定されるものではなく、開口率の若干の低下が問題とならない場合には、ボトムエミッション型構造を採用することもできる。

（第２の実施形態）
図６は、本発明のアクティブマトリクス型発光装置の他の例（第２の走査線を駆動する出力バッファの出力端に電流制限抵抗を接続することによって電流駆動能力を低下させる例）の回路構成を示す回路図である。図６において、図２と共通する部分には同じ参照符号を付してある。

図６のアクティブマトリクス型発光装置の回路構成は、図２に示される回路の回路構成とほぼ同じである。但し、図６では、２つの出力バッファ（ＤＲ１，ＤＲ２）を構成するトランジスタ（Ｍ２０，Ｍ２１，Ｍ３０，Ｍ３１）のサイズ（チャネルコンダクタンスＷ／Ｌ）は同じであり、かつ、出力バッファ（ＤＲ２）の出力端には抵抗Ｒ１００が接続されている。

抵抗Ｒ１００は電流制限抵抗として機能し、また、ＣＲの時定数回路の構成要素としても機能する。抵抗Ｒ１００の抵抗値を適宜、調整することによって、第２の走査線（Ｗ２）に関する電流駆動能力を最適化することができる。

この抵抗Ｒ１００が介在することによって、出力バッファ（ＤＲ２）による電流駆動能力が実質的に弱められる。したがって、第２の走査線（Ｗ２）を介して発光制御トランジスタ（Ｍ１４）を駆動する際の発光制御信号（ＧＥＬ）の立上り波形が鈍化し、カップリング電流が低減され、黒レベルの上昇が抑制される。

図６では、２つの出力バッファ（ＤＲ１，ＤＲ２）を構成するトランジスタのサイズを同じにしているが、これに限定されるものではない。例えば、出力バッファ（ＤＲ２）を構成するトランジスタのサイズを相対的に小さくし、さらに、抵抗Ｒ１００を接続して、走査線（Ｗ２）についての電流駆動能力を微調整することも可能である。

接続する抵抗値Ｒは１水平期間をＴ_１Ｈ、第２の走査線の配線容量をＣ_Ｗ２とすると、
Ｃ_Ｗ２×Ｒ＝Ｔ_１Ｈを満たすように抵抗値Ｒを設定する事が好ましい。

（第３の実施形態）
図７は、本発明のアクティブマトリクス型発光装置の他の例の全体構成を示すブロック図である。以下の説明では、アクティブマトリクス型発光装置は、有機ＥＬパネルとする。

図７の有機ＥＬ表示パネルでは、発光素子として有機ＥＬ素子が用いられ、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ）が用いられる。以下の説明では、「ポリシリコン薄膜トランジスタ」を、「薄膜トランジスタ」、「ＴＦＴ」あるいは、単に「トランジスタ」と記載する場合がある。

なお、有機ＥＬ素子は、薄膜トランジスタ（ＴＦＴ）が形成された基板上に形成される。また、有機ＥＬ素子は、発光層を含む有機層を２つの電極で挟み込んだ構造をもち、本発明においては、好ましくは、トップエミッション型の構造が採用される。

図７のアクティブマトリクス型発光装置は、マトリクス状に配置された、有機ＥＬ素子を含む画素（画素回路）１００ａ〜１００ｆと、データ線（ＤＬ１，ＤＬ２）と、複数本を一組とする走査線（ＷＬ１〜ＷＬ４）と、走査線ドライバ２００と、データ線プリチャージ回路（Ｍ１）を備えるデータ線ドライバ３００と、画素電源配線（ＳＬ１，ＳＬ２）と、を有する。

画素プリチャージ回路（Ｍ１）は、十分な電流駆動能力をもつＮ型の絶縁ゲート型ＴＦＴ（ＭＯＳＴＦＴ）で構成される。このＴＦＴ（Ｍ１）は、データ線プリチャージ制御信号（ＮＲＧ）によってオン／オフが制御され、ドレインが、データ線プリチャージ電圧（単に、プリチャージ電圧ということがある）ＶＳＴに接続され、ソースが、データ線（ＤＬ１，ＤＬ２）に接続されている。また、データ線プリチャージ電圧（ＶＳＴ）は、例えば、１０Ｖ以上に設定される。

走査線（ＷＬ１）は、書込み制御信号ＧＷＲＴによって、各画素（１００ａ〜１００ｆ）内の書込みトランジスタ（図７では不図示）のオン／オフを制御する。

また、走査線（ＷＬ２）は、画素プリチャージ制御信号（ＧＰＲＥ）によって、各画素（１００ａ〜１００ｆ）内の画素プリチャージトランジスタ（図１では不図示）を制御する。

また、走査線（ＷＬ３）は、補償制御信号（ＧＩＮＩＴ）によって、各画素（１００ａ〜１００ｆ）内の補償トランジスタ（図７では不図示）を制御する。

また、走査線（ＷＬ４）は、発光制御信号（ＧＥＬ）によって、各画素（１００ａ〜１００ｆ）内の発光制御トランジスタ（図１では不図示）を制御する。

走査線ドライバ２００は、これらの４本の走査線（ＷＬ１〜ＷＬ４）を、所定のタイミングで周期的に駆動する。

また、画素電源配線（ＳＬ１）は、有機ＥＬ素子を発光させるための高レベル電源電圧（Ｖｅｌ：例えば１３Ｖ）を、各画素に供給する。また、画素電源配線（ＳＬ２）は、低レベル電源電圧（ＶＳＴ：例えば接地電位）を各画素に供給する。

図８は、図７の有機ＥＬ表示パネルの要部（図７中、点線で囲まれるＸ部分）の具体的な回路構成例を示す回路図である。

図示されるように、画素（画素回路）１００ａは、書込みトランジスタ（Ｍ２）と、カップリングコンデンサ（Ｃｃ）と、第１および第２の保持容量（ｃｈ１，ｃｈ２）と、駆動トランジスタ（Ｍ６）と、画素プリチャージトランジスタ（Ｍ３，Ｍ４）と、補償トランジスタ（Ｍ４，Ｍ５）と、発光制御トランジスタ（Ｍ７）と、発光素子としての有機ＥＬ素子（ＯＬＥＤ）と、により構成される。

書込みトランジスタ（Ｍ２）は、Ｎ型ＴＦＴからなり、一端がデータ線（ＤＬ１）に接続され、他端がカップリングコンデンサ（Ｃｃ）の一端に接続され、ゲートが走査線ＷＬ１に接続されている。この書込みトランジスタ（Ｍ２）は、書込み制御信号（ＧＷＲＴ）によって、データの書込み時にオン状態となる。

駆動トランジスタ（Ｍ６）はＰ型ＴＦＴからなり、一端が画素電源電圧（ＶＥＬ）に接続され、ゲートがカップリングコンデンサ（Ｃｃ）の他端に接続されている。この駆動トランジスタ（Ｍ６）は、有機ＥＬ素子（ＯＥＬＤ）の発光期間においてオンし、駆動電流を有機ＥＬ素子（ＯＥＬＤ）に供給する。

カップリングコンデンサ（Ｃｃ）は、書込みトランジスタ（Ｍ２）の他端と、駆動トランジスタ（Ｍ６）のゲートとの間に介在する。データの書込み期間において、書込み電圧の変化成分（交流成分）が、このカップリングコンデンサ（Ｃｃ）を介して駆動トランジスタ（Ｍ６）のゲートに伝達される。

第１の保持コンデンサ（ｃｈ１）は、その一端が、駆動トランジスタ（Ｍ６）とカップリングコンデンサ（Ｃｃ）の共通接続点に接続され、他端が画素電源電圧（ＶＥＬ）に接続されている。ここで、第１の保持コンデンサ（ｃｈ１）の他端は、ＶＥＬの代わりに、グランド（ＧＮＤ）に接続することも可能である。つまり、第１の保持コンデンサ（ｃｈ１）の他端は、安定した直流電位に接続されることになる。

この第１の保持コンデンサ（ｃｈ１）は、書込みデータ（書込み電圧）を保持して、非選択期間においても、有機ＥＬ素子（ＯＬＥＤ）の発光を維持することを可能とする。また、この第１の保持コンデンサ（ｃｈ１）は、駆動トランジスタ（Ｍ６）のゲート電圧を安定化する機能も併せ持つ。

第２の保持コンデンサ（ｃｈ２）は、その一端が、書込みトランジスタ（Ｍ２）とカップリングコンデンサ（Ｃｃ）の共通接続点に接続され、他端が画素電源電圧（ＶＥＬ）に接続されている。ここで、第２の保持コンデンサ（ｃｈ２）の他端は、ＶＥＬの代わりに、グランド（ＧＮＤ）に接続することも可能である。つまり、第２の保持コンデンサ（ｃｈ２）の他端は、安定した直流電位に接続されることになる。

この第２の保持コンデンサ（ｃｈ２）は、書込みトランジスタ（Ｍ２）のソース・ドレイン容量（寄生容量）に起因するデータ線（ＤＬ１）とのクロストークや、他のデータ線との電磁的なカップリングによるクロストークによって、カップリングコンデンサの一端の電位が変動することを抑制するために設けられている。これによって、駆動トランジスタ（Ｍ６）のゲートの電位が安定化されることになる。

画素プリチャージトランジスタ（Ｍ３）は、一端がデータ線ＤＬ１に接続され、ゲートが走査線（ＷＬ２）に接続される。この画素プリチャージトランジスタ（Ｍ３）は、画素プリチャージ制御信号（ＧＰＲＥ）によって、データ線プリチャージ期間（データ線プリチャージ回路Ｍ１がオンする期間）においてオンされ、カップリングコンデンサ（Ｃｃ）をプリチャージ（初期化）する。その結果として、カップリングコンデンサ（Ｃｃ）の両端の電位が、収束目標の電圧に近いレベルまで引き上げられる（この点は、図３を用いて説明する）。また、この画素プリチャージトランジスタ（Ｍ３）は、データ線プリチャージ期間が終了するとオフし、これによって、画素（具体的にはカップリングコンデンサＣｃ）が、データ線（ＤＬ１）から切り離される。

なお、補償トランジスタ（Ｍ４）も、カップリングコンデンサ（Ｃｃ）をプリチャージ（初期化）するのに貢献するため、補償トランジスタ（Ｍ４）は、画素プリチャージトランジスタの機能を兼ねているということができる。

また、補償トランジスタ（Ｍ４，Ｍ５）のゲートは走査線（ＷＬ３）に接続され、補償制御信号（ＧＩＮＩＴ）によって、しきい値電圧の補償期間においてオンされる。補償トランジスタ（Ｍ４，Ｍ５）は、カップリングコンデンサ（Ｃｃ）の書込みトランジスタ（Ｍ２）側の端の直流電位を、目標値（駆動トランジスタＭ６のしきい値電圧を反映した電圧値（すなわち、書込みデータに加えられる補償値（補正値）である））に収束させるための電流経路を形成する働きをする。つまり、駆動トランジスタ（Ｍ６）のしきい値電圧のばらつきを吸収するための、ゲート電圧の補償値（補正値）を発生させる働きをするのであり、この点に着目し、トランジスタ（Ｍ４，Ｍ５）を「補償トランジスタ」と称している。

また、上述のように、補償トランジスタ（Ｍ４）は、カップリングコンデンサ（Ｃｃ）のプリチャージ（初期化）のための電流経路を形成する機能も併せ持つ。

また、発光制御トランジスタ（Ｍ７）は、駆動トランジスタ（Ｍ６）と有機ＥＬ素子（ＯＬＥＤ）との間に介在し、そのゲートは、走査線（ＷＬ４）に接続されている。この発光制御トランジスタ（Ｍ７）は、発光制御信号（ＧＥＬ）によって、有機ＥＬ素子（ＯＬＥＤ）の発光期間においてオンされ、駆動電流を有機ＥＬ素子発光制御トランジスタ（Ｍ７）（ＯＬＥＤ）に供給して、有機ＥＬ素子（ＯＬＥＤ）を発光させる。この発光制御トランジスタ（Ｍ７）が存在することから、画素（画素回路）１００ａは、アクティブマトリクス型の画素（画素回路）となる。

この発光制御トランジスタ（Ｍ７）を駆動するための走査線（ＷＬ４）についての電流駆動能力は、前掲の実施形態と同様に、他のトランジスタを駆動するための走査線（ＷＬ１〜ＷＬ３）についての電流駆動能力に比べて低く設定されており、これによって、カップリング電流に起因する黒レベルの上昇が抑制される。

次に、図８の画素（画素回路）の動作について説明する。図９は、図８の画素（画素回路）の動作タイミングならびに駆動トラジスタのゲート電圧波形の変化を説明するための図である。

図８において、時刻ｔ１〜時刻ｔ２，時刻ｔ２〜時刻ｔ６，時刻ｔ６〜時刻ｔ９，時刻ｔ９〜時刻ｔ１０の各々は、１水平同期期間（図中、１Ｈと記載）に相当する。

図８の場合、時刻ｔ２以前と、時刻ｔ９以後は、有機ＥＬ素子（ＯＬＥＤ）が発光する「発光期間」である。また、時刻ｔ３〜時刻ｔ５の期間は、駆動トランジスタ（Ｍ６）のしきい値電圧ばらつきを補償するための「補償期間」である。また、時刻ｔ７〜時刻ｔ８の期間は、データ線（ＤＬ１）から、書込みトランジスタならびにカップリングコンデンサを介してデータを書込む「書込み期間」である。

各水平同期期間（１Ｈ）の開始直後の、極短い期間に、データ線プリチャージ信号（ＮＲＧ）がハイレベルとなり、これによって、データ線プリチャージ回路（Ｍ１）がオンして、データ線のプリチャージが行われる。

図８の画素１００ａに関しては、画素プリチャージ制御信号（ＧＰＲＥ）は、時刻ｔ３〜ｔ４にハイレベルとなる（つまり、データ線プリチャージ期間に同期してハイレベルとなる）。画素プリチャージ制御信号（ＧＰＲＥ）がハイレベルである期間において、画素プリチャージトランジスタ（Ｍ３）がオンし、画素１００ａは、この画素プリチャージトランジスタ（Ｍ３）を介してデータ線（ＤＬ１）と接続される。これにより、カップリングコンデンサ（Ｃｃ）のプリチャージ（初期化）が行われる。ただし、画素プリチャージトランジスタ（Ｍ３）がオンするのは、データ線（ＤＬ１）のプリチャージ期間のみであり、その期間が終了するとすぐにオフする。

また、補償制御信号（ＧＩＮＩＴ）は、時刻ｔ３〜時刻ｔ５の期間（補償期間）においてハイレベルとなる。これによって、補償トランジスタ（Ｍ４，Ｍ５）がオンし、駆動トランジスタ（Ｍ６）がダイオード接続状態となると共に、そのダイオードのアノードと、カップリングコンデンサ（Ｃｃ）の両端の各々とを結ぶ電流経路が形成される。そして、カップリングコンデンサ（Ｃｃ）の両端の電位は、駆動トランジスタ（Ｍ６）のしきい値電圧（Ｖｔｈ）を反映した電圧値（ＶＥＬ−Ｖｔｈ）に収束する。

書込み制御信号（ＧＷＲＴ）は、時刻ｔ７〜時刻ｔ８の期間にハイレベルとなり、これによって、書込みトランジスタ（Ｍ２）がオンする。画素１００ａには、データ線（ＤＬ１）から、ｎ番目のデータ（ＤＡＴＡｎ）が書込まれる。これによって、駆動トランジスタ（Ｍ６）がオンする。また、書き込まれたデータ（書込み電圧）は、第１の保持容量（ｃｈ１）が存在するために、画素１００ａの非選択期間においても保持される。

発光制御信号（ＧＥＬ）は、データの書込みが終了した後の、時刻ｔ９においてハイレベルとなり、これによって、発光制御トランジスタ（Ｍ７）がオンする。駆動トランジスタ（Ｍ６）からの駆動電流が有機ＥＬ素子（ＯＬＥＤ）に供給され、有機ＥＬ素子（ＯＬＥＤ）が発光する。

図９の下側には、駆動トランジスタ（Ｍ６）のゲート電圧の変化の様子が示されている。時刻ｔ３に画素プリチャージ信号（ＧＰＲＥ）がハイレベルとなって画素プリチャージトランジスタ（Ｍ３）がオンし、また、その時刻ｔ３には、補償制御信号（ＧＩＮＩＴ）もハイレベルに転じるために、補償トランジスタ（Ｍ４）も同時にオンする。これによって、データ線（ＤＬ１）と、カップリングコンデンサ（Ｃｃ）の両端の各々とが電気的に接続される。したがって、時刻ｔ３〜時刻ｔ４の期間において、データ線（ＤＬ１）のプリチャージ電流によって、カップリングコンデンサ（Ｃｃ）は急速にプリチャージされる。よって、駆動トランジスタ（Ｍ６）のゲート電位は、データ線のプリチャージ電圧（ＶＳＴ：データ線プリチャージ回路（Ｍ１）の一端に接続される電圧）まで急速に上昇する。データ線プリチャージ回路（Ｍ１）の電流駆動能力は高いため、カップリングコンデンサ（Ｃｃ）の高速なプリチャージが可能である。

時刻ｔ４になると、画素プリチャージトランジスタ（Ｍ３）はオフするため、画素１００ａは、データ線（ＤＬ１）から切り離される。また、このとき、補償トランジスタＭ５がオンすることによって、駆動トランジスタのゲート・ドレイン間がショートされ、ダイオード接続状態となっている。

したがって、時刻ｔ４〜時刻ｔ７においては、ダイオード接続状態の駆動トランジスタ（Ｍ６）からの順方向電流が直接的に、カップリングコンデンサ（Ｃｃ）の駆動トランジスタ（Ｍ６）側の端に供給され、また、その順方向電流が、オンしている補償トランジスタ（Ｍ４）を経由して、カップリングコンデンサ（Ｃｃ）の書込みトランジスタ（Ｍ２）側の端にも供給され、これによって、カップリングコンデンサ（Ｃｃ）の両端は充電され、時間の経過と共に上昇し、結果的に、駆動トランジスタ（Ｍ６）のしきい値電圧（Ｖｔｈ）を反映した電位（ＶＥＬ−Ｖｈ）に収束する。プリチャージによって、駆動トランジスタ（Ｍ６）のゲート電位が、収束目標値に近い電位（ＶＳＴ）となっているため、（ＶＥＬ−Ｖｔｈ）への収束が早められる。この収束した電圧値（ＶＥＬ−Ｖｔｈ）が、正規の書込み電圧を補償（補正）するための補償（補正）電圧値となる。

また、駆動トランジスタ（Ｍ６）のゲート電圧を（ＶＥＬ−Ｖｔｈ）に収束させるのには、ある程度の時間がかかるが、本発明では、画素プリチャージ期間後は、画素はデータ線（ＤＬ１）から電気的に切り離されるため、データ線（ＤＬ１）を介した他の画素へのデータ書込みと、画素１００ａ内部における補償動作とを並行的に行うことができ、複数の水平同期期間にわたってその補償動作を行わせることも可能であり、したがって、十分な補償期間を確保することができる。

そして、時刻ｔ７にデータが書き込まれ、その書き込まれたデータは、時刻ｔ８以降も保持される。

図９の最下に示されるように、発光制御信号（ＧＥＬ）は、時刻ｔ２から時刻ｔ７にわたって、すなわち、１水平同期期間（１Ｈ）以上にわたって、その電位が緩やかに変化する。図９から明らかなように、発光制御信号（ＧＥＬ）のオフ期間は、ｔ２からｔ９までの２Ｈ分の期間であり、十分に長い時間があることになる。この点に着目し、走査線（ＷＬ４）の電流駆動能力を弱めて、走査線の電位の変化開始から収束までの時間が、１Ｈ以上となるように設定する。

ここで、特に、書込み期間（時刻ｔ７〜時刻ｔ８）において、発光制御トランジスタ（Ｍ７）が完全にオフしているという条件が満たされれば、補償期間（時刻ｔ３〜ｔ５）において、補償動作に伴う若干の電流が発光素子に洩れ込んでも、それほど大きな問題は生じない。本発明では、ピーク値の大きなカップリング電流を低減することによる黒浮きの抑制を優先させ、画質の低下を最小限に抑える。

本実施形態では、駆動トランジスタのしきい値電圧のばらつきによる駆動電流の変動を抑制できるために、駆動トランジスタのオフ時（黒表示時）のリーク電流も低減され、さらに、カップリング電流による黒レベルの上昇が抑制されるため、所望のレベルの黒表示が確実に実現される。

（第４の実施形態）
本実施形態では、本発明のアクティブマトリクス型発光装置を用いた電子機器について説明する。

なお、本発明の発光装置は、携帯電話、コンピュータ、ＣＤプレーヤー、ＤＶＤプレーヤーなどの小型の、携帯電子機器に用いて、特に有効である。もちろんこれらに限られるものではない。

（１）表示パネル
図１０は、本発明のアクティブマトリクス型発光装置を用いた表示パネルの全体のレイアウト構成を示す図である。
この表示パネルは、電圧プログラム式画素を有するアクティブマトリクス型有機ＥＬ素子２００と、レベルシフタを内蔵した走査線ドライバ２１０と、フレキシブルＴＡＢテープ２２０と、ＲＡＭ／コントローラ付き外部アナログドライバＬＳＩ２３０と、を有する。

（２）モバイルコンピュータ
図１１は、図１１の表示パネルを搭載したモバイルパーソナルコンピュータの外観を示す斜視図である。
図１１において、パーソナルコンピュータ１１００は、キーボード１１０２を含む本体１１０４と、表示ユニット１１０６と、を備える。

（３）携帯電話端末
図１２は、本発明の表示パネルを搭載した携帯電話端末の概観を示す斜視図である。
携帯電話１２００は、複数の操作キー１２０２と、スピーカ１２０４と、マイク１２０６と、本発明の表示パネル１００と、を備える。

（４）デジタルスチルカメラ
図１３は、本発明の有機ＥＬパネルをファインダーとして用いたデジタルスチルカメラの外観と使用態様を示す図である。
このデジタルスチルカメラ１３００は、ケース１３０２の後面に、ＣＣＤからの画像信号に基づき表示を行う有機ＥＬパネル１００を備える。そのため、この有機ＥＬパネル１００は、被写体を表示するファインダーとして機能する。光学レンズならびにＣＣＤを有する受光ユニット１３０４が、ケース１３０２の前面（図の後方）に備わっている。

撮影者が有機エレクトロルミネッセンス素子パネル１００に表示された被写体画像を決定し、シャッターを開放するとＣＣＤからの画像信号が伝送され、回路基板１３０８内のメモリに保存される。このデジタルスチルカメラ１３００では、ケース１３０２の側面にビデオ信号出力端子１３１２及びデータ通信用入出力端子１３１４が設けられている。図示されるように、必要に応じて、ＴＶモニタ１４３０及びパーソナルコンピュータ１４４０を、それぞれ、ビデオ信号端子１３１２及び入出力端子１３１４に接続する。所定の操作により、回路基板１３０８のメモリに保存された画像信号が、ＴＶモニタ１４３０及びパーソナルコンピュータ１４４０への出力となる。

本発明は、上述の電子機器の他、ＴＶセット、ビューファインダー式及びモニタリング式のビデオテープ録画器、ＰＤＡ端末、カーナビゲーションシステム、電子ノート、電卓、ワードプロセッサ、ワークステーション、ＴＶ電話、ＰＯＳシステム端末、及びタッチパネル付きデバイス等における表示パネルとして使用可能である。

また、本発明の発光装置は、プリンタ等の光源としても使用可能である。また、本発明にかかる画素駆動回路は、例えば、磁気抵抗ＲＡＭ、コンデンサセンサ（capacitance sensor）、電荷センサ（charge sensor）、ＤＮＡセンサ、暗視カメラ、及びその他多くの装置などに応用可能である。

また、本発明にかかる画素駆動回路は、有機／無機ＥＬ素子の駆動のみならず、レーザダイオード（ＬＤ）や発光ダイオードの駆動にも利用可能である。

以上、説明したように、本発明によれば、回路構成を複雑化させることなく、エレクトロルミネセッセンス（ＥＬ）素子のような自己発光素子を備えるアクティブマトリクス型発光装置の黒表示時における黒浮き（黒表示時においても不要な電流が流れ、これによって発光素子がわずかに発光して黒レベルが上昇し、コントラストが低下する現象）を効果的に防止することができる。

本発明によれば、アクティブマトリクス型発光装置が高集積化されて、発光制御トランジスタと発光素子とが基板上でより近接して配置されたとしても、カップリング電流による黒浮きによる表示画像の画質低下が問題となることがない。

また、本発明は、電流プログラミング方式／電圧プログラミング方式のアクティブマトリクス型発光装置の双方に適用可能である。

駆動ＴＦＴのしきい値電圧のばらつきを補償可能な電圧プログラミング方式のアクティブマトリクス型発光装置に本発明を適用した場合には、駆動トランジスタのしきい値電圧のばらつきによる駆動電流の変動を抑制できるために、駆動トランジスタのオフ時（黒表示時）のリーク電流も低減され、さらに、カップリング電流による黒レベルの上昇が抑制されるため、所望のレベルの黒表示が確実に実現される。

また、本発明のアクティブマトリクス型発光装置は、特別な回路を搭載する必要がないため、アクティブ回路基板が特に大型化する心配がなく、携帯端末のような小型の電子機器への搭載にも適する。

本発明のアクティブマトリクス型発光装置は、黒表示時におけるコントラストの低下を抑制するという効果を奏し、したがって、アクティブマトリクス型発光装置およびアクティブマトリクス型発光装置の画素駆動方法として有用であり、特に、エレクトロルミネセッセンス（ＥＬ）素子のような自己発光素子を備えるアクティブマトリクス型発光装置の黒表示時における黒浮きを防止する技術として有用である。

本発明のアクティブマトリクス型発光装置の一例（電流プログラミング方式の有機ＥＬパネル）の全体構成を示す回路図である。 図１のアクティブマトリクス型発光装置における、画素（画素回路）の具体的な回路構成ならびに走査線ドライバにおける出力バッファの回路構成とトランジスタサイズを示す回路図である。 図２の回路におけるカップリング電流の低減効果を説明するための図である。 図２の画素回路における動作を説明するためのタイミング図である。 図５は、アクティブマトリクス型の有機ＥＬパネルにおける画素の断面構造と採光方式について説明するためのデバイスの断面図であり、（ａ）はボトムエミッション型の構造を示す図であり、（ｂ）はトップエミッション型の構造を示す図である。 本発明のアクティブマトリクス型発光装置の他の例（第２の走査線を駆動する出力バッファの出力端に電流制限抵抗を接続することによって電流駆動能力を低下させる例）の回路構成を示す回路図である。 本発明のアクティブマトリクス型発光装置の他の例の全体構成を示すブロック図である。 図７の有機ＥＬ表示パネルの要部（図７中、点線で囲まれるＸ部分）の具体的な回路構成例を示す回路図である。 図８の画素（画素回路）の動作タイミングならびに駆動トラジスタのゲート電圧波形の変化を説明するための図である。 本発明のアクティブマトリクス型発光装置を用いた表示パネルの全体のレイアウト構成を示す図である。 図１０の表示パネルを搭載したモバイルパーソナルコンピュータの外観を示す斜視図である。 本発明の表示パネルを搭載した携帯電話端末の概観を示す斜視図である。 本発明の有機ＥＬパネルをファインダーとして用いたデジタルスチルカメラの外観と使用態様を示す図である。 アクティブマトリクス型画素回路における、ＴＦＴのリーク電流について説明するための図であり、（ａ）は画素回路の主要部の回路であり、（ｂ）は、発光素子の動作に伴って生じるリーク電流の種類を説明するためのタイミング図である。 リーク電流のデューティ依存性に関して、リーク電流の評価式に基づくコンピュータシミュレーションを実施した結果と、発光素子に流れるリーク電流の実測値とを重ね合わせて示す図である。

符号の説明

２１ ガラス基板、 ２２ 透明電極（ＩＴＯ）、 ２３ 有機発光層、
２４ 金属電極層、 ２５ ＴＦＴ回路、
１００（１００ａ〜１００ｄ） 画素（画素回路）、 ２００ 走査線ドライバ、
２０２ シフトレジスタ、 ３００ データ線ドライバ、 ３０２ 電流生成回路、
Ｗ１（ＷＬ１〜ＷＬ３） 発光制御トランジスタ以外の制御トランジスタを駆動するための第１の走査線、
Ｗ２（ＷＬ４） 発光制御トランジスタを駆動するための第２の走査線、
ＤＬ１，ＤＬ２ データ線、
ＤＲ１ 第１の走査線を駆動するための第１の出力バッファ、
ＤＲ２ 第２の走査線を駆動するための第２の出力バッファ、
Ｍ１３ 発光制御トランジスタ、 Ｍ１４ 発光制御トランジスタ、
ＯＬＥＤ 有機ＥＬ素子等の発光素子、 Ｃｈ 保持コンデンサ、
ＶＥＬ 画素電源電圧（高レベル）、 ＶＣＴ 画素電源電圧（低レベル）、
ＧＷＲＴ 書込み制御信号、 ＧＥＬ 発光制御信号（発光制御パルス）

Claims (13)

1. 発光素子と、前記発光素子を駆動する駆動トランジスタと、前記駆動トランジスタに一端が接続され、書込みデータに応じた電荷を蓄積する保持コンデンサと、前記保持コンデンサへのデータ書込みに関係する動作を制御する、少なくとも一つの制御トランジスタと、前記発光素子と前記駆動トランジスタとの間に介在する発光制御トランジスタと、を備える画素回路と、
   前記制御トランジスタのオン／オフを制御する第１の走査線ならびに前記発光制御トンジスタのオン／オフを制御する第２の走査線と、
   書込みデータを前記画素回路に伝達するデータ線と、
   前記第１の走査線を駆動する第１のドライバ回路と、前記第２の走査線を駆動する第２のドライバ回路とを備えると共に、前記第２の走査線の電位の変化が生じてから、その変化が収束するまでの時間が、１水平同期期間（１Ｈ）以上となるように、前記第２のドライバ回路の電流駆動能力が、前記第１のドライバ回路の電流駆動能力に比べて低く設定されている走査線駆動回路と、
   を有することを特徴とするアクティブマトリクス型発光装置。
2. 請求項１記載のアクティブマトリクス型発光装置であって、
   前記第１のドライバ回路は、第１の出力バッファを備え、
   前記第２のドライバ回路は、第２の出力バッファを備え、
   前記第２の出力バッファを構成するトランジスタのサイズは、前記第１の出力バッファを構成するトランジスタのサイズよりも小さいことを特徴とするアクティブマトリクス型発光装置。
3. 請求項２記載のアクティブマトリクス型発光装置であって、
   前記第１および第２の出力バッファを構成するトランジスタは絶縁ゲート型電界効果トランジスタであり、前記第２の出力バッファを構成するトランジスタのチャネルコンダクタンス（Ｗ／Ｌ）は、前記第１の出力バッファを構成するトランジスタのチャネルコンダクタンス（Ｗ／Ｌ）よりも小さいことを特徴とするアクティブマトリクス型発光装置。
4. 請求項１記載のアクティブマトリクス型発光装置であって、
   前記第１のドライバ回路は、第１の出力バッファを備え、
   前記第２のドライバ回路は、第２の出力バッファを備え、
   前記第２の出力バッファの出力端には、前記第２の走査線に関する電流駆動能力を、前記第１の走査線に関する電流駆動能力に比べて低くするための抵抗が接続されていることを特徴とするアクティブマトリクス型発光装置。
5. 請求項１記載のアクティブマトリクス型発光装置であって、
   前記駆動トランジスタは絶縁ゲート型電界効果トランジスタであり、
   前記第２の走査線の電位を変化させて前記発光制御トランジスタをオフからオンに移行させる際に、前記発光制御トランジスタのゲート・ソース間の寄生容量を経由して、前記第２の走査線の電位の変化成分が前記発光素子側に洩れ込むことによって生じるカップリング電流の電流量が、前記第２の走査線に関する電流駆動能力を低下させることによって低減され、これによって、黒表示時における前記発光素子の不要な発光が抑制されることを特徴とするアクティブマトリクス型発光装置。
6. 請求項１記載のアクティブマトリクス型発光装置であって、
   前記発光制御トランジスタと発光素子とは、基板上において近接して配置されていることを特徴とするアクティブマトリクス型発光装置。
7. 請求項１記載のアクティブマトリクス型発光装置であって、
   前記第１の走査線を介して駆動される前記制御トランジスタは、前記保持コンデンサと前記駆動トランジスタの共通接続点と前記データ線との間に接続されたスイッチングトランジスタであり、かつ、このスイッチングトランジスタは、１水平同期期間（１Ｈ）内において、少なくとも１回オン／オフ動作を行い、
   また、前記第２の走査線を介して駆動される前記発光制御トランジスタは、１垂直同期期間（１Ｖ）内の所定期間において、少なくとも１回オン／オフ動作を行うことを特徴とするアクティブマトリクス型発光装置。
8. 請求項１記載のアクティブマトリクス型発光装置であって、
   前記画素回路は、前記データ線を経由して流れる電流によって、前記保持コンデンサに蓄積される電荷を制御して前記発光素子の発光階調を調整する電流プログラミング方式の画素回路、あるいは、前記データ線を経由して伝達される電圧信号によって、前記保持コンデンサに蓄積される電荷を制御して前記発光素子の発光階調を調整する電圧プログラミング方式の画素回路であることを特徴とするアクティブマトリクス型発光装置。
9. 請求項１記載のアクティブマトリクス型発光装置であって、
   前記画素回路は、前記駆動トランジスタとしての、絶縁ゲート型電界効果トランジスタのしきい値電圧の変動を補償するための回路構成を備える電圧プログラミング方式の画素回路であり、
   前記第１の走査線を介して駆動される前記制御トランジスタは、データ線に一端が接続され、他端がカップリングコンデンサの一端に接続された書込みトランジスタであり、また、前記カップリングコンデンサの他端は、前記保持コンデンサと前記駆動トランジスタの共通接続点に接続されていることを特徴とするアクティブマトリクス型発光装置。
10. 請求項１〜請求項９のいずれか記載のアクティブマトリクス型発光装置であって、
    前記発光素子は、有機エレクトロルミネッセンス素子（有機ＥＬ素子）であることを特徴とするアクティブマトリクス型発光装置。
11. 請求項１〜請求項１０のいずれか記載のアクティブマトリクス型発光装置を搭載する電子機器。
12. 請求項１１記載の電子機器であって、
    前記アクティブマトリクス型発光装置は、表示装置として、あるいは、光源として使用されることを特徴とする電子機器。
13. 発光素子と、前記発光素子を駆動する駆動トランジスタと、前記駆動トランジスタに一端が接続され、書込みデータに応じた電荷を蓄積する保持コンデンサと、前記保持コンデンサへのデータ書込みに関係する動作を制御する、少なくとも一つの制御トランジスタと、前記発光素子と前記駆動トランジスタとの間に介在する発光制御トランジスタと、を備える画素回路における前記制御トランジスタならびに前記発光制御トランジスタを各々、第１および第２の走査線を経由してオン／オフ駆動する、アクティブマトリクス型発光装置における画素駆動方法であって、
    前記第１の走査線を第１のドライバ回路によって駆動し、前記第２の走査線を第２のドライバ回路によって駆動すると共に、前記第２の走査線の電位の変化が生じてから、その変化が収束するまでの時間が、１水平同期期間（１Ｈ）以上となるように、前記第２のドライバ回路の電流駆動能力を、前記第１のドライバ回路の電流駆動能力に比べて低く設定し、これによって、前記第２の走査線の電位を変化させて前記発光制御トランジスタをオフからオンに移行させる際に、前記発光制御トランジスタのゲート・ソース間の寄生容量を経由して、前記第２の走査線の電位の変化成分が前記発光素子側に洩れ込むことによって生じるカップリング電流を低減し、黒表示時における前記発光素子の不要な発光を抑制することを特徴とする、アクティブマトリクス型発光装置における画素駆動方法。

Images