JP4265144B2

JP4265144B2 - 電気光学装置用基板およびその製造方法、電気光学装置、電子機器

Info

Publication number: JP4265144B2
Application number: JP2002101528A
Authority: JP
Inventors: 茂憲片山
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-04-03
Filing date: 2002-04-03
Publication date: 2009-05-20
Anticipated expiration: 2022-04-03
Also published as: JP2003298066A

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置用基板およびその製造方法、電気光学装置に関し、特に静電気破壊防止構造を有する電気光学装置の構成に関するものである。
【０００２】
【従来の技術】
液晶装置等の電気光学装置に用いる基板上には、複数の画素電極、各画素電極をスイッチング制御するための薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）等の複数のスイッチング素子、各スイッチング素子に接続されたデータ線や走査線等の配線が設けられている。さらに、画素電極がマトリクス状に配置されて画像表示が行われる画像表示領域の周辺の周辺領域に、多数の素子から構成されるデータ線駆動回路、走査線駆動回路等の駆動回路が作り込まれた、いわゆる周辺回路内蔵型の電気光学装置が知られている。
【０００３】
この種の電気光学装置において、画像表示領域や周辺領域に形成される配線や回路素子が製造プロセス中に発生する静電気で破壊されないように、ガードリングなどと呼ばれる短絡配線によって配線間や回路素子間を短絡させておく技術が従来から採用されている。ただし、この配線が装置完成後までそのまま残っていては当該装置は機能しないため、このような配線や回路素子の形成と同時に、あるいは相前後して形成した短絡配線は、その後における製造工程のいずれかの段階で切断しなければならない。そして、この切断は、短絡配線の切断すべき部分に達する孔を開孔し、孔内に露出した短絡配線の一部をエッチングで除去することによって行われる。
【０００４】
ところで、絶縁体上に単結晶シリコン層からなる半導体層を形成し、その半導体層にトランジスタ素子等の半導体デバイスを形成するＳＯＩ（Silicon on Insulator）技術は、素子の高速化や低消費電力化、高集積化等の利点を有するものとして知られている。そこで、このＳＯＩ技術を用いて作製される単結晶シリコンＴＦＴを電気光学装置の周辺駆動回路に適用することが提案されている。これにより、小さい占有面積で能力の高い周辺駆動回路を実現することができる。一般に、ＳＯＩ技術を適用した電気光学装置を製造するには、支持基板に、単結晶シリコンなどからなる単結晶半導体層と絶縁体層もしくは単結晶半導体層のみによって構成されたデバイス形成層を貼り合わせ、研磨する等の方法により薄膜単結晶半導体層を形成し、その薄膜単結晶半導体層をＴＦＴ素子に形成している。特に支持基板として石英を用いた場合、ＳＯＱ（Silicon on Quartz）基板と呼ばれる。
【０００５】
【発明が解決しようとする課題】
多結晶シリコンＴＦＴを有する電気光学装置において、上記の静電気破壊防止用の短絡配線を設ける場合、通常はＴＦＴのゲート電極と同一の層で短絡配線を形成している。しかしながら、この短絡配線の構造を、単結晶シリコンからなるＳＯＩ（ＳＯＱ）基板、特に貼り合わせ基板を用いた電気光学装置に適用した場合、以下のような問題点が生じる。
【０００６】
図９（ａ）〜（ｃ）は、ＳＯＱ基板を用いた電気光学装置用基板に上記の短絡配線を適用した場合を示す断面図であって、短絡配線を形成した後、切断するまでの工程を順を追って示している。
図９（ａ）に示すように、石英基板５００上に下地絶縁膜５０１を介して単結晶シリコンからなる半導体層５０２が形成されている。この構成は、石英基板と単結晶シリコン基板とを各基板表面の絶縁膜同士で貼り合わせた貼り合わせ基板からなるものであり、したがって、完成した状態の下地絶縁膜５０１の内部には１点鎖線で示す貼り合わせ界面５０３が存在している。そして、半導体層５０２上にゲート絶縁膜５０４が形成され、ゲート電極層からなる短絡配線５０５が形成され、その上に第１層間絶縁膜５０６、誘電体膜５０７、第２層間絶縁膜５０８が順次積層されている。この基板は、例えば液晶装置用基板の一例を示しており、上記誘電体膜５０７は液晶セルの蓄積容量を構成するものである。
【０００７】
そして、図９（ｂ）に示すように、短絡配線５０５の切断すべき部分にあたる第２層間絶縁膜５０８、誘電体膜５０７、第１層間絶縁膜５０６を順次エッチングし、孔５０９を開孔する。この工程により、切断すべき部分の短絡配線５０５が孔５０９から露出する。次の工程でエッチングにより短絡配線５０５を確実に切断するためには短絡配線５０５の表面に層間絶縁膜が残存していてはならない。そのため、通常はオーバーエッチングを行って短絡配線５０５の表面を確実に露出させるようにする。ところが、通常、ゲート絶縁膜５０４の膜厚が非常に薄いため、層間絶縁膜のオーバーエッチングで短絡配線５０５の周囲のゲート絶縁膜５０４も同時にエッチングされて除去されてしまい、その下の半導体層５０２がむき出しの状態となる。
【０００８】
次に、短絡配線５０５を切断するためのエッチングを行うわけであるが、ゲート電極層には、例えばタングステンシリサイドと多結晶シリコンの積層膜からなるポリサイド構造が採用されることがあり、その場合、ゲート電極層、半導体層がともにシリコン系材料となる。しかも、半導体層の膜厚はゲート電極層の膜厚に比べてはるかに薄いのが通常である。したがって、図９（ｃ）に示すように、短絡配線５０５を切断すべくゲート電極層のエッチングを行うと、短絡配線５０５の周囲のむき出しとなった半導体層５０２がエッチングされ、さらにエッチングが下地絶縁膜５０１にまで進行する恐れがある。
【０００９】
ここで、ＳＯＩ（ＳＯＱ）基板を用いた場合、下地絶縁膜５０１の内部に貼り合わせ界面５０３があるため、仮にエッチャントが貼り合わせ界面にまで到達したとすると、貼り合わせ界面においてクラックが生じたり、膜剥がれが生じる恐れがあった。したがって、製造プロセス中の静電気破壊を防止するために短絡配線は重要なものであるが、多結晶シリコンプロセスで用いられている短絡配線の構造をＳＯＩ（ＳＯＱ）貼り合わせ基板に適用したのでは、クラックや膜剥がれによる信頼性の低下が大きな問題となる。
【００１０】
本発明は、上記の課題を解決するためになされたものであって、静電気破壊を防止するための短絡配線を備え、ＳＯＩ（ＳＯＱ）基板を用いた電気光学装置用基板において、短絡配線の切断工程に起因する信頼性の低下等の問題が生じることのない構造を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、本発明の電気光学装置用基板は、支持基板と、薄膜トランジスタを構成する半導体層をなす半導体基板とが貼り合わされた複合基板が用いられ、前記半導体層上にゲート絶縁膜を介して設けられたゲート電極層と、該ゲート電極層上に層間絶縁膜を介して設けられた導電層とを有し、画像表示部と周辺駆動回路部と外部接続端子部とを含む電気光学装置用基板であって、前記画像表示部、前記周辺駆動回路部、前記外部接続端子部の少なくともいずれか一つの周囲に、切断部を有する回路素子間あるいは配線間を短絡する短絡配線が設けられ、該短絡配線が前記導電膜からなることを特徴とする
【００１２】
従来の短絡配線がゲート電極層で形成されていたのに対し、本発明の構成では、層間絶縁膜を介してゲート電極層よりも上層側に位置する導電層で短絡配線を形成しており、しかも、層間絶縁膜はゲート絶縁膜に比べて膜厚が充分厚いため、短絡配線の切断工程において短絡配線を多少オーバーエッチングしたとしてもエッチャントが半導体層下の貼り合わせ界面まで達することがない。そのため、貼り合わせ界面でエッチングが進行してクラックや膜剥がれが発生することがなく、製造プロセスにおける静電気破壊を確実に防止することができるとともに、高い信頼性を有する電気光学装置用基板を得ることができる。
【００１３】
また、上記の構成において、短絡配線の切断部の下方にゲート電極層が位置するように設計することが望ましい。
この構成によれば、仮に厚い層間絶縁膜のエッチングが異常に進行し、層間絶縁膜の下面にまで達することがあっても、層間絶縁膜に対してエッチング耐性を有するゲート電極層がエッチングストッパーとして機能するので、エッチングが半導体層下の貼り合わせ界面にまで達するのを確実に防止することができる。
【００１４】
さらに、上記の構成において、ゲート電極層の下方に半導体層が位置するように設計することが望ましい。
この構成によれば、切断部下のゲート電極層に加えてその下の半導体層もエッチングストッパーとして機能させることができ、エッチングストッパーが二重に設けられた形態となるので、エッチングが貼り合わせ界面まで達するのをより確実に防止することができる。
【００１５】
前記短絡配線は、ＴＦＴのソース電極、ドレイン電極、ゲート電極の少なくともいずれか一つと電気的に接続されていることが望ましい。
この構成によれば、製造プロセス中の静電気の帯電によりＴＦＴが破壊されるのを防止することができる。
【００１６】
また、電気光学装置用基板が、画素電極と、該画素電極に電気的に接続されて電荷を蓄積する蓄積容量とを有している場合、前記短絡配線は、蓄積容量の一方の電極と電気的に接続されていることが望ましい。
この構成によれば、製造プロセス中の静電気の帯電により蓄積容量が破壊されるのを防止することができる。
【００１７】
前記複合基板を構成する支持基板としては、ガラス基板を用いてもよいし、石英基板を用いてもよい。また、前記半導体層として単結晶シリコンを用いることができる。
例えばガラス基板を用いた場合、安価な電気光学装置用基板を提供できるし、石英基板を用いた場合、製造プロセス中の高温工程に耐え得る基板となる。また半導体層として単結晶シリコンを用いた場合、キャリアの移動度が高いため、駆動能力に優れたＴＦＴを形成することができる。
【００１８】
本発明の電気光学装置用基板の製造方法は、支持基板と、薄膜トランジスタを構成する半導体層をなす半導体基板とが貼り合わされた複合基板が用いられ、前記半導体層上にゲート絶縁膜を介して設けられたゲート電極層と、該ゲート電極層上に第１層間絶縁膜を介して設けられた導電層とを有し、画像表示部と周辺駆動回路部と外部接続端子部とを含む電気光学装置用基板の製造方法であって、前記画像表示部、前記周辺駆動回路部、前記外部接続端子部の少なくともいずれか一つの周囲に前記導電層からなる回路素子間あるいは配線間を短絡する短絡配線を形成する工程と、前記短絡配線を覆う第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜を局所的にエッチングすることにより前記短絡配線の切断すべき部分を露出させる工程と、前記露出した前記短絡配線の切断すべき部分をエッチングすることにより前記短絡配線を切断する工程とを有することを特徴とする。
【００１９】
上記の製造方法によれば、短絡配線を形成した後、これを切断するまでの間、基板上の各種素子、配線等を静電気破壊から確実に保護することができる。このとき、上述したように、ゲート電極層よりも上層の導電層で短絡配線を形成しているので、短絡配線の切断工程においてエッチャントが半導体層下の貼り合わせ界面まで達することがなく、貼り合わせ界面でのクラックや膜剥がれが発生することがない。したがって、本方法によれば、信頼性に優れた電気光学装置用基板を得ることができる。なお、短絡配線の切断すべき部分を露出させる工程は、例えば通常の製造プロセスにおける導電層とその上の任意の導電層との間のコンタクトホールの形成工程と兼用することが、工程数を増やさない点で望ましい。
【００２０】
本発明の電気光学装置は、上記本発明の電気光学装置用基板を備えたことを特徴とする。本発明が適用できる電気光学装置としては、例えば画像表示部や周辺駆動回路部のスイッチング素子にＴＦＴを用いるものであればよく、液晶装置、有機エレクトロルミネッセンス装置等の例が挙げられる。
この構成によれば、信頼性が高く、表示能力に優れた電気光学装置を実現することができる。
【００２１】
本発明の電子機器は、上記本発明の電気光学装置を備えたことを特徴とする。
この構成によれば、信頼性が高く、表示能力に優れた電気光学装置からなる表示部を備えた電子機器を実現することができる。
【００２２】
【発明の実施の形態】
以下、本発明の一実施の形態を図１〜図７を参照して説明する。
本実施の形態では、本発明の電気光学装置の一例として、表示モードにＴＮモードを採用した透過型の液晶装置を例に挙げて説明する。
図１は液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図、図２はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図、図３は図２のＡ−Ａ’断面図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００２３】
［液晶セルの構成］
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９と当該画素電極９をスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａがＴＦＴ３０のソース領域に電気的に接続されている。また、ＴＦＴ３０のゲートには、走査線３ａが電気的に接続されており、所定のタイミングで走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。
【００２４】
画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオンすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された共通電極（後述する）との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極９と共通電極との間に形成される液晶容量と並列に蓄積容量７０が付加されている。
【００２５】
本実施の形態の液晶装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０において、基板本体１０Ａは、例えば石英基板からなる、また、対向基板２０において、基板本体２０Ａは、例えば石英基板、ガラス基板からなる。ＴＦＴアレイ基板１０には、画素電極９が設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。配向膜１６は、例えば、ポリイミド膜などの有機膜からなる。また、ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０と反対側には、偏光子１７が設けられている。特に本実施の形態においては、ＴＦＴアレイ基板１０は、石英基板と単結晶シリコン基板とを貼り合わせた複合基板（ＳＯＱ基板）から形成されており、ＴＦＴ３０を構成する半導体層として単結晶シリコンが用いられている。
【００２６】
他方、対向基板２０には、基板本体２０Ａ上の全面にわたって共通電極２１が設けられ、共通電極２１の下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。共通電極２１は、例えばＩＴＯ膜などの透明導電性膜からなる。配向膜２２は、ポリイミド膜などの有機膜からなる。また、対向基板２０の基板本体２０Ａの液晶層５０と反対側には、偏光子２４が設けられている。
【００２７】
このように構成され、画素電極９と共通電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に液晶が封入され、液晶層５０が形成されている。液晶層５０は、画素電極９からの電界が印加されていない状態で、配向膜１６および２２により所定の配向状態をとる。また、液晶層５０は、例えば一種または数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０および対向基板２０をそれらの周辺で貼り合わせるためのものであり、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤からなり、両基板間の距離を所定値とするためのグラスファイバーあるいはガラスビーズ等のギャップ材が混入されている。
【００２８】
図３において、画素スイッチング用のＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、半導体層１ａの低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８２および高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。第１層間絶縁膜４１上には中継導電膜７１ａ、７１ｂ、容量線３００が形成されており、これらの上には、中継導電膜７１ａおよび７１ｂへ夫々通じるコンタクトホール８１およびコンタクトホール８が各々開孔された第２層間絶縁膜４２が形成されている。
【００２９】
図２に示すように、ＴＦＴアレイ基板１０上に、矩形状の画素電極９（点線部９Ａにより輪郭が示されている）が複数、マトリクス状に設けられており、画素電極９の縦横の境界に各々沿ってデータ線６ａおよび走査線３ａが設けられている。また、半導体層１ａのうち、図２中右上がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。なお、走査線３ａとしては、多結晶シリコンや非晶質シリコン、単結晶シリコン膜などのシリコン膜や、ポリサイド構造やシリサイド構造の膜が用いられている。
【００３０】
図２および図３に示すように、本実施の形態では、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅと画素電極９とに電気的に接続された画素電位側容量電極としての中継導電膜７１ａと、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。また、蓄積容量７０は、遮光膜としての機能も有している。
【００３１】
中継導電膜７１ａは、導電性のポリシリコン膜などからなり、容量線３００を構成する第２膜７３と比較して光吸収性が高く、第２膜７３とＴＦＴ３０との間に配置された光吸収層としての機能を持つ。さらに、中継導電膜７１ａは、画素電極９とＴＦＴ３０との導通を中継する機能を果たしている。また、容量線３００は、第１膜７２と第２膜７３とが積層形成された多層膜からなり、それ自体が遮光膜として機能する。第１膜７２は、第２膜７３とＴＦＴ３０との間に配置された光吸収層としての機能を持ち、例えば、膜厚５０〜１５０ｎｍ程度の導電性を持つ多結晶、非晶質、単結晶のシリコン膜等から形成されている。また、第２膜７３は、ＴＦＴ３０の上側において入射光からＴＦＴ３０を遮光する遮光層としての機能を持ち、例えば、膜厚１５０ｎｍ程度のＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリサイドや、これらを積層したもの、あるいはＡｌ等の高融点金属でない金属などからなる。
【００３２】
中継導電膜７１ａと容量線３００との間には、図３に示すように、誘電体膜７５が配置されている。誘電体膜７５は、例えば、膜厚５〜２００ｎｍ程度の比較的薄い酸化シリコン膜や、窒化シリコン膜、窒化酸化膜、あるいは、それらの積層膜から構成される。なお、誘電体膜７５は、蓄積容量７０を増大させる観点から、膜の信頼性が十分に得られる限りにおいて薄い程良い。
【００３３】
容量線３００は、平面的に見て、走査線３ａに沿ってストライプ状に延びる本線部分を含み、この本線部分からＴＦＴ３０に重なる個所が、図２中、上下に突出している。そして、図２中、縦方向に延びるデータ線６ａと横方向に延びる容量線３００とが交差する領域に、ＴＦＴアレイ基板１０上におけるＴＦＴ３０が配置されている。すなわち、ＴＦＴ３０は、対向基板側から見て、データ線６ａと容量線３００とにより二重に覆われている。そして、相交差するデータ線６ａと容量線３００とにより、平面的に見て格子状の遮光層が構成されており、各画素の開口領域を規定している。
【００３４】
容量線３００は、画素電極９が配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（後述する）や、画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路（後述する）に供給される正電源や負電源の定電位源でもよいし、対向基板２０の共通電極２１に供給される定電位でも構わない。
【００３５】
さらに、画素スイッチング用のＴＦＴ３０の下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等でＴＦＴ３０の特性の変化を防止する機能を有する。ＴＦＴアレイ基板１０上におけるＴＦＴ３０の下側には、上述した第２膜７３と同様の材質などからなる下側遮光膜１１ａが格子状に設けられている。下側遮光膜１１ａは、容量線３００およびデータ線６ａの幅よりも狭く形成され、容量線３００およびデータ線６ａよりも一回り小さく形成されている。そして、ＴＦＴ３０のチャネル領域１ａは、低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃとの接合部を含めて、下側遮光膜１１ａの交差領域内に位置する。
【００３６】
図２および図３に示すように、Ａｌ等の金属からなるデータ線６ａは、コンタクトホール８１を介して中継接続用の中継導電膜７１ｂに接続されており、中継導電膜７１ｂは、コンタクトホール８２を介して、単結晶シリコン膜からなる半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。なお、中継導電膜７１ｂは、中継導電膜７１ａと同一の膜から同時形成される。また、画素電極９は、中継導電膜７１ａを中継することにより、第３層間絶縁膜７、第２層間絶縁膜４２を貫通するコンタクトホール８および第１層間絶縁膜４１を貫通するコンタクトホール８３を介して、半導体層１ａのうち高濃度ドレイン領域１ｅと電気的に接続されている。
【００３７】
［液晶装置の全体構成］
以上のように構成された液晶装置の全体構成を図４および図５を参照して説明する。なお、図４は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図５は、図４のＨ−Ｈ’線に沿う断面図である。
【００３８】
図４に示すように、ＴＦＴアレイ基板１０上には、シール材５２がその縁に沿って設けられており、その内側に並行して画像表示部１０ａの周辺を規定する額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路２０１および外部回路接続端子２０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。さらにＴＦＴアレイ基板１０の残る一辺には、画像表示部１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。
【００３９】
また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図５に示すように、図４に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【００４０】
なお、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路２０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００４１】
［短絡配線の構成］
以下、本発明の特徴点である短絡配線の構成とその切断プロセスの流れを、図６、図７を参照して説明する。
図６は、容量線３００と同一膜からなる短絡配線のＴＦＴアレイ基板上のレイアウトを示す模式的な平面図であり、図７は、このような短絡配線の切断プロセスにおける各工程における切断用開孔の近傍の断面を拡大視した工程図である。なお、図７において図３の断面図と同一の層には同一の符号を付す。
【００４２】
図６に示すように、本実施の形態の液晶装置は、ＴＦＴ３０、蓄積容量７０等の回路素子や各種配線が、製造プロセス中に発生する静電気により破壊されないように、容量線３００と同一の膜からなる短絡配線４０１によって回路素子間や配線間が短絡されている。ＴＦＴアレイ基板１０上においては、走査線駆動回路１０４、データ線駆動回路２０１、画像表示部１０ａを全て含む最外周に短絡配線４０１が設けられるとともに、走査線駆動回路１０４とデータ線駆動回路２０１とを個別に囲むように短絡配線４０１が設けられている。さらに、最外周の短絡配線４０１と外部回路接続端子２０２との間、および外部回路接続端子２０２間を短絡させるように短絡配線４０１が設けられている。さらに、上述のサンプリング回路、プリチャージ回路、検査回路等を設けた場合には、これらの回路の周囲にも短絡配線を設けることが望ましい。
【００４３】
ただし、これらの短絡配線４０１が装置完成後までそのまま残ったのでは、当該液晶装置は機能しないことになる。このため、製造プロセスの途中の工程で短絡配線４０１を形成し、また、途中の工程でその短絡配線４０１を切断することになる。本実施の形態では、容量線３００と同時に短絡配線４０１を形成し、データ線６ａを形成するためのエッチングの後で切断する。すなわち、本実施の形態の液晶装置は、容量線形成工程からデータ線形成工程までのプロセス中は、短絡配線４０１の存在によって回路素子や配線、端子等が静電気破壊から保護される構成になっている。図６において、短絡配線４０１の切断部４０２を図中「×」印で示してある。
【００４４】
以下、断面構造を説明しながら、短絡配線４０１の切断プロセスについて説明する。
まず、短絡配線４０１の部分の断面構造は、図７（ａ）に示すように、石英基板等からなる基板本体１０Ａの上に形成された下地絶縁膜１２上に、単結晶シリコンからなる半導体層１ａ、ゲート絶縁膜２、シリコン膜等からなるゲート電極層１３（走査線層）が順次積層されている。なお、下地絶縁膜１２中に貼り合わせ界面１９が存在している。そして、ゲート電極層１３上に第１層間絶縁膜４１、誘電体膜７５が積層され、誘電体膜７５上に容量線３００と同一の膜、すなわちシリコン膜等からなる第１膜７２と、金属膜等からなる第２膜７３の積層膜で構成される短絡配線４０１が形成されている。さらに、短絡配線４０１が第２層間絶縁膜４２で覆われている。
【００４５】
次に、データ線６ａを中継導電膜７１ｂに接続するためのコンタクトホール８１を開孔する工程で同時に第２層間絶縁膜４２をエッチングすることにより、図７（ｂ）に示すように、短絡配線４０１の表面を露出させる孔１４を形成する。このとき、オーバーエッチングを行って短絡配線４０１の表面を確実に露出させるようにする。このとき、短絡配線４０１の周囲の第１層間絶縁膜４１の表面が若干エッチングされる。
【００４６】
次に、第２層間絶縁膜４２上のＡｌ等の金属膜をエッチングしてデータ線６ａを形成した後、図７（ｃ）に示すように、エッチャントを切り替えて第１膜７２と第２膜７３の積層膜からなる短絡配線４０１をエッチング、切断する。
【００４７】
従来の短絡配線がゲート電極層で形成されていたのに対し、本実施の形態の構成では、第１層間絶縁膜４１を介してゲート電極層１３よりも上層側に位置する容量線３００と同一の導電層で短絡配線４０１を形成しており、しかも、第１層間絶縁膜４１はゲート絶縁膜２に比べてはるかに膜厚が厚いため、短絡配線４０１の切断工程において短絡配線４０１を多少オーバーエッチングしたとしてもエッチャントが半導体層１ａ下の下地絶縁膜１２中の貼り合わせ界面１９まで達することがない。そのため、貼り合わせ界面１９でエッチングが進行してクラックや膜剥がれが発生することがなく、製造プロセスにおける走査線駆動回路、データ線駆動回路、画像表示部等を構成する素子や配線、外部回路接続端子等の静電気破壊を確実に防止できるとともに、高い信頼性を有する液晶装置を得ることができる。
【００４８】
さらに、短絡配線４０１の切断部４０２の下方には、ゲート電極層１３と半導体層１ａとが位置しており、これら２層の膜がエッチングストッパーとして機能するので、仮に厚い第１層間絶縁膜４１のエッチングが異常に進行し、第１層間絶縁膜４１の下面にまで達することがあっても、第１層間絶縁膜４１に対してエッチング耐性を有するゲート電極層１３と半導体層１ａとがエッチングが半導体層１ａ下の貼り合わせ界面１９にまで達するのを確実に防止する。
【００４９】
［電子機器］
以上説明した各実施形態における液晶装置は、プロジェクタに適用できる。以下に、上述した液晶装置をライトバルブとして用いたプロジェクタについて説明する。
図８は、このプロジェクタを示す概略構成図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、内部に配置された３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
【００５０】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態に係る液晶装置と同様であり、画像信号を入力する処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。また、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。
【００５１】
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによりそれぞれ変調された光は、ダイクロイックプリズム１１１２に３方向から入射する。そして、このダイクロイックプリズム１１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン１１２０には、投射レンズ１１１４によってカラー画像が投射されることとなる。
【００５２】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態では、容量線と同一の膜を用いて短絡配線としたが、短絡配線に使用できる膜としてはゲート電極層よりも上の導電膜であれば必ずしも容量線に限ることはなく、例えば中継導電膜７１ａ，７１ｂと同一の膜、データ線６ａと同一の膜などを用いることができる。ただし、短絡配線をなるべく早い時期から機能させたいという観点から、製造プロセスの初期に短絡配線を形成することが望ましい。また、上記実施の形態で述べたＴＦＴアレイ基板の構成要素、材料、膜厚等の具体的な記載はほんの一例に過ぎず、適宜変更が可能である。
【００５３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、ＳＯＩ（ＳＯＱ）基板を用いた短絡配線の切断工程において貼り合わせ界面でエッチングが進行してクラックや膜剥がれが発生することがない。そのため、製造プロセスにおける走査線駆動回路、データ線駆動回路、画像表示部等を構成する素子や配線、外部回路接続端子等の静電気破壊を確実に防止できるとともに、高い信頼性を有する電気光学装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の液晶装置の画像表示領域を構成する複数の画素における各種素子、配線等の等価回路図である。
【図２】同、液晶装置を構成するＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’線に沿う断面図である。
【図４】同、液晶装置の全体構成を示す平面図である。
【図５】図４のＨ−Ｈ’線に沿う断面図である。
【図６】同、液晶装置に用いられている短絡配線のＴＦＴアレイ基板上のレイアウトを示す模式的な平面図である。
【図７】同、短絡配線の切断プロセスにおける各工程における開孔近傍の断面を拡大視した工程図である。
【図８】同、液晶装置を用いたプロジェクタを示す概略構成図である。
【図９】従来の構成の短絡配線の切断プロセスにおける各工程における開孔近傍の断面を拡大視した工程図である。
【符号の説明】
１０ＴＦＴアレイ基板（電気光学装置用基板）
１０ａ画像表示部
１２下地絶縁膜
１３ゲート電極層
１４（短絡配線切断用の）孔
１９貼り合わせ界面
３０ＴＦＴ（薄膜トランジスタ）
７２第１膜
７３第２膜
１０４走査線駆動回路
２０１データ線駆動回路
２０２外部回路接続端子
３００容量線
４０１短絡配線
４０２切断部

Claims

支持基板と、薄膜トランジスタを構成する半導体層をなす半導体基板とが貼り合わされた複合基板が用いられ、前記半導体層上にゲート絶縁膜を介して設けられたゲート電極層と、該ゲート電極層上に層間絶縁膜を介して設けられた導電層とを有し、画像表示部と周辺駆動回路部と外部接続端子部とを含む電気光学装置用基板であって、
前記画像表示部、前記周辺駆動回路部、前記外部接続端子部の少なくともいずれか一つの周囲に、切断部を有する回路素子間あるいは配線間を短絡する短絡配線が設けられ、該短絡配線が前記導電膜からなることを特徴とする電気光学装置用基板。
前記短絡配線の切断部の下方に前記ゲート電極層が存在していることを特徴とする請求項１に記載の電気光学装置用基板。
前記ゲート電極層の下方に前記半導体層が存在していることを特徴とする請求項２に記載の電気光学装置用基板。
前記短絡配線が、前記薄膜トランジスタのソース電極、ドレイン電極、ゲート電極の少なくともいずれか一つと電気的に接続されていることを特徴とする請求項１ないし３のいずれか一項に記載の電気光学装置用基板。
画素電極と、該画素電極に電気的に接続された蓄積容量とを有し、前記短絡配線が前記蓄電容量の一方の電極と電気的に接続されていることを特徴とする請求項１ないし４のいずれか一項に記載の電気光学装置用基板。
前記支持基板がガラス基板であることを特徴とする請求項１ないし５のいずれか一項に記載の電気光学装置用基板。
前記支持基板が石英基板であることを特徴とする請求項１ないし５のいずれか一項に記載の電気光学装置用基板。
前記半導体層が単結晶シリコン層であることを特徴とする請求項１ないし７のいずれか一項に記載の電気光学装置用基板。
支持基板と、薄膜トランジスタを構成する半導体層をなす半導体基板とが貼り合わされた複合基板が用いられ、前記半導体層上にゲート絶縁膜を介して設けられたゲート電極層と、該ゲート電極層上に第１層間絶縁膜を介して設けられた導電層とを有し、画像表示部と周辺駆動回路部と外部接続端子部とを含む電気光学装置用基板の製造方法であって、
前記画像表示部、前記周辺駆動回路部、前記外部接続端子部の少なくともいずれか一つの周囲に前記導電層からなる回路素子間あるいは配線間を短絡する短絡配線を形成する工程と、
前記短絡配線を覆う第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜を局所的にエッチングすることにより前記短絡配線の切断すべき部分を露出させる工程と、
前記露出した前記短絡配線の切断すべき部分をエッチングすることにより前記短絡配線を切断する工程とを有することを特徴とする電気光学装置用基板の製造方法。
請求項１ないし８のいずれか一項に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
請求項１０に記載の電気光学装置を備えたことを特徴とする電子機器。