[go: up one dir, main page]

JP4253475B2 - 発光素子駆動用半導体装置 - Google Patents

発光素子駆動用半導体装置 Download PDF

Info

Publication number
JP4253475B2
JP4253475B2 JP2002196381A JP2002196381A JP4253475B2 JP 4253475 B2 JP4253475 B2 JP 4253475B2 JP 2002196381 A JP2002196381 A JP 2002196381A JP 2002196381 A JP2002196381 A JP 2002196381A JP 4253475 B2 JP4253475 B2 JP 4253475B2
Authority
JP
Japan
Prior art keywords
emitting element
light emitting
semiconductor device
substrate
relay terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002196381A
Other languages
English (en)
Other versions
JP2004039932A (ja
Inventor
潔 立石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP2002196381A priority Critical patent/JP4253475B2/ja
Priority to US10/429,525 priority patent/US7095060B2/en
Publication of JP2004039932A publication Critical patent/JP2004039932A/ja
Application granted granted Critical
Publication of JP4253475B2 publication Critical patent/JP4253475B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Optical Head (AREA)
  • Semiconductor Lasers (AREA)
  • Moving Of The Head For Recording And Reproducing By Optical Means (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、光ディスクプレーヤの光ピックアップの光源としてのレーザダイオード等の発光素子を駆動する半導体装置に関する。
【０００２】
【従来技術】
光ピックアップに用いられ得る発光素子と当該発光素子を駆動する駆動用半導体装置は、通常、各々別工程で作成される。それ故、発光装置を形成するには、発光素子を駆動用半導体装置の出力端子に電気的に接続しなければならない。
例えばレーザダイオードが発光素子として使用される場合、図１に示す如く、キャンパッケージに封止された発光素子２が、位置決め自在となるべく、可撓性プリント基板３の配線４を介して発光素子駆動用半導体装置５に接続されている。
【０００３】
【発明が解決しようとする課題】
近年、追記型光ディスク及び書き込み型光ディスク等の光記録媒体への情報記録を高速で且つ高密度にて実行することが要求されている故、レーザ光源である発光素子を高速でオンオフ駆動する必要がある。
しかしながら、上記の如き発光装置において、発光素子と半導体装置との間に設けられた可撓性プリント基板の配線が分布定数回路として作用する故に、高速で電流の切替を実施すると、切替時に発光素子へ供給される電流の電流値が安定しないリンギングが発生し、発光素子からの光パルスにノイズが生ずるという問題が１例として挙げられる。
【０００４】
【課題を解決するための手段】
請求項１に記載の発光素子駆動用半導体装置は、基板と、前記基板に担持されて発光素子を駆動するＩＣチップと、を含む発光素子駆動用半導体装置であって、前記基板の非周縁部に設けられて前記発光素子への駆動電流を中継する中継端子と、前記中継端子と前記ＩＣチップの駆動電流出力端子とを接続する接続電流路と、前記ＩＣチップ、前記中継端子及び前記接続電流路を覆う樹脂層と、を含み、前記樹脂層上であり且つ前記中継端子の近傍において、前記発光素子を担持する担持領域を有することを特徴とする。
【０００５】
【発明の実施の形態】
本発明の実施例を、添付図面を参照しつつ詳細に説明する。
図２に示す如く、本発明による半導体装置５において、基板６が、発光素子駆動用のＩＣチップ７を担持領域１０若しくはその近傍で担持している。ＩＣチップ７内には、発光素子（図示せず）を駆動するためのＩＣパターン回路（図示せず）が設けられており、例えば発光中心波長が略４０５ｎｍに設定された青紫色レーザダイオード（図示せず）を駆動する駆動回路が含まれている。基板６の担持領域１０若しくはその近傍であり、且つ基板６の非周縁部に、発光素子の端子に接続されるべく中継端子８が形成されている。ＩＣチップ７への電源供給や制御指令の供給等をなすための端子群９が基板６の周縁部に設けられている。
【０００６】
中継端子８及びＩＣ駆動用の端子群９は、印刷法等を用いて基板６に形成される。中継端子８及びＩＣ駆動用の端子群９の各々とＩＣチップ７は、ワイヤボンディング１１によって電気的に接続される。本実施例では、接続電流路としてワイヤボンディング１１を用いているが、これに限定されず、例えばフリップチップボンディングやＴＡＢ（Tape automated bonding）等の金属細線を用いない手段を使用しても良い。
【０００７】
図３に示す如く、基板６のＩＣチップ７が実装された面は、モールド樹脂層１２によって封止されている。貫通孔１３が中継端子８自体もしくはその近傍で、基板６及びモールド樹脂層１２を貫通している。貫通孔１３の内壁１４には中継端子８の１部が露出している。この貫通孔１３は、発光素子の端子が挿通可能な大きさ及び形状にされている。なお、貫通孔１３の内壁１４に導電性材料を更に配して、中継端子８の延長部が内壁１４に延在するようにしても良い。
【０００８】
貫通孔１３は、図２に示す如く基板６を貫通する貫通孔１３ａを予め設け、且つモールド樹脂層１２で封止する際に貫通孔１３ａに一致する位置に適切な形状及び大きさの部材（図示せず）を配置して樹脂封止工程を実施し、当該工程終了後に当該部材を除去するなどの方法で形成され得る。
図４に示す如く、半導体装置５には、発光素子２が実装されて発光装置１が形成される。半導体装置５の貫通孔１３に発光素子２の端子１５が各々挿通され且つハンダ１６によって中継端子８と電気的に接続されて、発光装置１が形成される。かかる構成によって、発光素子２と半導体装置５の間に配線を設けることなく両者を電気的に接続することが可能となる。
【０００９】
なお、中継端子８の数は、実装される発光素子の端子の数に依存する。
また、半導体装置５は、基板６をトランスファーモールド法によって封止しても良い。トランスファーモールド法を使用する場合、基板６の両面が樹脂で封止され得る。更に、基板６は、ハーメチックシールを用いて封止しても良い。
【００１０】
半導体装置５には、更に位置調整手段が形成され得る。当該位置調整手段は、例えば、図２に示す如く、基板６の四隅に設けたノッチ１７である。ノッチ１７は、位置調整用ジグ（図示せず）に対応する。当該ジグにより、半導体装置５が実装された発光素子２と共に位置決めされ得る。位置決め調整は、例えば発光装置１の発光素子２を発光させた状態で、レンズ等の外部の光学素子に対して光軸が合うように実施される。つまり、当該位置調整手段は、発光装置の発光素子から出射する光の光軸を調整する手段に使用される。
光軸調整後、発光装置１は固定手段を用いて発光装置用フレーム（図示せず）に固定される。当該固定手段として、接着剤が使用され得る。なお、図２に示す如く、基板６に固定用貫通孔１８を設け、固定用貫通孔１８にネジを挿入して当該フレームに固定しても良い。
【００１１】
図５に示した変形例としての半導体装置５においては、中継端子８が、基板６に設けられた導電性材料が充填された孔すなわちスルーホール１９を介してパッド２０に接続されている。パッド２０は、発光素子（図示せず）の端子に接続され得る。例えば、当該発光素子は、ハンダ、バンプ及び異方性導電性膜等を用いてパッド２０に接続及び固定され得る。上記の如き半導体装置は、表面実装型の発光素子を容易に実装することが出来る。上記した部分以外は、図２乃至図４に示した半導体装置５と同様である。
【００１２】
当該変形例において、当該発光素子の光軸調整は、半導体装置５に発光素子を実装する際に実施しても良い。この場合における光軸調整は、半導体装置５を発光装置用フレーム（図示せず）に固定した後に、当該発光素子の端子と中継端子８とを接触させた状態で、当該発光素子を発光させて実施する。光軸調整終了後に、当該発光素子と当該半導体装置５は、ハンダを用いて接続及び固定され得る。
【００１３】
なお図５において、中継端子８は基板６にスルーホール１９を設けることとしたが、モールド樹脂層１２にスルーホールを設けて、パッドをモールド樹脂層の表面に露出せしめても良い。
【００１４】
上記の如く、基板と、前記基板に担持されて発光素子を駆動するＩＣチップと、を含む発光素子駆動用半導体装置であって、前記基板の非周縁部に設けられて前記発光素子への駆動電流を中継する中継端子と、前記中継端子と前記ＩＣチップの駆動電流出力端子とを接続する接続電流路と、を含み、前記中継端子の近傍において、前記基板が前記発光素子を担持する担持領域を有することを特徴とする半導体装置によれば、発光素子と発光素子駆動用半導体装置の間の配線長が短くなる故に、配線の低インピーダンス化が図れる。
【図面の簡単な説明】
【図１】従来の発光装置の平面図である。
【図２】本発明による発光素子駆動用半導体装置の平面図である。
【図３】本発明による発光素子駆動用半導体装置の断面図である。
【図４】発光素子を載置した状態の本発明による発光素子駆動用半導体装置の断面図である。
【図５】本発明による発光素子駆動用半導体装置の変形例の断面図である。
【符号の説明】
１ 発光装置
２ 発光素子
５ 半導体装置
６ 基板
７ ＩＣチップ
８ 中継端子
１０ 担持領域
１１ ワイヤボンディング
１２ モールド樹脂層
１３ 貫通孔
１７ ノッチ
１８ 固定用貫通孔
２０ パッド

Claims (7)

  1. 基板と、前記基板に担持されて発光素子を駆動するＩＣチップと、を含む発光素子駆動用半導体装置であって、
    前記基板の非周縁部に設けられて前記発光素子への駆動電流を中継する中継端子と、
    前記中継端子と前記ＩＣチップの駆動電流出力端子とを接続する接続電流路と、
    前記ＩＣチップ、前記中継端子及び前記接続電流路を覆う樹脂層と、を含み、
    前記樹脂層上であり且つ前記中継端子の近傍において、前記発光素子を担持する担持領域を有することを特徴とする半導体装置。
  2. 前記接続電流路は、ワイヤボンディングであることを特徴とする請求項１記載の半導体装置。
  3. 前記中継端子自体もしくはその近傍において、前記基板に前記発光素子の端子が挿通可能な貫通孔が設けられていることを特徴とする請求項１記載の半導体装置。
  4. 前記中継端子が前記発光素子の端子を支持するように設けられていることを特徴とする請求項１記載の半導体装置。
  5. 前記基板に位置調整手段が設けられていることを特徴とする請求項１記載の半導体装置。
  6. 前記位置調整手段は、前記基板の縁部に設けられたノッチであることを特徴とする請求項５記載の半導体装置。
  7. 前記基板は、少なくとも１つの固定用貫通孔を有することを特徴とする請求項１記載の半導体装置。
JP2002196381A 2002-07-04 2002-07-04 発光素子駆動用半導体装置 Expired - Fee Related JP4253475B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002196381A JP4253475B2 (ja) 2002-07-04 2002-07-04 発光素子駆動用半導体装置
US10/429,525 US7095060B2 (en) 2002-07-04 2003-05-05 Unit for driving light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002196381A JP4253475B2 (ja) 2002-07-04 2002-07-04 発光素子駆動用半導体装置

Publications (2)

Publication Number Publication Date
JP2004039932A JP2004039932A (ja) 2004-02-05
JP4253475B2 true JP4253475B2 (ja) 2009-04-15

Family

ID=29997046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002196381A Expired - Fee Related JP4253475B2 (ja) 2002-07-04 2002-07-04 発光素子駆動用半導体装置

Country Status (2)

Country Link
US (1) US7095060B2 (ja)
JP (1) JP4253475B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004013733B4 (de) * 2004-03-18 2006-04-06 Infineon Technologies Ag Halbleiterbauteil in Stapelbauweise mit einem optisch aktiven Halbleiterchip und Verfahren zu seiner Herstellung
KR100576881B1 (ko) * 2005-01-03 2006-05-10 삼성전기주식회사 반도체 레이저 다이오드장치 및 그 제조방법
US7253528B2 (en) * 2005-02-01 2007-08-07 Avago Technologies General Ip Pte. Ltd. Trace design to minimize electromigration damage to solder bumps
KR101249989B1 (ko) * 2006-11-07 2013-04-01 삼성디스플레이 주식회사 광원 유닛과 이를 포함한 백라이트 유닛 및 액정표시장치
EP3168874B1 (en) 2015-11-11 2020-09-30 Lipac Co., Ltd. Semiconductor chip package with optical interface
KR101964853B1 (ko) * 2015-11-11 2019-04-02 주식회사 지파랑 광 인터페이스를 가지는 반도체 칩 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
JP3420435B2 (ja) * 1996-07-09 2003-06-23 松下電器産業株式会社 基板の製造方法、半導体装置及び半導体装置の製造方法
US6712529B2 (en) * 2000-12-11 2004-03-30 Rohm Co., Ltd. Infrared data communication module and method of making the same
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
US20040004227A1 (en) 2004-01-08
US7095060B2 (en) 2006-08-22
JP2004039932A (ja) 2004-02-05

Similar Documents

Publication Publication Date Title
KR100733242B1 (ko) 측면 밀봉부재가 형성된 ｍｅｍｓ 패키지 및 그 제조 방법
US6635956B2 (en) Semiconductor device, semiconductor module and hard disk
JP4253475B2 (ja) 発光素子駆動用半導体装置
KR20200094286A (ko) 레이저를 포함하는 반도체 칩 본딩용 픽업장치 및 이를 이용한 본딩방법
JP3634735B2 (ja) 半導体装置および半導体モジュール
JP3239640B2 (ja) 半導体装置の製造方法および半導体装置
JP2006100753A (ja) 半導体モジュールおよびその製造方法
JPH09148675A (ja) 光モジュールの実装構造
US8589964B2 (en) Cooling arrangement for an optical pick-up
JP2002100016A (ja) ヘッドサスペンションアッセンブリ
JPH06244304A (ja) リードレスチップキャリアパッケージ
JP2003162875A (ja) 磁気ヘッド及びその製造方法
CN214672613U (zh) 一种扇出型封装结构
JP2817712B2 (ja) 半導体装置及びその実装方法
KR100903709B1 (ko) 반도체 레이저 장치 및 그 제조 방법
JP2005285886A (ja) 光半導体パッケージ及びその製造方法
JP2003309314A (ja) 集積光学素子及びその製造方法
WO2011158949A1 (ja) 光ピックアップ装置、光ディスク装置およびその製造方法
JP2002353549A (ja) 半導体レーザ装置およびその製造方法
JP4018845B2 (ja) 電子部品の実装構造体
US20080137700A1 (en) Semiconductor Laser Device and Method for Manufacturing Same
JP2001156380A (ja) チップ型半導体レーザ装置
JP2001051290A (ja) 電気光学装置及びその製造方法
JP4692272B2 (ja) レーザ集積装置及び光ピックアップ装置
JPH0966519A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090126

R150 Certificate of patent or registration of utility model

Ref document number: 4253475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees