[go: up one dir, main page]

JP4249349B2 - Solid-state imaging device - Google Patents

Solid-state imaging device Download PDF

Info

Publication number
JP4249349B2
JP4249349B2 JP28733299A JP28733299A JP4249349B2 JP 4249349 B2 JP4249349 B2 JP 4249349B2 JP 28733299 A JP28733299 A JP 28733299A JP 28733299 A JP28733299 A JP 28733299A JP 4249349 B2 JP4249349 B2 JP 4249349B2
Authority
JP
Japan
Prior art keywords
transfer
pixel
photoelectric conversion
plan
ccd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28733299A
Other languages
Japanese (ja)
Other versions
JP2001111024A (en
Inventor
和行 益金
和廣 川尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP28733299A priority Critical patent/JP4249349B2/en
Publication of JP2001111024A publication Critical patent/JP2001111024A/en
Application granted granted Critical
Publication of JP4249349B2 publication Critical patent/JP4249349B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、エリア・イメージセンサとして利用される固体撮像装置に係り、特に、フレームトランスファー型の固体撮像装置に関する。
【0002】
【従来の技術】
CCD(電荷結合素子)の量産技術が確立されて以来、CCD型の固体撮像装置をエリア・イメージセンサとして利用したビデオカメラ、電子スチルカメラ等が急速に普及している。CCD型の固体撮像装置は、その構造により何種類かに分類されるが、その一つに、フレームトランスファー型の固体撮像装置(以下、この固体撮像装置を「FT−CCD」と略記する。)がある。
【0003】
FT−CCDでは、半導体基板の一表面に感光部が設定され、当該感光部の外側に出力転送路が形成される。感光部と出力転送路との間に1フレーム分のCCD蓄積部等が設けられるタイプのFT−CCDと、感光部の外側に出力転送路が直ぐ繋がったタイプのFT−CCDとがある。
【0004】
所定本数の電荷転送チャネルが、半導体基板に形成される。個々の電荷転送チャネルは、感光部を一定の方向DV に横断して、前記の出力転送路に達する。また、前記の方向DV と平面視上交差する方向DH に沿って、電荷転送チャネルの各々を平面視上横断する複数本の転送電極が、半導体基板上に電気絶縁膜を介して形成される。
【0005】
電荷転送チャネルと転送電極との平面視上の交差部それぞれが、1つの電荷転送段として機能する。このため、前記複数本の転送電極は、相隣るもの同士が互いに隣接する。
【0006】
FT−CCDは、感光部に形成されている電荷転送段の一部が画素用の光電変換素子(フォトダイオード)としても利用される固体撮像装置である。このため、画素用の光電変換素子として利用しようとする電荷転送段を形成するための転送電極は、所望の光透過性を有する(この転送電極を「画素用透明転送電極」という。)。通常、電荷転送チャネルと画素用透明転送電極との平面視上の交差部の全てが、画素用光電変換素子として利用される。
【0007】
画素用光電変換素子での光電変換によって生じた信号電荷を当該画素用光電変換素子に蓄積させ、かつ、当該信号電荷を出力転送路に向けて転送するために、信号電荷の転送のためだけに利用される電荷転送段が形成される。この電荷転送段は、前記の方向DV に沿って相隣る2つの画素用光電変換素子の間に形成される。
【0008】
換言すれば、信号電荷の転送のためだけに利用される電荷転送段を形成するための転送電極(この転送電極を「転送専用転送電極」という。)が、前記の方向DV に沿って相隣る2本の画素用透明転送電極の間に必要本数配設される。例えば、信号電荷の転送を4相の駆動パルスを用いて行う場合には、相隣る2個の画素用光電変換素子の間に信号電荷の転送のためだけに利用される電荷転送段が3つ形成される。
【0009】
画素用透明転送電極の各々にポテンシャルウェル形成用の高レベル電圧が印加され、かつ、転送専用転送電極にポテンシャルバリア形成用の低レベル電圧が印加された状態で各画素用光電変換素子に光が入射すると、当該画素用光電変換素子に信号電荷が蓄積される。これらの信号電荷は、例えば4相の駆動パルスを転送電極(画素用透明転送電極および転送専用転送電極)の各々に印加することにより、出力転送路へ向けて転送される。
【0010】
出力部が、出力転送路の一端に接続されている。出力部は、出力転送路から信号電荷を受け取り、この信号電荷を信号電圧に変換し、さらに、増幅する。
【0011】
FT−CCDは、電荷転送段の一部が画素用の光電変換素子を兼ねていることから、インターライン転送型の固体撮像装置に比べて画素密度を高めやすいという利点を有する。画素密度が高まれば、再生画像の画質を向上させやすい。また、個々の画素の開口率を容易に高めることができるので、解像度を高めやすいという利点を有する。さらに、CCD蓄積部が設けられないタイプのFT−CCDは、チップサイズを小型化しやすいという利点も有する。
【0012】
【発明が解決しようとする課題】
一般に、画素用光電変換素子での光電変換効率を高めるために、マイクロレンズアレイが感光部上に配設される。また、カラー撮像用のFT−CCDでは、色フィルタアレイが、マイクロレンズアレイとは別に配設される。
【0013】
上記のマイクロレンズを設けるにあたっては、まず、感光部上に平坦化膜が形成される。この平坦化膜は焦点調節層としても利用される。そして、白黒撮像用のFT−CCDにおいては、前記の平坦化膜の上に所定個のマイクロレンズからなるマイクロレンズアレイが配設される。
【0014】
一方、カラー撮像用のFT−CCDにおいては、上記の平坦化膜の上に色フィルタアレイが形成される。このため、マイクロレンズアレイは、前記の色フィルタアレイ上に更に第2の平坦化膜を設けた後、当該第2の平坦化膜の上に形成される。
【0015】
白黒撮像用およびカラー撮像用のいずれのFT−CCDにおいても、個々のマイクロレンズは、それぞれ別個に、1つの画素用光電変換素子を平面視上覆うようにして形成される。
【0016】
しかしながら、従来のFT−CCDにおいては、光の回り込みによって迷光が画素用光電変換素子に入射しやすい。迷光が画素用光電変換素子に入射するとノイズが発生しやすい。
【0017】
本発明の目的は、迷光が画素用光電変換素子に入射しにくいFT−CCDを提供することにある。
【0018】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板の一表面に設定された感光部と、前記半導体基板の一表面における前記感光部の外側の領域に形成された出力転送路と、前記感光部を一定の方向DVに沿って横断して前記出力転送路に達する複数本の電荷転送チャネルと、前記感光部上に形成され、前記方向DVと平面視上交差する方向DHに沿って前記複数本の電荷転送チャネルの各々を横断し、前記方向D V に沿って一定のピッチで配列される複数本の画素用透明転送電極であって、前記複数本の電荷転送チャネルとの平面視上の交差部全ての中から前記方向DVおよびDHのいずれについても1つおきに選択された交差部の各々において、前記電荷転送チャネルと共に画素用光電変換素子を構成する複数本の画素用透明転送電極と、前記画素用光電変換素子それぞれの上にのみ開口部を有する光遮蔽膜とを具備した固体撮像装置が提供される。
【0020】
上記のいずれのFT−CCDも、画素用光電変換素子それぞれの上にのみ開口部を有する光遮蔽膜を具備している。このため、マイクロレンズアレイを感光部上に配設したとしても、光の回り込みによって迷光が画素用光電変換素子に入射するということが起こりにくい。
【0021】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を詳細に説明する。図1は、第1の実施例のFT−CCD100を概略的に示す平面図である。ただし、同図は、図面をみやすくするために、また、説明を判りやすくするために、画素用光電変換素子の数を24個にした略図である。実際のFT−CCDでは、画素用光電変換素子の数が1000個〜1000万個に達する。
【0022】
図示のFT−CCD100は、半導体基板1の表面に設定された感光部10と、当該感光部10の外側に形成されたCCD蓄積部30と、当該CCD蓄積部30の外側に形成された出力転送路40と、当該出力転送路40の一端に接続された出力部50と、感光部10に形成されている転送電極の各々に所定の駆動パルスを供給するための4つのパルス供給端子60a、60b、60c、60dと、CCD蓄積部30を構成する転送電極の各々に所定の駆動パルスを供給するための4つのパルス供給端子70a、70b、70c、70dと、出力転送路40を構成する転送電極の各々に所定の駆動パルスを供給するための2つのパルス供給端子80a、80bとを具備している。
【0023】
感光部10は、所定個の画素用光電変換素子25と、これらの画素用光電変換素子25に蓄積された信号電荷をCCD蓄積部30に転送するための電荷転送段とが配設される領域である。
【0024】
CCD蓄積部30は、後述する光遮蔽膜によって光遮蔽されている。画素用光電変換素子25の各々に蓄積された信号電荷は、信号電荷の転送期間中に入射する光による信号混入をできるだけ少なくするために、当該CCD蓄積部30に高速で転送される。CCD蓄積部30は、転送されてきた信号電荷を出力転送路40へ順次転送する。
【0025】
出力転送路40は、受け取った信号電荷を出力部50に向けて順次転送する。
【0026】
出力部50は、受け取った信号電荷を信号電圧に変換し、当該信号電圧を増幅する。
【0027】
以下、p型ウェルを備えたn型シリコン基板からなる半導体基板1を用いた場合を例にとり、感光部10の構成ならびにCCD蓄積部30、出力転送路40および出力部50それぞれの構造を順次説明する。
【0028】
まず、図1、図2、図3(a)および図3(b)を用いて、感光部10の構成を説明する。図1は、前述したように、第1の実施例のFT−CCD100を概略的に示す平面図である。
【0029】
図2は、図1中のA−A線断面の概略図である。
【0030】
図3(a)は、図1に示した画素用第1透明転送電極12の概略を示す平面図であり、図3(b)は、図1に示した画素用第2透明転送電極13の概略を示す平面図である。
【0031】
感光部10を一定の方向DV (図1中に矢印で示す。)に沿って横断して出力転送路40に達する計7本の電荷転送チャネル11が、半導体基板1の表面に形成されている。個々の電荷転送チャネル11は、平面視上、帯状を呈する。電荷転送チャネル11の各々は、図2に示すように、半導体基板1の一表面側に形成されたp型ウェル2の所定箇所にn型領域3を形成することによって得られる。
【0032】
画素用第1透明転送電極12と画素用第2透明転送電極13とが、感光部10上に3本ずつ形成されている(図1参照)。これらの画素用透明転送電極12、13は、前記の方向DH に沿って、電荷転送チャネル11の各々を平面視上横断している。画素用透明転送電極12、13の各々は、感光部10の上流側から画素用第1透明転送電極12、画素用第2透明転送電極13の順番で、所定のピッチP1 で1本ずつ交互に形成されている。
【0033】
各画素用透明転送電極12、13は、例えばポリシリコン、酸化錫、ITO、酸化ルテニウム等の透明導電性材料からなる。これらの画素用透明転送電極12、13は、図2に示すように、半導体基板1の表面に形成されたシリコン酸化膜からなる電気絶縁膜4の上に形成されている。
【0034】
なお、本明細書においては、信号電荷の転送方向が感光部から出力転送路に向かう方向であることから、感光部やCCD蓄積部等において出力転送路に近い側を「下流」と称し、出力転送路から遠い側を「上流」と称する。「下流」と「上流」の境界は区別しない。
【0035】
1本の画素用第1透明転送電極12は、画素用光電変換素子形成領域12Pを計4つ有している(図3(a)参照)。相隣る2つの画素用光電変換素子形成領域12Pは、帯状を呈する接続部12Cによって所定のピッチP2 で繋がっている。図3(a)での左端の画素用光電変換素子形成領域12Pの左側、および、図3(a)での右端の画素用光電変換素子形成領域12Pの右側にも、それぞれ、所定長の接続部12Cが形成されている。画素用光電変換素子形成領域12Pにおける最大の線幅は、接続部12Cの線幅より広い。
【0036】
接続部12Cと当該接続部12Cに隣接する画素用光電変換素子形成領域12Pとの間に前記の方向DV に延びる境界線を想定すると、個々の画素用光電変換素子形成領域12Pは、平面視上、略八角形を呈する。個々の接続部12Cの線幅は、前記の境界線の長さと実質的に同じである。
【0037】
画素用第2透明転送電極13は、平面視上、画素用第1透明転送電極12とほぼ点対称の形状を有する。画素用透明転送電極13も画素用光電変換素子形成領域13Pを計4つ有する。これらの画素用光電変換素子形成領域13Pは、帯状を呈する接続部13Cによって所定のピッチP2 で繋がっている(図3(b)参照)。図3(b)での左端の画素用光電変換素子形成領域13Pの左側、および、図3(b)での右端の画素用光電変換素子形成領域13Pの右側にも、それぞれ、所定長の接続部13Cが形成されている。画素用光電変換素子形成領域13Pにおける最大の線幅は、接続部13Cの線幅より広い。
【0038】
画素用光電変換素子形成領域12Pの各々と画素用光電変換素子形成領域13Pの各々とは、前記のピッチP2 の約1/2、前記の方向DH (図1参照)にずれている。ここで、本明細書でいう「ピッチP2 の約1/2」は、P2 /2を含む他、後述する「画素ずらし配置」を行うことが可能な範囲内の値をも含む。
【0039】
計3本の第1転送専用転送電極15が、画素用第1透明転送電極12とその下流側に近接する画素用第2透明転送電極13との平面視上の間それぞれに1本ずつ形成されている(図1および図2参照)。
【0040】
計2本の第2転送専用転送電極16が、画素用第2透明転送電極13とその下流側に近接する画素用第1透明転送電極12との間それぞれに1本ずつ形成されている。さらにもう1本の第2転送専用転送電極16が、最も下流に設けられている画素用第2透明転送電極13と、後述する各蓄積部用第1転送電極31のうちで最も上流に設けられている蓄積部用第1転送電極31との平面視上の間に形成されている。
【0041】
1本の補助転送電極17が、最も上流に設けられている画素用第1透明転送電極12の上流側に設けられている。補助転送電極17も、前記の方向DH に沿って各電荷転送チャネル11を平面視上横断する。
【0042】
各転送専用転送電極15、16および補助転送電極17は、例えばポリシリコンからなる。これらの転送専用転送電極15、16および補助転送電極17は、各画素用透明転送電極12、13と同様に、電気絶縁膜4(図2参照)の上に形成されている。
【0043】
図1または図2に示したように、各転送専用転送電極15、16における上流側の縁部は、その上流側に近接する画素用透明転送電極12または13における下流側の縁部に重なっている。各転送専用転送電極15、16における下流側の縁部は、その下流側に近接する画素用透明転送電極12または13における上流側の縁部に重なっている。
【0044】
ただし、最も下流に設けられている第2転送専用転送電極16における下流側の縁部は、その下流側に近接する前記の蓄積部用第1転送電極31における上流側の縁部に重なっている。
【0045】
補助転送電極17における下流側の縁部は、その下流側に近接する画素用第1透明転送電極12における上流側の縁部に重なっている。
【0046】
したがって、各画素用透明転送電極12、13、各転送専用転送電極15、16および補助転送電極17は、いわゆる重ね合わせ転送電極構造をなしている。また、最も下流に設けられている第2転送専用転送電極16と最も上流に設けられている蓄積部用第1転送電極31も、いわゆる重ね合わせ転送電極構造をなしている。なお、これらの転送電極は、互いに電気的に絶縁されている。
【0047】
画素用透明転送電極12または13を介して相隣る2本の転送専用転送電極15、16は、これらの転送専用転送電極の間に介在する画素用透明転送電極12または13の平面視上の形状をその線幅方向に縮小した形状とほぼ同等の平面形状を有する間隙を画定する。
【0048】
最も上流に設けられている第1転送専用転送電極15と補助転送電極17とは、最も上流に設けられている画素用第1透明転送電極12の平面視上の形状をその線幅方向に所定の割合で縮小した形状とほぼ同等の平面形状を有する間隙を画定する。
【0049】
個々の画素用第1透明転送電極12は、画素用光電変換素子形成領域12Pの各々において、図1の左端から数えて偶数番目の電荷転送チャネル11と平面視上交差し、接続部12Cの各々において、奇数番目の電荷転送チャネル11と平面視上交差する。一方、個々の画素用第2透明転送電極13は、画素用光電変換素子形成領域13Pの各々において、図1の左端から数えて奇数番目の電荷転送チャネル11と平面視上交差し、接続部13Cの各々において、偶数番目の電荷転送チャネル11と平面視上交差する。各転送専用転送電極15、16および補助転送電極17は、それぞれ所定の箇所において、電荷転送チャネル11の各々と平面視上交差する。
【0050】
各電荷転送チャネル11と各画素用透明転送電極12、13との平面視上の交差部の各々は、1つの電荷転送段としての機能を有する。各電荷転送チャネル11と各転送専用転送電極15、16もしくは補助転送電極17との平面視上の交差部の各々についても、同じである。したがって、電荷転送チャネル11の各々は、当該電荷転送チャネル11を平面視上横断する各画素用透明転送電極12、13および各転送専用転送電極15、16ならびに補助転送電極17と共に、1つのCCD(垂直転送CCD)を構成する。
【0051】
図1または図2に示すように、光遮蔽膜20が、感光部10から出力転送路40にかけて形成されている。この光遮蔽膜20と、感光部10、CCD蓄積部30および出力転送路40それぞれに形成された各種の転送電極との間には、例えばシリコン酸化膜からなる電気絶縁層21が介在する。
【0052】
光遮蔽膜20は、各電荷転送チャネル11と各画素用光電変換素子形成領域12Pとの平面視上の交差部それぞれの上、および、各電荷転送チャネル11と各画素用光電変換素子形成領域13Pとの平面視上の交差部それぞれの上に、水平断面が円形の開口部22を有する。
【0053】
このため、各電荷転送チャネル11と各画素用光電変換素子形成領域12Pとの平面視上の交差部の各々、および、各電荷転送チャネル11と各画素用光電変換素子形成領域13Pとの平面視上の交差部の各々が、画素用光電変換素子(フォトダイオード)25(図1参照)として機能する。他の交差部は、光電変換素子としては実質的に機能しない。
【0054】
したがって、図1に示したFT−CCD100においては、各電荷転送チャネル11と各画素用透明転送電極12、13との平面視上の交差部のうち、前記の方向DV およびDH のいずれについても1つおきに選択された交差部の各々が、画素用光電変換素子25として機能する。上記の開口部22の各々は、1つの画素の受光部として機能する。以下、開口部22を「受光部22」と表記することがある。
【0055】
これらの画素用光電変換素子25は、FT−CCD100においては、8列、6行に亘って計24個設けられている。1つの画素用光電変換素子列は3つの画素用光電変換素子25によって構成され、1つの画素用光電変換素子行は4つの画素用光電変換素子25によって構成されている。図1の左端から数えて奇数番目の光電変換素子列の各々は偶数行の画素用光電変換素子25のみを含み、偶数番目の光電変換素子列の各々は奇数行の画素用光電変換素子25のみを含む。
【0056】
偶数列を構成する画素用光電変換素子25の各々は、奇数列を構成する画素光電変換素子25の各々に対し、各画素用光電変換素子列内での画素用光電変換素子25同士のピッチの約1/2、列方向にずれている。偶数行を構成する画素用光電変換素子25の各々は、奇数行を構成する画素用光電変換素子25の各々に対し、各画素用光電変換素子行内での画素用光電変換素子25同士のピッチの約1/2、行方向にずれている。
【0057】
ここで、本明細書でいう「画素用光電変換素子列内での画素用光電変換素子同士のピッチ」とは、画素用光電変換素子が形成されている前記平面視上の交差部同士のピッチを意味する。また、「画素用光電変換素子同士のピッチの約1/2」とは、画素用光電変換素子同士のピッチのピッチの1/2を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって前記のピッチの1/2からはずれてはいるものの、得られるFT−CCDの性能およびその画像の画質からみて実質的に前記のピッチの1/2と同等であるみなすことができる値をも含むものとする。
【0058】
本明細書においては、上記のような画素用光電変換素子の配置を、以下、「画素ずらし配置」という。勿論、「画素ずらし配置」においては、奇数番目の画素用光電変換素子列の各々が奇数行の画素用光電変換素子のみを含み、偶数番目の画素用光電変換素子列の各々が偶数行の画素用光電変換素子のみを含んでいてもよい。
【0059】
受光部22から光が入射することにより、画素用光電変換素子25において光電変換が行われる。各画素用透明転送電極12、13および各転送専用転送電極15、16ならびに補助転送電極17に所定の電圧を印加しておくことにより、画素用光電変換素子25の各々に信号電荷を蓄積させることができる。
【0060】
次に、既出の図1および図2を用いて、CCD蓄積部30の構造について説明する。このCCD蓄積部30は、感光部10と出力転送路40との間の半導体基板1表面に形成されている。
【0061】
図1に示したように、前述した電荷転送チャネル11の各々が、CCD蓄積部30を前記の方向DV に沿って横断して、出力転送路40に達している。
【0062】
蓄積部用第1転送電極31と蓄積部用第2転送電極32とが、6本ずつ形成されている(図1参照)。これらの蓄積部用転送電極31、32は、前記の方向DH に沿って、電荷転送チャネル11の各々を平面視上横断している。蓄積部用転送電極31、32の各々は、CCD蓄積部30の上流側から蓄積部用第1転送電極31、蓄積部用第2転送電極32の順番で、所定のピッチP1 で1本ずつ交互に形成されている。
【0063】
各蓄積部用転送電極31、32は、例えばポリシリコンからなる。これらの蓄積部用転送電極31、32は、図2に示すように、半導体基板1の表面に形成されたシリコン酸化膜からなる電気絶縁膜4の上に形成されている。
【0064】
個々の蓄積部用第1転送電極31の形状は、帯状である。個々の蓄積部用第2転送電極32の形状も同様である。
【0065】
各蓄積部用第1転送電極31および各蓄積部用第2転送電極32は、前述した画素用第1透明転送電極12、画素用第2透明転送電極13、第1転送専用転送電極15および第2転送専用転送電極16と同様に、いわゆる重ね合わせ転送電極構造をなしている(図1および図2参照)。これらの転送電極は、互いに電気的に絶縁されている。
【0066】
各電荷転送チャネル11と各蓄積部用転送電極31、32との平面視上の交差部の各々は、それぞれ、1つの電荷転送段としての機能を有する。したがって、電荷転送チャネル11の各々は、当該電荷転送チャネル11を平面視上横断する各蓄積部用転送電極31、32と共に、1つのCCD(垂直転送CCD)を構成する。
【0067】
感光部10に形成されている最も下流の第2転送専用転送電極16とCCD蓄積部に形成されている最も上流の蓄積部用第1転送電極31とは、いわゆる重ね合わせ転送電極構造をなしている。その結果として、電荷転送チャネル11の各々は、感光部10からCCD蓄積部30にかけて、1つのCCD(垂直転送CCD)を構成する。
【0068】
各電荷転送チャネル11と各蓄積部用転送電極31、32との平面視上の交差部の各々は、前述した光遮蔽膜20によって覆われている(図1および図2参照)。このため、各電荷転送チャネル11と各蓄積部用転送電極31、32との平面視上の交差部の各々は、光電変換素子としては実質的に機能しない。
【0069】
感光部10から転送されてきた信号電荷は、CCD蓄積部30に形成されている上記の各垂直転送CCDによって順次出力転送路40に転送される。このとき、所定の電圧が所定の周期で各蓄積部用転送電極31、32のそれぞれに印加される。
【0070】
なお、図1においては、各構成部材を判りやすくするために、電荷転送チャネル11を各々実線で描いており、光遮蔽膜20を二点鎖線で描いている。
【0071】
次に、出力転送路40の構造について説明する。この出力転送路40は、CCD蓄積部30の下流端に隣接するようにして前記の半導体基板1表面に形成されている。図1においては、当該図1を判りやすくするために出力転送路40を簡略化して描いているので、以下、図4(a)を参照しつつ出力転送路40の構造を説明する。
【0072】
図4(a)は、出力転送路40を概略的に示す平面図である。同図に示したように、出力転送路40は、半導体基板1に形成された1本の電荷転送チャネル41と、電気絶縁膜(図示せず。)を介して半導体基板1上に複数本ずつ形成された転送電極43、44、45、46とを有している。図示を省略した電気絶縁層が、転送電極43、44、45、46上に形成されている。前述した光遮蔽膜20は、前記の電気絶縁層上に形成されている。
【0073】
電荷転送チャネル41は、例えば、半導体基板1の一表面側に形成されたp型ウェルの所定箇所にn型領域(図示せず。)とn- 型領域(図示せず。)とを交互に所定数形成することによって得ることができる。n- 型領域におけるn型不純物の濃度は、n型領域におけるn型不純物の濃度より低い。電荷転送チャネル41は、前述した方向DH に沿って延びている。
【0074】
各転送電極43、44、45、46は、1本の電荷転送チャネル11に1本ずつの割合で、かつ、出力部50(図1参照)側から転送電極43、転送電極44、転送電極45、転送電極46の順番で、形成されている。これらの転送電極43、44、45、46は、例えばポリシリコンからなる。
【0075】
転送電極43は、平面視上、上記のn型領域の1つの上に形成されている。当該転送電極43は、電荷転送チャネル41を平面視上横切る第1直線部と電荷転送チャネル11を平面視上横切る第2直線部とを有する。前記第2直線部の感光部10側の縁部は、下も下流の蓄積部用第2転送電極32の縁部と重なっている。転送電極43を平面視したときの形状は、L字状である。
【0076】
転送電極44は、平面視上、上記のn- 型領域の1つの上に形成されている。当該転送電極44は、電荷転送チャネル41を平面視上横切る第1直線部と電荷転送チャネル11を平面視上部分的に横切る第2直線部とを有する。転送電極43を平面視したときの形状も、L字状である。
【0077】
転送電極45は、平面視上、上記のn型領域の1つの上に形成されている。転送電極45は、電荷転送チャネル41を平面視上横切る帯状の電極である。
【0078】
転送電極46は、平面視上、上記のn- 型領域の1つの上に形成されている。転送電極46も、電荷転送チャネル41を平面視上横切る帯状の電極である。
【0079】
転送電極44における転送電極43側の縁部は転送電極43上に重なっており、転送電極44における転送電極45側の縁部は転送電極45上に重なっている。転送電極46における転送電極45側の縁部は転送電極45上に重なっており、図4(a)中で最も左側の転送電極44以外の転送電極44における転送電極43側の縁部は転送電極43上に重なっている。すなわち、各転送電極43、44、45、46は、いわゆる重ね合わせ転送電極構造をなしている。
【0080】
なお、各転送電極43、44、45、46は、図示を省略した電気絶縁膜によって互いに絶縁されている。また、転送電極43とCCD蓄積部30に形成されている最も下流の蓄積部用第2転送電極32も、図示を省略した電気絶縁膜によって互いに絶縁されている。
【0081】
前記のn- 型領域の1つと、当該n- 型領域の上に電気絶縁膜を介して形成されている1本の転送電極44または46との平面視上の交差部は、1つのポテンシャルバリア領域として利用される。前記のn型領域の1つと、当該n型領域の上に電気絶縁膜を介して形成されている1本の転送電極43または45との平面視上の交差部は、1つのポテンシャルウェル領域として利用される。
【0082】
1つのポテンシャルバリア領域と、その下流側(出力部50側を意味する。)に形成されている1つのポテンシャルウェル領域とが電気的に接続されて、1つの電荷転送段が構成される。したがって、出力転送路40は、1本の電荷転送チャネル11あたり2つの電荷転送段を有する。すなわち、出力転送路40は、2相駆動型のCCDからなる。
【0083】
CCD蓄積部30から転送されてきた信号電荷は、出力転送路40に形成されている上記の各電荷転送段によって順次出力部50に転送される。このとき、所定の電圧が所定の周期で転送電極43、44、45、46のそれぞれに印加される。
【0084】
次に、出力部50について図4(b)を用いて説明する。
【0085】
図4(b)は、出力転送路40の下流部と、当該下流部に形成されている出力部50(図1参照)を概略的に示す図である。
【0086】
出力転送路40における最も下流の転送電極43の下に形成されているn型領域の下流側に近接して、フローティングディフュージョン51が形成されている。フローティングディフュージョン51と前記最も下流の転送電極43とに跨って、アウトプットゲート(出力ゲート)電極52が配設されている。アウトプットゲート電圧Vogが、所定のタイミングで、アウトプットゲート(出力ゲート)電極52に印加される。
【0087】
ソースホロワ回路AMP が、フローティングディフュージョン51に接続されている。
【0088】
フローティングディフュージョン51の下流側に隣接してリセットトランジスタ用ゲート領域53が形成され、その下流側に隣接してリセットトランジスタ用ドレイン領域54が形成されている。
【0089】
フローティングディフュージョン51、リセットトランジスタ用ゲート領域53およびリセットトランジスタ用ドレイン領域54は、リセットトランジスタ用ゲート領域53の上方に形成されているリセットトランジスタ用ゲート電極55と共に、リセットトランジスタを構成する。
【0090】
リセット電極電圧Vreが、所定のタイミングで、リセットトランジスタ用ゲート電極55に印加される。リセットドレイン電圧Vrdが、リセットトランジスタ用ドレイン領域54に印加される
出力転送路40における最も下流の電荷転送段まで転送されてきた信号電荷は、アウトプットゲート(出力ゲート)電極52に所定の電圧が印加されたときに、フローティングディフュージョン51に転送される。この信号電荷はソースホロワ回路AMP に供給され、ここで増幅された後、出力される。
【0091】
増幅(検出)した後の電荷は、リセットトランジスタ用ゲート電極55にリセット電極電圧Vreが印加されたときにリセットトランジスタ用ドレイン領域54へ転送され、ここから電源に吸収される。
【0092】
以上説明したFT−CCD100は、画素用光電変換素子25それぞれの上にのみ開口部22を有する光遮蔽膜20を具備している。このため、マイクロレンズアレイを感光部10上に配設したとしても、光の回り込みによって迷光が画素用光電変換素子25に入射するということが起こりにくい。
【0093】
また、各画素用光電変換素子25が1つおきの電荷転送チャネル11上で幅広の領域を形成する画素ずらし配置が行われている。このため、個々の画素における受光部22の面積の低下を抑制しつつ画素密度を向上させやすい。その結果として、解像度を高めやすい。4相駆動するためには、相隣る2本の画素用透明転送電極12、13の間に各1本の転送専用転送電極15または16を設ければよい。
【0094】
図1に示したFT−CCD100を駆動させるためには、各画素用透明転送電極12、13、各転送専用転送電極15、16、補助転送電極17、各蓄積部用転送電極31、32、出力転送路40および出力部50のそれぞれに所定の駆動パルスを供給するための駆動パルス供給手段が用いられる。
【0095】
図5は、上記の駆動パルス供給手段の一例を示す概略図である。同図に示すように、上記の駆動パルス供給手段90は、例えば、同期信号発生器91、タイミング発生器92、第1垂直駆動回路93a、第2垂直駆動回路93bおよび水平駆動回路94等を含んで構成される。
【0096】
同期信号発生器91は、垂直同期パルス、水平同期パルス等、信号処理に必要な各種のパルスを作る。タイミング発生器92は、各画素用透明転送電極12、13、各転送専用転送電極15、16および補助転送電極17に印加する4相の垂直パルス信号、各蓄積部用転送電極31、32に印加する4相の垂直パルス信号、ならびに、出力転送路40の駆動に必要な2相の水平パルス信号等のためのタイミング信号を作る。
【0097】
第1垂直駆動回路93aは、上記のタイミング信号に基づいて感光部10用の4相の垂直パルス信号を発生する。当該4相の垂直パルス信号の各々は、パルス供給用端子60a、60b、60cまたは60dを介して、所定の画素用透明転送電極12、13、所定の転送専用転送電極15、16または補助転送電極17に印加される。
【0098】
第2垂直駆動回路93bは、上記のタイミング信号に基づいて蓄積部30用の4相の垂直パルス信号を発生する。当該4相の垂直パルス信号の各々は、パルス供給用端子70a、70b、70cまたは70dを介して、所定の蓄積部用転送電極31、32に印加される。
【0099】
水平駆動回路94は、上記のタイミング信号に基づいて2相の水平パルス信号を発生する。当該2相の水平パルス信号の各々は、パルス供給用端子80aまたは80bを介して所定の転送電極43、44、45、46に印加される。
【0100】
画素用光電変換素子25の各々に一旦信号電荷を蓄積させた後、これらの信号電荷を感光部10からCCD蓄積部30へ転送する。感光部10からCCD蓄積部30への信号電荷の転送は、感光部10からCCD蓄積部30にかけて形成されている前述の各垂直転送CCDを4相駆動させることによって行われる。
【0101】
信号電荷の蓄積および転送を行うために、例えば図5に示すように、所定のパルス供給端子と所定の転送電極とが電気的に接続される。図5においては、各第2転送専用転送電極16と補助転送電極17とがパルス供給端子60aに電気的に接続されている。各画素用第2透明転送電極13は、パルス供給端子60bに電気的に接続されている。各第1転送専用転送電極15は、パルス供給端子60cに電気的に接続されている。各画素用第1透明転送電極12は、パルス供給端子60dに電気的に接続されている。
【0102】
また、図5においては、上流側から数えて4、8、12番目の蓄積部用転送電極(いずれも蓄積部用第2転送電極32)がパルス供給端子70aに電気的に接続されている。上流側から数えて3、7、11番目の蓄積部用転送電極(いずれも蓄積部用第1転送電極31)は、パルス供給端子70bに電気的に接続されている。上流側から数えて2、6、10番目の蓄積部用転送電極(いずれも蓄積部用第2転送電極32)は、パルス供給端子70cに電気的に接続されている。上流側から数えて1、5、9番目の蓄積部用転送電極(いずれも蓄積部用第1転送電極31)は、パルス供給端子70dに電気的に接続されている。
【0103】
同期信号発生器91で作られた所定のパルスによって規定される信号電荷蓄積期間に、第1垂直駆動回路93aからパルス供給用端子60a、60cに低レベルの垂直パルス信号(以下、低レベルの垂直パルス信号を「VL 」と略記する。)が印加されると共に、パルス供給用端子60b、60dに高レベルの垂直パルス信号(以下、高レベルの垂直パルス信号を「VH 」と略記する。)が印加される。
【0104】
これにより、各画素用透明転送電極12、13と各電荷転送チャネル11との平面視上の交差部それぞれに形成されている電荷転送段の各々に、ポテンシャルウェルが形成される。また、各転送専用転送電極15、16と各電荷転送チャネル11との平面視上の各交差部にそれぞれ形成されている電荷転送段の各々、および、補助転送電極17と各電荷転送チャネル11との平面視上の各交差部にそれぞれ形成されている電荷転送段の各々に、ポテンシャルバリアが形成される。
【0105】
その結果として、電荷転送チャネル11の各々においては、感光部10の上流から下流にかけて、ポテンシャルバリアとポテンシャルウェルとがこの順番で交互に形成される。
【0106】
この状態で各画素用光電変換素子25に光が入射すると、各画素用光電変換素子25での光電変換によって生成した信号電荷が、画素用光電変換素子25それぞれに形成されているポテンシャルウェルに蓄積される。すなわち、1フレーム分の信号電荷が感光部10に蓄積される。
【0107】
上記1フレーム分の信号電荷の感光部10からCCD蓄積部30への転送は、4相駆動パルスを用いて、例えば下記(1) 〜(4) の動作で所定箇所にポテンシャルバリアおよびポテンシャルウェルを順次形成することによって行われる。
【0108】
下記(1) 〜(4) の動作の説明は、当該説明を判りやすくするために、任意に選択した1本の電荷転送チャネル11に着目して行っている。当該任意に選択した1本の電荷転送チャネル11におけるポテンシャルバリアおよびポテンシャルウェルの生成、消滅と実質的に同時かつ同じパターンで、他の電荷転送チャネル11の各々においてもポテンシャルバリアおよびポテンシャルウェルの生成、消滅が起こる。
【0109】
(1) 信号電荷を蓄積した後、補助転送電極17との平面視上の交差部に形成された電荷転送段にポテンシャルバリアを形成すると共に、当該電荷転送段からCCD蓄積部30の下流端にかけて3電荷転送段おきに、ポテンシャルバリアを形成する。これにより、3つの電荷転送段にまたがる1つのポテンシャルウェルが、相隣る2つのポテンシャルバリアの間それぞれに形成される。
【0110】
以下、n個(nは1以上の整数)の電荷転送段にまたがる1つのポテンシャルウェルを「n連のポテンシャルウェル」といい、n個の電荷転送段にまたがる1つのポテンシャルバリアを「n連のポテンシャルバリア」という。
【0111】
各画素用光電変換素子25に蓄積されていた信号電荷は、当該画素用光電変換素子25を含んで構成される3連のポテンシャルウェル内に広がる。
【0112】
このとき、感光部10内の3連のポテンシャルウェルの全てを平面視すると、これら3連のポテンシャルウェルは行列状に分布する。したがって、各画素用光電変換素子25に蓄積されていた信号電荷も行列状に分布し、全ての信号電荷が実質的に同じ移相となる。
【0113】
(2) 上記(1) で形成した3連のポテンシャルウェルの各々を、その上流側を下流側に1電荷転送段分だけ縮めて、2連のポテンシャルウェルにする。上記(1) で形成した1連のポテンシャルバリアの各々は、下流側に1電荷転送段分伸長させて、2連のポテンシャルバリアにする。
【0114】
(3) 上記(2) で形成した2連のポテンシャルウェルの各々を、下流側に1電荷転送段分だけ伸長させて、3連のポテンシャルウェルにする。上記(2) で形成した2連のポテンシャルバリアの各々は、その上流側を下流側に1電荷転送段分だけ縮めて、1連のポテンシャルバリアにする。
【0115】
(4) 以下、1フレーム分の信号電荷が全て出力転送路40に転送され終わるまで、上記(2) 〜(3) の各動作に準じて2連のポテンシャルウェルの形成と3連のポテンシャルウェル形成とを交互に繰り返す。
【0116】
例えばパルス供給端子60aにVL を印加すると、当該パルス供給端子60aを介して各第2転送専用転送電極16および補助転送電極17にVL が印加される。その結果として、各第2転送専用転送電極16と各電荷転送チャネル11との平面視上の交差部、および、補助転送電極17と各電荷転送チャネル11との平面視上の交差部にそれぞれ形成されている電荷転送段の各々にポテンシャルバリアが形成される。
【0117】
逆に、パルス供給端子60aにVH を印加すると、各第2転送専用転送電極16と各電荷転送チャネル11との平面視上の交差部、および、補助転送電極17と各電荷転送チャネル11との平面視上の交差部にそれぞれ形成されている電荷転送段の各々にポテンシャルウェルが形成される。
【0118】
したがって、上記(1) 〜(4) の動作を行うにあたっては、所望の電荷転送段に所望のポテンシャルウェルまたはポテンシャルバリアが形成されるように、各パルス供給端子60a、60b、60c、60d、70a、70b、70c、70dに印加する垂直パルス信号のレベルを適宜設定する。
【0119】
なお、最初から上記(1) の状態で各画素用光電変換素子25に信号電荷を蓄積させることも可能である。
【0120】
感光部10に蓄積されていた1フレーム分の信号電荷の全てをCCD蓄積部30に転送し終われば、次の信号電荷蓄積期間を開始することが可能になる。
【0121】
感光部10からCCD蓄積部30への1フレーム分の信号電荷の転送に引き続き、CCD蓄積部30から出力転送路40への1フレーム分の信号電荷の転送が行われる。
【0122】
CCD蓄積部30から出力転送路40への信号電荷の転送は、CCD蓄積部30における最も下流の電荷転送段にまで転送されてきた信号電荷から順番に行われる。CCD蓄積部30における最も下流の電荷転送段は、図1に示したように、最も下流の蓄積部用第2転送電極32と各電荷転送チャネル11との平面視上の交差部に形成された各電荷転送段である。これらの電荷転送段には、相隣る2つの画素用光電変換素子行を構成している各画素用光電変換素子25に蓄積されていた信号電荷が、実質的に同時に転送されてくる。
【0123】
CCD蓄積部30から出力転送路40への信号電荷の転送は、例えば次のようにして行われる。まず、図4に示したように、パルス供給端子80aと各転送電極43、44とを予め電気的に接続し、かつ、パルス供給端子80bと各転送電極45、46とを予め電気的に接続しておく。
【0124】
そして、最も下流の蓄積部用第2転送電極32にVH が印加されている時に、各転送電極43、44に高レベルの水平パルス信号(以下、高レベルの水平パルス信号を「HH 」と略記する。)を印加すると共に、各転送電極45および46に低レベルの水平パルス信号(以下、低レベルの水平パルス信号を「HL 」と略記する。)を印加する。次に、最も下流の蓄積部用第2転送電極32の電圧をVH からVL に変化させる。
【0125】
これにより、最も下流の蓄積部用第2転送電極32と各電荷転送チャネル11との平面視上の各交差部に形成された電荷転送段の各々にまで転送されてきていた各信号電荷は、電荷転送チャネル41と各転送電極43との平面視上の交差部の各々に形成される各ポテンシャルウェルに転送される。すなわち、CCD蓄積部30から出力転送路40へ信号電荷が転送される。
【0126】
前述したように、出力転送路40は2相駆動型のCCDからなる。したがって、出力転送路40に転送されてきた信号電荷は、水平駆動回路94(図5参照)からパルス供給端子80aにHL を印加すると共にパルス供給端子80bにHH を印加するという動作を1回行うことによって、1電荷転送段だけ出力部50側へ転送される。
【0127】
出力転送路40内での信号電荷の転送は、下記(a) および(b) の動作を交互に所定の周期で行うことによってなされる。
【0128】
(a) 水平駆動回路94からパルス供給端子80aにHL を印加すると共に、パルス供給端子80bにHH を印加する。
【0129】
(b) 水平駆動回路94からパルス供給端子80aにHH を印加すると共に、パルス供給端子80bにHL を印加する。
【0130】
第2垂直駆動回路93bは、1フレーム分の信号電荷の全てが出力転送路40に転送されるまで、所定の垂直パルス信号を各パルス供給端子70a、70b、70c、70dに印加する。また、水平駆動回路94は、1フレーム分の信号電荷の全てが出力部50に転送されるまで、所定の水平パルス信号を各パルス供給端子80a、80bに印加する。
【0131】
出力部50は、出力転送路40から受け取った信号電荷を順次信号電圧に変換すると共に増幅し、当該増幅された信号電圧を所定の回路に出力する。
【0132】
以上説明した第1の実施例のFT−CCD100は、FT−CCDとしては簡単な構造のFT−CCDである。実際のFT−CCDでは、通常、個々の画素用光電変換素子25での光電変換効率を高めるために、マイクロレンズが配設される。また、カラー撮像用のFT−CCDでは色フィルタアレイが配設される。
【0133】
上記のマイクロレンズを設けるにあたっては、まず、感光部10上に平坦化膜が形成される。この平坦化膜は焦点調節層としても利用される。そして、白黒撮像用のFT−CCDにおいては、前記の平坦化膜の上に所定個のマイクロレンズからなるマイクロレンズアレイが配設される。一方、カラー撮像用のFT−CCDにおいては、上記の平坦化膜の上に色フィルタアレイが形成される。このため、マイクロレンズアレイは、前記の色フィルタアレイ上に更に第2の平坦化膜を設けた後、当該第2の平坦化膜の上に形成される。白黒撮像用およびカラー撮像用のいずれのFT−CCDにおいても、個々のマイクロレンズは、それぞれ別個に、1つの画素の受光部を平面視上覆うようにして形成される。
【0134】
図6は、第2の実施例によるFT−CCD200の部分断面図である。同図はFT−CCD200における感光部からCCD蓄積部にかけての断面の一部を示弊社している。FT−CCD200は、第1の実施例のFT−CCD100に色フィルタアレイとマイクロレンズアレイとを増設したものである。すなわち、FT−CCD200は、カラー撮像用のFT−CCDである。
【0135】
なお、図6に示した構成部分のうち、図2に示した構成部分と共通するものについては図2で用いた符号と同じ符号を付し、その説明を省略する。
【0136】
上記のFT−CCD200では、光遮蔽膜20および個々の画素の受光部22をそれぞれ覆うようにして、第1の平坦化膜110が形成されている。第1の平坦化膜110は、感光部の上方から図示を省略した出力転送路の上方にかけて形成されている。また、色フィルタアレイ120が、感光部の上方において、第1の平坦化膜110の上に設けられている。第2の平坦化膜130が、感光部の上方においては色フィルタアレイ120上に、また、CCD蓄積部の上方および図示を省略した出力転送路の上方においては第1の平坦化膜110の上に、形成されている。所定個のマイクロレンズ140からなるマイクロレンズアレイが、感光部の上方において、第2の平坦化膜130の上に形成されている。
【0137】
第1の平坦化膜110は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【0138】
色フィルタアレイ120は、例えば緑色フィルタ121Gと、図6には示されていない赤色フィルタと、同じく図6には示されていない青色フィルタとを所定のパターンで形成したものである。当該色フィルタアレイ120は、例えば、フォトリソグラフィ法等の方法によって、所望色の顔料もしくは染料を分散させた樹脂(カラーレジン)の層を所定箇所に形成することによって作製することができる。
【0139】
第2の実施例のFT−CCD200では、第1の実施例のFT−CCD100と同様に、画素ずらし配置が行われている。このため、色フィルタアレイ120を構成する赤色フィルタ、緑色フィルタおよび青色フィルタの各々が、例えば、対角線の1本が前記の方向DV (図1参照)に延在する菱形を呈する。
【0140】
色フィルタアレイ120における各色フィルタの配置パターンは、例えば次のようにして選定される。すなわち、当該色フィルタアレイ120が設けられたFT−CCDにおける所定の1〜2つの画素用光電変換素子行を構成している各画素用光電変換素子に蓄積された信号電荷に基づいて、色信号または色差信号が得られるように選定される。
【0141】
図7は、上記の色フィルタアレイ120を部分的に示す平面図である。同図に示した色フィルタアレイ120では、緑色フィルタ121Gのみからなる色フィルタ列と、青色フィルタ121Bと赤色フィルタ121Rとが交互に配設されている色フィルタ列とが、交互に形成されている。
【0142】
各色フィルタ121R、121G、121Bは、それぞれ別個の画素の受光部22を平面視上覆うようにして形成される。図7に示した各色フィルタ中のアルファベットR、G、Bは、それぞれ、その色フィルタの色を表している。
【0143】
図6に示した第2の平坦化膜130は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【0144】
図6に示したマイクロレンズ140の各々は、1つの画素の受光部22を平面視上覆うようにして形成されている。これらのマイクロレンズ140は、例えば、屈折率が概ね1.3〜2.0の透明樹脂(フォトレジストを含む。)からなる層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却することによって得られる。各区画の平面視上の形状は、正方形(菱形を含む。)、六角形、円形等、目的とするマイクロレンズの平面視上の形状に応じて適宜選択される。
【0145】
FT−CCD200は、上述した第1の平坦化膜110、色フィルタアレイ120、第2の平坦化膜130およびマイクロレンズアレイを有する点を除いて、実施例1のFT−CCD100と全く同じ構造を有する。したがって、当該FT−CCD200においては、実施例1のFT−CCD100における理由と同じ理由から、光の回り込みによって迷光が画素用光電変換素子25に入射するということが起こりにくい。また、個々の画素における受光部22の面積の低下を抑制しつつ画素密度を向上させやすい。その結果として、解像度を高めやすい。
【0146】
次に、第3の実施例によるFT−CCDについて、図8、図9(a)、図9(b)、図10(a)、図10(b)、図11および図12を用いて説明する。
【0147】
図8は、第3の実施例によるFT−CCD300の概略を示す平面図である。ただし、同図は、図面をみやすくするために、また、説明を判りやすくするために、画素用光電変換素子225の数を28個にした略図である。実際のFT−CCDでは、前述したように、画素用光電変換素子225の数が1000〜1000万個に達する。
【0148】
図8に示したFT−CCD300は、半導体基板201の表面に設定された感光部210と、当該感光部210の外側に形成された調整部230と、当該調整部230の外側に形成された出力転送路240と、当該出力転送路240の一端に接続された出力部250と、感光部210および調整部230に形成されている転送電極の各々に所定の駆動パルスを供給するための4つのパルス供給端子260a、260b、260c、260dと、出力転送路240を構成する転送電極の各々に所定の駆動パルスを供給するための4つのパルス供給端子280a、280b、280c、280dとを具備している。
【0149】
感光部210、出力転送路240および出力部250それぞれの役割は、前述した第1の実施例のFT−CCD100における感光部10、出力転送路40または出力部50の役割と実質的に同じである。
【0150】
ただし、出力転送路240は、後述するように4相駆動型のCCDからなる。これに伴って、当該出力転送路240を構成する転送電極の各々に所定の駆動パルスを供給するために、上記4つのパルス供給端子280a、280b、280c、280dが設けられている。
【0151】
FT−CCD300においては、FT−CCD100におけるCCD蓄積部30に代えて、調整部230が設けられている。調整部230は、感光部210に蓄積された信号電荷を、移相を揃えて出力転送路240へ円滑に転送するためのものである。
【0152】
以下、p型ウェルを備えたn型シリコン基板からなる半導体基板201(図8参照)を用いた場合を例にとり、感光部210の構成ならびに調整部230、出力転送路240および出力部250それぞれの構造を順次説明する。
【0153】
まず、図8、図9(a)、図9(b)、図10(a)および図10(b)を用いて、感光部210の構成を説明する。
【0154】
図8は、前述したように、第3の実施例のFT−CCD300を概略的に示す平面図である。
【0155】
図9(a)は、図8に示した電荷転送チャネル211aの概略を示す平面図であり、図9(b)は、図8に示した電荷転送チャネル211bの概略を示す平面図である。
【0156】
図10(a)は、図8に示した画素用第1透明転送電極212の概略を示す平面図であり、図10(b)は、図8に示した画素用第2透明転送電極213の概略を示す平面図である。
【0157】
図8に示したように、感光部210を一定の方向DV に沿って横断して出力転送路240に達する計4本の電荷転送チャネル211aと計3本の電荷転送チャネル211bとが、半導体基板201の表面に形成されている。電荷転送チャネル211aと電荷転送チャネル211bとは、図の左または右からこの順番で交互に形成されている。電荷転送チャネル211a、211bの各々は、半導体基板201の一表面側に形成されたp型ウェルの所定箇所にn型領域を形成することによって得られる。
【0158】
電荷転送チャネル211aの各々は、画素用光電変換素子形成領域211aPを計4つ有している(図9(a)参照)。1本の電荷転送チャネル211a中において相隣る2つの画素用光電変換素子形成領域211aPは、帯状を呈する接続部211aCによって一定のピッチP11で繋がっている。個々の電荷転送チャネル211aにおける最も上流の画素用光電変換素子形成領域211aPの上流側、および、最も下流の画素用光電変換素子形成領域211aPの下流側にも、それぞれ、所定長の接続部211aCが形成されている。画素用光電変換素子形成領域211aPにおける最大の線幅は、接続部211aCの線幅より広い。
【0159】
接続部211aCと当該接続211aCに隣接する画素用光電変換素子形成領域211aPとの間に前記の方向DH (図1および図8参照)に延びる境界線を想定すると、画素用光電変換素子形成領域211aPの各々は、平面視上、八角形を呈する。個々の接続部211aCの線幅は、前記の境界線の長さと実質的に同じである。
【0160】
電荷転送チャネル211bの各々は、上述した電荷転送チャネル211aと同様の形状を有する。ただし、電荷転送チャネル211aを構成する画素用光電変換素子形成領域211aPの各々と、電荷転送チャネル211bを構成する画素用光電変換素子形成領域211bP(図9(b)参照)の各々とは、前記のピッチP11の約1/2、前記の方向DV にずれている。
【0161】
ここで、本明細書でいう「ピッチP11の約1/2」は、P11/2を含むほか、当該P11/2近傍の値であって目的とする画素ずらし配置を行うことが可能な範囲内の値をも含む。
【0162】
図8に示したように、画素用第1透明転送電極212と画素用第2透明転送電極213とが、感光部10上に4本ずつ形成されている。これらの画素用透明転送電極212、213は、前記の方向DH に沿って、電荷転送チャネル211a、211bの各々を平面視上横断している。画素用透明転送電極212、213の各々は、感光部210の上流側から画素用第1透明転送電極212、画素用第2透明転送電極213の順番で、前記のピッチP11で1本ずつ交互に形成されている。
【0163】
各画素用透明転送電極212、213は、例えばポリシリコンからなる。これらの画素用透明転送電極212、213は、半導体基板201の表面に形成された電気絶縁膜の上に形成されている。
【0164】
画素用第1透明転送電極212は、図10(a)に示すように、前述した第1の実施例のFT−CCD100における画素用第1透明転送電極12と同様の形状を有する。画素用第2透明転送電極213は、図10(b)に示すように、前述した第1の実施例のFT−CCD100における画素用第2透明転送電極13と同様の形状を有する。
【0165】
画素用第1透明転送電極212を構成する画素用光電変換素子形成領域212P(図10(a)参照)の各々と、画素用第2透明転送電極213を構成する画素用光電変換素子形成領域213P(図10(b)参照)の各々とは、所定のピッチP12の約1/2、前記の方向DH (図8参照)にずれている。
【0166】
ここで、本明細書でいう「ピッチP12の約1/2」は、P12/2を含むほか、当該P12/2近傍の値であって目的とする画素ずらし配置を行うことが可能な範囲内の値をも含む。
【0167】
計4本の第1転送専用転送電極215が、画素用第1透明転送電極212とその下流側に近接する画素用第2透明転送電極213との平面視上の間それぞれに1本ずつ形成されている(図8参照)。また、計3本の第2転送専用転送電極216が、画素用第2透明転送電極213とその下流側に近接する画素用第1透明転送電極212との間それぞれに1本ずつ形成されている。
【0168】
1本の第3転送専用転送電極217が、最も下流に設けられている画素用第2透明転送電極213と後述する調整部用第1転送電極231との間に形成されている。また、1本の補助転送電極218が、最も上流に設けられている画素用第1透明転送電極212の上流側に近接配置されている。
【0169】
各転送専用転送電極215、216、217および補助転送電極218は、各電荷転送チャネル211a、211bを前記の方向DH に沿って平面視上横断する。これらの転送専用転送電極215、216、217および補助転送電極218は、例えばポリシリコンからなる。各転送専用転送電極215、216、217および補助転送電極は、画素用透明転送電極212、213と同様に、半導体基板201の表面に形成された電気絶縁膜の上に形成されている。
【0170】
各画素用透明転送電極212、213および各転送専用転送電極215、216は、前述した実施例1のFT−CCD100における各画素用透明転送電極12、13および各転送専用転送電極15、16と同様に、いわゆる重ね合わせ転送電極構造をなしている(図8参照)。第3転送専用転送電極217と最も下流に設けられている画素用第2透明転送電極213、および、補助転送電極218と最も上流に設けられている画素用第1透明転送電極212も、いわゆる重ね合わせ転送電極構造をなしている(図8参照)。なお、これらの転送電極は、互いに電気的に絶縁されている。
【0171】
画素用第1透明転送電極212における画素用光電変換素子形成領域212Pの各々は、電荷転送チャネル211aにおける画素用光電変換素子形成領域211aPと平面視上交差する。画素用第1透明転送電極212における接続部212Cの各々は、電荷転送チャネル211bにおける接続部211bCと平面視上交差する。一方、画素用第2透明転送電極213における画素用光電変換素子形成領域213Pの各々は、電荷転送チャネル211bにおける画素用光電変換素子形成領域211bPと平面視上交差する。画素用第2透明転送電極213における接続部213Cの各々は、電荷転送チャネル211aにおける接続部211aCと平面視上交差する。各転送専用転送電極215、216、217および補助転送電極218は、それぞれ所定の箇所において、電荷転送チャネル211aまたは211bの各々と平面視上交差する。
【0172】
各電荷転送チャネル211a、211bと各画素用透明転送電極212、213との平面視上の交差部の各々は、1つの電荷転送段としての機能を有する。各電荷転送チャネル211a、211bと各転送専用転送電極215、216、217または補助転送電極218との平面視上の各交差部についても、同じである。したがって、電荷転送チャネル211a、211bの各々は、当該電荷転送チャネル211a、211bを平面視上横断する各画素用透明転送電極212、213および各転送専用転送電極215、216、217ならびに補助転送電極218と共に、1つのCCD(垂直転送CCD)を構成する。
【0173】
図8に示すように、光遮蔽膜220が、感光部210から出力転送路240にかけて形成されている。この光遮蔽膜220と、感光部210、CCD蓄積部230および出力転送路240それぞれに形成された各種の転送電極との間には、例えばシリコン酸化膜からなる電気絶縁層(図示せず。)が介在する。
【0174】
光遮蔽膜220は、画素用第1透明転送電極212における画素用光電変換素子形成領域212Pと電荷転送チャネル211aにおける画素用光電変換素子形成領域211aPとの平面視上の交差部の上に、水平断面が円形の開口部222を有する。また、画素用第2透明転送電極213における画素用光電変換素子形成領域213Pと電荷転送チャネル211bにおける画素用光電変換素子形成領域211bPとの平面視上の交差部の上にも、水平断面が円形の開口部222を有する。
【0175】
このため、各画素用光電変換素子形成領域212Pと各画素用光電変換素子形成領域211aPとの平面視上の交差部の各々が、画素用光電変換素子(フォトダイオード)225(図8参照)として機能する。各画素用光電変換素子形成領域213Pと各画素用光電変換素子形成領域211bPとの平面視上の交差部の各々についても同様である。他の交差部は、光電変換素子としては実質的に機能しない。
【0176】
したがって、図8に示したFT−CCD300においては、各電荷転送チャネル211a、211bと各画素用透明転送電極212、213との平面視上の交差部のうち、前記の方向DV および方向DH のいずれについても1つおきに選択された交差部が、画素用光電変換素子225として機能する。上記の開口部222の各々は、1つの画素の受光部として機能する。以下、開口部222を「受光部222」と表記することがある。
【0177】
これらの画素用光電変換素子225は、FT−CCD300においては、7列、8行に亘って計28個、画素ずらし配置されている。1つの画素用光電変換素子列は4つの画素用光電変換素子225によって構成されている。奇数行の画素用光電変換素子行の各々は、4つの画素用光電変換素子225によって構成されている。偶数行の画素用光電変換素子行の各々は、3つの画素用光電変換素子225によって構成されている。
【0178】
図8の左端から数えて奇数番目の光電変換素子列の各々は奇数行の画素用光電変換素子225のみを含み、偶数番目の光電変換素子列の各々は偶数行の画素用光電変換素子225のみを含む。
【0179】
受光部222から光が入射することにより、画素用光電変換素子225において光電変換が行われる。各画素用透明転送電極212、213および各転送専用転送電極215、216、217ならびに補助転送電極218にそれぞれ所定の電圧を印加しておくことにより、画素用光電変換素子225の各々に信号電荷を蓄積させることができる。
【0180】
次に、既出の図8を用いて、調整部230の構造について説明する。この調整部230は、感光部210と出力転送路240との間の半導体基板201表面に形成されている。
【0181】
図8に示したように、前述した電荷転送チャネル211a、211bの各々が、調整部230を前記の方向DV に沿って横断して、出力転送路240に達している。
【0182】
1本の調整部用第1転送電極231と1本の調整部用第2転送電極232とが上流側からこの順番で形成されている。これらの調整部用転送電極231、232は、電荷転送チャネル211a、211bの各々を前記の方向DH に沿って平面視上横断している。
【0183】
各調整部用転送電極231、232は、例えばポリシリコンからなる。これらの調整部用転送電極231、232は、半導体基板201の表面に形成された電気絶縁膜の上に形成されている。
【0184】
個々の調整部用転送電極231、232の形状は、いずれも帯状である。調整部用第1転送電極231の線幅と調整部用第2転送電極232の線幅とは、ほぼ同じである。
【0185】
調整部用第2転送電極232における上流側の縁部は、調整部用第1転送電極231における下流側の縁部に重なっている。調整部用転送電極231、232は、いわゆる重ね合わせ転送電極構造をなしている。なお、これらの調整部用転送電極231、232は互いに電気的に絶縁されている。
【0186】
調整部用第1転送電極231における第3転送専用転送電極217側の縁部は、第3転送専用転送電極217における調整部用第1転送電極231側の縁部と重なっている。調整部用第1転送電極231と第3転送専用転送電極217とは、いわゆる重ね合わせ転送電極構造をなしている。なお、調整部用第1転送電極231と第3転送専用転送電極217とは、互いに電気的に絶縁されている。
【0187】
各電荷転送チャネル211a、211bと各調整部用転送電極231、232との平面視上の交差部の各々は、1つの電荷転送段としての機能を有する。電荷転送チャネル211a、211bの各々は、当該電荷転送チャネル211a、211bを平面視上横断する各調整部用転送電極231、232と共に、1つのCCD(垂直転送CCD)を構成する。
【0188】
上述したように、第3転送専用転送電極217と調整部用第1転送電極231とは、いわゆる重ね合わせ転送電極構造をなしている。その結果として、電荷転送チャネル211a、211bの各々は、感光部210から調整部230にかけて、1つのCCD(垂直転送CCD)を構成する。
【0189】
前述した光遮蔽膜220が、感光部210から出力転送路240にかけて形成されている(図8参照)。この光遮蔽膜220は、電気絶縁層を介して、各調整部用転送電極231、232を平面視上ほぼ覆っている。
【0190】
感光部210から転送されてきた信号電荷は、調整部230に形成されている上記の各垂直転送CCDによって順次出力転送路240に転送される。このとき、所定の電圧が所定の周期で調整部用転送電極231、232に印加される。
【0191】
なお、図8においては、各構成部材を判りやすくするために、各電荷転送チャネル211a、211bをそれぞれ実線で描いており、光遮蔽膜220を二点鎖線で描いている。
【0192】
次に、出力転送路240の構造について説明する。この出力転送路240は、調整部230の下流端に隣接するようにして前記の半導体基板201表面に形成されている。図8においては、当該図8を判りやすくするために出力転送路240を簡略化して描いているので、以下、図11を参照しつつ出力転送路240の構造を説明する。
【0193】
図11は、出力転送路240を概略的に示す平面図である。同図に示したように、出力転送路240は、半導体基板201に形成された1本の電荷転送チャネル241と、電気絶縁膜(図示せず。)を介して半導体基板201上に複数本ずつ形成された転送電極243、244、245、246とを有している。図示を省略した電気絶縁層が、転送電極243、244、245、246上に形成されている。前述した光遮蔽膜220は、前記の電気絶縁層上に形成されている。
【0194】
電荷転送チャネル241は、半導体基板201の一表面側に形成されたp型ウェルの所定箇所にn型領を形成することによって得られる。この電荷転送チャネル241は、前述した方向DH に延びている。
【0195】
各転送電極243、244、245、246は、1本の電荷転送チャネル211aまたは211bに1組ずつの割合で、かつ、出力部250(図8参照)側から転送電極246、転送電極245、転送電極244、転送電極243の順番で、形成されている。これらの転送電極243、244、245、246は、例えばポリシリコンからなる。
【0196】
転送電極243は、1本の電荷転送チャネル211aまたは211bの下流端を平面視上覆うと共に、電荷転送チャネル241を平面視上横切る帯状の電極である。転送電極243における調整部用第2転送電極232側の縁部は、調整部用第2転送電極232の出力転送路240側の縁部と重なっている。転送電極244、245、246の各々は、電荷転送チャネル211aおよび211bのいずれとも平面視上重なることなく、電荷転送チャネル241を平面視上横切る帯状の電極である。
【0197】
転送電極244における転送電極243側の縁部は転送電極243上に重なっており、転送電極244における転送電極245側の縁部は転送電極245上に重なっている。転送電極246における転送電極245側の縁部は転送電極245上に重なっており、図4中で最も右側の転送電極244以外の転送電極244における転送電極246側の縁部は転送電極246上に重なっている。各転送電極243、244、245、246は、いわゆる重ね合わせ転送電極構造をなしている。
【0198】
なお、各転送電極243、244、245、246は、図示を省略した電気絶縁膜によって互いに絶縁されている。また、転送電極243と、最も下流の調整部用第1転送電極231も、図示を省略した電気絶縁膜によって互いに絶縁されている。
【0199】
電荷転送チャネル241と各転送電極243、244、245、246との平面視上の交差部の各々は、1つの電荷転送段として利用される。したがって、出力転送路240は、1本の電荷転送チャネル211aまたは211bあたり4つの電荷転送段を有する。出力転送路240は、4相駆動型のCCDからなる。
【0200】
調整部230から転送されてきた信号電荷は、出力転送路240に形成されている上記の各電荷転送段によって順次出力部250に転送される。このとき、所定の電圧が所定の周期で転送電極243、244、245、246のそれぞれに印加される。
【0201】
次に、出力部250について説明する。図8に示したように、出力部250は、出力転送路240の一端に接続されている。当該出力部250は、出力転送路240から送られてきた信号電荷をフローティング容量(図示せず。)によって信号電圧に変換し、当該信号電圧をソースホロワ回路(図示せず。)等を利用して増幅する。検出(変換)された後の電荷は、例えばリセットトランジスタを介して電源に吸収される。具体的な構成は、例えば図4(b)を用いて説明した出力部50(図1参照)と同様である。
【0202】
以上説明したFT−CCD300は、画素用光電変換素子225それぞれの上にのみ開口部222を有する光遮蔽膜220を具備している。このため、マイクロレンズアレイを感光部210上に配設したとしても、光の回り込みによって迷光が画素用光電変換素子225に入射するということが起こりにくい。
【0203】
また、各画素用光電変換素子225が1つおきの電荷転送チャネル211aまたは211b上で幅広の領域を形成する画素ずらし配置が行われている。このため、個々の画素における受光部222の面積の低下を抑制しつつ画素密度を向上させやすい。その結果として、解像度を高めやすい。
【0204】
さらに、電荷転送チャネル211aにおける画素用光電変換素子形成領域211aPの最大の線幅は、電荷転送チャネル211aにおける接続部211aCの線幅より広い。同様に、電荷転送チャネル211bにおける画素用光電変換素形成領域211bPの最大の線幅は、電荷転送チャネル211bにおける接続部211bCの線幅より広い。このため、前述した実施例1のFT−CCD100におけるよりも、各画素用光電変換素子225の平面視上の大きさを大きくしやすい。これに伴って、個々の画素の受光部222の平面視上の大きさも大きくしやすい。その結果として、実施例1のFT−CCD100よりも感度を向上させやすい。
【0205】
図8に示したFT−CCD300を駆動させるためには、各画素用透明転送電極212、213、各転送専用転送電極215、216、217、補助転送電極218、各調整部用転送電極231、232、出力転送路240および出力部50に所定の駆動パルスを供給するための駆動パルス供給手段が用いられる。
【0206】
図12は、上記の駆動パルス供給手段の一例を示す概略図である。同図に示すように、上記の駆動パルス供給手段290は、例えば、同期信号発生器291、タイミング発生器292、垂直駆動回路293、水平駆動回路294等を含んで構成される。
【0207】
同期信号発生器291は、垂直同期パルス、水平同期パルス等、信号処理に必要な各種のパルスを作る。タイミング発生器292は、各画素用透明転送電極212、213、各転送専用転送電極215、216、217、補助転送電極218および各調整部用転送電極231、232に印加する4相の垂直パルス信号、ならびに、出力転送路240の駆動に必要な4相の水平パルス信号等のためのタイミング信号を作る。
【0208】
垂直駆動回路293は、上記のタイミング信号に基づいて4相の垂直パルス信号を発生する。当該4相の垂直パルス信号の各々は、パルス供給用端子260a、260b、260cまたは260dを介して、所定の画素用透明転送電極212、213、所定の転送専用転送電極215、216、217、補助転送電極218または所定の調整部用転送電極231、232に印加される。
【0209】
水平駆動回路294は、上記のタイミング信号に基づいて4相の水平パルス信号を発生する。当該4相の水平パルス信号の各々は、パルス供給用端子280a、280b、280cまたは280dを介して、所定の転送電極243、244、245、246に印加される。
【0210】
FT−CCD300においては、画素用光電変換素子225の各々に一旦信号電荷を蓄積させた後、これらの信号電荷を感光部210から調整部230へ転送する。感光部210から調整部230への信号電荷の転送は、感光部210から調整部230にかけて形成されている前述の各垂直転送CCDを4相駆動させることによって行われる。
【0211】
信号電荷の蓄積および転送を行うために、例えば図12に示すように、所定のパルス供給端子と所定の転送電極とが電気的に接続される。図12においては、各第2転送専用転送電極216と第3転送専用転送電極217と補助転送電極218とがパルス供給端子260aに電気的に接続されている。各画素用透第1明転送電極212と調整部用第1転送電極231は、それぞれパルス供給端子260bに電気的に接続されている。各第1転送専用転送電極215と調整部用第2転送電極232は、それぞれパルス供給端子260cに電気的に接続されている。各画素用第2透明転送電極213は、パルス供給端子260dに電気的に接続されている。
【0212】
同期信号発生器291で作られた所定のパルスによって規定される信号電荷蓄積期間に、前述した第1の実施例のFT−CCD100における動作と同様の動作を行うことにより、1フレーム分の信号電荷を感光部210に蓄積させることができる。このとき、垂直駆動回路293からパルス供給用端子260a、260cに低レベルの垂直パルス信号VL が印加されると共に、パルス供給用端子260b、260dに高レベルの垂直パルス信号VH が印加される。
【0213】
上記1フレーム分の信号電荷は、第1の実施例のFT−CCD100についての説明の中で述べた前記(1) 〜(4) の動作と同様の動作を行うことにより、感光部210から調整部230へ転送することができる。
【0214】
ただし、調整部230に1フレーム分の信号電荷の全てを蓄積することはできない。調整部230における最も下流の各電荷転送段にまで転送されてきた信号電荷は、出力転送路240へ順次転送する。
【0215】
調整部230における最も下流の電荷転送段は、図8または図12に示したように、調整部用第2転送電極232と各電荷転送チャネル211a、211bとの平面視上の交差部に形成された各電荷転送段である。これらの電荷転送段には、相隣る2つの画素用光電変換素子行を構成している各画素用光電変換素子225に蓄積された信号電荷の各々が、同じ移相の下に実質的に同時に転送されてくる。
【0216】
調整部230から出力転送路240への信号電荷の転送は、例えば次のようにして行われる。
【0217】
まず、図11に示したように、パルス供給端子280aと各転送電極243、パルス供給端子280bと各転送電極244、パルス供給端子280cと各転送電極245、および、パルス供給端子280dと各転送電極246とを、それぞれ予め電気的に接続しておく。
【0218】
そして、調整部用第2転送電極232にVH が印加されている時に、水平駆動回路294からパルス供給端子280a、280bの各々に高レベルの水平パルスHH を印加すると共に、水平駆動回路294からパルス供給端子280c、280dの各々に低レベルの水平パルスHL を印加する。次に、調整部用第2転送電極232の電圧をVH からVL に変化させる。
【0219】
これにより、調整部用第2転送電極232と各電荷転送チャネル211a、211bとの平面視上の交差部に形成された電荷転送段の各々にまで転送されてきていた各信号電荷は、電荷転送チャネル241と各転送電極243、244との平面視上の各交差部に形成される2連のポテンシャルウェルの各々に転送される。すなわち、調整部230から出力転送路240へ信号電荷が転送される。
【0220】
出力転送路240に転送されてきた信号電荷の各々は、順次、出力部250へ向けて出力転送路240内を順次転送される。このとき、下記(a) および(b) の動作が所定の周期で交互に行われる。
【0221】
(a) 2連のポテンシャルウェルの各々を下流側(出力部250側)へ1電荷転送段分だけ伸長せさて3連のポテンシャルウェルとする。
【0222】
(b) 3連のポテンシャルウェルの各々を、その上流側を下流側(出力部250側)へ1電荷転送段分だけ縮めて2連のポテンシャルウェルとする。
【0223】
出力部250は、出力転送路240から受け取った信号電荷を順次信号電圧に変換すると共に増幅し、当該増幅された信号電圧を所定の回路に出力する。
【0224】
以上説明した第3の実施例のFT−CCD300は、CCD蓄積部を有していないので、メカニカルシャッタを備えた静止画撮影用機器のエリア・イメージセンサとして好適である。FT−CCD300を前記のエリア・イメージセンサとして利用する場合、メカニカルシャッタは信号蓄積期間中に開かれ、他の期間中においては閉ざされる。
【0225】
図示したFT−CCD300は、FT−CCDとしては簡単な構造のFT−CCDである。実際のFT−CCDでは、通常、個々の画素用光電変換素子225での光電変換効率を高めるために、マイクロレンズアレイが配設される。また、カラー撮像用のFT−CCDでは色フィルタアレイが配設される。
【0226】
マイクロレンズアレイや色フィルタアレイは、例えば第2の実施例のFT−CCD200についての説明の中で述べた方法によって配設することができる。
【0227】
次に、第4の実施例によるFT−CCDについて、図13および図14を用いて説明する。
【0228】
図13は、第4の実施例によるFT−CCD400を概略的に示す平面図である。図14は、図13に示した画素用透明転送電極312を概略的に示す平面図である。なお、図13は、図面をみやすくするために、また、説明を判りやすくするために、画素用光電変換素子325の数を24個にした略図である。実際のFT−CCDでは、前述したように、画素用光電変換素子325の数が1000〜1000万個に達する。
【0229】
図13に示したFT−CCD400は、半導体基板301の表面に設定された感光部310と、当該感光部310の外側に形成されたCCD蓄積部330と、当該CCD蓄積部330の外側に形成された出力転送路340と、当該出力転送路340の一端に接続された出力部350と、感光部310に形成されている転送電極の各々に所定の駆動パルスを供給するための4つのパルス供給端子360a、360b、360c、360dと、CCD蓄積部330に形成されている転送電極の各々に所定の駆動パルスを供給するための4つのパルス供給端子370a、370b、370c、370dと、出力転送路340を構成する転送電極の各々に所定の駆動パルスを供給するための4つのパルス供給端子380a、380b、380c、380dとを具備している。
【0230】
感光部310、CCD蓄積部330、出力転送路340および出力部350それぞれの役割は、前述した第1の実施例のFT−CCD100における感光部10、CCD蓄積部30、出力転送路40または出力部50の役割と実質的に同じである。
【0231】
以下、p型ウェルを備えたn型シリコン基板からなる半導体基板301(図13参照)を用いた場合を例にとり、感光部310の構成ならびにCCD蓄積部330、出力転送路340および出力部350それぞれの構造を順次説明する。
【0232】
図13に示したように、感光部310を一定の方向DV (図13参照)に沿って横断して出力転送路340に達する計6本の電荷転送チャネル311が、半導体基板301の表面に形成されている。電荷転送チャネル311の各々は、半導体基板301の一表面側に形成されたp型ウェルの所定箇所にn型領域を形成することによって得られる。各電荷転送チャネル311は、平面視上、帯状を呈する。
【0233】
各電荷転送チャネル311を前記の方向DH に沿って平面視上横断する計4本の画素用透明転送電極312が、前記の方向DV に沿って一定のピッチP20で形成されている。各画素用透明転送電極312は、例えばポリシリコンからなる。これらの画素用透明転送電極312は、半導体基板301の表面に形成された電気絶縁膜の上に形成されている。
【0234】
画素用透明転送電極312の各々は、前記の方向DH に沿って蛇行している。各画素用透明転送電極312は、前記の方向DH (図13参照)に帯状に延びる画素用光電変換素子形成領域312Pを計6つ有している(図14参照)。
【0235】
図14の左端から数えて1、3、5番目の各画素用光電変換素子形成領域312Pにおいては、その左端に、図中での左斜め下に延びる接続部312C1 が続いており、その右端に、図中での右斜め下に延びる接続部312C2 が続いている。したがって、図14の左端から数えて2、4番目の各画素用光電変換素子形成領域312Pにおいては、その左端に、図中での左斜め上に延びる接続部312C2 が続いており、その右端に、図中での右斜め上に延びる接続部312C1 が続いている。
【0236】
図14での最も左側の接続部312C1 の左端には、前記の方向DH に帯状に延びる接続部312C3 が続いている。図14の左端から数えて6番目の画素用光電変換素子形成領域312Pの右端には、前記の方向DH に帯状に延びる接続部312C4 が続いている。
【0237】
第1転送専用転送電極315、第2転送専用転送電極316および第3転送専用転送電極317が1本ずつ、相隣る2本の画素用透明転送電極312の間に形成されている。また、最も上流の画素用透明転送電極312の上流側にも、第1転送専用転送電極315、第2転送専用転送電極316および第3転送専用転送電極317が1本ずつ補助的に形成されている。これらの転送専用転送電極315、316、317は、感光部310の上流側から下流側に向かって、この順番で形成されている。
【0238】
転送専用転送電極315、316、317各々の平面視上の形状は、いずれも、線幅を画素用透明転送電極312より狭くした以外は画素用透明転送電極312の平面視上の形状ととほぼ同じである。各転送専用転送電極315、316、317は、例えばポリシリコンからなる。これらの転送専用転送電極315、316、317は、画素用透明転送電極312と同様に、半導体基板301の表面に形成された電気絶縁膜の上に形成されている。
【0239】
各第1転送専用転送電極315の上流側の縁部は、最も上流に設けられている第1転送専用転送電極315を除き、その上流側に近接する画素用透明転送電極312の下流側の縁部に重なっている。各第1転送専用転送電極315の下流側の縁部は、その下流側に近接する第2転送専用転送電極316の上流側の縁部に重なっている。
【0240】
各第3転送専用転送電極317の上流側の縁部は、その上流側に近接する第2転送専用転送電極316の下流側の縁部に重なっている。各第3転送専用転送電極315の下流側の縁部は、最も下流に設けられている第3転送専用転送電極317を除き、その下流側に近接する画素用透明転送電極312の上流側の縁部に重なっている。
【0241】
各画素用透明転送電極312と各転送専用転送電極315、316、317とは、いわゆる重ね合わせ転送電極構造をなしている。なお、これらの転送電極は、互いに電気的に絶縁されている。
【0242】
最も下流の第1転送専用転送電極315の下流には、第4転送専用転送電極318が形成されている。第4転送専用転送電極318の下流には帯状を呈する第5転送専用転送電極319が形成されている。これらの転送専用転送電極318、319は、平面視上、電荷転送チャネル411の各々を前記の方向DH に沿って横断する。
【0243】
第4転送専用転送電極318および第5転送専用転送電極319は、例えばポリシリコンからなる。これらの転送専用転送電極318、319は、画素用透明転送電極312と同様に、半導体基板301の表面に形成された電気絶縁膜の上に形成されている。
【0244】
第4転送専用転送電極318の上流側の縁部は、最も下流に設けられている第1転送専用転送電極315の下流側の縁部の下に入り込んでいる。第4転送専用転送電極318の下流側の縁部は、第5転送専用転送電極319の上流側の縁部に重なっている。
【0245】
最も下流の第1転送専用転送電極315と第4転送専用転送電極318と第5転送専用転送電極319とは、いわゆる重ね合わせ転送電極構造をなしている。これらの転送専用転送電極は、互いに電気的に絶縁されている。
【0246】
画素用透明転送電極312における画素用光電変換素子形成領域312Pの各々は、電荷転送チャネル311と平面視上交差する。各転送専用転送電極315、316、317、318、319は、それぞれ所定の箇所において、電荷転送チャネル311の各々と平面視上交差する。
【0247】
各電荷転送チャネル311と各画素用光電変換素子形成領域312Pとの平面視上の交差部の各々は、1つの電荷転送段としての機能を有する。各電荷転送チャネル311と各転送専用転送電極315、316、317、318、319との平面視上の各交差部についても、同じである。
【0248】
電荷転送チャネル311の各々は、当該電荷転送チャネル311を平面視上横断する画素用透明転送電極312および各転送専用転送電極315、316、317、318、319と共に、1つのCCD(垂直転送CCD)を構成する。
【0249】
図13に示すように、光遮蔽膜320が、感光部310から出力転送路340にかけて形成されている。この光遮蔽膜320と、感光部310、CCD蓄積部330および出力転送路340それぞれに形成された各種の転送電極との間には、例えばシリコン酸化膜からなる電気絶縁層(図示せず。)が介在する。
【0250】
光遮蔽膜320は、各画素用光電変換素子形成領域312Pと各電荷転送チャネル311との平面視上の交差部それぞれの上に、水平断面が円形の開口部322を有する。
【0251】
このため、各画素用光電変換素子形成領域312Pと各電荷転送チャネル311との平面視上の交差部の各々が、画素用光電変換素子(フォトダイオード)325(図13参照)として機能する。他の交差部は、光電変換素子としては実質的に機能しない。
【0252】
したがって、図13に示したFT−CCD400においては、各電荷転送チャネル311と各画素用透明転送電極312との平面視上の交差部の全てが、画素用光電変換素子325として機能する。上記の開口部322の各々は、1つの画素の受光部として機能する。以下、開口部322を「受光部322」と表記することがある。
【0253】
これらの画素用光電変換素子325は、FT−CCD400においては、6列、8行に亘って計24個、画素ずらし配置されている。1つの画素用光電変換素子列は4つの画素用光電変換素子325によって構成され、1つの画素用光電変換素子行も4つの画素用光電変換素子325によって構成されている。図13の左端から数えて奇数番目の光電変換素子列の各々は奇数行の画素用光電変換素子325のみを含み、偶数番目の光電変換素子列の各々は偶数行の画素用光電変換素子325のみを含む。
【0254】
受光部322から光が入射することにより、画素用光電変換素子325の各々において光電変換が行われる。各画素用透明転送電極312および各転送専用転送電極315、316、317、318、319にそれぞれ所定の電圧を印加しておくことにより、画素用光電変換素子325の各々に信号電荷を蓄積させることができる。
【0255】
次に、既出の図13を用いて、CCD蓄積部330の構造について説明する。このCCD蓄積部330は、感光部310と出力転送路340との間の半導体基板301表面に形成されている。
【0256】
図13に示したように、電荷転送チャネル311の各々が、CCD蓄積部330を前記の方向DV に沿って横断して、出力転送路340に達している。
【0257】
電荷転送チャネル311の各々を前記の方向DH に沿って平面視上横断する計4本の蓄積部用第1転送電極331と計3本の蓄積部用第2転送電極332とが、前記の方向DV に沿って交互に1本ずつ形成されている。さらに、最も下流の蓄積部用第1転送電極331の下流側に、1本の蓄積部用第3転送電極333が形成されている。蓄積部用第3転送電極333も、電荷転送チャネル311の各々を前記の方向DH に沿って平面視上横断する。
【0258】
各蓄積部用転送電極331、332、333は、例えばポリシリコンからなる。これらの蓄積部用転送電極331、332、333は、半導体基板301の表面に形成された電気絶縁膜の上に形成されている。個々の蓄積部用転送電極331、332、333の形状は、いずれも帯状である。
【0259】
各蓄積部用第2転送電極332における上流側の縁部は、その上流側に近接する蓄積部用第1転送電極331における下流側の縁部に平面視上重なっている。各蓄積部用第2転送電極332における下流側の縁部は、その下流側に近接する蓄積部用第1転送電極における上流側の縁部に平面視上重なっている。蓄積部用第3転送電極333における上流側の縁部は、その上流側に近接する蓄積部用第1転送電極331における下流側の縁部に平面視上重なっている。各蓄積部用転送電極331、332、333は、いわゆる重ね合わせ転送電極構造をなしている。
【0260】
各電荷転送チャネル311と各蓄積部用転送電極331、332、333との平面視上の交差部の各々は、1つの電荷転送段として機能する。電荷転送チャネル311の各々は、当該電荷転送チャネル311を平面視上横断する各蓄積部用転送電極331、332、333と共に、1つのCCD(垂直転送CCD)を構成する。
【0261】
感光部310に形成されている第5転送専用転送電極319とCCD蓄積部330に形成されている最も上流の蓄積部用第1転送電極331とは、いわゆる重ね合わせ転送電極構造をなしている。その結果として、電荷転送チャネル311の各々は、感光部310からCCD蓄積部330にかけて、1つのCCD(垂直転送CCD)を構成する。
【0262】
前述した光遮蔽膜320が、感光部310から出力転送路340にかけて形成されている(図13参照)。この光遮蔽膜320は、電気絶縁層を介して、各蓄積部用転送電極331、332、333を平面視上覆っている。
【0263】
感光部310に蓄積された信号電荷は、感光部310からCCD蓄積部330かけて形成されている上記の各垂直転送CCDによって、出力転送路340に向けて順次転送される。
【0264】
なお、図13においては、各構成部材を判りやすくするために、各電荷転送チャネル311をそれぞれ実線で描いており、光遮蔽膜320を二点鎖線で描いている。
【0265】
図13に示したFT−CCD400における出力転送路340は、図4に示した出力転送路40と基本的に同じ構造を有する。また、図13に示したFT−CCD400における出力部350は、図1に示した出力部50と基本的に同じ構造を有する。ただし、図4に示した出力転送路40が8本の電荷転送チャネル11を通じて転送されてくる信号電荷を受け取れるように構成されているのに対し、図13に示した出力転送路340は6本の電荷転送チャネル311を通じて転送されてくる信号電荷を受け取れるように構成されている。
【0266】
以上説明したFT−CCD400は、画素用光電変換素子325それぞれの上にのみ開口部322を有する光遮蔽膜320を具備している。このため、マイクロレンズアレイを感光部310上に配設したとしても、光の回り込みによって迷光が画素用光電変換素子225に入射するということが起こりにくい。
【0267】
また、画素ずらし配置が行われているので、個々の画素における受光部322の面積の低下を抑制しつつ画素密度を向上させやすい。その結果として、解像度を高めやすい。
【0268】
さらに、前記の方向DV に沿って相隣る2つの画素用光電変換素子325の間に3つの電荷転送段が形成されることから、次の利点が得られる。すなわち、前述した第1の実施例のFT−CCD100や第2の実施例のFT−CCD300に比べ、スミアの発生や、画素用光電変換素子325同士の間での混色の発生を、より抑制することができる。
【0269】
図13に示したFT−CCD400を駆動させるためには、各画素用透明転送電極312、各転送専用転送電極315、316、317、318、319、各蓄積部用転送電極331、332、333、出力転送路340および出力部350に所定の駆動パルスを供給するための駆動パルス供給手段が用いられる。
【0270】
図15は、上記の駆動パルス供給手段の一例とFT−CCD400とを示す概略図である。同図に示すように、上記の駆動パルス供給手段390は、例えば図5に示した駆動パルス供給手段90と同様に、同期信号発生器391、タイミング発生器392、第1垂直駆動回路393a、第2垂直駆動回路393b、水平駆動回路394等を含んで構成される。
【0271】
同期信号発生器391、タイミング発生器392、第1垂直駆動回路393a、第2垂直駆動回路393bおよび水平駆動回路394それぞれの役割は、図5に示した駆動パルス供給手段90における同期信号発生器91、タイミング発生器92、第1垂直駆動回路93a、第2垂直駆動回路93bまたは水平駆動回路94の役割と同じである。
【0272】
画素用光電変換素子325の各々に一旦信号電荷を蓄積させた後、これらの信号電荷を感光部310からCCD蓄積部330へ転送する。感光部310からCCD蓄積部330への信号電荷の転送は、感光部310からCCD蓄積部330にかけて形成されている前述の各垂直転送CCDを例えば4相駆動させることによって行われる。
【0273】
信号電荷の蓄積および転送を行うために、例えば図15に示すように、所定のパルス供給端子と所定の転送電極とが電気的に接続される。図15においては、各画素用透明転送電極312がパルス供給端子360aに電気的に接続されている。各第1転送専用転送電極315は、パルス供給端子360bに電気的に接続されている。各第2転送専用転送電極316と第4転送専用転送電極318は、それぞれパルス供給端子360cに電気的に接続されている。各第3転送専用転送電極317と第5転送専用転送電極319は、それぞれパルス供給端子360dに電気的に接続されている。
【0274】
また、図15においては、感光部310側から数えて1、5番目の各蓄積部用転送電極(いずれも蓄積部用第1転送電極331)がパルス供給端子370aに電気的に接続されている。感光部310側から数えて2、6番目の各蓄積部用転送電極(いずれも蓄積部用第2転送電極332)は、それぞれパルス供給端子370bに電気的に接続されている。感光部310側から数えて3、7番目の各蓄積部用転送電極(いずれも蓄積部用第1転送電極331)は、それぞれパルス供給端子370cに電気的に接続されている。感光部310側から数えて4、8番目の各蓄積部用転送電極(蓄積部用第2転送電極332と蓄積部用第3転送電極333)は、それぞれパルス供給端子370dに電気的に接続されている。
【0275】
同期信号発生器391で作られた所定のパルスによって規定される信号電荷蓄積期間に、第1垂直駆動回路393aから各パルス供給用端子360b、360c、360dに低レベルの垂直パルス信号VL が印加されると共に、パルス供給用端子360aに高レベルの垂直パルス信号VH が印加される。
【0276】
これにより、画素用光電変換素子325それぞれにポテンシャルウェル(1連のポテンシャルウェル)が形成され、1フレーム分の信号電荷を感光部310に蓄積させることが可能になる。このとき、相隣る2つのポテンシャルウェルの間には、3連のポテンシャルバリアが形成される。また、最も上流のポテンシャルウェルの上流側、および、最も下流のポテンシャルウェルの下流側にも、それぞれ3連のポテンシャルバリアが形成される。
【0277】
感光部310内での信号電荷の転送は、例えば下記(a) および(b) の動作をこの順番で交互に繰り返すことにより行うことができる。
【0278】
(a) 1連のポテンシャルウェルの各々を下流側に2電荷転送段分だけ伸長させて3連のポテンシャルウェルにする。換言すれば、3連のポテンシャルバリアの各々を下流側に2電荷転送段分縮めて1連のポテンシャルバリアにする。
【0279】
(b) 上記(a) で形成した3連のポテンシャルウェルの各々を下流側に1電荷転送段分だけ縮めて2連のポテンシャルウェルにする。換言すれば、上記(a) で形成した1連のポテンシャルバリアの各々を下流側に1電荷転送段分伸長させて2連のポテンシャルバリアにする。
【0280】
第5転送専用転送電極319と各電荷転送チャネル311との平面視上の交差部に形成されている電荷転送段の各々にまで転送されてきた各信号電荷は、例えば下記(i) および(ii)の動作をこの順番で行うことにより、感光部310からCCD蓄積部330へ転送される。
【0281】
(i) 水平駆動回路394からパルス供給端子80aおよび80bの各々に高レベルの水平パルス信号HH を印加すると共に、第2垂直駆動回路393bからパルス供給端子80cおよび80dの各々に低レベルの水平パルス信号HL を印加する。このとき、CCD蓄積部330における前述の各垂直転送CCDにおいては、2連のポテンシャルウェルと2連のポテンシャルバリアとが、上流から下流に向かってこの交互に順番で形成される。
【0282】
(ii)上記(i) の状態を、第1垂直駆動回路393aからパルス供給端子360dにVL が印加されるまで続ける。
【0283】
CCD蓄積部330内で信号電荷を転送するにあたっては、蓄積部用転送電極331、332、333に印加する垂直パルス信号の大きさを適宜変化させて、電荷蓄積領域(ポテンシャルウェル)とポテンシャルバリアとを交互に配置させる。信号電荷の転送は、例えば下記(A) および(B) の動作をこの順番で交互に繰り返すことにより行うことができる。
【0284】
(a) 2連のポテンシャルウェル(上記(i) 参照)の各々を下流側に1電荷転送段分だけ縮めて1連のポテンシャルウェルにする。
【0285】
(b) 1連のポテンシャルウェルの各々を下流側に1電荷転送段分だけ伸長させて2連のポテンシャルウェルにする。
【0286】
CCD蓄積部330から出力転送路340への信号電荷の転送は、前述した第1の実施例のFT−CCD100における動作と同様の動作によって行うことができる。また、出力転送路340内での信号電荷の転送も、前述した第1の実施例のFT−CCD100における動作と同様の動作によって行うことができる。
【0287】
出力部350は、出力転送路340から受け取った信号電荷を順次信号電圧に変換すると共に増幅し、当該増幅された信号電圧を所定の回路に出力する。
【0288】
1フレーム分の信号電荷を出力転送路340に転送し終えた後、必要に応じて、同期信号発生器391で作られた所定のパルスによって前述した信号電荷蓄積期間が再び規定され、感光部310に1フレーム分の信号電荷が蓄積される。
【0289】
以上説明した第4の実施例のFT−CCD400は、FT−CCDとしては簡単な構造のFT−CCDである。実際のFT−CCDでは、通常、画素用光電変換素子325での光電変換効率を高めるために、マイクロレンズアレイが配設される。また、カラー撮像用のFT−CCDでは色フィルタアレイが配設される。
【0290】
マイクロレンズアレイや色フィルタアレイは、例えば第2の実施例のFT−CCD200についての説明の中で述べた方法によって配設することができる。
【0291】
以上、実施例を挙げて本発明のFT−CCDを説明したが、本発明は上述した実施例に限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0292】
例えば、各実施例のFT−CCDは、p型ウェルを備えたn型半導体基板に画素用光電変換素子(フォトダイオード)等を形成したものであるが、導電型を全て反転させることもできる。例えば、p型半導体基板に画素用光電変換素子(フォトダイオード)等を形成しても、FT−CCDを得ることができる。
【0293】
また、本明細書においては、半導体以外の材料からなる基板の一面に画素用光電変換素子(フォトダイオード)等を形成するための半導体層を設けたものも、「半導体基板」に含まれるものとする。
【0294】
感光部から出力転送路にかけて形成される電荷転送チャネルは、第1の実施例や第4の実施例で例示したような帯状を呈するものであってもよいし、第3の実施例で例示したような画素用光電変換素子形成領域を有するものであってもよい。さらには、蛇行した形状を呈するものであってもよい。
【0295】
電荷転送チャネルを平面視上蛇行させ、かつ、画素ずらし配置を行うことにより、画素密度を更に高めることが可能であろう。
【0296】
電荷転送チャネルに画素用光電変換素子形成領域を設ける場合、当該画素用光電変換素子形成領域の平面視上の形状は、例えば矩形、六角形、八角形、樽型等、適宜選定可能である。
【0297】
なお、本明細書で電荷転送チャネルについていう「画素用光電変換素子形成領域の平面視上の形状」とは、画素用光電変換素子形成領域と当該画素用光電変換素子形成領域に続く接続部との間に前記の方向DH に延びる境界線を想定したときに平面視上画定される画素用光電変換素子形成領域の形状を意味する。
【0298】
画素用透明転送電極の平面視上の形状も、適宜選定可能である。画素用透明転送電極に画素用光電変換素子形成領域を設ける場合、当該画素用光電変換素子形成領域の平面視上の形状は、例えば矩形、六角形、八角形、樽型等、とすることができる。
【0299】
なお、本明細書で画素用透明転送電極についていう「画素用光電変換素子形成領域の平面視上の形状」とは、画素用光電変換素子形成領域と当該画素用光電変換素子形成領域に続く接続部との間に前記の方向DV に延びる境界線を想定したときに平面視上画定される画素用光電変換素子形成領域の形状を意味する。
【0300】
光遮蔽膜に設ける開口部の平面視上の形状、ひいては、画素の受光部の平面視上の形状も、例えば矩形(菱形を含む。)、六角形、八角形、楕円形、円形等、適宜選定可能である。
【0301】
画素用光電変換素子の各々は、画素ずらし配置されていてもよいし、普通の行列状(格子状)に配置されていてよい。
【0302】
信号電荷の転送方法は、実施例で挙げた転送方法に限定されるものではなく、目的とするFT−CCDの用途等に応じて適宜変更可能である。これに伴って、各転送電極に所定の駆動パルスを供給するためのパルス供給用端子の数、および、当該パルス供給端子と各転送電極との結線の仕様も、目的とするFT−CCDにおける信号電荷の転送方法に応じて適宜変更可能である。出力転送路についても同様である。
【0303】
CCD蓄積部や調整部は、必須の構成要件ではない。信号電荷は、感光部から直ちに出力転送路に転送接続されていてもよい。
【0304】
CCD蓄積部や調整部における各転送電極の形状は、各実施例で例示した帯状に限定されるものではない。例えば、形状の異なる複数種の電極を感光部における各転送電極の配置仕様と同様の仕様で配置してもよい。
【0305】
各画素の受光部を平面視上覆うようにしてこれらの受光部の上方にマイクロレンズを1個ずつ設ける場合、個々のマイクロレンズの平面視上の形状は、矩形(菱形を含む、)、当該矩形の角部に丸みを付けた形状、全ての内角が鈍角となっている五角形以上の多角形、当該多角形の角部に丸みを付けた形状、円形、楕円形等、適宜選択可能である。マイクロレンズの平面視上の形状は、個々の画素における受光部の形状に応じて、適宜選定できる。
【0306】
これらのマイクロレンズにおける前記の方向DV のピッチは、当該方向DV における画素用光電変換素子のピッチと同じであってもよいし、わずかに異なっていてもよい。前記の方向DV についてのマイクロレンズのピッチを画素用光電変換素子のピッチと異ならせる場合、個々のマイクロレンズは、例えば次の観点の下に移動される。
【0307】
すなわち、受光部内の位置の変化に応じた入射光線の入射方向の変化に対応させて、マイクロレンズによる結像位置が画素の受光部における所望箇所、例えば所望の感度あるいは解像度を得るうえでより有利となる箇所に変位するように、移動される。画素の感度あるいは解像度を高めるうえからは、マイクロレンズによる結像位置周辺のできるだけ広範囲に亘って光電変換領域が存在していることが好ましい。
【0308】
同様の理由から、上記のマイクロレンズそれぞれにおける前記の方向DH のピッチは、当該方向DH における画素用光電変換素子のピッチと同じであってもよいし、わずかに異なっていてもよい。
【0309】
画素用光電変換素子とマイクロレンズとの相対的な位置関係が全ての画素において実質的に同じであった場合には、マイクロレンズによって画素用光電変換素子上に形成される像点の位置が、画素用光電変換素子列の中央部と列方向上部または下部とで異なる。マイクロレンズによって画素用光電変換素子上に形成される像点の位置が所望の位置からずれるのを抑制するうえからは、例えば下記(1) 〜(3) のように、マイクロレンズをずらすことが好ましい。
【0310】
(1) 図16(a)に模式的に示すように、個々の画素用光電変換素子列500における列方向上部および列方向下部それぞれでのマイクロレンズ510の位置を、画素用光電変換素子列500の列中央部から離れるに従って、列中央部側にずらす。図中の矢印は、マイクロレンズ510をずらす方向を示している。また、符号520は感光部を示している。
【0311】
(2) 図16(b)に模式的に示すように、個々の画素用光電変換素子行505における行方向端部でのマイクロレンズ510の位置を、感光部520の中央から離れるに従って、前記の方向DH に沿って、感光部520の中央側にずらす。図中の矢印は、マイクロレンズ510をずらす方向を示している。
【0312】
(3) 図16(c)に模式的に示すように、マイクロレンズ510を、感光部520の中央から離れるに従って、前記の方向DH および前記の方向DV に沿って、感光部520の中央側にずらす。図中の矢印は、マイクロレンズ510をずらす方向を示している。
【0313】
上記(1) 〜(3) のようにマイクロレンズをずらすことにより、輝度シェーディングを改善することも可能である。
【0314】
FT−CCDに色フィルタアレイを設ける場合、当該色フィルタアレイは、カラー撮像を可能にする色フィルタによって構成されていればよい。このような色フィルタアレイとしては、実施例で挙げた3原色(赤、緑、青)系の色フィルタアレイの他に、いわゆる補色タイプの色フィルタアレイがある。
【0315】
補色タイプの色フィルタアレイは、例えば(i) 緑(G)、シアン(Cy)および黄(Ye)の各色フィルタ、(ii)シアン(Cy)、黄(Ye)および白もしくは無色(W)の各色フィルタ、(iii) シアン(Cy)、マゼンダ(Mg)、黄(Ye)および緑(G)の各色フィルタ、または、(iv)シアン(Cy)、黄(Ye)、緑(G)および白もしくは無色(W)の各色フィルタ、等によって構成することができる。
【0316】
図17(a)は上記(i) の補色タイプの色フィルタアレイ600の一例を示す平面図であり、図17(b)は上記(ii)の補色タイプの色フィルタアレイ610の一例を示す平面図である。図17(c)は上記(iii) の補色タイプの色フィルタアレイ620の一例を示す平面図であり、図17(d)は上記(iv)の補色タイプの色フィルタアレイ630の一例を示す平面図である。
【0317】
図17(a)〜図17(d)のそれぞにおいては、図中のアルファベットG、Cy、Ye、W、Mgを囲んでいる各六角形が1つの色フィルタを示している。図中のアルファベットG、Cy、Ye、W、Mgは、個々の色フィルタの色を表している。
【0318】
3原色系の色フィルタアレイにおける色フィルタの配置パターンは、図7に示したパターンに限定されるものではない。同様に、補色系の色フィルタアレイにおける色フィルタの配置パターンは、図17(a)〜図17(d)に示したパターンに限定されるものではない。
【0319】
図18(a)は、画素用光電変換素子が正方格子状に配置されているFT−CCDに使用される原色系の色フィルタアレイにおける色フィルタの配置パターンの幾つかの例を示す平面図である。図18(a)(i) はベイヤー型と呼ばれる配置パターンの色フィルタアレイ700を示しており、図18(a)(ii)はインターライン型と呼ばれる配置パターンの色フィルタアレイ710を示している。図18(a)(iii) はGストライプRB市松型と呼ばれる配置パターンの色フィルタアレイ720を示しており、図18(a)(iv)はGストライプRB完全市松型と呼ばれる配置パターンの色フィルタアレイ730を示している。図18(a)(v) はストライプ型と呼ばれる配置パターンの色フィルタアレイ740を示しており、図18(a)(vi)は斜めストライプ型と呼ばれる配置パターンの色フィルタアレイ750を示している。そして、図18(a)(vii) は原色色差型と呼ばれる配置パターンの色フィルタアレイ760を示している。
【0320】
図18(b)は、画素用光電変換素子が正方格子状に配置されているFT−CCDに使用される補色系の色フィルタアレイにおける色フィルタの配置パターンの幾つかの例を示す平面図である。図18(b)(i) はフィールド色差順次型と呼ばれる配置パターンの色フィルタアレイ800を示しており、図18(b)(ii)はフレーム色差順次型と呼ばれる配置パターンの色フィルタアレイ810を示している。図18(b)(iii) はMOS型と呼ばれる配置パターンの色フィルタアレイ820を示しており、図18(b)(iv)は改良MOS型と呼ばれる配置パターンの色フィルタアレイ830を示している。図18(b)(v) はフレームインタリーブ型と呼ばれる配置パターンの色フィルタアレイ840を示しており、図18(b)(vi)はフィールドインタリーブ型と呼ばれる配置パターンの色フィルタアレイ850を示している。そして、図18(b)(vii) はストライプ型と呼ばれる配置パターンの色フィルタアレイ860を示している。
【0321】
画素ずらし配置が行われているFT−CCDにおいても、例えば画素用光電変換素子が正方格子状に配置されているFT−CCD用の上記の色フィルタアレイに準じて、色フィルタの配置パターンを適宜選定することができる。
【0322】
各実施例のFT−CCDにおいては、n型半導体基板に形成されたp型ウェル上に画素用光電変換素子(フォトダイオード)が形成されている。したがって、これらのFT−CCDでは縦型オーバーフロードレイン構造を付設することができる。これに伴って、電子シャッタを付設することができる。
【0323】
各実施例のFT−CCDに縦型オーバーフロードレイン構造を付設するためには、p型ウェルとn型半導体基板の下部(p型ウェルより下の領域)とに逆バイアスを印加できる構造を付加する。縦型オーバーフロードレイン構造を付設することにより、ブルーミングを抑制することが容易になる。
【0324】
【発明の効果】
以上説明したように、本発明のFT−CCDにおいては、迷光が画素用光電変換素子に入射しにくい。
【0325】
したがって、本発明によれば、再生画像の画質が高いFT−CCDを得ることが容易になる。
【図面の簡単な説明】
【図1】第1の実施例によるFT−CCDを概略的に示す平面図である。
【図2】図1に示したA−A線断面の概略図である。
【図3】図3(a)は、図1に示した画素用第1透明転送電極の1本を概略的に示す平面図であり、図3(b)は、図1に示した画素用第2透明転送電極の1本を概略的に示す平面図である。
【図4】図4(a)は、図1に示した出力転送路を概略的に示す平面図であり、図4(b)は図1に示した出力部の構成を概略的に示す図である。
【図5】図1に示したFT−CCDを駆動させる際に使用される駆動パルス供給手段の一例を示す図である。
【図6】第2の実施例のFT−CCDを概略的に示す部分断面図である。
【図7】色フィルタアレイの一例を示す平面図である。
【図8】第3の実施例によるFT−CCDを概略的に示す平面図である。
【図9】図9(a)は、図8に示した電荷転送チャネルの1本を概略的に示す平面図であり、図9(b)は、図8に示した他の電荷転送チャネルの1本を概略的に示す平面図である。
【図10】図10(a)は、図8に示した画素用第1透明転送電極の1本を概略的に示す平面図であり、図10(b)は、図8に示した画素用第2透明転送電極の1本を概略的に示す平面図である。
【図11】図8に示した出力転送路を概略的に示す平面図である。
【図12】図8に示したFT−CCDを駆動させる際に使用される駆動パルス供給手段の一例を示す図である。
【図13】第4の実施例によるFT−CCDを概略的に示す平面図である。
【図14】図13に示した画素用透明転送電極を概略的に示す平面図である。
【図15】図13に示したFT−CCDを駆動させる際に使用される駆動パルス供給手段の一例を示す図である。
【図16】図16(a)、図16(b)および図16(c)は、ぞれぞれ、マイクロレンズをずらして形成するにあたって当該マイクロレンズをずらす方向を説明するための図である。
【図17】図17(a)、図17(b)、図17(c)および図17(d)は、それぞれ、補色タイプの色フィルタアレイの一例を示す平面図である。
【図18】図18(a)および図18(b)は、それぞれ、画素用光電変換素子が正方格子状に配置されているFT−CCDに使用される色フィルタアレイにおける色フィルタの配置パターンの幾つかの例を示す平面図である。
【符号の説明の】
1、201、301…半導体基板、 2…p型ウェル、 10、210、310…感光部、 11、211a、211b、311…電荷転送チャネル、 12、212、312…画素用第1透明転送電極、13、213、313…画素用第2透明転送電極、15、215、315…第1転送専用転送電極、 16、216、316…第2転送専用転送電極、 17、218…補助転送電極、20、220、320…光遮蔽膜、 22、222、322…開口部(画素の受光部)、25、225、325…画素用光電変換素子(フォトダイオード)、 30、330…CCD蓄積部、 40、240、340…出力転送路、 50、250、350…出力部、 90、290、390…駆動パルス供給手段、 100、200、300、400…FT−CCD、 120…色フィルタアレイ、 140…マイクロレンズ、 230…調整部、 312…画素用透明転送電極、 317…第3転送専用転送電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state imaging device used as an area image sensor, and more particularly to a frame transfer type solid-state imaging device.
[0002]
[Prior art]
Since the mass production technology of CCD (Charge Coupled Device) has been established, video cameras, electronic still cameras, etc. that use CCD type solid-state imaging devices as area image sensors have been rapidly spread. CCD type solid-state imaging devices are classified into several types depending on their structures. One of them is a frame transfer type solid-state imaging device (hereinafter, this solid-state imaging device is abbreviated as “FT-CCD”). There is.
[0003]
In the FT-CCD, a photosensitive portion is set on one surface of a semiconductor substrate, and an output transfer path is formed outside the photosensitive portion. There is a type of FT-CCD in which a CCD storage unit for one frame is provided between the photosensitive unit and the output transfer path, and a type of FT-CCD in which the output transfer path is directly connected to the outside of the photosensitive unit.
[0004]
A predetermined number of charge transfer channels are formed in the semiconductor substrate. Individual charge transfer channels move the photosensitive area in a fixed direction D.VTo the output transfer path. Also, the direction DVDirection D that intersectsHA plurality of transfer electrodes that cross each of the charge transfer channels in plan view are formed on the semiconductor substrate via an electrical insulating film.
[0005]
Each intersecting portion of the charge transfer channel and the transfer electrode in plan view functions as one charge transfer stage. For this reason, the plurality of transfer electrodes are adjacent to each other.
[0006]
The FT-CCD is a solid-state imaging device in which a part of the charge transfer stage formed in the photosensitive portion is also used as a pixel photoelectric conversion element (photodiode). For this reason, a transfer electrode for forming a charge transfer stage to be used as a photoelectric conversion element for pixels has a desired light transmission property (this transfer electrode is referred to as “transparent transfer electrode for pixels”). Normally, all of the intersections in plan view between the charge transfer channel and the pixel transparent transfer electrode are used as pixel photoelectric conversion elements.
[0007]
In order to accumulate the signal charge generated by the photoelectric conversion in the pixel photoelectric conversion element in the pixel photoelectric conversion element and transfer the signal charge toward the output transfer path, only for the transfer of the signal charge The charge transfer stage used is formed. This charge transfer stage is in the direction DVAre formed between two adjacent photoelectric conversion elements for pixels.
[0008]
In other words, a transfer electrode for forming a charge transfer stage that is used only for signal charge transfer (this transfer electrode is referred to as a “transfer-dedicated transfer electrode”) has the direction D described above.VA necessary number of pixels are disposed between two transparent transfer electrodes for pixels adjacent to each other. For example, when signal charges are transferred using four-phase drive pulses, there are three charge transfer stages that are used only for transferring signal charges between two adjacent photoelectric conversion elements for pixels. Formed.
[0009]
Light is applied to each pixel photoelectric conversion element in a state where a high-level voltage for potential well formation is applied to each of the pixel transparent transfer electrodes and a low-level voltage for potential barrier formation is applied to the transfer-dedicated transfer electrodes. When incident, signal charges are accumulated in the pixel photoelectric conversion element. These signal charges are transferred toward the output transfer path by applying, for example, a four-phase drive pulse to each of the transfer electrodes (transparent pixel transfer electrode and transfer transfer electrode).
[0010]
The output unit is connected to one end of the output transfer path. The output unit receives the signal charge from the output transfer path, converts this signal charge into a signal voltage, and further amplifies it.
[0011]
The FT-CCD has an advantage that the pixel density can be easily increased as compared to the interline transfer type solid-state imaging device because a part of the charge transfer stage also serves as a photoelectric conversion element for pixels. If the pixel density is increased, the quality of the reproduced image can be easily improved. In addition, since the aperture ratio of each pixel can be easily increased, there is an advantage that the resolution is easily increased. Furthermore, the type of FT-CCD that is not provided with a CCD storage unit has an advantage that the chip size can be easily reduced.
[0012]
[Problems to be solved by the invention]
In general, a microlens array is disposed on the photosensitive portion in order to increase the photoelectric conversion efficiency in the pixel photoelectric conversion element. In the FT-CCD for color imaging, the color filter array is disposed separately from the microlens array.
[0013]
In providing the microlens, first, a planarizing film is formed on the photosensitive portion. This planarization film is also used as a focus adjustment layer. In a FT-CCD for monochrome imaging, a microlens array including a predetermined number of microlenses is disposed on the planarizing film.
[0014]
On the other hand, in an FT-CCD for color imaging, a color filter array is formed on the planarizing film. For this reason, the microlens array is formed on the second planarization film after further providing a second planarization film on the color filter array.
[0015]
In both FT-CCD for monochrome imaging and color imaging, each microlens is formed separately so as to cover one pixel photoelectric conversion element in plan view.
[0016]
However, in the conventional FT-CCD, stray light tends to enter the pixel photoelectric conversion element due to the wraparound of light. When stray light enters a pixel photoelectric conversion element, noise is likely to occur.
[0017]
An object of the present invention is to provide an FT-CCD in which stray light is unlikely to enter a pixel photoelectric conversion element.
[0018]
[Means for Solving the Problems]
  According to one aspect of the present invention, a photosensitive portion set on one surface of a semiconductor substrate, an output transfer path formed in a region outside the photosensitive portion on one surface of the semiconductor substrate, and the photosensitive portion are fixed. Direction DVA plurality of charge transfer channels that cross the line and reach the output transfer path, and are formed on the photosensitive portion, and the direction DVDirection D that intersectsHAcross each of the plurality of charge transfer channels alongAnd the direction D V Are arranged at a constant pitch alongA transparent transfer electrode for a plurality of pixels,AboveThe direction D out of all the intersections in plan view with a plurality of charge transfer channelsVAnd DHIn each of the intersections selected every other one of the above, a plurality of transparent transfer electrodes for pixels that constitute a photoelectric conversion element for pixels together with the charge transfer channel, and on each of the photoelectric conversion elements for pixel There is provided a solid-state imaging device including a light shielding film having only an opening.
[0020]
Any of the above FT-CCDs includes a light shielding film having an opening only on each of the pixel photoelectric conversion elements. For this reason, even if the microlens array is disposed on the photosensitive portion, stray light is unlikely to enter the pixel photoelectric conversion element due to light wraparound.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a plan view schematically showing an FT-CCD 100 according to the first embodiment. However, this figure is a schematic diagram in which the number of pixel photoelectric conversion elements is 24 in order to make the drawing easier to see and to make the explanation easier to understand. In an actual FT-CCD, the number of photoelectric conversion elements for pixels reaches 1000 to 10 million.
[0022]
The illustrated FT-CCD 100 includes a photosensitive unit 10 set on the surface of the semiconductor substrate 1, a CCD storage unit 30 formed outside the photosensitive unit 10, and an output transfer formed outside the CCD storage unit 30. Four pulse supply terminals 60a and 60b for supplying a predetermined drive pulse to each of the path 40, the output section 50 connected to one end of the output transfer path 40, and the transfer electrodes formed in the photosensitive section 10. , 60c, 60d, four pulse supply terminals 70a, 70b, 70c, 70d for supplying a predetermined drive pulse to each of the transfer electrodes constituting the CCD accumulating unit 30, and transfer electrodes constituting the output transfer path 40 Are provided with two pulse supply terminals 80a and 80b for supplying a predetermined drive pulse to each of them.
[0023]
The photosensitive unit 10 is an area in which a predetermined number of pixel photoelectric conversion elements 25 and a charge transfer stage for transferring signal charges stored in the pixel photoelectric conversion elements 25 to the CCD storage unit 30 are disposed. It is.
[0024]
The CCD storage unit 30 is light-shielded by a light shielding film described later. The signal charges accumulated in each of the pixel photoelectric conversion elements 25 are transferred to the CCD accumulating unit 30 at a high speed in order to minimize signal mixing due to light incident during the signal charge transfer period. The CCD accumulation unit 30 sequentially transfers the transferred signal charges to the output transfer path 40.
[0025]
The output transfer path 40 sequentially transfers the received signal charges toward the output unit 50.
[0026]
The output unit 50 converts the received signal charge into a signal voltage and amplifies the signal voltage.
[0027]
Hereinafter, taking as an example the case where the semiconductor substrate 1 made of an n-type silicon substrate having a p-type well is used, the structure of the photosensitive unit 10 and the structures of the CCD storage unit 30, the output transfer path 40, and the output unit 50 will be sequentially described. To do.
[0028]
First, the configuration of the photosensitive portion 10 will be described with reference to FIGS. 1, 2, 3 (a), and 3 (b). FIG. 1 is a plan view schematically showing the FT-CCD 100 of the first embodiment as described above.
[0029]
FIG. 2 is a schematic view of a cross section taken along line AA in FIG.
[0030]
FIG. 3A is a plan view schematically showing the first transparent transfer electrode 12 for pixels shown in FIG. 1, and FIG. 3B is a plan view of the second transparent transfer electrode 13 for pixels shown in FIG. It is a top view which shows an outline.
[0031]
The photosensitive unit 10 is moved in a certain direction DVA total of seven charge transfer channels 11 are formed on the surface of the semiconductor substrate 1 so as to traverse along the line (indicated by arrows in FIG. 1) and reach the output transfer path 40. Each charge transfer channel 11 has a band shape in plan view. Each of the charge transfer channels 11 is obtained by forming an n-type region 3 at a predetermined location of a p-type well 2 formed on one surface side of the semiconductor substrate 1 as shown in FIG.
[0032]
Three first transparent transfer electrodes for pixels 12 and two second transparent transfer electrodes for pixels 13 are formed on the photosensitive portion 10 (see FIG. 1). These pixel transparent transfer electrodes 12 and 13 are arranged in the direction D described above.H, Each of the charge transfer channels 11 is crossed in plan view. Each of the pixel transparent transfer electrodes 12 and 13 has a predetermined pitch P in the order of the pixel first transparent transfer electrode 12 and the pixel second transparent transfer electrode 13 from the upstream side of the photosensitive portion 10.1Are formed alternately one by one.
[0033]
The transparent transfer electrodes 12 and 13 for each pixel are made of a transparent conductive material such as polysilicon, tin oxide, ITO, or ruthenium oxide. These transparent transfer electrodes 12 and 13 for pixels are formed on an electric insulating film 4 made of a silicon oxide film formed on the surface of the semiconductor substrate 1 as shown in FIG.
[0034]
In this specification, since the transfer direction of the signal charge is the direction from the photosensitive part to the output transfer path, the side close to the output transfer path in the photosensitive part, CCD storage part, etc. is referred to as “downstream” and output. The side far from the transfer path is called “upstream”. The boundary between “downstream” and “upstream” is not distinguished.
[0035]
One pixel first transparent transfer electrode 12 has a total of four photoelectric conversion element formation regions 12P for pixels (see FIG. 3A). Two adjacent photoelectric conversion element forming regions 12P for pixels are formed at a predetermined pitch P by a connection portion 12C having a strip shape.2Are connected. Connections of a predetermined length are also provided on the left side of the leftmost pixel photoelectric conversion element formation region 12P in FIG. 3A and on the right side of the rightmost pixel photoelectric conversion element formation region 12P in FIG. A portion 12C is formed. The maximum line width in the pixel photoelectric conversion element formation region 12P is wider than the line width of the connection portion 12C.
[0036]
The direction D between the connection portion 12C and the pixel photoelectric conversion element formation region 12P adjacent to the connection portion 12C.VAssuming the boundary line extending to, each pixel photoelectric conversion element formation region 12P has a substantially octagonal shape in plan view. The line width of each connection portion 12C is substantially the same as the length of the boundary line.
[0037]
The second transparent transfer electrode 13 for pixels has a shape that is substantially point-symmetric with the first transparent transfer electrode 12 for pixels in plan view. The pixel transparent transfer electrode 13 also has a total of four photoelectric conversion element formation regions 13P for pixels. These pixel photoelectric conversion element formation regions 13P are formed at a predetermined pitch P by connecting portions 13C having a strip shape.2(See FIG. 3B). Connections of a predetermined length are also provided on the left side of the leftmost pixel photoelectric conversion element formation region 13P in FIG. 3B and on the right side of the rightmost pixel photoelectric conversion element formation region 13P in FIG. A portion 13C is formed. The maximum line width in the pixel photoelectric conversion element formation region 13P is wider than the line width of the connection portion 13C.
[0038]
Each of the pixel photoelectric conversion element formation regions 12P and each of the pixel photoelectric conversion element formation regions 13P has the pitch P described above.2About half of the direction DH(See FIG. 1). Here, “pitch P” in this specification2About 1/2 "is P2In addition to / 2, it also includes values within a range where “pixel shifting arrangement” described later can be performed.
[0039]
A total of three first transfer-dedicated transfer electrodes 15 are formed, one on each plane view, between the first transparent transfer electrode 12 for pixels and the second transparent transfer electrode 13 for pixels adjacent to the downstream side. (See FIGS. 1 and 2).
[0040]
A total of two second transfer-dedicated transfer electrodes 16 are formed one by one between the second transparent transfer electrode 13 for pixels and the first transparent transfer electrode 12 for pixels adjacent to the downstream side thereof. Furthermore, another second transfer-dedicated transfer electrode 16 is provided on the most upstream side of the second transparent transfer electrode 13 for pixels provided on the most downstream side and the first transfer electrodes 31 for storage sections described later. It is formed in plan view with the first transfer electrode 31 for the storage section.
[0041]
One auxiliary transfer electrode 17 is provided on the upstream side of the first transparent transfer electrode 12 for pixels provided on the most upstream side. The auxiliary transfer electrode 17 also has the direction DHEach charge transfer channel 11 is traversed along a plane view.
[0042]
Each transfer-dedicated transfer electrodes 15 and 16 and auxiliary transfer electrode 17 are made of, for example, polysilicon. These transfer-dedicated transfer electrodes 15 and 16 and the auxiliary transfer electrode 17 are formed on the electrical insulating film 4 (see FIG. 2), similarly to the transparent transfer electrodes 12 and 13 for each pixel.
[0043]
As shown in FIG. 1 or 2, the upstream edge of each transfer-dedicated transfer electrode 15, 16 overlaps the downstream edge of the pixel transparent transfer electrode 12 or 13 adjacent to the upstream side. Yes. The downstream edge of each transfer-dedicated transfer electrode 15, 16 overlaps the upstream edge of the pixel transparent transfer electrode 12 or 13 adjacent to the downstream edge.
[0044]
However, the downstream edge of the second transfer-dedicated transfer electrode 16 provided on the most downstream side overlaps with the upstream edge of the first transfer electrode 31 for the storage portion adjacent to the downstream side. .
[0045]
The downstream edge of the auxiliary transfer electrode 17 overlaps the upstream edge of the pixel first transparent transfer electrode 12 adjacent to the downstream edge.
[0046]
Accordingly, the transparent transfer electrodes 12 and 13 for each pixel, the transfer electrodes 15 and 16 for transfer, and the auxiliary transfer electrode 17 have a so-called overlapping transfer electrode structure. Further, the second transfer dedicated transfer electrode 16 provided on the most downstream side and the first transfer electrode 31 for the storage section provided on the most upstream side also have a so-called overlapping transfer electrode structure. These transfer electrodes are electrically insulated from each other.
[0047]
The two transfer-dedicated transfer electrodes 15 and 16 adjacent to each other via the pixel transparent transfer electrode 12 or 13 are in plan view of the pixel transparent transfer electrode 12 or 13 interposed between these transfer-dedicated transfer electrodes. A gap having a planar shape substantially equivalent to a shape obtained by reducing the shape in the line width direction is defined.
[0048]
The first transfer-dedicated transfer electrode 15 and the auxiliary transfer electrode 17 provided at the most upstream have a predetermined shape in the line width direction of the shape of the first transparent transfer electrode 12 for pixels provided at the most upstream in a plan view. A gap having a planar shape substantially equivalent to the reduced shape is defined.
[0049]
Each of the first transparent transfer electrodes 12 for a pixel intersects with the even-numbered charge transfer channel 11 counted from the left end in FIG. 1 in a plan view in each of the pixel photoelectric conversion element formation regions 12P. 2 intersects with the odd-numbered charge transfer channel 11 in plan view. On the other hand, each pixel second transparent transfer electrode 13 intersects with the odd-numbered charge transfer channel 11 counted from the left end of FIG. 1 in the pixel photoelectric conversion element formation region 13P in plan view, and connected to the connection portion 13C. Each of them intersects with the even-numbered charge transfer channel 11 in plan view. The transfer-dedicated transfer electrodes 15 and 16 and the auxiliary transfer electrode 17 intersect each of the charge transfer channels 11 in a plan view at predetermined positions.
[0050]
Each of the intersections in plan view of each charge transfer channel 11 and each pixel transparent transfer electrode 12, 13 has a function as one charge transfer stage. The same applies to each of the intersections in plan view between each charge transfer channel 11 and each transfer dedicated transfer electrode 15, 16 or auxiliary transfer electrode 17. Therefore, each of the charge transfer channels 11 includes one transparent transfer electrode 12, 13 for each pixel that crosses the charge transfer channel 11 in plan view, each transfer dedicated transfer electrode 15, 16, and the auxiliary transfer electrode 17. A vertical transfer CCD).
[0051]
As shown in FIG. 1 or 2, the light shielding film 20 is formed from the photosensitive portion 10 to the output transfer path 40. An electrical insulating layer 21 made of, for example, a silicon oxide film is interposed between the light shielding film 20 and various transfer electrodes formed on the photosensitive unit 10, the CCD storage unit 30, and the output transfer path 40, respectively.
[0052]
The light shielding film 20 is formed on each intersection of the charge transfer channel 11 and each pixel photoelectric conversion element formation region 12P in plan view, and on each charge transfer channel 11 and each pixel photoelectric conversion element formation region 13P. And an opening 22 having a circular horizontal section on each of the intersecting portions in plan view.
[0053]
Therefore, each of the intersections in plan view of each charge transfer channel 11 and each pixel photoelectric conversion element formation region 12P, and each plan view of each charge transfer channel 11 and each pixel photoelectric conversion element formation region 13P. Each of the upper intersections functions as a pixel photoelectric conversion element (photodiode) 25 (see FIG. 1). Other intersections do not substantially function as photoelectric conversion elements.
[0054]
Therefore, in the FT-CCD 100 shown in FIG. 1, the direction D of the crossing portions of the charge transfer channels 11 and the transparent transfer electrodes 12 and 13 for the pixels in a plan view is described.VAnd DHEach of the intersections selected every other one functions as a pixel photoelectric conversion element 25. Each of the openings 22 functions as a light receiving portion for one pixel. Hereinafter, the opening 22 may be referred to as “light receiving portion 22”.
[0055]
In the FT-CCD 100, a total of 24 photoelectric conversion elements 25 for pixels are provided over 8 columns and 6 rows. One pixel photoelectric conversion element array is composed of three pixel photoelectric conversion elements 25, and one pixel photoelectric conversion element row is composed of four pixel photoelectric conversion elements 25. Each of the odd-numbered photoelectric conversion element columns counted from the left end of FIG. 1 includes only even-numbered pixel photoelectric conversion elements 25, and each even-numbered photoelectric conversion element array includes only the odd-numbered pixel photoelectric conversion elements 25. including.
[0056]
Each of the pixel photoelectric conversion elements 25 constituting the even-numbered columns has a pitch between the pixel photoelectric conversion elements 25 in each pixel photoelectric conversion element 25 with respect to each of the pixel photoelectric conversion elements 25 constituting the odd-numbered columns. About ½, shifted in the column direction. Each of the pixel photoelectric conversion elements 25 constituting the even-numbered rows has a pitch between the pixel photoelectric conversion elements 25 in each pixel photoelectric conversion element 25 with respect to each of the pixel photoelectric conversion elements 25 constituting the odd-numbered rows. The line is displaced by about 1/2.
[0057]
Here, the “pitch between the pixel photoelectric conversion elements in the pixel photoelectric conversion element row” as used in this specification means the pitch between the intersecting portions in the plan view where the pixel photoelectric conversion elements are formed. Means. In addition, “about 1/2 of the pitch between pixel photoelectric conversion elements” includes 1/2 of the pitch of the pixel photoelectric conversion elements, as well as pixels that occur due to manufacturing errors, design, or mask manufacturing. Although it deviates from 1/2 of the pitch due to factors such as rounding error of the position, it is regarded as substantially equivalent to 1/2 of the pitch in view of the performance of the obtained FT-CCD and the image quality of the image. It also includes possible values.
[0058]
In the present specification, the arrangement of the pixel photoelectric conversion elements as described above is hereinafter referred to as “pixel shifting arrangement”. Of course, in the “pixel shifting arrangement”, each of the odd-numbered pixel photoelectric conversion element columns includes only odd-numbered pixel photoelectric conversion elements, and each of the even-numbered pixel photoelectric conversion element columns is an even-numbered pixel. Only the photoelectric conversion element for use may be included.
[0059]
When light enters from the light receiving unit 22, photoelectric conversion is performed in the pixel photoelectric conversion element 25. By applying a predetermined voltage to the transparent transfer electrodes 12 and 13 for each pixel, the transfer electrodes 15 and 16 for transfer, and the auxiliary transfer electrode 17, signal charges are accumulated in each of the pixel photoelectric conversion elements 25. Can do.
[0060]
Next, the structure of the CCD storage unit 30 will be described with reference to FIGS. The CCD accumulation unit 30 is formed on the surface of the semiconductor substrate 1 between the photosensitive unit 10 and the output transfer path 40.
[0061]
As shown in FIG. 1, each of the charge transfer channels 11 described above moves the CCD accumulator 30 in the direction D.VAnd the output transfer path 40 is reached.
[0062]
Six first storage electrode 31 for storage part and two second transfer electrodes 32 for storage part are formed (see FIG. 1). The storage unit transfer electrodes 31 and 32 are arranged in the direction D described above.H, Each of the charge transfer channels 11 is crossed in plan view. Each of the storage unit transfer electrodes 31 and 32 has a predetermined pitch P in the order of the storage unit first transfer electrode 31 and the storage unit second transfer electrode 32 from the upstream side of the CCD storage unit 30.1Are formed alternately one by one.
[0063]
Each of the storage unit transfer electrodes 31 and 32 is made of polysilicon, for example. As shown in FIG. 2, the storage unit transfer electrodes 31 and 32 are formed on an electrical insulating film 4 made of a silicon oxide film formed on the surface of the semiconductor substrate 1.
[0064]
Each storage unit first transfer electrode 31 has a strip shape. The shape of each of the second transfer electrodes 32 for the storage unit is the same.
[0065]
The first transfer electrode 31 for each storage unit and the second transfer electrode 32 for each storage unit are the first transparent transfer electrode 12 for pixels, the second transparent transfer electrode 13 for pixels, the transfer electrode 15 for first transfer, and the first transfer electrode 15 for transfer. Similar to the two-transfer dedicated transfer electrode 16, a so-called superimposed transfer electrode structure is formed (see FIGS. 1 and 2). These transfer electrodes are electrically insulated from each other.
[0066]
Each of the crossing portions of the charge transfer channels 11 and the storage unit transfer electrodes 31 and 32 in plan view has a function as one charge transfer stage. Therefore, each of the charge transfer channels 11 constitutes one CCD (vertical transfer CCD) together with the storage unit transfer electrodes 31 and 32 that cross the charge transfer channel 11 in plan view.
[0067]
The most downstream second transfer-dedicated transfer electrode 16 formed in the photosensitive portion 10 and the most upstream first transfer electrode 31 for the storage portion formed in the CCD storage portion form a so-called overlapping transfer electrode structure. Yes. As a result, each of the charge transfer channels 11 forms one CCD (vertical transfer CCD) from the photosensitive unit 10 to the CCD storage unit 30.
[0068]
Each of the crossing portions in plan view of each charge transfer channel 11 and each storage unit transfer electrode 31 and 32 is covered with the above-described light shielding film 20 (see FIGS. 1 and 2). For this reason, each of the intersecting portions in plan view between the charge transfer channels 11 and the storage portion transfer electrodes 31 and 32 does not substantially function as a photoelectric conversion element.
[0069]
The signal charges transferred from the photosensitive unit 10 are sequentially transferred to the output transfer path 40 by the vertical transfer CCDs formed in the CCD storage unit 30. At this time, a predetermined voltage is applied to each of the storage unit transfer electrodes 31 and 32 at a predetermined cycle.
[0070]
In FIG. 1, in order to make each component easy to understand, the charge transfer channel 11 is drawn by a solid line, and the light shielding film 20 is drawn by a two-dot chain line.
[0071]
Next, the structure of the output transfer path 40 will be described. The output transfer path 40 is formed on the surface of the semiconductor substrate 1 so as to be adjacent to the downstream end of the CCD storage unit 30. In FIG. 1, the output transfer path 40 is illustrated in a simplified manner for easy understanding of FIG. 1, and the structure of the output transfer path 40 will be described below with reference to FIG.
[0072]
FIG. 4A is a plan view schematically showing the output transfer path 40. As shown in the figure, a plurality of output transfer paths 40 are provided on the semiconductor substrate 1 via one charge transfer channel 41 formed on the semiconductor substrate 1 and an electrical insulating film (not shown). The transfer electrodes 43, 44, 45, and 46 are formed. An electrical insulating layer (not shown) is formed on the transfer electrodes 43, 44, 45, 46. The light shielding film 20 described above is formed on the electrical insulating layer.
[0073]
The charge transfer channel 41 includes, for example, an n-type region (not shown) and n at a predetermined position of a p-type well formed on one surface side of the semiconductor substrate 1.-It can be obtained by alternately forming a predetermined number of mold regions (not shown). n-The n-type impurity concentration in the type region is lower than the n-type impurity concentration in the n-type region. The charge transfer channel 41 has a direction D described above.HIt extends along.
[0074]
Each transfer electrode 43, 44, 45, 46 is in a ratio of one for each charge transfer channel 11, and from the output unit 50 (see FIG. 1) side, the transfer electrode 43, the transfer electrode 44, and the transfer electrode 45. The transfer electrodes 46 are formed in this order. These transfer electrodes 43, 44, 45, 46 are made of, for example, polysilicon.
[0075]
The transfer electrode 43 is formed on one of the n-type regions in plan view. The transfer electrode 43 has a first straight line portion that crosses the charge transfer channel 41 in plan view and a second straight line portion that crosses the charge transfer channel 11 in plan view. The edge portion of the second linear portion on the photosensitive portion 10 side overlaps with the edge portion of the second transfer electrode 32 for the storage portion located downstream and downstream. The shape of the transfer electrode 43 when viewed from above is L-shaped.
[0076]
The transfer electrode 44 has the above n in plan view.-Formed on one of the mold regions. The transfer electrode 44 includes a first straight portion that crosses the charge transfer channel 41 in plan view and a second straight portion that partially crosses the charge transfer channel 11 in plan view. The shape of the transfer electrode 43 when viewed in plan is also L-shaped.
[0077]
The transfer electrode 45 is formed on one of the n-type regions in plan view. The transfer electrode 45 is a belt-like electrode that crosses the charge transfer channel 41 in plan view.
[0078]
The transfer electrode 46 has the above n in plan view.-Formed on one of the mold regions. The transfer electrode 46 is also a belt-like electrode that crosses the charge transfer channel 41 in plan view.
[0079]
The edge of the transfer electrode 44 on the transfer electrode 43 side overlaps the transfer electrode 43, and the edge of the transfer electrode 44 on the transfer electrode 45 side overlaps the transfer electrode 45. The edge of the transfer electrode 46 on the transfer electrode 45 side overlaps the transfer electrode 45, and the edge of the transfer electrode 44 other than the leftmost transfer electrode 44 in FIG. 43 is overlaid. That is, each transfer electrode 43, 44, 45, 46 has a so-called overlapping transfer electrode structure.
[0080]
The transfer electrodes 43, 44, 45, and 46 are insulated from each other by an electrical insulating film (not shown). Further, the transfer electrode 43 and the second transfer electrode 32 for the most downstream storage part formed in the CCD storage part 30 are also insulated from each other by an electrical insulating film (not shown).
[0081]
N above-One of the mold regions and the n-An intersection in plan view with one transfer electrode 44 or 46 formed on the mold region via an electric insulating film is used as one potential barrier region. An intersection in plan view between one of the n-type regions and one transfer electrode 43 or 45 formed on the n-type region via an electrical insulating film is defined as one potential well region. Used.
[0082]
One potential barrier region and one potential well region formed on the downstream side (meaning the output unit 50 side) are electrically connected to form one charge transfer stage. Therefore, the output transfer path 40 has two charge transfer stages per charge transfer channel 11. That is, the output transfer path 40 is composed of a two-phase drive type CCD.
[0083]
The signal charges transferred from the CCD accumulating unit 30 are sequentially transferred to the output unit 50 by the charge transfer stages formed in the output transfer path 40. At this time, a predetermined voltage is applied to each of the transfer electrodes 43, 44, 45, and 46 at a predetermined cycle.
[0084]
Next, the output unit 50 will be described with reference to FIG.
[0085]
FIG. 4B is a diagram schematically showing the downstream part of the output transfer path 40 and the output part 50 (see FIG. 1) formed in the downstream part.
[0086]
A floating diffusion 51 is formed adjacent to the downstream side of the n-type region formed below the most downstream transfer electrode 43 in the output transfer path 40. An output gate (output gate) electrode 52 is disposed across the floating diffusion 51 and the most downstream transfer electrode 43. Output gate voltage VogIs applied to the output gate (output gate) electrode 52 at a predetermined timing.
[0087]
A source follower circuit AMP is connected to the floating diffusion 51.
[0088]
A reset transistor gate region 53 is formed adjacent to the downstream side of the floating diffusion 51, and a reset transistor drain region 54 is formed adjacent to the downstream side thereof.
[0089]
The floating diffusion 51, the reset transistor gate region 53, and the reset transistor drain region 54 constitute a reset transistor together with the reset transistor gate electrode 55 formed above the reset transistor gate region 53.
[0090]
Reset electrode voltage VreIs applied to the reset transistor gate electrode 55 at a predetermined timing. Reset drain voltage VrdIs applied to the drain region 54 for the reset transistor
The signal charge transferred to the most downstream charge transfer stage in the output transfer path 40 is transferred to the floating diffusion 51 when a predetermined voltage is applied to the output gate (output gate) electrode 52. This signal charge is supplied to the source follower circuit AMP, where it is amplified and output.
[0091]
The charge after amplification (detection) is applied to the reset transistor gate electrode 55 by the reset electrode voltage V.reIs applied to the reset transistor drain region 54 and is absorbed by the power source.
[0092]
The FT-CCD 100 described above includes the light shielding film 20 having the opening 22 only on each of the pixel photoelectric conversion elements 25. For this reason, even if the microlens array is disposed on the photosensitive portion 10, stray light is unlikely to enter the pixel photoelectric conversion element 25 due to the wraparound of light.
[0093]
Further, a pixel shifting arrangement is performed in which each pixel photoelectric conversion element 25 forms a wide region on every other charge transfer channel 11. For this reason, it is easy to improve a pixel density, suppressing the fall of the area of the light-receiving part 22 in each pixel. As a result, it is easy to increase the resolution. In order to perform four-phase driving, it is only necessary to provide one transfer-dedicated transfer electrode 15 or 16 between two adjacent pixel transparent transfer electrodes 12 and 13.
[0094]
In order to drive the FT-CCD 100 shown in FIG. 1, each pixel transparent transfer electrode 12, 13, each transfer dedicated transfer electrode 15, 16, auxiliary transfer electrode 17, each storage unit transfer electrode 31, 32, output Drive pulse supply means for supplying a predetermined drive pulse to each of the transfer path 40 and the output unit 50 is used.
[0095]
FIG. 5 is a schematic diagram showing an example of the drive pulse supplying means. As shown in the figure, the drive pulse supply means 90 includes, for example, a synchronization signal generator 91, a timing generator 92, a first vertical drive circuit 93a, a second vertical drive circuit 93b, a horizontal drive circuit 94, and the like. Consists of.
[0096]
The synchronization signal generator 91 generates various pulses necessary for signal processing, such as a vertical synchronization pulse and a horizontal synchronization pulse. The timing generator 92 applies four-phase vertical pulse signals to the transparent transfer electrodes 12 and 13 for each pixel, the transfer electrodes 15 and 16 for transfer, and the auxiliary transfer electrode 17 and the transfer electrodes 31 and 32 for the storage unit. A timing signal is generated for the four-phase vertical pulse signal and the two-phase horizontal pulse signal necessary for driving the output transfer path 40.
[0097]
The first vertical drive circuit 93a generates a four-phase vertical pulse signal for the photosensitive portion 10 based on the timing signal. Each of the four-phase vertical pulse signals is transmitted through a pulse supply terminal 60a, 60b, 60c, or 60d to a predetermined pixel transparent transfer electrode 12, 13, a predetermined transfer dedicated transfer electrode 15, 16 or an auxiliary transfer electrode. 17 is applied.
[0098]
The second vertical drive circuit 93b generates a four-phase vertical pulse signal for the storage unit 30 based on the timing signal. Each of the four-phase vertical pulse signals is applied to predetermined storage unit transfer electrodes 31 and 32 via pulse supply terminals 70a, 70b, 70c, and 70d.
[0099]
The horizontal drive circuit 94 generates a two-phase horizontal pulse signal based on the timing signal. Each of the two-phase horizontal pulse signals is applied to predetermined transfer electrodes 43, 44, 45, and 46 via a pulse supply terminal 80a or 80b.
[0100]
After the signal charges are temporarily accumulated in each of the pixel photoelectric conversion elements 25, these signal charges are transferred from the photosensitive unit 10 to the CCD accumulation unit 30. The signal charges are transferred from the photosensitive unit 10 to the CCD storage unit 30 by driving the above-described vertical transfer CCDs formed from the photosensitive unit 10 to the CCD storage unit 30 in four phases.
[0101]
In order to store and transfer signal charges, for example, as shown in FIG. 5, a predetermined pulse supply terminal and a predetermined transfer electrode are electrically connected. In FIG. 5, each second transfer-dedicated transfer electrode 16 and auxiliary transfer electrode 17 are electrically connected to the pulse supply terminal 60a. Each pixel second transparent transfer electrode 13 is electrically connected to the pulse supply terminal 60b. Each first transfer dedicated transfer electrode 15 is electrically connected to a pulse supply terminal 60c. Each pixel first transparent transfer electrode 12 is electrically connected to the pulse supply terminal 60d.
[0102]
In FIG. 5, the fourth, eighth, and twelfth storage unit transfer electrodes counted from the upstream side (both storage unit second transfer electrodes 32) are electrically connected to the pulse supply terminal 70a. The third, seventh, and eleventh storage portion transfer electrodes counted from the upstream side (all of the storage portion first transfer electrodes 31) are electrically connected to the pulse supply terminal 70b. The second, sixth, and tenth storage unit transfer electrodes counted from the upstream side (both storage unit second transfer electrodes 32) are electrically connected to the pulse supply terminal 70c. The first, fifth and ninth storage unit transfer electrodes counted from the upstream side (both storage unit first transfer electrodes 31) are electrically connected to the pulse supply terminal 70d.
[0103]
During a signal charge accumulation period defined by a predetermined pulse generated by the synchronization signal generator 91, a low-level vertical pulse signal (hereinafter referred to as a low-level vertical signal) is supplied from the first vertical drive circuit 93a to the pulse supply terminals 60a and 60c. Change the pulse signal to “VL". ) Is applied to the pulse supply terminals 60b and 60d, and a high level vertical pulse signal (hereinafter referred to as a high level vertical pulse signal is referred to as "V").H". ) Is applied.
[0104]
Thereby, a potential well is formed in each of the charge transfer stages formed at the intersections of the transparent transfer electrodes for pixels 12 and 13 and the charge transfer channels 11 in plan view. In addition, each of the charge transfer stages formed at each intersection of the transfer dedicated transfer electrodes 15 and 16 and each charge transfer channel 11 in plan view, and the auxiliary transfer electrode 17 and each charge transfer channel 11 A potential barrier is formed at each of the charge transfer stages formed at each intersection in the plan view.
[0105]
As a result, in each of the charge transfer channels 11, potential barriers and potential wells are alternately formed in this order from the upstream side to the downstream side of the photosensitive portion 10.
[0106]
When light enters each pixel photoelectric conversion element 25 in this state, the signal charge generated by the photoelectric conversion in each pixel photoelectric conversion element 25 is accumulated in the potential well formed in each pixel photoelectric conversion element 25. Is done. That is, signal charges for one frame are accumulated in the photosensitive portion 10.
[0107]
The signal charges for one frame are transferred from the photosensitive unit 10 to the CCD storage unit 30 by using a four-phase drive pulse. This is done by forming sequentially.
[0108]
In the following description of the operations (1) to (4), in order to make the description easy to understand, attention is paid to one arbitrarily selected charge transfer channel 11. Generation of potential barriers and potential wells in one arbitrarily selected charge transfer channel 11 and generation of potential barriers and potential wells in each of the other charge transfer channels 11 in substantially the same pattern and in the same pattern. Disappearance occurs.
[0109]
(1) After accumulating signal charges, a potential barrier is formed in the charge transfer stage formed at the intersection with the auxiliary transfer electrode 17 in plan view, and from the charge transfer stage to the downstream end of the CCD accumulation unit 30. A potential barrier is formed every three charge transfer stages. As a result, one potential well spanning three charge transfer stages is formed between two adjacent potential barriers.
[0110]
Hereinafter, one potential well that spans n (n is an integer of 1 or more) charge transfer stages is referred to as “n series potential wells”, and one potential barrier that spans n charge transfer stages is referred to as “n series potential wells”. It is called “potential barrier”.
[0111]
The signal charge accumulated in each pixel photoelectric conversion element 25 spreads in a triple potential well including the pixel photoelectric conversion element 25.
[0112]
At this time, when all of the three potential wells in the photosensitive portion 10 are viewed in plan, these three potential wells are distributed in a matrix. Accordingly, the signal charges accumulated in the pixel photoelectric conversion elements 25 are also distributed in a matrix, and all the signal charges have substantially the same phase shift.
[0113]
(2) Each of the triple potential wells formed in (1) is contracted by one charge transfer stage from the upstream side to the downstream side to form a double potential well. Each of the series of potential barriers formed in the above (1) is extended downstream by one charge transfer stage to form a series of potential barriers.
[0114]
(3) Each of the two series of potential wells formed in the above (2) is extended downstream by one charge transfer stage to form a triple series of potential wells. Each of the two series of potential barriers formed in the above (2) shrinks the upstream side to the downstream side by one charge transfer stage to form a series of potential barriers.
[0115]
(4) In the following, until all the signal charges for one frame are transferred to the output transfer path 40, the formation of two potential wells and the three potential wells according to the operations (2) to (3) above. The formation is repeated alternately.
[0116]
For example, V is applied to the pulse supply terminal 60a.LIs applied to each second transfer dedicated transfer electrode 16 and auxiliary transfer electrode 17 via the pulse supply terminal 60a.LIs applied. As a result, the second transfer dedicated transfer electrodes 16 and the charge transfer channels 11 are formed at intersections in plan view, and the auxiliary transfer electrodes 17 and the charge transfer channels 11 are formed at intersections in plan view. A potential barrier is formed in each of the charge transfer stages.
[0117]
Conversely, V is applied to the pulse supply terminal 60a.HIs applied to the crossing portion in plan view of each second transfer dedicated transfer electrode 16 and each charge transfer channel 11 and the crossing portion in plan view of each auxiliary transfer electrode 17 and each charge transfer channel 11. A potential well is formed in each of the charge transfer stages.
[0118]
Therefore, in performing the operations (1) to (4), the pulse supply terminals 60a, 60b, 60c, 60d, and 70a are formed so that a desired potential well or potential barrier is formed in a desired charge transfer stage. , 70b, 70c, and 70d, the level of the vertical pulse signal to be applied is appropriately set.
[0119]
It is also possible to store signal charges in the pixel photoelectric conversion elements 25 in the state (1) from the beginning.
[0120]
When all of the signal charges for one frame accumulated in the photosensitive portion 10 have been transferred to the CCD accumulation portion 30, the next signal charge accumulation period can be started.
[0121]
Following the transfer of the signal charge for one frame from the photosensitive unit 10 to the CCD storage unit 30, the transfer of the signal charge for one frame from the CCD storage unit 30 to the output transfer path 40 is performed.
[0122]
The signal charges are transferred from the CCD accumulation unit 30 to the output transfer path 40 in order from the signal charges transferred to the most downstream charge transfer stage in the CCD accumulation unit 30. As shown in FIG. 1, the most downstream charge transfer stage in the CCD accumulation unit 30 is formed at the intersection of the most downstream accumulation unit second transfer electrode 32 and each charge transfer channel 11 in plan view. Each charge transfer stage. Signal charges accumulated in the pixel photoelectric conversion elements 25 constituting two adjacent pixel photoelectric conversion element rows are transferred to these charge transfer stages substantially simultaneously.
[0123]
The transfer of signal charges from the CCD storage unit 30 to the output transfer path 40 is performed, for example, as follows. First, as shown in FIG. 4, the pulse supply terminal 80a and the transfer electrodes 43 and 44 are electrically connected in advance, and the pulse supply terminal 80b and the transfer electrodes 45 and 46 are electrically connected in advance. Keep it.
[0124]
Then, V is applied to the second transfer electrode 32 for the most downstream storage unit.HIs applied to each of the transfer electrodes 43 and 44, a high level horizontal pulse signal (hereinafter referred to as a high level horizontal pulse signal "H").H". ) And a low level horizontal pulse signal (hereinafter referred to as a low level horizontal pulse signal “H”) to each transfer electrode 45 and 46.L". ) Is applied. Next, the voltage of the second transfer electrode 32 for the most downstream storage unit is set to VHTo VLTo change.
[0125]
As a result, each signal charge that has been transferred to each of the charge transfer stages formed at each intersection in the plan view of the second transfer electrode 32 for the storage section on the most downstream side and each charge transfer channel 11 is The charge transfer channel 41 and each transfer electrode 43 are transferred to each potential well formed at each crossing portion in plan view. That is, the signal charge is transferred from the CCD accumulation unit 30 to the output transfer path 40.
[0126]
As described above, the output transfer path 40 is composed of a two-phase drive type CCD. Therefore, the signal charge transferred to the output transfer path 40 is transferred from the horizontal drive circuit 94 (see FIG. 5) to the pulse supply terminal 80a.LAnd H is applied to the pulse supply terminal 80b.HIs transferred once to the output unit 50 side by one charge transfer stage.
[0127]
The transfer of signal charges in the output transfer path 40 is performed by alternately performing the following operations (a) and (b) at a predetermined cycle.
[0128]
(a) H from the horizontal drive circuit 94 to the pulse supply terminal 80aLAnd H is applied to the pulse supply terminal 80b.HApply.
[0129]
(b) H from the horizontal drive circuit 94 to the pulse supply terminal 80aHAnd H is applied to the pulse supply terminal 80b.LApply.
[0130]
The second vertical drive circuit 93b applies a predetermined vertical pulse signal to each of the pulse supply terminals 70a, 70b, 70c, and 70d until all of the signal charges for one frame are transferred to the output transfer path 40. Further, the horizontal drive circuit 94 applies a predetermined horizontal pulse signal to each of the pulse supply terminals 80a and 80b until all of the signal charge for one frame is transferred to the output unit 50.
[0131]
The output unit 50 sequentially converts and amplifies the signal charges received from the output transfer path 40 to a signal voltage, and outputs the amplified signal voltage to a predetermined circuit.
[0132]
The FT-CCD 100 according to the first embodiment described above is an FT-CCD having a simple structure as the FT-CCD. In an actual FT-CCD, a microlens is usually disposed in order to increase the photoelectric conversion efficiency in each pixel photoelectric conversion element 25. In addition, a color filter array is provided in an FT-CCD for color imaging.
[0133]
In providing the microlens, first, a planarizing film is formed on the photosensitive portion 10. This planarization film is also used as a focus adjustment layer. In a FT-CCD for monochrome imaging, a microlens array including a predetermined number of microlenses is disposed on the planarizing film. On the other hand, in an FT-CCD for color imaging, a color filter array is formed on the planarizing film. For this reason, the microlens array is formed on the second planarization film after further providing a second planarization film on the color filter array. In both FT-CCD for monochrome imaging and color imaging, each microlens is formed separately so as to cover the light receiving portion of one pixel in plan view.
[0134]
FIG. 6 is a partial cross-sectional view of an FT-CCD 200 according to the second embodiment. This figure shows a part of a cross section from the photosensitive part to the CCD accumulating part in the FT-CCD 200. The FT-CCD 200 is obtained by adding a color filter array and a microlens array to the FT-CCD 100 of the first embodiment. That is, the FT-CCD 200 is an FT-CCD for color imaging.
[0135]
6 that are the same as those shown in FIG. 2 are assigned the same reference numerals as those used in FIG. 2, and descriptions thereof are omitted.
[0136]
In the FT-CCD 200, the first planarization film 110 is formed so as to cover the light shielding film 20 and the light receiving portions 22 of the individual pixels. The first planarizing film 110 is formed from above the photosensitive portion to above the output transfer path (not shown). A color filter array 120 is provided on the first planarization film 110 above the photosensitive portion. The second flattening film 130 is above the color filter array 120 above the photosensitive portion, and above the first flattening film 110 above the CCD storage portion and above the output transfer path (not shown). Is formed. A microlens array including a predetermined number of microlenses 140 is formed on the second planarization film 130 above the photosensitive portion.
[0137]
The first planarization film 110 is formed by applying a transparent resin such as a photoresist to a desired thickness by, for example, a spin coating method.
[0138]
The color filter array 120 is formed by, for example, forming a green filter 121G, a red filter not shown in FIG. 6, and a blue filter not shown in FIG. 6 in a predetermined pattern. The color filter array 120 can be produced, for example, by forming a resin (color resin) layer in which a pigment or dye of a desired color is dispersed at a predetermined position by a method such as photolithography.
[0139]
In the FT-CCD 200 of the second embodiment, the pixel shift arrangement is performed as in the FT-CCD 100 of the first embodiment. Therefore, each of the red filter, the green filter, and the blue filter constituting the color filter array 120 has, for example, one diagonal line in the direction D.VIt presents a diamond that extends (see FIG. 1).
[0140]
The arrangement pattern of each color filter in the color filter array 120 is selected as follows, for example. That is, based on the signal charge accumulated in each pixel photoelectric conversion element constituting a predetermined one or two pixel photoelectric conversion element row in the FT-CCD provided with the color filter array 120, the color signal Alternatively, the color difference signal is selected.
[0141]
FIG. 7 is a plan view partially showing the color filter array 120 described above. In the color filter array 120 shown in the figure, a color filter row composed of only the green filter 121G and a color filter row in which the blue filter 121B and the red filter 121R are alternately arranged are alternately formed. .
[0142]
Each of the color filters 121R, 121G, and 121B is formed so as to cover the light receiving unit 22 of a separate pixel in plan view. The alphabets R, G, and B in each color filter shown in FIG. 7 represent the color of the color filter.
[0143]
The second planarizing film 130 shown in FIG. 6 is formed by applying a transparent resin such as a photoresist to a desired thickness by, for example, a spin coating method.
[0144]
Each of the microlenses 140 shown in FIG. 6 is formed so as to cover the light receiving portion 22 of one pixel in plan view. For example, the microlens 140 is formed by partitioning a layer made of a transparent resin (including a photoresist) having a refractive index of approximately 1.3 to 2.0 into a predetermined shape by a photolithography method or the like, and then performing heat treatment on each partition. The transparent resin layer is melted, and the corners are rounded by surface tension, followed by cooling. The shape of each section in plan view is appropriately selected according to the shape of the target microlens in plan view, such as square (including rhombus), hexagon, and circle.
[0145]
The FT-CCD 200 has the same structure as the FT-CCD 100 of Example 1 except that the FT-CCD 200 includes the first planarization film 110, the color filter array 120, the second planarization film 130, and the microlens array. Have. Therefore, in the FT-CCD 200, for the same reason as in the FT-CCD 100 of the first embodiment, stray light is unlikely to enter the pixel photoelectric conversion element 25 due to light wraparound. Further, it is easy to improve the pixel density while suppressing a decrease in the area of the light receiving unit 22 in each pixel. As a result, it is easy to increase the resolution.
[0146]
Next, the FT-CCD according to the third embodiment will be described with reference to FIG. 8, FIG. 9 (a), FIG. 9 (b), FIG. 10 (a), FIG. 10 (b), FIG. To do.
[0147]
FIG. 8 is a plan view schematically showing the FT-CCD 300 according to the third embodiment. However, this figure is a schematic diagram in which the number of pixel photoelectric conversion elements 225 is 28 in order to make the drawing easy to see and to make the explanation easy to understand. In an actual FT-CCD, as described above, the number of pixel photoelectric conversion elements 225 reaches 1000 to 10 million.
[0148]
The FT-CCD 300 shown in FIG. 8 includes a photosensitive portion 210 set on the surface of the semiconductor substrate 201, an adjustment portion 230 formed outside the photosensitive portion 210, and an output formed outside the adjustment portion 230. Four pulses for supplying a predetermined drive pulse to each of the transfer path 240, the output section 250 connected to one end of the output transfer path 240, and the transfer electrodes formed in the photosensitive section 210 and the adjusting section 230 Supply terminals 260a, 260b, 260c, and 260d, and four pulse supply terminals 280a, 280b, 280c, and 280d for supplying a predetermined drive pulse to each of the transfer electrodes constituting the output transfer path 240 are provided. .
[0149]
The roles of the photosensitive unit 210, the output transfer path 240, and the output unit 250 are substantially the same as the roles of the photosensitive unit 10, the output transfer path 40, or the output unit 50 in the FT-CCD 100 of the first embodiment described above. .
[0150]
However, the output transfer path 240 is composed of a four-phase drive type CCD as will be described later. Accordingly, the four pulse supply terminals 280a, 280b, 280c, and 280d are provided to supply a predetermined drive pulse to each of the transfer electrodes constituting the output transfer path 240.
[0151]
In the FT-CCD 300, an adjustment unit 230 is provided instead of the CCD storage unit 30 in the FT-CCD 100. The adjusting unit 230 is for smoothly transferring the signal charges accumulated in the photosensitive unit 210 to the output transfer path 240 with the same phase shift.
[0152]
Hereinafter, taking the case of using a semiconductor substrate 201 (see FIG. 8) made of an n-type silicon substrate having a p-type well as an example, the configuration of the photosensitive unit 210 and the adjustment unit 230, the output transfer path 240, and the output unit 250, respectively. The structure will be described sequentially.
[0153]
First, the configuration of the photosensitive portion 210 will be described with reference to FIGS. 8, 9A, 9B, 10A, and 10B.
[0154]
FIG. 8 is a plan view schematically showing the FT-CCD 300 of the third embodiment as described above.
[0155]
FIG. 9A is a plan view showing an outline of the charge transfer channel 211a shown in FIG. 8, and FIG. 9B is a plan view showing an outline of the charge transfer channel 211b shown in FIG.
[0156]
FIG. 10A is a plan view showing an outline of the first transparent transfer electrode for pixels 212 shown in FIG. 8, and FIG. 10B shows the second transparent transfer electrode for pixels 213 shown in FIG. It is a top view which shows an outline.
[0157]
As shown in FIG. 8, the photosensitive portion 210 is moved in a certain direction D.VA total of four charge transfer channels 211 a and a total of three charge transfer channels 211 b reaching the output transfer path 240 are formed on the surface of the semiconductor substrate 201. The charge transfer channel 211a and the charge transfer channel 211b are alternately formed in this order from the left or right in the figure. Each of the charge transfer channels 211a and 211b is obtained by forming an n-type region at a predetermined position of a p-type well formed on one surface side of the semiconductor substrate 201.
[0158]
Each of the charge transfer channels 211a has a total of four photoelectric conversion element formation regions 211aP for pixels (see FIG. 9A). Two adjacent photoelectric conversion element formation regions 211aP for one pixel in one charge transfer channel 211a are arranged at a constant pitch P by a connecting portion 211aC having a strip shape.11Are connected. A connecting portion 211aC having a predetermined length is provided on the upstream side of the most upstream pixel photoelectric conversion element formation region 211aP and on the downstream side of the most downstream pixel photoelectric conversion element formation region 211aP in each charge transfer channel 211a. Is formed. The maximum line width in the pixel photoelectric conversion element formation region 211aP is wider than the line width of the connection portion 211aC.
[0159]
The direction D between the connection portion 211aC and the pixel photoelectric conversion element formation region 211aP adjacent to the connection 211aC.HAssuming a boundary line extending to (see FIGS. 1 and 8), each of the pixel photoelectric conversion element formation regions 211aP has an octagonal shape in plan view. The line width of each connection portion 211aC is substantially the same as the length of the boundary line.
[0160]
Each of the charge transfer channels 211b has the same shape as the charge transfer channel 211a described above. However, each of the pixel photoelectric conversion element formation region 211aP constituting the charge transfer channel 211a and each of the pixel photoelectric conversion element formation region 211bP (see FIG. 9B) constituting the charge transfer channel 211b are described above. Pitch P11About half of the direction DVIt is shifted to.
[0161]
Here, “pitch P” in this specification11About 1/2 "is P11/ 2 and P11Also, a value in the vicinity of / 2 and a value within a range where the target pixel shifting arrangement can be performed is included.
[0162]
As shown in FIG. 8, four first transparent transfer electrodes 212 for pixels and two second transparent transfer electrodes 213 for pixels are formed on the photosensitive portion 10. These pixel transparent transfer electrodes 212 and 213 are arranged in the direction D described above.H, Each of the charge transfer channels 211a and 211b is crossed in plan view. Each of the pixel transparent transfer electrodes 212 and 213 has the pitch P in the order of the first transparent transfer electrode 212 for pixels and the second transparent transfer electrode 213 for pixels from the upstream side of the photosensitive portion 210.11Are formed alternately one by one.
[0163]
Each of the pixel transparent transfer electrodes 212 and 213 is made of polysilicon, for example. These pixel transparent transfer electrodes 212 and 213 are formed on an electrical insulating film formed on the surface of the semiconductor substrate 201.
[0164]
As shown in FIG. 10A, the first transparent transfer electrode 212 for pixels has the same shape as the first transparent transfer electrode 12 for pixels in the FT-CCD 100 of the first embodiment described above. As shown in FIG. 10B, the second transparent transfer electrode for pixels 213 has the same shape as the second transparent transfer electrode for pixels 13 in the FT-CCD 100 of the first embodiment described above.
[0165]
Each of the pixel photoelectric conversion element formation regions 212P (see FIG. 10A) constituting the pixel first transparent transfer electrode 212 and the pixel photoelectric conversion element formation region 213P constituting the pixel second transparent transfer electrode 213. Each of (see FIG. 10B) is a predetermined pitch P12About half of the direction DH(See FIG. 8).
[0166]
Here, “pitch P” in this specification12About 1/2 "is P12/ 2 and P12Also, a value in the vicinity of / 2 and a value within a range where the target pixel shifting arrangement can be performed is included.
[0167]
A total of four first transfer-dedicated transfer electrodes 215 are formed, one on each plane view, between the first transparent transfer electrode 212 for pixels and the second transparent transfer electrode 213 for pixels adjacent to the downstream side. (See FIG. 8). In addition, a total of three second transfer-dedicated transfer electrodes 216 are formed one by one between the second transparent transfer electrode 213 for pixels and the first transparent transfer electrode 212 for pixels adjacent to the downstream side thereof. .
[0168]
One third transfer-dedicated transfer electrode 217 is formed between the second transparent transfer electrode for pixel 213 provided on the most downstream side and the first transfer electrode for adjustment unit 231 described later. In addition, one auxiliary transfer electrode 218 is disposed close to the upstream side of the first transparent transfer electrode 212 for pixels provided on the most upstream side.
[0169]
Each transfer-dedicated transfer electrode 215, 216, 217 and auxiliary transfer electrode 218 are connected to each charge transfer channel 211a, 211b in the direction D.HAlong the plane view. These transfer-dedicated transfer electrodes 215, 216, 217 and auxiliary transfer electrode 218 are made of polysilicon, for example. Each transfer-dedicated transfer electrode 215, 216, 217 and auxiliary transfer electrode are formed on an electrical insulating film formed on the surface of the semiconductor substrate 201, like the pixel transparent transfer electrodes 212, 213.
[0170]
The pixel transparent transfer electrodes 212 and 213 and the transfer dedicated transfer electrodes 215 and 216 are the same as the pixel transparent transfer electrodes 12 and 13 and the transfer dedicated transfer electrodes 15 and 16 in the FT-CCD 100 of the first embodiment described above. In addition, a so-called superimposed transfer electrode structure is formed (see FIG. 8). The third transfer dedicated transfer electrode 217 and the pixel second transparent transfer electrode 213 provided on the most downstream side, and the auxiliary transfer electrode 218 and the first transparent transfer electrode 212 for the pixel provided on the most upstream side are also so-called overlapping. A combined transfer electrode structure is formed (see FIG. 8). These transfer electrodes are electrically insulated from each other.
[0171]
Each of the pixel photoelectric conversion element formation regions 212P in the pixel first transparent transfer electrode 212 intersects with the pixel photoelectric conversion element formation region 211aP in the charge transfer channel 211a in plan view. Each of the connection portions 212C in the pixel first transparent transfer electrode 212 intersects with the connection portion 211bC in the charge transfer channel 211b in plan view. On the other hand, each of the pixel photoelectric conversion element formation regions 213P in the pixel second transparent transfer electrode 213 intersects with the pixel photoelectric conversion element formation region 211bP in the charge transfer channel 211b in plan view. Each of the connection portions 213C in the pixel second transparent transfer electrode 213 intersects with the connection portion 211aC in the charge transfer channel 211a in plan view. Each transfer-dedicated transfer electrode 215, 216, 217 and auxiliary transfer electrode 218 intersect each of the charge transfer channels 211a or 211b in a plan view at a predetermined location.
[0172]
Each of the intersecting portions of the charge transfer channels 211a and 211b and the transparent transfer electrodes for pixels 212 and 213 in plan view has a function as one charge transfer stage. The same applies to each crossing portion of each charge transfer channel 211a, 211b and each transfer dedicated transfer electrode 215, 216, 217 or auxiliary transfer electrode 218 in plan view. Therefore, each of the charge transfer channels 211a and 211b includes the transparent transfer electrodes 212 and 213 for pixels and the transfer electrodes 215, 216 and 217 for transfer and the auxiliary transfer electrodes 218 that cross the charge transfer channels 211a and 211b in plan view. Together with this, one CCD (vertical transfer CCD) is constructed.
[0173]
As shown in FIG. 8, the light shielding film 220 is formed from the photosensitive portion 210 to the output transfer path 240. Between the light shielding film 220 and various transfer electrodes formed on the photosensitive section 210, the CCD storage section 230, and the output transfer path 240, for example, an electrical insulating layer (not shown) made of a silicon oxide film, for example. Intervenes.
[0174]
The light shielding film 220 is horizontally disposed on the intersection of the pixel photoelectric conversion element formation region 212P in the pixel first transparent transfer electrode 212 and the pixel photoelectric conversion element formation region 211aP in the charge transfer channel 211a in plan view. The opening 222 has a circular cross section. Also, the horizontal cross section is circular on the intersection of the pixel photoelectric conversion element formation region 213P in the pixel second transparent transfer electrode 213 and the pixel photoelectric conversion element formation region 211bP in the charge transfer channel 211b in plan view. The opening 222 is provided.
[0175]
For this reason, each of the intersections in the plan view of each pixel photoelectric conversion element formation region 212P and each pixel photoelectric conversion element formation region 211aP is a pixel photoelectric conversion element (photodiode) 225 (see FIG. 8). Function. The same applies to each of the intersecting portions in plan view of each pixel photoelectric conversion element formation region 213P and each pixel photoelectric conversion element formation region 211bP. Other intersections do not substantially function as photoelectric conversion elements.
[0176]
Therefore, in the FT-CCD 300 shown in FIG. 8, the direction D of the crossing portions of the charge transfer channels 211 a and 211 b and the pixel transparent transfer electrodes 212 and 213 in plan view is described.VAnd direction DHIn any of the above, every other selected intersection functions as the pixel photoelectric conversion element 225. Each of the openings 222 functions as a light receiving unit for one pixel. Hereinafter, the opening 222 may be referred to as a “light receiving part 222”.
[0177]
In the FT-CCD 300, a total of 28 of these pixel photoelectric conversion elements 225 are arranged so as to be shifted by 7 pixels and 8 rows. One pixel photoelectric conversion element array is composed of four pixel photoelectric conversion elements 225. Each of the odd-numbered pixel photoelectric conversion element rows includes four pixel photoelectric conversion elements 225. Each of the even-numbered pixel photoelectric conversion element rows includes three pixel photoelectric conversion elements 225.
[0178]
Each of the odd-numbered photoelectric conversion element columns counted from the left end of FIG. 8 includes only the odd-numbered pixel photoelectric conversion elements 225, and each of the even-numbered photoelectric conversion element columns includes only the even-numbered pixel photoelectric conversion elements 225. including.
[0179]
When light enters from the light receiving unit 222, photoelectric conversion is performed in the pixel photoelectric conversion element 225. By applying predetermined voltages to the transparent transfer electrodes for pixels 212 and 213, the transfer electrodes for transfer 215, 216, and 217, and the auxiliary transfer electrode 218, signal charges are applied to the photoelectric conversion elements for the pixels 225, respectively. Can be accumulated.
[0180]
Next, the structure of the adjustment unit 230 will be described with reference to FIG. The adjusting unit 230 is formed on the surface of the semiconductor substrate 201 between the photosensitive unit 210 and the output transfer path 240.
[0181]
As shown in FIG. 8, each of the charge transfer channels 211a and 211b described above moves the adjusting unit 230 in the direction D.VAnd the output transfer path 240 is reached.
[0182]
One adjustment part first transfer electrode 231 and one adjustment part second transfer electrode 232 are formed in this order from the upstream side. These transfer electrodes 231 and 232 for the adjustment section respectively connect the charge transfer channels 211a and 211b in the direction D.HAlong the plane view.
[0183]
Each of the adjustment unit transfer electrodes 231 and 232 is made of, for example, polysilicon. These adjustment unit transfer electrodes 231 and 232 are formed on an electrical insulating film formed on the surface of the semiconductor substrate 201.
[0184]
The shapes of the individual transfer electrodes 231 and 232 for the adjustment unit are both band-like. The line width of the adjustment unit first transfer electrode 231 and the line width of the adjustment unit second transfer electrode 232 are substantially the same.
[0185]
The upstream edge of the adjustment unit second transfer electrode 232 overlaps the downstream edge of the adjustment unit first transfer electrode 231. The transfer electrodes 231 and 232 for the adjustment unit have a so-called overlapping transfer electrode structure. The adjustment unit transfer electrodes 231 and 232 are electrically insulated from each other.
[0186]
The edge on the third transfer dedicated transfer electrode 217 side in the first transfer electrode for adjustment unit 231 overlaps with the edge on the first transfer electrode for adjustment unit 231 side in the third transfer dedicated transfer electrode 217. The first transfer electrode 231 for adjustment unit and the third transfer dedicated transfer electrode 217 have a so-called overlapping transfer electrode structure. Note that the first transfer electrode 231 for the adjustment unit and the third transfer dedicated transfer electrode 217 are electrically insulated from each other.
[0187]
Each of the crossing portions of the charge transfer channels 211a and 211b and the adjustment unit transfer electrodes 231 and 232 in plan view has a function as one charge transfer stage. Each of the charge transfer channels 211a and 211b constitutes one CCD (vertical transfer CCD) together with the adjustment unit transfer electrodes 231 and 232 that cross the charge transfer channels 211a and 211b in plan view.
[0188]
As described above, the third transfer dedicated transfer electrode 217 and the adjustment unit first transfer electrode 231 have a so-called superimposed transfer electrode structure. As a result, each of the charge transfer channels 211a and 211b forms one CCD (vertical transfer CCD) from the photosensitive unit 210 to the adjustment unit 230.
[0189]
The light shielding film 220 described above is formed from the photosensitive portion 210 to the output transfer path 240 (see FIG. 8). The light shielding film 220 substantially covers each of the adjustment unit transfer electrodes 231 and 232 in plan view through an electrical insulating layer.
[0190]
The signal charges transferred from the photosensitive unit 210 are sequentially transferred to the output transfer path 240 by the vertical transfer CCDs formed in the adjustment unit 230. At this time, a predetermined voltage is applied to the adjustment unit transfer electrodes 231 and 232 at a predetermined cycle.
[0191]
In FIG. 8, the charge transfer channels 211a and 211b are drawn with solid lines and the light shielding film 220 is drawn with a two-dot chain line for easy understanding of the constituent members.
[0192]
Next, the structure of the output transfer path 240 will be described. The output transfer path 240 is formed on the surface of the semiconductor substrate 201 so as to be adjacent to the downstream end of the adjustment unit 230. In FIG. 8, the output transfer path 240 is simplified for easy understanding of FIG. 8, and the structure of the output transfer path 240 will be described below with reference to FIG. 11.
[0193]
FIG. 11 is a plan view schematically showing the output transfer path 240. As shown in the figure, a plurality of output transfer paths 240 are provided on the semiconductor substrate 201 via one charge transfer channel 241 formed on the semiconductor substrate 201 and an electric insulating film (not shown). The transfer electrodes 243, 244, 245, and 246 are formed. Electrical insulating layers (not shown) are formed on the transfer electrodes 243, 244, 245 and 246. The light shielding film 220 described above is formed on the electrical insulating layer.
[0194]
The charge transfer channel 241 is obtained by forming an n-type region at a predetermined position of a p-type well formed on one surface side of the semiconductor substrate 201. The charge transfer channel 241 has the direction D described above.HIt extends to.
[0195]
Each transfer electrode 243, 244, 245, 246 is in a ratio of one set to one charge transfer channel 211a or 211b, and from the output unit 250 (see FIG. 8) side, the transfer electrode 246, transfer electrode 245, transfer The electrodes 244 and the transfer electrodes 243 are formed in this order. These transfer electrodes 243, 244, 245, 246 are made of, for example, polysilicon.
[0196]
The transfer electrode 243 is a strip electrode that covers the downstream end of one charge transfer channel 211a or 211b in plan view and crosses the charge transfer channel 241 in plan view. The edge of the transfer electrode 243 on the adjustment unit second transfer electrode 232 side overlaps the edge of the adjustment unit second transfer electrode 232 on the output transfer path 240 side. Each of the transfer electrodes 244, 245, and 246 is a belt-like electrode that crosses the charge transfer channel 241 in plan view without overlapping any of the charge transfer channels 211a and 211b in plan view.
[0197]
The edge of the transfer electrode 244 on the transfer electrode 243 side overlaps the transfer electrode 243, and the edge of the transfer electrode 244 on the transfer electrode 245 side overlaps the transfer electrode 245. The edge of the transfer electrode 246 on the transfer electrode 245 side overlaps the transfer electrode 245, and the edge of the transfer electrode 244 other than the rightmost transfer electrode 244 in FIG. 4 is on the transfer electrode 246. overlapping. Each transfer electrode 243, 244, 245, 246 has a so-called superposition transfer electrode structure.
[0198]
The transfer electrodes 243, 244, 245, and 246 are insulated from each other by an electrical insulating film that is not shown. Further, the transfer electrode 243 and the first transfer electrode 231 for the most downstream adjustment unit are also insulated from each other by an electrical insulating film (not shown).
[0199]
Each crossing portion of the charge transfer channel 241 and each transfer electrode 243, 244, 245, 246 in plan view is used as one charge transfer stage. Therefore, the output transfer path 240 has four charge transfer stages per charge transfer channel 211a or 211b. The output transfer path 240 is composed of a four-phase drive type CCD.
[0200]
The signal charges transferred from the adjustment unit 230 are sequentially transferred to the output unit 250 by the charge transfer stages formed in the output transfer path 240. At this time, a predetermined voltage is applied to each of the transfer electrodes 243, 244, 245, and 246 at a predetermined cycle.
[0201]
Next, the output unit 250 will be described. As shown in FIG. 8, the output unit 250 is connected to one end of the output transfer path 240. The output unit 250 converts the signal charge sent from the output transfer path 240 into a signal voltage by a floating capacitor (not shown), and uses the signal voltage using a source follower circuit (not shown) or the like. Amplify. The electric charge after being detected (converted) is absorbed by the power supply via, for example, a reset transistor. A specific configuration is the same as that of the output unit 50 (see FIG. 1) described with reference to FIG.
[0202]
The FT-CCD 300 described above includes the light shielding film 220 having the opening 222 only on each of the pixel photoelectric conversion elements 225. For this reason, even if the microlens array is disposed on the photosensitive portion 210, stray light is unlikely to enter the pixel photoelectric conversion element 225 due to light wraparound.
[0203]
In addition, a pixel shift arrangement in which each pixel photoelectric conversion element 225 forms a wide region on every other charge transfer channel 211a or 211b is performed. For this reason, it is easy to improve the pixel density while suppressing a decrease in the area of the light receiving unit 222 in each pixel. As a result, it is easy to increase the resolution.
[0204]
Furthermore, the maximum line width of the pixel photoelectric conversion element formation region 211aP in the charge transfer channel 211a is wider than the line width of the connection portion 211aC in the charge transfer channel 211a. Similarly, the maximum line width of the pixel photoelectric conversion element formation region 211bP in the charge transfer channel 211b is wider than the line width of the connection portion 211bC in the charge transfer channel 211b. For this reason, it is easier to increase the size of each pixel photoelectric conversion element 225 in plan view than in the above-described FT-CCD 100 of the first embodiment. Accordingly, the size of the light receiving unit 222 of each pixel in a plan view can be easily increased. As a result, it is easier to improve the sensitivity than the FT-CCD 100 of the first embodiment.
[0205]
In order to drive the FT-CCD 300 shown in FIG. 8, each pixel transparent transfer electrode 212, 213, each transfer dedicated transfer electrode 215, 216, 217, auxiliary transfer electrode 218, each adjustment unit transfer electrode 231, 232 are driven. Drive pulse supply means for supplying predetermined drive pulses to the output transfer path 240 and the output unit 50 is used.
[0206]
FIG. 12 is a schematic diagram showing an example of the drive pulse supplying means. As shown in the figure, the drive pulse supply means 290 includes, for example, a synchronization signal generator 291, a timing generator 292, a vertical drive circuit 293, a horizontal drive circuit 294, and the like.
[0207]
The synchronization signal generator 291 generates various pulses necessary for signal processing, such as a vertical synchronization pulse and a horizontal synchronization pulse. The timing generator 292 is a four-phase vertical pulse signal applied to each pixel transparent transfer electrode 212, 213, each transfer dedicated transfer electrode 215, 216, 217, auxiliary transfer electrode 218, and each adjustment unit transfer electrode 231, 232. And a timing signal for a four-phase horizontal pulse signal and the like necessary for driving the output transfer path 240.
[0208]
The vertical drive circuit 293 generates a four-phase vertical pulse signal based on the timing signal. Each of the four-phase vertical pulse signals is transmitted through a pulse supply terminal 260a, 260b, 260c, or 260d, a predetermined pixel transparent transfer electrode 212, 213, a predetermined transfer dedicated transfer electrode 215, 216, 217, an auxiliary device. The voltage is applied to the transfer electrode 218 or the predetermined adjustment unit transfer electrodes 231 and 232.
[0209]
The horizontal drive circuit 294 generates a four-phase horizontal pulse signal based on the timing signal. Each of the four-phase horizontal pulse signals is applied to predetermined transfer electrodes 243, 244, 245, and 246 via pulse supply terminals 280a, 280b, 280c, and 280d.
[0210]
In the FT-CCD 300, signal charges are temporarily accumulated in each of the pixel photoelectric conversion elements 225, and then these signal charges are transferred from the photosensitive unit 210 to the adjustment unit 230. Signal charges are transferred from the photosensitive unit 210 to the adjusting unit 230 by driving the above-described vertical transfer CCDs formed from the photosensitive unit 210 to the adjusting unit 230 in four phases.
[0211]
In order to store and transfer signal charges, for example, as shown in FIG. 12, a predetermined pulse supply terminal and a predetermined transfer electrode are electrically connected. In FIG. 12, each second transfer-dedicated transfer electrode 216, third transfer-dedicated transfer electrode 217, and auxiliary transfer electrode 218 are electrically connected to the pulse supply terminal 260a. Each transparent first bright transfer electrode 212 for pixels and first transfer electrode 231 for adjustment unit are electrically connected to the pulse supply terminal 260b, respectively. Each of the first transfer dedicated transfer electrodes 215 and the second transfer electrode for adjustment unit 232 are electrically connected to the pulse supply terminal 260c, respectively. Each pixel second transparent transfer electrode 213 is electrically connected to a pulse supply terminal 260d.
[0212]
By performing the same operation as that in the FT-CCD 100 of the first embodiment described above during the signal charge accumulation period defined by the predetermined pulse generated by the synchronization signal generator 291, the signal charge for one frame is obtained. Can be accumulated in the photosensitive section 210. At this time, the low level vertical pulse signal V is supplied from the vertical drive circuit 293 to the pulse supply terminals 260a and 260c.LIs applied to the pulse supply terminals 260b and 260d and a high level vertical pulse signal V is applied to the pulse supply terminals 260b and 260d.HIs applied.
[0213]
The signal charge for one frame is adjusted from the photosensitive portion 210 by performing the same operations as the operations (1) to (4) described in the description of the FT-CCD 100 of the first embodiment. Can be transferred to the unit 230.
[0214]
However, all of the signal charges for one frame cannot be stored in the adjustment unit 230. The signal charges transferred to the most downstream charge transfer stages in the adjustment unit 230 are sequentially transferred to the output transfer path 240.
[0215]
As shown in FIG. 8 or FIG. 12, the most downstream charge transfer stage in the adjustment unit 230 is formed at the intersection of the adjustment unit second transfer electrode 232 and the charge transfer channels 211a and 211b in plan view. Each charge transfer stage. In these charge transfer stages, each of the signal charges accumulated in each pixel photoelectric conversion element 225 constituting two adjacent pixel photoelectric conversion element rows is substantially subjected to the same phase shift. It is transferred at the same time.
[0216]
The transfer of signal charges from the adjustment unit 230 to the output transfer path 240 is performed as follows, for example.
[0217]
First, as shown in FIG. 11, the pulse supply terminal 280a and each transfer electrode 243, the pulse supply terminal 280b and each transfer electrode 244, the pulse supply terminal 280c and each transfer electrode 245, and the pulse supply terminal 280d and each transfer electrode 246 are electrically connected to each other in advance.
[0218]
Then, V is applied to the second transfer electrode 232 for the adjustment unit.HIs applied from the horizontal drive circuit 294 to each of the pulse supply terminals 280a and 280b.HAnd a low level horizontal pulse H from the horizontal drive circuit 294 to each of the pulse supply terminals 280c and 280d.LApply. Next, the voltage of the second transfer electrode 232 for the adjustment unit is set to VHTo VLTo change.
[0219]
As a result, each signal charge that has been transferred to each of the charge transfer stages formed at the intersection of the second transfer electrode 232 for adjustment unit and each charge transfer channel 211a, 211b in plan view is transferred to the charge transfer unit. The channel 241 and each transfer electrode 243, 244 are transferred to each of the two series of potential wells formed at each intersection in plan view. That is, the signal charge is transferred from the adjustment unit 230 to the output transfer path 240.
[0220]
Each of the signal charges transferred to the output transfer path 240 is sequentially transferred through the output transfer path 240 toward the output unit 250. At this time, the following operations (a) and (b) are alternately performed at a predetermined cycle.
[0221]
(a) Each of the two potential wells is extended to the downstream side (output unit 250 side) by one charge transfer stage to form a triple potential well.
[0222]
(b) Each of the triple potential wells is reduced by one charge transfer stage from the upstream side to the downstream side (output unit 250 side) to form a double potential well.
[0223]
The output unit 250 sequentially converts and amplifies the signal charge received from the output transfer path 240 into a signal voltage, and outputs the amplified signal voltage to a predetermined circuit.
[0224]
Since the FT-CCD 300 of the third embodiment described above does not have a CCD accumulating unit, it is suitable as an area image sensor for a still image capturing device having a mechanical shutter. When the FT-CCD 300 is used as the area image sensor, the mechanical shutter is opened during the signal accumulation period and closed during the other periods.
[0225]
The illustrated FT-CCD 300 is an FT-CCD having a simple structure as an FT-CCD. In an actual FT-CCD, a microlens array is usually provided in order to increase the photoelectric conversion efficiency in each pixel photoelectric conversion element 225. In addition, a color filter array is provided in an FT-CCD for color imaging.
[0226]
The microlens array and the color filter array can be arranged by the method described in the description of the FT-CCD 200 of the second embodiment, for example.
[0227]
Next, an FT-CCD according to a fourth embodiment will be described with reference to FIGS.
[0228]
FIG. 13 is a plan view schematically showing an FT-CCD 400 according to the fourth embodiment. FIG. 14 is a plan view schematically showing the pixel transparent transfer electrode 312 shown in FIG. FIG. 13 is a schematic diagram in which the number of pixel photoelectric conversion elements 325 is 24 in order to make the drawing easier to see and to make the explanation easier to understand. In an actual FT-CCD, as described above, the number of pixel photoelectric conversion elements 325 reaches 1000 to 10 million.
[0229]
The FT-CCD 400 shown in FIG. 13 is formed on the surface of the semiconductor substrate 301, the CCD storage unit 330 formed outside the photosensitive unit 310, and the outside of the CCD storage unit 330. The output transfer path 340, the output unit 350 connected to one end of the output transfer path 340, and four pulse supply terminals for supplying a predetermined drive pulse to each of the transfer electrodes formed in the photosensitive part 310 360 a, 360 b, 360 c, 360 d, four pulse supply terminals 370 a, 370 b, 370 c, 370 d for supplying a predetermined drive pulse to each of the transfer electrodes formed in the CCD accumulator 330, and an output transfer path 340 Four pulse supply terminals 380a, 380b, 380c, 38 for supplying a predetermined drive pulse to each of the transfer electrodes constituting It is and a d.
[0230]
The roles of the photosensitive unit 310, the CCD storage unit 330, the output transfer path 340, and the output unit 350 are as follows: the photosensitive unit 10, the CCD storage unit 30, the output transfer path 40, or the output unit in the FT-CCD 100 of the first embodiment described above. It is substantially the same as 50 roles.
[0231]
Hereinafter, taking the case of using a semiconductor substrate 301 (see FIG. 13) made of an n-type silicon substrate having a p-type well as an example, the configuration of the photosensitive unit 310, the CCD storage unit 330, the output transfer path 340, and the output unit 350, respectively. The structure will be described sequentially.
[0232]
As shown in FIG. 13, the photosensitive portion 310 is moved in a certain direction D.VA total of six charge transfer channels 311 are formed on the surface of the semiconductor substrate 301 to reach the output transfer path 340 across the line (see FIG. 13). Each of the charge transfer channels 311 is obtained by forming an n-type region at a predetermined position of a p-type well formed on one surface side of the semiconductor substrate 301. Each charge transfer channel 311 has a band shape in plan view.
[0233]
Each charge transfer channel 311 is moved in the direction DHA total of four transparent transfer electrodes 312 for pixels crossing in plan view along the direction DVA constant pitch P along20It is formed with. Each pixel transparent transfer electrode 312 is made of, for example, polysilicon. These pixel transparent transfer electrodes 312 are formed on an electrical insulating film formed on the surface of the semiconductor substrate 301.
[0234]
Each of the pixel transparent transfer electrodes 312 has the direction D described above.HMeandering along. The transparent transfer electrode 312 for each pixel has the direction D described above.HA total of six photoelectric conversion element formation regions 312P for pixels extending in a strip shape (see FIG. 13) (see FIG. 14).
[0235]
In the first, third, and fifth pixel photoelectric conversion element formation regions 312P counted from the left end in FIG. 14, a connection portion 312C that extends diagonally to the left in the drawing is provided at the left end.1Is connected to the right end of the connecting portion 312C extending diagonally downward to the right in the figure.2It is continuing. Therefore, in the second and fourth pixel photoelectric conversion element formation regions 312P counted from the left end in FIG. 14, the left end is a connection portion 312C extending obliquely upward to the left in the drawing.2Is connected to the right end of the connecting portion 312C extending diagonally to the right in the figure.1It is continuing.
[0236]
The leftmost connecting portion 312C in FIG.1At the left end of the direction DHA connecting portion 312C extending in a strip shapeThreeIt is continuing. At the right end of the sixth pixel photoelectric conversion element formation region 312P counted from the left end of FIG.HA connecting portion 312C extending in a strip shapeFourIt is continuing.
[0237]
The first transfer-dedicated transfer electrode 315, the second transfer-dedicated transfer electrode 316, and the third transfer-dedicated transfer electrode 317 are formed one by one between two adjacent pixel transparent transfer electrodes 312. Further, the first transfer-dedicated transfer electrode 315, the second transfer-dedicated transfer electrode 316, and the third transfer-dedicated transfer electrode 317 are also formed on the upstream side of the most upstream pixel transparent transfer electrode 312. Yes. These transfer-dedicated transfer electrodes 315, 316, and 317 are formed in this order from the upstream side to the downstream side of the photosensitive portion 310.
[0238]
Each of the transfer-dedicated transfer electrodes 315, 316, and 317 has a shape in plan view that is almost the same as the shape in plan view of the pixel transparent transfer electrode 312 except that the line width is narrower than the pixel transparent transfer electrode 312. The same. Each transfer-dedicated transfer electrode 315, 316, 317 is made of polysilicon, for example. These transfer-dedicated transfer electrodes 315, 316, and 317 are formed on an electrical insulating film formed on the surface of the semiconductor substrate 301, similarly to the pixel transparent transfer electrode 312.
[0239]
The upstream edge of each first transfer dedicated transfer electrode 315 is the downstream edge of the pixel transparent transfer electrode 312 adjacent to the upstream, excluding the first transfer dedicated transfer electrode 315 provided at the most upstream. It overlaps the part. The downstream edge of each first transfer dedicated transfer electrode 315 overlaps with the upstream edge of the second transfer dedicated transfer electrode 316 adjacent to the downstream side.
[0240]
The upstream edge of each third transfer dedicated transfer electrode 317 overlaps the downstream edge of the second transfer dedicated transfer electrode 316 adjacent to the upstream side. The downstream edge of each third transfer dedicated transfer electrode 315 is the upstream edge of the pixel transparent transfer electrode 312 adjacent to the downstream thereof except for the third transfer dedicated transfer electrode 317 provided on the most downstream side. It overlaps the part.
[0241]
Each pixel transparent transfer electrode 312 and each transfer dedicated transfer electrode 315, 316, 317 have a so-called overlapping transfer electrode structure. These transfer electrodes are electrically insulated from each other.
[0242]
A fourth transfer-dedicated transfer electrode 318 is formed downstream of the most downstream first transfer-dedicated transfer electrode 315. A fifth transfer-dedicated transfer electrode 319 having a strip shape is formed downstream of the fourth transfer-dedicated transfer electrode 318. These transfer-dedicated transfer electrodes 318 and 319 respectively connect the charge transfer channels 411 in the direction D in plan view.HCross along.
[0243]
The fourth transfer dedicated transfer electrode 318 and the fifth transfer dedicated transfer electrode 319 are made of, for example, polysilicon. These transfer-dedicated transfer electrodes 318 and 319 are formed on an electrical insulating film formed on the surface of the semiconductor substrate 301, similarly to the pixel transparent transfer electrode 312.
[0244]
The upstream edge portion of the fourth transfer-dedicated transfer electrode 318 enters under the downstream edge portion of the first transfer-dedicated transfer electrode 315 provided on the most downstream side. The downstream edge of the fourth transfer dedicated transfer electrode 318 overlaps the upstream edge of the fifth transfer dedicated transfer electrode 319.
[0245]
The most downstream first transfer electrode 315, fourth transfer electrode 318, and fifth transfer electrode 319 have a so-called overlapping transfer electrode structure. These transfer-dedicated transfer electrodes are electrically insulated from each other.
[0246]
Each of the pixel photoelectric conversion element formation regions 312P in the pixel transparent transfer electrode 312 intersects the charge transfer channel 311 in plan view. Each transfer-dedicated transfer electrode 315, 316, 317, 318, 319 intersects each of the charge transfer channels 311 at a predetermined position in plan view.
[0247]
Each intersecting portion in plan view between each charge transfer channel 311 and each pixel photoelectric conversion element formation region 312P has a function as one charge transfer stage. The same applies to each crossing portion of each charge transfer channel 311 and each transfer dedicated transfer electrode 315, 316, 317, 318, 319 in plan view.
[0248]
Each of the charge transfer channels 311 has one CCD (vertical transfer CCD) together with the pixel transparent transfer electrode 312 and the transfer dedicated transfer electrodes 315, 316, 317, 318, and 319 that cross the charge transfer channel 311 in plan view. Configure.
[0249]
As shown in FIG. 13, the light shielding film 320 is formed from the photosensitive portion 310 to the output transfer path 340. Between the light shielding film 320 and various transfer electrodes formed on the photosensitive section 310, the CCD storage section 330, and the output transfer path 340, an electrical insulating layer (not shown) made of, for example, a silicon oxide film. Intervenes.
[0250]
The light shielding film 320 has an opening 322 having a circular horizontal cross section on each of the intersecting portions of each pixel photoelectric conversion element forming region 312P and each charge transfer channel 311 in plan view.
[0251]
For this reason, each of the intersecting portions of each pixel photoelectric conversion element formation region 312P and each charge transfer channel 311 in plan view functions as a pixel photoelectric conversion element (photodiode) 325 (see FIG. 13). Other intersections do not substantially function as photoelectric conversion elements.
[0252]
Accordingly, in the FT-CCD 400 shown in FIG. 13, all of the crossing portions of the charge transfer channels 311 and the pixel transparent transfer electrodes 312 in plan view function as the pixel photoelectric conversion elements 325. Each of the openings 322 functions as a light receiving portion of one pixel. Hereinafter, the opening 322 may be referred to as a “light receiving part 322”.
[0253]
In the FT-CCD 400, a total of 24 of these pixel photoelectric conversion elements 325 are arranged so as to be shifted in pixels over 6 columns and 8 rows. One pixel photoelectric conversion element array is constituted by four pixel photoelectric conversion elements 325, and one pixel photoelectric conversion element row is also constituted by four pixel photoelectric conversion elements 325. Each odd-numbered photoelectric conversion element column counted from the left end in FIG. 13 includes only odd-numbered pixel photoelectric conversion elements 325, and each even-numbered photoelectric conversion element column includes only even-numbered pixel photoelectric conversion elements 325. including.
[0254]
When light enters from the light receiving unit 322, photoelectric conversion is performed in each of the pixel photoelectric conversion elements 325. By applying a predetermined voltage to each pixel transparent transfer electrode 312 and each transfer dedicated transfer electrode 315, 316, 317, 318, 319, signal charges are accumulated in each pixel photoelectric conversion element 325. Can do.
[0255]
Next, the structure of the CCD storage unit 330 will be described with reference to FIG. The CCD storage unit 330 is formed on the surface of the semiconductor substrate 301 between the photosensitive unit 310 and the output transfer path 340.
[0256]
As shown in FIG. 13, each of the charge transfer channels 311 moves the CCD storage unit 330 in the direction D.VAnd the output transfer path 340 is reached.
[0257]
Each of the charge transfer channels 311 moves in the direction DHA total of four first transfer electrodes 331 for the storage section and a total of three second transfer electrodes 332 for the storage section that cross in plan view along the direction D.VAre formed alternately one by one. Further, one third storage portion transfer electrode 333 is formed on the downstream side of the most downstream storage portion first transfer electrode 331. The third transfer electrode 333 for the storage portion also has each of the charge transfer channels 311 in the direction D.HAlong the plane view.
[0258]
Each storage unit transfer electrode 331, 332, 333 is made of, for example, polysilicon. The storage unit transfer electrodes 331, 332, and 333 are formed on an electrical insulating film formed on the surface of the semiconductor substrate 301. Each of the storage unit transfer electrodes 331, 332, and 333 has a strip shape.
[0259]
The upstream edge of each storage unit second transfer electrode 332 overlaps with the downstream edge of the storage unit first transfer electrode 331 adjacent to the upstream in plan view. The downstream edge of each storage unit second transfer electrode 332 overlaps the upstream edge of the storage unit first transfer electrode adjacent to the downstream side in plan view. The upstream edge of the storage unit third transfer electrode 333 overlaps with the downstream edge of the storage unit first transfer electrode 331 adjacent to the upstream in plan view. Each storage unit transfer electrode 331, 332, 333 has a so-called superposition transfer electrode structure.
[0260]
Each crossing portion of each charge transfer channel 311 and each storage portion transfer electrode 331, 332, 333 in plan view functions as one charge transfer stage. Each of the charge transfer channels 311 constitutes one CCD (vertical transfer CCD) together with the storage unit transfer electrodes 331, 332, and 333 that cross the charge transfer channel 311 in plan view.
[0261]
The fifth transfer-dedicated transfer electrode 319 formed in the photosensitive section 310 and the most upstream storage section first transfer electrode 331 formed in the CCD storage section 330 form a so-called superimposed transfer electrode structure. As a result, each of the charge transfer channels 311 forms one CCD (vertical transfer CCD) from the photosensitive unit 310 to the CCD storage unit 330.
[0262]
The light shielding film 320 described above is formed from the photosensitive portion 310 to the output transfer path 340 (see FIG. 13). The light shielding film 320 covers the storage unit transfer electrodes 331, 332, and 333 in plan view with an electric insulating layer interposed therebetween.
[0263]
The signal charges accumulated in the photosensitive portion 310 are sequentially transferred toward the output transfer path 340 by the vertical transfer CCDs formed from the photosensitive portion 310 to the CCD accumulation portion 330.
[0264]
In FIG. 13, in order to make each component easy to understand, each charge transfer channel 311 is drawn by a solid line, and the light shielding film 320 is drawn by a two-dot chain line.
[0265]
The output transfer path 340 in the FT-CCD 400 shown in FIG. 13 has basically the same structure as the output transfer path 40 shown in FIG. Further, the output unit 350 in the FT-CCD 400 shown in FIG. 13 has basically the same structure as the output unit 50 shown in FIG. However, the output transfer path 40 shown in FIG. 4 is configured to receive the signal charges transferred through the eight charge transfer channels 11, whereas the output transfer path 340 shown in FIG. The signal charge transferred through the charge transfer channel 311 is received.
[0266]
The FT-CCD 400 described above includes the light shielding film 320 having the opening 322 only on each of the pixel photoelectric conversion elements 325. For this reason, even if the microlens array is disposed on the photosensitive portion 310, stray light is unlikely to enter the pixel photoelectric conversion element 225 due to light wraparound.
[0267]
Further, since the pixel shifting arrangement is performed, it is easy to improve the pixel density while suppressing a decrease in the area of the light receiving portion 322 in each pixel. As a result, it is easy to increase the resolution.
[0268]
Furthermore, said direction DVSince the three charge transfer stages are formed between the two pixel photoelectric conversion elements 325 adjacent to each other along the line, the following advantages are obtained. That is, smearing and color mixing between the pixel photoelectric conversion elements 325 are further suppressed as compared to the FT-CCD 100 of the first embodiment and the FT-CCD 300 of the second embodiment. be able to.
[0269]
In order to drive the FT-CCD 400 shown in FIG. 13, each pixel transparent transfer electrode 312, each transfer dedicated transfer electrode 315, 316, 317, 318, 319, each storage unit transfer electrode 331, 332, 333, Drive pulse supply means for supplying a predetermined drive pulse to the output transfer path 340 and the output unit 350 is used.
[0270]
FIG. 15 is a schematic diagram showing an example of the drive pulse supplying means and the FT-CCD 400. As shown in the figure, the drive pulse supply means 390 is similar to the drive pulse supply means 90 shown in FIG. 5, for example, with a synchronization signal generator 391, timing generator 392, first vertical drive circuit 393a, 2 includes a vertical drive circuit 393b, a horizontal drive circuit 394, and the like.
[0271]
The synchronization signal generator 391, the timing generator 392, the first vertical drive circuit 393a, the second vertical drive circuit 393b, and the horizontal drive circuit 394 each play a role in the synchronization signal generator 91 in the drive pulse supply means 90 shown in FIG. The role of the timing generator 92, the first vertical driving circuit 93a, the second vertical driving circuit 93b, or the horizontal driving circuit 94 is the same.
[0272]
After the signal charges are temporarily accumulated in each of the pixel photoelectric conversion elements 325, these signal charges are transferred from the photosensitive unit 310 to the CCD accumulation unit 330. The transfer of signal charges from the photosensitive unit 310 to the CCD storage unit 330 is performed by, for example, driving each of the vertical transfer CCDs formed from the photosensitive unit 310 to the CCD storage unit 330, for example, in four phases.
[0273]
In order to store and transfer signal charges, for example, as shown in FIG. 15, a predetermined pulse supply terminal and a predetermined transfer electrode are electrically connected. In FIG. 15, each pixel transparent transfer electrode 312 is electrically connected to a pulse supply terminal 360a. Each first transfer dedicated transfer electrode 315 is electrically connected to the pulse supply terminal 360b. Each of the second transfer-dedicated transfer electrodes 316 and the fourth transfer-dedicated transfer electrode 318 is electrically connected to the pulse supply terminal 360c. Each third transfer-dedicated transfer electrode 317 and the fifth transfer-dedicated transfer electrode 319 are electrically connected to the pulse supply terminal 360d, respectively.
[0274]
In FIG. 15, the first and fifth storage unit transfer electrodes (both storage unit first transfer electrodes 331) counted from the photosensitive unit 310 side are electrically connected to the pulse supply terminal 370 a. . The second and sixth storage unit transfer electrodes (both storage unit second transfer electrodes 332) counted from the photosensitive unit 310 side are electrically connected to the pulse supply terminal 370b, respectively. The third and seventh storage unit transfer electrodes (both storage unit first transfer electrodes 331) counted from the photosensitive unit 310 side are electrically connected to the pulse supply terminal 370c, respectively. Each of the fourth and eighth storage unit transfer electrodes (second storage unit transfer electrode 332 and third storage electrode transfer unit 333) counted from the photosensitive unit 310 side is electrically connected to the pulse supply terminal 370d. ing.
[0275]
During a signal charge accumulation period defined by a predetermined pulse generated by the synchronization signal generator 391, a low-level vertical pulse signal V is sent from the first vertical drive circuit 393a to each pulse supply terminal 360b, 360c, 360d.LIs applied, and a high-level vertical pulse signal V is applied to the pulse supply terminal 360a.HIs applied.
[0276]
As a result, a potential well (a series of potential wells) is formed in each of the pixel photoelectric conversion elements 325, and signal charges for one frame can be accumulated in the photosensitive portion 310. At this time, a triple potential barrier is formed between two adjacent potential wells. Triple potential barriers are also formed on the upstream side of the most upstream potential well and on the downstream side of the most downstream potential well.
[0277]
The transfer of the signal charge in the photosensitive portion 310 can be performed by, for example, repeating the following operations (a) and (b) alternately in this order.
[0278]
(a) Each of a series of potential wells is extended downstream by two charge transfer stages to form a triple series of potential wells. In other words, each of the triple potential barriers is reduced downstream by two charge transfer stages to form a single potential barrier.
[0279]
(b) Each of the triple potential wells formed in (a) is shrunk downstream by one charge transfer stage to form a double potential well. In other words, each of the series of potential barriers formed in (a) is extended downstream by one charge transfer stage to form a series of potential barriers.
[0280]
Each signal charge transferred to each of the charge transfer stages formed at the intersection of the fifth transfer dedicated transfer electrode 319 and each charge transfer channel 311 in plan view is, for example, the following (i) and (ii) ) In this order, the image is transferred from the photosensitive unit 310 to the CCD storage unit 330.
[0281]
(i) A high level horizontal pulse signal H from the horizontal drive circuit 394 to each of the pulse supply terminals 80a and 80b.HAnd a low level horizontal pulse signal H from the second vertical drive circuit 393b to each of the pulse supply terminals 80c and 80d.LApply. At this time, in each of the above-described vertical transfer CCDs in the CCD accumulation unit 330, two potential wells and two potential barriers are alternately formed in this order from upstream to downstream.
[0282]
(ii) The state of (i) is changed from the first vertical drive circuit 393a to the pulse supply terminal 360d.LContinue until is applied.
[0283]
In transferring the signal charge in the CCD accumulating unit 330, the magnitude of the vertical pulse signal applied to the accumulating unit transfer electrodes 331, 332, 333 is appropriately changed, and the charge accumulating region (potential well), potential barrier, Are arranged alternately. The signal charge can be transferred by, for example, repeating the following operations (A) and (B) alternately in this order.
[0284]
(a) Each of the two potential wells (see (i) above) is shrunk downstream by one charge transfer stage to form a single potential well.
[0285]
(b) Each of the series of potential wells is extended downstream by one charge transfer stage to form a series of potential wells.
[0286]
The transfer of the signal charge from the CCD storage unit 330 to the output transfer path 340 can be performed by the same operation as that in the FT-CCD 100 of the first embodiment described above. Further, the transfer of the signal charge in the output transfer path 340 can be performed by the same operation as the operation in the FT-CCD 100 of the first embodiment described above.
[0287]
The output unit 350 sequentially converts and amplifies the signal charge received from the output transfer path 340 into a signal voltage, and outputs the amplified signal voltage to a predetermined circuit.
[0288]
After the transfer of the signal charge for one frame to the output transfer path 340, the signal charge accumulation period described above is defined again by a predetermined pulse generated by the synchronization signal generator 391 as necessary, and the photosensitive portion 310 The signal charge for one frame is accumulated in the frame.
[0289]
The FT-CCD 400 of the fourth embodiment described above is an FT-CCD having a simple structure as the FT-CCD. In an actual FT-CCD, a microlens array is usually provided in order to increase the photoelectric conversion efficiency in the pixel photoelectric conversion element 325. In addition, a color filter array is provided in an FT-CCD for color imaging.
[0290]
The microlens array and the color filter array can be arranged by the method described in the description of the FT-CCD 200 of the second embodiment, for example.
[0291]
While the FT-CCD of the present invention has been described with reference to the embodiments, the present invention is not limited to the above-described embodiments. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
[0292]
For example, the FT-CCD of each embodiment is such that a pixel photoelectric conversion element (photodiode) or the like is formed on an n-type semiconductor substrate having a p-type well. However, all the conductivity types can be reversed. For example, an FT-CCD can be obtained by forming a pixel photoelectric conversion element (photodiode) or the like on a p-type semiconductor substrate.
[0293]
In this specification, the term “semiconductor substrate” also includes a semiconductor layer for forming a pixel photoelectric conversion element (photodiode) or the like on one surface of a substrate made of a material other than a semiconductor. To do.
[0294]
The charge transfer channel formed from the photosensitive portion to the output transfer path may have a strip shape as exemplified in the first embodiment or the fourth embodiment, or exemplified in the third embodiment. It may have such a pixel photoelectric conversion element formation region. Furthermore, it may have a meandering shape.
[0295]
It is possible to further increase the pixel density by meandering the charge transfer channel in a plan view and disposing the pixels.
[0296]
When the pixel photoelectric conversion element formation region is provided in the charge transfer channel, the shape of the pixel photoelectric conversion element formation region in a plan view can be appropriately selected from, for example, a rectangle, a hexagon, an octagon, and a barrel shape.
[0297]
In this specification, “the shape of the pixel photoelectric conversion element formation region in a plan view” as referred to with respect to the charge transfer channel means a pixel photoelectric conversion element formation region and a connection portion following the pixel photoelectric conversion element formation region. During the direction DHThis means the shape of the pixel photoelectric conversion element forming region defined in plan view when a boundary line extending in the direction is assumed.
[0298]
The shape of the transparent transfer electrode for pixels in plan view can also be selected as appropriate. When the pixel photoelectric conversion element formation region is provided in the pixel transparent transfer electrode, the shape of the pixel photoelectric conversion element formation region in plan view may be, for example, rectangular, hexagonal, octagonal, barrel shape, or the like. it can.
[0299]
In this specification, “the shape of the pixel photoelectric conversion element formation region in a plan view” as referred to with respect to the pixel transparent transfer electrode means a connection following the pixel photoelectric conversion element formation region and the pixel photoelectric conversion element formation region. Direction D betweenVThis means the shape of the pixel photoelectric conversion element forming region defined in plan view when a boundary line extending in the direction is assumed.
[0300]
The shape of the opening provided in the light shielding film in plan view, and hence the shape of the light receiving portion of the pixel in plan view, for example, rectangular (including rhombus), hexagon, octagon, ellipse, circle, etc. Can be selected.
[0301]
Each of the pixel photoelectric conversion elements may be arranged so as to be shifted in pixels, or may be arranged in a normal matrix (lattice).
[0302]
The signal charge transfer method is not limited to the transfer method described in the embodiment, and can be appropriately changed according to the intended use of the FT-CCD. Along with this, the number of pulse supply terminals for supplying a predetermined drive pulse to each transfer electrode and the specification of the connection between the pulse supply terminal and each transfer electrode are also the signals in the target FT-CCD. It can be appropriately changed according to the charge transfer method. The same applies to the output transfer path.
[0303]
The CCD accumulating unit and the adjusting unit are not essential components. The signal charge may be transferred and connected immediately from the photosensitive portion to the output transfer path.
[0304]
The shape of each transfer electrode in the CCD accumulating unit or the adjusting unit is not limited to the belt shape illustrated in each example. For example, a plurality of types of electrodes having different shapes may be arranged with the same specification as the arrangement specification of each transfer electrode in the photosensitive portion.
[0305]
When one microlens is provided above each light receiving portion so as to cover the light receiving portion of each pixel in plan view, the shape of each microlens in plan view is rectangular (including rhombus), A shape with rounded corners of a rectangle, a pentagon or more polygon with all interior angles being obtuse, a shape with rounded corners of the polygon, a circle, an ellipse, etc. can be selected as appropriate. . The shape of the microlens in plan view can be selected as appropriate according to the shape of the light receiving portion in each pixel.
[0306]
The direction D in these microlensesVThe pitch of the direction DVThe pitch may be the same as or slightly different from the pitch of the pixel photoelectric conversion elements. Said direction DVWhen the pitch of the microlens is made different from the pitch of the pixel photoelectric conversion element, each microlens is moved under the following viewpoint, for example.
[0307]
That is, the image forming position by the microlens is more advantageous in obtaining a desired location in the light receiving portion of the pixel, for example, a desired sensitivity or resolution, corresponding to the change in the incident direction of the incident light according to the change in the position in the light receiving portion. It moves so that it may be displaced to the location. In order to increase the sensitivity or resolution of the pixel, it is preferable that the photoelectric conversion region exists over the widest possible range around the image forming position by the microlens.
[0308]
For the same reason, the direction D in each of the above microlenses.HThe pitch of the direction DHThe pitch may be the same as or slightly different from the pitch of the pixel photoelectric conversion elements.
[0309]
When the relative positional relationship between the pixel photoelectric conversion element and the microlens is substantially the same in all pixels, the position of the image point formed on the pixel photoelectric conversion element by the microlens is The central portion of the pixel photoelectric conversion element row is different from the upper or lower portion in the row direction. In order to prevent the position of the image point formed on the photoelectric conversion element for the pixel by the microlens from deviating from the desired position, for example, the microlens can be shifted as shown in (1) to (3) below. preferable.
[0310]
(1) As schematically shown in FIG. 16A, the positions of the microlenses 510 in the upper and lower column directions of each pixel photoelectric conversion element column 500 are defined as the pixel photoelectric conversion element column 500. As you move away from the center of the column, shift to the center of the column. The arrow in the figure indicates the direction in which the microlens 510 is shifted. Reference numeral 520 indicates a photosensitive portion.
[0311]
(2) As schematically shown in FIG. 16B, the position of the microlens 510 at the end in the row direction in each pixel photoelectric conversion element row 505 increases as the distance from the center of the photosensitive portion 520 increases. Direction DHAre moved toward the center of the photosensitive portion 520. The arrow in the figure indicates the direction in which the microlens 510 is shifted.
[0312]
(3) As schematically shown in FIG. 16C, as the microlens 510 is moved away from the center of the photosensitive portion 520, the direction D is increased.HAnd said direction DVAre moved toward the center of the photosensitive portion 520. The arrow in the figure indicates the direction in which the microlens 510 is shifted.
[0313]
Luminance shading can be improved by shifting the microlenses as described in (1) to (3) above.
[0314]
When a color filter array is provided in the FT-CCD, the color filter array only needs to be configured by a color filter that enables color imaging. As such a color filter array, there is a so-called complementary color filter array in addition to the three primary color (red, green, blue) color filter arrays mentioned in the embodiments.
[0315]
Complementary color filter arrays include, for example, (i) green (G), cyan (Cy) and yellow (Ye) color filters, (ii) cyan (Cy), yellow (Ye) and white or colorless (W) Each color filter, (iii) Cyan (Cy), magenta (Mg), yellow (Ye) and green (G) color filters, or (iv) cyan (Cy), yellow (Ye), green (G) and white Alternatively, it can be constituted by colorless (W) color filters or the like.
[0316]
17A is a plan view showing an example of the complementary color type color filter array 600 of (i), and FIG. 17B is a plan view showing an example of the complementary color type color filter array 610 of (ii). FIG. FIG. 17C is a plan view showing an example of the complementary color type color filter array 620 of (iii), and FIG. 17D is a plan view showing an example of the complementary color type color filter array 630 of (iv). FIG.
[0317]
In each of FIGS. 17A to 17D, each hexagon surrounding the alphabets G, Cy, Ye, W, and Mg in the drawing represents one color filter. Alphabets G, Cy, Ye, W, and Mg in the drawing represent colors of individual color filters.
[0318]
The arrangement pattern of the color filters in the three-primary color filter array is not limited to the pattern shown in FIG. Similarly, the arrangement pattern of the color filters in the complementary color filter array is not limited to the patterns shown in FIGS. 17 (a) to 17 (d).
[0319]
FIG. 18A is a plan view showing some examples of arrangement patterns of color filters in a primary color filter array used in an FT-CCD in which pixel photoelectric conversion elements are arranged in a square lattice pattern. is there. FIGS. 18A and 18I show a color filter array 700 having an arrangement pattern called a Bayer type, and FIGS. 18A and 18I show a color filter array 710 having an arrangement pattern called an interline type. . 18 (a) (iii) shows an arrangement pattern color filter array 720 called a G stripe RB checkered pattern, and FIGS. 18 (a) (iv) show an arrangement pattern color filter called a G stripe RB complete checkered pattern. An array 730 is shown. 18 (a) (v) shows a color filter array 740 having an arrangement pattern called a stripe type, and FIGS. 18 (a) (vi) show a color filter array 750 having an arrangement pattern called an oblique stripe type. . 18 (a) (vii) shows a color filter array 760 having an arrangement pattern called a primary color difference type.
[0320]
FIG. 18B is a plan view showing some examples of color filter arrangement patterns in a complementary color filter array used in an FT-CCD in which pixel photoelectric conversion elements are arranged in a square lattice pattern. is there. 18 (b) (i) shows an arrangement pattern color filter array 800 called a field color difference sequential type, and FIG. 18 (ii) shows an arrangement pattern color filter array 810 called a frame color difference sequential type. Show. 18 (b) (iii) shows an arrangement pattern color filter array 820 called a MOS type, and FIGS. 18 (b) (iv) show an arrangement pattern color filter array 830 called an improved MOS type. . 18 (b) (v) shows a color filter array 840 having an arrangement pattern called a frame interleave type, and FIG. 18 (b) (vi) shows a color filter array 850 having an arrangement pattern called a field interleave type. Yes. 18 (b) (vii) shows a color filter array 860 having an arrangement pattern called a stripe type.
[0321]
Also in the FT-CCD in which the pixel shifting arrangement is performed, the color filter arrangement pattern is appropriately changed according to the above-described color filter array for the FT-CCD in which the photoelectric conversion elements for pixels are arranged in a square lattice shape, for example. Can be selected.
[0322]
In the FT-CCD of each embodiment, a pixel photoelectric conversion element (photodiode) is formed on a p-type well formed on an n-type semiconductor substrate. Accordingly, these FT-CCDs can be provided with a vertical overflow drain structure. Along with this, an electronic shutter can be attached.
[0323]
In order to attach the vertical overflow drain structure to the FT-CCD of each embodiment, a structure capable of applying a reverse bias to the p-type well and the lower part of the n-type semiconductor substrate (region below the p-type well) is added. . By providing the vertical overflow drain structure, it becomes easy to suppress blooming.
[0324]
【The invention's effect】
As described above, in the FT-CCD of the present invention, stray light is difficult to enter the pixel photoelectric conversion element.
[0325]
Therefore, according to the present invention, it becomes easy to obtain an FT-CCD having a high quality of reproduced images.
[Brief description of the drawings]
FIG. 1 is a plan view schematically showing an FT-CCD according to a first embodiment.
FIG. 2 is a schematic diagram of a cross section taken along line AA shown in FIG.
3A is a plan view schematically showing one of the first transparent transfer electrodes for pixels shown in FIG. 1, and FIG. 3B is a diagram for the pixels shown in FIG. It is a top view which shows roughly one 2nd transparent transfer electrode.
4A is a plan view schematically showing the output transfer path shown in FIG. 1, and FIG. 4B is a diagram schematically showing the configuration of the output unit shown in FIG. 1; It is.
5 is a diagram showing an example of a driving pulse supply unit used when driving the FT-CCD shown in FIG. 1. FIG.
FIG. 6 is a partial cross-sectional view schematically showing an FT-CCD of a second embodiment.
FIG. 7 is a plan view showing an example of a color filter array.
FIG. 8 is a plan view schematically showing an FT-CCD according to a third embodiment.
9 (a) is a plan view schematically showing one of the charge transfer channels shown in FIG. 8, and FIG. 9 (b) is a diagram of another charge transfer channel shown in FIG. It is a top view which shows one schematically.
10A is a plan view schematically showing one of the first transparent transfer electrodes for pixels shown in FIG. 8, and FIG. 10B is a diagram for the pixels shown in FIG. It is a top view which shows roughly one 2nd transparent transfer electrode.
11 is a plan view schematically showing the output transfer path shown in FIG. 8. FIG.
12 is a diagram showing an example of drive pulse supply means used when driving the FT-CCD shown in FIG.
FIG. 13 is a plan view schematically showing an FT-CCD according to a fourth embodiment.
14 is a plan view schematically showing a transparent transfer electrode for a pixel shown in FIG.
15 is a diagram showing an example of drive pulse supply means used when driving the FT-CCD shown in FIG.
FIGS. 16 (a), 16 (b), and 16 (c) are diagrams for explaining the direction in which the microlens is shifted when the microlens is shifted. .
FIGS. 17A, 17B, 17C, and 17D are plan views showing examples of complementary color type color filter arrays, respectively.
18 (a) and 18 (b) show color filter arrangement patterns in a color filter array used in an FT-CCD in which pixel photoelectric conversion elements are arranged in a square lattice pattern, respectively. It is a top view which shows some examples.
[Explanation of symbols]
1, 201, 301 ... Semiconductor substrate, 2 ... p-type well, 10, 210, 310 ... photosensitive portion, 11, 211a, 211b, 311 ... charge transfer channel, 12, 212, 312 ... first transparent transfer electrode for pixels, 13, 213, 313... Second transparent transfer electrode for pixels, 15, 215, 315... First transfer dedicated transfer electrode, 16, 216, 316... Second transfer dedicated transfer electrode, 17, 218. 220, 320 ... light shielding film, 22, 222, 322 ... opening (pixel light receiving part), 25, 225, 325 ... pixel photoelectric conversion element (photodiode), 30, 330 ... CCD accumulating part, 40, 240 340: Output transfer path 50, 250, 350: Output unit 90, 290, 390 ... Driving pulse supply means 100, 200, 300, 400 ... FT CCD, 120 ... color filter array, 140 ... microlenses 230 ... adjustment section, the transparent transfer electrode 312 ... pixel 317 ... third transfer forwarding electrodes

Claims (7)

半導体基板の一表面に設定された感光部と、
前記半導体基板の一表面における前記感光部の外側の領域に形成された出力転送路と、
前記感光部を一定の方向DVに沿って横断して前記出力転送路に達する複数本の電荷転送チャネルと、
前記感光部上に形成され、前記方向DVと平面視上交差する方向DHに沿って前記複数本の電荷転送チャネルの各々を横断し、前記方向DVに沿って一定のピッチで配列される複数本の画素用透明転送電極であって、前記複数本の電荷転送チャネルとの平面視上の交差部全ての中から前記方向DVおよびDHのいずれについても1つおきに選択された交差部の各々において、前記電荷転送チャネルと共に画素用光電変換素子を構成する複数本の画素用透明転送電極と、
前記画素用光電変換素子それぞれの上にのみ開口部を有する光遮蔽膜と
を具備した固体撮像装置。
A photosensitive portion set on one surface of a semiconductor substrate;
An output transfer path formed in a region outside the photosensitive portion on one surface of the semiconductor substrate;
And a plurality of charge transfer channels reaching the output transfer path across along the exposed portion in a predetermined direction D V,
Wherein formed on the photosensitive portion, along said direction D V and direction D H which intersects the plan view across each of said plurality of charge transfer channels are arranged at a constant pitch along the direction D V A plurality of transparent transfer electrodes for pixels selected every other one of the directions DV and DH from all the intersections in plan view with the charge transfer channels. In each of the intersections, a plurality of pixel transparent transfer electrodes that constitute a pixel photoelectric conversion element together with the charge transfer channel;
A solid-state imaging device comprising: a light shielding film having an opening only on each of the pixel photoelectric conversion elements.
前記複数本の電荷転送チャネルのうちの奇数番目の電荷転送チャネルと前記複数本の画素用透明転送電極とによって構成される前記画素用光電変換素子の各々と、偶数番目の電荷転送チャネルと前記複数本の画素用透明転送電極とによって構成される前記画素用光電変換素子の各々とが、前記方向D V に前記画素用光電変換素子のピッチの1/2ずれている請求項1に記載の固体撮像装置。Each of the pixel photoelectric conversion elements constituted by an odd-numbered charge transfer channel of the plurality of charge transfer channels and the plurality of pixel transparent transfer electrodes, an even-numbered charge transfer channel, and the plurality and each of the pixels for photoelectric conversion elements constituted by the pixel transparent transfer electrodes of this is, according to claim 1, characterized in that half the deviation of the pitch of the direction D V to the pixel photoelectric conversion element solid Imaging device. さらに、前記感光部上に形成され、前記方向DHに沿って前記複数本の電荷転送チャネルの各々を平面視上横断する複数本の転送専用転送電極を有し、該複数本の転送専用転送電極の各々が、前記方向DVに沿って相隣る2本の画素用透明転送電極の間に1本ずつ、該相隣る2本の画素用透明転送電極の両方に平面視上接しつつ形成されている請求項1または請求項2に記載の固体撮像装置。And a plurality of transfer-dedicated transfer electrodes formed on the photosensitive portion and traversing each of the plurality of charge transfer channels in a plan view along the direction DH. each of the electrodes, the direction D along the V phase Tonariru one by one between the two pixels for the transparent transfer electrodes, while being in contact on the plan view in both of the phase Tonariru two pixels transparent transfer electrodes The solid-state imaging device according to claim 1 or 2, wherein the solid-state imaging device is formed. 前記複数本の画素用透明転送電極は、前記複数本の電荷転送チャネルのうちの奇数番目の電荷転送チャネルと平面視上交差する箇所の幅が偶数番目の電荷転送チャネルと平面視上交差する箇所の幅よりも広い複数本の画素用第1透明転送電極と、前記偶数番目の電荷転送チャネルと平面視上交差する箇所の幅が前記奇数番目の電荷転送チャネルと平面視上交差する箇所の幅よりも広い複数本の画素用第2透明転送電極とからなり、
前記画素用第1透明転送電極の各々と前記画素用第2透明転送電極の各々とが前記方向DVに沿って交互に形成されており、
前記複数個の画素用光電変換素子の各々が、前記奇数番目の電荷転送チャネルと前記複数本の画素用第1透明転送電極との平面視上の各交差部、および、前記偶数番目の電荷転送チャネルと前記複数本の画素用第2透明転送電極との平面視上の各交差部に形成されている請求項1〜請求項3のいずれかに記載の固体撮像装置。
The plurality of transparent transfer electrodes for pixels intersect with odd-numbered charge transfer channels of the plurality of charge transfer channels when viewed in a plane and intersect with even-numbered charge transfer channels in a plan view. The width of a portion where the first transparent transfer electrode for pixels wider than the width of the pixel and the even-numbered charge transfer channel intersects the odd-numbered charge transfer channel in plan view. A plurality of second transparent transfer electrodes for a plurality of pixels,
Are formed alternately with each of the second transparent transfer electrode each said pixel to first transparent transfer electrode the pixels along the direction D V,
Each of the plurality of pixel photoelectric conversion elements includes a cross section of the odd-numbered charge transfer channel and the plurality of first transparent transfer electrodes for pixels in plan view, and the even-numbered charge transfer. 4. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is formed at each intersecting portion of the channel and the plurality of second transparent transfer electrodes for pixels in plan view.
前記開口部それぞれの上に、該開口部を平面視上覆うマイクロレンズが設けられている請求項1〜請求項4のいずれかに記載の固体撮像装置。  The solid-state imaging device according to claim 1, wherein a microlens that covers the opening in plan view is provided on each of the openings. 前記開口部と前記マイクロレンズとの間に、前記開口部を平面視上覆う色フィルタが設けられている請求項5に記載の固体撮像装置。  The solid-state imaging device according to claim 5, wherein a color filter that covers the opening in plan view is provided between the opening and the microlens. 前記感光部と前記出力転送路との間に、CCD蓄積部を有する請求項1〜請求項6のいずれかに記載の固体撮像装置。  The solid-state imaging device according to claim 1, further comprising a CCD storage unit between the photosensitive unit and the output transfer path.
JP28733299A 1999-10-07 1999-10-07 Solid-state imaging device Expired - Fee Related JP4249349B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28733299A JP4249349B2 (en) 1999-10-07 1999-10-07 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28733299A JP4249349B2 (en) 1999-10-07 1999-10-07 Solid-state imaging device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008198471A Division JP4986172B2 (en) 2008-07-31 2008-07-31 Solid-state imaging device

Publications (2)

Publication Number Publication Date
JP2001111024A JP2001111024A (en) 2001-04-20
JP4249349B2 true JP4249349B2 (en) 2009-04-02

Family

ID=17716007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28733299A Expired - Fee Related JP4249349B2 (en) 1999-10-07 1999-10-07 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JP4249349B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7292277B2 (en) 2002-04-08 2007-11-06 Fujifilm Corporation Solid-state image pick-up device and digital still camera
CN104025578B (en) * 2011-12-27 2015-09-02 富士胶片株式会社 Color image sensor

Also Published As

Publication number Publication date
JP2001111024A (en) 2001-04-20

Similar Documents

Publication Publication Date Title
JP4497688B2 (en) Solid-state imaging device
US7554587B2 (en) Color solid-state image pickup device
JP4338298B2 (en) Charge transfer device and driving method thereof
US20090021629A1 (en) Solid state imaging device
JP4515617B2 (en) Solid-state imaging device and driving method thereof
US6933976B1 (en) Solid-state image pickup device
JP2013084785A (en) Solid-state imaging device, and imaging device
JP4139088B2 (en) Solid-state imaging device and control method thereof
EP1091411B1 (en) A solid-state image pickup device and driving method
JP2007299840A (en) CCD type solid-state imaging device and manufacturing method thereof
US7656446B2 (en) CCD color solid-state image pickup device
JP4533667B2 (en) Photoelectric conversion film stack type solid-state imaging device
US6822682B1 (en) Solid state image pickup device and its read method
JP4252685B2 (en) Solid-state imaging device
JP3928840B2 (en) Solid-state imaging device
JP4249349B2 (en) Solid-state imaging device
JP4514912B2 (en) Solid-state imaging device and driving method thereof
JP4132003B2 (en) Solid-state imaging device
US7052929B2 (en) Solid state image pickup device capable of suppressing smear
JP4986172B2 (en) Solid-state imaging device
JP2010153603A (en) Solid state imaging apparatus
JP4287961B2 (en) Solid-state imaging device
JP2004214363A (en) Solid imaging device and digital camera
JP2008047608A (en) Single-plate solid-state image sensing element
JP2009071025A (en) Ccd solid-state imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050610

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees