[go: up one dir, main page]

JP4224578B2 - Organic thin film transistor - Google Patents

Organic thin film transistor Download PDF

Info

Publication number
JP4224578B2
JP4224578B2 JP2002086374A JP2002086374A JP4224578B2 JP 4224578 B2 JP4224578 B2 JP 4224578B2 JP 2002086374 A JP2002086374 A JP 2002086374A JP 2002086374 A JP2002086374 A JP 2002086374A JP 4224578 B2 JP4224578 B2 JP 4224578B2
Authority
JP
Japan
Prior art keywords
film transistor
semiconductor layer
thin film
organic semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002086374A
Other languages
Japanese (ja)
Other versions
JP2003282883A (en
Inventor
俊英 鎌田
学 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2002086374A priority Critical patent/JP4224578B2/en
Publication of JP2003282883A publication Critical patent/JP2003282883A/en
Application granted granted Critical
Publication of JP4224578B2 publication Critical patent/JP4224578B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本願発明は、薄膜トランジスタに関するもので、特に半導体層に有機半導体を用いた薄膜トランジスタ(TFT)の改良に関する技術である。
【0002】
【従来の技術】
薄膜トランジスタは、ディスプレイの駆動用トランジスタ等として利用されている。今日、ディスプレイ等も大面積化していく傾向とともに、フレキシブル(柔軟)化していく傾向がある。これに伴い、ディスプレイの駆動電子回路にも、大面積化対応技術、フレキシブル化対応技術が求められてきており、駆動電子回路の中枢を担う薄膜トランジスタも、大面積化対応、フレキシブル化対応が求められている。またさらに、携帯ディスプレイとして、広く大量普及型になっていくことで、より低コスト化が要求されるようになってきている。
【0003】
現在こうした目的のためには、アモルファスシリコンの薄膜トランジスタもしくは多結晶シリコンの薄膜トランジスタが用いられている。多結晶シリコンの薄膜トランジスタでは、性能は良いが、大面積化が困難、あるいは製造コストが極めて高くつくという問題を有している。一方、アモルファスシリコンの薄膜トランジスタでも、大面積化には限界があり、フレキシブル化などを実現するには、コストが高騰してしまうという問題点を有している。近年こうした要素が容易になる有機半導体を用いた薄膜トランジスタの開発が検討されてきている。
【0004】
有機半導体を用いた薄膜トランジスタの開発は、1980年代後半から徐々に活発になってきており、近年では基本性能としてアモルファスシリコンの薄膜トランジスタの特性を越えるに至っている。その代表的な例としては、シェーンらによって作成された、有機半導体としてペンタセンを用いた薄膜トランジスタの性能が、サイエンス(Science)、287巻、1022頁(2000年)に報告されている。
【0005】
有機薄膜トランジスタは、その半導体薄膜層を構成している有機半導体の結晶性が極めて高い場合、電界効果移動度等のTFT特性は、比較的高い特性を示す。しかし、有機半導体の結晶性が低く、多結晶状態である場合には、結晶粒界にキャリアのトラップサイトが発生し、それにより移動度等のTFT特性が低下していく。特に、低温になるほど、移動度は、下がっていくことが報告されている。(Applied Physics Letters、74巻、2号、260−262頁、1999年)
【0006】
一般に、有機半導体層が結晶性高く構成されるためには、単結晶成長などの手法をとらなければならないが、薄膜トランジスタを作成できるサイズを得るには、極めて困難な手法をとらなければ成らず、素子製造プロセスは、極めて困難になるという問題を有している。他方、真空蒸着法など、簡便な薄膜作製技術を適応すると、薄膜中の結晶性は、低下して、多結晶状態もしくはアモルファス状態で薄膜が形成されるという問題が生じている。現実的な素子製造プロセスを考慮した場合、簡便に素子が製造できる汎用薄膜プロセスで有機半導体層は、作成しなければならない。このため、有機半導体薄膜中の多結晶の大きさ、結晶化度等の品質を向上させる技法が種々検討されている。
【0007】
文献(Synthetic Metals、122巻、185−189頁、2001年)には、有機FETにおいて、有機半導体層が多結晶状に形成され、その粒の大きさがソースドレイン間電極幅(チャネル長)よりも小さい場合、薄膜状に形成されたペンタセンの結晶粒の大きさが大きいほど、すなわち、結晶粒界が少ないほど優れたFET特性が得られることが示されている。
【0008】
特開2000−174277号公報には、薄膜トランジスタにおける半導体層にフタロシアニンを用い、その結晶性を向上させるため、溶媒処理を行う技術が開示されている。
【0009】
特開2001−94107号公報には、薄膜トランジスタにおける有機半導体薄膜の結晶性の向上が、TFT性能の向上に必須であるとの課題のもとに、結晶性向上を実現するための表面処理技術が開示され、それによりドレイン電流を大きく変調させることに成功していることが記載されている。
【0010】
Y.Lin等は、ゲート絶縁膜表面上にペンタセン蒸着膜を異なる手法で2層形成して、ペンタセン層の低トラップ化を実施した成果を開示している(IEEE Electron Devices Letters、18巻、12号、606−608頁、1997年)。この場合、ドレイン電圧として−80V、ゲート電圧として−100Vが用いられており、実用トランジスタとしては高すぎる。
【0011】
【発明が解決しようとする課題】
真空蒸着などの汎用薄膜プロセスで作成される有機薄膜トランジスタ技術においては、半導体が多結晶状態で製膜されることから、結晶粒界におけるエネルギー障壁が原因となって、十分大きな移動度が得られず、ソース−ドレイン間電流が十分大きく取れないという問題がある。本願発明は、結晶粒界におけるエネルギー障壁を低減させ、ソース−ドレイン間電流の取り出しを高効率化させる技術を提供することを目的とする。
【0012】
【課題を解決するための手段】
本願発明においては、有機半導体薄膜の結晶粒界部位に、エネルギー障壁を低減させる他物質を導入するために、図1および2に示すように、有機半導体層50における絶縁層60と対極側に、半導体層50とは逆極性を有する有機化合物20を付着させた構造とした。これにより、キャリアトラップが軽減され、ソース−ドレイン間電流の高効率化に成功した。
【0013】
【発明の実施形態】
本願発明における有機薄膜トランジスタは、一般に安定的に創製されるのは、p型半導体層と絶縁層との組み合わせで構成され、この場合はp型半導体層の絶縁層側と対極に電子受容性化合物層が形成されることで、電界効果移動度の向上を実現するものであるが、n型半導体層と絶縁層との組み合わせで電界効果トランジスタを構成し、n型半導体層の絶縁層側と対極に電子供与性化合物層を形成することで、電界効果移動度の向上を実現するトランジスタを構成しても良い。
【0014】
本願発明において用いるソース電極10およびドレイン電極30の材料としては、電荷を輸送するキャリアがホールであるp型半導体である場合、半導体層とのオーミック接触をとるために仕事関数が大きい金属を用いることが望ましい。例えば、金や白金等があげられるが、これに限定されるものではない。インジウム、パラジウム、銀等も用いることができる。また、電荷を輸送するキャリアがエレクトロンであるn型半導体である場合は、仕事関数が小さい金属、例えば、アルミニウム、マグネシウム又はカルシウムなどを用いることが望ましい。これらの、その作成法は特に限定されず、いかなる方法を用いても良い。一般に好適に用いられる方法は、真空蒸着法もしくはスパッタリング法などである。
【0015】
本願発明において使用されるゲート電極40は、金が用いられることが多いが、これに限定されるものではない。その作成法は特に限定されず、いかなる方法を用いても良い。一般に好適に用いられる方法は、真空蒸着法もしくはスパッタリング法などである。
【0016】
本願発明において用いるゲート誘電体60は、より効果的な電界効果を得るために大きな誘電率を有する材料が望ましい。例えば、SiOやAlなどがあげられるが、これに限定されるものではなく、フレキシビリティーを付与させるために、PMMA、ポリイミドなどのポリマー誘電体なども用いることができる。また、半導体薄膜の結晶粒を大きくさせるためにゲート誘電体上にコーティングすることなども可能である。
【0017】
本願発明における有機薄膜トランジスタは、ソース電極10及びドレイン電極30が、半導体層50を挟んで絶縁層の対局に構成される、トップコンタクト型素子構造をとることが多いが、素子構造はこれに限定されるものではない。
【0018】
本願発明における有機薄膜トランジスタは、半導体層50に有機半導体材料が用いられる。これまでに優れた特性を示す有機半導体材料としては、以下のようなものが知られている。アントラセン、テトラセン、ペンタセンまたはその末端が置換されたこれらの誘導体。α−セクシチオフェン。銅フタロシアニン及びその末端がフッ素などで置換された誘導体。銅フタロシアニンの銅が、ニッケル、酸化チタン、フッ素化アルミニウム等で置換された誘導体及びそれぞれの末端がフッ素などで置換された誘導体。ルブレン、コロネン、アントラジチオフェンおよびそれらの末端が置換された誘導体。
【0019】
本願発明における半導体層は、真空蒸着法で作成されるが、このときの蒸着速度は、毎分0.6nm以上200nm以下、好ましくは6nm以上60nm以下である。また、蒸着時の基板温度は、0℃以上100℃以下、好ましくは20℃以上70℃以下である。層の厚さは10nm以上200nm以下、好ましくは20nm以上100nm以下である。
【0020】
本願発明における有機薄膜トランジスタは、半導体被覆層20に電子受容性有機化合物が用いられる。より高い被覆効果を得るためには、電子受容性のより高い化合物が望ましい。例えば、N,N’-ジフェニル-N,N’-ジ(m-トリル)ベンジディン(TPD)、ナフタレンテトラカルボン酸無水物、3,4,9,10-ペリレンテトラカルボン酸-3,4,9,10-ジアンヒドリド、N,N’-ビス(フェニルエチル)-ペリレン-3,4,9-ビス(ジカルボキシイミド)、フラーレン、テトラシアノエチレン、テトラシアノキノジメタン、トリフェニルメタン、オキサジアゾール、8-キノリノールアルミニウム錯体、トリニトロフルオレン、ビススチルアントラセン、ジスチリルベンゼン、又はその末端の一部が置換されたこれらの化合物の誘導体などがあげられるが、これらに限定されるものではない。半導体層50に用いられる有機半導体材料と比して電子受容性が高いもの、すなわち有機半導体材料よりも電子親和力が大きな材料であれば如何なるものでも良い。
【0021】
本願発明における半導体被覆層20は、真空蒸着法で作成されるが、このとき付着させる物質は、アモルファス状態で付着させる必要がある。そのための条件として、蒸着速度は、比較的高速であることが望ましく、毎分6nm以上、好ましくは毎分10nm以上60nm以下である。また、蒸着時の基板温度は、できるだけ低温であることが良く、好ましくは−100℃以下である。付着させる層の厚さは、有機半導体層の厚さ以下であり、好ましくは1nm以上50nm以下である。
【0022】
本願発明においては、図1および2に示される有機薄膜トランジスタにおいて、半導体被覆層20は、ソース電極10とドレイン電極30の間であって、有機半導体層50上に形成されものであるが、この際半導体被覆層20がソース電極10あるいはドレイン電極30に接触していても構わないしまた、接触していなくとも構わない。また、半導体被覆層20の一部が、ソース電極10あるいはドレイン電極30の上を被覆する状態になっても構わない。
【0023】
本願発明において、真空蒸着に際しての、容器の真空度、蒸着源、蒸着源と基板との距離は特に限定されない。一般に簡便に用いられる真空度は、10−7〜10−5Torr程度であるが、これより高真空である方が望ましい。
【0024】
本願発明において使用される基板は、特に限定されず、いかなる物を用いても良い。一般に好適に用いられる物は、石英などのガラス基板やシリコンウェハー等であるが、ポリカーボネート、ポリイミドやPETなどの柔軟性のある透明プラスチック基板等も用いることが出来る。
【0025】
【実施例】
以下に、本願発明を実施例によりさらに詳細に説明するが、本願発明はこれらの実施例に限定されるものではない。
【0026】
図1を用いて説明する。シリコン熱酸化膜300nmを絶縁層60として育成したn型シリコン基板70を、純水にて希釈した中性洗剤(井内盛栄堂社:ピュアソフト)にて超音波洗浄を行い、その後、純水中、超音波洗浄にて洗剤除去を行った。さらにその後、紫外線-オゾン洗浄器にて20分間紫外線照射洗浄を行った。このようにして洗浄した基板上にペンタセン薄膜50を真空蒸着法で作成した。ペンタセンは、昇華精製を10回繰り返して精製したものを用いた。真空蒸着条件は、基板を蒸着用ボートの上方に固定し、基板温度を約−130℃に調整し、真空度を2×10−6Torrにまで減圧した。その後毎分10nmの速度で50nmの厚さに真空蒸着を行った。引き続き、ソース電極10およびドレイン電極30として、金電極を、基板30℃下、毎分6nmの蒸着速度で、50nmの厚さに真空蒸着した。さらに引き続き、N-メチル-3,4,9,10テトラカルボン酸ジイミドを、毎分6nmの速度で50nmの厚さに真空蒸着を行った。上記実施例においては、ゲート電極40は、基板70にn型不純物をドープして形成したが、ゲート電極を基板70の上に別途作成しても良い。
【0027】
図3に、このようにして作成された素子の、ゲート電圧25V時におけるソース−ドレイン間電流のソース−ドレイン間電圧依存性を示す。実線は、ペリレン層にてペンタセン層を被覆した場合の効果、波線は、参照として、ペリレン層でペンタセン層を被覆しない場合の効果を示している。ペリレン層でペンタセン層を被覆した場合、しなかった場合に比べ、ソース−ドレイン間電流が約30%向上した。
【0028】
【発明の効果】
本願発明の有機薄膜トランジスタは、半導体層内のキャリア移動のエネルギー障壁が低減されるため、低電圧駆動化が実現される。また、キャリア移動を起こす半導体層を被う構造となるため、封止効果としても働き、酸素や水分による素子の劣化を軽減させる。また、キャリア移動の主要構成層となる半導体層が有機半導体により構成されているため、製造しやすいとともに、フィルム素子化、大面積素子化、フレキシブル素子化が可能であり、耐衝撃性も向上する。
【図面の簡単な説明】
【図1】本願発明における有機薄膜トランジスタの一例の模式的断面図。
【図2】本願発明における有機薄膜トランジスタの一例のソース及びドレイン電極側から見た模式的平面図。
【図3】実施例1における、ゲート電圧25V時におけるソース−ドレイン間電流のソース−ドレイン間電圧依存性。実線:ペンタセン層にペリレンを付着させた場合の効果、波線:ペンタセン層にペリレンを付着させない場合の効果。
【符号の説明】
10・・・ソース電極
20・・・電子受容性化合物層
30・・・ドレイン電極
40・・・ゲート電極
50・・・p型半導体層
60・・・絶縁層
70・・・n型基板
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a thin film transistor, and more particularly to a technique for improving a thin film transistor (TFT) using an organic semiconductor in a semiconductor layer.
[0002]
[Prior art]
Thin film transistors are used as display driving transistors and the like. Today, displays and the like have a tendency to increase in size and to become flexible. Along with this, the display drive electronic circuit is also required to have a technology for dealing with a large area and a technology for making it flexible, and the thin film transistor that plays a central role in the drive electronic circuit is also required to support a large area and make it flexible. ing. Furthermore, as portable displays are becoming more and more widespread, there is a growing demand for lower costs.
[0003]
At present, amorphous silicon thin film transistors or polycrystalline silicon thin film transistors are used for such purposes. Polycrystalline silicon thin film transistors have good performance, but have a problem that it is difficult to increase the area or the manufacturing cost is extremely high. On the other hand, even with an amorphous silicon thin film transistor, there is a limit to increasing the area, and there is a problem that the cost increases in order to realize flexibility. In recent years, development of a thin film transistor using an organic semiconductor that facilitates such elements has been studied.
[0004]
The development of thin film transistors using organic semiconductors has been gradually active since the late 1980s, and in recent years, the characteristics of amorphous silicon thin film transistors have been exceeded as basic performance. As a typical example, the performance of a thin film transistor created by Shane et al. Using pentacene as an organic semiconductor is reported in Science, 287, 1022 (2000).
[0005]
An organic thin film transistor exhibits relatively high TFT characteristics such as field effect mobility when the crystallinity of the organic semiconductor constituting the semiconductor thin film layer is extremely high. However, when the organic semiconductor has a low crystallinity and is in a polycrystalline state, carrier trap sites are generated at the crystal grain boundaries, thereby reducing the TFT characteristics such as mobility. In particular, it has been reported that the mobility decreases as the temperature decreases. (Applied Physics Letters, Vol. 74, No. 2, pp. 260-262, 1999)
[0006]
In general, in order for the organic semiconductor layer to be configured with high crystallinity, it is necessary to take a technique such as single crystal growth, but in order to obtain a size capable of forming a thin film transistor, an extremely difficult technique must be taken, The element manufacturing process has a problem that it becomes extremely difficult. On the other hand, when a simple thin film manufacturing technique such as a vacuum deposition method is applied, the crystallinity in the thin film is lowered, and there is a problem that the thin film is formed in a polycrystalline state or an amorphous state. In consideration of a realistic element manufacturing process, the organic semiconductor layer must be formed by a general-purpose thin film process that can easily manufacture elements. For this reason, various techniques for improving the quality such as the size and crystallinity of the polycrystal in the organic semiconductor thin film have been studied.
[0007]
In the literature (Synthetic Metals, 122, 185-189, 2001), an organic semiconductor layer is formed in a polycrystalline form in an organic FET, and the grain size is determined from the source-drain electrode width (channel length). If the crystal grain size of pentacene formed in a thin film is larger, that is, the smaller the grain boundary, the better FET characteristics can be obtained.
[0008]
Japanese Patent Application Laid-Open No. 2000-174277 discloses a technique of using phthalocyanine for a semiconductor layer in a thin film transistor and performing a solvent treatment in order to improve the crystallinity thereof.
[0009]
Japanese Patent Laid-Open No. 2001-94107 discloses a surface treatment technique for realizing an improvement in crystallinity under the problem that an improvement in crystallinity of an organic semiconductor thin film in a thin film transistor is essential for improving TFT performance. It is disclosed that it has been successful in greatly modulating the drain current.
[0010]
Y. Lin et al. Disclosed the results of reducing the trap of the pentacene layer by forming two layers of the pentacene deposited film on the surface of the gate insulating film by different techniques (IEEE Electron Devices Letters, Vol. 18, No. 12, 606-608, 1997). In this case, −80 V is used as the drain voltage and −100 V is used as the gate voltage, which is too high for a practical transistor.
[0011]
[Problems to be solved by the invention]
In organic thin-film transistor technology created by general-purpose thin film processes such as vacuum evaporation, the semiconductor is deposited in a polycrystalline state, so that a sufficiently large mobility cannot be obtained due to an energy barrier at the grain boundary. There is a problem that the source-drain current cannot be sufficiently large. An object of the present invention is to provide a technique for reducing the energy barrier at the crystal grain boundary and increasing the efficiency of extraction of the source-drain current.
[0012]
[Means for Solving the Problems]
In the present invention, in order to introduce another substance that reduces the energy barrier into the crystal grain boundary part of the organic semiconductor thin film, as shown in FIGS. 1 and 2, the insulating layer 60 in the organic semiconductor layer 50 and the counter electrode side, The organic layer 20 having a polarity opposite to that of the semiconductor layer 50 is attached. As a result, carrier traps were reduced, and the efficiency of the source-drain current was successfully increased.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
The organic thin film transistor in the present invention is generally composed of a combination of a p-type semiconductor layer and an insulating layer, and in this case, an electron-accepting compound layer on the insulating layer side and the counter electrode of the p-type semiconductor layer. As a result, the field effect mobility is improved, but a field effect transistor is formed by a combination of an n-type semiconductor layer and an insulating layer, and the n-type semiconductor layer is formed on the opposite side of the insulating layer. A transistor which realizes an improvement in field effect mobility may be formed by forming an electron donating compound layer.
[0014]
As a material of the source electrode 10 and the drain electrode 30 used in the present invention, when a carrier for transporting a charge is a p-type semiconductor, a metal having a large work function is used to make ohmic contact with the semiconductor layer Is desirable. Examples thereof include gold and platinum, but are not limited thereto. Indium, palladium, silver, or the like can also be used. In the case of an n-type semiconductor in which carriers for transporting charges are electrons, it is desirable to use a metal having a low work function, such as aluminum, magnesium, or calcium. There are no particular limitations on the method of producing them, and any method may be used. In general, a method suitably used is a vacuum deposition method or a sputtering method.
[0015]
The gate electrode 40 used in the present invention is often made of gold, but is not limited thereto. The production method is not particularly limited, and any method may be used. In general, a method suitably used is a vacuum deposition method or a sputtering method.
[0016]
The gate dielectric 60 used in the present invention is preferably a material having a large dielectric constant in order to obtain a more effective electric field effect. Examples thereof include SiO 2 and Al 2 O 3 , but are not limited thereto, and polymer dielectrics such as PMMA and polyimide can also be used in order to impart flexibility. It is also possible to coat the gate dielectric to increase the crystal grains of the semiconductor thin film.
[0017]
The organic thin film transistor according to the present invention often has a top contact type element structure in which the source electrode 10 and the drain electrode 30 are configured to be opposed to the insulating layer with the semiconductor layer 50 interposed therebetween, but the element structure is limited to this. It is not something.
[0018]
In the organic thin film transistor according to the present invention, an organic semiconductor material is used for the semiconductor layer 50. The following are known as organic semiconductor materials exhibiting excellent characteristics so far. Anthracene, tetracene, pentacene or derivatives thereof substituted at the terminal. α-sexual thiophene. Copper phthalocyanine and derivatives whose ends are substituted with fluorine or the like. Derivatives in which copper of copper phthalocyanine is substituted with nickel, titanium oxide, fluorinated aluminum or the like, and derivatives in which each terminal is substituted with fluorine or the like. Rubrene, coronene, anthradithiophene and derivatives substituted at their ends.
[0019]
The semiconductor layer in the present invention is prepared by a vacuum deposition method, and the deposition rate at this time is 0.6 nm to 200 nm, preferably 6 nm to 60 nm per minute. Moreover, the substrate temperature at the time of vapor deposition is 0 degreeC or more and 100 degrees C or less, Preferably they are 20 degreeC or more and 70 degrees C or less. The thickness of the layer is 10 nm to 200 nm, preferably 20 nm to 100 nm.
[0020]
In the organic thin film transistor according to the present invention, an electron-accepting organic compound is used for the semiconductor coating layer 20. In order to obtain a higher coating effect, a compound having a higher electron accepting property is desirable. For example, N, N′-diphenyl-N, N′-di (m-tolyl) benzidine (TPD), naphthalenetetracarboxylic anhydride, 3,4,9,10-perylenetetracarboxylic acid-3,4,9 , 10-dianhydride, N, N′-bis (phenylethyl) -perylene-3,4,9-bis (dicarboximide), fullerene, tetracyanoethylene, tetracyanoquinodimethane, triphenylmethane, oxadi Examples thereof include, but are not limited to, azoles, 8-quinolinol aluminum complexes, trinitrofluorene, bisstyrylanthracene, distyrylbenzene, and derivatives of these compounds in which a part of the ends are substituted. Any material may be used as long as it has a higher electron-accepting property than the organic semiconductor material used for the semiconductor layer 50, that is, a material having a higher electron affinity than the organic semiconductor material.
[0021]
The semiconductor coating layer 20 in the present invention is prepared by a vacuum deposition method, but the substance to be deposited at this time needs to be deposited in an amorphous state. As a condition for this, the deposition rate is desirably a relatively high speed, and is 6 nm or more per minute, preferably 10 nm or more and 60 nm or less per minute. Moreover, the substrate temperature at the time of vapor deposition should be as low as possible, and is preferably −100 ° C. or lower. The thickness of the layer to be deposited is not more than the thickness of the organic semiconductor layer, and preferably not less than 1 nm and not more than 50 nm.
[0022]
In the present invention, in the organic thin film transistor shown in FIGS. 1 and 2, the semiconductor coating layer 20 is formed between the source electrode 10 and the drain electrode 30 and on the organic semiconductor layer 50. The semiconductor coating layer 20 may or may not be in contact with the source electrode 10 or the drain electrode 30. Further, a part of the semiconductor coating layer 20 may be in a state of covering the source electrode 10 or the drain electrode 30.
[0023]
In the present invention, the degree of vacuum of the container, the deposition source, and the distance between the deposition source and the substrate during vacuum deposition are not particularly limited. Generally, the degree of vacuum that is used simply is about 10 −7 to 10 −5 Torr, but a higher vacuum is desirable.
[0024]
The substrate used in the present invention is not particularly limited, and any substrate may be used. In general, a glass substrate such as quartz or a silicon wafer is preferably used, but a flexible transparent plastic substrate such as polycarbonate, polyimide, or PET can also be used.
[0025]
【Example】
Hereinafter, the present invention will be described in more detail with reference to examples, but the present invention is not limited to these examples.
[0026]
This will be described with reference to FIG. The n-type silicon substrate 70 grown using the silicon thermal oxide film 300 nm as the insulating layer 60 is subjected to ultrasonic cleaning with a neutral detergent diluted with pure water (Inoue Seieido Co., Ltd .: Pure Soft). The detergent was removed by ultrasonic cleaning. After that, UV irradiation cleaning was performed for 20 minutes with an UV-ozone cleaner. A pentacene thin film 50 was formed on the thus cleaned substrate by vacuum deposition. Pentacene was purified by sublimation purification 10 times. The vacuum deposition conditions were such that the substrate was fixed above the deposition boat, the substrate temperature was adjusted to about −130 ° C., and the degree of vacuum was reduced to 2 × 10 −6 Torr. Thereafter, vacuum deposition was performed to a thickness of 50 nm at a rate of 10 nm per minute. Subsequently, as the source electrode 10 and the drain electrode 30, a gold electrode was vacuum-deposited to a thickness of 50 nm at a deposition rate of 6 nm per minute at 30 ° C. of the substrate. Subsequently, N-methyl-3,4,9,10 tetracarboxylic acid diimide was vacuum deposited at a rate of 6 nm per minute to a thickness of 50 nm. In the above embodiment, the gate electrode 40 is formed by doping the substrate 70 with n-type impurities, but the gate electrode may be separately formed on the substrate 70.
[0027]
FIG. 3 shows the source-drain voltage dependence of the source-drain current at the gate voltage of 25 V of the element thus fabricated. The solid line shows the effect when the pentacene layer is covered with the perylene layer, and the wavy line shows the effect when the pentacene layer is not covered with the perylene layer as a reference. When the pentacene layer was coated with a perylene layer, the source-drain current was improved by about 30% compared to the case where the perylene layer was not coated.
[0028]
【The invention's effect】
In the organic thin film transistor of the present invention, since the energy barrier for carrier movement in the semiconductor layer is reduced, low voltage driving can be realized. In addition, since the structure covers the semiconductor layer that causes carrier movement, it also functions as a sealing effect and reduces deterioration of the element due to oxygen and moisture. In addition, since the semiconductor layer, which is the main component layer for carrier movement, is composed of an organic semiconductor, it is easy to manufacture and can be made into a film element, a large-area element, and a flexible element, and the impact resistance is also improved. .
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of an example of an organic thin film transistor in the present invention.
FIG. 2 is a schematic plan view of an example of an organic thin film transistor according to the present invention as viewed from the source and drain electrodes.
FIG. 3 shows the source-drain voltage dependence of the source-drain current when the gate voltage is 25 V in Example 1. Solid line: effect when perylene is adhered to the pentacene layer, wavy line: effect when perylene is not adhered to the pentacene layer.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Source electrode 20 ... Electron-accepting compound layer 30 ... Drain electrode 40 ... Gate electrode 50 ... P-type semiconductor layer 60 ... Insulating layer 70 ... N-type substrate

Claims (8)

基板内又は基板上にゲート電極が形成され、前記基板及び前記ゲート電極を覆って絶縁膜が形成され、前記絶縁膜上にp型有機半導体層が形成され、前記p型有機半導体層上にソース電極及びドレイン電極が形成されている有機半導体トランジスタにおいて、前記ソース電極と前記ドレイン電極の間であって、前記p型有機半導体層上に単一の化合物からなる電子受容性化合物層が形成されていることを特徴とする有機薄膜トランジスタ。 A gate electrode is formed in or on the substrate, an insulating film is formed to cover the substrate and the gate electrode , a p-type organic semiconductor layer is formed on the insulating film, and a source is formed on the p-type organic semiconductor layer In the organic semiconductor transistor in which the electrode and the drain electrode are formed, an electron-accepting compound layer made of a single compound is formed on the p-type organic semiconductor layer between the source electrode and the drain electrode. An organic thin film transistor characterized by comprising: 基板内又は基板上にゲート電極が形成され、前記基板及び前記ゲート電極を覆って絶縁膜が形成され、前記絶縁膜上にn型有機半導体層が形成され、前記n型有機半導体層上にソース電極及びドレイン電極が形成されている有機薄膜トランジスタにおいて、前記ソース電極と前記ドレイン電極の間であって、前記n型有機半導体層上に電子供与性化合物層が形成されていることを特徴とする有機薄膜トランジスタ。 A gate electrode is formed in or on the substrate, an insulating film is formed to cover the substrate and the gate electrode , an n-type organic semiconductor layer is formed on the insulating film, and a source is formed on the n-type organic semiconductor layer An organic thin film transistor in which an electrode and a drain electrode are formed, wherein an electron donating compound layer is formed on the n-type organic semiconductor layer between the source electrode and the drain electrode. Thin film transistor. 請求項1に記載の有機薄膜トランジスタにおいて、前記p型有機半導体層は、ペンタセン、テトラセン、アントラセンおよびこれらを骨格とする誘導体化合物であることを特徴とする有機薄膜トランジスタ。2. The organic thin film transistor according to claim 1 , wherein the p-type organic semiconductor layer is pentacene, tetracene, anthracene, or a derivative compound having these as a skeleton . 請求項1記載の有機薄膜トランジスタにおいて、前記電子受容性化合物は、N,N’-ジフェニル-N,N’-ジ(m-トリル)ベンジディン(TPD)、ナフタレンテトラカルボン酸無水物、3,4,9,10-ペリレンテトラカルボン酸-3,4,9,10-ジアンヒドリド又はN,N’-ビス(フェニルエチル)-ペリレン-3,4,9-ビス(ジカルボキシイミド)であることを特徴とする有機薄膜トランジスタ。2. The organic thin film transistor according to claim 1, wherein the electron accepting compound is N, N′-diphenyl-N, N′-di (m-tolyl) benzidine (TPD), naphthalenetetracarboxylic acid anhydride, 3,4, It is 9,10-perylenetetracarboxylic acid-3,4,9,10-dianhydride or N, N′-bis (phenylethyl) -perylene-3,4,9-bis (dicarboximide) An organic thin film transistor. 請求項1記載の有機薄膜トランジスタにおいて、電子受容性化合物がアモルファス状態で付着させてあることを特徴とする有機半導体薄膜トランジスタIn the organic thin film transistor according to claim 1, the organic semiconductor thin film transistor, wherein the electron-accepting compound are deposited in an amorphous state. 基板内又は基板上にゲート電極が形成され、前記基板及び前記ゲート電極を覆って絶縁膜が形成され、前記絶縁膜上にp型有機半導体層が形成され、前記有機半導体層上にソース電極及びドレイン電極が形成されている有機薄膜トランジスタの製造方法において、前記ソース電極、前記ドレイン電極及び、前記有機半導体層上に単一の化合物からなる電子受容性化合物層を形成することを特徴とする有機薄膜トランジスタの製造方法。 A gate electrode is formed in or on the substrate, an insulating film is formed to cover the substrate and the gate electrode , a p-type organic semiconductor layer is formed on the insulating film, and a source electrode and a gate electrode are formed on the organic semiconductor layer. In the manufacturing method of the organic thin-film transistor in which the drain electrode is formed, the electron-accepting compound layer which consists of a single compound is formed on the said source electrode, the said drain electrode, and the said organic-semiconductor layer, The organic thin-film transistor characterized by the above-mentioned Manufacturing method. 基板内又は基板上にゲート電極が形成され、前記基板及び前記ゲート電極を覆って絶縁膜が形成され、前記絶縁膜上にn型有機半導体層が形成され、前記有機半導体層上にソース電極及びドレイン電極が形成されている有機薄膜トランジスタの製造方法において、前記ソース電極、前記ドレイン電極及び、前記有機半導体層上に単一の化合物からなる電子供与性化合物層を形成することを特徴とする有機薄膜トランジスタの製造方法 A gate electrode is formed in or on the substrate, an insulating film is formed to cover the substrate and the gate electrode, an n-type organic semiconductor layer is formed on the insulating film, and a source electrode and a gate electrode are formed on the organic semiconductor layer. In the manufacturing method of the organic thin-film transistor in which the drain electrode is formed, the electron-donating compound layer which consists of a single compound is formed on the said source electrode, the said drain electrode, and the said organic-semiconductor layer, The organic thin-film transistor characterized by the above-mentioned Manufacturing method . 請求項6記載の有機薄膜トランジスタの製造方法において、電子受容性化合物層の形成は、基板を0℃以下に冷却し、毎分1nm以上の速度で、有機半導体層の厚さ以下の厚さに真空蒸着により付着させることを特徴とする有機薄膜トランジスタの製造方法。7. The method of manufacturing an organic thin film transistor according to claim 6, wherein the formation of the electron-accepting compound layer is performed by cooling the substrate to 0 ° C. or less and vacuuming the substrate to a thickness less than the thickness of the organic semiconductor layer at a rate of 1 nm or more. A method for producing an organic thin film transistor, characterized by being deposited by vapor deposition.
JP2002086374A 2002-03-26 2002-03-26 Organic thin film transistor Expired - Lifetime JP4224578B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002086374A JP4224578B2 (en) 2002-03-26 2002-03-26 Organic thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002086374A JP4224578B2 (en) 2002-03-26 2002-03-26 Organic thin film transistor

Publications (2)

Publication Number Publication Date
JP2003282883A JP2003282883A (en) 2003-10-03
JP4224578B2 true JP4224578B2 (en) 2009-02-18

Family

ID=29232996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002086374A Expired - Lifetime JP4224578B2 (en) 2002-03-26 2002-03-26 Organic thin film transistor

Country Status (1)

Country Link
JP (1) JP4224578B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101948602B1 (en) * 2017-10-25 2019-02-15 고려대학교 산학협력단 Nano-device including hybrid structure of transition metal dichalcogenides and organic compound

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215065A (en) 2000-11-02 2002-07-31 Seiko Epson Corp Organic electroluminescence device, method of manufacturing the same, and electronic equipment
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
JP4887615B2 (en) * 2003-11-17 2012-02-29 富士ゼロックス株式会社 Organic semiconductor transistor element, semiconductor device using the same, and method for manufacturing the semiconductor device
EP1743390B1 (en) 2004-04-27 2011-07-27 Creator Technology B.V. Method of forming an organic semiconducting device by a melt technique
JP4810650B2 (en) * 2004-05-11 2011-11-09 国立大学法人名古屋大学 Carbon nanotube FET
KR100560796B1 (en) 2004-06-24 2006-03-13 삼성에스디아이 주식회사 Organic thin film transistor and its manufacturing method
GB2418062A (en) * 2004-09-03 2006-03-15 Seiko Epson Corp An organic Field-Effect Transistor with a charge transfer injection layer
KR100637210B1 (en) * 2005-01-28 2006-10-23 삼성에스디아이 주식회사 Thin film transistor, manufacturing method thereof and flat panel display device having same
JP4811638B2 (en) * 2005-06-03 2011-11-09 独立行政法人産業技術総合研究所 Method for controlling threshold voltage of organic semiconductor device
JP2007027326A (en) * 2005-07-14 2007-02-01 Niigata Univ Organic field effect transistor
JP4860980B2 (en) 2005-10-20 2012-01-25 ローム株式会社 Motor drive circuit and disk device using the same
JP2007266142A (en) * 2006-03-27 2007-10-11 Central Res Inst Of Electric Power Ind Method for producing rubrene-based compound single crystal, method for producing organic semiconductor element, and organic semiconductor element
JP2007273594A (en) * 2006-03-30 2007-10-18 Nippon Kayaku Co Ltd Field effect transistor
JP5196215B2 (en) * 2006-09-29 2013-05-15 ソニー株式会社 Semiconductor device
JP2008159666A (en) * 2006-12-21 2008-07-10 Konica Minolta Holdings Inc Organic electronic device, organic thin film transistor, and manufacturing method thereof
JP2011187626A (en) * 2010-03-08 2011-09-22 Sony Corp Thin film transistor and electronic apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2813428B2 (en) * 1989-08-17 1998-10-22 三菱電機株式会社 Field effect transistor and liquid crystal display device using the field effect transistor
JPH06273811A (en) * 1993-03-22 1994-09-30 Mitsubishi Electric Corp Optical / electronic functional materials and thin film manufacturing methods
US6278127B1 (en) * 1994-12-09 2001-08-21 Agere Systems Guardian Corp. Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor
KR100303934B1 (en) * 1997-03-25 2001-09-29 포만 제프리 엘 Thin-film field-effect transistor with organic semiconductor requiring low operating voltages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101948602B1 (en) * 2017-10-25 2019-02-15 고려대학교 산학협력단 Nano-device including hybrid structure of transition metal dichalcogenides and organic compound

Also Published As

Publication number Publication date
JP2003282883A (en) 2003-10-03

Similar Documents

Publication Publication Date Title
JP4224578B2 (en) Organic thin film transistor
JP4247377B2 (en) Thin film transistor and manufacturing method thereof
Jiang et al. Organic single crystal field-effect transistors: advances and perspectives
KR101240325B1 (en) Semiconductor device and manufacturing method thereof
JP4234952B2 (en) Vertical organic transistor
TW200522362A (en) Thin film transistor array panel using organic semiconductor and a method for manufacturing the same
JP5022950B2 (en) Organic thin film transistor and manufacturing method thereof
JP2002009290A (en) Method of manufacturing organic electronic device and organic electronic device manufactured by the method
Kobayashi et al. C60 thin-film transistors with high field-effect mobility, fabricated by molecular beam deposition
EP1443570A2 (en) Heterojunction organic semiconductor field effect transistor (FET) with a gate insulation layer and manufacturing process thereof
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR20140081249A (en) Oxide Thin-Film Transistor Comprising Self-Assembly Monolayer and Method for Preparation thereof
JP2008094781A (en) Tetrathiafulvalene derivative and electronic device using the same
KR101192615B1 (en) Field effect transistor
JP4221495B2 (en) Organic thin film transistor and manufacturing method thereof
JP4401826B2 (en) Field effect transistor and manufacturing method thereof
JP2004158709A (en) Semiconductor device
JP4704629B2 (en) Thin film transistor and manufacturing method thereof
JP2006060169A (en) Field effect transistor and manufacturing method thereof
JP4528961B2 (en) Organic thin film transistor
US20060211180A1 (en) Field effect transistor and method of manufacturing the same
JP2005277102A (en) Organic semiconductor thin film transistor
Ichikawa et al. Organic Thin-Film Transistors with Conductive Metal–Oxides as Source–Drain Electrodes
Park et al. Performance enhancement of organic thin-film transistors with C60/Au bilayer electrode
JP5429784B2 (en) Organic thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4224578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term