JP4223590B2

JP4223590B2 - 多結晶半導体の製造方法

Info

Publication number: JP4223590B2
Application number: JP15588998A
Authority: JP
Inventors: 由紀松浦; 毅大山; 真史後藤; 慶人川久; 浩三橋; 尚藤村
Original assignee: 東芝松下ディスプレイテクノロジー株式会社
Priority date: 1998-06-04
Filing date: 1998-06-04
Publication date: 2009-02-12
Anticipated expiration: 2018-06-04
Also published as: JPH11354801A

Description

【０００１】
【発明の属する技術分野】
本発明は、非晶質シリコンを結晶化して多結晶シリコンを得る多結晶半導体の製造方法に関する。
【０００２】
【従来の技術】
近年、高精細な液晶表示素子のスイッチング素子として、低コスト化を実現すると共に移動度が高く且つ液晶表示素子の駆動も含めた高性能化が可能であることから、多結晶シリコンをチャネル層に用いる多結晶シリコン薄膜トランジスタ（以下多結晶シリコンＴＦＴと略称する。）の実用化が進められている。液晶表示素子では無アルカリガラス等の絶縁性の基板上に多結晶シリコンＴＦＴを形成するため、基板ダメージの少ない低温プロセスで多結晶シリコン膜を形成する必要があり、一般には、非晶質シリコン膜にレーザ光を照射して結晶化する事により多結晶シリコンを得るレーザアニール法が採用されている。このレーザアニール法により形成した多結晶シリコン膜をチャネルに用いた多結晶シリコンＴＦＴの電界効果移動度は１００ｃｍ²／Ｖｓ以上であることが知られている。
【０００３】
そしてレーザアニール法として、従来は図５（ａ）に示す様に、ガラス基板１上にアンダーコート層２を介し低温で非晶質シリコン膜３を形成する。次に図５（ｂ）に示す様にレーザアニール時に膜アブレーションが生じないように５００℃で１時間の脱水素処理をおこなう。次に図５（ｃ）に示す様に、非晶質シリコン膜３表面に形成された自然酸化膜４を１％弗酸水（ＨＦ）で１５秒洗浄除去する。次に図５（ｄ）に示す様にレーザ光を照射して非晶質シリコン膜３を結晶化させ、図５（ｅ）に示す様にガラス基板１上に多結晶シリコン膜６を得ていた。
【０００４】
【発明が解決しようとする課題】
しかしながら従来の、非晶質シリコン膜にレーザ光を照射して結晶化させ、多結晶シリコン膜を形成するという上記レーザアニール法では、形成された多結晶シリコン膜表面が平滑で無く、８０ｎｍ以上の突起を生じてしまっていた。このため従来の突起を生じた多結晶シリコン膜を用いて、ゲート上置きのコプラナ型構造の多結晶シリコンＴＦＴを形成すると、多結晶シリコン表面に生じた突起の高さが大きい場所では、突起部分で多結晶シリコン膜を被覆するゲート絶縁膜のカバレッジが低下し、多結晶シリコンＴＦＴのゲート絶縁耐圧を劣化する原因となっていた。
【０００５】
そして従来のレーザアニール法で形成した多結晶シリコン膜をチャネル層とする多結晶シリコンＴＦＴを液晶表示素子の駆動回路部分に適用し、例えばゲート酸化膜厚１００ｎｍとしてＴＦＴを作製した場合、３０V程度のゲート電圧で多結晶シリコンＴＦＴが破壊してしまい、液晶表示素子の表示上では線欠陥等の画像不良を生じて、液晶表示素子の表示品位を低下し、製造歩留まりを低下するという問題を有していた。
【０００６】
このゲート絶縁耐圧を劣化する原因である多結晶シリコン膜表面の突起は、レーザアニールによる非晶質シリコンの結晶化プロセスが数百ｎ秒程度の瞬時溶融結晶化であるため、結晶成長時に結晶粒界がぶつかりあう部分に生じてしまうものである。そして多結晶シリコン表面の突起をＸＰＳ（Ｘ−ｒａｙｐｈｏｔｏｅｌｅｃｔｒｏｎｓｐｅｃｔｒｏｓｃｏｐｙ）により分析した所、突起のない部分に比べて酸素元素が多いという結果が得られた。更に非晶質シリコン膜表面の酸化膜厚とレーザアニール後に多結晶シリコン膜表面に生じた突起の高さとの関係を調べた所、図６に示す様に、自然酸化膜４が２〜５ｎｍ程度である場合の突起の高さが６０〜９０ｎｍ程度であるのに比し、自然酸化膜４が１０ｎｍ程度である場合の突起の高さは１５０ｎｍと高くなっていた。
【０００７】
上述の実験結果から、従来のレーザアニール法では、非晶質シリコン膜表面の酸化膜及び表面吸着不純物の洗浄除去が完全で無く、レーザ光照射前の非晶質シリコン膜表面に自然酸化膜や、炭素（Ｃ）、ボロン（Ｂ）等の不純物がわずかでも存在していると、これ等が、結晶化した多結晶シリコン膜表面に高さ８０ｎｍ以上の突起を生じさせる要因と成っている事が判明した。
【０００８】
又、従来のレーザアニール法での図５（ｄ）に示すレーザ光照射前の非晶質シリコン膜表面の自然酸化膜や不純物の除去状態を調べるため、図７に示す様に非晶質シリコン膜３表面に純水（水滴）７を滴下し、接触角測定器にて非晶質シリコン膜３表面と純水７との接触角θを測定した所、３５゜〜４０゜の接触角を成しているという結果をえられた。
【０００９】
他方、レーザ光照射前の非晶質シリコン膜表面の酸化膜や不純物の除去状態と、非晶質シリコン膜表面に滴下された純水との接触角との関係を調べたところ、接触角測定器にて測定された非晶質シリコン膜表面と純水との接触角θが６０゜以上であれば、酸化膜や不純物の除去状態が完全であるという事が判明した。
【００１０】
上記の事から、非晶質シリコン膜３表面と純水７との接触角が３５°〜４０°である、前述の従来のレーザアニール法による非晶質シリコン膜３表面は、弗酸水（ＨＦ）による洗浄が十分でなく、非晶質シリコン膜表面の自然酸化膜のエッチングが不十分であり、又表面に吸着している炭素（C）、ボロン（B）等の大気中の不純物の洗浄も不十分であり、この事が要因となり多結晶シリコン膜表面に８０ｎｍ以上の突起を生じ、ひいては多結晶シリコンＴＦＴのゲート絶縁耐圧を劣化させてしまう事が解明された。
【００１１】
本発明は上記課題を除去するもので、レーザアニールによる多結晶シリコン膜の結晶化時に多結晶シリコン膜表面に突起が発生するのを防止し、多結晶シリコンＴＦＴのゲート絶縁耐圧の劣化を防止することにより製造歩留まりの向上を図ると共に、線欠陥等を生じる事無く、良好な表示品位を有する液晶表示素子を得ることが可能な高品質の多結晶半導体の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は上記課題を解決するための手段として、基板上に堆積される非晶質シリコンにレーザ光を照射して結晶化する多結晶半導体の製造方法において、前記基板上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜表面を酸化して酸化膜を形成する工程と、前記酸化膜除去後の表面に純水を滴下した時の前記表面に対する前記純水の接触角が６０度以上に成るよう前記酸化膜を除去する工程と、前記酸化膜除去後の前記非晶質シリコン膜に前記レーザ光を照射して前記非晶質シリコン膜を結晶化する工程とを実施するものである。
【００１４】
そして本発明は上記構成により、非晶質シリコン膜表面の酸化膜および吸着不純物を十分除去する事により、これら酸化膜および吸着不純物に起因して発生する多結晶シリコン膜表面の突起の発生を防止し、高品質の多結晶シリコンＴＦＴの実用化を図り、液晶表示素子の表示品位を向上し、更には製造歩留まりを向上するものである。
【００１５】
【発明の実施の形態】
以下本発明を図１乃至図４に示す実施の形態を参照して説明する。図１は、ガラス基板１０上に酸化シリコン（ＳｉＯ₂）膜から成るアンダーコート層１１を介して形成される多結晶シリコン膜１２を示す概略断面図である。
【００１６】
次に多結晶シリコン膜１２製造方法について述べる。図２（ａ）に示す様にガラス基板１０上にアンダーコート層１１を形成し、更に非晶質シリコン膜１４を４０〜８０ｎｍの厚さで堆積する。アンダーコート層１１及び非晶質シリコン膜１４のいずれも、プラズマＣＶＤ法を用いて成膜温度３００℃以下で形成する。次に図２（ｂ）に示す様に非晶質シリコン膜１４中の水素（Ｈ）を脱離するために、４５０℃、３０〜６０分の熱アニールを行う。この時非晶質シリコン膜１４表面には自然酸化膜１５が形成される。
【００１７】
次に図２（ｃ）に示す様に濃度２０ｐｐｍのオゾン（Ｏ₃）を含む溶液にて、非晶質シリコン膜１４を２３秒間洗浄して、非晶質シリコン膜１４の表面を０．５ｎｍ〜１．５ｎｍ厚さの範囲で酸化して酸化膜１６を形成する。尚このオゾン（Ｏ₃）を含む溶液による酸化により、炭素（Ｃ）、ボロン（Ｂ）等の不純物は酸化膜１６中に取り込まれる。
【００１８】
次に図２（ｄ）に示す様に酸化膜１６及びこの酸化膜１６に取り込まれた炭素（Ｃ）、ボロン（Ｂ）等の不純物を、濃度１％の弗酸水（ＨＦ）で洗浄除去する。弗酸水（ＨＦ）による洗浄除去は、図３に示す様に、接触角測定器（図示せず）による非晶質シリコン膜１４表面と純水１７との接触角θが、６０゜以上に成るまで行うものとする。弗酸水（ＨＦ）による洗浄時間と接触角測定器で測定した純水の非晶質シリコン膜表面での接触角との関係を示す図４から、純水の非晶質シリコン膜表面での接触角θを６０゜以上とするには、弗酸水（ＨＦ）による洗浄時間は、１２０秒以上を必要とされる。
【００１９】
次に図２（ｅ）に示す様に、純水の接触角θが６０゜以上である状態の非晶質シリコン膜１４を、ＸｅＣｌレーザ装置によるレーザ光によりレーザアニールして結晶化し、図２（ｆ）に示す様に、ガラス基板１０上にアンダーコート層１１を介し多結晶シリコン膜１２を形成する。レーザ光による照射エネルギーは２７０〜３４０ｍＪ／ｃｍ²とした。この結果、平均結晶粒径範囲０．３〜０．８μｍの多結晶シリコン膜１２をえられた。尚多結晶シリコン膜１２表面を調べた所、表面突起の高さは、５０ｎｍ以下に抑えられていた。
【００２０】
この様にして成る多結晶シリコン膜１２をチャネル層に用いて、ゲート酸化膜厚１００ｎｍの、ゲート上置きのコプラナ型構造の多結晶シリコンＴＦＴを形成した所、ゲート絶縁耐圧が５０Ｖ以上になることが確認された。尚、上記図２（ｄ）に示す酸化膜１６の洗浄除去時、洗浄時間を１２０秒以下で処理した後にレーザアニールして成る多結晶シリコン膜をチャネル層に用いて、ゲート上置きのコプラナ型構造の多結晶シリコンＴＦＴを形成し、このゲート絶縁耐圧を調べた所、一部のＴＦＴは、ゲート電圧５０Ｖ未満で破壊し、ゲート絶縁耐圧の劣化が見られた。
【００２１】
この様に構成すれば、非晶質シリコン膜１４のレーザアニール前処理として、純水の接触角θが６０゜以上であり、酸化膜１６及び炭素（Ｃ）、ボロン（Ｂ）等の不純物を完全に除去した状態に成るように、非晶質シリコン膜１４表面の酸化膜及び不純物を洗浄除去することにより、レーザアニールにより結晶化して得られた多結晶シリコン膜表面での突起の高さを５０ｎｍ以下に抑える事が出来る。従ってこのような多結晶シリコン膜をチャネル層に用いる事により、ゲート絶縁耐圧の高い、良好な多結晶シリコンＴＦＴひいては、絶縁破壊による線欠陥を生じる事無く高い表示品位を有する液晶表示素子を得られ、製造時の歩留まりも向上される。
【００２２】
又、本実施の形態にあっては、酸化膜除去の前にオゾン（Ｏ₃）を含む溶液により非晶質シリコン膜１４表面に酸化膜１６を形成し、この酸化膜１６中に炭素（Ｃ）、ボロン（Ｂ）等の不純物を取り込み、１％弗酸水（ＨＦ）による酸化膜１６の洗浄除去により、炭素（Ｃ）、ボロン（Ｂ）等の不純物を酸化膜１６ごと除去でき、非晶質シリコン膜１４表面の不純物を完全に除去可能と成る。
【００２３】
尚本発明は上記実施の形態に限られるものでなく、その趣旨を変えない範囲での変更は可能であって、例えば非晶質シリコン膜の膜厚或いはその表面の酸化膜の膜厚等限定されないが、酸化膜厚を０．５ｎｍ以下とすると、１元素分より薄くなり不純物の十分な除去を行えず、又、酸化膜厚を１．５ｎｍ以上にすると、１％弗酸水（ＨＦ）による酸化膜の洗浄除去操作に時間が掛かり過ぎる事から、酸化膜は、０．５ｎｍ〜１．５ｎｍとする事が望ましい。また、レーザ光の照射エネルギーの大きさ等も任意である。
【００２４】
【発明の効果】
以上説明したように本発明によれば、レーザアニールする前の非晶質シリコン表面の酸化膜及び不純物を完全に洗浄除去する事により、レーザ光照射により結晶化された多結晶シリコン表面に生じる突起の高さを低く抑えられる。従ってこのようにして形成された多結晶シリコンを用いて形成される、多結晶シリコンＴＦＴのゲート絶縁耐圧の劣化を抑制出来、ひいては表示品位の高い液晶表示素子の製造可能となり、又製造歩留まりの低下を防止出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるガラス基板上に形成される多結晶シリコン膜を示す概略断面図である。
【図２】本発明の実施の形態における多結晶シリコンの製造工程を示し（ａ）はその非晶質シリコン膜形成時、（ｂ）はその非晶質シリコン膜表面の水素（Ｈ）脱離時、（ｃ）はその非晶質シリコン膜表面の酸化膜形成時、（ｄ）はその酸化膜の洗浄除去時、（ｅ）はそのレーザ光照射時、（ｆ）はその多結晶シリコン膜の結晶化時を示す概略説明図である。
【図３】本発明の実施の形態の非晶質シリコン膜表面と、純水との接触角を示す概略説明図である。
【図４】本発明の実施の形態における弗酸水（ＨＦ）による洗浄時間と純水の接触角との関係を示すグラフである。
【図５】従来の多結晶シリコンの製造工程を示し（ａ）はその非晶質シリコン膜形成時、（ｂ）はその非晶質シリコン膜表面の水素（Ｈ）脱離時、（ｃ）はその酸化膜の洗浄除去時、（ｄ）はそのレーザ光照射時、（ｅ）はその多結晶シリコン膜の結晶化時を示す概略説明図である。
【図６】従来の多結晶シリコンの、非晶質シリコン膜表面の酸化膜厚とレーザアニール後に多結晶シリコン表面に生じた突起の高さとの関係を示すグラフである。
【図７】従来の非晶質シリコン膜表面と、純水との接触角を示す概略説明図である。
【符号の説明】
１０…ガラス基板
１１…アンダーコート層
１２…多結晶シリコン膜
１４…非晶質シリコン膜
１６…酸化膜
１７…純水

Claims

基板上に堆積される非晶質シリコンにレーザ光を照射して結晶化する多結晶半導体の製造方法において、
前記基板上に非晶質シリコン膜を形成する工程と、前記非晶質シリコン膜表面を酸化して酸化膜を形成する工程と、前記酸化膜除去後の表面に純水を滴下した時の前記表面に対する前記純水の接触角が６０度以上に成るよう前記酸化膜を除去する工程と、前記酸化膜除去後の前記非晶質シリコン膜に前記レーザ光を照射して前記非晶質シリコン膜を結晶化する工程とを具備する事を特徴とする多結晶半導体の製造方法。
酸化膜を形成する工程は、オゾンを含む溶液を用いてなされることを特徴とする請求項１に記載の多結晶半導体の製造方法。
酸化膜を除去する工程は、弗酸を含むエッチング液にてなされることを特徴とする請求項１又は請求項２のいずれかに記載の多結晶半導体の製造方法。
酸化膜の膜厚が０．５ｎｍ乃至１．５ｎｍである事を特徴とする請求項１乃至請求項３のいずれかに記載の多結晶半導体の製造方法。