JP4223037B2

JP4223037B2 - 画像処理装置

Info

Publication number: JP4223037B2
Application number: JP2005372713A
Authority: JP
Inventors: 誠樋口; 浩介原田; 時行岡野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-12-26
Filing date: 2005-12-26
Publication date: 2009-02-12
Anticipated expiration: 2025-12-26
Also published as: US7872766B2; CN1991611A; US20070146762A1; CN100533291C; JP2007174555A

Description

本発明は、起動状態を設定し、設定された起動状態に応じて画像データの処理速度を制御する制御部を備える画像処理装置に関する。

近年、インターネットに代表される情報処理の高速化又は情報量の増大化に伴って、スキャナ機能、プリンタ機能及びファクシミリ機能などを備えたデジタル複合機、又はプリンタ装置のような画像形成装置は、様々なビジネスシーンで使用されるようになってきており、小さなオフィスから大規模な事業所に至るまで、多くのユーザに活用されつつある。

一方、画像形成装置に対するユーザの要求も多様化し、画像形成装置の機能も多種多様になってきており、多くの商品ラインアップが求められている。例えば、印刷速度、又は複写速度が低速であっても比較的低価格な小型機から、高価格であっても高速処理が可能で、通信ネットワーク機能など多くの機能を内蔵した大型機、若しくはその中間に位置する中型機、又はカラー用機種若しくは白黒専用機種など様々である。

従来、このような画像形成装置は、原稿を読み取るスキャナ部、記録紙に画像を印刷する印刷部、スキャナ部及び印刷部を制御するとともに、画像データの処理を行う画像処理部など、複数のユニットで構成され、画像形成装置の機種に応じて、多くの仕様の中から最適な仕様のスキャナ部及び印刷部を組み合わせている。このため、画像処理部には、スキャナ部及び印刷部の機能又は仕様の相違に拘わらずスキャナ部及び印刷部を制御できるように、予め設定された起動状態で起動するＣＰＵを備え、このＣＰＵにより画像処理部全体の制御が行われている。

また、複数のユニットを組み合わせる場合、例えば、装置内のプログラム又はデータの管理を簡便にするため、画像形成装置の本体又は中心となる装置内部に、他のユニットを制御するためのプログラム又はデータを一括保管する記憶装置を設けておき、記憶されたプログラム又はデータを初期化時に他のユニット内部の書き換え可能な記憶装置に転送することにより、複数のユニット間の記憶装置内のプログラム又はデータの管理を簡便にするとともに、ユニットの部分変更に伴う誤動作等のトラブルを防止することができる画像形成装置が提案されている（特許文献１参照）。
特開平５−２９７６５４号公報

しかしながら、特許文献１の画像形成装置にあっては、画像形成装置の本体に、他のユニットを制御するためのプログラム又はデータを一括管理するため、多くの種類の外部ユニットを制御できるようにするためには、大量のプログラム及びデータを予め記憶しておく必要があり、搭載するメモリの容量が大幅に増加して、コスト高になる虞がある。

また、従来の例にあっては、スキャナ部及び印刷部の機能又は仕様に合わせてＣＰＵの起動状態を設定する場合、ＣＰＵの起動状態を設定するための専用の設定回路が必要となり、ハードウエア資源が増加して、コスト高になる虞がある。

本発明は、斯かる事情に鑑みてなされたものであり、機能設定のための設定情報を書き込むことにより機能設定可能な集積回路素子、及び該集積回路素子を制御部の起動状態を設定すべく機能させるための設定情報を書き込む書込み手段を備えることにより、ハードウエア資源を有効に活用することができる画像処理装置を提供することを目的とする。

また、本発明の他の目的は、設定情報を外部から取得する取得手段を備えることにより、装置が離れた場所にある場合であっても、保守を容易にすることができる画像処理装置を提供することにある。

また、本発明の他の目的は、前記制御部が設定された起動状態で起動したか否かを判定する判定手段を備えることにより、設定通りに動作することを確認することができ、装置の品質を向上させることができる画像処理装置を提供することにある。

また、本発明の他の目的は、起動状態が設定された起動状態でない場合、前記起動状態を設定するための設定情報を取得し、取得した設定情報を書き込むことにより、所要の起動状態で起動しない異常状態が生じた場合であっても、所要の起動状態に復帰させることができ、保守性をさらに向上させることができる画像処理装置を提供することにある。

本発明に係る画像処理装置は、複数の起動状態が設定可能であって、設定された起動状態に応じて画像データの処理速度を制御する制御部を備える画像処理装置において、機能設定のための設定情報を書き込むことにより機能設定可能な集積回路素子と、該集積回路素子を前記制御部の起動状態を設定すべく機能させるための設定情報を前記集積回路素子に書き込む書込み手段とを備え、該書込み手段は、前記設定情報が書き込まれた集積回路素子が、該設定情報で設定された起動状態に応じて前記制御部を起動した場合、所定の回路設定データを前記集積回路素子に書き込むように構成してあり、所定の回路設定データが書き込まれた前記集積回路素子を、所定の機能回路として構成するようにしてあることを特徴とする。

本発明に係る画像処理装置は、設定情報を外部から取得する取得手段を備えることを特徴とする。

本発明に係る画像処理装置は、前記制御部が設定された起動状態で起動したか否かを判定する判定手段を備えることを特徴とする。

本発明に係る画像処理装置は、前記取得手段は、起動状態が設定された起動状態でない場合、前記起動状態を設定するための設定情報を取得するように構成してあり、前記書込み手段は、前記取得手段で取得した設定情報を書き込むように構成してあることを特徴とする。

本発明にあっては、制御部（例えば、ＣＰＵ）を所要の起動状態（例えば、ＣＰＵの動作クロック周波数で示される状態）で起動させる場合、書込み手段は、集積回路素子（例えば、ＦＰＧＡ(Field Programmable Gate Array）、ＣＰＬＤ（Complex Programmable Logic Device）など）が前記制御部の起動状態を設定する設定回路として構成されるような設定情報を書き込む。これにより、前記集積回路素子は、所要の起動状態で前記制御部を起動する。そして、設定情報が書き込まれた前記集積回路素子が、設定情報で設定された起動状態に応じて前記制御部を起動した場合、所定の回路設定データを集積回路素子に書き込むことで、前記集積回路素子を他の所要の機能を実現するように設定情報を書き換えることにより、前記集積回路素子を前記制御部の起動状態の設定回路としてのみならず、所要の機能を実現する回路として利用する。これにより、起動状態を設定するための専用の設定回路を不要にする。

本発明にあっては、設定情報を外部から取得する。例えば、ネットワーク、通信回線などを通じて、外部の記憶装置に記憶された設定情報を取得する。

本発明にあっては、判定手段は、前記制御部が設定された起動状態で起動したか否かを判定する。これにより、前記集積回路素子を前記制御部の起動状態の設定回路として構成する必要性が生じた場合、前記制御部が設定通りに起動したか否かを確認する。

本発明にあっては、前記取得手段は、起動状態が設定された起動状態でない場合、前記起動状態を設定するための設定情報を取得する。前記書込み手段は、前記取得手段で取得した設定情報を書き込む。これにより、所要の起動状態で前記制御部が起動しない異常状態が生じた場合であっても、所要の起動状態に復帰させる。

本発明にあっては、設定情報を書き込むことにより機能設定可能な集積回路素子、及び該集積回路素子を制御部の起動状態を設定すべく機能させるための設定情報を書き込む書込み手段を備えることにより、前記集積回路素子を前記制御部の起動状態の設定回路としてのみならず、所要の機能を実現する回路として利用することができ、専用の起動状態の設定回路を不要にして、ハードウエア資源を有効に活用することができる。

本発明にあっては、設定情報を外部から取得する取得手段を備えることにより、例えば、ネットワーク、通信回線などを通じて、外部の記憶装置に記憶された設定情報を取得することができ、装置が離れた場所にある場合であっても、前記集積回路の機能変更を容易にすることができ、保守を容易にすることができる。

本発明にあっては、前記制御部が設定された起動状態で起動したか否かを判定する判定手段を備えることにより、設定通りに動作することを確認することができ、装置の品質を向上させることができる。

本発明にあっては、起動状態が設定された起動状態でない場合、前記起動状態を設定するための設定情報を取得し、取得した設定情報を書き込むことにより、所要の起動状態で起動しない異常状態が生じた場合であっても、所要の起動状態に復帰させることができ、保守性をさらに向上させることができる。

以下、本発明を実施の形態を示す図面に基づいて説明する。図１は本発明に係る画像処理装置を備える画像形成装置の一例としてのデジタル複合機の正面側模式図である。図において、１はガラス製であって原稿を載置する載置台である。載置台１の上側には、自動原稿送り装置２を装着してある。載置台１の下側には、画像読取部１００を配置してあり、画像読取部１００の下側には画像形成部２００を配置している。

画像読取部１００は、載置台１の下面に沿って平行に往復移動する走査ユニット３、４、光学レンズ５、及び光電変換素子であるＣＣＤラインセンサ６、画像読取制御部３０などを有する。走査ユニット３は、載置台１に載置された原稿にレーザ光を照射するための光源３ａ、原稿で反射されたレーザ光を所定の光路に導くためのミラー３ｂなどを備えている。また、走査ユニット４は、原稿で反射されたレーザ光を所定の光路に導くためのミラー４ａ、４ｂなどを備えている。

光学レンズ５は、走査ユニット４から導かれたレーザ光をＣＣＤラインセンサ６上の所定の位置に結像させる。ＣＣＤラインセンサ６は、結像された光像を光電変換して電気信号を出力する。ＣＣＤラインセンサ６は、カラー画像を読み取り、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色成分に色分解した画像データを画像読取制御部３０へ出力する。画像読取制御部３０は、画像読取部１００全体の制御を行う。なお、画像読取制御部３０の詳細は後述する。

画像形成部２００は、中央部にブラック（Ｋ）、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）の各色に対応した画像形成ステーションＳａ、Ｓｂ、Ｓｃ、及びＳｄを水平方向であって用紙搬送経路上流側から順に併設している。ブラックに対応する画像形成ステーションＳａは、回転駆動される感光体ドラム８ａ、感光体ドラム８ａの表面に単一極性の電荷を均一に帯電させる帯電器９ａ、光導電作用によって感光体ドラム８ａ表面に静電潜像を形成するための光書き込みユニット７ａ、感光体ドラム８ａ表面に形成された静電潜像を現像する現像装置１０ａ、感光体ドラム８ａ表面のトナー像を中間転写ベルト１８に転写する転写用放電器１２ａ、及び感光体ドラム８ａ上に残留するトナーを除去するクリーニング装置１１ａなどを備えている。

光書き込みユニット７ａは、画像形成用データに応じて変調されたドット光を発する半導体レーザ素子（不図示）、半導体レーザ素子から発せられるレーザ光を主走査方向に偏向させるためのポリゴンミラー７１ａ、ポリゴンミラー７１ａにより偏向されたレーザ光を感光体ドラム８ａの表面に結像させるためのレンズ７２ａ、及びミラー７３ａ、７４ａなどを備えている。光書き込みユニット７ｂ、７ｃ、７ｄは、光書き込みユニット７ａと同様の構成を有するので、説明は省略する。

なお、半導体レーザ素子を用いる光書き込みユニット７ａの代わりに、発光ダイオードアレイ及び結像レンズアレイから構成されるＬＥＤヘッド（光書き込み光学系）を用いても良い。ＬＥＤヘッドは、半導体レーザ素子を用いた光書き込みユニット７ａに比較して、サイズが小さく、また、可動部分がなく騒音がない。このため、複数個の光書き込みユニットを必要とするタンデム方式のデジタルカラー複合機などの画像形成装置では、好適に用いることができる。

シアン、マゼンダ、イエローの各色に対応した画像形成ステーションＳｂ、Ｓｃ、及びＳｄも画像形成ステーションＳａと同一構成を有するので、説明は省略する。

画像形成ステーションＳａ、Ｓｂ、Ｓｃ、及びＳｄの下側には、転写搬送ベルト機構２５を配置している。転写搬送ベルト機構２５は、駆動ローラ１４、従動ローラ１５、バックアップローラ１６、及び各ローラに張架された中間転写ベルト１８などを備えている。中間転写ベルト１８は、転写用放電器１２ａ、１２ｂ、１２ｃ、１２ｄの近傍で、感光体ドラム８ａ、８ｂ、８ｃ、８ｄに当接している。従動ローラ１５に下側には、中間転写ベルト１８に残留したトナーを除去するクリーニング装置１７を設けている。

転写搬送ベルト機構２５の下側には、給紙機構２１を配置している。給紙機構２１は、用紙トレイ内に積載収容されている用紙Ｐを１枚ずつ分離して２次転写搬送ベルトユニット２２に供給する。２次転写搬送ベルトユニット２２は、画像が形成された中間転写ベルト１８との画像形成にタイミングを合わせて用紙Ｐを供給搬送し、バックアップローラ１６近傍に配置された２次転写放電器２０により中間転写ベルト１８から用紙Ｐに画像が転写される。２次転写搬送ベルトユニット２２の下流側には、用紙Ｐに再転写形成されたトナー像を定着させるための定着装置１９を配置している。定着装置１９の定着ローラを通過した用紙Ｐは、排出ローラ２３により排紙トレイ２４上に排出される。

なお、画像処理制御部４０は、画像形成装置全体の制御を行い、画像形成制御部５０は、画像形成部２００全体の制御を行う。画像処理制御部４０、及び画像形成制御部５０の詳細は後述する。

図２は本発明に係る画像処理装置を備える画像形成装置の一例としてのデジタル複合機の内部構成を示すブロック図であり、図３は本発明に係る画像処理装置の一例である画像処理制御部４０の内部構成を示すブロック図である。

画像読取制御部３０は、マイクロコントローラ３０１、読取画像処理部３０２、記憶部３０３、インタフェース部３０４などを備え、読取画像処理部３０２を通じて原稿を読み取ることにより取得した画像データを画像処理制御部４０へ出力する。

読取画像処理部３０２は、ＣＣＤラインセンサ６から出力された電気信号をＡ／Ｄ変換し、変換後の画像データを画像処理制御部４０へ出力する。記憶部３０３は、画像読取制御部３０の動作を制御するためのプログラム及びデータなどを記憶している。

インタフェース部３０４は、走査ユニット３、４を駆動するためのモータ（不図示）の駆動制御を行うための制御信号の出力、及び画像読取部１００内の各種センサ（例えば、原稿の搬送検出センサ、レーザ光の受光センサなど）からの信号の取得などを行う。

マイクロコントローラ３０１は、画像読取制御部３０全体の制御を行うとともに、画像処理制御部４０との間で信号の授受を行う。

画像処理制御部４０は、ＣＰＵ４０１、ＰＲＯＭ４０２、ＦＰＧＡ（Complex Programmable Logic Device）４０３、インタフェース部４０５、ネットワークインタフェース部４０６、信号送受信部４０７、画像処理ユニット４０８、画像メモリ４０９、記憶部４１０などを備え、画像読取制御部３０から取得した画像データ、又はコンピュータネットワークなどを通じて外部のパーソナルコンピュータなどから取得した画像データに基づいて、画像形成のための画像形成用データを生成し、生成した画像形成用データを画像形成制御部５０へ出力する。

ＰＲＯＭ４０２は、画像形成装置の電源が投入された場合、ＣＰＵ４０１の起動モード（例えば、ＣＰＵ４０１の内部クロックとＣＰＵ４０１バスの動作クロックの比、ＣＰＵ４０１バス上のデータタイプなどの違いを定める）を設定するための起動用データを予め記憶している。ＰＲＯＭ４０２に記憶された起動用データは、電源が投入された場合、ＦＰＧＡ４０３へロードされる。なお、起動用データをＦＰＧＡ４０３へロードするためのロード回路は、ＦＰＧＡ４０３内部に予め構成してある。

ＦＰＧＡ４０３は、回路設定メモリ４０４を備え、例えば、任意の論理回路を生成できるファンクションジェネレータを１つの論理ブロックとし、多数の論理ブロックを格子状の配線の中に配置し接続し、回路設定メモリ４０４で制御されるスイッチを前記配線の交点に接続した構成を有する。これにより、回路設定メモリ４０４にロードされるデータを変更することにより、任意の論理機能を実現することができる。

ＦＰＧＡ４０３は、ＰＲＯＭ４０２に記憶された起動用データを回路設定メモリ４０４にロードすることにより、ＣＰＵ４０１を起動する際の起動モードを設定する起動モード設定回路として機能する。起動モード設定回路として構成されたＦＰＧＡ４０３は、起動モード設定信号をＣＰＵ４０１へ出力する。これにより、ＣＰＵ４０１は、設定された起動モードで起動する。

起動モードに応じて、ＣＰＵ４０１の動作クロックの周波数を変更することにより、画像処理制御部４０の処理速度を変更することが可能となる。例えば、画像読取制御部３０から画像データが入力される場合の入力速度（画像データの転送速度）、及び画像処理制御部４０で生成した画像形成用データを画像形成制御部５０へ出力する場合の出力速度（画像形成用データの転送速度）などを所要の値を設定することができる。これにより、機能又は仕様に応じて画像読取部１００の原稿の読取速度が異なる場合、又は画像形成部２００の画像形成速度（印刷速度）が異なる場合であっても、画像処理制御部４０を最適の処理速度に設定することができる。

操作部２６は、タッチパネル方式の操作パネルであり、利用者又はサービス要員などの操作指示（例えば、電源オン、処理終了など）を受け付ける各種キー及びスイッチと、利用者に対して報知する情報を表示する液晶ディスプレイとを備えている。電源投入の操作が行われた場合、操作部２６を通じて、操作信号がＦＰＧＡ４０３へ出力され、ＰＲＯＭ４０２に記憶された起動用データがＦＰＧＡ４０３へロードされる。

インタフェース部４０５は、デジタル複合機内の各種センサ、電源監視回路（不図示）との間の信号の授受のためのインタフェース機能を備えている。

ネットワークインタフェース部４０６は、外部のパーソナルコンピュータ（以下、ＰＣという）との間で画像データの授受を行う通信機能を有する。画像処理制御部４０は、ネットワークインタフェース部４０６を通じてＰＣで作成された画像データを受信し、受信した画像データを画像処理ユニット４０８へ出力する。

記憶部４１０は、フラッシュＥＥＰＲＯＭ、ＨＤＤなどにより構成され、画像処理制御部４０の動作を制御するためのプログラム及びデータなどが記憶されている。また、記憶部４１０は、ＣＰＵ４０１を起動した後に、起動モード設定回路として構成されたＦＰＧＡ４０３を他の所要の機能を実現する回路を構成するための回路設定データを記憶している。起動後のＣＰＵ４０１は、所定の処理手順に従って、記憶部４１０に記憶された回路設定データを回路設定メモリ４０４へロードするための制御を行う。これにより、ＦＰＧＡ４０３を、ＣＰＵ４０１起動後は、所要の機能を備える回路として構成するとともに、起動時には、ＣＰＵ４０１の起動モード設定回路として構成することができ、ハードウエア資源を有効に活用することが可能となる。

信号送受信部４０７は、画像読取制御部３０及び画像形成制御部５０内のマイクロコントローラ３０１、５０１との間で信号の授受を行う。これにより、画像処理制御部４０は、画像読取制御部３０及び画像形成制御部５０の動作を制御する。

画像処理ユニット４０８は、画像読取制御部３０又はネットワークインタフェース部４０６を通じて取得した画像データに対して、所要の濃度変換処理、階調補正処理、フィルタ処理などを行い、印刷のための画像形成用データを生成し、生成した画像形成用データを画像形成制御部５０へ出力する。また、画像処理ユニット４０８は、処理途中の画像データを適宜画像メモリ４０９に記憶する。

ＣＰＵ４０１は、画像処理制御部４０全体の動作を制御するのみならず、画像形成装置全体の動作も制御する。すなわち、ＣＰＵ４０１は、ＲＯＭ（不図示）に記憶されている自身の制御手順を示す制御プログラムをＲＡＭ（不図示）にロードすることにより、制御プログラムで示された制御手順に従って画像処理制御部４０、画像形成装置の動作を制御する。

ＣＰＵ４０１は、起動モードで起動した後、ＣＰＵ４０１内部に備えられたパフォーマンス確認回路により、設定された起動モードで起動しているか自己診断を行い、設定された起動モードで起動していない場合、その起動モードを報知（例えば、操作部２６を通じて）するとともに、ネットワークインタフェース部４０６を通じて、予め定められた外部記憶装置（不図示）に記憶された起動用データを取得し、取得した起動用データを回路設定メモリ４０４へロードすることにより、ＦＰＧＡ４０３を再度、起動設定回路として構成する。これにより、ＣＰＵ４０１は、所定の起動モードで再起動する。

画像形成制御部５０は、マイクロコントローラ５０１、光書込みユニット制御部５０２、記憶部５０３、インタフェース部５０４などを備え、画像処理制御部４０から出力された画像形成用データを取得する。

光書込みユニット制御部５０２は、画像処理制御部４０から出力された画像形成用データを光書込みユニット７ａ、７ｂ、７ｃ、７ｄへ出力する。

記憶部５０３は、画像形成制御部５０の動作を制御するためのプログラム及びデータなどを記憶している。

インタフェース部５０４は、現像装置１０ａ〜１０ｄ、感光体ドラム８ａ〜８ｄ、転写部２４、定着装置１９、転写搬送ベルト機構２５などの搬送系を制御するための信号の授受を行う。

マイクロコントローラ５０１は、画像形成制御部５０全体の制御を行うとともに、画像処理制御部４０との間で信号の授受を行う。

次に画像処理制御部４０の動作について説明する。図４は画像処理制御部４０の処理手順を示すフローチャートである。画像処理制御部４０は、電源オンの操作の有無を判定し（Ｓ１１）、電源オンの操作がない場合（Ｓ１１でＮＯ）、ステップＳ１１の処理を続け、電源オンの操作があるまで待機する。

電源オンの操作があった場合（Ｓ１１でＹＥＳ）、画像処理制御部４０は、ＰＲＯＭ４０２に記憶された起動用データを回路設定メモリ４０４へロードする（Ｓ１２）。これにより、画像処理制御部４０は、ＦＰＧＡ４０３を起動モード設定回路として構成する（Ｓ１３）。

画像処理制御部４０は、ＦＰＧＡ４０３から出力される起動モード設定信号により、ＣＰＵ４０１を起動する（Ｓ１４）。画像処理制御部４０は、起動したＣＰＵ４０１の自己診断機能により、設定された起動モードで起動したか否かを判定し（Ｓ１５）、設定した起動モードで起動していない場合（Ｓ１５でＮＯ）、起動モードを報知し（Ｓ１６）、ネットワークインタフェース部４０６を通じて、起動用データを取得し（Ｓ１７）、ステップＳ１２以降の処理を続ける。

設定した起動モードで起動している場合（Ｓ１５でＹＥＳ）、画像処理制御部４０は、記憶部４１０に記憶された回路設定データを回路設定メモリ４０４へロードする（Ｓ１８）。これにより、画像処理制御部４０は、ＦＰＧＡ４０３を所定の機能回路として構成する（Ｓ１９）。

画像処理制御部４０は、画像データがあるか否かを判定し（Ｓ２０）、画像データがある場合（Ｓ２０でＹＥＳ）、画像データを取得し（Ｓ２１）、取得した画像データに所定の処理を行って画像形成用データを生成する（Ｓ２２）。画像処理制御部４０は、画像形成用データを出力し（Ｓ２３）、処理終了の要求の有無を判定する（Ｓ２４）。処理終了要求がない場合（Ｓ２４でＮＯ）、画像処理制御部４０は、ステップＳ２０以降の処理を続ける。

一方、ステップＳ２０で画像データがない場合（Ｓ２０でＮＯ）、画像処理制御部４０は、ステップＳ２４以降の処理を続ける。処理終了の要求がある場合（Ｓ２４でＹＥＳ）、画像処理制御部４０は、処理を終了する。

以上説明したように、本発明にあっては、ＣＰＵ４０１を起動する場合、ＦＰＧＡ４０３を用いることにより、ＦＰＧＡ４０３をＣＰＵ４０１の起動モード設定回路としてのみならず、ＣＰＵ４０１が起動した後は、所要の機能を実現する回路として利用することができ、専用の起動モード設定回路を不要にして、ハードウエア資源を有効に活用することができる。また、ネットワーク、通信回線などを通じて、外部の記憶装置に記憶された起動用データを取得することができ、デジタル複合機が離れた場所にある場合であっても、ＦＰＧＡ４０３の機能変更を容易にすることができ、保守を容易にすることができる。また、設定された起動モードでＣＰＵ４０１が起動したか否かを確認することができ、デジタル複合機の品質を向上させることができる。さらに、所要の起動モードでＣＰＵ４０１が起動しない異常状態が生じた場合であっても、所要の起動モードに復帰させることができ、保守性をさらに向上させることができる。

上述の実施の形態において、画像処理制御部４０の構成は、一例であって、これに限定されるものではない。例えば、画像処理制御部４０内において、ＣＰＵ４０１の起動後に作動する部分（例えば、機能回路など、）は、ＦＰＧＡ４０３により実現するように構成してもよい。また、ＣＰＵ４０１が実行する処理とＦＰＧＡ４０３が実行する処理とを適宜分担するように構成することもできる。

上述の実施の形態においては、ＦＰＧＡ（Complex Programmable Logic Device）を用いる構成であったが、これに限定されるものではなく、ハードウエアの構成を繰り返し変更できるものであれば、ＣＰＬＤ（Complex Programmable Logic Device）などを用いることもできる。

上述の実施の形態においては、ＣＰＵ４０１のＣＰＵバスに記憶部４１０、インタフェース部４０５などが接続される構成であるが、これに限定されるものではなく、ＣＰＵバスにチップセットを接続し、チップセットに汎用バスを介して記憶部４１０、インタフェース部４０５などを接続する構成でもよい。この場合、ＣＰＵ４０１とチップセットとの間のＣＰＵバスを単一・簡略化して高速化を図り、チップセットが汎用バスを介して各部との信号の授受を制御することができる。

上述の実施の形態においては、中間転写方式のデジタルカラー複写機のような画像形成装置について説明したが、これに限定されるものではなく、本発明は、直接転写方式の画像形成装置に対しても適用することができる。また、画像形成装置は、いわゆる多段型について説明したが、これに限定されるものではなく、単一型の画像形成装置であってもよい。

本発明に係る画像処理装置を備える画像形成装置の一例としてのデジタル複合機の正面側模式図である。本発明に係る画像処理装置を備える画像形成装置の一例としてのデジタル複合機の内部構成を示すブロック図である。本発明に係る画像処理装置の一例である画像処理制御部の内部構成を示すブロック図である。画像処理制御部の処理手順を示すフローチャートである。

符号の説明

３０画像読取制御部
４０画像処理制御部
５０画像形成制御部
３０１、５０１マイクロコントローラ
３０２読取画像処理部
４０１ＣＰＵ
４０２ＰＲＯＭ
４０３ＦＰＧＡ
４０４回路設定メモリ
４０５インタフェース部
４０６ネットワークインタフェース部
４０７信号送受信部
４０８画像処理ユニット
４０９画像メモリ
４１０記憶部

Claims

複数の起動状態が設定可能であって、設定された起動状態に応じて画像データの処理速度を制御する制御部を備える画像処理装置において、
機能設定のための設定情報を書き込むことにより機能設定可能な集積回路素子と、
該集積回路素子を前記制御部の起動状態を設定すべく機能させるための設定情報を前記集積回路素子に書き込む書込み手段と
を備え、
該書込み手段は、
前記設定情報が書き込まれた集積回路素子が、該設定情報で設定された起動状態に応じて前記制御部を起動した場合、所定の回路設定データを前記集積回路素子に書き込むように構成してあり、
所定の回路設定データが書き込まれた前記集積回路素子を、所定の機能回路として構成するようにしてあることを特徴とする画像処理装置。
設定情報を外部から取得する取得手段を備えることを特徴とする請求項１に記載の画像処理装置。
前記制御部が設定された起動状態で起動したか否かを判定する判定手段を備えることを特徴とする請求項１又は請求項２に記載の画像処理装置。
前記取得手段は、
起動状態が設定された起動状態でない場合、前記起動状態を設定するための設定情報を取得するように構成してあり、
前記書込み手段は、
前記取得手段で取得した設定情報を書き込むように構成してあることを特徴とする請求項３に記載の画像処理装置。