[go: up one dir, main page]

JP4218476B2 - レジストパターン形成方法とデバイス製造方法 - Google Patents

レジストパターン形成方法とデバイス製造方法 Download PDF

Info

Publication number
JP4218476B2
JP4218476B2 JP2003320779A JP2003320779A JP4218476B2 JP 4218476 B2 JP4218476 B2 JP 4218476B2 JP 2003320779 A JP2003320779 A JP 2003320779A JP 2003320779 A JP2003320779 A JP 2003320779A JP 4218476 B2 JP4218476 B2 JP 4218476B2
Authority
JP
Japan
Prior art keywords
resist pattern
electron beam
resist
glass transition
transition temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003320779A
Other languages
English (en)
Other versions
JP2005091415A (ja
Inventor
実 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003320779A priority Critical patent/JP4218476B2/ja
Priority to US10/829,450 priority patent/US6900141B2/en
Publication of JP2005091415A publication Critical patent/JP2005091415A/ja
Application granted granted Critical
Publication of JP4218476B2 publication Critical patent/JP4218476B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • G03F7/0007—Filters, e.g. additive colour filters; Components for display devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本発明は、半導体装置やデバイスを製造するときにエッチングマスクとして使用するレジストパターンの形成技術に関するものである。
デバイスの高性能化と微細化の進展により、コンタクトパターン等を収縮させる寸法シュリンクに対する要求が高まっている。一般的に、デバイス製造工程中のコンタクト形成において、チップシュリンクや合わせ余裕確保の観点から、コンタクト径をシュリンクする技術が開発されてきており、これにより製造コストの低減や製品歩留まりの向上が図られてきている。
シュリンク技術の１つに、テーパーエッチング法がある。これは、リソグラフィー工程で形成した垂直形状のレジストパターンをマスクとしてエッチングする際に、ホールの内壁部へのデポジションを利用して徐々にホールサイズを縮小化し、被加工膜をテーパー形状にエッチングする技術である。例えば、通常のリソグラフィー処理によって直径０．２６μｍ程度のホールレジストパターンを垂直に形成した基板に、テーパーエッチングを行うことにより、被加工膜の上層部分が直径０．２６μｍ、下層部分が直径０．２０μｍ程度の寸法でテーパー形状となるコンタクトホールを加工することができる。
２０００−１８２９４０号公報 ２００１−３０７９９３号公報 ２００１−３２６１５３号公報 ２００１−３３２４８４号公報
しかしながら、上記のテーパーエッチング法では、テーパー角を制御することが困難であり、更に、デポジションでのエッチングストップのために、コンタクトホールが未開口となってしまう等の課題があった。
本発明は、レジストパターンの形成において、電子ビームの照射によってガラス転移温度が上昇するレジスト剤を加工対象の基板上に塗布する処理と、前記レジスト剤に対して露光及び現像を行うことにより所定のレジストパターンを形成する処理と、前記レジストパターンの表面に一定量の電子ビームを照射してその表面のガラス転移温度を上昇させる処理と、前記電子ビームが照射されたレジストパターンを所定の温度でベーク処理することにより、該レジストパターンの下層部を流動化させて断面をテーパー状にする処理とを順次施すことを特徴としている。
本発明では、レジストパターンの表面に電子ビームを照射してその表面のガラス転移温度を上昇させる処理と、このレジストパターンを所定の温度でベーク処理して該レジストパターンの下層部を流動化させる処理を施している。これにより、断面がテーパー状となったレジストパターンが形成され、これをマスクとしてエッチングすることにより、微細な半導体装置やデバイスを低コストで製造することができるという効果がある。
Ｓｉ基板の表面に、電子ビームの照射でガラス転移温度が上昇する性質を有する化学増幅型ポジレジスト剤等を塗布し、このレジスト剤によるレジストパターンを形成する。更に、レジストパターンの表面に電子ビームを照射し、上層部のガラス転移温度を上昇させたあとベーク処理を行う。これにより、電子ビームが照射されていない下層部のレジストパターンが流動化し、このレジストパターンの断面がテーパー状となり、レジストパターン下部の開口部を縮小させることができる。更に、このテーパー状のレジストパターンをマスクとして、通常のエッチング処理を行うことにより、微細構造の半導体装置やデバイスを製造する。
図１（ａ）〜（ｅ）は、本発明の実施例１を示すレジストパターン形成方法の工程図である。以下、この図１（ａ）〜（ｅ）に従って、Ｓｉ基板に微細なコンタクトホールを形成するためのレジストパターン形成方法を説明する。
（１） 工程１
図１（ａ）に示すように、Ｓｉ基板１の表面に厚さ１１０ｎｍ程度の反射防止膜（ＢＡＲＣ）１１を塗布する。更にその上層に、電子ビームの照射によってガラス転移温度が上昇するレジスト剤（例えば、信越化学製、化学増幅型ポジレジスト剤ＳＥＰＲ４１１）１２を１０００ｎｍ程度の厚さに塗布し、１００℃程度でベーク処理を行う。次に、ＫｒＦエキシマレーザー露光装置（開口数＝０．６０、σ＝０．７５）を用いて、０．２８μｍコンタクト図形を含む所望の設計回路を有するマスクＭのパターンを、９５ｍＪ／ｃｍ２程度の露光で焼き付ける。
（２） 工程２
露光されたレジスト剤１２を、テトラメチル・アンモニウム・ハイドロオキサイト（ＴＭＡＨ）２．３８％現像液によって現像処理を行う。これにより、図１（ｂ）に示すように、レジスト剤１２の露光部が垂直に除去され、２８０ｎｍ設計のホールパターンを有するレジストパターン１２ａが形成される。
（３） 工程３
図１（ｃ）に示すように、レジストパターン１２ａが形成されたＳｉ基板１の全面に、電子ビーム（ＥＢ）を照射する。ここでは、レジストパターン１２ａの上層部を選択的に電子ビーム処理するために、１ｋｅＶ，５００μＣ／ｃｍ２で照射処理を行う。これにより、電子ビーム処理が行われたレジストパターン１２ｂの上層部のガラス転移温度が１５０℃程度に上昇し、耐熱性が向上する。
（４） 工程４
ホットプレートを用いて、レジストパターン１２ｂに対して１５５℃、９０秒のベーク処理を行う。これにより、レジストパターン１２ｂの下層部で、電子ビーム処理が行われていない箇所（ガラス転移温度が低い部分）に熱だれが生じ、図１（ｄ）に示すようにホールパターンの形状がテーパー状になったレジストパターン１２ｃが得られる。即ち、レジストパターン１２ｃの上層部におけるホール径は、初めに形成したとおりの０．２８μｍに維持され、このレジストパターン１２ｃの下層部におけるホール径は、最初の寸法よりも縮小して、例えば０．１０μｍとなる。
以上がテーパー形状のレジストパターンの形成工程であるが、このように形成されたテーパー状のレジストパターン１２ｃをエッチングマスクとして、通常の方法で加工対象のＳｉ基板１をエッチングする。これにより、レジストパターン１２ｃとＳｉ基板１が同時にテーパー状にエッチングされ、図１（ｅ）に示すように、上部のホール径が０．２８μｍ、下部のホール径が０．１μｍのテーパー形状になった、目的とするコンタクトホール１ｈが形成されたＳｉ基板１ａが得られる。
以上のように、この実施例１のレジストパターン形成方法は、レジストパターン１２ａの表面に電子ビームを照射して上層部のガラス転移温度を高くした後、このレジストパターン１２ｂをベーク処理するようにしている。これにより、下層部が選択的に熱だれし、テーパー形状の微細なホールパターンを有するレジストパターン１２ｃを形成することができるという利点がある。なお、テーパー角やホール径縮小量は、レジスト剤１２の種類や膜厚、電子ビームの照射量、及びベーク条件等によって制御可能である。
更に、この実施例１ではリソグラフィー処理で３次元テーパー形状による寸法縮小を行うため、従来のエッチング処理によるテーパー形状コンタクト形成方法に比較して、高精度の寸法制御が可能となり、微小なホールパターン形成が可能になる。
図２（ａ）〜（ｅ）は、本発明の実施例２を示すデバイス製造方法の工程図であり、図１中の要素と共通の要素には共通の符号が付されている。以下、この図２（ａ）〜（ｅ）に従って、半導体デバイスの製造方法を説明する。
（１） 工程１
まず、シリコンウエハに対して、素子分離工程、ゲート形成工程等を行って形成されたシリコン基板１の表面に、シリコン酸化膜（ＮＳＧ）等の層間絶縁膜２を１０００ｎｍ程度の厚さに形成する。更に、層間絶縁膜２の表面に厚さ１１０ｎｍ程度の反射防止膜１１を塗布した後、その上層に電子ビームの照射によってガラス転移温度が上昇するレジスト剤１２を１０００ｎｍ程度の厚さに塗布し、１００℃程度でベーク処理を行う。
次に、図２（ａ）に示すように、ＫｒＦエキシマレーザー露光装置（開口数＝０．６０、σ＝０．７５）を用いて、０．２８μｍコンタクト図形を含む所望の設計回路を有するマスクＭのパターンを、９５ｍＪ／ｃｍ２程度の露光で焼き付ける。
（２） 工程２
露光されたレジスト剤１２を、テトラメチル・アンモニウム・ハイドロオキサイト２．３８％現像液によって現像処理を行う。これにより、図２（ｂ）に示すように、レジスト剤１２の露光部が垂直に除去され、２８０ｎｍ設計のホールパターンを有するレジストパターン１２ａが形成される。
（３） 工程３
図２（ｃ）に示すように、レジストパターン１２ａが形成されたＳｉ基板１の全面に、電子ビームを照射する。ここでは、レジストパターン１２ａの上層部を選択的に電子ビーム処理するために、１ｋｅＶ，５００μＣ／ｃｍ２で照射処理を行う。これにより、電子ビーム処理が行われたレジストパターン１２ｂの上層部のガラス転移温度が１５０℃程度に上昇し、耐熱性が向上する。
（４） 工程４
ホットプレートを用いて、レジストパターン１２ｂに対して１５５℃、９０秒のベーク処理を行う。これにより、レジストパターン１２ｂの下層部で、電子ビーム処理が行われていない箇所に熱だれが生じ、図２（ｄ）に示すようにホールパターンの形状がテーパー状になったレジストパターン１２ｃが得られる。即ち、レジストパターン１２ｃの上層部におけるホール径は、初めに形成したとおりの０．２８μｍに維持され、このレジストパターン１２ｃの下層部におけるホール径は、最初の寸法よりも縮小して、例えば０．１０μｍとなる。
（５） 工程５
このように形成されたテーパー状のレジストパターン１２ｃをエッチングマスクとして、通常の方法で加工対象の層間絶縁膜２をエッチングする。これにより、レジストパターン１２ｃと層間絶縁膜２が同時にテーパー状にエッチングされ、図２（ｅ）に示すように、上部のホール径が０．２８μｍ、下部のホール径が０．１μｍのテーパー形状になった、目的とするコンタクトホール２ｈが形成された層間絶縁膜２ａが得られる。その後、通常のコンタクトホール埋め込み工程、及びメタル配線工程等によってデバイスの製造を行う。
以上のように、この実施例２のデバイス製造方法は、レジストパターン１２ａの表面に電子ビームを照射して上層部のガラス転移温度を高くした後、このレジストパターン１２ｂをベーク処理するようにしている。これにより、実施例１と同様のレジストパターンを形成することができ、微細なコンタクトホールの形成が可能になり、デバイスのチップ面積縮小や、デバイス製造における合わせ余裕確保が容易になるという利点がある。
なお、以上説明した実施例は、あくまでも、この発明の技術内容を明らかにするためのものである。この発明は、上記実施例にのみ限定して狭義に解釈されるものではなく、この発明の特許請求の範囲に述べる範囲内で、種々変更して実施することができる。その変形例としては、例えば、次のようなものがある。
（１） コンタクトホールを例にしてレジストパターンの形成方法を説明したが、ビア、トレンチ、ダマシン、キャパシタ等の、各種の溝や穴のパターン形成にも適用できる。
（２） 実施例中で示した材料、寸法、処理条件等は一例であり、同様の処理が可能なものに置き換えることができる。
本発明の活用例として、例えば、次のようなものがある。
（ａ） マスク、液晶、薄膜磁気ヘッド、ＭＥＭＳ等の製造。
（ｂ） ナノレベルのレジストパターンの形成。
本発明の実施例１を示すレジストパターン形成方法の工程図である。 本発明の実施例２を示すデバイス製造方法の工程図である。
符号の説明
１ Ｓｉ基板
１ｈ，２ｈ コンタクトホール
２，２ａ 層間絶縁膜
１１ 反射防止膜
１２ レジスト剤
１２ａ〜１２ｃ レジストパターン

Claims (2)

  1. 電子ビームの照射によってガラス転移温度が上昇するレジスト剤を加工対象の基板上に塗布する処理と、
    前記レジスト剤に対して露光及び現像を行うことにより所定のレジストパターンを形成する処理と、
    前記レジストパターンの表面に一定量の電子ビームを照射してその表面のガラス転移温度を上昇させる処理と、
    前記電子ビームが照射されたレジストパターンを所定の温度でベーク処理することにより、該レジストパターンの下層部を流動化させて断面をテーパー状にする処理とを、
    順次施すことを特徴とするレジストパターン形成方法。
  2. 電子ビームの照射によってガラス転移温度が上昇するレジスト剤を加工対象の基板上に塗布する処理と、
    前記レジスト剤に対して露光及び現像を行うことにより所定のレジストパターンを形成する処理と、
    前記レジストパターンの表面に一定量の電子ビームを照射してその表面のガラス転移温度を上昇させる処理と、
    前記電子ビームが照射されたレジストパターンを所定の温度でベーク処理することにより、該レジストパターンの下層部を流動化させて断面をテーパー状にする処理と、
    前記断面がテーパー状になったレジストパターンをマスクとして、前記加工対象の基板をエッチングしてテーパー形状の穴または溝を形成する処理とを、
    順次施すことを特徴とするデバイス製造方法。
JP2003320779A 2003-09-12 2003-09-12 レジストパターン形成方法とデバイス製造方法 Expired - Fee Related JP4218476B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003320779A JP4218476B2 (ja) 2003-09-12 2003-09-12 レジストパターン形成方法とデバイス製造方法
US10/829,450 US6900141B2 (en) 2003-09-12 2004-04-22 Method of forming a resist pattern and fabricating tapered features

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003320779A JP4218476B2 (ja) 2003-09-12 2003-09-12 レジストパターン形成方法とデバイス製造方法

Publications (2)

Publication Number Publication Date
JP2005091415A JP2005091415A (ja) 2005-04-07
JP4218476B2 true JP4218476B2 (ja) 2009-02-04

Family

ID=34269937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003320779A Expired - Fee Related JP4218476B2 (ja) 2003-09-12 2003-09-12 レジストパターン形成方法とデバイス製造方法

Country Status (2)

Country Link
US (1) US6900141B2 (ja)
JP (1) JP4218476B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585616B2 (en) * 2005-01-31 2009-09-08 Hewlett-Packard Development Company, L.P. Method for making fluid emitter orifice
US7927991B2 (en) * 2006-08-25 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4801550B2 (ja) 2006-09-26 2011-10-26 富士通株式会社 レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法
JP5409247B2 (ja) * 2009-10-13 2014-02-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP5659872B2 (ja) 2010-10-22 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5659873B2 (ja) 2010-12-16 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5708071B2 (ja) 2011-03-11 2015-04-30 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
US8649153B2 (en) 2011-04-28 2014-02-11 International Business Machines Corporation Tapered via and MIM capacitor
US9182662B2 (en) * 2012-02-15 2015-11-10 Rohm And Haas Electronic Materials Llc Photosensitive copolymer, photoresist comprising the copolymer, and articles formed therefrom
US9293414B2 (en) * 2013-06-26 2016-03-22 Globalfoundries Inc. Electronic fuse having a substantially uniform thermal profile
CN106105263B (zh) * 2014-01-06 2019-05-10 沃尔音频公司 线性动圈磁驱动系统
JP6733163B2 (ja) * 2015-12-03 2020-07-29 大日本印刷株式会社 インプリントモールド及びその製造方法、並びにインプリント方法
CN106816365B (zh) * 2016-12-23 2019-05-07 信利（惠州）智能显示有限公司 一种增大过孔层的过孔坡度角的方法
CN115166888A (zh) * 2017-09-29 2022-10-11 富士胶片株式会社 滤光器的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096802A (en) * 1990-11-09 1992-03-17 Hewlett-Packard Company Holes and spaces shrinkage
JPH1098162A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000182940A (ja) 1998-12-17 2000-06-30 Sony Corp レジストパターン形成方法
KR100557585B1 (ko) * 1999-10-29 2006-03-03 주식회사 하이닉스반도체 레지스트 플로우 공정용 포토레지스트 조성물 및 이를 이용한 컨택홀의 형성방법
US6358670B1 (en) * 1999-12-28 2002-03-19 Electron Vision Corporation Enhancement of photoresist plasma etch resistance via electron beam surface cure
JP4308407B2 (ja) 2000-04-26 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2001326153A (ja) 2000-05-12 2001-11-22 Nec Corp レジストパターンの形成方法
JP2001332484A (ja) 2000-05-24 2001-11-30 Toshiba Corp パターン処理方法

Also Published As

Publication number Publication date
JP2005091415A (ja) 2005-04-07
US6900141B2 (en) 2005-05-31
US20050059256A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
JP4218476B2 (ja) レジストパターン形成方法とデバイス製造方法
US5906911A (en) Process of forming a dual damascene structure in a single photoresist film
US4707218A (en) Lithographic image size reduction
TWI585822B (zh) 基板上之接觸窗開口的圖案化方法
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
US20120145668A1 (en) Forming sloped resist, via, and metal conductor structures using banded reticle structures
JPH1174197A (ja) 半導体デバイスの製造方法
KR20120126442A (ko) 반도체 소자의 패턴 형성 방법
JP3522470B2 (ja) 半導体装置の製造方法
JP2012208350A (ja) レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法
JP2008066713A (ja) フラッシュメモリ素子の製造方法
JP2002353195A (ja) 半導体装置の製造方法
JP2001291651A (ja) レジストパターン形成方法及び半導体装置の製造方法
KR20100102422A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
CN109935515B (zh) 形成图形的方法
JP5007084B2 (ja) レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法
KR100555474B1 (ko) 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법
JPH06244156A (ja) パタ―ン形成法
JP2004014652A (ja) 微細パターンの形成方法
JP2867975B2 (ja) レジストパターンの形成方法
JPH0474427A (ja) Ｍｉｓ型半導体装置の製造方法
JPS6015920A (ja) 半導体装置の製造方法
JP4331017B2 (ja) パターン形成方法
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법
JP2010113261A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081103

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees