JP4203193B2 - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法 Download PDFInfo
- Publication number
- JP4203193B2 JP4203193B2 JP30379699A JP30379699A JP4203193B2 JP 4203193 B2 JP4203193 B2 JP 4203193B2 JP 30379699 A JP30379699 A JP 30379699A JP 30379699 A JP30379699 A JP 30379699A JP 4203193 B2 JP4203193 B2 JP 4203193B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mounting
- electrode
- protruding
- ultrasonic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は情報通信分野や半導体分野等において半導体素子を回路基板や半導体素子収納用パッケージ等の配線基板にいわゆるフリップチップ実装法により実装するのに好適な、実装の際の信頼性と歩留まりを改善した半導体素子の実装方法に関するものである。
【０００２】
【従来の技術】
近年、回路基板や半導体素子収納用パッケージ等の配線基板に半導体素子を搭載実装する方法として、いわゆるフリップチップ実装する方法が多用されるようになっている。この方法は、一般的には、半導体素子の実装面側の電極上に金やはんだ材料等によって突起電極を設け、一方この半導体素子が搭載される配線基板にはその突起電極に対向する位置に電極パッドを設けておき、半導体素子の突起電極と配線基板の電極パッドとを位置合わせして半導体素子を載置した後に加熱加圧することにより、または超音波エネルギーを用いることにより突起電極と電極パッドとを接合して、半導体素子を配線基板にいわゆるフェースダウンで実装するものである。
【０００３】
このようなフリップチップ実装において配線基板の電極パッドと半導体素子の突起電極とを接合して機械的かつ電気的に接続する方法には、様々な方法が用いられている。例えば図２（ａ）に側面図で示すように、半導体素子１の下面に形成された突起電極２の先端に例えば銀ペースト５を塗布して配線基板３の搭載部に形成された電極パッド４と当接させて載置した後、同図（ｂ）に同様の側面図で示すように、半導体素子１の上からツール６等により加熱加圧して突起電極２と電極パッド４とを銀ペースト５を介して接続する方法がある。
【０００４】
さらに、図３に斜視図で示すように、半導体素子１の突起電極２を金で形成し、配線基板３の搭載部に形成された電極パッド４も金で形成して、銀ペーストやはんだ材料を用いずに突起電極２と電極パッド４とを位置合わせして、半導体素子１上から突起電極２と電極パッド４とに超音波をかけることが可能なツール（図示せず）により超音波を印加して、超音波と加熱のみで接続する方法もある。この時、シリコン等の比較的強度のある半導体素子を実装していたことと、実装機のツールや基板の配置方法や装置の構造上の制約、ならびに半導体素子と基板との位置再現性のため、同図中に矢印で示した超音波をかける方向、すなわち超音波の振動方向11は、通常、半導体素子１の端面をなす、半導体素子１の製造過程における素子材料の劈開面の方向10（同図中に他の矢印で示した）と同じ方向となるように、すなわち超音波をその振動方向が半導体素子１の端面（劈開面）に対して平行または垂直になるようにしてかけるように設定される。
【０００５】
一方、マイクロ波やミリ波といった高周波帯で使用される半導体素子のフリップチップ実装において重要な点としては、半導体素子に対しては素子面に実装や封止のための樹脂を付着させず特性に悪影響を与えないことであり、その他、信頼性が良いこと、実装に要する時間が短いこと等が挙げられる。
【０００６】
そのような理由から、図３に示した実装方法、すなわち半導体素子１の突起電極２を金で形成し配線基板３の搭載部に形成された電極パッド４も金で形成して、銀ペーストやはんだ材料を用いずに超音波と加熱のみで突起電極２と電極パッド４とを接合する方法は、半導体素子１の特性に悪影響を与える樹脂を用いずに実装が可能であり、また実装に要する時間が短くてすむため、非常に有望な実装方法である。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のような従来の半導体素子の実装方法においては、半導体素子１に金等から成る突起電極２を搭載するためには、ワイヤボンディングの金ボールを半導体素子１の電極に付けてからそのワイヤを切断するという方法を用いることが一般的であるため、半導体素子１に超音波を印加する工程として、突起電極２の形成の時に半導体素子１の電極の数と同じだけの回数の超音波を印加する工程と、突起電極２を形成した半導体素子１を配線基板３に実装する時に大きな超音波エネルギーを印加する工程とが必要となる。
【０００８】
この時、突起電極２の形成の時に超音波をかける方向と、半導体素子１と配線基板を接続する時に超音波をかける方向は、前述の理由等から、それぞれ半導体素子１の端面となっている劈開面に対して超音波の振動方向が平行または垂直になるように設定されている。つまり、半導体素子１の素子材料の劈開面と同じ方向の振動の超音波をかけることとなっている。このために、突起電極２の形成の時にかける電極数分の回数の超音波エネルギーと、それよりもはるかに大きい、半導体素子１の突起電極２と配線基板３の電極パッド４とを接合する時にかける超音波エネルギーとが、それぞれ半導体素子１の劈開方向と同じ方向に与えられることとなり、それによって半導体素子１の素子材料にダメージが与えられる結果、半導体素子１を配線基板３に超音波エネルギーを用いてフリップチップ実装する際に半導体素子１が他の劈開方向に沿って割れてしまうことがあるという問題点があった。
【０００９】
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、超音波のエネルギーを用いて半導体素子を配線基板上にフリップチップ実装する際に半導体素子が割れてしまうという問題点を改善して、信頼性の高い半導体素子の実装方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子の実装方法は、隣り合う端面を構成する壁開面同士が直交する材料から成るとともに、端面が劈開面から成り、下面に複数の突起電極を有する半導体素子を、上面に前記突起電極に対応する複数の電極パッドを有する配線基板上に、前記突起電極を前記電極パッドにそれぞれ当接させて載置した後、前記半導体素子上から前記劈開面に対して 30〜60度方向の振動の超音波を印加して前記突起電極を前記電極パッドに接合させることを特徴とするものである。
【００１１】
【発明の実施の形態】
本発明の半導体素子の実装方法によれば、半導体素子の突起電極を配線基板上の電極パッドに位置合わせして、半導体素子をフェイスダウンにて超音波を用いて突起電極を電極パッドに接合する実装方法において、半導体素子上から印加する超音波を半導体素子の端面をなす劈開面に対して略30〜60度方向の振動の超音波としたことにより、半導体素子の劈開面と超音波の振動方向とが略30〜60度となって、超音波エネルギーが劈開面に対して斜めにかかることとなるために、従来の実装方法のように、突起電極形成時に電極数分の回数だけ印加される超音波エネルギーと、それよりもはるかに大きい半導体素子と配線基板とを接続する実装時の超音波エネルギーとが、いずれも半導体素子の劈開方向と同じ方向に与えられることとなって半導体素子に大きなダメージが与えられる場合と比較して、半導体素子の材料に与えるダメージを大幅に軽減することができる。その結果、半導体素子を配線基板に実装する時の超音波エネルギーが半導体素子に与えるダメージを少なくして半導体素子の割れ等の不具合発生を防止することができ、高い良品率で、かつ高い信頼性で半導体素子を実装することができる。
【００１２】
以下、図面に基づいて本発明を詳細に説明する。
【００１３】
図１は本発明の半導体素子の実装方法の実施の形態の一例を示す、図３と同様の斜視図である。図１において、１はその側面が劈開面から成る半導体素子、２は半導体素子１の下面に形成された複数の突起電極、３は絶縁基板に所定の回路配線が形成されて成る配線基板、４は配線基板の上面に半導体素子１の突起電極２にそれぞれ対応させて形成された複数の電極パッドである。図１では、各突起電極２をそれぞれ対応する電極パッド４に当接させて、半導体素子１を配線基板３上に載置した状態を示している。
【００１４】
また、10は半導体素子１の端面、すなわち素子材料の劈開面の方向を示す矢印であり、12は本発明の実装方法において突起電極２を電極パッド４に接合させる際に半導体素子１上から所定のツール（図示せず）により超音波をかける方向、すなわち印加する超音波の振動方向を示す矢印である。
【００１５】
そして、本発明の実装方法においては、この超音波の振動方向12を、半導体素子１の端面となっている劈開面の方向10に対して水平方向で見て略30〜60度の角度となるように設定して、超音波を印加するものである。
【００１６】
本発明によれば、このように半導体素子１上から劈開面の方向10に対して略30〜60度の振動方向12の超音波を印加して突起電極２を電極パッド４に接合させることから、半導体素子１の実装時に印加される大きな超音波エネルギーが半導体素子１の劈開方向と同じ方向に与えられることがなく、半導体素子１の素子材料に与えるダメージを大幅に軽減させることができるため、半導体素子１の割れ等の不具合を発生させることなく突起電極２を電極パッド４に接合させることができ、しかも、半導体素子１の特性に悪影響を与えるおそれのある樹脂を用いる必要もなく、信頼性の高い実装状態を提供することができるものとなる。また、実装時間も加熱加圧による実装に比べて短く、量産性に優れた実装方法である。
【００１７】
本発明の半導体素子の実装方法において、半導体素子１上から印加する超音波の振動方向12は、半導体素子１の劈開面の方向10に対して略30〜60度の方向に設定され、最適には略45度の方向に設定される。この振動方向12が劈開面の方向10に対して略30度を下回ると、あるいは略60度を上回ると、半導体素子１の劈開方向にかかる超音波エネルギーの成分が大きくなって、突起電極２を電極パッド４に接合するのに必要な超音波エネルギーを印加することにより半導体素子１の割れを発生させやすくなる傾向があり、高い良品率でかつ高い接続信頼性で半導体素子１を配線基板３上に実装することが困難となる傾向がある。
【００１８】
なお、超音波の振動方向12を半導体素子１の劈開面の方向10に対して略45度とした場合は、突起電極２を電極パッド４に接合させるために超音波を印加する際に、半導体素子１の劈開面の方向10にかかる超音波エネルギーの成分が従来の実装方法に対してほぼ70％程度にまで軽減させることができ、半導体素子１の割れの発生をほぼ皆無とすることができるとともに、良品率・接続信頼性および量産性に極めて優れた実装を行なうことができるものとなる。
【００１９】
本発明の半導体素子の実装方法において、半導体素子１には、単結晶材料で作製され劈開面での分割により各素子に切り分けられるもの、例えばガリウムひ素（ＧａＡｓ）等からなる半導体素子が好適に用いられる。
【００２０】
半導体素子１の下面に形成される突起電極２には、超音波により配線基板３に形成された電極パッド４の材質と接合する様な性質で、突起電極２として形成可能なもの、例えば金やアルミニウム等が好適に用いられる。
【００２１】
配線基板３にはセラミック多層配線基板や有機絶縁材料を用いた多層配線基板・厚膜配線基板と薄膜配線基板とを組み合わせたもの等の各種の配線基板や半導体素子収納用パッケージ等の、絶縁基板あるいは絶縁基体に所定の回路配線が形成されて成るものであり、半導体素子１の実装用基板として用いられるものである。
【００２２】
配線基板３の上面に半導体素子１の突起電極２にそれぞれ対応させて形成される電極パッド４には、半導体素子１に形成した突起電極２が超音波により接合する様な性質のもの、例えば金・銀・アルミニウム等の電極配線材料が好適に用いられる。これらは、突起電極２の材料と配線基板３の電極パッド４の材料との組合せにより選択し決定する必要がある。
【００２３】
【実施例】
次に、本発明の半導体装置の実装方法について具体例を説明する。
【００２４】
まず、配線基板として厚さ0.2ｍｍのセラミック基板を用い、この基板上の半導体素子搭載部分に、半導体素子の下面に形成された突起電極と対向する位置に膜厚５μｍの金から成る電極パッドを設けた。また、電極パッドの他に同じく膜厚５μｍの金から成るバイアス配線および高周波信号伝送用のＲＦ配線も設けた。一方、半導体素子は、素子材料が厚さ0.1ｍｍのＧａＡｓ単結晶であり、その下面に直径が60μｍの金から成る複数の突起電極が形成されたものを用意した。
【００２５】
そして、この半導体素子と配線基板とを用い、基板を200℃に加熱しながら、半導体素子を位置合わせして各突起電極を対応する電極パッドに当接させ、超音波をその振動方向が半導体素子の劈開面である端面に対して略45度になるようにして印加することにより、突起電極を電極パッドに接合して半導体素子をフリップチップ実装し、本発明の半導体素子の実装方法による実装試料Ａを作製した。
【００２６】
また、比較例として、上記と同じ半導体素子と配線基板を用いて、超音波をその振動方向が半導体素子の劈開面である端面のうち長辺に対して垂直になるようにして印加することにより、従来の半導体素子の実装方法による実装試料Ｂを作製した。
【００２７】
さらに、同様に上記と同じ半導体素子と配線基板を用いて、超音波をその振動方向が半導体素子の劈開面である端面のうち長辺に対して水平（平行）になるようにして印加することにより、従来の半導体素子の実装方法による実装試料Ｃも作製した。
【００２８】
そして、これら各実装試料Ａ・ＢおよびＣについて、実装後の半導体素子の割れの発生と超音波強度との関係を調べた。この結果を表１に示す。
【００２９】
【表１】
【００３０】
表１は、印加した超音波の振動の方向毎に、超音波強度と半導体素子の割れの発生との関係を示すものであり、３段階の超音波強度について、それぞれの試料において半導体素子の割れが無かった場合を○で、割れが発生した場合を×で示している。この結果より分かるように、超音波方向の違いで半導体素子が割れた場合と、正常に実装できた場合の差が生じており、本発明の実装方法による実装試料Ａによれば、従来の実装方法による試料ＢおよびＣに比べて、割れの発生が無く、半導体素子に対する超音波エネルギーによるダメージを十分に軽減できている。
【００３１】
なお、試料Ａにおいては、いずれの超音波強度による突起電極と電極パッドとの接合強度も、従来の実装方法と同等程度の十分な強度であった。
【００３２】
また、試料Ａに対して超音波の振動方向を半導体素子の端面に対して略30度から略60度の範囲で設定して同様に実装し評価したところ、いずれも素子の割れは無く、十分な接合強度を有する実装状態であった。さらに、超音波の振動方向を半導体素子の端面に対して20度および70度に設定して同様に実装し評価したところ、超音波強度が大の場合に半導体素子の割れが発生しやすくなる傾向が見られた。
【００３３】
これにより、本発明の半導体素子の実装方法によれば、高い良品率で、かつ高い接続信頼性を有する半導体素子の実装が可能となることが確認できた。
【００３４】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、半導体素子に超音波を印加して突起電極を電極パッドに接合する際に、より良好な接合状態を得るために加熱を併用してもよいことは言うまでもない。また、突起電極の形成方法としてワイヤボンディングによるボールを用いず、メッキ法や印刷法等を用いてもよい。
【００３５】
【発明の効果】
本発明の半導体素子の実装方法によれば、隣り合う端面を構成する壁開面同士が直交する材料から成るとともに、端面が劈開面から成り、下面に複数の突起電極を有する半導体素子を、上面に前記突起電極に対応する複数の電極パッドを有する配線基板上に、前記突起電極を前記電極パッドにそれぞれ当接させて載置した後、前記半導体素子上から前記劈開面に対して 30〜60度方向の振動の超音波を印加して前記突起電極を前記電極パッドに接合させることから、半導体素子の劈開面と超音波の振動方向とが 30〜60度となって超音波エネルギーが劈開面に対して斜めにかかることとなるために、半導体素子と配線基板とを接続する実装時の大きな超音波エネルギーが半導体素子の素子材料に与えるダメージを大幅に軽減することができ、その結果、半導体素子の割れ等の不具合発生を防止することができ、高い良品率で、かつ高い信頼性で半導体素子を実装することができた。
【００３６】
また、半導体素子の特性に悪影響を与えるおそれのある樹脂を用いる必要もなく、信頼性の高い実装状態を提供することができ、実装時間も加熱加圧による実装に比べて短く、量産性にも優れている。
【００３７】
以上により、本発明によれば、超音波のエネルギーを用いて半導体素子を配線基板上にフリップチップ実装する際に半導体素子が割れてしまうという問題点を改善して、信頼性の高い半導体素子の実装方法を提供することができた。
【図面の簡単な説明】
【図１】本発明の半導体素子の実装方法の実施の形態の一例を示す斜視図である。
【図２】（ａ）および（ｂ）は、それぞれ半導体素子のフリップチップ実装の工程を説明するための側面図である。
【図３】従来の半導体素子の実装方法の例を示す斜視図である。
【符号の説明】
１・・・半導体素子
２・・・突起電極
３・・・配線基板
４・・・電極パッド
10・・・半導体素子１の劈開面の方向
12・・・超音波の振動の方向
【発明の属する技術分野】
本発明は情報通信分野や半導体分野等において半導体素子を回路基板や半導体素子収納用パッケージ等の配線基板にいわゆるフリップチップ実装法により実装するのに好適な、実装の際の信頼性と歩留まりを改善した半導体素子の実装方法に関するものである。
【０００２】
【従来の技術】
近年、回路基板や半導体素子収納用パッケージ等の配線基板に半導体素子を搭載実装する方法として、いわゆるフリップチップ実装する方法が多用されるようになっている。この方法は、一般的には、半導体素子の実装面側の電極上に金やはんだ材料等によって突起電極を設け、一方この半導体素子が搭載される配線基板にはその突起電極に対向する位置に電極パッドを設けておき、半導体素子の突起電極と配線基板の電極パッドとを位置合わせして半導体素子を載置した後に加熱加圧することにより、または超音波エネルギーを用いることにより突起電極と電極パッドとを接合して、半導体素子を配線基板にいわゆるフェースダウンで実装するものである。
【０００３】
このようなフリップチップ実装において配線基板の電極パッドと半導体素子の突起電極とを接合して機械的かつ電気的に接続する方法には、様々な方法が用いられている。例えば図２（ａ）に側面図で示すように、半導体素子１の下面に形成された突起電極２の先端に例えば銀ペースト５を塗布して配線基板３の搭載部に形成された電極パッド４と当接させて載置した後、同図（ｂ）に同様の側面図で示すように、半導体素子１の上からツール６等により加熱加圧して突起電極２と電極パッド４とを銀ペースト５を介して接続する方法がある。
【０００４】
さらに、図３に斜視図で示すように、半導体素子１の突起電極２を金で形成し、配線基板３の搭載部に形成された電極パッド４も金で形成して、銀ペーストやはんだ材料を用いずに突起電極２と電極パッド４とを位置合わせして、半導体素子１上から突起電極２と電極パッド４とに超音波をかけることが可能なツール（図示せず）により超音波を印加して、超音波と加熱のみで接続する方法もある。この時、シリコン等の比較的強度のある半導体素子を実装していたことと、実装機のツールや基板の配置方法や装置の構造上の制約、ならびに半導体素子と基板との位置再現性のため、同図中に矢印で示した超音波をかける方向、すなわち超音波の振動方向11は、通常、半導体素子１の端面をなす、半導体素子１の製造過程における素子材料の劈開面の方向10（同図中に他の矢印で示した）と同じ方向となるように、すなわち超音波をその振動方向が半導体素子１の端面（劈開面）に対して平行または垂直になるようにしてかけるように設定される。
【０００５】
一方、マイクロ波やミリ波といった高周波帯で使用される半導体素子のフリップチップ実装において重要な点としては、半導体素子に対しては素子面に実装や封止のための樹脂を付着させず特性に悪影響を与えないことであり、その他、信頼性が良いこと、実装に要する時間が短いこと等が挙げられる。
【０００６】
そのような理由から、図３に示した実装方法、すなわち半導体素子１の突起電極２を金で形成し配線基板３の搭載部に形成された電極パッド４も金で形成して、銀ペーストやはんだ材料を用いずに超音波と加熱のみで突起電極２と電極パッド４とを接合する方法は、半導体素子１の特性に悪影響を与える樹脂を用いずに実装が可能であり、また実装に要する時間が短くてすむため、非常に有望な実装方法である。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のような従来の半導体素子の実装方法においては、半導体素子１に金等から成る突起電極２を搭載するためには、ワイヤボンディングの金ボールを半導体素子１の電極に付けてからそのワイヤを切断するという方法を用いることが一般的であるため、半導体素子１に超音波を印加する工程として、突起電極２の形成の時に半導体素子１の電極の数と同じだけの回数の超音波を印加する工程と、突起電極２を形成した半導体素子１を配線基板３に実装する時に大きな超音波エネルギーを印加する工程とが必要となる。
【０００８】
この時、突起電極２の形成の時に超音波をかける方向と、半導体素子１と配線基板を接続する時に超音波をかける方向は、前述の理由等から、それぞれ半導体素子１の端面となっている劈開面に対して超音波の振動方向が平行または垂直になるように設定されている。つまり、半導体素子１の素子材料の劈開面と同じ方向の振動の超音波をかけることとなっている。このために、突起電極２の形成の時にかける電極数分の回数の超音波エネルギーと、それよりもはるかに大きい、半導体素子１の突起電極２と配線基板３の電極パッド４とを接合する時にかける超音波エネルギーとが、それぞれ半導体素子１の劈開方向と同じ方向に与えられることとなり、それによって半導体素子１の素子材料にダメージが与えられる結果、半導体素子１を配線基板３に超音波エネルギーを用いてフリップチップ実装する際に半導体素子１が他の劈開方向に沿って割れてしまうことがあるという問題点があった。
【０００９】
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、超音波のエネルギーを用いて半導体素子を配線基板上にフリップチップ実装する際に半導体素子が割れてしまうという問題点を改善して、信頼性の高い半導体素子の実装方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子の実装方法は、隣り合う端面を構成する壁開面同士が直交する材料から成るとともに、端面が劈開面から成り、下面に複数の突起電極を有する半導体素子を、上面に前記突起電極に対応する複数の電極パッドを有する配線基板上に、前記突起電極を前記電極パッドにそれぞれ当接させて載置した後、前記半導体素子上から前記劈開面に対して 30〜60度方向の振動の超音波を印加して前記突起電極を前記電極パッドに接合させることを特徴とするものである。
【００１１】
【発明の実施の形態】
本発明の半導体素子の実装方法によれば、半導体素子の突起電極を配線基板上の電極パッドに位置合わせして、半導体素子をフェイスダウンにて超音波を用いて突起電極を電極パッドに接合する実装方法において、半導体素子上から印加する超音波を半導体素子の端面をなす劈開面に対して略30〜60度方向の振動の超音波としたことにより、半導体素子の劈開面と超音波の振動方向とが略30〜60度となって、超音波エネルギーが劈開面に対して斜めにかかることとなるために、従来の実装方法のように、突起電極形成時に電極数分の回数だけ印加される超音波エネルギーと、それよりもはるかに大きい半導体素子と配線基板とを接続する実装時の超音波エネルギーとが、いずれも半導体素子の劈開方向と同じ方向に与えられることとなって半導体素子に大きなダメージが与えられる場合と比較して、半導体素子の材料に与えるダメージを大幅に軽減することができる。その結果、半導体素子を配線基板に実装する時の超音波エネルギーが半導体素子に与えるダメージを少なくして半導体素子の割れ等の不具合発生を防止することができ、高い良品率で、かつ高い信頼性で半導体素子を実装することができる。
【００１２】
以下、図面に基づいて本発明を詳細に説明する。
【００１３】
図１は本発明の半導体素子の実装方法の実施の形態の一例を示す、図３と同様の斜視図である。図１において、１はその側面が劈開面から成る半導体素子、２は半導体素子１の下面に形成された複数の突起電極、３は絶縁基板に所定の回路配線が形成されて成る配線基板、４は配線基板の上面に半導体素子１の突起電極２にそれぞれ対応させて形成された複数の電極パッドである。図１では、各突起電極２をそれぞれ対応する電極パッド４に当接させて、半導体素子１を配線基板３上に載置した状態を示している。
【００１４】
また、10は半導体素子１の端面、すなわち素子材料の劈開面の方向を示す矢印であり、12は本発明の実装方法において突起電極２を電極パッド４に接合させる際に半導体素子１上から所定のツール（図示せず）により超音波をかける方向、すなわち印加する超音波の振動方向を示す矢印である。
【００１５】
そして、本発明の実装方法においては、この超音波の振動方向12を、半導体素子１の端面となっている劈開面の方向10に対して水平方向で見て略30〜60度の角度となるように設定して、超音波を印加するものである。
【００１６】
本発明によれば、このように半導体素子１上から劈開面の方向10に対して略30〜60度の振動方向12の超音波を印加して突起電極２を電極パッド４に接合させることから、半導体素子１の実装時に印加される大きな超音波エネルギーが半導体素子１の劈開方向と同じ方向に与えられることがなく、半導体素子１の素子材料に与えるダメージを大幅に軽減させることができるため、半導体素子１の割れ等の不具合を発生させることなく突起電極２を電極パッド４に接合させることができ、しかも、半導体素子１の特性に悪影響を与えるおそれのある樹脂を用いる必要もなく、信頼性の高い実装状態を提供することができるものとなる。また、実装時間も加熱加圧による実装に比べて短く、量産性に優れた実装方法である。
【００１７】
本発明の半導体素子の実装方法において、半導体素子１上から印加する超音波の振動方向12は、半導体素子１の劈開面の方向10に対して略30〜60度の方向に設定され、最適には略45度の方向に設定される。この振動方向12が劈開面の方向10に対して略30度を下回ると、あるいは略60度を上回ると、半導体素子１の劈開方向にかかる超音波エネルギーの成分が大きくなって、突起電極２を電極パッド４に接合するのに必要な超音波エネルギーを印加することにより半導体素子１の割れを発生させやすくなる傾向があり、高い良品率でかつ高い接続信頼性で半導体素子１を配線基板３上に実装することが困難となる傾向がある。
【００１８】
なお、超音波の振動方向12を半導体素子１の劈開面の方向10に対して略45度とした場合は、突起電極２を電極パッド４に接合させるために超音波を印加する際に、半導体素子１の劈開面の方向10にかかる超音波エネルギーの成分が従来の実装方法に対してほぼ70％程度にまで軽減させることができ、半導体素子１の割れの発生をほぼ皆無とすることができるとともに、良品率・接続信頼性および量産性に極めて優れた実装を行なうことができるものとなる。
【００１９】
本発明の半導体素子の実装方法において、半導体素子１には、単結晶材料で作製され劈開面での分割により各素子に切り分けられるもの、例えばガリウムひ素（ＧａＡｓ）等からなる半導体素子が好適に用いられる。
【００２０】
半導体素子１の下面に形成される突起電極２には、超音波により配線基板３に形成された電極パッド４の材質と接合する様な性質で、突起電極２として形成可能なもの、例えば金やアルミニウム等が好適に用いられる。
【００２１】
配線基板３にはセラミック多層配線基板や有機絶縁材料を用いた多層配線基板・厚膜配線基板と薄膜配線基板とを組み合わせたもの等の各種の配線基板や半導体素子収納用パッケージ等の、絶縁基板あるいは絶縁基体に所定の回路配線が形成されて成るものであり、半導体素子１の実装用基板として用いられるものである。
【００２２】
配線基板３の上面に半導体素子１の突起電極２にそれぞれ対応させて形成される電極パッド４には、半導体素子１に形成した突起電極２が超音波により接合する様な性質のもの、例えば金・銀・アルミニウム等の電極配線材料が好適に用いられる。これらは、突起電極２の材料と配線基板３の電極パッド４の材料との組合せにより選択し決定する必要がある。
【００２３】
【実施例】
次に、本発明の半導体装置の実装方法について具体例を説明する。
【００２４】
まず、配線基板として厚さ0.2ｍｍのセラミック基板を用い、この基板上の半導体素子搭載部分に、半導体素子の下面に形成された突起電極と対向する位置に膜厚５μｍの金から成る電極パッドを設けた。また、電極パッドの他に同じく膜厚５μｍの金から成るバイアス配線および高周波信号伝送用のＲＦ配線も設けた。一方、半導体素子は、素子材料が厚さ0.1ｍｍのＧａＡｓ単結晶であり、その下面に直径が60μｍの金から成る複数の突起電極が形成されたものを用意した。
【００２５】
そして、この半導体素子と配線基板とを用い、基板を200℃に加熱しながら、半導体素子を位置合わせして各突起電極を対応する電極パッドに当接させ、超音波をその振動方向が半導体素子の劈開面である端面に対して略45度になるようにして印加することにより、突起電極を電極パッドに接合して半導体素子をフリップチップ実装し、本発明の半導体素子の実装方法による実装試料Ａを作製した。
【００２６】
また、比較例として、上記と同じ半導体素子と配線基板を用いて、超音波をその振動方向が半導体素子の劈開面である端面のうち長辺に対して垂直になるようにして印加することにより、従来の半導体素子の実装方法による実装試料Ｂを作製した。
【００２７】
さらに、同様に上記と同じ半導体素子と配線基板を用いて、超音波をその振動方向が半導体素子の劈開面である端面のうち長辺に対して水平（平行）になるようにして印加することにより、従来の半導体素子の実装方法による実装試料Ｃも作製した。
【００２８】
そして、これら各実装試料Ａ・ＢおよびＣについて、実装後の半導体素子の割れの発生と超音波強度との関係を調べた。この結果を表１に示す。
【００２９】
【表１】
表１は、印加した超音波の振動の方向毎に、超音波強度と半導体素子の割れの発生との関係を示すものであり、３段階の超音波強度について、それぞれの試料において半導体素子の割れが無かった場合を○で、割れが発生した場合を×で示している。この結果より分かるように、超音波方向の違いで半導体素子が割れた場合と、正常に実装できた場合の差が生じており、本発明の実装方法による実装試料Ａによれば、従来の実装方法による試料ＢおよびＣに比べて、割れの発生が無く、半導体素子に対する超音波エネルギーによるダメージを十分に軽減できている。
【００３１】
なお、試料Ａにおいては、いずれの超音波強度による突起電極と電極パッドとの接合強度も、従来の実装方法と同等程度の十分な強度であった。
【００３２】
また、試料Ａに対して超音波の振動方向を半導体素子の端面に対して略30度から略60度の範囲で設定して同様に実装し評価したところ、いずれも素子の割れは無く、十分な接合強度を有する実装状態であった。さらに、超音波の振動方向を半導体素子の端面に対して20度および70度に設定して同様に実装し評価したところ、超音波強度が大の場合に半導体素子の割れが発生しやすくなる傾向が見られた。
【００３３】
これにより、本発明の半導体素子の実装方法によれば、高い良品率で、かつ高い接続信頼性を有する半導体素子の実装が可能となることが確認できた。
【００３４】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、半導体素子に超音波を印加して突起電極を電極パッドに接合する際に、より良好な接合状態を得るために加熱を併用してもよいことは言うまでもない。また、突起電極の形成方法としてワイヤボンディングによるボールを用いず、メッキ法や印刷法等を用いてもよい。
【００３５】
【発明の効果】
本発明の半導体素子の実装方法によれば、隣り合う端面を構成する壁開面同士が直交する材料から成るとともに、端面が劈開面から成り、下面に複数の突起電極を有する半導体素子を、上面に前記突起電極に対応する複数の電極パッドを有する配線基板上に、前記突起電極を前記電極パッドにそれぞれ当接させて載置した後、前記半導体素子上から前記劈開面に対して 30〜60度方向の振動の超音波を印加して前記突起電極を前記電極パッドに接合させることから、半導体素子の劈開面と超音波の振動方向とが 30〜60度となって超音波エネルギーが劈開面に対して斜めにかかることとなるために、半導体素子と配線基板とを接続する実装時の大きな超音波エネルギーが半導体素子の素子材料に与えるダメージを大幅に軽減することができ、その結果、半導体素子の割れ等の不具合発生を防止することができ、高い良品率で、かつ高い信頼性で半導体素子を実装することができた。
【００３６】
また、半導体素子の特性に悪影響を与えるおそれのある樹脂を用いる必要もなく、信頼性の高い実装状態を提供することができ、実装時間も加熱加圧による実装に比べて短く、量産性にも優れている。
【００３７】
以上により、本発明によれば、超音波のエネルギーを用いて半導体素子を配線基板上にフリップチップ実装する際に半導体素子が割れてしまうという問題点を改善して、信頼性の高い半導体素子の実装方法を提供することができた。
【図面の簡単な説明】
【図１】本発明の半導体素子の実装方法の実施の形態の一例を示す斜視図である。
【図２】（ａ）および（ｂ）は、それぞれ半導体素子のフリップチップ実装の工程を説明するための側面図である。
【図３】従来の半導体素子の実装方法の例を示す斜視図である。
【符号の説明】
１・・・半導体素子
２・・・突起電極
３・・・配線基板
４・・・電極パッド
10・・・半導体素子１の劈開面の方向
12・・・超音波の振動の方向
Claims (1)
- 隣り合う端面を構成する壁開面同士が直交する材料から成るとともに、端面が劈開面から成り、下面に複数の突起電極を有する半導体素子を、上面に前記突起電極に対応する複数の電極パッドを有する配線基板上に、前記突起電極を前記電極パッドにそれぞれ当接させて載置した後、前記半導体素子上から前記劈開面に対して３０〜６０度方向の振動の超音波を印加して前記突起電極を前記電極パッドに接合させることを特徴とする半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30379699A JP4203193B2 (ja) | 1999-10-26 | 1999-10-26 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30379699A JP4203193B2 (ja) | 1999-10-26 | 1999-10-26 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127104A JP2001127104A (ja) | 2001-05-11 |
| JP4203193B2 true JP4203193B2 (ja) | 2008-12-24 |
Family
ID=17925412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30379699A Expired - Fee Related JP4203193B2 (ja) | 1999-10-26 | 1999-10-26 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4203193B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308141A (ja) * | 2000-02-18 | 2001-11-02 | Sony Corp | 電子回路装置の製造方法 |
-
1999
- 1999-10-26 JP JP30379699A patent/JP4203193B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001127104A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100390989C (zh) | 电路装置及其制造方法 | |
| KR100604334B1 (ko) | 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법 | |
| CN100423258C (zh) | 半导体器件及其制造方法 | |
| JP3503133B2 (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
| KR100686315B1 (ko) | 전자 회로 장치의 제조 방법 | |
| US6460591B1 (en) | Ultrasonic bonding method and ultrasonic bonding apparatus | |
| JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
| JPS63119552A (ja) | Ｌｓｉチツプ | |
| JP3794792B2 (ja) | 回路基板 | |
| KR100378919B1 (ko) | 범프 전극을 갖는 탄성 표면파 장치 및 그 장치의 제조방법 | |
| EP1369911A1 (en) | Method of manufacturing semiconductor device | |
| JP4572465B2 (ja) | 電子部品装置の製造方法 | |
| JP4203193B2 (ja) | 半導体素子の実装方法 | |
| JP3520410B2 (ja) | 電子部品の実装方法 | |
| JP3132458B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP2001210672A (ja) | 半導体素子の実装方法 | |
| JP2002016168A (ja) | 実装用基板およびそれを用いた半導体モジュール | |
| JP3594771B2 (ja) | 半導体装置の実装構造 | |
| JP4540216B2 (ja) | 半導体モジュールの製造方法 | |
| JP2002299374A (ja) | 半導体装置及びその製造方法 | |
| JP2762705B2 (ja) | 半導体装置実装用回路基板の構造 | |
| JPH09298218A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11224888A (ja) | 半導体装置およびその製造方法 | |
| JPH0878475A (ja) | 半導体チップの実装方法 | |
| JP2003282628A (ja) | ベアチップ搭載部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081010 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |