JP4183859B2

JP4183859B2 - 半導体基板試験装置

Info

Publication number: JP4183859B2
Application number: JP24890599A
Authority: JP
Inventors: 進近藤
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1999-09-02
Filing date: 1999-09-02
Publication date: 2008-11-19
Anticipated expiration: 2019-09-02
Also published as: DE10043193A1; DE10043193B4; KR20010050313A; KR100478261B1; JP2001077160A; TW541430B

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路素子などが造り込まれた半導体基板（以下、代表的にウェハと称する。）をテストするための半導体基板試験装置に関し、特にテスタ本体から送出されるテスト信号の波形を高精度で測定できる半導体基板試験装置に関する。
【０００２】
【従来の技術】
半導体集積回路素子は、シリコンウェハやガラスプレートなどの基板に多数個造り込まれたのち、ダイシング、ワイヤボンディングおよびパッケージングなどの諸工程を経て電子部品として完成する。このようなＩＣデバイスは、出荷前に動作テストが行われるが、こうしたテストは、完成品の状態でもウェハ状態でも行われる。
【０００３】
特に近年においては、半導体製造技術の進展にともなって、ボールグリッドアレイ（ＢＧＡ：Ball Grid Aray）型ＩＣデバイスのようなチップサイズパッケージ（ＣＳＰ:Chip Size Package）を採用したデバイスが広く普及しており、この種のＩＣデバイスでは、ウェハの状態でパッケージングを行い、その後にダイシングが行われる。したがって、デバイスの動作テストをウェハ状態で行うことが少なくない。
【０００４】
ウェハ状態のＩＣデバイスをテストする半導体基板試験装置としては、たとえば実開平５−１５４３１号公報に開示されたものが知られている。この種の半導体基板試験装置では、ウェハチャックに被試験物であるウェハを真空吸着し、プローブカードに設けられたニードル（針状接点）をウェハに造り込まれた接点に接触させることで試験が行われる。
【０００５】
【発明が解決しようとする課題】
ところで、ＩＣデバイスの動作テストにあたっては、テスタ本体からテストヘッドを介してＩＣデバイスの各接点に１種またはそれ以上の所定のテスト信号が送出される。たとえば、図４に示すようなテスト信号ａとテスト信号ｂが送出される。このような異種のテスト信号ａ，ｂの位相がずれていると、高いクロック周波数でのデバイス試験ができなくなるので、実際のテストを行う前に同図に示すようなテスト信号の波形を観測し、これにより両テスト信号の位相補正を行うのが一般的である。
【０００６】
ハンドラと称される、完成品であるＩＣデバイスを試験対象とする試験装置において、一般的な位相補正は、テストヘッドのコンタクトピンに波形観測用のオシロスコープを接続することにより行われるが、テストヘッドのコンタクトピンと接地点（アース，ＧＮＤ）とが離れすぎると、オシロスコープに出力される波形にノイズ等が混入し、正確な波形を得ることができない。たとえば、図５に示すように正規の波形ｘに対して、波形ｙや波形ｚのような波形が観測される。このため、コンタクトピンの近傍に接地点があればそれが用いられ、近くに接地点がないときは別途接地パッドを設けたりしていた。
【０００７】
しかしながら、ウェハを試験対象とする半導体基板試験装置では、ハンドラのコンタクトピンに相当するニードルが、１５０μｍといった狭い間隔で並んでいるため、ニードルの近傍に接地点を設けることはきわめて困難であった。
【０００８】
このため、比較的広間隔で配置されたプローブカードの配線パターン部を用いるなどして、テスト信号の波形を観測していたが、この方法ではウェハのデバイスの接点に入力されるテスト信号そのものを観測している訳ではく、そこから離れた接点を入力部としてテスト信号の波形を計測しているので、得られる波形の正確性に問題があった。
【０００９】
【課題を解決するための手段】
本発明は、テスタ本体から送出されるテスト信号の波形等の信号特性を高精度で測定できる半導体基板試験装置を提供することを目的とする。
【００１０】
（１）本発明の第１の観点によれば、半導体基板に形成されたデバイス部に複数のテスト信号を送出してテストを行い、その結果に応じて前記デバイス部の良否を判別する半導体基板試験装置であって、前記デバイス部に電気的に接触する複数の第１針状接点と、この第１針状接点の近傍に設けられた接地部とが一主面に設けられ、テストヘッド基板に電気的に接続されるプローブカードと、前記第１針状接点に電気的に接触する接触部と、前記接地部に電気的に接触する第２針状接点とが一主面に設けられた測定用チップと、を備えた半導体基板試験装置が提供される。
【００１１】
本発明において、前記測定用チップは、前記プローブカードの前記第１針状接点および接地部の配列に応じて、一又はそれ以上の対をなす第２針状接点および接触部を有することがより好ましい。
【００１２】
また本発明において、前記測定用チップを前記プローブカードの第１針状接点および接地部に対して移動させる測定用チップステージをさらに備えることがより好ましい。
【００１３】
さらに本発明において、前記半導体基板を保持して前記プローブカードの第１針状接点に前記デバイス部を接触させる基板ステージをさらに備え、前記測定用チップが前記基板ステージに設けられていることがより好ましい。
【００１４】
本発明において、前記測定用チップの出力端子に接続され、前記テスト信号の特性を出力する信号特性測定装置をさらに備えることもできる。
【００１５】
本発明における前記テスト信号の特性は、特に限定はされないが、たとえばテスト信号の信号波形を挙げることができる。
【００１６】
（２）本発明の第２の観点によれば、半導体基板試験装置のテストヘッド基板に電気的に接続され、半導体基板のデバイス部に電気的に接触する複数の針状接点が一主面に設けられた半導体基板試験装置用プローブカードであって、前記針状接点の近傍に接地部が設けられている半導体基板試験装置用プローブカードが提供される。
【００１７】
本発明において、前記接地部は、一つの針状接点に対して一つの接地部を設けても、あるいは複数の針状接点に共通して設けることも可能である。
【００１８】
（３）本発明の第３の観点によれば、半導体基板試験装置用プローブカードに設けられた第１針状接点に電気的に接触する接地部と、前記第１針状接点の近傍に設けられた接地部に電気的に接触する第２針状接点とを備えた半導体基板試験装置の測定用チップが提供される。
【００１９】
（４）本発明の第４の観点によれば、半導体基板に形成されたデバイス部に複数のテスト信号を送出してテストを行い、その結果に応じて前記デバイス部の良否を判別する半導体基板試験装置の、前記テスト信号の特性を測定する方法であって、前記半導体基板試験装置は前記デバイス部にテスト信号を送信する針状接点と、前記針状接点の近傍に設けられた接地部とを有し、これら針状接点及び接地部を入力部として前記テスト信号の特性を測定する半導体基板試験装置におけるテスト信号特性の測定方法が提供される。
【００２０】
本発明において、前記テスト信号の特性は、特に限定はされないが、たとえばテスト信号の信号波形を挙げることができる。
【００２２】
【作用】
上記発明では、試験対象であるウェハやガラス基板などの半導体基板を試験する前あるいは試験途中において、測定用チップの第２針状接点をプローブカードの接地部に、測定用チップの接触部をプローブカードの第１針状接点にそれぞれ接触させ、この状態でテスト信号を送出する。測定用チップの第２針状接点および接触部には、試験対象である半導体基板のデバイス部に入力されるのとほぼ同等のテスト信号が入力され、これがオシロスコープなどの信号特性測定装置に出力される。したがって、実際のテストと同等の電気的環境でテスト信号の特性を測定することができ、測定結果の信頼性が著しく高くなる。また、本発明ではプローブカードの第１針状接点の近傍に接地部が設けられているので、接地部から測定用チップを介して得られるテスト信号にノイズ等が混入するおそれもきわめて小さい。
【００２３】
こうした測定は、プローブカードの第１針状接点毎又は幾つかのグループ（対）毎に行われ、そのために測定用チップを各第１針状接点に移動させる。測定用チップに多数対の第２針状接点および接触部を設けておけば、多数の第１針状接点それぞれに送出されるテスト信号を一度に測定することができ、全ての第１針状接点に対する測定時間を短縮することができる。逆に、測定用チップに一対又は少数の対の第２針状接点および接触部を設けた場合には、オシロスコープなどの信号特性測定装置に対するケーブルが簡素なもので足りる。
【００２４】
また、測定用チップを半導体基板の基板ステージに設けることで、測定用チップの移動を基板ステージで行うことができ、測定用チップ専用のステージ装置が不要となって、コスト的にもスペース的にも有利になる。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明の半導体基板試験装置を示す全体図、
図２は、図１の半導体基板試験装置の要部を示す断面図、
図３は、図１のプローブカードを示す平面図である。なお、図３において、測定用チップを２つ示しているが、右側の測定用チップ３５は左側の測定用チップを裏返して示した図である。
【００２６】
図１に示すように、本実施形態の半導体基板試験装置１は、テスト信号を出力しテストを実行するテスタ本体１０と、このテスタ本体１０にケーブルなどを介して接続されたテストヘッド２０と、被試験物であるウェハＷが供給され、当該ウェハＷに造り込まれた複数のデバイス部をテストヘッド２０のニードル（針状接点）に接触させるように逐次移動させるプローバ３０とを備えている。
【００２７】
プローバ３０において、被試験物であるウェハＷは、１枚のウェハに多数の半導体回路（デバイス部）が集積されたものであり、テストを行う場合にはウェハチャック（図示を省略する。）に真空吸着され、高精度に位置出しされた状態で保持される。このため、ウェハチャックはウェハステージ３１に設けられ、このウェハステージ３１は、ベースプレート３２に対して同図に示すＸＹ平面内を高精度で移動可能とされ、またウェハステージ３１全体又はウェハチャックのみがＺ軸方向に昇降可能とされている。
【００２８】
なお、図示は省略するが、ウェハＷに所定の温度を印加して高温テストを実行する場合には、ウェハチャックに内装されたヒータを介してウェハＷが加熱されるようになっている。
【００２９】
また、本実施形態のプローバ３０には、ウェハステージ３１上部にカードホルダ３３が設けられ、ここにプローブカード３４が保持されている。本例のプローブカード３４は、セラミックス又はシリコンからなる、矩形状に形成された基板３４１を有し、その一主面（図１，２において下面、図３において表面）に、複数本のニードル３４２（本発明の第１針状接点に相当する。）が設けられ、図３に示すように複数列に並んで配置されてなる。また、基板３４１の同じ主面には、アースに接続される接地部３４３のパターンがニードル３４２の列の間に形成されている。
【００３０】
ニードル３４２は、ウェハＷに集積形成された１個のデバイス部の端子（ワイヤボンディングする前の状態の接点）に接触するように、たとえば直立して設けられ、上述したウェハステージ３１をＸＹＺ空間内で逐次移動させることにより試験を行うべきデバイス部の各端子に接触することができる。
【００３１】
また、本実施形態のプローブカード３４は、基板３４１の反対側の主面（図１および図２では上面、図３では裏面）に、ゼロ挿抜力コネクタ等からなるコネクタの一方３４４が実装されている。
【００３２】
なお、ゼロ挿抜力コネクタ（Zero Insersion Force Connector）とは、後述するテストヘッド２０側に設けられた他方のゼロ挿抜力コネクタ２２１と互いに挿抜する際に、挿抜方向（本例では上下方向）に力を加える必要がないタイプのコネクタをいい、たとえばコネクタ内に長手方向に組み込まれているレールをシリンダにより前後に駆動させて、レールと係合しているカムを上下させ、そのカムの上下によりピンコンタクトを挟むソケットコンタクトの間隔を狭めたり広げたりする方式、あるいはその他の方式のものを用いることができる。
【００３３】
各ニードル３４２とゼロ挿抜力コネクタ３４４の各接点とは、プローブカード３４の基板３４１に形成された配線パターンやスルーホール（何れも図示を省略する。）により電気的に接続されている。
【００３４】
なお、本発明の半導体基板試験装置では、プローブカード３４とテストヘッド２０とを電気的に接続する手段は上述したゼロ挿抜力コネクタにのみ限定されることはなく、他の種類のコネクタや接続端子であっても何ら問題はない。
【００３５】
一方、ウェハステージ３１の上部には、半導体基板試験装置１のテストヘッド２０が位置し、図示は省略するがここにパフォーマンスボードなどの各種基板が設けられている。このテストヘッド２０の最下面には、図１および図２に示すようにトップパネル２１が固定されており、さらにこのトップパネル２１の下面にコンタクトリング２２が固定されている。また、このコンタクトリング２２には、上述したゼロ挿抜力コネクタの他方２２１が固定されている。図２の断面図にこのゼロ挿抜力コネクタ２２１，３４４の取り付け状態を示す。
【００３６】
なお、詳細な図示は省略するが、上述したプローブカード３４とコンタクトリング２２との位置出しは、プローブカード３４側に設けられたガイドピンを、コンタクトリング２２側に設けられたガイドブッシュに係合させるなどして行われる。
【００３７】
また、コンタクトリング２２側に取り付けられたゼロ挿抜力コネクタ２２１と、テストヘッド２０内のパフォーマンスボードとは、多数の配線あるいはドータボードにより電気的に接続されている。
【００３８】
特に本実施形態のプローバ３０では、図３に示す測定用チップ３５が、図２に示すようにウェハステージ３１のフランジ３１１に上向きに設けられている。この測定用チップ３５は、プローブカード３４の基板３４１と同じセラミックスやシリコンからなる基板３５１を有し、この基板３５１の一主面（図１および図２では上面、図３の左図では下面、同図右図では上面）に、１本のニードル３５２（本発明の第２針状接点に相当する。）と、アースに接続される一つの接触部３５３のパターンが形成されている。これらニードル３５２と接触部３５３との間隔は、上述したプローブカード３４のニードル３４２と接地部３４３との間隔とほぼ等しく設定されており、図２に示すように、測定用チップ３５をプローブカード３４の一対のニードル３４２および接地部３４３に接近させると、測定用チップのニードル３５３がプローブカード３４の接地部３４３に、プローブカード３４のニードル３４２が測定用チップ３５の接触部３５３にそれぞれ同時に接触する。
【００３９】
なお、測定用チップ３５のニードル３５２および接触部３５３は、図３の右図に示すようにケーブル等を介してオシロスコープ４０に接続され、その測定されたテスト信号の波形が観測される。
【００４０】
次に作用を説明する。
ウェハＷをテストする場合には、まずそのウェハＷをウェハチャックに位置決めしながら吸着保持した状態で、目的とするウェハＷのデバイス部の接点にプローブカード３４のニードル３４２が接触するように、ウェハステージ３１をＸＹ平面において位置出ししながら上昇させる。これにより、ある幾つかのデバイス部のテストが実行されるが、ここでのテストを終了すると、ウェハステージ３１を僅かに下降させ、次のデバイスの接点にプローブカード３４のニードル３４２が接触するように、ウェハステージ３１をＸＹ平面において位置出ししながら再び上昇させる。順次この動作を繰り返し、全ての領域におけるウェハＷのデバイス部のテストを行う。また、このウェハＷに対して高温テスト行う場合には、ウェハチャックに内装されたヒータを作動させてウェハＷをたとえば１００℃まで加熱昇温させる。
【００４１】
特に本実施形態の半導体基板試験装置１では、上述したウェハテストを行う前に、あるいはウェハテストを行っている途中で必要が生じたときに、テスタ本体１０からテストヘッド２０を介してデバイス部へ送出されるテスト信号の波形を測定し、各テスト信号の位相補正を行う。
【００４２】
すなわち、ウェハステージ３１をＸＹ平面内で移動させ、フランジ３１１に固定された測定用チップ３５をプローブカード３４の下方に位置させる。ここで、プローブカード３４の一つのニードル３４２と、その近傍に形成された接地部３４３とのそれぞれに、測定用チップの接触部３５３とニードル３５２とが接触するようにウェハステージを上昇させる。そして、この状態でテスタ本体１０から所定のテスト信号を送出し、これをオシロスコープで観測する。
【００４３】
本例では、実際のテスト信号が入力されるウェハＷのデバイス部とほぼ同じ位置において、つまりプローブカード３４のニードル３４２の先端をテスト信号のオシロスコープ４０への入力部としているので、当該オシロスコープにて観測されるテスト信号の波形は実際に入力されるものとほぼ等しくなる。また、プローブカード３４には、ニードル３４２の近傍に接地部３４３が設けられているので、オシロスコープ４０にて観測される信号波形にノイズ等が混入することも極力抑制され、その結果、正確なテスト信号波形を得ることができる。
【００４４】
なお、本例では測定用チップ３５の基板３５１として、プローブカード３４の基板３４１と同じ材料を採用しているが、こうすることで、少なくともプローブカード３４と同じ微細なニードルおよび接地部は形成可能だからである。したがって、プローブカード３４のニードルおよび接地部のパターンに応じた微細なものが製造できるのであれば、特に材質は限定されない趣旨である。
【００４５】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【００４６】
【発明の効果】
以上述べたように本発明によれば、テスタ本体から送出されるテスト信号の波形等の信号特性を高精度で測定できる半導体基板試験装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体基板試験装置を示す全体図である。
【図２】図１の半導体基板試験装置の要部を示す断面図である。
【図３】図１のプローブカードを示す平面図である。
【図４】ＩＣ試験装置（テスタ本体）から出力されるテスト信号の一例を示す波形図である。
【図５】本発明の課題を説明するための波形図である。
【符号の説明】
１…半導体基板試験装置
１０…テスタ本体
２０…テストヘッド
３０…プローバ
３１…ウェハステージ
３４…プローブカード
３４２…ニードル（第１針状接点）
３４３…接地部
３５…測定用チップ
３５２…ニードル（第２針状接点）
３５３…接触部
４０…オシロスコープ（信号特性測定装置）

Claims

半導体基板に形成されたデバイス部に複数のテスト信号を送出してテストを行い、その結果に応じて前記デバイス部の良否を判別する半導体基板試験装置であって、
前記デバイス部に電気的に接触する複数の第１針状接点と、この第１針状接点の近傍に設けられた接地部とが一主面に設けられ、テストヘッド基板に電気的に接続されるプローブカードと、
前記第１針状接点に電気的に接触する接触部と、前記接地部に電気的に接触する第２針状接点とが一主面に設けられた測定用チップと、を備えた半導体基板試験装置。
前記測定用チップは、前記プローブカードの前記第１針状接点および接地部の配列に応じて、一又はそれ以上の対をなす第２針状接点および接触部を有する請求項１記載の半導体基板試験装置。
前記測定用チップを前記プローブカードの第１針状接点および接地部に対して移動させる測定用チップステージをさらに備えた請求項１または２記載の半導体基板試験装置。
前記半導体基板を保持して前記プローブカードの第１針状接点に前記デバイス部を接触させる基板ステージをさらに備え、前記測定用チップが前記基板ステージに設けられている請求項１〜３記載の半導体基板試験装置。
前記測定用チップの出力端子に接続され、前記テスト信号の特性を出力する信号特性測定装置をさらに備えた請求項１〜４記載の半導体基板試験装置。
前記テスト信号の特性が、信号波形である請求項５記載の半導体基板試験装置。
半導体基板試験装置のテストヘッド基板に電気的に接続され、半導体基板のデバイス部に電気的に接触する複数の針状接点が一主面に設けられた半導体基板試験装置用プローブカードであって、
前記針状接点の近傍に接地部が設けられている半導体基板試験装置用プローブカード。
前記接地部は、複数の針状接点に共通して設けられている請求項７記載の半導体基板試験装置用プローブカード。
半導体基板試験装置用プローブカードに設けられた第１針状接点に電気的に接触する接触部と、前記第１針状接点の近傍に設けられた接地部に電気的に接触する第２針状接点とを備えた半導体基板試験装置の測定用チップ。
半導体基板に形成されたデバイス部に複数のテスト信号を送出してテストを行い、その結果に応じて前記デバイス部の良否を判別する半導体基板試験装置の、前記テスト信号の特性を測定する方法であって、
前記半導体基板試験装置は前記デバイス部にテスト信号を送信する針状接点と、前記針状接点の近傍に設けられた接地部とを有し、これら針状接点及び接地部を入力部として前記テスト信号の特性を測定する半導体基板試験装置におけるテスト信号特性の測定方法。
前記テスト信号の特性が、信号波形である請求項１０記載の半導体基板試験装置におけるテスト信号特性の測定方法。