JP4180828B2 - プラズマディスプレイパネルの駆動方法及び駆動装置 - Google Patents
プラズマディスプレイパネルの駆動方法及び駆動装置 Download PDFInfo
- Publication number
- JP4180828B2 JP4180828B2 JP2002009485A JP2002009485A JP4180828B2 JP 4180828 B2 JP4180828 B2 JP 4180828B2 JP 2002009485 A JP2002009485 A JP 2002009485A JP 2002009485 A JP2002009485 A JP 2002009485A JP 4180828 B2 JP4180828 B2 JP 4180828B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- illuminance
- display panel
- application frequency
- limit value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネルの駆動方法及び駆動装置に関する。
【０００２】
【従来の技術】
近年、表示装置の大画面化にともなって薄型のものが要求され、各種の薄型表示デバイスが実用化されている。交流放電型のプラズマディスプレイパネル(以下、ＰＤＰと称する)は、この薄型表示デバイスの１つとして着目されている。ＰＤＰは、複数の列電極と、これら列電極と直交して配列されて且つ一対にて１走査ラインを形成する複数の行電極とを備えている。これら各行電極及び列電極は、放電空間に対して誘電体層で被覆されており、１対の行電極と列電極との各交叉部に画素を担う放電セルが形成される構造を採る。
【０００３】
ここで、かかるＰＤＰに対して中間調表示を実施させる方法の一つとしてサブフィールド法(又はサブフレーム法)が知られている。サブフィールド法では、１フィールドの表示期間を複数のサブフィールドに分割し、各サブフィールド毎に放電セル各々を発光駆動する。各サブフィールドにはそのサブフィールドの重み付けに対応した発光期間が割り当てられている。例えば、入力映像信号に基づく各画素毎の画素データが８ビットである場合には、１フィールドの期間を８つのサブフィールドに分割して各サブフィールド内において、一斉リセット行程、画素データ書込行程、発光維持行程を順次実行する。
【０００４】
一斉リセット行程では、上記ＰＤＰの全ての放電セルを一斉に放電励起(リセット放電)せしめることにより、全放電セル内に壁電荷を形成させる。画素データ書込行程では、そのサブフィールドに対応した画素データビットの論理レベルに応じて、各放電セルに対して選択的に放電(選択消去放電)を生起せしめる。この時、選択消去放電が生起された放電セル内では壁電荷が消滅し、この放電セルは非発光セル状態に設定される。一方、選択消去放電が生起されなかった放電セル内には壁電荷が残留したままとなるので、この放電セルは発光セル状態に設定されることになる。発光維持行程では、上記発光セル状態に設定された放電セルのみを、各サブフィールドの重み付けに対応した期間に亘り繰り返し放電(維持放電)せしめる。この際、８つのサブフィールド各々の発光維持行程において生起された維持放電の合計回数に対応した輝度が視覚される。つまり、８つのサブフィールド各々に、１：２：４：８：１６：３２：６４：１２８なる比にて維持放電の回数を割り当てれば、１フィールド表示期間内において維持放電の生起されるサブフィールドの組み合わせ方により、２５６(＝２8)階調分の中間輝度を表現できるのである。
【０００５】
従って、高輝度な映像を表す映像信号が供給された場合には、この高輝度な映像表示を実現すべく単位時間あたりに生起される維持放電の回数が増えるので、それに伴い電力消費が増大するという問題があった。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、消費電力を抑制することができるプラズマディスプレイパネルの駆動方法及び駆動装置を提供することである。
【０００７】
【課題を解決するための手段】
請求項１に記載されたプラズマディスプレイパネルの駆動方法は、表示画素を担う複数の放電セルを備えたプラズマディスプレイパネルの前記放電セル各々に繰り返し表示パルスを印加して放電せしめることにより入力映像信号に対応した表示を行うプラズマディスプレイパネルの駆動方法であって、前記入力映像信号によって表される映像の平均輝度を前記入力映像信号の単位表示期間毎に算出する平均輝度算出行程と、前記プラズマディスプレイパネルの周辺の照度を検出する照度検出行程と、前記平均輝度が所定の下限値以上の場合には当該平均輝度が高いほど低い印加頻度にて前記表示パルスを前記放電セル各々に繰り返し印加せしめる一方、前記平均輝度が前記下限値よりも小なる場合には最大の印加頻度にて前記表示パルスを前記放電セル各々に繰り返し印加せしめる駆動制御行程と、を有し、前記駆動制御行程は、前記照度が低いほど前記下限値を小さくする。
又、請求項６に記載されたプラズマディスプレイパネルの駆動方法は、表示画素を担う複数の放電セルを備えたプラズマディスプレイパネルの前記放電セル各々に繰り返し表示パルスを印加して放電せしめることにより入力映像信号に対応した表示を行うプラズマディスプレイパネルの駆動方法であって、前記入力映像信号によって表される映像の平均輝度を前記入力映像信号の単位表示期間毎に算出する平均輝度算出行程と、前記プラズマディスプレイパネルの周辺の照度を検出する照度検出行程と、前記平均輝度が所定の第１下限値以上の場合には当該平均輝度が高いほど低い印加頻度を設定する一方、前記平均輝度が前記第１下限値よりも小なる場合には最大の印加頻度を設定する第１輝度制限行程と、前記平均輝度が前記第１下限値よりも低い第２下限値以上の場合には当該平均輝度が高いほど、前記第１輝度制限行程において前記平均輝度に対して得られる印加頻度よりも低い印加頻度を設定する一方、前記平均輝度が前記第２下限値よりも小なる場合には前記前記最大の印加頻度を設定する第２輝度制限行程と、前記照度が所定照度よりも高い場合には前記第１輝度制限行程によって設定された前記印加頻度に従って前記表示パルスを前記放電セル各々に印加する一方、前記照度が前記所定照度以下である場合には前記第２輝度制限行程によって得られた前記印加頻度に従って前記表示パルスを前記放電セル各々に印加する駆動行程と、を有する。
【０００８】
又、請求項７に記載されたプラズマディスプレイパネルの駆動装置は、表示画素を担う複数の放電セルを備えたプラズマディスプレイパネルの前記放電セル各々に繰り返し表示パルスを印加して放電せしめることにより入力映像信号に対応した表示を行うプラズマディスプレイパネルの駆動装置であって、前記入力映像信号によって表される映像の平均輝度を前記入力映像信号の単位表示期間毎に算出する平均輝度算出手段と、前記プラズマディスプレイパネルの周辺の照度を検出する照度検出手段と、前記平均輝度が所定の下限値以上の場合には当該平均輝度が高いほど低い印加頻度にて前記表示パルスを前記放電セル各々に繰り返し印加せしめる一方、前記平均輝度が前記下限値よりも小なる場合には最大の印加頻度にて前記表示パルスを前記放電セル各々に繰り返し印加せしめる駆動制御手段と、を有し、前記駆動制御手段は、前記照度が低いほど前記下限値を小さくする。
又、請求項１２に記載されたプラズマディスプレイパネルの駆動装置は、表示画素を担う複数の放電セルを備えたプラズマディスプレイパネルの前記放電セル各々に繰り返し表示パルスを印加して放電せしめることにより入力映像信号に対応した表示を行うプラズマディスプレイパネルの駆動装置であって、前記入力映像信号によって表される映像の平均輝度を前記入力映像信号の単位表示期間毎に算出する平均輝度算出手段と、前記プラズマディスプレイパネルの周辺の照度を検出する照度検出手段と、前記平均輝度が所定の第１下限値以上の場合には当該平均輝度が高いほど低い印加頻度を設定する一方、前記平均輝度が前記第１下限値よりも小なる場合には最大の印加頻度を設定する第１輝度制限手段と、前記平均輝度が前記第１下限値よりも低い第２下限値以上の場合には当該平均輝度が高いほど、前記第１輝度制限手段において前記平均輝度に対して設定される印加頻度よりも低い印加頻度を設定する一方、前記平均輝度が前記第２下限値よりも小なる場合には前記前記最大の印加頻度を設定する第２輝度制限手段と、前記照度が所定照度よりも高い場合には前記第１輝度制限手段によって設定された前記印加頻度に従って前記表示パルスを前記放電セル各々に印加する一方、前記照度が前記所定照度以下である場合には前記第２輝度制限手段によって得られた前記印加頻度に従って前記表示パルスを前記放電セル各々に印加する駆動手段と、を有する。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ説明する。
図１は、プラズマディスプレイパネル(以下、ＰＤＰと称す)を搭載したプラズマディスプレイ装置の概略構成を示す図である。
図１に示すように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、各種機能モジュールからなる駆動部とから構成されている。
【００１０】
ＰＤＰ１０は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極の各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第１表示ライン乃至第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成される。そして、この放電空間を含む各行電極対と列電極との各交差部に、画素に対応した放電セルが形成される構造となっている。つまり、１表示ライン上には列電極Ｄの数、すなわちｍ個の放電セルが存在する。
【００１１】
駆動部は、Ａ／Ｄ変換器１、駆動制御回路２、メモリ４、アドレスドライバ６、第１サスティンドライバ７、第２サスティンドライバ８、データ変換回路３０、平均輝度演算回路５０、外光センサ５１及びＡＢＬ特性メモリ５２から構成される。
Ａ／Ｄ変換器１は、入力映像信号をサンプリングしてこれを各画素に対応した例えば８ビットの画素データＰＤに変換して、これをデータ変換回路３０及び平均輝度演算回路５０の各々に供給する。データ変換回路３０は、画素データＰＤに対して多階調化処理を施した後、ＰＤＰ１０の各放電セルを各サブフィールド毎に発光セル状態又は非発光セル状態に設定すべき８ビットの画素駆動データＧＤに変換し、これをメモリ４に供給する。
【００１２】
図２は、かかるデータ変換回路３０の内部構成の一例を示す図である。
図２において、多階調化処理回路３１は、８ビットの画素データＰＤに対して誤差拡散処理及びディザ処理を施す。例えば、上記誤差拡散処理では、先ず、画素データＰＤの上位６ビット分を表示データ、残りの下位２ビット分を誤差データと捉える。そして、周辺画素各々に対応した上記画素データＰＤの各誤差データを重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。かかるディザ係数の加算によれば、上記１画素単位で眺めた場合には、上記ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、多階調化処理回路３１は、上記ディザ加算画素データの上位４ビット分を多階調化画素データＰＤSとしてデータ変換回路３２に供給する。
【００１３】
データ変換回路３２は、４ビットの上記多階調化画素データＰＤSを図３に示す如きデータ変換テーブルに従って８ビットの画素駆動データＧＤに変換し、これをメモリ４に供給する。尚、画素駆動データＧＤの第１〜第８ビットは、夫々、後述するサブフィールドＳＦ１〜ＳＦ８各々に対応している。
メモリ４は、駆動制御回路２から供給された書込信号に従って上記画素駆動データＧＤを順次書き込む。そして、１画面分、つまり第１行・第１列の画素に対応した画素駆動データＧＤ11から、第ｎ行・第ｍ列の画素に対応した画素駆動データＧＤnmまでの(ｎ×ｍ)個分の画素駆動データＧＤの書き込みが終了すると、メモリ４は、以下の如き読み出し動作を行う。
【００１４】
先ず、メモリ４では、書き込まれた１画面分の画素駆動データＧＤ11〜ＧＤnm各々を、各ビット桁(第１ビット〜第８ビット)毎に分割した画素駆動データビットＤＢ１〜ＤＢ８と捉える。
すなわち、
ＤＢ１11〜ＤＢ１nm：ＧＤ11〜ＧＤnm各々の第１ビット
ＤＢ２11〜ＤＢ２nm：ＧＤ11〜ＧＤnm各々の第２ビット
ＤＢ３11〜ＤＢ３nm：ＧＤ11〜ＧＤnm各々の第３ビット
ＤＢ４11〜ＤＢ４nm：ＧＤ11〜ＧＤnm各々の第４ビット
ＤＢ５11〜ＤＢ５nm：ＧＤ11〜ＧＤnm各々の第５ビット
ＤＢ６11〜ＤＢ６nm：ＧＤ11〜ＧＤnm各々の第６ビット
ＤＢ７11〜ＤＢ７nm：ＧＤ11〜ＧＤnm各々の第７ビット
ＤＢ８11〜ＤＢ８nm：ＧＤ11〜ＧＤnm各々の第８ビット
である。
【００１５】
そして、メモリ４は、後述するサブフィールドＳＦ１の画素データ書込行程Ｗcにおいて、上記画素駆動データビットＤＢ１11〜ＤＢ１nmを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。次に、メモリ４は、後述するサブフィールドＳＦ２の画素データ書込行程Ｗcにおいて、上記画素駆動データビットＤＢ２11〜ＤＢ２nmを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。以下、同様にして、メモリ４は、後述するサブフィールドＳＦ３〜ＳＦ８の各画素データ書込行程Ｗcのタイミングで、画素駆動データビットＤＢ３〜ＤＢ８を１表示ライン分ずつ読み出してアドレスドライバ６に供給するのである。
【００１６】
平均輝度演算回路５０は、各フィールド(各フレーム)毎の１フィールド分の上記画素データＰＤに基づき、入力映像信号による映像の平均輝度レベルを算出し、その算出した平均輝度レベルを示す平均輝度信号ＡＰＬを駆動制御回路２に供給する。外光センサ５１は、上記ＰＤＰ１０の周辺に設けられる光センサであり、ＰＤＰ１０の周辺の明るさを検出し、その明るさに対応した信号レベルを有する照度信号ＬＬを駆動制御回路２に供給する。
【００１７】
ＡＢＬ(自動輝度制御)特性メモリ５２には、上記平均輝度信号ＡＰＬを、各フィールド内において放電セルに印加すべき維持パルス(後述する)の数、つまり印加頻度に変換する図４に示す如き３つのＡＢＬ特性Ａ〜Ｃ各々に対応したデータ変換テーブルが記憶されている。
この際、ＡＢＬ特性Ａに基づくデータ変換テーブルによれば、平均輝度信号ＡＰＬが第１下限値Ｖ１よりも小なる場合には例えば"１５３０"なる維持パルスの印加数が得られる一方、上記第１下限値Ｖ１よりも大である場合には平均輝度信号ＡＰＬが大なるほど小なる印加数が得られる。かかるＡＢＬ特性Ａによれば、入力映像の平均輝度に拘わらずに、維持放電に伴って消費される電力は所定の第１消費電力内に収まる。又、ＡＢＬ特性Ｂに基づくデータ変換テーブルによれば、平均輝度信号ＡＰＬが第２下限値Ｖ２(Ｖ１＞Ｖ２)よりも小なる場合には例えば"１５３０"なる維持パルスの印加数が得られる一方、上記第２下限値Ｖ２よりも大である場合には平均輝度信号ＡＰＬが大なるほど小なる印加数が得られる。かかるＡＢＬ特性Ｂによれば、入力映像の平均輝度に拘わらずに、維持放電に伴って消費される消費電力は所定の第２消費電力内に収まる。又、ＡＢＬ特性Ｃに基づくデータ変換テーブルによれば、平均輝度信号ＡＰＬが第３下限値Ｖ３(Ｖ２＞Ｖ３)よりも小なる場合には"１５３０"なる維持パルスの印加数が得られる一方、平均輝度信号ＡＰＬが上記第３下限値Ｖ３よりも大である場合には平均輝度信号ＡＰＬが大なるほど小なる印加数が得られる。かかるＡＢＬ特性Ｃによれば、入力映像の平均輝度に拘わらずに、維持放電に伴って消費される消費電力は所定の第３消費電力内に収まる。
【００１８】
このように、ＡＢＬ特性Ａ〜Ｃは、維持放電に伴って消費される電力を夫々個別に設定された所定の消費電力内に制限させるべく、各フィールド内において放電セルに印加すべき維持パルスの印加数、つまり印加頻度を入力映像の平均輝度が高いほど小なる数に変更する。
尚、これらＡＢＬ特性Ａ〜Ｃにて上述した如き電力制限作用が働く平均輝度信号ＡＰＬの下限値は、図４に示す如くＡＢＬ特性Ａにおける上記第１下限値Ｖ１が最も高く、次にＡＢＬ特性Ｂにおける第２下限値Ｖ２、そしてＡＢＬ特性Ｃにおける第３下限値Ｖ３である。従って、上記ＡＢＬ特性Ｂによる上記第２消費電力は、上記ＡＢＬ特性Ａによる上記第１消費電力よりも小となり、上記ＡＢＬ特性Ｃによる上記第３消費電力は、上記第２消費電力よりも小となる。
【００１９】
ＡＢＬ特性メモリ５２は、ＡＢＬ特性Ａ〜Ｃの内から、駆動制御回路２から供給されたＡＢＬ特性読出信号にて示されるＡＢＬ特性のデータ変換テーブルを選択的に読み出し、これを駆動制御回路２に供給する。
駆動制御回路２は、図６に示す発光駆動フォーマットに従ってＰＤＰ１０を駆動制御すべき各種タイミング信号をアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。
【００２０】
尚、図６に示される発光駆動フォーマットでは、各フィールド(以下、フレームをも含む表現とする)の表示期間を８個のサブフィールドＳＦ１〜ＳＦ８に分割する。そして、各サブフィールド内で、ＰＤＰ１０の放電セル各々を発光セル状態又は非発光セル状態のいずれか一方に設定する画素データ書込行程Ｗcと、上記発光セル状態にある放電セルのみを図６中に記述されている回数比にて示される数だけ繰り返し発光せしめる発光維持行程Ｉcとを実施する。又、先頭のサブフィールドＳＦ１においてのみでＰＤＰ１０の全放電セル内の壁電荷量を初期化せしめる一斉リセット行程Ｒcを実行し、最後尾のサブフィールドＳＦ１４では、全放電セル内の壁電荷を一斉に消去する消去行程Ｅを実行する。
【００２１】
図７は、上記一斉リセット行程Ｒc、画素データ書込行程Ｗc、発光維持行程Ｉc及び消去行程Ｅなる各行程において、上記アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々がＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。
先ず、サブフィールドＳＦ１のみで実施される一斉リセット行程Ｒcでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、図７に示す如き波形を有するリセットパルスＲＰx及びＲＰYをＰＤＰ１０の行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに一斉に印加する。これらリセットパルスＲＰx及びＲＰYの一斉印加により、ＰＤＰ１０中の全ての放電セルがリセット放電し、かかるリセット放電の直後、各放電セル内には一様に所定量の壁電荷が形成される。このリセット放電により、全ての放電セルが発光セル状態に初期化される。
【００２２】
次に、各サブフィールドの画素データ書込行程Ｗcでは、アドレスドライバ６が、上記メモリ４から供給された画素駆動データビットＤＢの論理レベルに対応した電圧を有する画素データパルスを発生する。例えば、アドレスドライバ６は、画素駆動データビットＤＢの論理レベルが"１"である場合には高電圧の画素データパルスを生成し、"０"である場合には低電圧(０ボルト)の画素データパルスを生成する。この際、アドレスドライバ６は、上述した如く生成した画素データパルスを１行分(ｍ個)毎に列電極Ｄ1〜Ｄmに印加して行く。例えば、サブフィールドＳＦ１の画素データ書込行程Ｗcでは、メモリ４から画素駆動データビットＤＢ１11〜ＤＢ１nmが供給されるので、アドレスドライバ６は、先ず、この中から第１行目に対応した分、つまりＤＢ１11〜ＤＢ１1mを抽出する。そして、アドレスドライバ６は、これらｍ個のＤＢ１11〜ＤＢ１1m各々を、その論理レベルに対応したｍ個の画素データパルスＤＰ１11〜ＤＰ１1mに変換し、これらを図７に示す如く同時に列電極Ｄ1〜Ｄmに印加する。次に、アドレスドライバ６は、画素駆動データビット群ＤＢ１11〜ＤＢ１nmの中から第２行目に対応したＤＢ１21〜ＤＢ１2mを抽出する。そして、アドレスドライバ６は、これらｍ個のＤＢ１21〜ＤＢ１2m各々を、その論理レベルに対応したｍ個の画素データパルスＤＰ１21〜ＤＰ１2mに変換し、これらを図７に示す如く同時に列電極Ｄ1〜Ｄmに印加する。以下、同様にしてアドレスドライバ６は、サブフィールドＳＦ１の画素データ書込行程Ｗcにおいて、メモリ４から供給された画素駆動データビットＤＢ１に対応した画素データパルスＤＰ１を１行分毎に列電極Ｄ1〜Ｄmに印加して行くのである。
【００２３】
更に、画素データ書込行程Ｗcでは、第２サスティンドライバ８が、上述した如き１行分毎の画素データパルスＤＰの印加タイミングと同一タイミングにて、図７に示されるが如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ放電(選択消去放電)が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。この選択消去放電により、上記一斉リセット行程Ｒcにおいて発光セル状態に初期化された放電セルは非発光セル状態に設定される。一方、上記選択消去放電の生起されなかった放電セルは、その直前までの状態を維持する。すなわち、発光セル状態にあった放電セルはそのまま発光セル状態に設定され、非発光セル状態にあった放電セルはそのまま非発光セル状態に設定される。
【００２４】
次に、各サブフィールドの発光維持行程Ｉcでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図７に示されるように交互に正極性の維持パルスＩＰX及びＩＰYを印加する。
ここで、サブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcにおいて上記維持パルスＩＰを繰り返し印加する回数は、上記平均輝度信号ＡＰＬ、照度信号ＬＬ、ＡＢＬ特性メモリ５２から読み出されたデータ変換テーブルに基づいている。
【００２５】
例えば、上記照度信号ＬＬが図５に示す如き照度Ｌ１よりも低い場合には、駆動制御回路２は、ＡＢＬ特性Ｃに対応したデータ変換テーブルを読み出すべきＡＢＬ特性読出信号をＡＢＬ特性メモリ５２に供給する。これにより、ＡＢＬ特性メモリ５２は、図４に示す如きＡＢＬ特性Ｃに対応したデータ変換テーブルを駆動制御回路２に供給する。この際、駆動制御回路２は、上記ＡＢＬ特性Ｃに対応したデータ変換テーブルに基づき、平均輝度信号ＡＰＬに対応した維持パルスの印加数を求める。そして、駆動制御回路２は、この１フィールド表示期間内で印加すべき維持パルスの印加数を図６に示す如き回数比にて各サブフィールドの発光維持行程Ｉcに割り当て、その維持パルスのタイミング信号を第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。これにより、平均輝度信号ＡＰＬが例えば図４に示す如く"４０"である場合、ＡＢＬ特性Ｃによれば、１フィールド表示期間内で印加すべき維持パルスの総数として"５１０"が得られる。従って、この維持パルスのパルス数"５１０"を、図６に示す如き回数比にてサブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcに割り当てると、図８に示す如く、
ＳＦ１：２
ＳＦ２：１２
ＳＦ３：３２
ＳＦ４：４８
ＳＦ５：７０
ＳＦ６：９２
ＳＦ７：１１４
ＳＦ８：１４０
となる。よって、第１サスティンドライバ７及び第２サスティンドライバ８各々は、サブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcにおいて上述した如き回数だけ繰り返し維持パルスＩＰX及びＩＰYを各放電セルに印加する。
【００２６】
又、上記照度信号ＬＬが図５に示す如き照度Ｌ１よりも高く照度Ｌ２よりも低い場合には、駆動制御回路２は、ＡＢＬ特性Ｂに対応したデータ変換テーブルを読み出すべきＡＢＬ特性読出信号をＡＢＬ特性メモリ５２に供給する。これにより、ＡＢＬ特性メモリ５２は、図４に示す如きＡＢＬ特性Ｂに対応したデータ変換テーブルを駆動制御回路２に供給する。この際、駆動制御回路２は、上記ＡＢＬ特性Ｂに対応したデータ変換テーブルに基づき、平均輝度信号ＡＰＬに対応した維持パルスの印加数(１フィールド表示期間内で印加すべき)を求める。そして、駆動制御回路２は、この１フィールド表示期間内で印加すべき維持パルスの印加数を、図６に示す如き回数比にて各サブフィールドの発光維持行程Ｉcに割り当て、各維持パルスのタイミング信号を第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。かかる動作により、例えば、平均輝度信号ＡＰＬが図４に示す如く"４０"である場合、ＡＢＬ特性Ｂによれば、１フィールド表示期間内で印加すべき維持パルスの総数として"７６５"が得られる。従って、この維持パルスのパルス数"７６５"を、図６に示す如き回数比にてサブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcに割り当てると、図８に示す如く、
ＳＦ１：３
ＳＦ２：１８
ＳＦ３：４８
ＳＦ４：７２
ＳＦ５：１０５
ＳＦ６：１３８
ＳＦ７：１７１
ＳＦ８：２１０
となる。よって、第１サスティンドライバ７及び第２サスティンドライバ８各々は、サブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcにおいて上述した如き回数だけ繰り返し維持パルスＩＰX及びＩＰYを各放電セルに印加する。
【００２７】
又、上記照度信号ＬＬが図５に示す如き照度Ｌ２よりも高い場合には、駆動制御回路２は、ＡＢＬ特性Ａに対応したデータ変換テーブルを読み出すべきＡＢＬ特性読出信号をＡＢＬ特性メモリ５２に供給する。これにより、ＡＢＬ特性メモリ５２は、図４に示す如きＡＢＬ特性Ａに対応したデータ変換テーブルを駆動制御回路２に供給する。この際、駆動制御回路２は、上記ＡＢＬ特性Ａに対応したデータ変換テーブルに基づき、平均輝度信号ＡＰＬに対応した維持パルスの印加数(１フィールド表示期間内で印加すべき)を求める。そして、駆動制御回路２は、この１フィールド表示期間内で印加すべき維持パルスの印加数を、図６に示す如き回数比にて各サブフィールドの発光維持行程Ｉcに割り当て、各維持パルスのタイミング信号を第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。かかる動作により、平均輝度信号ＡＰＬが例えば図４に示す如く"４０"である場合、ＡＢＬ特性Ａによれば、１フィールド表示期間内で印加すべき維持パルスの総数として"１０２０"が得られる。従って、この維持パルスの印加数"１０２０"を、図６に示す如き回数比にてサブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcに割り当てると、図８に示す如く、
ＳＦ１：４
ＳＦ２：２４
ＳＦ３：６４
ＳＦ４：９６
ＳＦ５：１４０
ＳＦ６：１８４
ＳＦ７：２２８
ＳＦ８：２８０
となる。よって、第１サスティンドライバ７及び第２サスティンドライバ８各々は、サブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcにおいて上述した如き回数だけ繰り返し維持パルスＩＰX及びＩＰYを各放電セルに印加する。
【００２８】
ここで、壁電荷が残留したままとなっている放電セル、すなわち上記画素データ書込行程Ｗcにおいて発光セル状態に設定された放電セルのみが、上記維持パルスＩＰX及びＩＰYが印加される度に維持放電し、各サブフィールド毎に割り当てられた放電回数分だけ、その維持放電に伴う発光状態を維持する。尚、前述したように、各放電セルが発光セル状態に設定されるか否かは、画素駆動データＧＤによって決まる。この際、画素駆動データＧＤとして取り得るパターンは、図３に示されるが如き９パターンである。そして、最高輝度を表す"１０００"なる多階調化画素データＰＤSに対応した画素駆動データＧＤを除き、いずれもが、第１〜第８ビットの内の１ビットだけが論理レベル"１"となり、他のビットは全て論理レベル"０"である。従って、その論理レベル"１"のビット桁に対応したサブフィールドの画素データ書込行程Ｗcにおいてのみで選択消去放電が生起され、放電セルは非発光セル状態に設定される。一方、論理レベル"０"のビット桁各々に対応したサブフィールドの画素データ書込行程Ｗcでは選択消去放電が生起されないので、放電セルは、その直前までの状態を保持する。この際、図６に示す如き駆動によれば、放電セル内に壁電荷を形成させてこの放電セルを非発光セル状態から発光セル状態に推移させることが可能な行程は、先頭のサブフィールドＳＦ１での一斉リセット行程Ｒcだけである。従って、図３の画素駆動データＧＤを用いた駆動によれば、放電セルは、各フィールドの先頭から、図３中の黒丸が付されているサブフィールドの画素データ書込行程Ｗcにおいて選択消去放電が生起されるまでの間、発光セル状態に保持される。そして、一度、選択消去放電が生起されると、それ以降、放電セルは１フィールドの最後尾まで非発光セル状態を保持することになる。よって、各放電セルは、各フィールド内において最初に選択消去放電が生起されるまで、発光セル状態に保持され、その間に存在する各サブフィールド(白丸印にて示す)の発光維持行程Ｉcにおいて連続して維持放電が生起される。
【００２９】
従って、図３に示されるが如き画素駆動データＧＤを用いて図６に示す如き発光駆動フォーマットに従った駆動を行えば、ＳＦ１〜ＳＦ８を通して各発光維持行程Ｉcで生起された維持放電の合計回数に対応した９階調分の中間輝度表示が為される。
この際、ＰＤＰ１０周辺の照度が比較的高い場合には、図４に示すＡＢＬ特性Ａに基づいて１フィールド表示期間内(ＳＦ１〜ＳＦ８)にて各放電セルに印加すべき維持パルスの印加数が決定する。よって、例えば図４に示すように入力映像の平均輝度レベルが"４０"である場合には１フィールド表示期間内において各放電セルに印加すべき維持パルスの印加数は"１０２０"となる。従って、図３に示す９通りの発光駆動パターンによって得られる９階調分の中間輝度各々の輝度レベルは、
｛0、4、28、92、188、328、512、740、1020｝
となる。
【００３０】
又、上述したのと同様にＰＤＰ１０周辺の照度が比較的高いときに、図４に示す如く入力映像の平均輝度レベルが"５０"である場合には、１フィールド表示期間内において各放電セルに印加すべき維持パルスの印加数は"７６５"となる。従って、図３に示す９通りの発光駆動パターンによって得られる９階調分の中間輝度各々の輝度レベルは、
｛0、3、21、69、141、246、384、555、765｝
となる。
【００３１】
すなわち、上記ＡＢＬ特性Ａによれば、入力映像の平均輝度レベルが高くなるほど１フィールド表示期間内において各放電セルに印加する維持パルスの印加数が減る。つまり、例え入力映像の平均輝度レベルが"４０"から"５０"へと高くなってもその消費電力が上記第１消費電力内に収まるように電力制限作用が働くのである。
【００３２】
一方、ＰＤＰ１０周辺の照度が比較的低い場合には、図４に示すＡＢＬ特性Ｃに基づいて１フィールド表示期間内で各放電セルに印加すべき維持パルスの印加数が決定する。よって、例えば、図４に示すように入力映像の平均輝度レベルが"４０"である場合には１フィールド表示期間内において各放電セルに印加すべき維持パルスの印加数は"５１０"となる。従って、図３に示す９通りの発光駆動パターンによって得られる９階調分の中間輝度各々の輝度レベルは、
｛0、2、14、46、94、164、256、370、510｝
となる。
【００３３】
従って、前述した如くＰＤＰ１０周辺の照度が高い場合に比して画面全体の輝度が低下する。すなわち、プラズマディスプレイ装置の設置された場所の明るさに対応した適切な画面輝度が提供されるようになるのである。
又、上記ＡＢＬ特性Ｃによれば、例え入力映像の平均輝度レベルが高くなってもその電力消費は上記第３消費電力内に収まることになる。この際、かかるＡＢＬ特性Ｃによる第３消費電力は、ＰＤＰ１０周辺の照度が高い場合に用いられるＡＢＬ特性Ａによる第１消費電力よりも少ない。従って、ＰＤＰ１０周辺の照度が低い場合には高い場合に比して、その消費電力が減少するのである。
【００３４】
このように、ＡＢＬ特性Ａ〜Ｃは、入力映像の平均輝度及びＰＤＰ１０周辺の照度をパラメータとして、各フィールド内において印加すべき維持パルスの印加数、つまり印加頻度を求める１つの変換関数と捉えることができる。この際、かかる変換関数は、平均輝度が高いほどこの平均輝度を小なる維持パルスの印加頻度に変換する第１変換関数と、照度が低いほどこの印加頻度を小にする第２関数との重畳によって表すことが出来る。従って、これらＡＢＬ特性Ａ〜Ｃを用いた輝度制限動作によれば、ＰＤＰ周辺の照度に追従した適切な画面輝度を維持させつつも、入力映像の輝度レベルに拘わらずに電力消費量を所定の消費電力内に制限させることが可能となるのである。
【００３５】
ところで、維持パルスの印加頻度を小さくして維持放電の生起回数を減らすと、その放電に伴って発生するプライミング粒子量が減少するので、各種放電(選択消去放電、維持放電)を確実に生起させることが出来なくなる。そこで、維持パルスの印加頻度を少なくした分だけ、各維持パルスのパルス幅、あるいは走査パルス及び画素データパルス各々のパルス幅を広げることにより各種放電を確実に生起させるようにする。
【００３６】
例えば、各フィールド内で放電セルに印加すべき維持パルスの印加数が"５１０"である場合には、アドレスドライバ６及び第２サスティンドライバ８は、上記画素データ書込行程Ｗcにおいて図９(ａ)に示す如きパルス幅Ｔ１の画素データパルス及び走査パルスＳＰを発生する。この際、第１サスティンドライバ７及び第２サスティンドライバ８は、上記発光維持行程Ｉcにおいて図１０(ａ)に示す如きパルス幅Ｐ１及び周期Ｓ１の維持パルスＩＰX及びＩＰYを発生する。
【００３７】
又、各フィールド内で放電セルに印加すべき維持パルスの印加数が例えば"７６５"である場合には、アドレスドライバ６及び第２サスティンドライバ８は、上記画素データ書込行程Ｗcにおいて図９(ｂ)に示す如き、上記パルス幅Ｔ１よりも狭いパルス幅Ｔ２であり、かつ上記パルス幅Ｔ１の場合よりも周期を短くした画素データパルス及び走査パルスＳＰを発生する。この際、第１サスティンドライバ７及び第２サスティンドライバ８は、上記発光維持行程Ｉcにおいて図１０(ｂ)に示す如き、上記パルス幅Ｐ１よりも狭いパルス幅Ｐ２であり、かつ上記周期Ｓ１よりも短い周期Ｓ２の維持パルスＩＰX及びＩＰYを発生する。
【００３８】
又、各フィールド内で放電セルに印加すべき維持パルスの印加数が例えば"１０２０"である場合には、アドレスドライバ６及び第２サスティンドライバ８は、上記画素データ書込行程Ｗcにおいて図９(ｃ)に示す如き、上記パルス幅Ｔ２よりも狭いパルス幅Ｔ３であり、かつ上記パルス幅Ｔ２の場合よりも周期を短くした画素データパルス及び走査パルスＳＰを発生する。この際、第１サスティンドライバ７及び第２サスティンドライバ８は、上記発光維持行程Ｉcにおいて図１０(ｃ)に示す如き、上記パルス幅Ｐ２よりも狭いパルス幅Ｐ３であり、かつ上記周期Ｓ２よりも短い周期Ｓ３の維持パルスＩＰX及びＩＰYを発生する。
【００３９】
このように、各フィールド内で放電セルに印加すべき維持パルスの印加数が小なるほど、走査パルス、画素データパルス、維持パルスのパルス幅を広げることにより、各種放電に対する放電マージンを高めるのである。これにより、たとえ維持放電の回数が少ないが故に放電セル内に存在するプライミング粒子量が少なくても、確実に放電を生起させることが可能となる。
【００４０】
【発明の効果】
以上の如く本発明においては、入力映像の平均輝度及びＰＤＰ周辺の照度に基づいて単位時間(１フィールド表示期間)あたりに印加すべき表示パルス(維持パルス)の印加頻度を求め、その印加頻度に従って表示パルスを放電セル各々に印加するようにしている。
【００４１】
従って、本発明によれば、プラズマディスプレイパネルの周辺の照度に追従した適切な画面輝度を維持させつつも、入力映像の輝度レベルに拘わらずに電力消費量を所定の消費電力内に制限することが可能となる。
【図面の簡単な説明】
【図１】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置を示す図である。
【図２】図１に示されるデータ変換回路３０の内部構成を示す図である。
【図３】データ変換回路３２のデータ変換テーブル、及び発光駆動パターンを示す図である。
【図４】ＡＢＬ特性Ａ〜Ｃを示す図である。
【図５】ＰＤＰ１０周辺の照度とＡＢＬ特性Ａ〜Ｃの対応関係を示す図である。
【図６】図１に示されるプラズマディスプレイ装置で採用される発光駆動フォーマットの一例を示す図である。
【図７】ＰＤＰ１０に印加される各種駆動パルスと、その印加タイミングの一例を示す図である。
【図８】入力映像の平均輝度レベルが"４０"であるときに、１フィールド表示期間内で印加すべき維持パルスのパルス数及び各サブフィールド内での印加回数を、ＰＤＰ１０周辺の照度毎に示す図である。
【図９】１フィールド表示期間内で印加すべき維持パルスのパルス数に応じて変更する、画素データパルス及び走査パルスＳＰ各々のパルス幅を示す図である。
【図１０】１フィールド表示期間内で印加すべき維持パルスのパルス数に応じて変更する、維持パルスのパルス幅を示す図である。
【符号の説明】
２ 駆動制御回路
６ アドレスドライバ
７ 第１サスティンドライバ
８ 第２サスティンドライバ
１０ ＰＤＰ
５０ 平均輝度演算回路
５１ 外光センサ
５２ ＡＢＬ特性メモリ
【発明が属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネルの駆動方法及び駆動装置に関する。
【０００２】
【従来の技術】
近年、表示装置の大画面化にともなって薄型のものが要求され、各種の薄型表示デバイスが実用化されている。交流放電型のプラズマディスプレイパネル(以下、ＰＤＰと称する)は、この薄型表示デバイスの１つとして着目されている。ＰＤＰは、複数の列電極と、これら列電極と直交して配列されて且つ一対にて１走査ラインを形成する複数の行電極とを備えている。これら各行電極及び列電極は、放電空間に対して誘電体層で被覆されており、１対の行電極と列電極との各交叉部に画素を担う放電セルが形成される構造を採る。
【０００３】
ここで、かかるＰＤＰに対して中間調表示を実施させる方法の一つとしてサブフィールド法(又はサブフレーム法)が知られている。サブフィールド法では、１フィールドの表示期間を複数のサブフィールドに分割し、各サブフィールド毎に放電セル各々を発光駆動する。各サブフィールドにはそのサブフィールドの重み付けに対応した発光期間が割り当てられている。例えば、入力映像信号に基づく各画素毎の画素データが８ビットである場合には、１フィールドの期間を８つのサブフィールドに分割して各サブフィールド内において、一斉リセット行程、画素データ書込行程、発光維持行程を順次実行する。
【０００４】
一斉リセット行程では、上記ＰＤＰの全ての放電セルを一斉に放電励起(リセット放電)せしめることにより、全放電セル内に壁電荷を形成させる。画素データ書込行程では、そのサブフィールドに対応した画素データビットの論理レベルに応じて、各放電セルに対して選択的に放電(選択消去放電)を生起せしめる。この時、選択消去放電が生起された放電セル内では壁電荷が消滅し、この放電セルは非発光セル状態に設定される。一方、選択消去放電が生起されなかった放電セル内には壁電荷が残留したままとなるので、この放電セルは発光セル状態に設定されることになる。発光維持行程では、上記発光セル状態に設定された放電セルのみを、各サブフィールドの重み付けに対応した期間に亘り繰り返し放電(維持放電)せしめる。この際、８つのサブフィールド各々の発光維持行程において生起された維持放電の合計回数に対応した輝度が視覚される。つまり、８つのサブフィールド各々に、１：２：４：８：１６：３２：６４：１２８なる比にて維持放電の回数を割り当てれば、１フィールド表示期間内において維持放電の生起されるサブフィールドの組み合わせ方により、２５６(＝２8)階調分の中間輝度を表現できるのである。
【０００５】
従って、高輝度な映像を表す映像信号が供給された場合には、この高輝度な映像表示を実現すべく単位時間あたりに生起される維持放電の回数が増えるので、それに伴い電力消費が増大するという問題があった。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、消費電力を抑制することができるプラズマディスプレイパネルの駆動方法及び駆動装置を提供することである。
【０００７】
【課題を解決するための手段】
請求項１に記載されたプラズマディスプレイパネルの駆動方法は、表示画素を担う複数の放電セルを備えたプラズマディスプレイパネルの前記放電セル各々に繰り返し表示パルスを印加して放電せしめることにより入力映像信号に対応した表示を行うプラズマディスプレイパネルの駆動方法であって、前記入力映像信号によって表される映像の平均輝度を前記入力映像信号の単位表示期間毎に算出する平均輝度算出行程と、前記プラズマディスプレイパネルの周辺の照度を検出する照度検出行程と、前記平均輝度が所定の下限値以上の場合には当該平均輝度が高いほど低い印加頻度にて前記表示パルスを前記放電セル各々に繰り返し印加せしめる一方、前記平均輝度が前記下限値よりも小なる場合には最大の印加頻度にて前記表示パルスを前記放電セル各々に繰り返し印加せしめる駆動制御行程と、を有し、前記駆動制御行程は、前記照度が低いほど前記下限値を小さくする。
又、請求項６に記載されたプラズマディスプレイパネルの駆動方法は、表示画素を担う複数の放電セルを備えたプラズマディスプレイパネルの前記放電セル各々に繰り返し表示パルスを印加して放電せしめることにより入力映像信号に対応した表示を行うプラズマディスプレイパネルの駆動方法であって、前記入力映像信号によって表される映像の平均輝度を前記入力映像信号の単位表示期間毎に算出する平均輝度算出行程と、前記プラズマディスプレイパネルの周辺の照度を検出する照度検出行程と、前記平均輝度が所定の第１下限値以上の場合には当該平均輝度が高いほど低い印加頻度を設定する一方、前記平均輝度が前記第１下限値よりも小なる場合には最大の印加頻度を設定する第１輝度制限行程と、前記平均輝度が前記第１下限値よりも低い第２下限値以上の場合には当該平均輝度が高いほど、前記第１輝度制限行程において前記平均輝度に対して得られる印加頻度よりも低い印加頻度を設定する一方、前記平均輝度が前記第２下限値よりも小なる場合には前記前記最大の印加頻度を設定する第２輝度制限行程と、前記照度が所定照度よりも高い場合には前記第１輝度制限行程によって設定された前記印加頻度に従って前記表示パルスを前記放電セル各々に印加する一方、前記照度が前記所定照度以下である場合には前記第２輝度制限行程によって得られた前記印加頻度に従って前記表示パルスを前記放電セル各々に印加する駆動行程と、を有する。
【０００８】
又、請求項７に記載されたプラズマディスプレイパネルの駆動装置は、表示画素を担う複数の放電セルを備えたプラズマディスプレイパネルの前記放電セル各々に繰り返し表示パルスを印加して放電せしめることにより入力映像信号に対応した表示を行うプラズマディスプレイパネルの駆動装置であって、前記入力映像信号によって表される映像の平均輝度を前記入力映像信号の単位表示期間毎に算出する平均輝度算出手段と、前記プラズマディスプレイパネルの周辺の照度を検出する照度検出手段と、前記平均輝度が所定の下限値以上の場合には当該平均輝度が高いほど低い印加頻度にて前記表示パルスを前記放電セル各々に繰り返し印加せしめる一方、前記平均輝度が前記下限値よりも小なる場合には最大の印加頻度にて前記表示パルスを前記放電セル各々に繰り返し印加せしめる駆動制御手段と、を有し、前記駆動制御手段は、前記照度が低いほど前記下限値を小さくする。
又、請求項１２に記載されたプラズマディスプレイパネルの駆動装置は、表示画素を担う複数の放電セルを備えたプラズマディスプレイパネルの前記放電セル各々に繰り返し表示パルスを印加して放電せしめることにより入力映像信号に対応した表示を行うプラズマディスプレイパネルの駆動装置であって、前記入力映像信号によって表される映像の平均輝度を前記入力映像信号の単位表示期間毎に算出する平均輝度算出手段と、前記プラズマディスプレイパネルの周辺の照度を検出する照度検出手段と、前記平均輝度が所定の第１下限値以上の場合には当該平均輝度が高いほど低い印加頻度を設定する一方、前記平均輝度が前記第１下限値よりも小なる場合には最大の印加頻度を設定する第１輝度制限手段と、前記平均輝度が前記第１下限値よりも低い第２下限値以上の場合には当該平均輝度が高いほど、前記第１輝度制限手段において前記平均輝度に対して設定される印加頻度よりも低い印加頻度を設定する一方、前記平均輝度が前記第２下限値よりも小なる場合には前記前記最大の印加頻度を設定する第２輝度制限手段と、前記照度が所定照度よりも高い場合には前記第１輝度制限手段によって設定された前記印加頻度に従って前記表示パルスを前記放電セル各々に印加する一方、前記照度が前記所定照度以下である場合には前記第２輝度制限手段によって得られた前記印加頻度に従って前記表示パルスを前記放電セル各々に印加する駆動手段と、を有する。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ説明する。
図１は、プラズマディスプレイパネル(以下、ＰＤＰと称す)を搭載したプラズマディスプレイ装置の概略構成を示す図である。
図１に示すように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、各種機能モジュールからなる駆動部とから構成されている。
【００１０】
ＰＤＰ１０は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極の各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第１表示ライン乃至第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成される。そして、この放電空間を含む各行電極対と列電極との各交差部に、画素に対応した放電セルが形成される構造となっている。つまり、１表示ライン上には列電極Ｄの数、すなわちｍ個の放電セルが存在する。
【００１１】
駆動部は、Ａ／Ｄ変換器１、駆動制御回路２、メモリ４、アドレスドライバ６、第１サスティンドライバ７、第２サスティンドライバ８、データ変換回路３０、平均輝度演算回路５０、外光センサ５１及びＡＢＬ特性メモリ５２から構成される。
Ａ／Ｄ変換器１は、入力映像信号をサンプリングしてこれを各画素に対応した例えば８ビットの画素データＰＤに変換して、これをデータ変換回路３０及び平均輝度演算回路５０の各々に供給する。データ変換回路３０は、画素データＰＤに対して多階調化処理を施した後、ＰＤＰ１０の各放電セルを各サブフィールド毎に発光セル状態又は非発光セル状態に設定すべき８ビットの画素駆動データＧＤに変換し、これをメモリ４に供給する。
【００１２】
図２は、かかるデータ変換回路３０の内部構成の一例を示す図である。
図２において、多階調化処理回路３１は、８ビットの画素データＰＤに対して誤差拡散処理及びディザ処理を施す。例えば、上記誤差拡散処理では、先ず、画素データＰＤの上位６ビット分を表示データ、残りの下位２ビット分を誤差データと捉える。そして、周辺画素各々に対応した上記画素データＰＤの各誤差データを重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。かかるディザ係数の加算によれば、上記１画素単位で眺めた場合には、上記ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、多階調化処理回路３１は、上記ディザ加算画素データの上位４ビット分を多階調化画素データＰＤSとしてデータ変換回路３２に供給する。
【００１３】
データ変換回路３２は、４ビットの上記多階調化画素データＰＤSを図３に示す如きデータ変換テーブルに従って８ビットの画素駆動データＧＤに変換し、これをメモリ４に供給する。尚、画素駆動データＧＤの第１〜第８ビットは、夫々、後述するサブフィールドＳＦ１〜ＳＦ８各々に対応している。
メモリ４は、駆動制御回路２から供給された書込信号に従って上記画素駆動データＧＤを順次書き込む。そして、１画面分、つまり第１行・第１列の画素に対応した画素駆動データＧＤ11から、第ｎ行・第ｍ列の画素に対応した画素駆動データＧＤnmまでの(ｎ×ｍ)個分の画素駆動データＧＤの書き込みが終了すると、メモリ４は、以下の如き読み出し動作を行う。
【００１４】
先ず、メモリ４では、書き込まれた１画面分の画素駆動データＧＤ11〜ＧＤnm各々を、各ビット桁(第１ビット〜第８ビット)毎に分割した画素駆動データビットＤＢ１〜ＤＢ８と捉える。
すなわち、
ＤＢ１11〜ＤＢ１nm：ＧＤ11〜ＧＤnm各々の第１ビット
ＤＢ２11〜ＤＢ２nm：ＧＤ11〜ＧＤnm各々の第２ビット
ＤＢ３11〜ＤＢ３nm：ＧＤ11〜ＧＤnm各々の第３ビット
ＤＢ４11〜ＤＢ４nm：ＧＤ11〜ＧＤnm各々の第４ビット
ＤＢ５11〜ＤＢ５nm：ＧＤ11〜ＧＤnm各々の第５ビット
ＤＢ６11〜ＤＢ６nm：ＧＤ11〜ＧＤnm各々の第６ビット
ＤＢ７11〜ＤＢ７nm：ＧＤ11〜ＧＤnm各々の第７ビット
ＤＢ８11〜ＤＢ８nm：ＧＤ11〜ＧＤnm各々の第８ビット
である。
【００１５】
そして、メモリ４は、後述するサブフィールドＳＦ１の画素データ書込行程Ｗcにおいて、上記画素駆動データビットＤＢ１11〜ＤＢ１nmを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。次に、メモリ４は、後述するサブフィールドＳＦ２の画素データ書込行程Ｗcにおいて、上記画素駆動データビットＤＢ２11〜ＤＢ２nmを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。以下、同様にして、メモリ４は、後述するサブフィールドＳＦ３〜ＳＦ８の各画素データ書込行程Ｗcのタイミングで、画素駆動データビットＤＢ３〜ＤＢ８を１表示ライン分ずつ読み出してアドレスドライバ６に供給するのである。
【００１６】
平均輝度演算回路５０は、各フィールド(各フレーム)毎の１フィールド分の上記画素データＰＤに基づき、入力映像信号による映像の平均輝度レベルを算出し、その算出した平均輝度レベルを示す平均輝度信号ＡＰＬを駆動制御回路２に供給する。外光センサ５１は、上記ＰＤＰ１０の周辺に設けられる光センサであり、ＰＤＰ１０の周辺の明るさを検出し、その明るさに対応した信号レベルを有する照度信号ＬＬを駆動制御回路２に供給する。
【００１７】
ＡＢＬ(自動輝度制御)特性メモリ５２には、上記平均輝度信号ＡＰＬを、各フィールド内において放電セルに印加すべき維持パルス(後述する)の数、つまり印加頻度に変換する図４に示す如き３つのＡＢＬ特性Ａ〜Ｃ各々に対応したデータ変換テーブルが記憶されている。
この際、ＡＢＬ特性Ａに基づくデータ変換テーブルによれば、平均輝度信号ＡＰＬが第１下限値Ｖ１よりも小なる場合には例えば"１５３０"なる維持パルスの印加数が得られる一方、上記第１下限値Ｖ１よりも大である場合には平均輝度信号ＡＰＬが大なるほど小なる印加数が得られる。かかるＡＢＬ特性Ａによれば、入力映像の平均輝度に拘わらずに、維持放電に伴って消費される電力は所定の第１消費電力内に収まる。又、ＡＢＬ特性Ｂに基づくデータ変換テーブルによれば、平均輝度信号ＡＰＬが第２下限値Ｖ２(Ｖ１＞Ｖ２)よりも小なる場合には例えば"１５３０"なる維持パルスの印加数が得られる一方、上記第２下限値Ｖ２よりも大である場合には平均輝度信号ＡＰＬが大なるほど小なる印加数が得られる。かかるＡＢＬ特性Ｂによれば、入力映像の平均輝度に拘わらずに、維持放電に伴って消費される消費電力は所定の第２消費電力内に収まる。又、ＡＢＬ特性Ｃに基づくデータ変換テーブルによれば、平均輝度信号ＡＰＬが第３下限値Ｖ３(Ｖ２＞Ｖ３)よりも小なる場合には"１５３０"なる維持パルスの印加数が得られる一方、平均輝度信号ＡＰＬが上記第３下限値Ｖ３よりも大である場合には平均輝度信号ＡＰＬが大なるほど小なる印加数が得られる。かかるＡＢＬ特性Ｃによれば、入力映像の平均輝度に拘わらずに、維持放電に伴って消費される消費電力は所定の第３消費電力内に収まる。
【００１８】
このように、ＡＢＬ特性Ａ〜Ｃは、維持放電に伴って消費される電力を夫々個別に設定された所定の消費電力内に制限させるべく、各フィールド内において放電セルに印加すべき維持パルスの印加数、つまり印加頻度を入力映像の平均輝度が高いほど小なる数に変更する。
尚、これらＡＢＬ特性Ａ〜Ｃにて上述した如き電力制限作用が働く平均輝度信号ＡＰＬの下限値は、図４に示す如くＡＢＬ特性Ａにおける上記第１下限値Ｖ１が最も高く、次にＡＢＬ特性Ｂにおける第２下限値Ｖ２、そしてＡＢＬ特性Ｃにおける第３下限値Ｖ３である。従って、上記ＡＢＬ特性Ｂによる上記第２消費電力は、上記ＡＢＬ特性Ａによる上記第１消費電力よりも小となり、上記ＡＢＬ特性Ｃによる上記第３消費電力は、上記第２消費電力よりも小となる。
【００１９】
ＡＢＬ特性メモリ５２は、ＡＢＬ特性Ａ〜Ｃの内から、駆動制御回路２から供給されたＡＢＬ特性読出信号にて示されるＡＢＬ特性のデータ変換テーブルを選択的に読み出し、これを駆動制御回路２に供給する。
駆動制御回路２は、図６に示す発光駆動フォーマットに従ってＰＤＰ１０を駆動制御すべき各種タイミング信号をアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。
【００２０】
尚、図６に示される発光駆動フォーマットでは、各フィールド(以下、フレームをも含む表現とする)の表示期間を８個のサブフィールドＳＦ１〜ＳＦ８に分割する。そして、各サブフィールド内で、ＰＤＰ１０の放電セル各々を発光セル状態又は非発光セル状態のいずれか一方に設定する画素データ書込行程Ｗcと、上記発光セル状態にある放電セルのみを図６中に記述されている回数比にて示される数だけ繰り返し発光せしめる発光維持行程Ｉcとを実施する。又、先頭のサブフィールドＳＦ１においてのみでＰＤＰ１０の全放電セル内の壁電荷量を初期化せしめる一斉リセット行程Ｒcを実行し、最後尾のサブフィールドＳＦ１４では、全放電セル内の壁電荷を一斉に消去する消去行程Ｅを実行する。
【００２１】
図７は、上記一斉リセット行程Ｒc、画素データ書込行程Ｗc、発光維持行程Ｉc及び消去行程Ｅなる各行程において、上記アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々がＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。
先ず、サブフィールドＳＦ１のみで実施される一斉リセット行程Ｒcでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、図７に示す如き波形を有するリセットパルスＲＰx及びＲＰYをＰＤＰ１０の行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに一斉に印加する。これらリセットパルスＲＰx及びＲＰYの一斉印加により、ＰＤＰ１０中の全ての放電セルがリセット放電し、かかるリセット放電の直後、各放電セル内には一様に所定量の壁電荷が形成される。このリセット放電により、全ての放電セルが発光セル状態に初期化される。
【００２２】
次に、各サブフィールドの画素データ書込行程Ｗcでは、アドレスドライバ６が、上記メモリ４から供給された画素駆動データビットＤＢの論理レベルに対応した電圧を有する画素データパルスを発生する。例えば、アドレスドライバ６は、画素駆動データビットＤＢの論理レベルが"１"である場合には高電圧の画素データパルスを生成し、"０"である場合には低電圧(０ボルト)の画素データパルスを生成する。この際、アドレスドライバ６は、上述した如く生成した画素データパルスを１行分(ｍ個)毎に列電極Ｄ1〜Ｄmに印加して行く。例えば、サブフィールドＳＦ１の画素データ書込行程Ｗcでは、メモリ４から画素駆動データビットＤＢ１11〜ＤＢ１nmが供給されるので、アドレスドライバ６は、先ず、この中から第１行目に対応した分、つまりＤＢ１11〜ＤＢ１1mを抽出する。そして、アドレスドライバ６は、これらｍ個のＤＢ１11〜ＤＢ１1m各々を、その論理レベルに対応したｍ個の画素データパルスＤＰ１11〜ＤＰ１1mに変換し、これらを図７に示す如く同時に列電極Ｄ1〜Ｄmに印加する。次に、アドレスドライバ６は、画素駆動データビット群ＤＢ１11〜ＤＢ１nmの中から第２行目に対応したＤＢ１21〜ＤＢ１2mを抽出する。そして、アドレスドライバ６は、これらｍ個のＤＢ１21〜ＤＢ１2m各々を、その論理レベルに対応したｍ個の画素データパルスＤＰ１21〜ＤＰ１2mに変換し、これらを図７に示す如く同時に列電極Ｄ1〜Ｄmに印加する。以下、同様にしてアドレスドライバ６は、サブフィールドＳＦ１の画素データ書込行程Ｗcにおいて、メモリ４から供給された画素駆動データビットＤＢ１に対応した画素データパルスＤＰ１を１行分毎に列電極Ｄ1〜Ｄmに印加して行くのである。
【００２３】
更に、画素データ書込行程Ｗcでは、第２サスティンドライバ８が、上述した如き１行分毎の画素データパルスＤＰの印加タイミングと同一タイミングにて、図７に示されるが如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ放電(選択消去放電)が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。この選択消去放電により、上記一斉リセット行程Ｒcにおいて発光セル状態に初期化された放電セルは非発光セル状態に設定される。一方、上記選択消去放電の生起されなかった放電セルは、その直前までの状態を維持する。すなわち、発光セル状態にあった放電セルはそのまま発光セル状態に設定され、非発光セル状態にあった放電セルはそのまま非発光セル状態に設定される。
【００２４】
次に、各サブフィールドの発光維持行程Ｉcでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図７に示されるように交互に正極性の維持パルスＩＰX及びＩＰYを印加する。
ここで、サブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcにおいて上記維持パルスＩＰを繰り返し印加する回数は、上記平均輝度信号ＡＰＬ、照度信号ＬＬ、ＡＢＬ特性メモリ５２から読み出されたデータ変換テーブルに基づいている。
【００２５】
例えば、上記照度信号ＬＬが図５に示す如き照度Ｌ１よりも低い場合には、駆動制御回路２は、ＡＢＬ特性Ｃに対応したデータ変換テーブルを読み出すべきＡＢＬ特性読出信号をＡＢＬ特性メモリ５２に供給する。これにより、ＡＢＬ特性メモリ５２は、図４に示す如きＡＢＬ特性Ｃに対応したデータ変換テーブルを駆動制御回路２に供給する。この際、駆動制御回路２は、上記ＡＢＬ特性Ｃに対応したデータ変換テーブルに基づき、平均輝度信号ＡＰＬに対応した維持パルスの印加数を求める。そして、駆動制御回路２は、この１フィールド表示期間内で印加すべき維持パルスの印加数を図６に示す如き回数比にて各サブフィールドの発光維持行程Ｉcに割り当て、その維持パルスのタイミング信号を第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。これにより、平均輝度信号ＡＰＬが例えば図４に示す如く"４０"である場合、ＡＢＬ特性Ｃによれば、１フィールド表示期間内で印加すべき維持パルスの総数として"５１０"が得られる。従って、この維持パルスのパルス数"５１０"を、図６に示す如き回数比にてサブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcに割り当てると、図８に示す如く、
ＳＦ１：２
ＳＦ２：１２
ＳＦ３：３２
ＳＦ４：４８
ＳＦ５：７０
ＳＦ６：９２
ＳＦ７：１１４
ＳＦ８：１４０
となる。よって、第１サスティンドライバ７及び第２サスティンドライバ８各々は、サブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcにおいて上述した如き回数だけ繰り返し維持パルスＩＰX及びＩＰYを各放電セルに印加する。
【００２６】
又、上記照度信号ＬＬが図５に示す如き照度Ｌ１よりも高く照度Ｌ２よりも低い場合には、駆動制御回路２は、ＡＢＬ特性Ｂに対応したデータ変換テーブルを読み出すべきＡＢＬ特性読出信号をＡＢＬ特性メモリ５２に供給する。これにより、ＡＢＬ特性メモリ５２は、図４に示す如きＡＢＬ特性Ｂに対応したデータ変換テーブルを駆動制御回路２に供給する。この際、駆動制御回路２は、上記ＡＢＬ特性Ｂに対応したデータ変換テーブルに基づき、平均輝度信号ＡＰＬに対応した維持パルスの印加数(１フィールド表示期間内で印加すべき)を求める。そして、駆動制御回路２は、この１フィールド表示期間内で印加すべき維持パルスの印加数を、図６に示す如き回数比にて各サブフィールドの発光維持行程Ｉcに割り当て、各維持パルスのタイミング信号を第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。かかる動作により、例えば、平均輝度信号ＡＰＬが図４に示す如く"４０"である場合、ＡＢＬ特性Ｂによれば、１フィールド表示期間内で印加すべき維持パルスの総数として"７６５"が得られる。従って、この維持パルスのパルス数"７６５"を、図６に示す如き回数比にてサブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcに割り当てると、図８に示す如く、
ＳＦ１：３
ＳＦ２：１８
ＳＦ３：４８
ＳＦ４：７２
ＳＦ５：１０５
ＳＦ６：１３８
ＳＦ７：１７１
ＳＦ８：２１０
となる。よって、第１サスティンドライバ７及び第２サスティンドライバ８各々は、サブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcにおいて上述した如き回数だけ繰り返し維持パルスＩＰX及びＩＰYを各放電セルに印加する。
【００２７】
又、上記照度信号ＬＬが図５に示す如き照度Ｌ２よりも高い場合には、駆動制御回路２は、ＡＢＬ特性Ａに対応したデータ変換テーブルを読み出すべきＡＢＬ特性読出信号をＡＢＬ特性メモリ５２に供給する。これにより、ＡＢＬ特性メモリ５２は、図４に示す如きＡＢＬ特性Ａに対応したデータ変換テーブルを駆動制御回路２に供給する。この際、駆動制御回路２は、上記ＡＢＬ特性Ａに対応したデータ変換テーブルに基づき、平均輝度信号ＡＰＬに対応した維持パルスの印加数(１フィールド表示期間内で印加すべき)を求める。そして、駆動制御回路２は、この１フィールド表示期間内で印加すべき維持パルスの印加数を、図６に示す如き回数比にて各サブフィールドの発光維持行程Ｉcに割り当て、各維持パルスのタイミング信号を第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。かかる動作により、平均輝度信号ＡＰＬが例えば図４に示す如く"４０"である場合、ＡＢＬ特性Ａによれば、１フィールド表示期間内で印加すべき維持パルスの総数として"１０２０"が得られる。従って、この維持パルスの印加数"１０２０"を、図６に示す如き回数比にてサブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcに割り当てると、図８に示す如く、
ＳＦ１：４
ＳＦ２：２４
ＳＦ３：６４
ＳＦ４：９６
ＳＦ５：１４０
ＳＦ６：１８４
ＳＦ７：２２８
ＳＦ８：２８０
となる。よって、第１サスティンドライバ７及び第２サスティンドライバ８各々は、サブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcにおいて上述した如き回数だけ繰り返し維持パルスＩＰX及びＩＰYを各放電セルに印加する。
【００２８】
ここで、壁電荷が残留したままとなっている放電セル、すなわち上記画素データ書込行程Ｗcにおいて発光セル状態に設定された放電セルのみが、上記維持パルスＩＰX及びＩＰYが印加される度に維持放電し、各サブフィールド毎に割り当てられた放電回数分だけ、その維持放電に伴う発光状態を維持する。尚、前述したように、各放電セルが発光セル状態に設定されるか否かは、画素駆動データＧＤによって決まる。この際、画素駆動データＧＤとして取り得るパターンは、図３に示されるが如き９パターンである。そして、最高輝度を表す"１０００"なる多階調化画素データＰＤSに対応した画素駆動データＧＤを除き、いずれもが、第１〜第８ビットの内の１ビットだけが論理レベル"１"となり、他のビットは全て論理レベル"０"である。従って、その論理レベル"１"のビット桁に対応したサブフィールドの画素データ書込行程Ｗcにおいてのみで選択消去放電が生起され、放電セルは非発光セル状態に設定される。一方、論理レベル"０"のビット桁各々に対応したサブフィールドの画素データ書込行程Ｗcでは選択消去放電が生起されないので、放電セルは、その直前までの状態を保持する。この際、図６に示す如き駆動によれば、放電セル内に壁電荷を形成させてこの放電セルを非発光セル状態から発光セル状態に推移させることが可能な行程は、先頭のサブフィールドＳＦ１での一斉リセット行程Ｒcだけである。従って、図３の画素駆動データＧＤを用いた駆動によれば、放電セルは、各フィールドの先頭から、図３中の黒丸が付されているサブフィールドの画素データ書込行程Ｗcにおいて選択消去放電が生起されるまでの間、発光セル状態に保持される。そして、一度、選択消去放電が生起されると、それ以降、放電セルは１フィールドの最後尾まで非発光セル状態を保持することになる。よって、各放電セルは、各フィールド内において最初に選択消去放電が生起されるまで、発光セル状態に保持され、その間に存在する各サブフィールド(白丸印にて示す)の発光維持行程Ｉcにおいて連続して維持放電が生起される。
【００２９】
従って、図３に示されるが如き画素駆動データＧＤを用いて図６に示す如き発光駆動フォーマットに従った駆動を行えば、ＳＦ１〜ＳＦ８を通して各発光維持行程Ｉcで生起された維持放電の合計回数に対応した９階調分の中間輝度表示が為される。
この際、ＰＤＰ１０周辺の照度が比較的高い場合には、図４に示すＡＢＬ特性Ａに基づいて１フィールド表示期間内(ＳＦ１〜ＳＦ８)にて各放電セルに印加すべき維持パルスの印加数が決定する。よって、例えば図４に示すように入力映像の平均輝度レベルが"４０"である場合には１フィールド表示期間内において各放電セルに印加すべき維持パルスの印加数は"１０２０"となる。従って、図３に示す９通りの発光駆動パターンによって得られる９階調分の中間輝度各々の輝度レベルは、
｛0、4、28、92、188、328、512、740、1020｝
となる。
【００３０】
又、上述したのと同様にＰＤＰ１０周辺の照度が比較的高いときに、図４に示す如く入力映像の平均輝度レベルが"５０"である場合には、１フィールド表示期間内において各放電セルに印加すべき維持パルスの印加数は"７６５"となる。従って、図３に示す９通りの発光駆動パターンによって得られる９階調分の中間輝度各々の輝度レベルは、
｛0、3、21、69、141、246、384、555、765｝
となる。
【００３１】
すなわち、上記ＡＢＬ特性Ａによれば、入力映像の平均輝度レベルが高くなるほど１フィールド表示期間内において各放電セルに印加する維持パルスの印加数が減る。つまり、例え入力映像の平均輝度レベルが"４０"から"５０"へと高くなってもその消費電力が上記第１消費電力内に収まるように電力制限作用が働くのである。
【００３２】
一方、ＰＤＰ１０周辺の照度が比較的低い場合には、図４に示すＡＢＬ特性Ｃに基づいて１フィールド表示期間内で各放電セルに印加すべき維持パルスの印加数が決定する。よって、例えば、図４に示すように入力映像の平均輝度レベルが"４０"である場合には１フィールド表示期間内において各放電セルに印加すべき維持パルスの印加数は"５１０"となる。従って、図３に示す９通りの発光駆動パターンによって得られる９階調分の中間輝度各々の輝度レベルは、
｛0、2、14、46、94、164、256、370、510｝
となる。
【００３３】
従って、前述した如くＰＤＰ１０周辺の照度が高い場合に比して画面全体の輝度が低下する。すなわち、プラズマディスプレイ装置の設置された場所の明るさに対応した適切な画面輝度が提供されるようになるのである。
又、上記ＡＢＬ特性Ｃによれば、例え入力映像の平均輝度レベルが高くなってもその電力消費は上記第３消費電力内に収まることになる。この際、かかるＡＢＬ特性Ｃによる第３消費電力は、ＰＤＰ１０周辺の照度が高い場合に用いられるＡＢＬ特性Ａによる第１消費電力よりも少ない。従って、ＰＤＰ１０周辺の照度が低い場合には高い場合に比して、その消費電力が減少するのである。
【００３４】
このように、ＡＢＬ特性Ａ〜Ｃは、入力映像の平均輝度及びＰＤＰ１０周辺の照度をパラメータとして、各フィールド内において印加すべき維持パルスの印加数、つまり印加頻度を求める１つの変換関数と捉えることができる。この際、かかる変換関数は、平均輝度が高いほどこの平均輝度を小なる維持パルスの印加頻度に変換する第１変換関数と、照度が低いほどこの印加頻度を小にする第２関数との重畳によって表すことが出来る。従って、これらＡＢＬ特性Ａ〜Ｃを用いた輝度制限動作によれば、ＰＤＰ周辺の照度に追従した適切な画面輝度を維持させつつも、入力映像の輝度レベルに拘わらずに電力消費量を所定の消費電力内に制限させることが可能となるのである。
【００３５】
ところで、維持パルスの印加頻度を小さくして維持放電の生起回数を減らすと、その放電に伴って発生するプライミング粒子量が減少するので、各種放電(選択消去放電、維持放電)を確実に生起させることが出来なくなる。そこで、維持パルスの印加頻度を少なくした分だけ、各維持パルスのパルス幅、あるいは走査パルス及び画素データパルス各々のパルス幅を広げることにより各種放電を確実に生起させるようにする。
【００３６】
例えば、各フィールド内で放電セルに印加すべき維持パルスの印加数が"５１０"である場合には、アドレスドライバ６及び第２サスティンドライバ８は、上記画素データ書込行程Ｗcにおいて図９(ａ)に示す如きパルス幅Ｔ１の画素データパルス及び走査パルスＳＰを発生する。この際、第１サスティンドライバ７及び第２サスティンドライバ８は、上記発光維持行程Ｉcにおいて図１０(ａ)に示す如きパルス幅Ｐ１及び周期Ｓ１の維持パルスＩＰX及びＩＰYを発生する。
【００３７】
又、各フィールド内で放電セルに印加すべき維持パルスの印加数が例えば"７６５"である場合には、アドレスドライバ６及び第２サスティンドライバ８は、上記画素データ書込行程Ｗcにおいて図９(ｂ)に示す如き、上記パルス幅Ｔ１よりも狭いパルス幅Ｔ２であり、かつ上記パルス幅Ｔ１の場合よりも周期を短くした画素データパルス及び走査パルスＳＰを発生する。この際、第１サスティンドライバ７及び第２サスティンドライバ８は、上記発光維持行程Ｉcにおいて図１０(ｂ)に示す如き、上記パルス幅Ｐ１よりも狭いパルス幅Ｐ２であり、かつ上記周期Ｓ１よりも短い周期Ｓ２の維持パルスＩＰX及びＩＰYを発生する。
【００３８】
又、各フィールド内で放電セルに印加すべき維持パルスの印加数が例えば"１０２０"である場合には、アドレスドライバ６及び第２サスティンドライバ８は、上記画素データ書込行程Ｗcにおいて図９(ｃ)に示す如き、上記パルス幅Ｔ２よりも狭いパルス幅Ｔ３であり、かつ上記パルス幅Ｔ２の場合よりも周期を短くした画素データパルス及び走査パルスＳＰを発生する。この際、第１サスティンドライバ７及び第２サスティンドライバ８は、上記発光維持行程Ｉcにおいて図１０(ｃ)に示す如き、上記パルス幅Ｐ２よりも狭いパルス幅Ｐ３であり、かつ上記周期Ｓ２よりも短い周期Ｓ３の維持パルスＩＰX及びＩＰYを発生する。
【００３９】
このように、各フィールド内で放電セルに印加すべき維持パルスの印加数が小なるほど、走査パルス、画素データパルス、維持パルスのパルス幅を広げることにより、各種放電に対する放電マージンを高めるのである。これにより、たとえ維持放電の回数が少ないが故に放電セル内に存在するプライミング粒子量が少なくても、確実に放電を生起させることが可能となる。
【００４０】
【発明の効果】
以上の如く本発明においては、入力映像の平均輝度及びＰＤＰ周辺の照度に基づいて単位時間(１フィールド表示期間)あたりに印加すべき表示パルス(維持パルス)の印加頻度を求め、その印加頻度に従って表示パルスを放電セル各々に印加するようにしている。
【００４１】
従って、本発明によれば、プラズマディスプレイパネルの周辺の照度に追従した適切な画面輝度を維持させつつも、入力映像の輝度レベルに拘わらずに電力消費量を所定の消費電力内に制限することが可能となる。
【図面の簡単な説明】
【図１】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置を示す図である。
【図２】図１に示されるデータ変換回路３０の内部構成を示す図である。
【図３】データ変換回路３２のデータ変換テーブル、及び発光駆動パターンを示す図である。
【図４】ＡＢＬ特性Ａ〜Ｃを示す図である。
【図５】ＰＤＰ１０周辺の照度とＡＢＬ特性Ａ〜Ｃの対応関係を示す図である。
【図６】図１に示されるプラズマディスプレイ装置で採用される発光駆動フォーマットの一例を示す図である。
【図７】ＰＤＰ１０に印加される各種駆動パルスと、その印加タイミングの一例を示す図である。
【図８】入力映像の平均輝度レベルが"４０"であるときに、１フィールド表示期間内で印加すべき維持パルスのパルス数及び各サブフィールド内での印加回数を、ＰＤＰ１０周辺の照度毎に示す図である。
【図９】１フィールド表示期間内で印加すべき維持パルスのパルス数に応じて変更する、画素データパルス及び走査パルスＳＰ各々のパルス幅を示す図である。
【図１０】１フィールド表示期間内で印加すべき維持パルスのパルス数に応じて変更する、維持パルスのパルス幅を示す図である。
【符号の説明】
２ 駆動制御回路
６ アドレスドライバ
７ 第１サスティンドライバ
８ 第２サスティンドライバ
１０ ＰＤＰ
５０ 平均輝度演算回路
５１ 外光センサ
５２ ＡＢＬ特性メモリ
Claims (12)
- 表示画素を担う複数の放電セルを備えたプラズマディスプレイパネルの前記放電セル各々に繰り返し表示パルスを印加して放電せしめることにより入力映像信号に対応した表示を行うプラズマディスプレイパネルの駆動方法であって、
前記入力映像信号によって表される映像の平均輝度を前記入力映像信号の単位表示期間毎に算出する平均輝度算出行程と、
前記プラズマディスプレイパネルの周辺の照度を検出する照度検出行程と、
前記平均輝度が所定の下限値以上の場合には当該平均輝度が高いほど低い印加頻度にて前記表示パルスを前記放電セル各々に繰り返し印加せしめる一方、前記平均輝度が前記下限値よりも小なる場合には最大の印加頻度にて前記表示パルスを前記放電セル各々に繰り返し印加せしめる駆動制御行程と、を有し、
前記駆動制御行程は、前記照度が低いほど前記下限値を小さくすることを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記駆動制御行程は、前記照度が低いほど前記印加頻度を低くすることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
- 前記駆動制御行程は、前記印加頻度が小になるほど、前記表示パルスのパルス幅を広げることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
- 前記表示パルスは維持パルスであることを特徴とする請求項１又は３に記載のプラズマディスプレイパネルの駆動方法。
- 前記駆動制御行程は、前記印加頻度が小になるほど、走査パルス及び画素データパルスのパルス幅を広げることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
- 表示画素を担う複数の放電セルを備えたプラズマディスプレイパネルの前記放電セル各々に繰り返し表示パルスを印加して放電せしめることにより入力映像信号に対応した表示を行うプラズマディスプレイパネルの駆動方法であって、
前記入力映像信号によって表される映像の平均輝度を前記入力映像信号の単位表示期間毎に算出する平均輝度算出行程と、
前記プラズマディスプレイパネルの周辺の照度を検出する照度検出行程と、
前記平均輝度が所定の第１下限値以上の場合には当該平均輝度が高いほど低い印加頻度を設定する一方、前記平均輝度が前記第１下限値よりも小なる場合には最大の印加頻度を設定する第１輝度制限行程と、
前記平均輝度が前記第１下限値よりも低い第２下限値以上の場合には当該平均輝度が高いほど、前記第１輝度制限行程において前記平均輝度に対して得られる印加頻度よりも低い印加頻度を設定する一方、前記平均輝度が前記第２下限値よりも小なる場合には前記前記最大の印加頻度を設定する第２輝度制限行程と、
前記照度が所定照度よりも高い場合には前記第１輝度制限行程によって得られた前記印加頻度に従って前記表示パルスを前記放電セル各々に印加する一方、前記照度が前記所定照度以下である場合には前記第２輝度制限行程によって得られた前記印加頻度に従って前記表示パルスを前記放電セル各々に印加する駆動行程と、を有することを特徴とするプラズマディスプレイパネルの駆動方法。 - 表示画素を担う複数の放電セルを備えたプラズマディスプレイパネルの前記放電セル各々に繰り返し表示パルスを印加して放電せしめることにより入力映像信号に対応した表示を行うプラズマディスプレイパネルの駆動装置であって、
前記入力映像信号によって表される映像の平均輝度を前記入力映像信号の単位表示期間毎に算出する平均輝度算出手段と、
前記プラズマディスプレイパネルの周辺の照度を検出する照度検出手段と、
前記平均輝度が所定の下限値以上の場合には当該平均輝度が高いほど低い印加頻度にて前記表示パルスを前記放電セル各々に繰り返し印加せしめる一方、前記平均輝度が前記下限値よりも小なる場合には最大の印加頻度にて前記表示パルスを前記放電セル各々に繰り返し印加せしめる駆動制御手段と、を有し、
前記駆動制御手段は、前記照度が低いほど前記下限値を小さくすることを特徴とするプラズマディスプレイパネルの駆動装置。 - 前記駆動制御手段は、前記照度が低いほど前記印加頻度を低くすることを特徴とする請求項７に記載のプラズマディスプレイパネルの駆動装置。
- 前記駆動制御手段は、前記印加頻度が小になるほど、前記表示パルスのパルス幅を広げることを特徴とする請求項７に記載のプラズマディスプレイパネルの駆動装置。
- 前記表示パルスは維持パルスであることを特徴とする請求項７又は８に記載のプラズマディスプレイパネルの駆動装置。
- 前記駆動制御手段は、前記印加頻度が小になるほど、走査パルス及び画素データパルスのパルス幅を広げることを特徴とする請求項７に記載のプラズマディスプレイパネルの駆動装置。
- 表示画素を担う複数の放電セルを備えたプラズマディスプレイパネルの前記放電セル各々に繰り返し表示パルスを印加して放電せしめることにより入力映像信号に対応した表示を行うプラズマディスプレイパネルの駆動装置であって、
前記入力映像信号によって表される映像の平均輝度を前記入力映像信号の単位表示期間毎に算出する平均輝度算出手段と、
前記プラズマディスプレイパネルの周辺の照度を検出する照度検出手段と、
前記平均輝度が所定の第１下限値以上の場合には当該平均輝度が高いほど低い印加頻度を設定する一方、前記平均輝度が前記第１下限値よりも小なる場合には最大の印加頻度を設定する第１輝度制限手段と、
前記平均輝度が前記第１下限値よりも低い第２下限値以上の場合には当該平均輝度が高いほど、前記第１輝度制限手段において前記平均輝度に対して設定される印加頻度よりも低い印加頻度を設定する一方、前記平均輝度が前記第２下限値よりも小なる場合には前記前記最大の印加頻度を設定する第２輝度制限手段と、
前記照度が所定照度よりも高い場合には前記第１輝度制限手段によって得られた前記印加頻度に従って前記表示パルスを前記放電セル各々に印加する一方、前記照度が前記所定照度以下である場合には前記第２輝度制限手段によって得られた前記印加頻度に従って前記表示パルスを前記放電セル各々に印加する駆動手段と、を有することを特徴とするプラズマディスプレイパネルの駆動装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002009485A JP4180828B2 (ja) | 2002-01-18 | 2002-01-18 | プラズマディスプレイパネルの駆動方法及び駆動装置 |
| EP02025936A EP1316938A3 (en) | 2001-12-03 | 2002-11-20 | Driving device for plasma display panel |
| US10/303,709 US6762567B2 (en) | 2001-12-03 | 2002-11-26 | Driving device for plasma display panel |
| KR10-2002-0074869A KR100512918B1 (ko) | 2001-12-03 | 2002-11-28 | 플라즈마 디스플레이 패널의 구동장치 |
| CN02154503A CN1424706A (zh) | 2001-12-03 | 2002-12-03 | 等离子显示板的驱动装置 |
| US10/849,165 US20040207573A1 (en) | 2001-12-03 | 2004-05-20 | Driving device for plasma display panel |
| US10/849,521 US20040212565A1 (en) | 2001-12-03 | 2004-05-20 | Driving device for plasma display panel |
| KR1020050008632A KR100713789B1 (ko) | 2001-12-03 | 2005-01-31 | 플라즈마 디스플레이 패널의 구동장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002009485A JP4180828B2 (ja) | 2002-01-18 | 2002-01-18 | プラズマディスプレイパネルの駆動方法及び駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003216094A JP2003216094A (ja) | 2003-07-30 |
| JP4180828B2 true JP4180828B2 (ja) | 2008-11-12 |
Family
ID=27647484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002009485A Expired - Fee Related JP4180828B2 (ja) | 2001-12-03 | 2002-01-18 | プラズマディスプレイパネルの駆動方法及び駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4180828B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8376736B2 (en) | 2007-10-28 | 2013-02-19 | Lanzatech New Zealand Limited | Carbon capture in fermentation |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524312B1 (ko) * | 2003-11-12 | 2005-10-28 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 초기화 제어방법 및 장치 |
| JP2005308949A (ja) * | 2004-04-20 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 画像表示方法および画像表示装置 |
| JP2005321508A (ja) * | 2004-05-07 | 2005-11-17 | Pioneer Electronic Corp | ディスプレイ装置 |
| JP2006058519A (ja) * | 2004-08-19 | 2006-03-02 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| WO2006049270A1 (ja) * | 2004-11-01 | 2006-05-11 | Nikon Corporation | ヘッドマウントディスプレイ |
| JP5084003B2 (ja) * | 2005-10-28 | 2012-11-28 | 東北パイオニア株式会社 | 発光表示パネルの駆動装置および駆動方法 |
| EP1785975A1 (en) * | 2005-11-10 | 2007-05-16 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for power control in a display device |
| JP2007171258A (ja) * | 2005-12-19 | 2007-07-05 | Sharp Corp | 映像表示装置 |
| JP2007271906A (ja) | 2006-03-31 | 2007-10-18 | Fujitsu Hitachi Plasma Display Ltd | 表示デバイスの駆動方法および駆動装置 |
| JP2008070538A (ja) * | 2006-09-13 | 2008-03-27 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
| JP2009258465A (ja) * | 2008-04-18 | 2009-11-05 | Panasonic Corp | プラズマディスプレイ装置 |
| JP2009259668A (ja) * | 2008-04-18 | 2009-11-05 | Panasonic Corp | プラズマディスプレイ装置 |
| JP2009259670A (ja) * | 2008-04-18 | 2009-11-05 | Panasonic Corp | プラズマディスプレイ装置 |
-
2002
- 2002-01-18 JP JP2002009485A patent/JP4180828B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8376736B2 (en) | 2007-10-28 | 2013-02-19 | Lanzatech New Zealand Limited | Carbon capture in fermentation |
| US8507228B2 (en) | 2007-10-28 | 2013-08-13 | Lanzatech New Zealand Limited | Carbon capture in fermentation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003216094A (ja) | 2003-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3767791B2 (ja) | ディスプレイパネルの駆動方法 | |
| JP3695737B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100512918B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| JP4698070B2 (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| JP2000242229A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP5063841B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4180828B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JP4146126B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4170713B2 (ja) | 表示パネルの駆動方法 | |
| JP5004382B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| KR100781214B1 (ko) | 표시 패널의 구동 방법 | |
| US20020012075A1 (en) | Plasma display panel driving method | |
| JP4146129B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JP3630584B2 (ja) | ディスプレイパネルの駆動方法 | |
| JP4071382B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002023689A (ja) | プラズマディスプレイ装置 | |
| JP2005004148A (ja) | 表示パネルの駆動方法 | |
| JP4541025B2 (ja) | 表示パネルの駆動方法 | |
| JP2001306030A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2003015584A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4679932B2 (ja) | 表示パネルの駆動方法 | |
| JP4679936B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2003177695A (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
| JP3825793B2 (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080828 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |