[go: up one dir, main page]

JP4177775B2 - 半導体基板及びその製造方法並びに半導体装置 - Google Patents

半導体基板及びその製造方法並びに半導体装置 Download PDF

Info

Publication number
JP4177775B2
JP4177775B2 JP2004074969A JP2004074969A JP4177775B2 JP 4177775 B2 JP4177775 B2 JP 4177775B2 JP 2004074969 A JP2004074969 A JP 2004074969A JP 2004074969 A JP2004074969 A JP 2004074969A JP 4177775 B2 JP4177775 B2 JP 4177775B2
Authority
JP
Japan
Prior art keywords
layer
strained
substrate
region
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004074969A
Other languages
English (en)
Other versions
JP2005268322A (ja
Inventor
元 永野
一郎 水島
清孝 宮野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004074969A priority Critical patent/JP4177775B2/ja
Priority to EP04011379A priority patent/EP1577943A3/en
Priority to US10/852,511 priority patent/US7525154B2/en
Priority to CNB2005100553053A priority patent/CN1314120C/zh
Publication of JP2005268322A publication Critical patent/JP2005268322A/ja
Application granted granted Critical
Publication of JP4177775B2 publication Critical patent/JP4177775B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6748—Group IV materials, e.g. germanium or silicon carbide having a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Description

本発明は、半導体基板及びその製造方法並びに半導体装置に係わり、例えば、表面層の歪みの状態が異なる領域、すなわち、歪み半導体領域と歪みのない半導体領域とを有する半導体基板及びその製造方法並びにこの半導体基板を用いる半導体装置に関する。
引っ張り応力を受けている歪んだシリコン（歪みＳｉ）では、歪みＳｉ層中の内部応力の効果によって、Ｓｉ中の電子の移動度が増加することが知られている。ここで、歪みＳｉ層とは、Ｓｉ層の格子定数が、歪みによって本来のＳｉの格子定数からずれているＳｉ層である。また、本来のＳｉの格子定数を有する歪みのないＳｉ層を歪みＳｉ層と対比して、ここでは緩和Ｓｉ層と呼ぶ。後で述べるシリコン・ゲルマニウム（ＳｉＧｅ）についても同様に、ここでは、歪みを有するＳｉＧｅ層を歪みＳｉＧｅ層と、歪みのないＳｉＧｅ層を緩和ＳｉＧｅ層と呼ぶ。
ｎチャネルＭＯＳＦＥＴ(Metal-Oxide Semiconductor Field Effect Transistor)（ｎＭＯＳ）のチャネル部に、例えば、引っ張り歪みを有する歪みＳｉ層を利用して半導体装置を形成すると、この装置の動作速度を向上させることができる。さらに、歪みＳｉ層を有する歪みＳｉ基板上に、種々の機能を持つ半導体装置を混載することによって、高性能、高機能の半導体装置を製造することができる。
しかしながら、引っ張り歪みＳｉ中では、電子の移動度は増加するものの、正孔の移動度は、バルクＳｉ中と同等か若しくはむしろ低下する。したがって、半導体素子の特性から、歪みＳｉは、ｎＭＯＳに適している。しかし、ｐＭＯＳには、正孔の移動度がＳｉより大きい歪みＳｉＧｅが好ましい。そこで、歪みの状態の異なる２つの半導体領域を有する半導体基板が提案されている。その一例を図１８に示す。
この例は、Ｓｉ基板１とこの上方に形成した薄い歪みＳｉ層２１との間に挟まれた埋め込み酸化膜（ＢＯＸ：Buried Oxide）層１１及び歪みのない緩和ＳｉＧｅ層１２を有する歪みＳＯＩ(Silicon On Insulator)基板３（図１８（ａ））を使用している。この基板の表面の一部に歪みＳｉ層２１を有する歪みＳｉ領域Ａを残したままで、歪みのない緩和Ｓｉ層２２を有する緩和Ｓｉ領域Ｂを形成した半導体基板の例である。
この緩和Ｓｉ領域Ｂは、以下のようにして形成できる。まず、全面を熱酸化して酸化膜（ＳｉＯ２膜）を形成し、パターニングにより領域Ｂの歪みＳｉ層２１を露出する。そして、露出した領域Ｂの歪みＳｉ層２１、緩和ＳｉＧｅ層１２及びＢＯＸ層１１を選択的に除去してＳｉ基板１を露出させる。その後、選択エピタキシャル成長により歪みのない緩和Ｓｉ層２２をＳｉ基板１上に形成し、次に、歪みＳｉ層２１上のＳｉＯ２膜を除去する。このようにして、図１８（ｂ）に示したように、表面が歪みＳｉ層２１である歪みＳｉ領域Ａと、歪みのない緩和Ｓｉ層２２である緩和Ｓｉ領域Ｂを有する半導体基板を形成する。
例えば、図１８（ｂ）に示した構造の歪みＳｉ領域Ａと緩和Ｓｉ領域Ｂとを有する半導体基板を選択エピタキシャル成長によって製造する工程では、選択エピタキシャル成長の前に、例えば、熱酸化、水素アニールのような比較的高温の熱処理が一般に行われる。この熱処理によって、歪みＳｉ層２１と緩和ＳｉＧｅ層１２との界面付近に両者の格子定数の違いによりミスフィット転位が発生し、歪みＳｉ層２１の歪みが緩和するという問題を生じることがある。また、薄い歪みＳｉ層２１を熱酸化すると、さらに薄くなるばかりでなく、歪みＳｉ層２１の厚さ制御が困難になるという問題もある。
また、この熱処理中に、高濃度のＧｅを含む緩和ＳｉＧｅ層からその上に形成した歪みＳｉ層２１にＧｅが拡散するという問題がある。その結果、歪みＳｉ層２１の歪みが小さくなり、電子の移動度が十分に向上できなくなる。
他の一例は、図１９（ａ）に示したように、Ｓｉ基板１上にＳｉＧｅバッファ層３１を介して歪みＳｉ層２１を形成した歪みＳｉ基板２を出発材料として歪みＳｉ領域Ａと緩和Ｓｉ領域Ｂを表面に形成した半導体基板の例である。ＳｉＧｅバッファ層３１は、上記のようなミスフィット転位の発生を抑制するために、ＳｉＧｅ層３１のＧｅ濃度をＳｉ基板１に接する部分では低濃度にし、表面に向かって徐々に高濃度にしたものである。緩和Ｓｉ領域Ｂの形成は、この例では、次のように行う。まず、歪みＳｉ層２１の一部をマスクで覆い歪みのないＳｉ層となる緩和Ｓｉ領域Ｂを露出する。その後、この領域Ｂの歪みＳｉ層２１及びＳｉＧｅバッファ層３１を選択エッチングにより除去して、歪みのないＳｉ基板表面を露出させて、図１９（ｂ）に示したように、緩和Ｓｉ領域Ｂとしたものである。したがって、このような構造では、ＳｉＧｅバッファ層３１上の歪みＳｉ領域ＡとＳｉＧｅバッファ層３１を除去した緩和Ｓｉ領域Ｂとに段差が生じるという問題がある。
さらに、ＳｉＧｅバッファ層３１は、上記のように、その厚み方向でＳｉ中のＧｅ濃度が一定ではなく、Ｓｉ基板１側では低濃度であるが、表面に向かって次第に高濃度になる、いわゆるグレーデッドＳｉＧｅ層である。図１９（ｂ）に示した構造の半導体基板を製造する際に、前述のようにこのＳｉＧｅバッファ層３１をエッチングによって除去する。しかし、Ｓｉ基板１に近い部分のＳｉＧｅバッファ層３１中のＧｅ濃度が低いため、ＳｉＧｅバッファ層３１とＳｉ基板１とのエッチングにおける選択性が小さくなり、エッチング量の制御が困難になる。その結果、エッチング量のウェーハ面内均一性やロット間均一性が悪くなり、緩和Ｓｉ領域Ｂの高さが不均一になるという問題がある。
上述したような問題点を有する半導体基板を使用して半導体装置を製造する場合、例えば、基板の持つ段差によって製造プロセス中で平坦化が困難になり、例えば、所望のパターニングが困難になる。また、表面の歪みＳｉ層２１の厚みバラツキ、あるいは歪みＳｉ層２１に接するＳｉＧｅ層１２のＧｅ濃度のバラツキ等によって、そこに製造した半導体装置の特性にバラツキを生じたり、所望の特性が得られなくなる。
さらに、ＳｉＧｅバッファ層３１中には、Ｓｉ基板１とＳｉＧｅバッファ層３１との格子定数の違いを緩和するために、ミスフィット転位が多数存在する。このようなミスフィット転位を有する歪みＳｉ領域Ａに、深さの深い半導体素子、例えば、トレンチメモリセルを形成すると、トレンチがミスフィット転位を切断することがある。この転位は、電流のリークパスとして働くため、リーク電流の増加により素子特性が劣化するという問題がある。
したがって、優れた所望の特性を有する半導体装置を製造するためには、例えば、（１）歪みＳｉ領域と緩和Ｓｉ領域との段差がなく、基板全体が平坦であること、（２）半導体素子を形成する歪みＳｉ層及び緩和Ｓｉ層の、例えば、厚み、不純物濃度が均一であること、（３）例えば、トレンチを形成する基板内部の領域にミスフィット転位等の結晶欠陥を含まない半導体基板を得ることが課題である。
特開平１１−３４０３３７公報 特開２００３−３０３９７１公報
本発明の目的は、上記の課題を解決した、ほぼ同一の高さを有する歪みＳｉ領域及び緩和Ｓｉ領域を具備する半導体基板及びその製造方法並びにこの半導体基板を使用する半導体装置を提供することである。
上述した課題は、以下の本発明に係る半導体基板及びその製造方法並びにこの半導体基板を使用する半導体装置によって解決される。
本発明の１態様による半導体基板は、支持基板と、前記支持基板上に形成された第３のシリコン層と、前記第３のシリコン層の上方に形成された第１のシリコン層とを含む第１の半導体領域と、前記支持基板上に第１の絶縁膜、第１のシリコン・ゲルマニウム層を介して形成され、その表面が前記第１のシリコン層表面と同じ高さに形成された歪みを有する第２のシリコン層を含む第２の半導体領域と、前記第１の半導体領域と第２の半導体領域との境界面に設けられた第２の絶縁膜とを具備する。
本発明の１態様による半導体装置は、支持基板と、前記支持基板の上方に第１のシリコン層を介して形成された第２のシリコン層を含む第１の半導体領域と、前記支持基板の上方に絶縁層及びシリコン・ゲルマニウム層を介してその表面が前記第２のシリコン層表面と同じ高さに形成された歪みを有する第３のシリコン層を含む第２の半導体領域と、前記第１の半導体領域と第２の半導体領域との間に形成された素子分離絶縁膜の下の前記第１の半導体領域と第２の半導体領域との境界面に形成された絶縁膜と、前記第１の半導体領域に形成されたトレンチ型メモリセルと、前記第２の半導体領域に形成された電界効果型トランジスタとを具備する。
本発明の１態様による半導体基板の製造方法は、第１の絶縁膜を介して形成されたシリコン・ゲルマニウム層を含む半導体基板上に第２の絶縁膜を形成し、前記第２の絶縁膜をパターニングし、前記半導体基板の一部の領域の前記シリコン・ゲルマニウム層と前記第１の絶縁膜の一部を除去して凹部を形成し、全面に第３の絶縁膜を堆積し、前記凹部の底面の前記第３の絶縁膜と前記第１の絶縁膜を除去し、前記凹部にシリコン層を形成し、前記シリコン・ゲルマニウム層表面の前記第２及び第３の絶縁膜を除去し、前記シリコン・ゲルマニウム層上に歪を有する第１のシリコン層を、及び前記シリコン層上に前記第１のシリコン層表面とその表面が同じ高さに第２のシリコン層を同時に形成することを具備する。
本発明によれば、ほぼ同一の高さを有する歪みＳｉ領域及び緩和Ｓｉ領域を具備する半導体基板及びその製造方法並びにこの半導体基板を使用する半導体装置を提供することができる。
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。
（第１の実施形態）
第１の実施形態は、図１に示したように、支持基板であるＳｉ基板１上に絶縁層であるＢＯＸ層１１を介して緩和ＳｉＧｅ層１２を形成した基板４（以降、ＳＧＯＩ(Silicon Germanium On Insulator)基板と呼ぶ）を出発材料として使用する。本実施形態による半導体基板は、Ｓｉのエピタキシャル成長によって緩和ＳｉＧｅ層１２上に形成した歪みＳｉ層２１を含む歪みＳｉ領域Ａ１と、選択エピタキシャルＳｉ層１５上に歪みＳｉ層２１とほぼ同じ高さに形成した歪みのない緩和Ｓｉ層２２を含む緩和Ｓｉ領域Ｂ１とを有する半導体基板である。この半導体基板の特徴は、歪みＳｉ層２１の膜厚制御が容易であり、高品質な点である。
図２（ａ）から図２（ｆ）を用いてこの製造工程を説明する。
（１）まず、図２（ａ）に示したように、ＳＧＯＩ基板４の全面に酸化膜（ＳｉＯ２膜）１６を形成する。ＳＧＯＩ基板４は、例えば、Ｓｉ基板１に厚さ１００ｎｍ，Ｇｅ濃度１５％の緩和ＳｉＧｅ層１２を厚さ１００ｎｍのＢＯＸ酸化膜層１１を介して形成したものである。ＳｉＯ２膜１６は、例えば、厚さ１００ｎｍであり、ＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition)法により形成することができる。
（２）次に、図２（ｂ）に示したように、緩和Ｓｉ層を形成する領域Ｂ１のＳｉＯ２膜１６を除去し、この領域Ｂ１の緩和ＳｉＧｅ層１２及びＢＯＸ層１１の一部をエッチングにより除去する。エッチングは、異方性エッチングあるいは等方性エッチングのいずれも使用できるが、微細加工をするためには、例えば、ＲＩＥ(Reactive Ion Etching)のような異方性エッチングが好ましい。
（３）その後、図２（ｃ）に示したように、熱酸化によって第２のＳｉＯ２膜１７を形成する。引き続き、全面にシリコン窒化膜（ＳｉＮ膜）１８を、例えば、ＬＰＣＶＤ法により堆積する。本実施形態では、ＳｉＮ膜１８を使用したが、他の膜、例えば、ＳｉＯ２膜を使用することができる。
（４）そして、図２（ｄ）に示したように、ＢＯＸ層１１上に堆積したＳｉＮ膜１８を、例えば、ＲＩＥによりエッチングして、さらに、露出したＢＯＸ層１１をウェットエッチングにより除去してＳｉ基板１を露出させる。ＢＯＸ層１１のエッチングは、ＲＩＥなどの反応性エッチングによって行うことができるが、Ｓｉ基板１表面にダメージを与えないために、例えば、ウェットエッチングが好ましい。
（５）次に、図２（ｅ）に示したように、露出したＳｉ基板１表面にＳｉ層１５を選択的にエピタキシャル成長させる。選択エピタキシャル成長の条件は、例えば、ジクロルシラン（ＳｉＨ２Ｃｌ２），０．２５ｓｌｍ及び塩化水素（ＨＣｌ），０．１ｓｌｍを水素（Ｈ２）をキャリアガスとして供給し、成膜圧力は１０Ｔｏｒｒ、基板温度は８００℃である。エピタキシャルＳｉ層１５の成長厚さは、例えば、緩和ＳｉＧｅ層１２の厚さとＢＯＸ層１１の厚さの和と同じ厚さに設定することができる。ここで、前記の（４）の工程でＳｉ基板１表面にダメージが存在すると、選択エピタキシャル成長したＳｉ層１５の結晶性が劣化する。
また、エピタキシャルＳｉ層１５を、選択エピタキシャル成長に代えて固相エピタキシャル成長によって成長させることができる。固相エピタキシャル成長は、以下のように行う。全面に非晶質Ｓｉ膜をＳｉＧｅ層１２より厚く堆積する。次に、高温でアニールすることにより領域Ｂ１のＳｉ基板１上の非晶質Ｓｉ膜を固相エピタキシャル成長により単結晶エピタキシャルＳｉ層１５にする。このとき領域Ａ１のＳｉＮ膜１８上の非晶質Ｓｉは、多結晶Ｓｉになる。この多結晶Ｓｉを除去すると同時に平坦化するために、ＣＭＰ(Chemical-Mechanical Polishing)を行い、図２（ｅ）に示した構造を形成できる。
（６）その後、緩和ＳｉＧｅ層１２を覆っている、ＳｉＮ膜１８及びＳｉＯ２膜１６，１７を燐酸を含む溶液及び希フッ酸によるウェットエッチングにより順次除去する。そして、全面にＳｉ層２１，２２をエピタキシャル成長させる。エピタキシャル成長は、例えば、３００ｓｌｍのＳｉＨ２Ｃｌ２を原料ガスとし、成膜圧力を１０Ｔｏｒｒ、基板温度を８００℃とし、厚さ２０ｎｍとして行う。これにより、図２（ｆ）に示したように、緩和ＳｉＧｅ層１２上には歪みＳｉ層２１を、エピタキシャルＳｉ層１５上には歪みのない緩和Ｓｉ層２２をほぼ同じ高さに同時に形成できる。
本実施形態に基づいて製造した半導体基板表面の歪みの状態を、ラマン分光分析法により評価を行った。その結果、緩和ＳｉＧｅ層１２上には歪みＳｉ層２１が、エピタキシャルＳｉ層１５上には歪みのない緩和Ｓｉ層２２が形成されていることを確認した。
図３に示したように、この半導体基板上に素子分離領域ＩＳを形成し、歪みＳｉ領域Ａ１に、例えば、ソース／ドレインＳＤａ、ゲート絶縁膜ＧＩａ及びゲート電極ＧＥａを有するｎチャネルＭＯＳ（ｎＭＯＳ）を、緩和Ｓｉ領域Ｂ１に、例えば、ソース／ドレインＳＤｂ、ゲート絶縁膜ＧＩｂ、ゲート電極ＧＥｂ、及びトレンチキャパシタＴＣを有するトレンチＤＲＡＭ(Dynamic Random Access Memory)セルを形成する。この半導体装置では、歪みＳｉ領域Ａ１と緩和Ｓｉ領域Ｂ１との境界の素子分離領域ＩＳの下には、ＳｉＮ膜１８の一部が残されている。このＳｉＮ膜１８は、素子分離をより完全にする効果を有する。この半導体装置の動作を評価した結果、従来技術により製造した半導体装置と比較して動作速度が早く、メモリセルのリーク電流が低いことを確認した。
このようにして、表面に歪みＳｉ層２１を有する歪みＳｉ領域Ａ１と歪みのない緩和Ｓｉ層２２を有する緩和Ｓｉ領域Ｂ１の両者を、ほぼ同じ高さに形成した半導体基板を製造できる。さらに、この半導体基板を使用することによって、従来法で製造した半導体装置より高速かつ高性能な半導体装置を製造することができる。
（第２の実施形態）
第２の実施形態は、第１の実施形態を基にした、ＣＭＯＳ(Complementary Metal-Oxide Semiconductor)装置の製造に好ましい構造を有する半導体基板である。本実施形態は、図４に示したように、第１の実施形態と同様に、Ｓｉ基板１上にＢＯＸ層１１を介して緩和ＳｉＧｅ層１２を形成したＳＧＯＩ基板４を出発材料として使用している。本実施形態による半導体基板は、ＢＯＸ層１１上に設けた緩和ＳｉＧｅ層１２上にＳｉのエピタキシャル成長によって形成した歪みＳｉ層２１を含む歪みＳｉ領域Ａ１と、選択エピタキシャルＳｉ層１５上に設けた歪みＳｉＧｅ層１３上に歪みＳｉ層２１とほぼ同じ高さに形成した歪みのない緩和Ｓｉ層２２を含む緩和Ｓｉ領域Ｂ２とを有する半導体基板である。この半導体基板の特徴は、歪みＳｉ層２１及び緩和Ｓｉ層２２の膜厚制御が容易であり、高品質な点である。
図５（ａ）から図５（ｃ）を用いてこの製造工程を説明する。
図５（ａ）は、図２（ｄ）と同じ図であり、ここまでの製造工程は、第１の実施形態の（１）から（４）までと同じであるため、以下に簡単に説明する。
（１）ＳＧＯＩ基板４に、例えば、厚さ１００ｎｍのＳｉＯ２膜１６を形成する。
（２）緩和Ｓｉ領域Ｂ２を形成する領域のＳｉＯ２膜１６、緩和ＳｉＧｅ層１２、及びＢＯＸ層１１の一部を除去する。
（３）熱酸化膜１７を形成し、全面にＳｉＮ膜１８を堆積する。
（４）ＢＯＸ膜１１上のＳｉＮ膜１８及び残りのＢＯＸ膜１１をＳｉ基板１にダメージが残らないように除去して、図５（ａ）に示した構造を形成できる。
（５）次に、図５（ｂ）に示したように、領域Ｂ２の露出したＳｉ基板１上にだけ選択的にＳｉ膜１５及び歪みＳｉＧｅ膜１３を連続して選択エピタキシャル成長する。Ｓｉの選択エピタキシャル成長の条件は、例えば、ＳｉＨ２Ｃｌ２，０．２５ｓｌｍ及びＨＣｌ，０．１ｓｌｍをＨ２をキャリアガスとして供給し、成膜圧力は１０Ｔｏｒｒ、基板温度は８００℃である。引き続き同じ装置の中で歪みＳｉＧｅ層１３を、ＳｉＨ２Ｃｌ２を０．４ｓｌｍ、ＧｅＨ４を０．２ｓｌｍ、成膜圧力を１０Ｔｏｒｒ、基板温度を８００℃としてエピタキシャル成長する。歪みＳｉＧｅ層１３の厚さは、１０から３０ｎｍが好ましく、エピタキシャルＳｉ層１５及び歪みＳｉＧｅ層１３の合計厚さは、緩和ＳｉＧｅ層１２とＢＯＸ層１１の合計の厚さに等しくなるように設定することができる。
（６）その後、緩和ＳｉＧｅ層１２を覆っている、ＳｉＮ膜１８及びＳｉＯ２膜１６，１７を燐酸を含む溶液及び希フッ酸によるウェットエッチングにより順次除去する。そして、全面にＳｉ層２１，２２をエピタキシャル成長させる。エピタキシャル成長は、例えば、３００ｓｌｍのＳｉＨ２Ｃｌ２を原料ガスとし、成膜圧力を１０Ｔｏｒｒ、基板温度を８００℃とし、厚さ２０ｎｍとして行う。これにより、図５（ｃ）に示したように、緩和ＳｉＧｅ層１２上には歪みＳｉ層２１を、エピタキシャルＳｉ層１５上に設けた歪みＳｉＧｅ１３上には歪みのない緩和Ｓｉ層２２を、ほぼ同じ高さに同時に形成できる。
また、歪みＳｉＧｅ層１３を、例えば、ＳｉＯ２膜で覆ってエピタキシャル成長することによって、歪みＳｉＧｅ層１３上にエピタキシャルＳｉ層２２を形成させないこともできる。
本実施形態に基づいて製造した半導体基板表面の歪みの状態を、ラマン分光分析法により評価を行った。その結果、緩和ＳｉＧｅ層１２上には歪みＳｉ層２１が、エピタキシャルＳｉ層１５上に設けた歪みＳｉＧｅ１３上には歪みのない緩和Ｓｉ層２２が形成されていることを確認した。
図６に示したように、この半導体基板上に素子分離領域ＩＳを形成し、歪みＳｉ領域Ａ１に、例えば、ソース／ドレインＳＤａ、ゲート絶縁膜ＧＩａ及びゲート電極ＧＥａを有するｎＭＯＳを、緩和Ｓｉ領域Ｂ２に、例えば、ソース／ドレインＳＤｂ、ゲート絶縁膜ＧＩｂ、及びゲート電極ＧＥｂを有するｐＭＯＳを形成する。ｐＭＯＳは、チャネルが歪みＳｉＧｅ層１３中に形成されるように製造した。この半導体装置では、歪みＳｉ領域Ａ１と緩和Ｓｉ領域Ｂ２との境界の素子分離領域ＩＳの下には、ＳｉＯ２膜１７とＳｉＮ膜１８の一部が残されている。このＳｉＯ２膜１７とＳｉＮ膜１８は、素子分離をより完全にする効果を有する。この半導体装置の動作を評価した結果、従来技術により製造した半導体装置と比較して、ｎＭＯＳだけでなくｐＭＯＳもスイッチング速度が向上した。
このようにして、表面に歪みＳｉ層２１を有する歪みＳｉ領域Ａ１と歪みのない緩和Ｓｉ層２２を有する緩和Ｓｉ領域Ｂ２の両者を、ほぼ同じ高さに形成した半導体基板を製造できる。さらに、この半導体基板を使用することにより、従来法で製造した半導体装置より高速かつ高性能な半導体装置を製造することができる。
（第３の実施形態）
第３の実施形態は、図７に示したように、ＳＧＯＩ基板４に代えて、空洞上に緩和ＳｉＧｅ層を形成した基板（以降、ＳＧＯＮ(Silicon-Germanium On Nothing)と呼ぶ）を使用する例である。本実施形態では、Ｓｉ基板１を出発材料として使用して、ＳＧＯＮ構造を形成する。本実施形態による半導体基板は、図７に示したように、空洞３３を設けた緩和ＳｉＧｅ層１２上にＳｉのエピタキシャル成長によって形成した歪みＳｉ層２１を含む歪みＳｉ領域Ａ２と、Ｓｉ基板１上に歪みＳｉ層２１とほぼ同じ高さに形成した歪みのない緩和Ｓｉ層２２を含む緩和Ｓｉ領域Ｂ３とを有する。この半導体基板の特徴は、歪みＳｉ層２１の膜厚制御が容易であり、高品質なことであると同時に、第１及び第２の実施形態と比較して、製造工程及び製造コストを削減できる点である。
図８（ａ）から図８（ｆ）を用いて本実施形態の製造工程を説明する。
（１）まず、図８（ａ）に示したように、Ｓｉ基板１上にＳｉＯ２膜１６を、例えば、熱酸化若しくはＣＶＤ法で形成し、歪みＳｉ層を形成する領域Ａ２のＳｉＯ２膜１６をパターニングして除去する。
（２）次に、図８（ｂ）に示したように、領域Ａ２の露出したＳｉ基板１を、例えば、２μｍ除去する。続いて、全体を熱酸化して第２のＳｉＯ２膜１７を形成し、全面にＳｉＮ膜１８を、例えば、ＣＶＤ法で堆積する。本実施形態では、ＳｉＮ膜１８を使用したが、他の膜、例えば、ＳｉＯ２膜を使用することができる。
（３）その後、図８（ｃ）に示したように、領域Ａ２のＳｉＮ膜１８を、例えば、ＲＩＥのような異方性エッチングにより除去し、露出した第２のＳｉＯ２膜１７を、例えば、ウェットエッチングにより除去してＳｉ基板１を露出する。そして、露出したＳｉ基板１上に、選択エピタキシャル成長により歪みＳｉＧｅ層１３を、上記（２）の工程でＳｉ基板１を除去した厚さ、例えば、２μｍ形成する。ＳｉＧｅ層１３の選択エピタキシャル成長の条件は、例えば、Ｈ２ガスをキャリアとして、ＳｉＨ２Ｃｌ２を０．４ｓｌｍ、ＧｅＨ４を０．２ｓｌｍ、成膜圧力を１０Ｔｏｒｒ、基板温度を８００℃とする。
（４）次に、図８（ｄ）に示したように、歪みＳｉＧｅ層１３に複数のトレンチ３２を形成する。トレンチ３２の大きさは、例えば、直径０．２μｍ、深さ２μｍである。
（５）トレンチ３２を形成した基板を水素アニールする。アニール条件は、例えば、温度８５０℃、圧力３００Ｔｏｒｒ、時間１０分である。このアニール時に歪みＳｉＧｅ層１３が流動し、トレンチ３２が結合して空洞３３が形成される。同時に、ＳｉＧｅ層の歪みが緩和されて空洞の上部に緩和ＳｉＧｅ層１２が形成され、図８（ｅ）に示した構造を形成できる。
（６）その後、Ｓｉ基板１表面を覆っている、ＳｉＮ膜１８及びＳｉＯ２膜１６，１７を燐酸を含む溶液及び希フッ酸によるウェットエッチングにより順次除去する。そして、全面にＳｉ層２１，２２をエピタキシャル成長させる。エピタキシャル成長は、例えば、３００ｓｌｍのＳｉＨ２Ｃｌ２を原料ガスとし、成膜圧力を１０Ｔｏｒｒ、基板温度を８００℃とし、厚さ２０ｎｍとして行う。これにより、図８（ｆ）に示したように、緩和ＳｉＧｅ層１２上には歪みＳｉ層２１を、Ｓｉ基板１上には歪みのない緩和Ｓｉ層２２を、ほぼ同じ高さに形成できる。
本実施形態に基づいて製造した半導体基板表面の歪みの状態を、ラマン分光分析法により評価を行った。その結果、緩和ＳｉＧｅ層１２上には歪みＳｉ層２１が、Ｓｉ基板１上には歪みのない緩和Ｓｉ層２２が形成されていることを確認した。
図９に示したように、この半導体基板上に素子分離領域ＩＳを形成し、歪みＳｉ領域Ａ２に、例えば、ソース／ドレインＳＤａ、ゲート絶縁膜ＧＩａ及びゲート電極ＧＥａを有するｎＭＯＳを、緩和Ｓｉ領域Ｂ３に、例えば、ソース／ドレインＳＤｂ、ゲート絶縁膜ＧＩｂ、ゲート電極ＧＥｂ、及びトレンチキャパシタＴＣを有するトレンチＤＲＡＭセルを形成する。この半導体装置では、歪みＳｉ領域Ａ２と緩和Ｓｉ領域Ｂ３との境界の素子分離領域ＩＳの下には、ＳｉＯ２膜１７とＳｉＮ膜１８の一部が残されている。このＳｉＯ２膜１７とＳｉＮ膜１８は、素子分離をより完全にする効果を有する。この半導体装置の動作を評価した結果、従来技術により製造した半導体装置と比較して動作速度が早く、メモリセルのリーク電流が低い事を確認した。
このようにして、表面に歪みＳｉ層２１を有する歪みＳｉ領域Ａ２と歪みのない緩和Ｓｉ層２２を有する緩和Ｓｉ領域Ｂ３との両者を、ほぼ同じ高さに形成した半導体基板を製造できる。さらに、この半導体基板を使用することにより、従来法で製造した半導体装置より高速かつ高性能な半導体装置を製造することができる。
（第４の実施形態）
第４の実施形態は、第２の実施形態と同様にＣＭＯＳ半導体装置に適した基板である。本実施形態による半導体基板は、図１０に示したように、Ｓｉ基板１上に形成した緩和ＳｉＧｅ層１２−１，１２−２上にエピタキシャル成長によって形成した歪みＳｉ層２１を含む歪みＳｉ領域Ａ３と、基板Ｓｉ１上に形成したＳｉ層１５上に歪みＳｉＧｅ層１３を介してエピタキシャル成長した歪みのない緩和Ｓｉ層２２を含む緩和Ｓｉ領域Ｂ２とを有する。したがって、ほぼ同じ高さの歪みＳｉ領域Ａ３と緩和Ｓｉ領域Ｂ２とを有する半導体基板である。この半導体基板の特徴は、歪みＳｉ層２１及び緩和Ｓｉ層２２の膜厚制御が容易であり、高品質なことである。
図１１（ａ）から図１１（ｆ）を用いて本実施形態の製造工程を説明する。
（１）まず、図１１（ａ）に示したように、Ｓｉ基板１上にＳｉＯ２膜１６を、例えば、熱酸化若しくはＣＶＤ法で１００ｎｍの厚さに形成する。歪みＳｉ領域Ａ３になる領域のＳｉＯ２膜１６をパターニングして除去し、Ｓｉ基板１を露出する。
（２）次に、図１１（ｂ）に示したように、エピタキシャル成長により緩和ＳｉＧｅ層１２−１を領域Ａ３のＳｉ基板１上に、例えば、２μｍの厚さで形成する。このとき、緩和Ｓｉ領域Ｂ２のＳｉＯ２膜１６上には、多結晶ＳｉＧｅ層３５が形成される。
緩和ＳｉＧｅ層１２の形成は、気相エピタキシャル成長の代わりに固相エピタキシャル成長とすることもできる。また、緩和ＳｉＧｅ層１２−１は、Ｓｉ基板１の近くではＧｅ濃度が低く、成長するに伴いＧｅ濃度が高くなるいわゆるグレーデッドＳｉＧｅ層とすることもできる。このＳｉＧｅ層１２−１の歪みをＸ線回折法により評価した結果、全体の９８％が格子緩和している緩和ＳｉＧｅ層１２−１であることを確認した。
所定の厚さのＳｉＧｅ層１２−１を形成した後に、ＣＭＰにより表面を平坦化する。
（３）図１１（ｃ）に示したように、全面にマスク用の、例えば、ＳｉＯ２膜３６を形成し、パターニングをして多結晶ＳｉＧｅ層３５を露出させる。マスクとして、ＳｉＯ２の他の材料、例えば、ＳｉＮ膜を使用することができる。
ＳｉＯ２膜３６をマスクとして、例えば、ＲＩＥにより多結晶ＳｉＧｅ層３５を除去する。多結晶ＳｉＧｅ層３５の除去は、多結晶ＳｉＧｅと単結晶ＳｉＧｅとの選択比が大きい方法であれば、ウェットエッチングを使用することができる。
（４）次に、マスクＳｉＯ２膜３６及び領域Ｂ２のＳｉ基板１表面のＳｉＯ２膜１６を除去する。その後、図１１（ｄ）に示したように、全面に第２のＳｉＯ２膜１７及びＳｉＮ膜１８を、それぞれ、例えば、熱酸化法及びＣＶＤ法により形成する。
（５）次に、図１１（ｅ）に示したように、領域Ｂ２のＳｉ基板１上方のＳｉＮ膜１８を、例えば、ＲＩＥにより除去し、第２のＳｉＯ２膜１７を、例えば、希フッ酸溶液により除去し、Ｓｉ基板１を露出する。続いて選択エピタキシャル成長を行い、露出したＳｉ基板１上にエピタキシャルＳｉ層１５を形成する。Ｓｉの選択エピタキシャル成長の条件は、例えば、ＳｉＨ２Ｃｌ２，０．２５ｓｌｍ及びＨＣｌ，０．１ｓｌｍをＨ２をキャリアガスとして供給し、成膜圧力は１０Ｔｏｒｒ、基板温度は８００℃である。エピタキシャルＳｉ層１５の厚さは、例えば、緩和ＳｉＧｅ層１２−１の厚さに等しく設定することができる。
（６）その後、緩和ＳｉＧｅ層１２−１表面を覆っている、ＳｉＮ膜１８及び第２のＳｉＯ２膜１７を燐酸を含む溶液及び希フッ酸によるウェットエッチングにより順次除去する。
次に、全面にＳｉＧｅ層１２−２及び１３を、例えば、厚さ２００ｎｍでエピタキシャル成長する。ＳｉＧｅ層のエピタキシャル成長条件は、例えば、ＳｉＨ２Ｃｌ２を０．４ｓｌｍ、ＧｅＨ４を０．２ｓｌｍ、成膜圧力を１０Ｔｏｒｒ、基板温度を８００℃である。緩和ＳｉＧｅ層１２−１上に成長したＳｉＧｅ層１２−２は、緩和ＳｉＧｅ層であり、エピタキシャルＳｉ層１５上に成長したＳｉＧｅ層１３は、歪みＳｉＧｅ層である。
さらに、全面に、例えば、厚さ２０ｎｍのＳｉ層２１，２２をエピタキシャル成長させる。エピタキシャル成長条件は、例えば、Ｈ２ガスをキャリアとして、ＳｉＨ２Ｃｌ２を０．３ｓｌｍ、成膜圧力を１０Ｔｏｒｒ、基板温度を８００℃とする。これにより、図１１（ｆ）に示したように、緩和ＳｉＧｅ層１２−１，１２−２上には歪みＳｉ層２１を、エピタキシャルＳｉ層１５上に設けた歪みＳｉＧｅ１３上には歪みのない緩和Ｓｉ層２２を、ほぼ同じ高さに形成できる。
本実施形態に基づいて製造した半導体基板表面の歪みの状態を、ラマン分光分析法により評価を行った。その結果、緩和ＳｉＧｅ層１２−１，１２−２上には歪みＳｉ層２１が、Ｓｉ基板１上に設けた歪みＳｉＧｅ層１３上には歪みのない緩和Ｓｉ層２２が形成されていることを確認した。
図１２に示したように、この半導体基板上に素子分離領域ＩＳを形成し、歪みＳｉ領域Ａ１に、例えば、ソース／ドレインＳＤａ、ゲート絶縁膜ＧＩａ及びゲート電極ＧＥａを有するｎＭＯＳを、緩和Ｓｉ領域Ｂ２に、例えば、ソース／ドレインＳＤｂ、ゲート絶縁膜ＧＩｂ、及びゲート電極ＧＥｂを有するｐＭＯＳを形成する。ｐＭＯＳは、チャネルが歪みＳｉＧｅ層１３中に形成されるように製造した。この半導体装置では、歪みＳｉ領域Ａ３と緩和Ｓｉ領域Ｂ２との境界の素子分離領域ＩＳの下には、ＳｉＯ２膜１７とＳｉＮ膜１８の一部が残されている。このＳｉＯ２膜１７とＳｉＮ膜１８は、素子分離をより完全にする効果を有する。この半導体装置の動作を評価した結果、従来技術により製造した半導体装置と比較して動作速度が早く、メモリセルのリーク電流が低い事を確認した。
このようにして、表面に歪みＳｉ層２１を有する歪みＳｉ領域Ａ３と歪みのない緩和Ｓｉ層２２を有する緩和Ｓｉ領域Ｂ２との両者がほぼ同じ高さである半導体基板を製造できる。さらに、この半導体基板を使用することにより、従来法で製造した半導体装置より高速かつ高性能な半導体装置を製造することができる。
（第５の実施形態）
第５の実施形態では、Ｓｉ基板１上に、例えば、厚さ２μｍの緩和ＳｉＧｅ層１２を介して歪みＳｉ層１４を形成した、バルク歪みＳｉ基板２を出発材料として使用する。本実施形態による半導体基板は、緩和ＳｉＧｅ層１２を除去した後、図１３に示したように、Ｓｉのエピタキシャル成長を全面に行うことによって、緩和ＳｉＧｅ層１２上に歪みＳｉ層２１を含む歪みＳｉ領域Ａ３と、選択エピタキシャルＳｉ層１５上に歪みのない緩和Ｓｉ層２２を含む緩和Ｓｉ領域Ｂ１とを有する。したがって、ほぼ同じ高さの歪みＳｉ領域Ａ３と緩和Ｓｉ領域Ｂ１とを有する半導体基板である。この半導体基板の特徴は、歪みＳｉ層２１の膜厚制御が容易であり、高品質な歪みＳｉ領域Ａ３と緩和Ｓｉ領域Ｂ１とを形成できる点である。
図１４（ａ）から図１４（ｆ）を用いてこの製造工程を説明する。
（１）図１４（ａ）に示したように、バルク歪みＳｉ基板２の歪みＳｉ層１４を全て熱酸化し、その後、形成された酸化膜を希フッ酸を含む溶液で除去し、緩和ＳｉＧｅ層１２を露出する。歪みＳｉ層１４の除去は、フッ硝酸を含む溶液を用いてエッチングすることもできる。なお、歪みＳｉ層１４を形成しない緩和ＳｉＧｅ基板を使用することもでき、この場合には、歪みＳｉ層１４を除去する工程を省略できる。次に、ＳｉＧｅ層１２の表面全体に、ＳｉＯ２膜１６及びＳｉＮ膜１８を、例えば、ＣＶＤ法により順次堆積する。
（２）次に、図１４（ｂ）に示したように、緩和Ｓｉ層を形成する領域Ｂ１のＳｉＯ２膜１６及びＳｉＮ膜１８をパターニングして除去し、この領域Ｂ１の緩和ＳｉＧｅ層１２をエッチングにより除去する。エッチングは、溶液を用いた等方性エッチングが好ましく、Ｓｉ基板１の一部も同時にエッチングすることによって、ＳｉＧｅ層を完全に除去することが好ましい。
（３）その後、図１４（ｃ）に示したように、熱酸化法によって第２のＳｉＯ２膜１７を形成する。引き続き、全面に第２のＳｉＮ膜１９を、例えば、ＣＶＤ法により堆積する。
（４）そして、図１４（ｄ）に示したように、Ｓｉ基板１の上方に堆積した第２のＳｉＮ膜１９を、例えば、ＲＩＥによりエッチングして、露出した第２のＳｉＯ２膜１７をウェットエッチングにより除去してＳｉ基板１を露出させる。第２のＳｉＯ２膜１７のエッチングは、ＲＩＥなどのイオンエッチングによって行うことができるが、Ｓｉ基板１表面にダメージを与えないために、ウェットエッチングが好ましい。
（５）次に、図１４（ｅ）に示したように、露出したＳｉ基板１表面にＳｉ層１５を選択エピタキシャル成長させる。Ｓｉの選択エピタキシャル成長の条件は、例えば、ＳｉＨ２Ｃｌ２，０．２５ｓｌｍ及びＨＣｌ，０．１ｓｌｍをＨ２をキャリアガスとして供給し、成膜圧力は１０Ｔｏｒｒ、基板温度は８００℃である。エピタキシャルＳｉ層１５の成長厚さは、例えば、緩和ＳｉＧｅ層１２と同じ厚さに設定することができる。ここで、前記の（４）の工程でＳｉ基板１表面にダメージが存在すると、選択エピタキシャル成長したＳｉ層１５の結晶性が劣化する。また、エピタキシャルＳｉ層１５を、選択エピタキシャル成長に代えて固相エピタキシャル成長によって成長させることができる。
（６）その後、緩和ＳｉＧｅ層１２を覆っている、ＳｉＮ膜１８，１９及びＳｉＯ２膜１６，１７を燐酸を含む溶液及び希フッ酸によるウェットエッチングにより順次除去する。そして、全面にＳｉ層２１，２２をエピタキシャル成長させる。エピタキシャル成長は、例えば、０．３ｓｌｍのＳｉＨ２Ｃｌ２を原料ガスとし、成膜圧力を１０Ｔｏｒｒ、基板温度を８００℃とし、厚さ２０ｎｍとして行う。ここで、成膜速度は、基板温度及び成膜圧力によって制御でき、基板温度が７００℃から８００℃、成膜圧力が１０から６０Ｔｏｒｒでは、成膜速度は、３から４５０Ａ／ｍｉｎであった。このエピタキシャル成長により、図１４（ｆ）に示したように、緩和ＳｉＧｅ層１２上には歪みＳｉ層２１を、エピタキシャルＳｉ層１５上には歪みのない緩和Ｓｉ層２２を、ほぼ同じ高さに形成できる。
本実施形態に基づいて製造した半導体基板表面の歪みの状態を、ラマン分光分析法により評価を行った。その結果、緩和ＳｉＧｅ層１２上には歪みＳｉ層２１が、エピタキシャルＳｉ層１５上には歪みのない緩和Ｓｉ層２２が形成されていることを確認した。
この半導体基板上に周知の半導体製造技術を用いて、図１５に示したように、歪みＳｉ領域Ａ３に、例えば、ソース／ドレインＳＤａ、ゲート絶縁膜ＧＩａ及びゲート電極ＧＥａを有するｎＭＯＳを、緩和Ｓｉ領域Ｂ１に、例えば、ソース／ドレインＳＤｂ、ゲート絶縁膜ＧＩｂ、ゲート電極ＧＥｂ、及びトレンチキャパシタＴＣを有するトレンチＤＲＡＭセルを形成する。この半導体装置では、歪みＳｉ領域Ａ３と緩和Ｓｉ領域Ｂ１との境界の素子分離領域ＩＳの下には、ＳｉＯ２膜１７とＳｉＮ膜１９の一部が残されている。このＳｉＯ２膜１７とＳｉＮ膜１９は、素子分離をより完全にする効果を有する。この半導体装置の動作を評価した結果、従来技術により製造した半導体装置と比較して動作速度が早く、メモリセルのリーク電流が低い事を確認した。
このようにして、表面に歪みＳｉ層２１を有する歪みＳｉ領域Ａ３と歪みのない緩和Ｓｉ層２２を有する緩和Ｓｉ領域Ｂ１の両者を、ほぼ同じ高さに形成した半導体基板を製造できる。さらに、この半導体基板を使用することにより、従来法で製造した半導体装置より高速かつ高性能な半導体装置を製造することができる。
（第５の実施形態の第１の変形例）
本変形例は、第５の実施形態の製造プロセスを短縮し、かつ高集積化に適するように変形したものである。本変形例では、出発材料としてＳｉ基板１上に、例えば、厚さ２μｍの緩和ＳｉＧｅ層１２を形成した緩和ＳｉＧｅ基板５を使用する。これによって、歪みＳｉ層を除去する工程を省略することができると同時に、この除去工程における熱酸化によって緩和ＳｉＧｅ層１２表面が酸化されてＧｅが緩和ＳｉＧｅ層１２表面に濃縮されるのを防ぐことができる。さらに、歪みＳｉを形成する領域Ａ３の緩和ＳｉＧｅ層１２を異方性エッチングによって除去するため、横方向のエッチングによりマスクＳｉＮ膜１８及びＳｉＯ２膜１６下がアンダーカットされることを防止でき、高集積化に適している。
第５の実施形態から変形したプロセスを図１６（ａ）から図１６（ｃ）を使用して説明する。
（１）緩和ＳｉＧｅ基板５全面にＳｉＯ２膜１６及びＳｉＮ膜１８を形成する。次に、図１６（ａ）に示したように、歪みのないＳｉ層を形成する緩和Ｓｉ領域Ｂ１上のＳｉＯ２膜１６及びＳｉＮ膜１８をパターニングにより除去する。
（２）引き続き図１６（ｂ）に示したように、ＳｉＯ２膜１６及びＳｉＮ膜１８をマスクとして、緩和ＳｉＧｅ層１２及びＳｉ基板１の一部を、例えば、ＲＩＥ等の異方性エッチングにより除去する。ここで、異方性エッチングを行うため、マスクの下への横方向のエッチングは抑制される。
その後、第５の実施形態の工程（３）から（６）を行う。すなわち、全面に第２のＳｉＯ２膜１７及び第２のＳｉＮ膜１９を形成する。次に、Ｓｉ基板１上の第２のＳｉＮ膜１９及び第２のＳｉＯ２膜１７を除去し、露出したＳｉ基板１上に選択エピタキシャル成長によりＳｉ層１５を形成する。その後、緩和ＳｉＧｅ層１２表面のＳｉＮ膜１８，１９及びＳｉＯ２膜１６，１７を除去し、全面にＳｉ層２１，２２をエピタキシャル成長させる。これによって、図１６（ｃ）に示したように、緩和ＳｉＧｅ層１２上には歪みＳｉ層２１を、エピタキシャルＳｉ層１５上には歪みのない緩和Ｓｉ層２２を、ほぼ同じ高さに形成した半導体基板を製造できる。本変形例の半導体基板は、第５の実施形態による半導体基板に比べ、歪みＳｉ層２１と歪みのない緩和Ｓｉ層２２との境界領域の幅を狭くすることができる。
本実施形態に基づいて製造した半導体基板表面の歪みの状態を、ラマン分光分析法により評価を行った。その結果、緩和ＳｉＧｅ層１２上には歪みＳｉ層２１が、エピタキシャルＳｉ層１５上には歪みのない緩和Ｓｉ層２２が形成されていることを確認した。
この半導体基板上に、図１５と同様に、歪みＳｉ領域Ａ３に、例えば、ｎＭＯＳを、緩和Ｓｉ領域Ｂ１に、例えば、トレンチＤＲＡＭセルを形成する。この半導体装置の動作を評価した結果、従来技術により製造した半導体装置と比較して動作速度が早く、メモリセルのリーク電流が低い事を確認した。
このようにして、表面に歪みＳｉ層２１を有する歪みＳｉ領域Ａ３と歪みのない緩和Ｓｉ層２２を有する緩和Ｓｉ領域Ｂ１の両者を、ほぼ同じ高さに形成した半導体基板を製造できる。さらに、この半導体基板を使用することにより、従来法で製造した半導体装置より高速かつ高性能な半導体装置を製造することができる。
（第５の実施形態の第２の変形例）
本変形例は、第５の実施形態の製造プロセスを短縮し、かつ高集積化に適するように変形すると同時に、緩和Ｓｉ領域Ｂ１を形成する際に、Ｓｉ基板１をＲＩＥでエッチングすることによるダメージが与えられる可能性を回避したものである。本変形例では、第１の変形例と同様に出発材料としてＳｉ基板１上に、例えば、厚さ２μｍの緩和ＳｉＧｅ層１２を形成した緩和ＳｉＧｅ基板５を使用する。これによって、第５の実施形態の第１の変形例と同様にプロセスを簡略化できる。さらに、歪みＳｉを形成する領域Ａ３の緩和ＳｉＧｅ層１２を異方性エッチングによって除去し、Ｓｉ基板１をウェットエッチングによって除去するため、横方向のエッチングによりマスクＳｉＮ膜１８及びＳｉＯ２膜１６下のアンダーカットを抑制できると同時に、Ｓｉ基板１のＲＩＥによるダメージを抑制できる。
第５の実施形態の第２の変形例のプロセスを図１７（ａ）から図１７（ｃ）を使用して説明する。
（１）第１の変形例と同様に、緩和ＳｉＧｅ基板５全面にＳｉＯ２膜１６及びＳｉＮ膜１８を形成する。次に、図１７（ａ）に示したように、歪みのないＳｉ層を形成する緩和Ｓｉ領域Ｂ１上のＳｉＯ２膜１６及びＳｉＮ膜１８をパターニングにより除去する。
（２）引き続き、図１７（ｂ）に示したように、ＳｉＯ２膜１６及びＳｉＮ膜１８をマスクとして、領域Ｂ１の緩和ＳｉＧｅ層１２を、例えば、ＲＩＥ等の異方性エッチングにより除去する。ここで、異方性エッチングを行うため、マスクの下への横方向のエッチングは抑制される。その後、Ｓｉ基板１の一部をウェットエッチングによって除去する。このため、Ｓｉ基板１表面にはダメージが残らず、しかも、マスク下のアンダーカット量もごくわずかに抑制できる。このＳｉ基板１のウェットエッチングには、例えば、アルカリ性溶液と過酸化水素水との混合溶液を使用することができる。
その後、第５の実施形態の工程（３）から（６）を行う。すなわち、全面に第２のＳｉＯ２膜１７及び第２のＳｉＮ膜１９を形成する。次に、Ｓｉ基板１上の第２のＳｉＮ膜１９及び第２のＳｉＯ２膜１７を除去し、露出したＳｉ基板１上に選択エピタキシャル成長によりＳｉ層１５を形成する。その後、緩和ＳｉＧｅ層１２表面のＳｉＮ膜１８，１９及びＳｉＯ２膜１６を除去し、全面にＳｉ層２１，２２をエピタキシャル成長させる。これによって、図１７（ｃ）に示したように、緩和ＳｉＧｅ層１２上には歪みＳｉ層２１を、エピタキシャルＳｉ層１５上には歪みのない緩和Ｓｉ層２２を、ほぼ同じ高さに形成した半導体基板を製造できる。本変形例の半導体基板は、歪みＳｉ層２１と歪みのない緩和Ｓｉ層２２との境界領域の幅を狭くすることができる。同時に、Ｓｉ基板１表面にＲＩＥダメージが与えられる可能性を回避したものである。その結果、エピタキシャルＳｉ層１５の結晶性を向上できる。
本実施形態に基づいて製造した半導体基板表面の歪みの状態を、ラマン分光分析法により評価を行った。その結果、緩和ＳｉＧｅ層１２上には歪みＳｉ層２１が、エピタキシャルＳｉ層１５上には歪みのない緩和Ｓｉ層２２が形成されていることを確認した。
この半導体基板上に、図１５と同様に、歪みＳｉ領域Ａ３に、例えば、ｎＭＯＳを、緩和Ｓｉ領域Ｂ１に、例えば、トレンチＤＲＡＭセルを形成する。この半導体装置の動作を評価した結果、従来技術により製造した半導体装置と比較して動作速度が早く、メモリセルのリーク電流が低い事を確認した。
このようにして、表面に歪みＳｉ層２１を有する歪みＳｉ領域Ａ３と歪みのない緩和Ｓｉ層２２を有する緩和Ｓｉ領域Ｂ１の両者を、ほぼ同じ高さに形成した半導体基板を製造できる。さらに、この半導体基板を使用することにより、従来法で製造した半導体装置より高速かつ高性能な半導体装置を製造することができる。
ここに開示された実施形態の説明によって、本分野に知識のある者が、本発明を実施することが可能であり、これらの実施形態の各種の変形を、容易に実現できるであろう。そして、ここで定義された一般的な原理は、本発明の精神及び範囲から逸脱しないで、他の実施形態にも適用できる。それゆえ、本発明は、ここに示された実施形態に制限することを意図したものではなく、ここに開示された原理及び卓越した特性と整合する広い範囲に適用されるものである。
第１の実施形態による半導体基板の一例を示す断面図。 図２（ａ）から（ｆ）は、第１の実施形態による半導体基板の製造工程の一例を説明するために示す断面図。 第１の実施形態による半導体基板を使用した半導体装置の一例を示す断面図。 第２の実施形態による半導体基板の一例を示す断面図。 図５（ａ）から（ｃ）は、第２の実施形態による半導体基板の製造工程の一例を説明するために示す断面図。 第２の実施形態による半導体基板を使用した半導体装置の一例を示す断面図。 第３の実施形態による半導体基板の一例を示す断面図。 図８（ａ）から（ｆ）は、第３の実施形態による半導体基板の製造工程の一例を説明するために示す断面図。 第３の実施形態による半導体基板を使用した半導体装置の一例を示す断面図。 第４の実施形態による半導体基板の一例を示す断面図。 図１１（ａ）から（ｆ）は、第４の実施形態による半導体基板の製造工程の一例を説明するために示す断面図。 第４の実施形態による半導体基板を使用した半導体装置の一例を示す断面図。 第５の実施形態による半導体基板の一例を示す断面図。 図１４（ａ）から（ｆ）は、第５の実施形態による半導体基板の製造工程の一例を説明するために示す断面図。 第５の実施形態による半導体基板を使用した半導体装置の一例を示す断面図。 図１６（ａ）から（ｃ）は、第５の実施形態の第１の変形例による半導体基板の一例を示す断面図。 図１７（ａ）から（ｃ）は、第５の実施形態の第２の変形例による半導体基板の一例を示す断面図。 図１８（ａ）、（ｂ）は、従来技術によるによる半導体基板の製造工程の一例を示す断面図。 図１９（ａ）、（ｂ）は、従来技術によるによる他の半導体基板の製造工程の一例を示す断面図。
符号の説明
１…半導体基板、
１１…埋め込み酸化膜層（ＢＯＸ層）、
１２…緩和ＳｉＧｅ層、
１３…歪みＳｉＧｅ層、
１５…エピタキシャルＳｉ層、
１６…第１のＳｉＯ２膜、
１７…第２のＳｉＯ２膜、
１８…第１のＳｉＮ膜、
１９…第２のＳｉＮ膜、
２１…歪みＳｉ層、
２２…緩和Ｓｉ層、
３３…空洞、
Ａ，Ａ１，Ａ２，Ａ３…歪みＳｉ領域、
Ｂ，Ｂ１，Ｂ２，Ｂ３…緩和Ｓｉ領域。

Claims (7)

  1. 支持基板と、
    前記支持基板上に形成された第３のシリコン層と、前記第３のシリコン層の上方に形成された第１のシリコン層とを含む第１の半導体領域と、
    前記支持基板上に第１の絶縁膜、第１のシリコン・ゲルマニウム層を介して形成され、その表面が前記第１のシリコン層表面と同じ高さに形成された歪みを有する第２のシリコン層を含む第２の半導体領域と、
    前記第１の半導体領域と第２の半導体領域との境界面に設けられた第２の絶縁膜とを具備することを特徴とする半導体基板。
  2. 前記第１の半導体領域は、前記第３のシリコン層上に第２のシリコン・ゲルマニウム層を介して形成された第１のシリコン層を含むことを特徴とする請求項１に記載の半導体基板。
  3. 前記第１の絶縁膜と前記第２の絶縁膜は、接触することを特徴とする請求項１若しくは２に記載の半導体基板。
  4. 前記第１のシリコン層は、歪みのないシリコン層であることを特徴とする請求項１ないし３のいずれか１に記載の半導体基板。
  5. 支持基板と、
    前記支持基板の上方に第１のシリコン層を介して形成された第２のシリコン層を含む第１の半導体領域と、
    前記支持基板の上方に絶縁層及びシリコン・ゲルマニウム層を介してその表面が前記第２のシリコン層表面と同じ高さに形成された歪みを有する第３のシリコン層を含む第２の半導体領域と、
    前記第１の半導体領域と第２の半導体領域との間に形成された素子分離絶縁膜の下の前記第１の半導体領域と第２の半導体領域との境界面に形成された絶縁膜と、
    前記第１の半導体領域に形成されたトレンチ型メモリセルと、
    前記第２の半導体領域に形成された電界効果型トランジスタとを具備することを特徴とする半導体装置。
  6. 支持基板と、
    前記支持基板の上方に第１のシリコン層及び第１のシリコン・ゲルマニウム層を介して形成された第２のシリコン層を含む第１の半導体領域と、
    前記支持基板の上方に絶縁層及び第２のシリコン・ゲルマニウム層を介して形成された歪みを有する第３のシリコン層を含み、この第３のシリコン層表面が前記第２のシリコン層表面と同じ高さに形成された第２の半導体領域と、
    前記第１の半導体領域と第２の半導体領域との間に形成された素子分離絶縁膜の下の前記第１の半導体領域と第２の半導体領域との境界面に形成された絶縁膜と、
    前記第１の半導体領域に形成されたｐチャネル電界効果型トランジスタと、
    前記第２の半導体領域に形成されたｎチャネル電界効果型トランジスタとを具備することを特徴とする半導体装置。
  7. 第１の絶縁膜を介して形成されたシリコン・ゲルマニウム層を含む半導体基板上に第２の絶縁膜を形成し、
    前記第２の絶縁膜をパターニングし、
    前記半導体基板の一部の領域の前記シリコン・ゲルマニウム層と前記第１の絶縁膜の一部を除去して凹部を形成し、
    全面に第３の絶縁膜を堆積し、
    前記凹部の底面の前記第３の絶縁膜と前記第１の絶縁膜を除去し、
    前記凹部にシリコン層を形成し、
    前記シリコン・ゲルマニウム層表面の前記第２及び第３の絶縁膜を除去し、
    前記シリコン・ゲルマニウム層上に歪を有する第１のシリコン層を、及び前記シリコン層上に前記第１のシリコン層表面とその表面が同じ高さに第２のシリコン層を同時に形成することを特徴とする半導体基板の製造方法。
JP2004074969A 2004-03-16 2004-03-16 半導体基板及びその製造方法並びに半導体装置 Expired - Fee Related JP4177775B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004074969A JP4177775B2 (ja) 2004-03-16 2004-03-16 半導体基板及びその製造方法並びに半導体装置
EP04011379A EP1577943A3 (en) 2004-03-16 2004-05-13 Semiconductor substrate, manufacturing method therefor, and semiconductor device
US10/852,511 US7525154B2 (en) 2004-03-16 2004-05-25 Semiconductor substrate, manufacturing method therefor, and semiconductor device
CNB2005100553053A CN1314120C (zh) 2004-03-16 2005-03-15 半导体衬底及其制造方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004074969A JP4177775B2 (ja) 2004-03-16 2004-03-16 半導体基板及びその製造方法並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2005268322A JP2005268322A (ja) 2005-09-29
JP4177775B2 true JP4177775B2 (ja) 2008-11-05

Family

ID=34836517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004074969A Expired - Fee Related JP4177775B2 (ja) 2004-03-16 2004-03-16 半導体基板及びその製造方法並びに半導体装置

Country Status (4)

Country Link
US (1) US7525154B2 (ja)
EP (1) EP1577943A3 (ja)
JP (1) JP4177775B2 (ja)
CN (1) CN1314120C (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003017336A2 (en) * 2001-08-13 2003-02-27 Amberwave Systems Corporation Dram trench capacitor and method of making the same
JP4177775B2 (ja) * 2004-03-16 2008-11-05 株式会社東芝 半導体基板及びその製造方法並びに半導体装置
US7172930B2 (en) * 2004-07-02 2007-02-06 International Business Machines Corporation Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer
US7384829B2 (en) 2004-07-23 2008-06-10 International Business Machines Corporation Patterned strained semiconductor substrate and device
US7348635B2 (en) * 2004-12-10 2008-03-25 International Business Machines Corporation Device having enhanced stress state and related methods
US7037856B1 (en) * 2005-06-10 2006-05-02 Sharp Laboratories Of America, Inc. Method of fabricating a low-defect strained epitaxial germanium film on silicon
JP2007103842A (ja) * 2005-10-07 2007-04-19 Toshiba Corp 半導体装置
JP2007329200A (ja) * 2006-06-06 2007-12-20 Toshiba Corp 半導体装置の製造方法
JP5160080B2 (ja) * 2006-06-23 2013-03-13 アイメック 歪マルチゲートトランジスタの製造方法およびそこから得られるデバイス
US7510929B2 (en) * 2006-10-18 2009-03-31 Macronix International Co., Ltd. Method for making memory cell device
US7718496B2 (en) * 2007-10-30 2010-05-18 International Business Machines Corporation Techniques for enabling multiple Vt devices using high-K metal gate stacks
US20100102393A1 (en) * 2008-10-29 2010-04-29 Chartered Semiconductor Manufacturing, Ltd. Metal gate transistors
DE102009014507B4 (de) * 2009-03-24 2017-08-31 Texas Instruments Deutschland Gmbh Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt
CN102054735A (zh) * 2009-10-28 2011-05-11 上海华虹Nec电子有限公司 填充高深宽比沟槽隔离区的方法
CN102446853A (zh) * 2010-09-30 2012-05-09 中国科学院微电子研究所 应变半导体沟道形成方法和半导体器件
US8680576B2 (en) 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
KR102210325B1 (ko) * 2013-09-06 2021-02-01 삼성전자주식회사 Ｃｍｏｓ 소자 및 그 제조 방법
US9209065B1 (en) 2014-09-11 2015-12-08 International Business Machines Corporation Engineered substrate and device for co-integration of strained silicon and relaxed silicon
US9472575B2 (en) 2015-02-06 2016-10-18 International Business Machines Corporation Formation of strained fins in a finFET device
US9496185B2 (en) 2015-03-27 2016-11-15 International Business Machines Corporation Dual channel finFET with relaxed pFET region
EP3093881B1 (en) 2015-05-13 2020-11-11 IMEC vzw Method for manufacturing a cmos device
CN109637974A (zh) * 2018-12-19 2019-04-16 上海华力集成电路制造有限公司 一种fdsoi形成方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155571A (en) * 1990-08-06 1992-10-13 The Regents Of The University Of California Complementary field effect transistors having strained superlattice structure
JP3372158B2 (ja) 1996-02-09 2003-01-27 株式会社東芝 半導体装置及びその製造方法
US5847419A (en) * 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
US6399970B2 (en) 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
EP0838858B1 (de) * 1996-09-27 2002-05-15 Infineon Technologies AG Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
JP4258034B2 (ja) * 1998-05-27 2009-04-30 ソニー株式会社 半導体装置及び半導体装置の製造方法
DE10025264A1 (de) * 2000-05-22 2001-11-29 Max Planck Gesellschaft Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
JP3998408B2 (ja) * 2000-09-29 2007-10-24 株式会社東芝 半導体装置及びその製造方法
JP3678661B2 (ja) * 2001-03-08 2005-08-03 シャープ株式会社 半導体装置
US20020167048A1 (en) * 2001-05-14 2002-11-14 Tweet Douglas J. Enhanced mobility NMOS and PMOS transistors using strained Si/SiGe layers on silicon-on-insulator substrates
WO2003017336A2 (en) * 2001-08-13 2003-02-27 Amberwave Systems Corporation Dram trench capacitor and method of making the same
JP3984014B2 (ja) 2001-09-26 2007-09-26 株式会社東芝 半導体装置用基板を製造する方法および半導体装置用基板
JP4322453B2 (ja) 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
JP3943932B2 (ja) 2001-12-27 2007-07-11 株式会社東芝 半導体装置の製造方法
US6569729B1 (en) * 2002-07-19 2003-05-27 Taiwan Semiconductor Manufacturing Company Method of fabricating three dimensional CMOSFET devices for an embedded DRAM application
US6635909B2 (en) * 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
JP3506694B1 (ja) 2002-09-02 2004-03-15 沖電気工業株式会社 Ｍｏｓｆｅｔデバイス及びその製造方法
JP2004165197A (ja) 2002-11-08 2004-06-10 Renesas Technology Corp 半導体集積回路装置およびその製造方法
EP1584108A4 (en) * 2003-01-08 2006-06-07 Ibm HIGH PERFORMANCE INTEGRATED DRAM TECHNOLOGY USING CONTRAINTED SILICON
US6963078B2 (en) * 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
US6943407B2 (en) * 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
US6927414B2 (en) * 2003-06-17 2005-08-09 International Business Machines Corporation High speed lateral heterojunction MISFETs realized by 2-dimensional bandgap engineering and methods thereof
JP2005072084A (ja) * 2003-08-28 2005-03-17 Toshiba Corp 半導体装置及びその製造方法
US7034362B2 (en) * 2003-10-17 2006-04-25 International Business Machines Corporation Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures
US7247534B2 (en) 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
US7183593B2 (en) * 2003-12-05 2007-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Heterostructure resistor and method of forming the same
DE10360774A1 (de) 2003-12-23 2005-07-28 Robert Bosch Gmbh Verfahren zur Herstellung eines Brennstoffeinspritzventils und Brennstoffeinspritzventil
JP2005244020A (ja) * 2004-02-27 2005-09-08 Toshiba Corp 半導体装置及びその製造方法
US7923782B2 (en) * 2004-02-27 2011-04-12 International Business Machines Corporation Hybrid SOI/bulk semiconductor transistors
JP4177775B2 (ja) * 2004-03-16 2008-11-05 株式会社東芝 半導体基板及びその製造方法並びに半導体装置

Also Published As

Publication number Publication date
US20050205929A1 (en) 2005-09-22
CN1670956A (zh) 2005-09-21
JP2005268322A (ja) 2005-09-29
CN1314120C (zh) 2007-05-02
US7525154B2 (en) 2009-04-28
EP1577943A3 (en) 2007-08-01
EP1577943A2 (en) 2005-09-21

Similar Documents

Publication Publication Date Title
JP4177775B2 (ja) 半導体基板及びその製造方法並びに半導体装置
TWI595600B (zh) 用於塊材鰭式場效電晶體結構之無植入物擊穿摻雜層形成及其製造方法
US7435639B2 (en) Dual surface SOI by lateral epitaxial overgrowth
US9390982B2 (en) CMOS devices with reduced leakage and methods of forming the same
JP5114919B2 (ja) 半導体装置とその製造方法
US7902008B2 (en) Methods for fabricating a stressed MOS device
US7468538B2 (en) Strained silicon on a SiGe on SOI substrate
US7803690B2 (en) Epitaxy silicon on insulator (ESOI)
JP5359863B2 (ja) 半導体装置及びその製造方法
JP4750342B2 (ja) Ｍｏｓ−ｆｅｔおよびその製造方法、並びに半導体装置
US9553012B2 (en) Semiconductor structure and the manufacturing method thereof
US7378306B2 (en) Selective silicon deposition for planarized dual surface orientation integration
JPH11340337A (ja) 半導体装置及び半導体装置の製造方法
US7326601B2 (en) Methods for fabrication of a stressed MOS device
JP2016063224A (ja) 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
JP5200476B2 (ja) 半導体装置及びその製造方法
JP2009105163A (ja) 半導体装置
US20160233245A1 (en) Formation of strained fins in a finfet device
JP5070779B2 (ja) 半導体装置の製造方法および半導体装置
US10784370B2 (en) Vertical transistor with uniform fin thickness
JP2009152485A (ja) 半導体装置の製造方法及び半導体装置
JPWO2006092848A1 (ja) 半導体装置及びその製造方法
JP2006210810A (ja) 半導体装置、半導体基板の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees