JP4164130B2 - 高効率ｄｃ昇圧コンバータ - Google Patents

Description

発明の背景
本発明は、ブースト・スイッチング・パワー・コンバータに関し、より詳しくは、一次電圧源のＤＣ電圧よりも高いＤＣ電圧を生成するためのコンバータに関する。
航空機に見られる一般的な一次電源はＤＣ＋２８Ｖか三相ＡＣ１１５Ｖのいずれかであり、それを整流、ろ過して約ＤＣ２７０Ｖを得ている。多くの型の機器がこれらの電源のいずれかで動作するように設計されている。
ＡＣ１１５ＶをＤＣ＋２８Ｖに変換する比較的小さな高電力コンバータがこれまで知られている。しかしながら、ＤＣ＋２８ＶをＤＣ＋２７０Ｖに変換する小型で効率の良いコンバータはなかった。
ブースト・コンバータが低いＤＣ電圧をより高いＤＣ電圧に変換するためにこれまで用いられてきた。一般的なブースト・コンバータは、インダクタ、ダイオード、出力コンデンサおよびパワースイッチング装置を含んでいる。一次電源電圧よりも高い電圧を生成するためのこれらのコンバータは時には「昇圧」コンバータと呼ばれている。
一般的な従来のブースト・コンバータまたは昇圧コンバータを図１に示す。図示されたブーストコンバータの動作は良く知られている。入力端子１１が入力ＤＣ電圧(Ｖin)を受ける。入力コンデンサ１３が入力端子１１と接地の間に接続されている。インダクタンスＬ１を持つインダクタ２１が入力端子１１に接続されている。電界効果トランジスタ（ＦＥＴ）のようなスイッチ４１が、インダクタ２１の「出力」側と接地などの第２端子の間に接続されている。このスイッチング素子４１は調整制御器３１によって制御される。調整制御器３１はスイッチのオン（導通）またはオフ（非道通）の時間を制御する。整流ダイオード６１がインダクタ２１の出力側をコンバータ出力端子８１に接続している。コンバータ出力電圧Ｖoutがコンバータ出力端子８１に生成される。出力フィルタ・コンデンサ９１が出力端子と接地間に接続されている。
ＦＥＴ４１が導通すると、入力端子１１からのエネルギがインダクタ２１を充電する。ＦＥＴ４１が非道通になると、そのエネルギはダイオード６１を通って放電され、出力コンデンサ９１を充電する。調整制御器３１は、コンバータ出力端子８１の出力電圧Ｖoutが一定になるようにＦＥＴの導通（オン）と非道通（オフ）の時間比を制御する。調整制御器は、コンバータ出力端子８１の電圧をフィードバック・ライン３５を介して監視することによってスイッチ４１のオン／オフ・サイクルを調整する。
スイッチング・トランジスタ４１の電圧定格は、調整制御器３１がトランジスタをオフにした場合に、出力電圧に不要寄生要素により生じるオーバーシュートを加えた電圧にインダクタ２１が達したときの、トランジスタにかかるピーク電圧によって決定される。安全のためのディレーティングを考慮すると、出力電圧ＶoutであるＤＣ２７０Vのブースタ・コンバータは、ドレインとソースの間にかかる少なくとも４００Vの電圧をキャリーできる(V_DS定格が少なくとも４００Vの)スイッチングＦＥＴを必要とする。
発明の概要
本発明は、入力電圧をそれより高い最終出力電圧に変換するためのＤＣパワー・コンバータに関する。本パワー・コンバータは入力電圧を受けるための入力端子を含むと共に最終出力端子を含む。ブースト・コンバータは入力電圧より高く、最終出力電圧より低い中間電圧を発生する。ここで、ブースト・コンバータは一次巻線を有するインダクタを含む。パワー・コンバータは更に、中間電圧をそれより高い電圧に上げるためのインダクタの二次巻線を含む。
より詳しくは、本発明は、入力ＤＣ電圧を受けるための入力端子を含むと共にコンバータ出力端子を含む昇圧ＤＣ−ＤＣコンバータに関する。本発明の昇圧コンバータは更に、入力端子に第１端末が接続された一次巻線を有するインダクタと、一次巻線の第２端子を選択的に接地に接続するためのスイッチと、一次巻線の第２端子と中間ノードの間に接続された第１ダイオードと、中間ノードと接地の間に接続された第１出力コンデンサとを備えている。本ブースト・コンバータは第１出力コンデンサにおいて入力電圧より高い中間電圧を生成する。本発明の昇圧コンバータは更に、第１端末が中間電圧を受けるように接続されたインダクタの二次巻線を含む。二次巻線の第２端末とコンバータ出力端子の間にダイオードが接続されている。コンバータ出力端子と接地の間に出力コンデンサが接続されている。
本発明の目的は、入力電圧よりも数倍高い電圧を生成するための電気コンバータを提供することにある。
本発明のもう一つの目的は、高電圧を生成するための比較的小型で安価な構成品を用いた電気コンバータを提供することにある。
本発明のもう一つの目的は、高出力電圧を生成する一方、その出力電圧の一部だけをそのスイッチング・トランジスタにかける電気コンバータを提供することにある。
本発明のもう一つの目的は、高電圧を高効率で生成する電気コンバータを提供することにある。
本発明のもう一つの目的は、比較的少ない消費電力で高電圧を生成する電気コンバータを提供することにある。
本発明のもう一つの目的は、単一スイッチと単一制御器を用いて複数段に昇圧する昇圧電気コンバータを提供することにある。
本発明のもう一つの目的は、スイッチの電圧変動率を制御するための機構を含む昇圧電気コンバータを提供することにある。
【図面の簡単な説明】
図１は、従来のブースト・コンバータの回路図である。
図２は、本発明のリブースト・コンバータの一つの実施例の回路図である。
図３は、本発明のリブースト・コンバータのもう一つの実施例の回路図である。
詳細説明
本発明に従って構築される「リブースト・コンバータ」の一つの実施例を図２に示す。本リブースト・コンバータは一次入力電圧Ｖinを受けるための一次入力端子１１１を含んでいる。本リブースト・コンバータは最終出力端子に最終出力電圧Ｖoutを生成する。最終出力電圧Ｖoutは一次入力電圧Ｖinよりも高い。
図２に示すリブースト・コンバータはブースト・コンバータ・サブシステムを含んでいる。本ブースト・コンバータ・サブシステムは、一次入力電圧Ｖinを受けるための一次入力端子に接続されたサブシステム入力端子を含んでいる。本ブースト・コンバータ・サブシステムは、中間端子またはサブシステム出力端子１５１に中間電圧を生成する。この中間電圧は一次入力電圧Ｖinよりも高いが最終出力電圧Ｖoutよりも低い。昇圧の残りのステップは一つまたはそれ以上の二次段によって与えられ、各二次段はそれぞれインダクタの二次巻線１２２を含んでいる。
本ブースト・コンバータ・サブシステムは、一次およびサブシステム入力端子１１１に入力側が接続されたインダクタの第１巻線１２１を備えている。この第１巻線はインダクタンスＬ1pを持っている。ＦＥＴ等のスイッチ１４１がインダクタ巻線１２１の出力側と第２端子との間に接続されており、この第２端子は典型的には接地に接続されている。図示された実施例においては、本スイッチは、ドレインがインダクタの出力側に接続され、ソースが接地に接続されたＦＥＴである。第１整流ダイオード１６１がインダクタの出力側とブースト・サブシステム出力端子１５１の間に接続されている。最後に、第１フィルタ・コンデンサ１９１が、ブースト・サブシステム出力端子における中間電圧を一定に保つために、ブースト・サブシステム出力端子を第２端子（接地）に接続している。
本発明によれば、第２段はブースト・コンバータ・サブシステムによって生成された中間電圧をこの中間電圧より高い電圧へ昇圧する。第２段はブースト・コンバータ・サブシステムの出力端子１５１と一致した第２段入力端子を持つと考えることができる。第２段は第２段出力端子を含んでいる。図２の図示された実施例において、第２段出力端子はシステム出力端子１８１であり、第２段の出力は最終コンバータ出力電圧Ｖoutである。
第２段はインダクタの第２巻線１２２を含んでいる。第２巻線１２２の「入力」側は中間端子すなわちブースト・サブシステム出力端子１５１に接続されている。第２巻線１２２は、第２巻線の「入力」側がブースト・コンバータ・サブシステムのDC出力電圧となるように、第１巻線１２１と同相に接続されている。
第２整流ダイオード１６２が第２巻線１２２の「出力」側に接続されている。第２ダイオードのアノードは第２巻線に接続されている。第２整流ダイオード１６２のカソードは第２段の出力端子に接続されている。
「スナバ」コンデンサ１５５が第２巻線１２２の「出力」側と接地の間に接続されている。以下に述べるように、スナバ・コンデンサのスナビング動作はスイッチ１４１のドレイン電圧のスルーレートを制御する。
第２フィルタ・コンデンサ１９２が第２段出力端子と接地の間に接続されている。第２フィルタ・コンデンサ１９２はシステムの出力電圧を一定に保つのに役立つ。
第１巻線１２１と第２巻線１２２は直列になるように接続されているので、最終出力電圧Ｖoutは二つの巻線上に生成される電圧と入力電圧の合成したものとなる。
スイッチ１４１がオンすると、電流がインダクタの第１巻線１２１を通って流れ、インダクタ鉄心内に磁界が生じる。第１巻線と第２巻線の両方の極性は二つの整流ダイオード１６１，１６２が逆にバイアスされるようになっている。ＦＥＴスイッチ１４１が導通している間、スナバ・コンデンサ１５５の電圧は、一次巻線と二次巻線が同一巻数であると仮定して、出力電圧Ｖoutから一次入力電圧を引いた値の半分に等しくなる。典型実施例においては、一次入力電圧Ｖinは＋２８ＶＤＣであり、システム出力端子でのシステム出力電圧Ｖoutは＋２７０ＶＤＣである。スナバ・コンデンサ１５５の電圧は（２７０−２８）／２＝１２１ボルトである。
ＦＥＴ１４１がターンオフして開または非道通になると、インダクタの第１巻線１２１を通って流れる電流は急速に方向を反転する。インダクタ鉄心内の磁界が衰弱すると整流ダイオード１６１，１６２のアノードは正の値になる。調整制御器１３１は、システム出力端子の電圧を一定の２７０ＶＤＣに保つようにＦＥＴゲート駆動デューティ・サイクルを調整する。
調整制御器１３１は、この実施例では５４：１の比をもった精密抵抗分圧器を含んでおり、出力電圧を５．０Ｖサンプル値に減少させる。このサンプル値は精密な５．０Ｖ基準値と比較される。その結果得られる誤差電圧は、のこぎり波形と比較されて、パルス幅変調信号を生成する。出力電圧は、入力電圧を、１引くデューティサイクルで割った値に等しい［Ｖo＝Ｖi／（１−Ｄ）］。調整制御器１３１は、出力電圧を一定に保つために必要に応じてデューティサイクルを変化させる。この方法はこの分野ではよく知られている。
コンバータ・システムのインダクタの各巻線１２１，１２２の巻数が同じであれば、システム出力電圧Ｖoutと一次入力電圧Ｖinの間の電圧差は巻線間で平等に分割される。二つの巻線を持つ図示された実施例では、電圧差の半分が第１巻線１２１に生じ、電圧差の半分が第２巻線１２２に生じる。一次入力電圧Ｖinが＋２８ＶＤＣで、システム出力電圧Ｖoutが＋２７０ＶＤＣである図示された実施例においては、電圧差は２４２ボルトである。その電圧差の半分が各巻線に生じる。この実施例では１２１ボルトが各巻線に生じる。
スイッチ１４１が開くと、ＦＥＴスイッチのドレイン電圧は、一次入力電圧にシステム出力電圧と一次入力電圧の差の半分を加えた値、すなわち（（Ｖout−Ｖin）／２）＋Ｖinまで上昇する。上記ＶoutとＶinの値を用いて言えば、ＦＥＴのドレインの電圧は（（２７０−２８）／２）＋２８＝１４９ボルトまで上昇する。このように、インダクタの二次巻線の「入力」端は１４９ＶＤＣに「固定」され、システム出力電圧はその電圧に二次巻線にかかる電圧を足した値となる。つまり、システム出力電圧は１４９＋１２１＝２７０ＶＤＣとなる。
ＦＥＴドレインのスルーレートはスナバ・コンデンサ１５５のスナビング作用によって制限される。スナバ・コンデンサにかかる電圧は、ＦＥＴのドレイン電圧が０ボルトから１４９ボルトに上昇する間に、１２１ボルトから２７０ボルトに上昇する。ＦＥＴがターンオフした時点で、典型的な電流ピーク値は１５アンペアである。インダクタの第１巻線１２１を通る電流は、ＦＥＴ内の寄生容量（Ｃoss）とスナバ・コンデンサの容量に応じて分かれる。ＦＥＴ１４１の寄生容量Ｃossは、例えば、１０９０pＦである。スナバ・コンデンサ１５５の容量は１０００pＦである。電流は容量に応じて分かれ、遷移時間は約２０ナノ秒（nＳ）である。
スイッチ１４１にかかる最大電圧は、図１のブースト・コンバータのスイッチ４１にかかる電圧の半分である。従って、図２のコンバータのＦＥＴ１４１は２００ボルト定格のもので十分である。コンバータ全体がただ一つの調整制御器１３１で制御される。
上述したごとく、図１のブースト・コンバータのスイッチとして用いられるＦＥＴは、２７０ＶＤＣを発生するブースト・コンバータ用には、少なくとも４００ボルト定格のものとすべきである。そのような定格の典型的なＦＥＴは、ダイサイズが約０．２７インチｘ０．４１６インチであり、オンしたときには、ソースとドレイン間の順方向抵抗は０．１６オーム（Ｒ_DS(ON)）である。逆に、同等のダイアサイズでソースとドレイン間が耐圧２００Ｖの定格のＦＥＴの抵抗は約０．０４５オームである。出力電力１２５ワットで運転しながら＋２７０ボルトの最終出力電圧を発生する一次入力電圧が＋２８ＶＤＣのパワー・コンバータに対し、「オン」抵抗によって生じるスイッチングＦＥＴ内の消費電力はＩ²Ｒとなる。スイッチに流れ込む実行値電流が（そのようなコンバータに対する典型値である）７．３アンペアであれば、ＦＥＴの順方向伝導損は４００ボルト・スイッチの場合は８．６ワットとなる。しかし、２００ボルト・スイッチの場合はわずか２．４ワットである。
上記電力範囲で動作するように設計されたコンバータの全損失は、ＦＥＴ順方向伝導損を除いて約６．５ワットと予想される。ＦＥＴ順方向伝導損は全システム損に貢献する単一のものでは最大であるので、ＦＥＴ順方向伝導損を減らすことは全システム損を著しく減らすことになる。
４００ボルト定格のＦＥＴを含む図１に示すようなブースト・コンバータでは、全損失は８．６＋６．５＝１５．１ワットとなる。コンバータが１２５ワットの出力で動作しているなら、総合効率は８９．２％である。２００ボルト定格のスイッチを持った本発明のコンバータを使うと、全損失は２．４＋６．５＝９．９ワットとなる。従って、１２５ワットの出力で動作しているコンバータについては総合効率は９２．７％である。全損失は３４％減っている。パワー・コンバータが、実行値電流が増加し伝導損がその増加の二乗で上昇する低ライン入力条件で動作している場合は、一層改善される。
いくつかの適用においてはより高い出力電圧Ｖoutが要求される。インダクタの第１巻線１２１と第２巻線１２２の巻数比を調節して、第２巻線１２２（コンバータ・システムの第２段）が、スイッチ４１にかかる電圧を制限し続ける間、より大きい電圧を生成するようにすることができる。
より高いシステム出力電圧を作るためのリブースト・コンバータのもう一つの実施例を図３に示す。この実施例では、更なる二次巻線がインダクタに追加されている。整流ダイオードとフィルター・コンデンサが各追加二次巻線と共に追加されている。この実施例は、入力コンデンサ２１３とインダクタの一次巻線２２１を有する第１段ブースト・コンバータを含んでいる。ＦＥＴスイッチ２４１が一次巻線２２１の出力側に接続されている。調整制御器２３１がＦＥＴ２４１を制御するためにＦＥＴ２４１のゲートに接続されている。第１整流器２６１がインダクタンスの一次巻線を第１段の出力点２５１に接続している。第１段の出力コンデンサ２９１が第１段の出力点を接地に接続している。第１段のブースト・コンバータは第１段の出力点２５１に第１中間電圧を生成する。
第２段は、第２巻線２２２と、第２整流器と、第２フィルタ・コンデンサ２９２を含んでいる。第２巻線２２２の入力側は第１段の出力点２５１に接続されている。第２整流器２６２は第２巻線２２２の出力側を第２段出力点２５２と接続している。スナバ・コンデンサ２５５は第２巻線２２２の出力側と接地を接続している。第２中間電圧は第２段出力点２５２に生成される。第２中間電圧は第１中間電圧よりも高い。
第３段は同一インダクタ鉄心の第３巻線２２３と、第３整流器２６３と、第３フィルタ・コンデンサ２９３を含んでいる。第３巻線２２３の入力側は第２段の出力点２５２に接続されている。第２中間電圧より高い第３中間電圧は、第３段出力点２５３に生成される。
第４段は同一インダクタ鉄心の第４巻線２２４と、第４整流器２６４と、第４出力フィルタ・コンデンサ２９４を含んでいる。第４巻線２２４の入力側は第３段の出力点２５３に接続されている。最終コンバータ出力電圧Ｖoutはコンバータ出力端子２８１に生成される。
第３図の実施例は、数式がインダクタンスの追加巻線を反映するように変更されることを除き、図２の実施例と同じように動作する。更に、巻線の巻数が違えば巻数比が変わる。インダクタは層間寄生容量を最小にするように設計しなければならない。すべての二次巻線が同一巻数である単一層のソレノイド構造が推奨される。
図に見られるように、巻線は直列に接続されている。各段で出力される電圧は、次段の入力電圧となり、最終出力電圧Ｖoutはすべての巻線の電圧を合成したものとなる。ただ一つの整流制御器とスイッチが使われている。
図３に示す例では、一次巻線はブースト・コンバータの一部である。３つの二次巻線が示されている。一次巻線とすべての二次巻線が同一巻数であれば、システム出力電圧Ｖoutと一次入力電圧Ｖinの差の４分の１の電圧が各巻線に生成される。ＦＥＴが導通している間は、４つの整流器すべては逆バイアスされる。従って、ＦＥＴが導通している間は、スナバ・コンデンサにかかる電圧は最終出力電圧と一次入力電圧の差の４分の１に等しい。
ＦＥＴがターンオフすると、４つの整流器すべてのアノードにかかる電圧は正の値となる。４つの巻線の巻数が同じと仮定すると、各巻線にかかる電圧は同じとなる。各巻線の電圧は（Ｖout−Ｖin）／４となる。ＦＥＴのドレインの電圧は（Ｖout−Ｖin）／４＋Ｖinまで上昇する。
上述したパワー・コンバータの実施例は本発明の精神を逸脱しない範囲で変更可能である。すなわち、上記実施例は典型例であり、これに限定されるものではない。

Claims (10)

1. 入力電圧よりも高い出力電圧を生成するための昇圧ＤＣスイッチング電圧コンバータであって、
   ａ）前記入力電圧を受けるための入力端子と、
   ｂ）出力端子と、
   ｃ）i) 前記入力端子に接続された一次巻線と、
   ii) 複数の昇圧巻線であって、該複数の昇圧巻線の最初の昇圧巻線が前記一次巻線に磁気的に結合され、該複数の昇圧巻線の各々が各段間で互いに磁気的に結合された、複数の昇圧巻線と、
   を有する磁気結合インダクタと、
   ｄ）前記複数の昇圧巻線の各々の間に直列に電圧加算態様に接続されたダイオードと、
   ｅ）前記一次巻線および前記複数の昇圧巻線と接地との間に配置された磁界調整スイッチであって、前記磁界調整スイッチが開位置にあるときに、（１）前記磁界調整スイッチにかかる電圧が前記入力電圧と磁気的に結合された一組の巻線にかかる電圧の合計となり、かつ（２）電流が前記出力端子に供給されるように前記結合された前記一次巻線と前記複数の昇圧巻線との間の磁界を調整する磁界調整スイッチと、
   ｆ）前記出力端子の電圧がプリセット・レベルより下がったときに前記磁界調整スイッチを動作させる調整制御回路とを備え、
   ｇ）前記出力端子の電圧が磁気的に結合された各組の巻線にかかる電圧と前記入力電圧との合計であるＤＣスイッチング昇圧コンバータ。
2. 前記各昇圧巻線と接地との間に接続されたフィルタ・コンデンサと、前記第２段巻線と前記出力端子との間に接続された出力フィルタ・コンデンサと、前記最初の昇圧巻線と接地との間に接続されたスナバ・コンデンサと、前記出力電圧を更にろ過するために前記複数の昇圧巻線のうちの一つと前記出力端子との間に接続された出力ダイオードとを備えた請求項１の昇圧コンバータ。
3. 前記調整制御回路が前記出力電圧と基準電圧を比較して、前記出力電圧を前記磁界調整スイッチを動作させることによってプリセット・レベルに保つ請求項２の昇圧コンバータ。
4. 前記磁界調整スイッチが電界効果トランジスタであるスイッチング・トランジスタを備えた請求項３の昇圧コンバータ。
5. 前記スイッチング・トランジスタが２００ボルト定格の電界効果トランジスタである請求項４の昇圧コンバータ。
6. 前記一次巻線が多くの巻数を持つと共に前記複数の昇圧巻線の各々が多くの巻数を持ち、前記各組の磁気的に結合された昇圧巻線にかかる電圧が均一となるように前記一次巻線の巻数を前記複数の昇圧巻線の各々の巻数と等しくした請求項５の昇圧コンバータ。
7. ＤＣスイッチング昇圧コンバータを用いて電圧を増大する方法であって、
   ａ）入力端子に入力電圧を発生するステップと、
   ｂ）前記入力電圧から結合インダクタの一次巻線に一次電圧を発生するステップと、
   ｃ）磁気的に結合された複数の昇圧巻線のうちの一つから前記結合インダクタの前記複数の昇圧巻線の各一つに昇圧電圧を発生するステップと、
   ｄ）前記インダクタとの電気通信により磁界調整スイッチを動作させて、一次巻線の第１磁界と前記第１磁界に結合された昇圧磁界とを予め選択された出力電圧に応答して制御して、前記磁界調整スイッチが開位置にあるときに、電流を前記出力端子に供給するステップと、
   ｅ）前記入力電圧と前記一次電圧と前記複数の昇圧電圧を、前記複数の昇圧巻線の各々の間に直列に接続されたダイオードを介して合成し、前記入力電圧と前記一次電圧と前記複数の昇圧電圧との合計である出力電圧を前記出力端子において生成するステップと、
   を備えた方法。
8. 前記調整制御回路が前記スイッチおよび前記出力端子と通信して前記磁界調整スイッチを動作させる請求項７の方法。
9. 前記磁界調整スイッチが電界効果トランジスタである請求項８の方法。
10. 前記一次巻線が多くの巻数を持つと共に前記複数の昇圧巻線の各々が多くの巻数を持ち、前記一次電圧が前記複数の昇圧電圧の各々にほぼ等しくなるように前記一次巻線の巻数を前記複数の昇圧巻線の各々の巻数と等しくした請求項９の方法。

Images