JP4161454B2 - 表示素子及びその駆動方法、並びに表示装置 - Google Patents
表示素子及びその駆動方法、並びに表示装置 Download PDFInfo
- Publication number
- JP4161454B2 JP4161454B2 JP07088699A JP7088699A JP4161454B2 JP 4161454 B2 JP4161454 B2 JP 4161454B2 JP 07088699 A JP07088699 A JP 07088699A JP 7088699 A JP7088699 A JP 7088699A JP 4161454 B2 JP4161454 B2 JP 4161454B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- semiconductor layer
- light emitting
- pixels
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示素子及びその駆動方法、並びに表示装置に関し、特にメモリ性を持った自発光表示素子に関するものである。
【０００２】
【従来の技術】
モバイルコンピューティングが盛んになるにつれて、平面型の表示装置に対する需要がますます増してきている。平面型の表示装置としては、従来、液晶表示装置が一般に用いられてきた。しかしながら、液晶表示装置には、視野角が狭い、応答特性が悪いといった問題がある。
【０００３】
これに対し、近年、応答特性がよく、視野角が広い平面型自発光表示装置として、有機エレクトロルミネッセンス（ＥＬ）表示装置が注目されている。このような有機ＥＬ表示装置で用いられている有機ＥＬ素子は、所定の輝度以上の高輝度で発光させようとすると、発光効率が著しく低下するので、同じ表示輝度（瞬間的な輝度値と時間と面積とに比例する）を得るためには、高輝度で短時間発光させるよりも、低輝度で長時間発光させる方が、有機ＥＬ素子を長寿命化できる。このため、有機ＥＬ素子の電極間に印加する電圧にメモリ性を持たせることが重要になってくる。
【０００４】
このような電圧のメモリ性を実現した、従来の有機ＥＬ表示素子の１画素分の等価回路を、図９に示す。図示するように、この有機ＥＬ素子は、画素の発光領域を構成する有機ＥＬ素子２５１と、有機ＥＬ素子２５１に電圧を印加するための駆動用トランジスタ２５２と、駆動用トランジスタ２５２が印加する電圧を保持するキャパシタ２５３と、キャパシタ２５３に画像信号を選択して書き込むための選択用トランジスタ２５４とから構成されている。選択用トランジスタ２５４のゲートはゲートラインｇｌを介してゲートドライバに、ドレインはドレインラインｄｌを介してドレインドライバにそれぞれ接続されている。
【０００５】
有機ＥＬ素子２５１を駆動するときは、ゲートドライバからの選択信号によってマトリクスの駆動しようとする有機ＥＬ素子２５１に対応する選択用トランジスタ２５４を選択し、選択したラインのキャパシタ２５３にドレインドライバからドレインラインｄｌ、選択用トランジスタ２５４を介して画像信号を書き込む。そして、駆動用トランジスタ２５２は、キャパシタ２５３に書き込まれた画像信号の大きさに応じて有機ＥＬ素子２５１を駆動し、有機ＥＬ素子２５１に階調に応じた電圧を印加することで所望の画像を表示させる。
【０００６】
このように従来の有機ＥＬ表示素子では、駆動用トランジスタ２５２から書き込んだ画像信号をキャパシタ２５３に保持させ、キャパシタ２５３に保持された画像信号によってほぼ１フレーム期間有機ＥＬ素子２５１の発光を維持させていた。このため、この有機ＥＬ表示素子では、有機ＥＬ素子２５１を高輝度で発光させなくても十分な表示輝度を得ることができ、低消費電力で効率よく表示画像を得ることができた。
【０００７】
しかしながら、上記従来の有機ＥＬ表示素子では、有機ＥＬ素子２５１の他に駆動用トランジスタ２５２、キャパシタ２５３及び選択用トランジスタ２５４を画素毎に形成しなければならなかった。ところで、このような構成素子のいずれかに欠陥があった場合には有機ＥＬ表示素子全体が不良品となってしまうが、上記従来例の有機ＥＬ表示素子では、構成素子数が多く、いずれかに欠陥が生じる確率が高くなってしまうため、製造時の歩留まりが低くなってしまうという問題点があった。
【０００８】
また、図１０の平面図に示すように、１画素分の領域内に、有機ＥＬ素子２５１の他に駆動用トランジスタ２５２、キャパシタ２５３及び選択用トランジスタ２５４を形成する必要があったので、有機ＥＬ素子２５１を形成できる領域が相対的に小さくなり、画素開口率が小さくなってしまうという問題があった。
【０００９】
【発明が解決しようとする課題】
本発明は、上記従来例の問題点を解消するためになされたものであり、画素開口率が高く、製造時の歩留まりを高くすることができる表示素子、及びこの表示素子の駆動方法、並びにこのような表示素子を用いた自発光型の表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかる表示素子は、
複数の画素が所定の配列で縦横に配置された表示素子であって、
前記複数の画素はそれぞれ、
下部ゲート電極と、前記下部ゲート電極上に形成された下部ゲート絶縁膜と、入射された光によって励起されて内部にキャリアを発生する半導体層と、前記半導体層にそれぞれ接続されたドレイン電極及びソース電極と、前記半導体層並びに前記ドレイン電極及びソース電極の上に形成され、前記半導体層との界面において前記半導体層内に発生したキャリアをトラップするトラップ領域が形成されている上部ゲート絶縁膜と、前記上部ゲート絶縁膜上の前記半導体層に対応する位置に形成され、供給された電圧に応じて前記半導体層内のキャリアを前記上部ゲート絶縁膜のトラップ領域にトラップさせる上部ゲート電極とを含むメモリ素子と、
前記メモリ素子のドレイン電極またはソース電極に接続され、前記下部ゲート電極にデータの読み出しに対応した電圧が供給されたときに、前記半導体層に形成されるチャネルを通じて流れる電流によって発光する発光素子と、
を備えることを特徴とする。
【００１１】
上記表示素子では、各画素においてメモリ性をもたせるために、発光素子以外には、上記のメモリ素子のみを形成すればよい。このメモリ素子の各構成要素は、順に積層されて構成されており、大きな面積を必要としない。このため、上記表示素子は、発光素子の相対的な面積、すなわち画素開口率を高くすることができる。また、１画素を構成する素子数も、メモリ素子と発光素子との２つだけであるので、構成要素となるいずれかの素子に欠陥が生じている可能性も低くなり、製造時における歩留まりが高くなる。
【００１２】
上記表示素子において、データの消去または書き込み時において前記下部ゲート電極に供給される電圧は、前記半導体層にチャネルを形成させるものとすることができる。この場合、前記上部ゲート絶縁膜にトラップされたキャリアのうちの正孔または電子の一方は、データの読み出し時において前記下部ゲート電極に供給される電圧によって前記半導体層内に形成されるチャネルをピンチオフさせ、前記ドレイン電極と前記ソース電極との間に電流を流させなくすることによって、前記発光素子に電流を流させなくするものとすることができる。
【００１３】
上記表示素子において、前記上部ゲート電極に供給される電圧が異なるものとすることによって、前記トラップ領域にトラップされるキャリアの種類を異なるものとすればよい。
【００１４】
なお、前記発光素子は、例えば、有機エレクトロルミネッセンス素子とすることができる。
【００１５】
また、上記表示素子において、前記メモリ素子は、同一の画素の発光素子が発光した光のみを入射させ、隣接する画素の発光素子が発光した光を遮断する光遮断手段をさらに含むことを好適とする。
【００１６】
上記表示素子において、前記発光素子は、赤色の波長域の光、緑色の波長域の光及び青色の波長域の光のすべてを含む光を発するものとすることができる。この場合、前記複数の画素のそれぞれは、前記発光素子が発した光のうちの赤色の波長域の光を透過して外部に出射する赤カラーフィルタ、前記発光素子が発した光のうちの緑色の波長域の光を透過して外部に出射する緑カラーフィルタ、及び前記発光素子が発した光のうちの青色の光を透過して外部に出射する青カラーフィルタのいずれかをさらに備えるものとすることができ、前記赤カラーフィルタ、緑カラーフィルタ或いは青カラーフィルタは、前記画素の配列に応じた所定の順序で前記複数の画素のそれぞれに配置することができる。
【００１７】
また、上記表示素子において、前記複数の画素のそれぞれの発光素子は、赤色の波長域の光、緑色の波長域の光、及び青色の波長域の光のいずれかを発するものとすることができる。この場合において、前記赤色の波長域の光を発する発光素子、緑色の波長域の光を発する発光素子、或いは青色の波長域の光を発する発光素子は、前記画素の配列に応じた所定の順序で前記複数の画素のそれぞれに配置することができる。
【００１８】
このような赤、緑、青の異なる波長域の光を透過するカラーフィルタの表示、或いは赤、緑、青の異なる波長域の光を発する発光素子の配置によって、上記表示素子は、フルカラー画像を表示するものとすることができる。
【００１９】
上記目的を達成するため、本発明の第２の観点にかかる表示素子の駆動方法は、
画素がマトリクス状に配置された表示素子の駆動方法であって、
前記表示素子の各画素は、
下部ゲート電極と、前記下部ゲート電極上に形成された下部ゲート絶縁膜と、入射された光によって励起されて内部にキャリアを発生する半導体層と、前記半導体層にそれぞれ接続されたドレイン電極及びソース電極と、前記半導体層並びに前記ドレイン電極及びソース電極の上に形成され、前記半導体層との界面において前記半導体層内に発生したキャリアをトラップするトラップ領域が形成されている上部ゲート絶縁膜と、前記上部ゲート絶縁膜上の前記半導体層に対応する位置に形成され、供給された電圧に応じて前記半導体層内のキャリアを前記上部ゲート絶縁膜のトラップ領域にトラップさせる上部ゲート電極とを含むメモリ素子と、
前記メモリ素子のドレイン電極またはソース電極に接続され、前記下部ゲート電極にデータの読み出しに対応した電圧が供給されたときに、前記半導体層に形成されるチャネルを通じて流れる電流によって発光する発光素子とを備え、
前記駆動方法は、
前記マトリクス状の複数の画素を行毎に選択し、データの消去及び書き込みに対応した所定の電圧を前記下部ゲート電極に順次供給する選択ステップと、
前記選択ステップによって選択されている行の画素のメモリ素子の上部ゲート電極に、データの消去または書き込みに対応する電圧を供給し、前記トラップ領域にキャリアのうちの正孔または電子のいずれかをトラップさせることにより、データをメモリさせるメモリステップと、
前記選択ステップでの選択の終了後、次の選択ステップでの選択になるまでの期間、前記複数の画素のすべてのメモリ素子の下部ゲート電極及び上部ゲート電極に、データの読み出しに対応した電圧を供給し、かつ前記ドレイン電極またはソース電極に所定の電圧を供給して、各メモリ素子にメモリされている状態に応じて、対応する発光素子に電流を流させて発光させる発光ステップと、
を含むことを特徴とする。
【００２０】
上記目的を達成するため、本発明の第３の観点にかかる表示装置は、
下部ゲート電極と、前記下部ゲート電極上に形成された下部ゲート絶縁膜と、入射された光によって励起されて内部にキャリアを発生する半導体層と、前記半導体層にそれぞれ接続されたドレイン電極及びソース電極と、前記半導体層並びに前記ドレイン電極及びソース電極の上に形成され、前記半導体層との界面において前記半導体層内に発生したキャリアをトラップするトラップ領域が形成されている上部ゲート絶縁膜と、前記上部ゲート絶縁膜上の前記半導体層に対応する位置に形成され、供給された電圧に応じて前記半導体層内のキャリアを前記上部ゲート絶縁膜のトラップ領域にトラップさせる上部ゲート電極とを含むメモリ素子と、前記メモリ素子のドレイン電極またはソース電極に接続され、前記下部ゲート電極にデータの読み出しに対応した電圧が供給されたときに、前記半導体層に形成されるチャネルを通じて流れる電流によって発光する発光素子とを、マトリクス状に配置された複数の画素のそれぞれに備える表示素子と、
いずれかの画素の行に対応する前記メモリ素子を選択して、データの消去及び書き込みに応じた電圧を前記下部ゲート電極に順次供給する選択手段と、
前記選択手段から前記下部ゲート電極にデータの消去及び書き込みに対応する電圧が供給されているときに、対応するメモリ素子の上部ゲート電極にデータの消去または書き込みに対応する電圧を供給して、データをメモリさせるメモリ手段と、
すべての画素の前記メモリ素子の前記下部ゲート電極に、データの読み出しに対応する電圧を供給する全選択手段と、
前記全選択手段によって前記下部ゲート電極にデータの読み出しに対応する電圧が供給されているときに、前記ドレイン電極または前記ソース電極に所定の電圧を供給することで、前記半導体層に形成されているチャネルを通じて対応する発光素子に電流を流させる発光手段と、
前記選択手段、前記メモリ手段、前記全選択手段及び前記発光手段をそれぞれ制御する制御手段と、
を備えることを特徴とする。
【００２１】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【００２２】
図１は、この実施の形態にかかる有機ＥＬ表示装置の構成を示すブロック図である。図示するように、この有機ＥＬ表示装置は、有機ＥＬ表示パネル１と、アドレスドライバ２と、データドライバ３と、ＥＬ駆動電圧発生回路４と、コントローラ５とから構成されている。
【００２３】
有機ＥＬ表示パネル１は、（ｍ×ｎ）個の画素がマトリクス状に形成されたものであり、図中等価回路図で示すように、各画素にはダブルゲートメモリトランジスタ１１と、有機ＥＬ素子１２とが設けられている。
【００２４】
ダブルゲートメモリトランジスタ１１は、２つのゲートのそれぞれに印加する電圧及び入射される光に応じてデータをメモリするメモリ素子である。ダブルゲートメモリトランジスタ１１のトップゲートはｍ列のデータラインＤＬ１〜ＤＬｍに接続され、ボトムゲートはｎ行のアドレスラインＡＬ１〜ＡＬｎに接続され、ドレインはｎ行の電圧ラインＶＬ１〜ＶＬｎに接続され、ソースは有機ＥＬ素子１２のアノードに接続されている。ダブルゲートメモリトランジスタ１１の詳細については、さらに後述する。
【００２５】
有機ＥＬ素子１２は、アノードがダブルゲートメモリトランジスタ１１のソースに接続され、カソードが接地されており、アノード−カソード間に閾値以上の電圧が印加されることで流れる電流によって、アノードとカソードとの間に設けられた有機半導体が発光する自発光素子である。有機ＥＬ素子１２の詳細については、さらに後述する。
【００２６】
次に、有機ＥＬ表示パネル１の構造について、詳しく説明する。
図２（ａ）は、図１の有機ＥＬ表示パネル１の構造を示す平面図、図２（ｂ）は、図２（ａ）のＡ−Ａ断面図である。これらの図においては、有機ＥＬ表示パネル１でマトリクス状に形成されている画素のうちの１画素分のみを示す。
【００２７】
図２（ａ）、（ｂ）に示すように、有機ＥＬ表示パネル１では、まず、ガラス基板１０上に、上層にＣｒと下層に暗色のＣｒＯｘとの２層構造からなり、遮光性を有するダブルゲートメモリトランジスタ１１のボトムゲート電極１１ａが、形成されている。ボトムゲート電極１１ａは、アドレスドライバ２に接続されるアドレスラインＡＬと一体で形成されている。
【００２８】
ガラス基板上１０に、ボトムゲート電極１１ａ及び電圧ラインＶＬを覆うようにして、ＳｉＮからなるボトムゲート絶縁膜１１ｂが形成されている。ボトムゲート絶縁膜１１ｂ上で、ボトムゲート電極１１ａに対応する位置には、ａ−Ｓｉからなるダブルゲートメモリトランジスタ１１の半導体層１１ｃが形成されている。
【００２９】
半導体層１１ｃの両側には、ｎ＋Ｓｉ層１１ｄを介してダブルゲートメモリトランジスタ１１のドレイン電極１１ｅとソース電極１１ｆとが形成されている。ドレイン電極１１ｅは、ＥＬ駆動電圧発生回路４に接続される電圧ラインＶＬと一体で形成されている。これらの上に、同一の画素の有機ＥＬ層１２ｂに向けた方向のみを切り欠き、他の画素の有機ＥＬ層１２ｂからの光を遮る程度の厚さに成膜された、遮光性を有する光ブロック層１１ｇが形成されている。さらにこれらを覆うようにして、ボトムゲート絶縁膜１１ｂ上には、ＳｉＮからなるトップゲート絶縁膜１１ｈが形成されている。
【００３０】
トップゲート絶縁膜１１ｈの上の、半導体層１１ｃと対向する位置を含むように、ＡｌまたはＡｌ合金からなる２層構造でなり、遮光性を有するダブルゲートメモリトランジスタ１１のトップゲート電極１１ｉが形成されている。トップゲート電極１１ｉは、データドライバ３に接続されるデータラインＤＬと一体で形成されている。そして、トップゲート絶縁膜１１ｈとデータラインＤＬの上には、ＳｉＮからなる絶縁保護膜１１ｊが形成されている。
【００３１】
なお、トップゲート絶縁膜１１ｈは、半導体層１１ｃ或いはボトムゲート絶縁膜１１ｂとの界面近傍において、他の部分よりもＳｉの比率が高く、Ｓｉ：Ｎ≒１：１となっており、キャリア（正孔或いは電子）をトラップするトラップ領域（図中、「− − − − −」で示す）が形成されている。なお、ボトムゲート絶縁膜１１ｂ、及びトップゲート絶縁膜１１ｈのトップゲート電極１１ｉ近傍の領域では、Ｓｉ：Ｎ≒３：４となっている。
【００３２】
一方、トップゲート絶縁膜１１ｈ上で、ボトムゲート電極１１ａ、半導体層１１ｃ、ドレイン電極１１ｅ、ソース電極１１ｆ及びトップゲート電極１１ｉ（すなわち、ダブルゲートメモリトランジスタ１１）、並びにアドレスラインＡＬ、データラインＤＬ及び電圧ラインＶＬが形成されていない位置には、有機ＥＬ層１２ｂが発した光のうち所定の波長域の光を透過するカラーフィルタ１３が形成されている。
【００３３】
カラーフィルタ１３の上には、透明のＩＴＯ（Indium Tin Oxide）からなる有機ＥＬ素子１２のアノード電極１２ａが形成されている。アノード電極１２ａは、図２に点線の○で示すコンタクトホールを介してダブルゲートメモリトランジスタ１１のソース電極１１ｆと接続されている。
【００３４】
そして、上記のすべてを覆うようにして、有機ＥＬ表示パネル１の全面に有機ＥＬ層１２ｂが形成されている。有機ＥＬ層１２ｂの上には、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉなどからなるカソード電極１２ｃが形成されている。カソード電極１２ｃは、接地されている。
【００３５】
なお、有機ＥＬ層１２ｂは、バインダ兼電荷輸送層であるポリ（Ｎ−ビニルカルバゾール）内に、３０ｗｔ％の１，３，４−オキサジアゾール、３ｍｏｌ％のテトラフェニルブタジエン誘導体、０．０４ｍｏｌ％のクマリン６、０．０２ｍｏｌ％のＤＣＭ１、０．０１５ｍｏｌ％のナイルレッドを含んでいる。
【００３６】
有機ＥＬ層１２ｂは、このような組成を持つ物質で構成されているので、アノード電極１２ａとカソード電極１２ｃとの間に電圧が印加されることで流れる電流により生じる電子と正孔の再結合に伴うエネルギーを吸収して、白色光（赤色の波長域の光、緑色の波長域の光及び青色の波長域の光をすべて含む）を発する。また、カソード電極１２ｃは、有機ＥＬ層１２ｂが発した光に対して反射性を有すると共に、図の上部からカソード電極１２ｃに入射した光を遮断して、ダブルゲートメモリトランジスタ１１の半導体層１１ｃに入射されるのを防ぐ。
【００３７】
また、カラーフィルタ１３は、有機ＥＬ層１２ｂが発した白色光のうち、赤色の波長域の光を透過するもの（Ｒ）、緑色の波長域の光を透過するもの（Ｇ）、青色の波長域の光を透過するもの（Ｂ）のいずれかが、図３に示すような対角線配列で各画素に設けられている。
【００３８】
次に、図４（ａ）〜（ｄ）に示す模式図を参照して、ダブルゲートメモリトランジスタ１１の動作原理について、詳しく説明する。
【００３９】
まず、発光をメモリさせる場合には、図４（ａ）に示すように、トップゲート電極１１ｉに−２０（Ｖ）、ボトムゲート電極１１ａに＋３５（Ｖ）を印加し、ドレイン電極１１ｅにＶｘ（Ｖ）を印加する。ソース電極１１ｆは、有機ＥＬ素子１２のアノードに接続され、有機ＥＬ素子１２のカソードは、接地されている。このとき、ボトムゲート電極１１ａの＋３５（Ｖ）により半導体層１１ｃ内の電子がボトムゲート電極１１ａ側に引き寄せられ、半導体層１１ｃ内にｎチャネルが形成される。このｎチャネルを介して電流が流れることによって有機ＥＬ素子１２が発光し、その光が半導体層１１ｃに入射される。これにより半導体層１１ｃが光励起されてキャリア（正孔及び電子）が発生し、そのうちの正孔が、トップゲート電極１１ｉの−２０（Ｖ）によって引き寄せられ、ボトムゲート絶縁膜１１ｈのトラップ領域にトラップされる。なお、この状態は、ダブルゲートメモリトランジスタ１１におけるデータの消去状態であり、後述する表示画像データｉｍｇの値が“１”である場合に対応する。
【００４０】
次に、非発光をメモリさせる場合には、図４（ｂ）に示すように、トップゲート電極１１ｉに＋２０（Ｖ）、ボトムゲート電極１１ａに＋３５（Ｖ）を印加し、ドレイン電極１１ｅにＶｘ（Ｖ）を印加する。ソース電極１１ｆは、有機ＥＬ素子１２のアノードに接続され、有機ＥＬ素子１２のカソードは、接地されている。このとき、ボトムゲート電極１１ａの＋３５（Ｖ）により半導体層１１ｃ内の電子がボトムゲート電極１１ａ側に引き寄せられ、半導体層１１ａ内にｎチャネルが形成される。このｎチャネルを介して電流が流れることによって有機ＥＬ素子１２が発光し、その光が半導体層１１ｃに入射される。これにより半導体層１１ｃが光励起されてキャリア（正孔及び電子）が発生し、そのうちの電子が、トップゲート電極１１ｉの＋２０（Ｖ）によって引き寄せられ、ボトムゲート絶縁膜１１ｈのトラップ領域にトラップされる。なお、この状態は、ダブルゲートメモリトランジスタ１１におけるデータの書き込み状態であり、後述する表示画像データｉｍｇの値が“０”である場合に対応する。
【００４１】
また、メモリされた状態で有機ＥＬ素子１２を発光／非発光させる場合には、図４（ｃ）（ｄ）に示すように、トップゲート電極１１ｉに０（Ｖ）、ボトムゲート電極１１ａに＋１０（Ｖ）を印加し、ドレイン電極１１ｅにＶｘ（Ｖ）を印加する。ソース電極１１ｆは、有機ＥＬ素子１２のアノードに接続され、有機ＥＬ素子１２のカソードは、接地されている。
【００４２】
ここで、発光がメモリされている場合には、図４（ｃ）に示すように、トラップ領域にトラップされている正孔とボトムゲート電極１１ａの＋１０（Ｖ）とが作る電界によって、半導体層１１ｃ内にｎチャネルが形成される。このｎチャネルを介して電流が流れることによって有機ＥＬ素子１２が発光する。なお、この場合において、有機ＥＬ素子１２の発光により半導体層１１ｃが光励起されてキャリア（正孔及び電子）が発生するが、トップゲート電極１１ｉが０（Ｖ）であるため、実質的にいずれのキャリアもトップゲート電極１１ｉ側に引き寄せられることはない。
【００４３】
一方、非発光がメモリされている場合には、図４（ｄ）に示すように、トラップ領域にトラップされている電子が作る電界によって、ボトムゲート電極１１ａの電圧＋１０（Ｖ）の電界を抑え、半導体層１１ｃ内のｎチャネルがピンチオフされる。すなわち、連続したｎチャネルが形成されていない状態となる。これにより、ソース電極１１ｆとドレイン電極１１ｅとの間に電流が流れず、すなわち、有機ＥＬ素子１２の有機ＥＬ層１２ｂ内に電流が流れることはないので、有機ＥＬ素子１２は発光しない。
【００４４】
図１に戻ってさらに説明すると、アドレスドライバ２は、コントローラ５からの制御信号Ａｃｎｔに従って、サブフレーム内での１ライン期間（後述）の最初にある選択期間（後述）において、有機ＥＬ表示パネル１のアドレスラインＡＬ１〜ＡＬｎのいずれかを順次選択して、＋３５（Ｖ）の電圧を出力し、選択外のアドレスラインＡＬ１〜ＡＬｎには０（Ｖ）を出力する。この後アドレスドライバ２は、コントローラ５からの制御信号Ａｃｎｔに従って、１ライン期間での残りの期間である発光維持期間（後述）において、有機ＥＬ表示パネル１のすべてのアドレスラインＡＬ１〜ＡＬｎに＋１０（Ｖ）の電圧を出力する。
【００４５】
データドライバ３は、コントローラ５からの制御信号Ｄｃｎｔに従って、後述する表示画像データｉｍｇを１ライン分、順次取り込んでいく。表示画像データｉｍｇの取り込みは、対応するラインの１つ前のライン期間に行われる。
【００４６】
データドライバ３は、コントローラ５からの制御信号Ｄｃｎｔに従って、取り込んだ１ライン分の表示画像データｉｍｇで値が“１”のもの（発光を示す）に対応するデータラインＤＬ１〜ＤＬｍに、選択期間において−２０（Ｖ）の電圧を出力する。表示画像データｉｍｇで値が“０”のもの（非発光を示す）に対応するデータラインＤＬ１〜ＤＬｍには、選択期間において＋２０（Ｖ）の電圧を出力する。データドライバ３は、発光維持期間においては、すべてのデータラインＤＬ１〜ＤＬｍに０（Ｖ）を出力する。
【００４７】
ＥＬ駆動電圧発生回路４は、コントローラ５からの制御信号Ｖｃｎｔに従って、０、Ｖ１、Ｖ２、Ｖ３（Ｖ）のいずれかの電圧を有機ＥＬ表示パネル１の電圧ラインＶＬ１〜ＶＬｎに出力する。なお、電圧Ｖ１、Ｖ２、Ｖ３の値は、有機ＥＬ素子１２の特性に従って実験的に求められ、有機ＥＬ層１２ｂが発する光の比が１：２：４となるような値にそれぞれ設定されている。
【００４８】
コントローラ５は、外部から入力されたビデオ信号から、１サブフレーム期間における各画素の発光／非発光に対応した表示画像データｉｍｇ、アドレスドライバ２を制御するための制御信号Ａｃｎｔ、データドライバ３を制御するための制御信号Ｄｃｎｔ、及びＥＬ駆動電圧発生回路４を制御するための制御信号Ｖｃｎｔを生成する。このコントローラ５の詳細について、次に説明する。
【００４９】
図５は、コントローラ５の構成を示すブロック図である。図示するように、コントローラ５は、内部クロック発生回路５０と、同期分離回路５１と、制御信号生成回路５２と、デコーダ５３と、Ａ／Ｄ変換器５４と、γ（ガンマ）補正回路５５と、補正テーブル５６と、画像データメモリ５７と、画像データバッファ５８と、セレクタ５９とから構成されている。
【００５０】
内部クロック発生回路５０は、水晶発振パルス器の発振パルスに従って、内部クロック信号Ｃｋを発生し、制御信号生成回路５２に供給する。
【００５１】
同期分離回路５１は、外部から入力されたビデオ信号から同期信号（水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃと、映像信号（輝度信号Ｙ及び色差信号Ｃ）とを分離し、同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃを制御信号生成回路５２に、映像信号Ｙ／Ｃをデコーダ５３にそれぞれ供給する。
【００５２】
制御信号生成回路５２は、内部クロック発生回路５０から供給された内部クロック信号Ｃｋと、同期分離回路５１から供給された同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃとに基づいて、コントローラ５内の各部を制御するための制御信号Ｉｃｎｔ、アドレスドライバ２を制御するための制御信号Ａｃｎｔ、データドライバ３を制御するための制御信号Ｄｃｎｔ、及びＥＬ駆動電圧発生回路４を制御するための制御信号Ｖｃｎｔを生成する。
【００５３】
デコーダ５３は、輝度信号Ｙ及び色差信号Ｃからなる映像信号Ｙ／ＣからアナログのＲ（赤）、Ｇ（緑）、Ｂ（青）の各信号を生成し、Ａ／Ｄ変換器５４に供給する。Ａ／Ｄ変換器５４は、アナログのＲＧＢ信号をそれぞれ画素の配列に従った所定のタイミング毎に（Ｒ、Ｇ、Ｂのそれぞれ１２０度ずつ位相が異なる）、Ａ／Ｄ（アナログ−デジタル）変換し、それぞれ３ビットからなるデジタルＲ信号、デジタルＧ信号、デジタルＢ信号をγ補正回路５５に供給する。
【００５４】
γ補正回路５５は、補正テーブル５６を参照して、Ａ／Ｄ変換器５４から供給されたデジタルＲ信号、デジタルＧ信号、デジタルＢ信号を、それぞれ有機ＥＬ表示パネル１のガンマ特性に従って、ガンマ補正する。補正テーブル５６は、デジタルＲ信号、デジタルＧ信号、デジタルＢ信号のそれぞれについて、ガンマ補正前後の値を対応付けて記憶する。
【００５５】
画像データメモリ５７は、γ補正回路５５によってガンマ補正されたデジタルＲ信号、デジタルＧ信号、デジタルＢ信号（以下、これらをまとめて画像データＩＭＧという）を少なくとも１フレーム分記憶する。
【００５６】
画像データバッファ５８は、画像データメモリ５７から、制御信号Ｉｃｎｔに従って所定の画素の画像データＩＭＧを読み出して一時記憶する。セレクタ５９は、制御信号Ｉｃｎｔに従って、画像データバッファ５８に一時記憶されている画像データＩＭＧのうちの表示動作中のサブフレームに対応するビットを選択し、表示画像データｉｍｇとしてデータドライバ３に供給する。
【００５７】
なお、画像データＩＭＧは、“０００”〜“１１１”の３ビットで表される８階調のものであり、値が大きいほど明るい階調を示す。また、表示画像データｉｍｇは、値が“１”であるときにそのサブフレームでの発光に対応し、値が“０”であるときにそのサブフレームでの非発光に対応する。
【００５８】
以下、この実施の形態にかかる有機ＥＬ表示装置の動作について説明する。
コントローラ５には、外部からビデオ信号が供給される。このビデオ信号は、同期分離回路５１によって同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃと、映像信号Ｙ／Ｃとに分離され、それぞれ制御信号生成回路５２と、デコーダ５３とに供給される。
【００５９】
制御信号生成回路５２は、供給された同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃと、内部クロック発生回路５０が生成した内部クロック信号Ｃｋとに基づいて、制御信号Ｉｃｎｔ、Ａｃｎｔ、Ｄｃｎｔ、Ｖｃｎｔを生成する。これらの制御信号の出力タイミングについては、詳しく後述する。
【００６０】
同期分離回路５１から出力された映像信号Ｙ／Ｃから、デコーダ５３によってアナログのＲＧＢ信号が生成され、さらに、Ａ／Ｄ変換器５４でＡ／Ｄ変換されて、それぞれ４ビットからなるデジタルＲ信号、デジタルＧ信号、デジタルＢ信号が生成される。そして、これらデジタルＲ信号、デジタルＧ信号、デジタルＢ信号は、γ補正回路５５によってガンマ補正され、画像データＩＭＧとして画像データメモリ５７に記憶されている。
【００６１】
画像データメモリ５７に記憶されている画像データＩＭＧは、制御信号Ｉｃｎｔに従って順次画像データバッファ５８に記憶され、セレクタ５９によってサブフレームに応じたいずれかのビットが選択され、表示画像データｉｍｇとして、制御信号Ａｃｎｔ、Ｄｃｎｔによるアドレスドライバ２及びデータドライバ３の動作タイミングとタイミング合わせされて、データドライバ３に順次供給される。
【００６２】
次に、制御信号Ａｃｎｔ、Ｄｃｎｔ、Ｖｃｎｔによってそれぞれ制御されるアドレスドライバ２、データドライバ３及びＥＬ駆動電圧発生回路４の動作、並びにアドレスドライバ２、データドライバ３及びＥＬ駆動電圧発生回路４から出力される電圧による各画素の有機ＥＬ素子１２の発光／非発光の動作について、図６のタイミングチャートを参照して説明する。
【００６３】
第１サブフレームの期間（ｔ１０〜ｔ１ｎ）に入ると、最初のライン期間ｔ１０〜ｔ１１のうちのタイミングｔ１０〜ｔ１０’の期間（選択期間）において、アドレスドライバ２は、第１行のアドレスラインＡＬ１に出力する電圧を＋３５（Ｖ）とし、その他のアドレスラインＡＬ２〜ＡＬｎに出力する電圧を０（Ｖ）とする。これにより第１行のダブルゲートメモリトランジスタ１１のボトムゲート電極１１ａに＋３５（Ｖ）の電圧が印加され、前のサブフレームの期間に蓄積されたキャリアが電子であっても半導体層１１ｃ内にｎチャネルが形成される。
【００６４】
また、ＥＬ駆動電圧発生回路４は、第１行の電圧ラインＶＬ１に出力する電圧をＶ１（Ｖ）とし、その他の電圧ラインＶＬ２〜ＶＬｎに出力する電圧を０（Ｖ）とするので、第２行〜第ｎ行の有機ＥＬ素子１２では、たとえ前のサブフレームの期間にトップゲート絶縁膜１１ｈに正孔が蓄積されていても、発光しきい値を越えられず発光しない。これにより、ダブルゲートメモリトランジスタ１１の半導体層１１ｃに形成されたｎチャネルを介して第１行の有機ＥＬ素子１２の有機ＥＬ層１２ｂにのみ電流が流れ、発光する。
【００６５】
この光は、対応するダブルゲートメモリトランジスタ１１の半導体層１１ｃに入射され、半導体層１１ｃにキャリア（正孔及び電子）が発生する。また、データドライバ３は、表示画像データの値が“１”（発光）に対応するデータラインＤＬに−２０（Ｖ）の電圧を出力し、第１行のダブルゲートメモリトランジスタ１１のトップゲート電極１１ｉの−２０（Ｖ）によって正孔がトラップ領域にトラップされる。一方、データドライバ３は、表示画像データの値が“０”（非発光）に対応するデータラインＤＬに＋２０（Ｖ）の電圧を出力し、第１行のダブルゲートメモリトランジスタ１１のトップゲート電極１１ｉの＋２０（Ｖ）によって電子がトラップ領域にトラップされる。
【００６６】
一方、他の行に対応するダブルゲートメモリトランジスタ１１では、対応する有機ＥＬ素子１２が発光しないので、トラップ領域にトラップされているキャリアは、その状態のままで維持される。
【００６７】
次に、タイミングｔ１０’〜ｔ１１の期間（発光維持期間）となると、データドライバ３は、すべてのデータラインＤＬ１〜ＤＬｍに０（Ｖ）を出力し、アドレスドライバ２は、すべてのアドレスラインＡＬ１〜ＡＬｍに、＋１０（Ｖ）の電圧を出力する。これにより、有機ＥＬ表示パネル１上のすべてのダブルゲートメモリトランジスタ１１のボトムゲート電極１１ａの電圧が＋１０（Ｖ）となり、トップゲート電極１１ｉの電圧が０（Ｖ）となる。
【００６８】
これにより、第１行の有機ＥＬ素子１２において、タイミングｔ１０’〜ｔ１１の期間では、表示画像データの値が“１”の画素はタイミングｔ１０〜ｔ１０’に引き続き発光し、次のサブフレームの期間のタイミングｔ２０まで間のうちの一定の期間実質的に同じ輝度で発光し続け、表示画像データの値が“０”の画素は非発光を次のサブフレームの期間まで維持する。一方、第２行〜第ｎ行では、前のサブフレームでのタイミングｔ３１から現サブフレームのタイミングｔ１０’までの間に書き換えられた表示画像データに応じて発光または非発光を引き続き持続する。すなわち、データ“１”の画素では、トラップ領域に正孔がトラップされているダブルゲートメモリトランジスタ１１の半導体層１１ｃに連続したｎチャネルが維持され、データ“０”の画素では、電子がトラップされているダブルゲートメモリトランジスタ１１の半導体層１１ｃではｎチャネルがピンチオフされ続けている。
【００６９】
このタイミングｔ１０’〜ｔ１１の期間において、ＥＬ駆動電圧発生回路４は、第１行の電圧ラインＶＬ１に出力する電圧をＶ１（Ｖ）とし、トラップ領域に正孔がトラップされているダブルゲートメモリトランジスタ１１に対応する有機ＥＬ素子１２を、輝度比１で発光させ、電子がトラップされているダブルゲートメモリトランジスタ１１に対応する有機ＥＬ素子１２を発光させないでおく。
【００７０】
また、ＥＬ駆動電圧発生回路４は、第２行から第ｎ行の電圧ラインＶＬ２〜ＶＬｎに出力する電圧をＶ３（Ｖ）とし、前のフレームの第３サブフレーム期間内においてトラップ領域に正孔がトラップされたダブルゲートメモリトランジスタ１１に対応する有機ＥＬ素子１２をタイミングｔ１０’〜ｔ１１の期間中も輝度比４で発光さ続ける。
【００７１】
次のライン期間であるタイミングｔ１１〜ｔ１２の期間では、タイミングｔ１１〜ｔ１１’（選択期間）において、アドレスドライバ２は、第２行のアドレスラインＡＬ２にのみ＋３５（Ｖ）の電圧を出力し、ＥＬ駆動電圧発生回路４は、第２行の電圧ラインＶＬ２にのみＶ１（Ｖ）の電圧を出力する。これにより、第１行のライン期間と同様にして、第２行のダブルゲートメモリトランジスタ１１のトラップ領域に、表示画像データｉｍｇの値に応じて正孔または電子がトラップされる。
【００７２】
また、タイミングｔ１１’〜ｔ１２の期間（発光維持期間）では、アドレスドライバ２及びデータドライバ３は、第１行のライン期間と同様に動作すると共に、ＥＬ駆動電圧発生回路４は、第１、第２行の電圧ラインＶＬ１、ＶＬ２にＶ１（Ｖ）の電圧を出力し、第３〜第ｎ行の電圧ラインＶＬ３〜ＶＬｎには、前のフレームの第３サブフレーム期間に引き続きＶ３（Ｖ）の電圧を出力する。これにより、対応するダブルゲートメモリトランジスタ１１に正孔がトラップされている第１、第２行の有機ＥＬ素子１２が輝度比１で発光し、第３〜第ｎ行の有機ＥＬ素子１２が輝度比４で発光する。
【００７３】
以下、各ライン期間でアドレスドライバ２、データドライバ３及びＥＬ駆動電圧発生回路４が同様に動作して、第ｎ行のライン期間ｔ１（ｎ−１）〜ｔ１ｎでは、タイミングｔ１（ｎ−１）〜ｔ１（ｎ−１）’の選択期間において第ｎ行のダブルゲートメモリトランジスタ１１のトラップ領域に、表示画像データｉｍｇに応じて正孔または電子がトラップされ、ｔ１（ｎ−１）’〜ｔ１ｎの発光維持期間では、対応するダブルゲートメモリトランジスタ１１のトラップ領域に正孔がトラップされているすべての有機ＥＬ素子１２が輝度比１で発光する。
【００７４】
このように第ｋ行において、選択時に表示画像データの値の“１”の画素には、次の第２サブフレームで第ｋ行が選択されるまでの間のうち、ｔ１（ｋ−１）’〜ｔ１ｋ、ｔ１ｋ’〜ｔ１（ｋ＋１）、……、ｔ２（ｋ−２）’〜ｔ２（ｋ−１）の期間に輝度比１の発光を断続的に続ける。したがってどの行の有機ＥＬ素子１２も、対応するダブルゲートメモリトランジスタ１１のトラップ領域にトラップされている場合、輝度比１で発光する期間は同一となる。
【００７５】
次に、第２サブフレーム期間（ｔ２０〜ｔ２ｎ）における動作も第１サブフレーム期間の場合とほぼ同様であるが、第１行のライン期間（ｔ２０〜ｔ２１）中のタイミングｔ２０’〜ｔ２１の発光維持期間では、ＥＬ駆動電圧発生回路４は、第１行の電圧ラインＶＬ１にＶ２（Ｖ）の電圧を出力し、第２〜第ｎ行の電圧ラインＶＬ２〜ＶＬｎにＶ１（Ｖ）の電圧を出力する。これにより、対応するダブルゲートメモリトランジスタ１１のトラップ領域に正孔がトラップされているすべての有機ＥＬ素子１２は、第１行のものが輝度比２で、第２〜第ｎ行のものが輝度比１で発光する。
【００７６】
また、第２行のライン期間（ｔ２１〜ｔ２２）中のタイミングｔ２１’〜ｔ２２の発光維持期間では、ＥＬ駆動電圧発生回路４は、第１、第２行の電圧ラインＶＬ１、ＶＬ２にＶ２（Ｖ）の電圧を出力し、第３〜第ｎ行の電圧ラインＶＬ３〜ＶＬｎにＶ１（Ｖ）の電圧を出力する。同様にして、第ｎ行のライン期間（ｔ２（ｎ−１）〜ｔ２ｎ）中のタイミングｔ２（ｎ−１）’〜ｔ２ｎの発光維持期間では、ＥＬ駆動電圧発生回路４は、すべての電圧ラインＶＬ１〜ＶＬｎにＶ２（Ｖ）の電圧を出力する。
【００７７】
このように、第ｋ行において、選択時に表示画像データの値の“１”の画素には、次の第３サブフレームで第ｋ行が選択されるまでの間のうち、ｔ２（ｋ−１）’〜ｔ２ｋ、ｔ２ｋ’〜ｔ２（ｋ＋１）、……、ｔ３（ｋ−２）’〜ｔ３（ｋ−１）の期間に輝度比２の発光を断続的に続ける。したがって、どの行の有機ＥＬ素子１２も、対応するダブルゲートメモリトランジスタ１１のトラップ領域にトラップされている場合、輝度比２で発光する期間は同一となる。
【００７８】
次に、第３サブフレーム期間（ｔ３０〜ｔ３ｎ）における動作も第１サブフレーム期間の場合とほぼ同様であるが、第１行のライン期間（ｔ３０〜ｔ３１）中のタイミングｔ３０’〜ｔ３１の発光維持期間では、ＥＬ駆動電圧発生回路４は、第１行の電圧ラインＶＬ１にＶ３（Ｖ）の電圧を出力し、第２〜第ｎ行の電圧ラインＶＬ２〜ＶＬｎにＶ２（Ｖ）の電圧を出力する。これにより、対応するダブルゲートメモリトランジスタ１１のトラップ領域に正孔がトラップされているすべての有機ＥＬ素子１２は、第１行のものが輝度比４で、第２〜第ｎ行のものが輝度比２で発光する。
【００７９】
また、第２行のライン期間（ｔ３１〜ｔ３２）中のタイミングｔ３１’〜ｔ３２の発光維持期間では、ＥＬ駆動電圧発生回路４は、第１、第２行の電圧ラインＶＬ１、ＶＬ２にＶ３（Ｖ）の電圧を出力し、第３〜第ｎ行の電圧ラインＶＬ３〜ＶＬｎにＶ２（Ｖ）の電圧を出力する。同様にして、第ｎ行のライン期間（ｔ３（ｎ−１）〜ｔ３ｎ）中のタイミングｔ３（ｎ−１）’〜ｔ３ｎの発光維持期間では、ＥＬ駆動電圧発生回路４は、すべての電圧ラインＶＬ１〜ＶＬｎにＶ３（Ｖ）の電圧を出力する。
【００８０】
このように、どの行の有機ＥＬ素子１２も、対応するダブルゲートメモリトランジスタ１１のトラップ領域にトラップされている場合、輝度比２で発光する期間は同一となる。第ｋ行において、選択時に表示画像データの値の“１”の画素には、次の第１サブフレームで第ｋ行が選択されるまでの間のうち、ｔ３（ｋ−１）’〜ｔ３ｋ、ｔ３ｋ’〜ｔ３（ｋ＋１）、……、ｔ１（ｋ−２）’〜ｔ１（ｋ−１）の期間に輝度比４の発光を断続的に続けるので、どの行の有機ＥＬ素子１２も、対応するダブルゲートメモリトランジスタ１１のトラップ領域にトラップされている場合、輝度比４で発光する期間は同一となる。
【００８１】
以上のような動作によって、各サブフレームにおいて発光または非発光した画素毎の有機ＥＬ素子１２は、１フレームで視覚的に合成されて、画像データＩＭＧに対応する明るさで発光することとなる。そして、図３に示すカラーフィルタ１３のＲ、Ｇ、Ｂの配列による視覚的な混色によって、有機ＥＬ表示パネル１にカラー画像が表示される。
【００８２】
以下、この実施の形態にかかる有機ＥＬ表示装置の動作について、具体的な例を以て詳しく説明する。なお、ここでは、説明を簡単にするため、有機ＥＬ表示パネル１は、図７に示すように、２×２画素で構成されるものとし、左上の画素を画素（１，１）、右上の画素を画素（１，２）、左下の画素を画素（２，１）、右下の画素を画素（２，２）と、それぞれ呼ぶこととする。
【００８３】
ここで説明するフレーム中における画素（１，１）、（１，２）、（２，１）、（２，２）に対応する画像データＩＭＧは、それぞれ１、３、５、７（３ビットの表現で、それぞれ“００１”、“０１１”、“１０１”、“１１１”）であるものとする。また、図中、各画素において×印がされているものは、このフレームに関するデータ以外の動作であることを表している。また、網掛けされている画素は、選択期間において選択されていないものであることを示している。
【００８４】
まず、図７（ａ）に示すように、第１サブフレーム、第１ライン期間の選択期間ｔ１０〜ｔ１０’において、画素（１，１）、（１，２）のダブルゲートメモリトランジスタ１１のトラップ領域に、正孔またはキャリアをトラップさせる（以下、この例において、キャリアをトラップさせることをメモリ動作という）。ここでは、表示画像データｉｍｇは、いずれも“１”となるので、正孔のトラップである発光がメモリされる（図中、□で表す）。そして、図７（ｂ）に示すように、発光維持期間ｔ１０’〜ｔ１１において、発光がメモリされている画素（１，１）、（１，２）が、輝度比１で発光させられる。
【００８５】
次に、図７（ｃ）に示すように、第１サブフレーム、第２ライン期間の選択期間ｔ１１〜ｔ１１’において、画素（２，１）、（２，２）のダブルゲートメモリトランジスタ１１へのメモリ動作を行う。ここでは、表示画像データｉｍｇは、いずれも“１”となるので、発光がメモリされる。次に、図７（ｄ）に示すように、発光維持期間ｔ１１’〜ｔ１２において、これまでに発光がメモリされている画素（１，１）、（１，２）、（２，１）、（２，２）が、輝度比１で発光させられる。
【００８６】
次に、図７（ｅ）に示すように、第２サブフレーム、第１ライン期間の選択期間ｔ２０〜ｔ２０’において、画素（１，１）、（１，２）のダブルゲートメモリトランジスタ１１へのメモリ動作を行う。ここでは、表示画像データｉｍｇは、画素（１，１）では“０”、画素（１，２）では“１”となるので、画素（１，１）には発光が、画素（１，２）には非発光（図中、黒い□で表す）がメモリされる。次に、図７（ｆ）に示すように、発光維持期間ｔ２０’〜ｔ２１において、これまでに発光がメモリされている画素（１，２）が輝度２で、画素（２，１）、（２，２）が輝度比１で発光させられる。
【００８７】
次に、図７（ｇ）に示すように、第２サブフレーム、第２ライン期間の選択期間ｔ２１〜ｔ２１’において、画素（２，１）、（２，２）のダブルゲートメモリトランジスタ１１へのメモリ動作を行う。ここでは、表示画像データｉｍｇは、画素（１，１）では“０”、画素（１，２）では“１”となるので、画素（１，１）には発光が、画素（１，２）には非発光がメモリされる。次に、図７（ｈ）に示すように、発光維持期間ｔ２１’〜ｔ２２において、これまでに発光がメモリされている画素（１，２）、（２，２）が輝度比２で発光させられる。
【００８８】
次に、図７（ｉ）に示すように、第３サブフレーム、第１ライン期間の選択期間ｔ３０〜ｔ３０’において、画素（１，１）、（１，２）のダブルゲートメモリトランジスタ１１へのメモリ動作を行う。ここでは、表示画像データｉｍｇは、いずれも“０”となるので、画素（１，１）、（１，２）には非発光がメモリされる。次に、図７（ｊ）に示すように、発光維持期間ｔ３０’〜ｔ３１において、これまでに発光がメモリされている画素（２，２）が輝度比２で発光させられる。
【００８９】
次に、図７（ｋ）に示すように、第２サブフレーム、第２ライン期間の選択期間ｔ３１〜ｔ３１’において、画素（２，１）、（２，２）のダブルゲートメモリトランジスタ１１へのメモリ動作を行う。ここでは、表示画像データｉｍｇは、いずれも“１”となるので、画素（１，１）、（１，２）には発光がメモリされる。次に、図７（ｌ）に示すように、発光維持期間ｔ３１’〜ｔ３２において、これまでに発光がメモリされている画素（２，１）、（２，２）が輝度比４で発光させられる。
【００９０】
さらに、次のフレーム期間の第１サブフレーム、第１ライン期間に移るが、発光期間を均等にするため、画素（２，１）、（２，２）については、第３サブフレームの表示画像データｉｍｇによる発光が行われる。すなわち、図７（ｍ）に示すように、選択期間ｔ１０〜ｔ１０’で次のフレームに対応する表示画像データが画素（１，１）、（１，２）にメモリされた後、図７（ｎ）に示すように、発光維持期間ｔ１０’〜ｔ１１において、これまでに発光がメモリされている画素（２，１）、（２，２）が輝度比４で発光させられる。
【００９１】
以上の１フレーム期間における画素（１，１）、（１，２）、（２，１）、（２，２）のそれぞれの発光輝度比と回数とを加算し、１フレームで視覚的に合成される各画素の明るさを求める。すると、図７（ｏ）に示すように、画素（１，１）、（１，２）、（２，１）、（２，２）のそれぞれで２、６、１０、１４となり、画像データＩＭＧの１、３、５、７とその比が等しくなる。
【００９２】
以上説明したように、この実施の形態にかかる有機ＥＬ表示パネル１では、各画素において、有機ＥＬ素子１２の他は、ダブルゲートメモリトランジスタ１１だけしか形成されていない。このため、１画素領域内における有機ＥＬ素子１２の相対的な面積比を大きくすることが可能となり、画素開口率が大きくなる。また、有機ＥＬ素子１２の他に設ける素子は、ダブルゲートメモリトランジスタ１１だけでよいので、製造された有機ＥＬ表示パネル１のうちのいずれかの素子に欠陥がある可能性が低くなり、製造時の歩留まりを高くすることができる。
【００９３】
また、各画素の有機ＥＬ素子１２で発光させるべきものは、１ライン期間中の最初にある選択期間を除いては、１サブフレーム期間の全体で発光させることができる。このため、発光効率が悪くなる高輝度で短時間、有機ＥＬ素子１２を発光させなくても、十分な表示輝度を得ることができ、消費電力を低く抑えることが可能となる。
【００９４】
さらに、この実施の形態にかかる有機ＥＬ表示装置でも、１フレームの画像を、それぞれ２値画像で表される複数のサブフレームの画像で表し、各サブフレームの画像を順次表示している。このため、各有機ＥＬ素子１２が発光した光は、視覚上合成され、サブフレーム毎での発光／非発光に応じて階調を表すことができる。しかも、有機ＥＬ素子１２が発光した光は、対角線配列され、赤、緑、青のそれぞれの波長域の光を透過するカラーフィルタ１３を透過しているため、有機ＥＬ表示パネル１の表示画像としてフルカラー画像を得ることができる。
【００９５】
本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について、詳しく説明する。
【００９６】
上記の実施の形態では、有機ＥＬ表示パネル１をサブフレーム駆動して、８階調の画像を表示させるものとしていた。しかし、本発明は、２値画像を有機ＥＬ表示パネル１に表示させるものとすることもできる。この場合には、電圧ラインＶＬ１〜ＶＬｎに出力する電圧の値を細かく制御する必要がなく、図８に示すように、電圧ラインＶＬ１〜ＶＬｎのすべてに供給する電圧を定電圧Ｖｄｄとしてもよい。
【００９７】
なお、このように有機ＥＬ表示パネル１に２値画像を表示させる場合には、コントローラ５は、データドライバ３に供給する表示画像信号ｉｍｇを、輝度信号Ｙが所定の閾値より大きいかどうかを比較し、この比較結果に基づいて生成したり、誤差拡散法などを用いて生成したりすることができる。
【００９８】
上記の実施の形態では、有機ＥＬ表示パネル１の各画素において、有機ＥＬ素子１２のアノード電極１２ａがダブルゲートメモリトランジスタ１１のソース電極１１ｆに接続されていた。これに対して、有機ＥＬ素子１２のアノード電極を接地すると共に、カソード電極１２ｃをダブルゲートメモリトランジスタ１１のドレイン電極１１ｅに接続するものとしてもよい。この場合は、ＥＬ駆動電圧発生回路４から出力する電圧を、０（Ｖ）またはマイナスの値に設定すればよい。
【００９９】
上記の実施の形態では、１フレームを表示輝度の比が１：２：４とする３つのサブフレームに分割し、各サブフレームを選択することによって８階調の表示を得ていた。しかしながら、本発明では、サブフレーム駆動によって、３階調以上の任意の階調数の画像を表示することができる。例えば、２ｎ階調の画像を表示する場合には、１フレームをｎ個のサブフレームに分割し、各サブフレームにおける表示輝度の比を１：２：４：・・・・：２ｎ−１とすればよい（ｎは１以上の整数）。このとき、各サブフレームにおいて各画素を選択発光させるかどうかは、上記の実施の形態と同様に、２進表示されたその画素の階調値に基づいて決定すればよい。
【０１００】
上記の実施の形態においては、１フレーム中において第１サブフレームから順に発光している画素の表示輝度が大きくなるように、コントローラ５がサブフレーム期間を制御していた。しかしながら、本発明において、１フレーム中でのサブフレームの順序は、発光している画素の表示輝度が大きい順とするなど、その順序は任意に設定することができる。
【０１０１】
上記の実施の形態では、１フレームを３つのサブフレームに分割し、各サブフレームの画像が視覚上合成されることによって１フレームの画像を表示するものとしていた。ところが、このようなサブフレーム駆動を行う場合には、データドライバ３をかなりの高周波数で動作させなければならない。このため、本発明では、画像データの間引きを行って、例えば、１秒間３０フレームの画像を実質的に１５フレームとして、上記有機ＥＬ表示装置の駆動を行ってもよい。
【０１０２】
上記の実施の形態では、有機ＥＬ層１２ｂが発した白色光のうちの赤色の波長域の光を透過するカラーフィルタと、緑色の波長域の光を透過するカラーフィルタと、青色の波長域の光を透過するカラーフィルタとを図３に示すような対角線配列で配置し、フルカラー画像を表示するものとしていた。しかしながら、カラーフィルタは、デルタ配列、ストライプ配列或いはスクウェア配列などの他の配列で配置してもよい。
【０１０３】
また、このようなカラーフィルタを用いず、モノクロ階調画像を表示する有機ＥＬ表示装置としてもよい。また、このようなカラーフィルタを用いることなく、有機ＥＬ層１２ｂを構成する材料として、赤色の波長域の光を発するもの、緑色の波長域の光を発するもの、及び青色の波長域の光を発するものを選んで、例えば、図３と同様の順序で配列させて形成することによっても、フルカラー画像を表示する有機ＥＬ表示装置を作成することができる。さらには、有機ＥＬ層１２ｂの材料を、赤、緑、青のいずれかの波長域の光を発するものとし、カラーフィルタの代わりに光の波長を変換して出射する光変換層を用いてもよい。
【０１０４】
この場合、赤色の波長域の光を発する有機ＥＬ層１２ｂは、アノード電極１２ａからカソード電極１２ｃの方向に、α−ＮＰＤからなる正孔輸送層と、ＤＣＭ−１を分散させたＡｌｑ３からなる電子輸送性発光層とを積層させて構成することができる。緑色の波長域の光を発する有機ＥＬ層１２ｂは、アノード電極１２ａからカソード電極１２ｃの方向に、α−ＮＰＤからなる正孔輸送層と、Ｂｅｂｑ２からなる電子輸送性発光層とを積層させて構成することができる。青色の波長域の光を発する有機ＥＬ層１２ｂは、アノード電極１２ａからカソード電極１２ｃの方向に、α−ＮＰＤからなる正孔輸送層と、９６重量％のＤＰＶＢｉと４重量％のＢＣｚＶＢｉからなる発光層と、Ａｌｑ３からなる電子輸送層を積層させて構成することができる。
【０１０５】
上記の実施の形態では、発光素子として上記したような有機半導体を発光層に適用した有機ＥＬ素子１２を適用していた。しかしながら、本発明は、有機ＥＬ素子以外であっても、その電極間に所定値以上の電圧を印加することによって発光する、無機ＥＬ素子などの他のタイプの自発光型発光素子を用いた表示装置に適用することができる。
【０１０６】
【発明の効果】
以上説明したように、各画素に設けられる素子数を少なくすることができるので、画素開口率が高く、製造時の歩留まりが高い自発光型の表示素子、表示装置などを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる有機ＥＬ表示装置の構成を示すブロック図である。
【図２】図１の有機ＥＬ表示パネルの構造を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図である。
【図３】図２のカラーフィルタの配列を示す図である。
【図４】図１、図２のダブルゲートメモリの動作原理を説明する図である。
【図５】図１のコントローラの構成を示すブロック図である。
【図６】本発明の実施の形態にかかる有機ＥＬ表示装置の動作を示すタイミングチャートである。
【図７】本発明の実施の形態にかかる有機ＥＬ表示装置の動作の説明図である。
【図８】本発明の実施の形態の変形にかかる有機ＥＬ表示装置の構成を示すブロック図である。
【図９】従来例の有機ＥＬ表示素子の１画素分の等価回路図である。
【図１０】図９の有機ＥＬ表示素子の構造を示す図である。
【符号の説明】
１・・・有機ＥＬ表示パネル、２・・・アドレスドライバ、３・・・データドライバ、４・・・ＥＬ駆動電圧発生回路、５・・・コントローラ、１０・・・基板、１１・・・ダブルゲートメモリトランジスタ、１１ａ・・・ボトムゲート電極、１１ｂ・・・ボトムゲート絶縁膜、１１ｃ・・・半導体層、１１ｄ・・・ｎ＋Ｓｉ層、１１ｅ・・・ドレイン電極、１１ｆ・・・ソース電極、１１ｇ・・・光ブロック層、１１ｈ・・・トップゲート絶縁膜、１１ｉ・・・トップゲート電極、１１ｊ・・・絶縁保護膜、１２・・・有機ＥＬ素子、１２ａ・・・アノード電極、１２ｂ有機ＥＬ層、１２ｃ・・・カソード電極、１３・・・カラーフィルタ、５０・・・内部クロック発生回路、５１・・・同期分離回路、５２・・・制御信号生成回路、５３・・・デコーダ、５４・・・Ａ／Ｄ変換器、５５・・・ガンマ（γ）補正回路、５６・・・補正テーブル、５７・・・画像データメモリ、５８・・・画像データバッファ、５９・・・セレクタ、ＡＬ、ＡＬ１〜ＡＬｎ・・・アドレスライン、ＤＬ、ＤＬ１〜ＤＬｍ・・・データライン、ＶＬ、ＶＬ１〜ＶＬｎ・・・電圧ライン
【発明の属する技術分野】
本発明は、表示素子及びその駆動方法、並びに表示装置に関し、特にメモリ性を持った自発光表示素子に関するものである。
【０００２】
【従来の技術】
モバイルコンピューティングが盛んになるにつれて、平面型の表示装置に対する需要がますます増してきている。平面型の表示装置としては、従来、液晶表示装置が一般に用いられてきた。しかしながら、液晶表示装置には、視野角が狭い、応答特性が悪いといった問題がある。
【０００３】
これに対し、近年、応答特性がよく、視野角が広い平面型自発光表示装置として、有機エレクトロルミネッセンス（ＥＬ）表示装置が注目されている。このような有機ＥＬ表示装置で用いられている有機ＥＬ素子は、所定の輝度以上の高輝度で発光させようとすると、発光効率が著しく低下するので、同じ表示輝度（瞬間的な輝度値と時間と面積とに比例する）を得るためには、高輝度で短時間発光させるよりも、低輝度で長時間発光させる方が、有機ＥＬ素子を長寿命化できる。このため、有機ＥＬ素子の電極間に印加する電圧にメモリ性を持たせることが重要になってくる。
【０００４】
このような電圧のメモリ性を実現した、従来の有機ＥＬ表示素子の１画素分の等価回路を、図９に示す。図示するように、この有機ＥＬ素子は、画素の発光領域を構成する有機ＥＬ素子２５１と、有機ＥＬ素子２５１に電圧を印加するための駆動用トランジスタ２５２と、駆動用トランジスタ２５２が印加する電圧を保持するキャパシタ２５３と、キャパシタ２５３に画像信号を選択して書き込むための選択用トランジスタ２５４とから構成されている。選択用トランジスタ２５４のゲートはゲートラインｇｌを介してゲートドライバに、ドレインはドレインラインｄｌを介してドレインドライバにそれぞれ接続されている。
【０００５】
有機ＥＬ素子２５１を駆動するときは、ゲートドライバからの選択信号によってマトリクスの駆動しようとする有機ＥＬ素子２５１に対応する選択用トランジスタ２５４を選択し、選択したラインのキャパシタ２５３にドレインドライバからドレインラインｄｌ、選択用トランジスタ２５４を介して画像信号を書き込む。そして、駆動用トランジスタ２５２は、キャパシタ２５３に書き込まれた画像信号の大きさに応じて有機ＥＬ素子２５１を駆動し、有機ＥＬ素子２５１に階調に応じた電圧を印加することで所望の画像を表示させる。
【０００６】
このように従来の有機ＥＬ表示素子では、駆動用トランジスタ２５２から書き込んだ画像信号をキャパシタ２５３に保持させ、キャパシタ２５３に保持された画像信号によってほぼ１フレーム期間有機ＥＬ素子２５１の発光を維持させていた。このため、この有機ＥＬ表示素子では、有機ＥＬ素子２５１を高輝度で発光させなくても十分な表示輝度を得ることができ、低消費電力で効率よく表示画像を得ることができた。
【０００７】
しかしながら、上記従来の有機ＥＬ表示素子では、有機ＥＬ素子２５１の他に駆動用トランジスタ２５２、キャパシタ２５３及び選択用トランジスタ２５４を画素毎に形成しなければならなかった。ところで、このような構成素子のいずれかに欠陥があった場合には有機ＥＬ表示素子全体が不良品となってしまうが、上記従来例の有機ＥＬ表示素子では、構成素子数が多く、いずれかに欠陥が生じる確率が高くなってしまうため、製造時の歩留まりが低くなってしまうという問題点があった。
【０００８】
また、図１０の平面図に示すように、１画素分の領域内に、有機ＥＬ素子２５１の他に駆動用トランジスタ２５２、キャパシタ２５３及び選択用トランジスタ２５４を形成する必要があったので、有機ＥＬ素子２５１を形成できる領域が相対的に小さくなり、画素開口率が小さくなってしまうという問題があった。
【０００９】
【発明が解決しようとする課題】
本発明は、上記従来例の問題点を解消するためになされたものであり、画素開口率が高く、製造時の歩留まりを高くすることができる表示素子、及びこの表示素子の駆動方法、並びにこのような表示素子を用いた自発光型の表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかる表示素子は、
複数の画素が所定の配列で縦横に配置された表示素子であって、
前記複数の画素はそれぞれ、
下部ゲート電極と、前記下部ゲート電極上に形成された下部ゲート絶縁膜と、入射された光によって励起されて内部にキャリアを発生する半導体層と、前記半導体層にそれぞれ接続されたドレイン電極及びソース電極と、前記半導体層並びに前記ドレイン電極及びソース電極の上に形成され、前記半導体層との界面において前記半導体層内に発生したキャリアをトラップするトラップ領域が形成されている上部ゲート絶縁膜と、前記上部ゲート絶縁膜上の前記半導体層に対応する位置に形成され、供給された電圧に応じて前記半導体層内のキャリアを前記上部ゲート絶縁膜のトラップ領域にトラップさせる上部ゲート電極とを含むメモリ素子と、
前記メモリ素子のドレイン電極またはソース電極に接続され、前記下部ゲート電極にデータの読み出しに対応した電圧が供給されたときに、前記半導体層に形成されるチャネルを通じて流れる電流によって発光する発光素子と、
を備えることを特徴とする。
【００１１】
上記表示素子では、各画素においてメモリ性をもたせるために、発光素子以外には、上記のメモリ素子のみを形成すればよい。このメモリ素子の各構成要素は、順に積層されて構成されており、大きな面積を必要としない。このため、上記表示素子は、発光素子の相対的な面積、すなわち画素開口率を高くすることができる。また、１画素を構成する素子数も、メモリ素子と発光素子との２つだけであるので、構成要素となるいずれかの素子に欠陥が生じている可能性も低くなり、製造時における歩留まりが高くなる。
【００１２】
上記表示素子において、データの消去または書き込み時において前記下部ゲート電極に供給される電圧は、前記半導体層にチャネルを形成させるものとすることができる。この場合、前記上部ゲート絶縁膜にトラップされたキャリアのうちの正孔または電子の一方は、データの読み出し時において前記下部ゲート電極に供給される電圧によって前記半導体層内に形成されるチャネルをピンチオフさせ、前記ドレイン電極と前記ソース電極との間に電流を流させなくすることによって、前記発光素子に電流を流させなくするものとすることができる。
【００１３】
上記表示素子において、前記上部ゲート電極に供給される電圧が異なるものとすることによって、前記トラップ領域にトラップされるキャリアの種類を異なるものとすればよい。
【００１４】
なお、前記発光素子は、例えば、有機エレクトロルミネッセンス素子とすることができる。
【００１５】
また、上記表示素子において、前記メモリ素子は、同一の画素の発光素子が発光した光のみを入射させ、隣接する画素の発光素子が発光した光を遮断する光遮断手段をさらに含むことを好適とする。
【００１６】
上記表示素子において、前記発光素子は、赤色の波長域の光、緑色の波長域の光及び青色の波長域の光のすべてを含む光を発するものとすることができる。この場合、前記複数の画素のそれぞれは、前記発光素子が発した光のうちの赤色の波長域の光を透過して外部に出射する赤カラーフィルタ、前記発光素子が発した光のうちの緑色の波長域の光を透過して外部に出射する緑カラーフィルタ、及び前記発光素子が発した光のうちの青色の光を透過して外部に出射する青カラーフィルタのいずれかをさらに備えるものとすることができ、前記赤カラーフィルタ、緑カラーフィルタ或いは青カラーフィルタは、前記画素の配列に応じた所定の順序で前記複数の画素のそれぞれに配置することができる。
【００１７】
また、上記表示素子において、前記複数の画素のそれぞれの発光素子は、赤色の波長域の光、緑色の波長域の光、及び青色の波長域の光のいずれかを発するものとすることができる。この場合において、前記赤色の波長域の光を発する発光素子、緑色の波長域の光を発する発光素子、或いは青色の波長域の光を発する発光素子は、前記画素の配列に応じた所定の順序で前記複数の画素のそれぞれに配置することができる。
【００１８】
このような赤、緑、青の異なる波長域の光を透過するカラーフィルタの表示、或いは赤、緑、青の異なる波長域の光を発する発光素子の配置によって、上記表示素子は、フルカラー画像を表示するものとすることができる。
【００１９】
上記目的を達成するため、本発明の第２の観点にかかる表示素子の駆動方法は、
画素がマトリクス状に配置された表示素子の駆動方法であって、
前記表示素子の各画素は、
下部ゲート電極と、前記下部ゲート電極上に形成された下部ゲート絶縁膜と、入射された光によって励起されて内部にキャリアを発生する半導体層と、前記半導体層にそれぞれ接続されたドレイン電極及びソース電極と、前記半導体層並びに前記ドレイン電極及びソース電極の上に形成され、前記半導体層との界面において前記半導体層内に発生したキャリアをトラップするトラップ領域が形成されている上部ゲート絶縁膜と、前記上部ゲート絶縁膜上の前記半導体層に対応する位置に形成され、供給された電圧に応じて前記半導体層内のキャリアを前記上部ゲート絶縁膜のトラップ領域にトラップさせる上部ゲート電極とを含むメモリ素子と、
前記メモリ素子のドレイン電極またはソース電極に接続され、前記下部ゲート電極にデータの読み出しに対応した電圧が供給されたときに、前記半導体層に形成されるチャネルを通じて流れる電流によって発光する発光素子とを備え、
前記駆動方法は、
前記マトリクス状の複数の画素を行毎に選択し、データの消去及び書き込みに対応した所定の電圧を前記下部ゲート電極に順次供給する選択ステップと、
前記選択ステップによって選択されている行の画素のメモリ素子の上部ゲート電極に、データの消去または書き込みに対応する電圧を供給し、前記トラップ領域にキャリアのうちの正孔または電子のいずれかをトラップさせることにより、データをメモリさせるメモリステップと、
前記選択ステップでの選択の終了後、次の選択ステップでの選択になるまでの期間、前記複数の画素のすべてのメモリ素子の下部ゲート電極及び上部ゲート電極に、データの読み出しに対応した電圧を供給し、かつ前記ドレイン電極またはソース電極に所定の電圧を供給して、各メモリ素子にメモリされている状態に応じて、対応する発光素子に電流を流させて発光させる発光ステップと、
を含むことを特徴とする。
【００２０】
上記目的を達成するため、本発明の第３の観点にかかる表示装置は、
下部ゲート電極と、前記下部ゲート電極上に形成された下部ゲート絶縁膜と、入射された光によって励起されて内部にキャリアを発生する半導体層と、前記半導体層にそれぞれ接続されたドレイン電極及びソース電極と、前記半導体層並びに前記ドレイン電極及びソース電極の上に形成され、前記半導体層との界面において前記半導体層内に発生したキャリアをトラップするトラップ領域が形成されている上部ゲート絶縁膜と、前記上部ゲート絶縁膜上の前記半導体層に対応する位置に形成され、供給された電圧に応じて前記半導体層内のキャリアを前記上部ゲート絶縁膜のトラップ領域にトラップさせる上部ゲート電極とを含むメモリ素子と、前記メモリ素子のドレイン電極またはソース電極に接続され、前記下部ゲート電極にデータの読み出しに対応した電圧が供給されたときに、前記半導体層に形成されるチャネルを通じて流れる電流によって発光する発光素子とを、マトリクス状に配置された複数の画素のそれぞれに備える表示素子と、
いずれかの画素の行に対応する前記メモリ素子を選択して、データの消去及び書き込みに応じた電圧を前記下部ゲート電極に順次供給する選択手段と、
前記選択手段から前記下部ゲート電極にデータの消去及び書き込みに対応する電圧が供給されているときに、対応するメモリ素子の上部ゲート電極にデータの消去または書き込みに対応する電圧を供給して、データをメモリさせるメモリ手段と、
すべての画素の前記メモリ素子の前記下部ゲート電極に、データの読み出しに対応する電圧を供給する全選択手段と、
前記全選択手段によって前記下部ゲート電極にデータの読み出しに対応する電圧が供給されているときに、前記ドレイン電極または前記ソース電極に所定の電圧を供給することで、前記半導体層に形成されているチャネルを通じて対応する発光素子に電流を流させる発光手段と、
前記選択手段、前記メモリ手段、前記全選択手段及び前記発光手段をそれぞれ制御する制御手段と、
を備えることを特徴とする。
【００２１】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【００２２】
図１は、この実施の形態にかかる有機ＥＬ表示装置の構成を示すブロック図である。図示するように、この有機ＥＬ表示装置は、有機ＥＬ表示パネル１と、アドレスドライバ２と、データドライバ３と、ＥＬ駆動電圧発生回路４と、コントローラ５とから構成されている。
【００２３】
有機ＥＬ表示パネル１は、（ｍ×ｎ）個の画素がマトリクス状に形成されたものであり、図中等価回路図で示すように、各画素にはダブルゲートメモリトランジスタ１１と、有機ＥＬ素子１２とが設けられている。
【００２４】
ダブルゲートメモリトランジスタ１１は、２つのゲートのそれぞれに印加する電圧及び入射される光に応じてデータをメモリするメモリ素子である。ダブルゲートメモリトランジスタ１１のトップゲートはｍ列のデータラインＤＬ１〜ＤＬｍに接続され、ボトムゲートはｎ行のアドレスラインＡＬ１〜ＡＬｎに接続され、ドレインはｎ行の電圧ラインＶＬ１〜ＶＬｎに接続され、ソースは有機ＥＬ素子１２のアノードに接続されている。ダブルゲートメモリトランジスタ１１の詳細については、さらに後述する。
【００２５】
有機ＥＬ素子１２は、アノードがダブルゲートメモリトランジスタ１１のソースに接続され、カソードが接地されており、アノード−カソード間に閾値以上の電圧が印加されることで流れる電流によって、アノードとカソードとの間に設けられた有機半導体が発光する自発光素子である。有機ＥＬ素子１２の詳細については、さらに後述する。
【００２６】
次に、有機ＥＬ表示パネル１の構造について、詳しく説明する。
図２（ａ）は、図１の有機ＥＬ表示パネル１の構造を示す平面図、図２（ｂ）は、図２（ａ）のＡ−Ａ断面図である。これらの図においては、有機ＥＬ表示パネル１でマトリクス状に形成されている画素のうちの１画素分のみを示す。
【００２７】
図２（ａ）、（ｂ）に示すように、有機ＥＬ表示パネル１では、まず、ガラス基板１０上に、上層にＣｒと下層に暗色のＣｒＯｘとの２層構造からなり、遮光性を有するダブルゲートメモリトランジスタ１１のボトムゲート電極１１ａが、形成されている。ボトムゲート電極１１ａは、アドレスドライバ２に接続されるアドレスラインＡＬと一体で形成されている。
【００２８】
ガラス基板上１０に、ボトムゲート電極１１ａ及び電圧ラインＶＬを覆うようにして、ＳｉＮからなるボトムゲート絶縁膜１１ｂが形成されている。ボトムゲート絶縁膜１１ｂ上で、ボトムゲート電極１１ａに対応する位置には、ａ−Ｓｉからなるダブルゲートメモリトランジスタ１１の半導体層１１ｃが形成されている。
【００２９】
半導体層１１ｃの両側には、ｎ＋Ｓｉ層１１ｄを介してダブルゲートメモリトランジスタ１１のドレイン電極１１ｅとソース電極１１ｆとが形成されている。ドレイン電極１１ｅは、ＥＬ駆動電圧発生回路４に接続される電圧ラインＶＬと一体で形成されている。これらの上に、同一の画素の有機ＥＬ層１２ｂに向けた方向のみを切り欠き、他の画素の有機ＥＬ層１２ｂからの光を遮る程度の厚さに成膜された、遮光性を有する光ブロック層１１ｇが形成されている。さらにこれらを覆うようにして、ボトムゲート絶縁膜１１ｂ上には、ＳｉＮからなるトップゲート絶縁膜１１ｈが形成されている。
【００３０】
トップゲート絶縁膜１１ｈの上の、半導体層１１ｃと対向する位置を含むように、ＡｌまたはＡｌ合金からなる２層構造でなり、遮光性を有するダブルゲートメモリトランジスタ１１のトップゲート電極１１ｉが形成されている。トップゲート電極１１ｉは、データドライバ３に接続されるデータラインＤＬと一体で形成されている。そして、トップゲート絶縁膜１１ｈとデータラインＤＬの上には、ＳｉＮからなる絶縁保護膜１１ｊが形成されている。
【００３１】
なお、トップゲート絶縁膜１１ｈは、半導体層１１ｃ或いはボトムゲート絶縁膜１１ｂとの界面近傍において、他の部分よりもＳｉの比率が高く、Ｓｉ：Ｎ≒１：１となっており、キャリア（正孔或いは電子）をトラップするトラップ領域（図中、「− − − − −」で示す）が形成されている。なお、ボトムゲート絶縁膜１１ｂ、及びトップゲート絶縁膜１１ｈのトップゲート電極１１ｉ近傍の領域では、Ｓｉ：Ｎ≒３：４となっている。
【００３２】
一方、トップゲート絶縁膜１１ｈ上で、ボトムゲート電極１１ａ、半導体層１１ｃ、ドレイン電極１１ｅ、ソース電極１１ｆ及びトップゲート電極１１ｉ（すなわち、ダブルゲートメモリトランジスタ１１）、並びにアドレスラインＡＬ、データラインＤＬ及び電圧ラインＶＬが形成されていない位置には、有機ＥＬ層１２ｂが発した光のうち所定の波長域の光を透過するカラーフィルタ１３が形成されている。
【００３３】
カラーフィルタ１３の上には、透明のＩＴＯ（Indium Tin Oxide）からなる有機ＥＬ素子１２のアノード電極１２ａが形成されている。アノード電極１２ａは、図２に点線の○で示すコンタクトホールを介してダブルゲートメモリトランジスタ１１のソース電極１１ｆと接続されている。
【００３４】
そして、上記のすべてを覆うようにして、有機ＥＬ表示パネル１の全面に有機ＥＬ層１２ｂが形成されている。有機ＥＬ層１２ｂの上には、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉなどからなるカソード電極１２ｃが形成されている。カソード電極１２ｃは、接地されている。
【００３５】
なお、有機ＥＬ層１２ｂは、バインダ兼電荷輸送層であるポリ（Ｎ−ビニルカルバゾール）内に、３０ｗｔ％の１，３，４−オキサジアゾール、３ｍｏｌ％のテトラフェニルブタジエン誘導体、０．０４ｍｏｌ％のクマリン６、０．０２ｍｏｌ％のＤＣＭ１、０．０１５ｍｏｌ％のナイルレッドを含んでいる。
【００３６】
有機ＥＬ層１２ｂは、このような組成を持つ物質で構成されているので、アノード電極１２ａとカソード電極１２ｃとの間に電圧が印加されることで流れる電流により生じる電子と正孔の再結合に伴うエネルギーを吸収して、白色光（赤色の波長域の光、緑色の波長域の光及び青色の波長域の光をすべて含む）を発する。また、カソード電極１２ｃは、有機ＥＬ層１２ｂが発した光に対して反射性を有すると共に、図の上部からカソード電極１２ｃに入射した光を遮断して、ダブルゲートメモリトランジスタ１１の半導体層１１ｃに入射されるのを防ぐ。
【００３７】
また、カラーフィルタ１３は、有機ＥＬ層１２ｂが発した白色光のうち、赤色の波長域の光を透過するもの（Ｒ）、緑色の波長域の光を透過するもの（Ｇ）、青色の波長域の光を透過するもの（Ｂ）のいずれかが、図３に示すような対角線配列で各画素に設けられている。
【００３８】
次に、図４（ａ）〜（ｄ）に示す模式図を参照して、ダブルゲートメモリトランジスタ１１の動作原理について、詳しく説明する。
【００３９】
まず、発光をメモリさせる場合には、図４（ａ）に示すように、トップゲート電極１１ｉに−２０（Ｖ）、ボトムゲート電極１１ａに＋３５（Ｖ）を印加し、ドレイン電極１１ｅにＶｘ（Ｖ）を印加する。ソース電極１１ｆは、有機ＥＬ素子１２のアノードに接続され、有機ＥＬ素子１２のカソードは、接地されている。このとき、ボトムゲート電極１１ａの＋３５（Ｖ）により半導体層１１ｃ内の電子がボトムゲート電極１１ａ側に引き寄せられ、半導体層１１ｃ内にｎチャネルが形成される。このｎチャネルを介して電流が流れることによって有機ＥＬ素子１２が発光し、その光が半導体層１１ｃに入射される。これにより半導体層１１ｃが光励起されてキャリア（正孔及び電子）が発生し、そのうちの正孔が、トップゲート電極１１ｉの−２０（Ｖ）によって引き寄せられ、ボトムゲート絶縁膜１１ｈのトラップ領域にトラップされる。なお、この状態は、ダブルゲートメモリトランジスタ１１におけるデータの消去状態であり、後述する表示画像データｉｍｇの値が“１”である場合に対応する。
【００４０】
次に、非発光をメモリさせる場合には、図４（ｂ）に示すように、トップゲート電極１１ｉに＋２０（Ｖ）、ボトムゲート電極１１ａに＋３５（Ｖ）を印加し、ドレイン電極１１ｅにＶｘ（Ｖ）を印加する。ソース電極１１ｆは、有機ＥＬ素子１２のアノードに接続され、有機ＥＬ素子１２のカソードは、接地されている。このとき、ボトムゲート電極１１ａの＋３５（Ｖ）により半導体層１１ｃ内の電子がボトムゲート電極１１ａ側に引き寄せられ、半導体層１１ａ内にｎチャネルが形成される。このｎチャネルを介して電流が流れることによって有機ＥＬ素子１２が発光し、その光が半導体層１１ｃに入射される。これにより半導体層１１ｃが光励起されてキャリア（正孔及び電子）が発生し、そのうちの電子が、トップゲート電極１１ｉの＋２０（Ｖ）によって引き寄せられ、ボトムゲート絶縁膜１１ｈのトラップ領域にトラップされる。なお、この状態は、ダブルゲートメモリトランジスタ１１におけるデータの書き込み状態であり、後述する表示画像データｉｍｇの値が“０”である場合に対応する。
【００４１】
また、メモリされた状態で有機ＥＬ素子１２を発光／非発光させる場合には、図４（ｃ）（ｄ）に示すように、トップゲート電極１１ｉに０（Ｖ）、ボトムゲート電極１１ａに＋１０（Ｖ）を印加し、ドレイン電極１１ｅにＶｘ（Ｖ）を印加する。ソース電極１１ｆは、有機ＥＬ素子１２のアノードに接続され、有機ＥＬ素子１２のカソードは、接地されている。
【００４２】
ここで、発光がメモリされている場合には、図４（ｃ）に示すように、トラップ領域にトラップされている正孔とボトムゲート電極１１ａの＋１０（Ｖ）とが作る電界によって、半導体層１１ｃ内にｎチャネルが形成される。このｎチャネルを介して電流が流れることによって有機ＥＬ素子１２が発光する。なお、この場合において、有機ＥＬ素子１２の発光により半導体層１１ｃが光励起されてキャリア（正孔及び電子）が発生するが、トップゲート電極１１ｉが０（Ｖ）であるため、実質的にいずれのキャリアもトップゲート電極１１ｉ側に引き寄せられることはない。
【００４３】
一方、非発光がメモリされている場合には、図４（ｄ）に示すように、トラップ領域にトラップされている電子が作る電界によって、ボトムゲート電極１１ａの電圧＋１０（Ｖ）の電界を抑え、半導体層１１ｃ内のｎチャネルがピンチオフされる。すなわち、連続したｎチャネルが形成されていない状態となる。これにより、ソース電極１１ｆとドレイン電極１１ｅとの間に電流が流れず、すなわち、有機ＥＬ素子１２の有機ＥＬ層１２ｂ内に電流が流れることはないので、有機ＥＬ素子１２は発光しない。
【００４４】
図１に戻ってさらに説明すると、アドレスドライバ２は、コントローラ５からの制御信号Ａｃｎｔに従って、サブフレーム内での１ライン期間（後述）の最初にある選択期間（後述）において、有機ＥＬ表示パネル１のアドレスラインＡＬ１〜ＡＬｎのいずれかを順次選択して、＋３５（Ｖ）の電圧を出力し、選択外のアドレスラインＡＬ１〜ＡＬｎには０（Ｖ）を出力する。この後アドレスドライバ２は、コントローラ５からの制御信号Ａｃｎｔに従って、１ライン期間での残りの期間である発光維持期間（後述）において、有機ＥＬ表示パネル１のすべてのアドレスラインＡＬ１〜ＡＬｎに＋１０（Ｖ）の電圧を出力する。
【００４５】
データドライバ３は、コントローラ５からの制御信号Ｄｃｎｔに従って、後述する表示画像データｉｍｇを１ライン分、順次取り込んでいく。表示画像データｉｍｇの取り込みは、対応するラインの１つ前のライン期間に行われる。
【００４６】
データドライバ３は、コントローラ５からの制御信号Ｄｃｎｔに従って、取り込んだ１ライン分の表示画像データｉｍｇで値が“１”のもの（発光を示す）に対応するデータラインＤＬ１〜ＤＬｍに、選択期間において−２０（Ｖ）の電圧を出力する。表示画像データｉｍｇで値が“０”のもの（非発光を示す）に対応するデータラインＤＬ１〜ＤＬｍには、選択期間において＋２０（Ｖ）の電圧を出力する。データドライバ３は、発光維持期間においては、すべてのデータラインＤＬ１〜ＤＬｍに０（Ｖ）を出力する。
【００４７】
ＥＬ駆動電圧発生回路４は、コントローラ５からの制御信号Ｖｃｎｔに従って、０、Ｖ１、Ｖ２、Ｖ３（Ｖ）のいずれかの電圧を有機ＥＬ表示パネル１の電圧ラインＶＬ１〜ＶＬｎに出力する。なお、電圧Ｖ１、Ｖ２、Ｖ３の値は、有機ＥＬ素子１２の特性に従って実験的に求められ、有機ＥＬ層１２ｂが発する光の比が１：２：４となるような値にそれぞれ設定されている。
【００４８】
コントローラ５は、外部から入力されたビデオ信号から、１サブフレーム期間における各画素の発光／非発光に対応した表示画像データｉｍｇ、アドレスドライバ２を制御するための制御信号Ａｃｎｔ、データドライバ３を制御するための制御信号Ｄｃｎｔ、及びＥＬ駆動電圧発生回路４を制御するための制御信号Ｖｃｎｔを生成する。このコントローラ５の詳細について、次に説明する。
【００４９】
図５は、コントローラ５の構成を示すブロック図である。図示するように、コントローラ５は、内部クロック発生回路５０と、同期分離回路５１と、制御信号生成回路５２と、デコーダ５３と、Ａ／Ｄ変換器５４と、γ（ガンマ）補正回路５５と、補正テーブル５６と、画像データメモリ５７と、画像データバッファ５８と、セレクタ５９とから構成されている。
【００５０】
内部クロック発生回路５０は、水晶発振パルス器の発振パルスに従って、内部クロック信号Ｃｋを発生し、制御信号生成回路５２に供給する。
【００５１】
同期分離回路５１は、外部から入力されたビデオ信号から同期信号（水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃと、映像信号（輝度信号Ｙ及び色差信号Ｃ）とを分離し、同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃを制御信号生成回路５２に、映像信号Ｙ／Ｃをデコーダ５３にそれぞれ供給する。
【００５２】
制御信号生成回路５２は、内部クロック発生回路５０から供給された内部クロック信号Ｃｋと、同期分離回路５１から供給された同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃとに基づいて、コントローラ５内の各部を制御するための制御信号Ｉｃｎｔ、アドレスドライバ２を制御するための制御信号Ａｃｎｔ、データドライバ３を制御するための制御信号Ｄｃｎｔ、及びＥＬ駆動電圧発生回路４を制御するための制御信号Ｖｃｎｔを生成する。
【００５３】
デコーダ５３は、輝度信号Ｙ及び色差信号Ｃからなる映像信号Ｙ／ＣからアナログのＲ（赤）、Ｇ（緑）、Ｂ（青）の各信号を生成し、Ａ／Ｄ変換器５４に供給する。Ａ／Ｄ変換器５４は、アナログのＲＧＢ信号をそれぞれ画素の配列に従った所定のタイミング毎に（Ｒ、Ｇ、Ｂのそれぞれ１２０度ずつ位相が異なる）、Ａ／Ｄ（アナログ−デジタル）変換し、それぞれ３ビットからなるデジタルＲ信号、デジタルＧ信号、デジタルＢ信号をγ補正回路５５に供給する。
【００５４】
γ補正回路５５は、補正テーブル５６を参照して、Ａ／Ｄ変換器５４から供給されたデジタルＲ信号、デジタルＧ信号、デジタルＢ信号を、それぞれ有機ＥＬ表示パネル１のガンマ特性に従って、ガンマ補正する。補正テーブル５６は、デジタルＲ信号、デジタルＧ信号、デジタルＢ信号のそれぞれについて、ガンマ補正前後の値を対応付けて記憶する。
【００５５】
画像データメモリ５７は、γ補正回路５５によってガンマ補正されたデジタルＲ信号、デジタルＧ信号、デジタルＢ信号（以下、これらをまとめて画像データＩＭＧという）を少なくとも１フレーム分記憶する。
【００５６】
画像データバッファ５８は、画像データメモリ５７から、制御信号Ｉｃｎｔに従って所定の画素の画像データＩＭＧを読み出して一時記憶する。セレクタ５９は、制御信号Ｉｃｎｔに従って、画像データバッファ５８に一時記憶されている画像データＩＭＧのうちの表示動作中のサブフレームに対応するビットを選択し、表示画像データｉｍｇとしてデータドライバ３に供給する。
【００５７】
なお、画像データＩＭＧは、“０００”〜“１１１”の３ビットで表される８階調のものであり、値が大きいほど明るい階調を示す。また、表示画像データｉｍｇは、値が“１”であるときにそのサブフレームでの発光に対応し、値が“０”であるときにそのサブフレームでの非発光に対応する。
【００５８】
以下、この実施の形態にかかる有機ＥＬ表示装置の動作について説明する。
コントローラ５には、外部からビデオ信号が供給される。このビデオ信号は、同期分離回路５１によって同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃと、映像信号Ｙ／Ｃとに分離され、それぞれ制御信号生成回路５２と、デコーダ５３とに供給される。
【００５９】
制御信号生成回路５２は、供給された同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃと、内部クロック発生回路５０が生成した内部クロック信号Ｃｋとに基づいて、制御信号Ｉｃｎｔ、Ａｃｎｔ、Ｄｃｎｔ、Ｖｃｎｔを生成する。これらの制御信号の出力タイミングについては、詳しく後述する。
【００６０】
同期分離回路５１から出力された映像信号Ｙ／Ｃから、デコーダ５３によってアナログのＲＧＢ信号が生成され、さらに、Ａ／Ｄ変換器５４でＡ／Ｄ変換されて、それぞれ４ビットからなるデジタルＲ信号、デジタルＧ信号、デジタルＢ信号が生成される。そして、これらデジタルＲ信号、デジタルＧ信号、デジタルＢ信号は、γ補正回路５５によってガンマ補正され、画像データＩＭＧとして画像データメモリ５７に記憶されている。
【００６１】
画像データメモリ５７に記憶されている画像データＩＭＧは、制御信号Ｉｃｎｔに従って順次画像データバッファ５８に記憶され、セレクタ５９によってサブフレームに応じたいずれかのビットが選択され、表示画像データｉｍｇとして、制御信号Ａｃｎｔ、Ｄｃｎｔによるアドレスドライバ２及びデータドライバ３の動作タイミングとタイミング合わせされて、データドライバ３に順次供給される。
【００６２】
次に、制御信号Ａｃｎｔ、Ｄｃｎｔ、Ｖｃｎｔによってそれぞれ制御されるアドレスドライバ２、データドライバ３及びＥＬ駆動電圧発生回路４の動作、並びにアドレスドライバ２、データドライバ３及びＥＬ駆動電圧発生回路４から出力される電圧による各画素の有機ＥＬ素子１２の発光／非発光の動作について、図６のタイミングチャートを参照して説明する。
【００６３】
第１サブフレームの期間（ｔ１０〜ｔ１ｎ）に入ると、最初のライン期間ｔ１０〜ｔ１１のうちのタイミングｔ１０〜ｔ１０’の期間（選択期間）において、アドレスドライバ２は、第１行のアドレスラインＡＬ１に出力する電圧を＋３５（Ｖ）とし、その他のアドレスラインＡＬ２〜ＡＬｎに出力する電圧を０（Ｖ）とする。これにより第１行のダブルゲートメモリトランジスタ１１のボトムゲート電極１１ａに＋３５（Ｖ）の電圧が印加され、前のサブフレームの期間に蓄積されたキャリアが電子であっても半導体層１１ｃ内にｎチャネルが形成される。
【００６４】
また、ＥＬ駆動電圧発生回路４は、第１行の電圧ラインＶＬ１に出力する電圧をＶ１（Ｖ）とし、その他の電圧ラインＶＬ２〜ＶＬｎに出力する電圧を０（Ｖ）とするので、第２行〜第ｎ行の有機ＥＬ素子１２では、たとえ前のサブフレームの期間にトップゲート絶縁膜１１ｈに正孔が蓄積されていても、発光しきい値を越えられず発光しない。これにより、ダブルゲートメモリトランジスタ１１の半導体層１１ｃに形成されたｎチャネルを介して第１行の有機ＥＬ素子１２の有機ＥＬ層１２ｂにのみ電流が流れ、発光する。
【００６５】
この光は、対応するダブルゲートメモリトランジスタ１１の半導体層１１ｃに入射され、半導体層１１ｃにキャリア（正孔及び電子）が発生する。また、データドライバ３は、表示画像データの値が“１”（発光）に対応するデータラインＤＬに−２０（Ｖ）の電圧を出力し、第１行のダブルゲートメモリトランジスタ１１のトップゲート電極１１ｉの−２０（Ｖ）によって正孔がトラップ領域にトラップされる。一方、データドライバ３は、表示画像データの値が“０”（非発光）に対応するデータラインＤＬに＋２０（Ｖ）の電圧を出力し、第１行のダブルゲートメモリトランジスタ１１のトップゲート電極１１ｉの＋２０（Ｖ）によって電子がトラップ領域にトラップされる。
【００６６】
一方、他の行に対応するダブルゲートメモリトランジスタ１１では、対応する有機ＥＬ素子１２が発光しないので、トラップ領域にトラップされているキャリアは、その状態のままで維持される。
【００６７】
次に、タイミングｔ１０’〜ｔ１１の期間（発光維持期間）となると、データドライバ３は、すべてのデータラインＤＬ１〜ＤＬｍに０（Ｖ）を出力し、アドレスドライバ２は、すべてのアドレスラインＡＬ１〜ＡＬｍに、＋１０（Ｖ）の電圧を出力する。これにより、有機ＥＬ表示パネル１上のすべてのダブルゲートメモリトランジスタ１１のボトムゲート電極１１ａの電圧が＋１０（Ｖ）となり、トップゲート電極１１ｉの電圧が０（Ｖ）となる。
【００６８】
これにより、第１行の有機ＥＬ素子１２において、タイミングｔ１０’〜ｔ１１の期間では、表示画像データの値が“１”の画素はタイミングｔ１０〜ｔ１０’に引き続き発光し、次のサブフレームの期間のタイミングｔ２０まで間のうちの一定の期間実質的に同じ輝度で発光し続け、表示画像データの値が“０”の画素は非発光を次のサブフレームの期間まで維持する。一方、第２行〜第ｎ行では、前のサブフレームでのタイミングｔ３１から現サブフレームのタイミングｔ１０’までの間に書き換えられた表示画像データに応じて発光または非発光を引き続き持続する。すなわち、データ“１”の画素では、トラップ領域に正孔がトラップされているダブルゲートメモリトランジスタ１１の半導体層１１ｃに連続したｎチャネルが維持され、データ“０”の画素では、電子がトラップされているダブルゲートメモリトランジスタ１１の半導体層１１ｃではｎチャネルがピンチオフされ続けている。
【００６９】
このタイミングｔ１０’〜ｔ１１の期間において、ＥＬ駆動電圧発生回路４は、第１行の電圧ラインＶＬ１に出力する電圧をＶ１（Ｖ）とし、トラップ領域に正孔がトラップされているダブルゲートメモリトランジスタ１１に対応する有機ＥＬ素子１２を、輝度比１で発光させ、電子がトラップされているダブルゲートメモリトランジスタ１１に対応する有機ＥＬ素子１２を発光させないでおく。
【００７０】
また、ＥＬ駆動電圧発生回路４は、第２行から第ｎ行の電圧ラインＶＬ２〜ＶＬｎに出力する電圧をＶ３（Ｖ）とし、前のフレームの第３サブフレーム期間内においてトラップ領域に正孔がトラップされたダブルゲートメモリトランジスタ１１に対応する有機ＥＬ素子１２をタイミングｔ１０’〜ｔ１１の期間中も輝度比４で発光さ続ける。
【００７１】
次のライン期間であるタイミングｔ１１〜ｔ１２の期間では、タイミングｔ１１〜ｔ１１’（選択期間）において、アドレスドライバ２は、第２行のアドレスラインＡＬ２にのみ＋３５（Ｖ）の電圧を出力し、ＥＬ駆動電圧発生回路４は、第２行の電圧ラインＶＬ２にのみＶ１（Ｖ）の電圧を出力する。これにより、第１行のライン期間と同様にして、第２行のダブルゲートメモリトランジスタ１１のトラップ領域に、表示画像データｉｍｇの値に応じて正孔または電子がトラップされる。
【００７２】
また、タイミングｔ１１’〜ｔ１２の期間（発光維持期間）では、アドレスドライバ２及びデータドライバ３は、第１行のライン期間と同様に動作すると共に、ＥＬ駆動電圧発生回路４は、第１、第２行の電圧ラインＶＬ１、ＶＬ２にＶ１（Ｖ）の電圧を出力し、第３〜第ｎ行の電圧ラインＶＬ３〜ＶＬｎには、前のフレームの第３サブフレーム期間に引き続きＶ３（Ｖ）の電圧を出力する。これにより、対応するダブルゲートメモリトランジスタ１１に正孔がトラップされている第１、第２行の有機ＥＬ素子１２が輝度比１で発光し、第３〜第ｎ行の有機ＥＬ素子１２が輝度比４で発光する。
【００７３】
以下、各ライン期間でアドレスドライバ２、データドライバ３及びＥＬ駆動電圧発生回路４が同様に動作して、第ｎ行のライン期間ｔ１（ｎ−１）〜ｔ１ｎでは、タイミングｔ１（ｎ−１）〜ｔ１（ｎ−１）’の選択期間において第ｎ行のダブルゲートメモリトランジスタ１１のトラップ領域に、表示画像データｉｍｇに応じて正孔または電子がトラップされ、ｔ１（ｎ−１）’〜ｔ１ｎの発光維持期間では、対応するダブルゲートメモリトランジスタ１１のトラップ領域に正孔がトラップされているすべての有機ＥＬ素子１２が輝度比１で発光する。
【００７４】
このように第ｋ行において、選択時に表示画像データの値の“１”の画素には、次の第２サブフレームで第ｋ行が選択されるまでの間のうち、ｔ１（ｋ−１）’〜ｔ１ｋ、ｔ１ｋ’〜ｔ１（ｋ＋１）、……、ｔ２（ｋ−２）’〜ｔ２（ｋ−１）の期間に輝度比１の発光を断続的に続ける。したがってどの行の有機ＥＬ素子１２も、対応するダブルゲートメモリトランジスタ１１のトラップ領域にトラップされている場合、輝度比１で発光する期間は同一となる。
【００７５】
次に、第２サブフレーム期間（ｔ２０〜ｔ２ｎ）における動作も第１サブフレーム期間の場合とほぼ同様であるが、第１行のライン期間（ｔ２０〜ｔ２１）中のタイミングｔ２０’〜ｔ２１の発光維持期間では、ＥＬ駆動電圧発生回路４は、第１行の電圧ラインＶＬ１にＶ２（Ｖ）の電圧を出力し、第２〜第ｎ行の電圧ラインＶＬ２〜ＶＬｎにＶ１（Ｖ）の電圧を出力する。これにより、対応するダブルゲートメモリトランジスタ１１のトラップ領域に正孔がトラップされているすべての有機ＥＬ素子１２は、第１行のものが輝度比２で、第２〜第ｎ行のものが輝度比１で発光する。
【００７６】
また、第２行のライン期間（ｔ２１〜ｔ２２）中のタイミングｔ２１’〜ｔ２２の発光維持期間では、ＥＬ駆動電圧発生回路４は、第１、第２行の電圧ラインＶＬ１、ＶＬ２にＶ２（Ｖ）の電圧を出力し、第３〜第ｎ行の電圧ラインＶＬ３〜ＶＬｎにＶ１（Ｖ）の電圧を出力する。同様にして、第ｎ行のライン期間（ｔ２（ｎ−１）〜ｔ２ｎ）中のタイミングｔ２（ｎ−１）’〜ｔ２ｎの発光維持期間では、ＥＬ駆動電圧発生回路４は、すべての電圧ラインＶＬ１〜ＶＬｎにＶ２（Ｖ）の電圧を出力する。
【００７７】
このように、第ｋ行において、選択時に表示画像データの値の“１”の画素には、次の第３サブフレームで第ｋ行が選択されるまでの間のうち、ｔ２（ｋ−１）’〜ｔ２ｋ、ｔ２ｋ’〜ｔ２（ｋ＋１）、……、ｔ３（ｋ−２）’〜ｔ３（ｋ−１）の期間に輝度比２の発光を断続的に続ける。したがって、どの行の有機ＥＬ素子１２も、対応するダブルゲートメモリトランジスタ１１のトラップ領域にトラップされている場合、輝度比２で発光する期間は同一となる。
【００７８】
次に、第３サブフレーム期間（ｔ３０〜ｔ３ｎ）における動作も第１サブフレーム期間の場合とほぼ同様であるが、第１行のライン期間（ｔ３０〜ｔ３１）中のタイミングｔ３０’〜ｔ３１の発光維持期間では、ＥＬ駆動電圧発生回路４は、第１行の電圧ラインＶＬ１にＶ３（Ｖ）の電圧を出力し、第２〜第ｎ行の電圧ラインＶＬ２〜ＶＬｎにＶ２（Ｖ）の電圧を出力する。これにより、対応するダブルゲートメモリトランジスタ１１のトラップ領域に正孔がトラップされているすべての有機ＥＬ素子１２は、第１行のものが輝度比４で、第２〜第ｎ行のものが輝度比２で発光する。
【００７９】
また、第２行のライン期間（ｔ３１〜ｔ３２）中のタイミングｔ３１’〜ｔ３２の発光維持期間では、ＥＬ駆動電圧発生回路４は、第１、第２行の電圧ラインＶＬ１、ＶＬ２にＶ３（Ｖ）の電圧を出力し、第３〜第ｎ行の電圧ラインＶＬ３〜ＶＬｎにＶ２（Ｖ）の電圧を出力する。同様にして、第ｎ行のライン期間（ｔ３（ｎ−１）〜ｔ３ｎ）中のタイミングｔ３（ｎ−１）’〜ｔ３ｎの発光維持期間では、ＥＬ駆動電圧発生回路４は、すべての電圧ラインＶＬ１〜ＶＬｎにＶ３（Ｖ）の電圧を出力する。
【００８０】
このように、どの行の有機ＥＬ素子１２も、対応するダブルゲートメモリトランジスタ１１のトラップ領域にトラップされている場合、輝度比２で発光する期間は同一となる。第ｋ行において、選択時に表示画像データの値の“１”の画素には、次の第１サブフレームで第ｋ行が選択されるまでの間のうち、ｔ３（ｋ−１）’〜ｔ３ｋ、ｔ３ｋ’〜ｔ３（ｋ＋１）、……、ｔ１（ｋ−２）’〜ｔ１（ｋ−１）の期間に輝度比４の発光を断続的に続けるので、どの行の有機ＥＬ素子１２も、対応するダブルゲートメモリトランジスタ１１のトラップ領域にトラップされている場合、輝度比４で発光する期間は同一となる。
【００８１】
以上のような動作によって、各サブフレームにおいて発光または非発光した画素毎の有機ＥＬ素子１２は、１フレームで視覚的に合成されて、画像データＩＭＧに対応する明るさで発光することとなる。そして、図３に示すカラーフィルタ１３のＲ、Ｇ、Ｂの配列による視覚的な混色によって、有機ＥＬ表示パネル１にカラー画像が表示される。
【００８２】
以下、この実施の形態にかかる有機ＥＬ表示装置の動作について、具体的な例を以て詳しく説明する。なお、ここでは、説明を簡単にするため、有機ＥＬ表示パネル１は、図７に示すように、２×２画素で構成されるものとし、左上の画素を画素（１，１）、右上の画素を画素（１，２）、左下の画素を画素（２，１）、右下の画素を画素（２，２）と、それぞれ呼ぶこととする。
【００８３】
ここで説明するフレーム中における画素（１，１）、（１，２）、（２，１）、（２，２）に対応する画像データＩＭＧは、それぞれ１、３、５、７（３ビットの表現で、それぞれ“００１”、“０１１”、“１０１”、“１１１”）であるものとする。また、図中、各画素において×印がされているものは、このフレームに関するデータ以外の動作であることを表している。また、網掛けされている画素は、選択期間において選択されていないものであることを示している。
【００８４】
まず、図７（ａ）に示すように、第１サブフレーム、第１ライン期間の選択期間ｔ１０〜ｔ１０’において、画素（１，１）、（１，２）のダブルゲートメモリトランジスタ１１のトラップ領域に、正孔またはキャリアをトラップさせる（以下、この例において、キャリアをトラップさせることをメモリ動作という）。ここでは、表示画像データｉｍｇは、いずれも“１”となるので、正孔のトラップである発光がメモリされる（図中、□で表す）。そして、図７（ｂ）に示すように、発光維持期間ｔ１０’〜ｔ１１において、発光がメモリされている画素（１，１）、（１，２）が、輝度比１で発光させられる。
【００８５】
次に、図７（ｃ）に示すように、第１サブフレーム、第２ライン期間の選択期間ｔ１１〜ｔ１１’において、画素（２，１）、（２，２）のダブルゲートメモリトランジスタ１１へのメモリ動作を行う。ここでは、表示画像データｉｍｇは、いずれも“１”となるので、発光がメモリされる。次に、図７（ｄ）に示すように、発光維持期間ｔ１１’〜ｔ１２において、これまでに発光がメモリされている画素（１，１）、（１，２）、（２，１）、（２，２）が、輝度比１で発光させられる。
【００８６】
次に、図７（ｅ）に示すように、第２サブフレーム、第１ライン期間の選択期間ｔ２０〜ｔ２０’において、画素（１，１）、（１，２）のダブルゲートメモリトランジスタ１１へのメモリ動作を行う。ここでは、表示画像データｉｍｇは、画素（１，１）では“０”、画素（１，２）では“１”となるので、画素（１，１）には発光が、画素（１，２）には非発光（図中、黒い□で表す）がメモリされる。次に、図７（ｆ）に示すように、発光維持期間ｔ２０’〜ｔ２１において、これまでに発光がメモリされている画素（１，２）が輝度２で、画素（２，１）、（２，２）が輝度比１で発光させられる。
【００８７】
次に、図７（ｇ）に示すように、第２サブフレーム、第２ライン期間の選択期間ｔ２１〜ｔ２１’において、画素（２，１）、（２，２）のダブルゲートメモリトランジスタ１１へのメモリ動作を行う。ここでは、表示画像データｉｍｇは、画素（１，１）では“０”、画素（１，２）では“１”となるので、画素（１，１）には発光が、画素（１，２）には非発光がメモリされる。次に、図７（ｈ）に示すように、発光維持期間ｔ２１’〜ｔ２２において、これまでに発光がメモリされている画素（１，２）、（２，２）が輝度比２で発光させられる。
【００８８】
次に、図７（ｉ）に示すように、第３サブフレーム、第１ライン期間の選択期間ｔ３０〜ｔ３０’において、画素（１，１）、（１，２）のダブルゲートメモリトランジスタ１１へのメモリ動作を行う。ここでは、表示画像データｉｍｇは、いずれも“０”となるので、画素（１，１）、（１，２）には非発光がメモリされる。次に、図７（ｊ）に示すように、発光維持期間ｔ３０’〜ｔ３１において、これまでに発光がメモリされている画素（２，２）が輝度比２で発光させられる。
【００８９】
次に、図７（ｋ）に示すように、第２サブフレーム、第２ライン期間の選択期間ｔ３１〜ｔ３１’において、画素（２，１）、（２，２）のダブルゲートメモリトランジスタ１１へのメモリ動作を行う。ここでは、表示画像データｉｍｇは、いずれも“１”となるので、画素（１，１）、（１，２）には発光がメモリされる。次に、図７（ｌ）に示すように、発光維持期間ｔ３１’〜ｔ３２において、これまでに発光がメモリされている画素（２，１）、（２，２）が輝度比４で発光させられる。
【００９０】
さらに、次のフレーム期間の第１サブフレーム、第１ライン期間に移るが、発光期間を均等にするため、画素（２，１）、（２，２）については、第３サブフレームの表示画像データｉｍｇによる発光が行われる。すなわち、図７（ｍ）に示すように、選択期間ｔ１０〜ｔ１０’で次のフレームに対応する表示画像データが画素（１，１）、（１，２）にメモリされた後、図７（ｎ）に示すように、発光維持期間ｔ１０’〜ｔ１１において、これまでに発光がメモリされている画素（２，１）、（２，２）が輝度比４で発光させられる。
【００９１】
以上の１フレーム期間における画素（１，１）、（１，２）、（２，１）、（２，２）のそれぞれの発光輝度比と回数とを加算し、１フレームで視覚的に合成される各画素の明るさを求める。すると、図７（ｏ）に示すように、画素（１，１）、（１，２）、（２，１）、（２，２）のそれぞれで２、６、１０、１４となり、画像データＩＭＧの１、３、５、７とその比が等しくなる。
【００９２】
以上説明したように、この実施の形態にかかる有機ＥＬ表示パネル１では、各画素において、有機ＥＬ素子１２の他は、ダブルゲートメモリトランジスタ１１だけしか形成されていない。このため、１画素領域内における有機ＥＬ素子１２の相対的な面積比を大きくすることが可能となり、画素開口率が大きくなる。また、有機ＥＬ素子１２の他に設ける素子は、ダブルゲートメモリトランジスタ１１だけでよいので、製造された有機ＥＬ表示パネル１のうちのいずれかの素子に欠陥がある可能性が低くなり、製造時の歩留まりを高くすることができる。
【００９３】
また、各画素の有機ＥＬ素子１２で発光させるべきものは、１ライン期間中の最初にある選択期間を除いては、１サブフレーム期間の全体で発光させることができる。このため、発光効率が悪くなる高輝度で短時間、有機ＥＬ素子１２を発光させなくても、十分な表示輝度を得ることができ、消費電力を低く抑えることが可能となる。
【００９４】
さらに、この実施の形態にかかる有機ＥＬ表示装置でも、１フレームの画像を、それぞれ２値画像で表される複数のサブフレームの画像で表し、各サブフレームの画像を順次表示している。このため、各有機ＥＬ素子１２が発光した光は、視覚上合成され、サブフレーム毎での発光／非発光に応じて階調を表すことができる。しかも、有機ＥＬ素子１２が発光した光は、対角線配列され、赤、緑、青のそれぞれの波長域の光を透過するカラーフィルタ１３を透過しているため、有機ＥＬ表示パネル１の表示画像としてフルカラー画像を得ることができる。
【００９５】
本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について、詳しく説明する。
【００９６】
上記の実施の形態では、有機ＥＬ表示パネル１をサブフレーム駆動して、８階調の画像を表示させるものとしていた。しかし、本発明は、２値画像を有機ＥＬ表示パネル１に表示させるものとすることもできる。この場合には、電圧ラインＶＬ１〜ＶＬｎに出力する電圧の値を細かく制御する必要がなく、図８に示すように、電圧ラインＶＬ１〜ＶＬｎのすべてに供給する電圧を定電圧Ｖｄｄとしてもよい。
【００９７】
なお、このように有機ＥＬ表示パネル１に２値画像を表示させる場合には、コントローラ５は、データドライバ３に供給する表示画像信号ｉｍｇを、輝度信号Ｙが所定の閾値より大きいかどうかを比較し、この比較結果に基づいて生成したり、誤差拡散法などを用いて生成したりすることができる。
【００９８】
上記の実施の形態では、有機ＥＬ表示パネル１の各画素において、有機ＥＬ素子１２のアノード電極１２ａがダブルゲートメモリトランジスタ１１のソース電極１１ｆに接続されていた。これに対して、有機ＥＬ素子１２のアノード電極を接地すると共に、カソード電極１２ｃをダブルゲートメモリトランジスタ１１のドレイン電極１１ｅに接続するものとしてもよい。この場合は、ＥＬ駆動電圧発生回路４から出力する電圧を、０（Ｖ）またはマイナスの値に設定すればよい。
【００９９】
上記の実施の形態では、１フレームを表示輝度の比が１：２：４とする３つのサブフレームに分割し、各サブフレームを選択することによって８階調の表示を得ていた。しかしながら、本発明では、サブフレーム駆動によって、３階調以上の任意の階調数の画像を表示することができる。例えば、２ｎ階調の画像を表示する場合には、１フレームをｎ個のサブフレームに分割し、各サブフレームにおける表示輝度の比を１：２：４：・・・・：２ｎ−１とすればよい（ｎは１以上の整数）。このとき、各サブフレームにおいて各画素を選択発光させるかどうかは、上記の実施の形態と同様に、２進表示されたその画素の階調値に基づいて決定すればよい。
【０１００】
上記の実施の形態においては、１フレーム中において第１サブフレームから順に発光している画素の表示輝度が大きくなるように、コントローラ５がサブフレーム期間を制御していた。しかしながら、本発明において、１フレーム中でのサブフレームの順序は、発光している画素の表示輝度が大きい順とするなど、その順序は任意に設定することができる。
【０１０１】
上記の実施の形態では、１フレームを３つのサブフレームに分割し、各サブフレームの画像が視覚上合成されることによって１フレームの画像を表示するものとしていた。ところが、このようなサブフレーム駆動を行う場合には、データドライバ３をかなりの高周波数で動作させなければならない。このため、本発明では、画像データの間引きを行って、例えば、１秒間３０フレームの画像を実質的に１５フレームとして、上記有機ＥＬ表示装置の駆動を行ってもよい。
【０１０２】
上記の実施の形態では、有機ＥＬ層１２ｂが発した白色光のうちの赤色の波長域の光を透過するカラーフィルタと、緑色の波長域の光を透過するカラーフィルタと、青色の波長域の光を透過するカラーフィルタとを図３に示すような対角線配列で配置し、フルカラー画像を表示するものとしていた。しかしながら、カラーフィルタは、デルタ配列、ストライプ配列或いはスクウェア配列などの他の配列で配置してもよい。
【０１０３】
また、このようなカラーフィルタを用いず、モノクロ階調画像を表示する有機ＥＬ表示装置としてもよい。また、このようなカラーフィルタを用いることなく、有機ＥＬ層１２ｂを構成する材料として、赤色の波長域の光を発するもの、緑色の波長域の光を発するもの、及び青色の波長域の光を発するものを選んで、例えば、図３と同様の順序で配列させて形成することによっても、フルカラー画像を表示する有機ＥＬ表示装置を作成することができる。さらには、有機ＥＬ層１２ｂの材料を、赤、緑、青のいずれかの波長域の光を発するものとし、カラーフィルタの代わりに光の波長を変換して出射する光変換層を用いてもよい。
【０１０４】
この場合、赤色の波長域の光を発する有機ＥＬ層１２ｂは、アノード電極１２ａからカソード電極１２ｃの方向に、α−ＮＰＤからなる正孔輸送層と、ＤＣＭ−１を分散させたＡｌｑ３からなる電子輸送性発光層とを積層させて構成することができる。緑色の波長域の光を発する有機ＥＬ層１２ｂは、アノード電極１２ａからカソード電極１２ｃの方向に、α−ＮＰＤからなる正孔輸送層と、Ｂｅｂｑ２からなる電子輸送性発光層とを積層させて構成することができる。青色の波長域の光を発する有機ＥＬ層１２ｂは、アノード電極１２ａからカソード電極１２ｃの方向に、α−ＮＰＤからなる正孔輸送層と、９６重量％のＤＰＶＢｉと４重量％のＢＣｚＶＢｉからなる発光層と、Ａｌｑ３からなる電子輸送層を積層させて構成することができる。
【０１０５】
上記の実施の形態では、発光素子として上記したような有機半導体を発光層に適用した有機ＥＬ素子１２を適用していた。しかしながら、本発明は、有機ＥＬ素子以外であっても、その電極間に所定値以上の電圧を印加することによって発光する、無機ＥＬ素子などの他のタイプの自発光型発光素子を用いた表示装置に適用することができる。
【０１０６】
【発明の効果】
以上説明したように、各画素に設けられる素子数を少なくすることができるので、画素開口率が高く、製造時の歩留まりが高い自発光型の表示素子、表示装置などを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる有機ＥＬ表示装置の構成を示すブロック図である。
【図２】図１の有機ＥＬ表示パネルの構造を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図である。
【図３】図２のカラーフィルタの配列を示す図である。
【図４】図１、図２のダブルゲートメモリの動作原理を説明する図である。
【図５】図１のコントローラの構成を示すブロック図である。
【図６】本発明の実施の形態にかかる有機ＥＬ表示装置の動作を示すタイミングチャートである。
【図７】本発明の実施の形態にかかる有機ＥＬ表示装置の動作の説明図である。
【図８】本発明の実施の形態の変形にかかる有機ＥＬ表示装置の構成を示すブロック図である。
【図９】従来例の有機ＥＬ表示素子の１画素分の等価回路図である。
【図１０】図９の有機ＥＬ表示素子の構造を示す図である。
【符号の説明】
１・・・有機ＥＬ表示パネル、２・・・アドレスドライバ、３・・・データドライバ、４・・・ＥＬ駆動電圧発生回路、５・・・コントローラ、１０・・・基板、１１・・・ダブルゲートメモリトランジスタ、１１ａ・・・ボトムゲート電極、１１ｂ・・・ボトムゲート絶縁膜、１１ｃ・・・半導体層、１１ｄ・・・ｎ＋Ｓｉ層、１１ｅ・・・ドレイン電極、１１ｆ・・・ソース電極、１１ｇ・・・光ブロック層、１１ｈ・・・トップゲート絶縁膜、１１ｉ・・・トップゲート電極、１１ｊ・・・絶縁保護膜、１２・・・有機ＥＬ素子、１２ａ・・・アノード電極、１２ｂ有機ＥＬ層、１２ｃ・・・カソード電極、１３・・・カラーフィルタ、５０・・・内部クロック発生回路、５１・・・同期分離回路、５２・・・制御信号生成回路、５３・・・デコーダ、５４・・・Ａ／Ｄ変換器、５５・・・ガンマ（γ）補正回路、５６・・・補正テーブル、５７・・・画像データメモリ、５８・・・画像データバッファ、５９・・・セレクタ、ＡＬ、ＡＬ１〜ＡＬｎ・・・アドレスライン、ＤＬ、ＤＬ１〜ＤＬｍ・・・データライン、ＶＬ、ＶＬ１〜ＶＬｎ・・・電圧ライン
Claims (9)
- 複数の画素が所定の配列で縦横に配置された表示素子であって、
前記複数の画素はそれぞれ、
下部ゲート電極と、前記下部ゲート電極上に形成された下部ゲート絶縁膜と、入射された光によって励起されて内部にキャリアを発生する半導体層と、前記半導体層にそれぞれ接続されたドレイン電極及びソース電極と、前記半導体層並びに前記ドレイン電極及びソース電極の上に形成され、前記半導体層との界面において前記半導体層内に発生したキャリアをトラップするトラップ領域が形成されている上部ゲート絶縁膜と、前記上部ゲート絶縁膜上の前記半導体層に対応する位置に形成され、供給された電圧に応じて前記半導体層内のキャリアを前記上部ゲート絶縁膜のトラップ領域にトラップさせる上部ゲート電極とを含むメモリ素子と、
前記メモリ素子のドレイン電極またはソース電極に接続され、前記下部ゲート電極にデータの読み出しに対応した電圧が供給されたときに、前記半導体層に形成されるチャネルを通じて流れる電流によって発光する発光素子と、
を備えることを特徴とする表示素子。 - データの消去または書き込み時において前記下部ゲート電極に供給される電圧は、前記半導体層にチャネルを形成させるものであり、
前記上部ゲート絶縁膜にトラップされたキャリアのうちの正孔または電子の一方は、データの読み出し時において前記半導体層内のチャネルをピンチオフさせることを特徴とする請求項１に記載の表示素子。 - データの消去及び書き込み時において、前記上部ゲート電極に供給される電圧が異なるものとすることによって、前記トラップ領域にトラップされるキャリアの種類を異なるものとすることを特徴とする請求項１または２に記載の表示素子。
- 前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１乃至３のいずれか１項に記載の表示素子。
- 前記メモリ素子は、同一の画素の発光素子が発光した光のみを入射させ、隣接する画素の発光素子が発光した光を遮断する光遮断手段をさらに含むことを特徴とする請求項１乃至４のいずれか１項に記載の表示素子。
- 前記発光素子は、赤色の波長域の光、緑色の波長域の光及び青色の波長域の光のすべてを含む光を発するものであり、
前記複数の画素のそれぞれは、前記発光素子が発した光のうちの赤色の波長域の光を透過して外部に出射する赤カラーフィルタ、前記発光素子が発した光のうちの緑色の波長域の光を透過して外部に出射する緑カラーフィルタ、及び前記発光素子が発した光のうちの青色の光を透過して外部に出射する青カラーフィルタのいずれかをさらに備え、
前記赤カラーフィルタ、緑カラーフィルタ或いは青カラーフィルタは、前記画素の配列に応じた所定の順序で前記複数の画素のそれぞれに配置されている、
ことを特徴とする請求項１乃至５のいずれか１項に記載の表示素子。 - 前記複数の画素のそれぞれの発光素子は、赤色の波長域の光、緑色の波長域の光、及び青色の波長域の光のいずれかを発するものであり、
前記赤色の波長域の光を発する発光素子、緑色の波長域の光を発する発光素子、或いは青色の波長域の光を発する発光素子は、前記画素の配列に応じた所定の順序で前記複数の画素のそれぞれに配置されている
ことを特徴とする請求項１乃至５のいずれか１項に記載の表示素子。 - 画素がマトリクス状に配置された表示素子の駆動方法であって、
前記表示素子の各画素は、
下部ゲート電極と、前記下部ゲート電極上に形成された下部ゲート絶縁膜と、入射された光によって励起されて内部にキャリアを発生する半導体層と、前記半導体層にそれぞれ接続されたドレイン電極及びソース電極と、前記半導体層並びに前記ドレイン電極及びソース電極の上に形成され、前記半導体層との界面において前記半導体層内に発生したキャリアをトラップするトラップ領域が形成されている上部ゲート絶縁膜と、前記上部ゲート絶縁膜上の前記半導体層に対応する位置に形成され、供給された電圧に応じて前記半導体層内のキャリアを前記上部ゲート絶縁膜のトラップ領域にトラップさせる上部ゲート電極とを含むメモリ素子と、
前記メモリ素子のドレイン電極またはソース電極に接続され、前記下部ゲート電極にデータの読み出しに対応した電圧が供給されたときに、前記半導体層に形成されるチャネルを通じて流れる電流によって発光する発光素子とを備え、
前記駆動方法は、
前記マトリクス状の複数の画素を行毎に選択し、データの消去及び書き込みに対応した所定の電圧を前記下部ゲート電極に順次供給する選択ステップと、
前記選択ステップによって選択されている行の画素のメモリ素子の上部ゲート電極に、データの消去または書き込みに対応する電圧を供給し、前記トラップ領域にキャリアのうちの正孔または電子のいずれかをトラップさせることにより、データをメモリさせるメモリステップと、
前記選択ステップでの選択の終了後、次の選択ステップでの選択になるまでの期間、前記複数の画素のすべてのメモリ素子の下部ゲート電極及び上部ゲート電極に、データの読み出しに対応した電圧を供給し、かつ前記ドレイン電極またはソース電極に所定の電圧を供給して、各メモリ素子にメモリされている状態に応じて、対応する発光素子に電流を流させて発光させる発光ステップと、
を含むことを特徴とする表示素子の駆動方法。 - 下部ゲート電極と、前記下部ゲート電極上に形成された下部ゲート絶縁膜と、入射された光によって励起されて内部にキャリアを発生する半導体層と、前記半導体層にそれぞれ接続されたドレイン電極及びソース電極と、前記半導体層並びに前記ドレイン電極及びソース電極の上に形成され、前記半導体層との界面において前記半導体層内に発生したキャリアをトラップするトラップ領域が形成されている上部ゲート絶縁膜と、前記上部ゲート絶縁膜上の前記半導体層に対応する位置に形成され、供給された電圧に応じて前記半導体層内のキャリアを前記上部ゲート絶縁膜のトラップ領域にトラップさせる上部ゲート電極とを含むメモリ素子と、前記メモリ素子のドレイン電極またはソース電極に接続され、前記下部ゲート電極にデータの読み出しに対応した電圧が供給されたときに、前記半導体層に形成されるチャネルを通じて流れる電流によって発光する発光素子とを、マトリクス状に配置された複数の画素のそれぞれに備える表示素子と、
いずれかの画素の行に対応する前記メモリ素子を選択して、データの消去及び書き込みに応じた電圧を前記下部ゲート電極に順次供給する選択手段と、
前記選択手段から前記下部ゲート電極にデータの消去及び書き込みに対応する電圧が供給されているときに、対応するメモリ素子の上部ゲート電極にデータの消去または書き込みに対応する電圧を供給して、データをメモリさせるメモリ手段と、
すべての画素の前記メモリ素子の前記下部ゲート電極に、データの読み出しに対応する電圧を供給する全選択手段と、
前記全選択手段によって前記下部ゲート電極にデータの読み出しに対応する電圧が供給されているときに、前記ドレイン電極または前記ソース電極に所定の電圧を供給することで、前記半導体層に形成されているチャネルを通じて対応する発光素子に電流を流させる発光手段と、
前記選択手段、前記メモリ手段、前記全選択手段及び前記発光手段をそれぞれ制御する制御手段と、
を備えることを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07088699A JP4161454B2 (ja) | 1999-03-16 | 1999-03-16 | 表示素子及びその駆動方法、並びに表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07088699A JP4161454B2 (ja) | 1999-03-16 | 1999-03-16 | 表示素子及びその駆動方法、並びに表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000267597A JP2000267597A (ja) | 2000-09-29 |
| JP4161454B2 true JP4161454B2 (ja) | 2008-10-08 |
Family
ID=13444472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07088699A Expired - Fee Related JP4161454B2 (ja) | 1999-03-16 | 1999-03-16 | 表示素子及びその駆動方法、並びに表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4161454B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5028723B2 (ja) * | 2001-08-16 | 2012-09-19 | 奇美電子股▲ふん▼有限公司 | 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式 |
| JP4526776B2 (ja) | 2003-04-02 | 2010-08-18 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| JP4466115B2 (ja) * | 2004-02-24 | 2010-05-26 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、及び電子機器 |
| KR20060071678A (ko) * | 2004-12-22 | 2006-06-27 | 비오이 하이디스 테크놀로지 주식회사 | 유기 전계발광 표시장치 |
| TWI330726B (en) | 2005-09-05 | 2010-09-21 | Au Optronics Corp | Display apparatus, thin-film-transistor discharge method and electrical driving method therefor |
| CN100438067C (zh) * | 2005-09-19 | 2008-11-26 | 友达光电股份有限公司 | 显示装置及其薄膜晶体管的放电方法 |
| JP5045323B2 (ja) * | 2007-09-14 | 2012-10-10 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の制御方法および電子機器 |
| CN101816032B (zh) | 2007-09-28 | 2012-12-05 | 松下电器产业株式会社 | 发光元件电路及有源矩阵型显示装置 |
| CN111312161B (zh) * | 2020-04-02 | 2021-03-16 | 武汉华星光电技术有限公司 | 像素驱动电路以及显示面板 |
-
1999
- 1999-03-16 JP JP07088699A patent/JP4161454B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000267597A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4114216B2 (ja) | 表示装置及びその駆動方法 | |
| KR101138806B1 (ko) | 소자기판 및 발광장치 | |
| US5990629A (en) | Electroluminescent display device and a driving method thereof | |
| US6587086B1 (en) | Electro-optical device | |
| JP4105702B2 (ja) | 発光表示装置及びその駆動方法 | |
| US7221333B2 (en) | Display panel with phosphorescent and fluorescent pixels | |
| JP4102368B2 (ja) | 発光表示装置及びその駆動方法 | |
| JP2001343933A (ja) | 発光装置 | |
| JP2005202209A (ja) | 表示装置、データ側駆動回路及び表示パネルの駆動方法 | |
| WO2002077958A1 (fr) | Circuit servant a alimenter un element d'emission lumineuse a matrice active | |
| JP2009116115A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
| JP4161454B2 (ja) | 表示素子及びその駆動方法、並びに表示装置 | |
| JP4880297B2 (ja) | 有機発光ダイオードの駆動システム及び駆動方法 | |
| JP3879281B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| US20060061292A1 (en) | Display device and driving method thereof | |
| JP3997636B2 (ja) | 表示装置 | |
| JP2005107233A (ja) | 表示装置及び表示パネルの駆動方法 | |
| KR20070040149A (ko) | 표시 장치 및 그 구동 방법 | |
| JP2007140276A (ja) | アクティブマトリクス型表示装置 | |
| JP2007256966A (ja) | 表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |