JP4136495B2 - 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法 - Google Patents
方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法 Download PDFInfo
- Publication number
- JP4136495B2 JP4136495B2 JP2002192593A JP2002192593A JP4136495B2 JP 4136495 B2 JP4136495 B2 JP 4136495B2 JP 2002192593 A JP2002192593 A JP 2002192593A JP 2002192593 A JP2002192593 A JP 2002192593A JP 4136495 B2 JP4136495 B2 JP 4136495B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- coupler
- directional coupler
- symbol
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013461 design Methods 0.000 title claims description 141
- 238000000034 method Methods 0.000 title claims description 111
- 238000010586 diagram Methods 0.000 claims description 300
- 238000003860 storage Methods 0.000 claims description 83
- 230000008569 process Effects 0.000 claims description 22
- 238000004088 simulation Methods 0.000 claims description 19
- 238000000605 extraction Methods 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 39
- 238000004519 manufacturing process Methods 0.000 description 26
- 238000012545 processing Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000004891 communication Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000012795 verification Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
- H01P5/185—Edge coupled lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
- H01P5/187—Broadside coupled lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0239—Signal transmission by AC coupling
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、クロストークを利用する方向性結合器を含む回路の回路図や回路レイアウト図の設計支援装置、その設計支援プログラム、及び回路の設計方法に関する。
【０００２】
【従来の技術】
複数のモジュール間でデータ転送する技術として、コンピュータ内のデータ転送等に用いられているバスシステムが知られている。このバスシステムでは、複数のモジュール間を共通のバスで接続し、このバスをデータ伝送路として各モジュール間で時分割にデータの転送を行う。このようなバスは、通常、アドレス信号用配線、データ信号用配線、制御信号用配線等で構成される。
【０００３】
バスシステムにおいて、バスおよびモジュールの接続形態としては、各モジュールを直接または抵抗を介してバスに接続する形態や、クロストークを利用して各モジュールを非接触でバスに接続する形態等が知られている。このクロストークを利用して非接触でバスに接続する形態については、特開2000-132290号公報等に記載されている。
【０００４】
クロストークを利用するにあたっては、例えば、図３５に示すように、ドライバ３５０１にドライバ信号線３５０２を接続し、レシーバ３５１１にレシーバ信号線３５１２を接続し、このドライバ信号線３５０２の一部分３５０４とレシーバ信号線３５１２の一部分３５１４とを、一定の間隔で平行に配置する。この互いに平行な部分がメイン配線３５０４及びスタブ配線３５１４で、これらの配線で方向性結合器（カプラ）３５００が構成される。このカプラ３５００には、ドライバ３５０１からの信号でクロストークが発生する。クロストーク信号には、メイン配線３５０４における信号方向に対して反対方向に生じる後方クロストークと、メイン配線３５０４の信号方向と同じ方向に生じる前方クロストークがある。図３５に示す構成では、後方クロストークがスタブ配線３５１４を介してレシーバ３５１１に送られ、前方クロストークがスタブ配線３５１４に接続されている終端抵抗器３５１３によって吸収される。また、メイン配線３５０４に接続されている終端抵抗器３５０３により、ドライバ３５０１からの信号の波形が吸収される。これにより、ドライブ信号の反射による不要なクロストークがスタブ配線３５１４に生じない。
【０００５】
一般的に、二つの通常配線間にクロストークが発生すると、このクロストークが信号ノイズとなるため、このクロストークを避けるべく、二つの配線間隔を一定以上離している。これに対して、以上の技術では、二つの配線間隔を狭めて、意図的にクロストークを発生させて、一方の配線から他方の配線へ非接触で信号を渡している。
【０００６】
ところで、クロストークを利用したバスシステムの回路図は、従来、図３６に示すように描かれる。
【０００７】
この回路図において、６１１，６１２は機能部品である。機能部品６１１には端子Ｄ１，Ｄ２，ＣＬＫが設けられており、それぞれ配線６２１，６２２，６２３が引き出されている。機能部品６１２にも同様に端子Ｄ１，Ｄ２，ＣＬＫが設けられており、それぞれ配線６４１，６４２，６４３が引き出されている。
【０００８】
同図中では、３６０１，３６０２，３６０３の部分をカプラとして形成し、Ｄ１端子同士、Ｄ２端子同士、ＣＬＫ端子同士をそれぞれ間接的に接続しようとしている。なお、同図では、カプラ部分３６０１，３６０２，３６０３を丸で囲んでいるが、これはカプラ部分の位置を理解しやすくするために便宜上描いただけで、従来の回路図では、カプラは単なる二つの配線として扱われ、カプラ部分は描かれない。
【０００９】
以上の回路図を用いて、回路レイアウト図を描く場合、従来技術では、回路図に描かれている多数の配線のうち、カプラを形成する２本の配線を改めて選び出し、この２本の配線の一部を一定の間隔で互いに平行になるように配置して、図３７に示すような回路レイアウト図を作成する。なお、同図は、図３６におけるカプラ部分３６０１，３６０２，３６０３のレイアウト図である。
【００１０】
【発明が解決しようとする課題】
しかしながら、以上の従来技術では、回路図中、カプラは単なる配線としてしか扱われていないために、つまり、カプラとして描かれていないために、この回路図を参照して回路レイアウト図を描く場合、回路図に示されている多数の配線のうちから、改めて、カプラを形成する２本の配線を選び出す必要がある上に、回路図と回路レイアウト図との対応関係の認識に手間がかかってしまう。
【００１１】
特に、バス配線でクロストークを利用する場合、カプラの数は、「バス幅」と「機能部品数」の積となり、例えば、バス幅が６４、機能部品数が９の場合、カプラ数は５１２個にもなる。このため、回路図と回路レイアウト図との対応関係の認識には多大の労力を必要とする。
【００１２】
また、通常、一旦、回路レイアウト図が完成すると、設計支援装置で多数の配線相互の間隔をチェックし、配線ルール違反が見つかると、改めて配線レイアウトをし直している。この場合、図３７に示すように、回路レイアウト図中にカプラ８００が存在すると、カプラ８００を形成する２本の配線間隔３７０１が配線ルール違反となってしまうため、設計支援装置を用いないで、目視でチェックを行おうとすると、その労力たるや非常に膨大なものになる上に、カプラを構成しない２本の配線間隔３７０２が狭く、両配線間にクロストークが発生するような場合でも、これを見逃してしまう虞もある。
【００１３】
すなわち、従来技術では、カプラを含む回路のレイアウト図の作成に多大な労力がかかってしまうという問題点がある。
【００１４】
本出願は、このような従来技術の問題点に着目し、カプラを含む回路のレイアウト図の設計工数を減らすことができる、回路図及びレイアウト図の設計支援装置、この装置を含むシステム、設計支援のためにコンピュータを動作させる設計支援プログラム及び設計方法に係る発明を提供することを目的とする。
【００１５】
【課題を解決するための手段】
前記目的を達成するための第一の設計支援装置は、
信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路に関して、部品相互の結線を示す回路図の設計支援装置において、
前記方向性結合器を含む各種部品の、部品ごとに予め定めたシンボルが記憶されているシンボル記憶手段と、
前記シンボル記憶手段に記憶されている各種シンボルのうち、いずれのシンボルを配置するかを受け付けると共に、該シンボルの配置位置を受け付けて、該シンボルを受け付けた配置位置に配置するシンボル配置手段と、
前記シンボル配置手段で配置されたシンボル、及び該シンボルの配置位置を記憶する回路図情報記憶手段と、
前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付手段と、
前記シンボル配置手段で配置され又は配置される前記方向性結合器のシンボルと関係付けて、前記属性情報受付手段で受け付けた前記結合器属性情報を記憶する属性情報記憶手段と、
を備えていることを特徴とするものである。
【００１６】
また、前記目的を達成するための第二の設計支援装置は、
信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路に関して、部品の配置、及び部品相互の結線の配置を示す回路レイアウト図の設計支援装置において、
前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付手段と、
前記属性情報受付手段で受け付けた前記結合器属性情報に少なくとも基づいて、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を、前記方向性結合器として配置する部品配置手段と、
二つの配線相互間の間隔を予め定められたルールに従ってチェックする配線間隔チェック手段と、
前記配線間隔チェック手段によるチェック対象を受け付け、受け付けたチェック対象内に、前記方向性結合器が存在するか否かを判定し、該方向性結合器が存在する場合には、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分の相互間隔に関して前記配線間隔チェック手段のチェック対象から外す一方で、該第一の信号線の部分及び該第二の信号線の部分を一つの方向性結合器として該配線間隔チェック手段のチェック対象とするチェック対象抽出手段と、
を備えていることを特徴とする設計支援装置。
【００１７】
ここで、第二の設計支援装置において、
前記方向性結合器を含む複数の部品がシンボルで示されていると共に、部品相互の結線が示されている回路図の情報を受け付ける回路図情報受付手段を備え、前記部品配置手段は、前記回路図情報受付手段が受け付けた前記回路図情報中のシンボルに関しての配置を受け付けると、前記属性情報受付手段が受け付けた前記結合器属性に基づいて、該シンボルが前記方向性結合器であるか否かを判断し、該シンボルが該方向性結合器であると判断すると、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を配置することを特徴とするものであってもよい。
【００１８】
前記目的を達成するための設計支援システムは、
前記第一の設計支援装置と、前記第二の設計支援装置とを備え、
前記第二の設計支援装置は、前記第一の設計支援装置により作成された前記回路図を受け取って、該回路図に基づいて、前記レイアウト図を作成する、ことを特徴とするものである。
【００１９】
ここで、この設計支援システムは、さらに、前記レイアウト図の情報に基づいて、回路製造データを作成する製造データ作成装置を備えていてもよい。
【００２０】
前記目的を達成するための第一の設計支援プログラムは、
信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路に関して、部品相互の結線を示す回路図の設計支援をコンピュータに実行させるための設計支援プログラムにおいて、
前記コンピュータの第一の記憶領域には、前記方向性結合器を含む各種部品の、部品ごとに予め定めたシンボルの形状に関するシンボルデータが予め記憶されており、
前記コンピュータの入力手段により、前記第一の記憶領域に記憶されている各種シンボルデータのうち、いずれのシンボルを配置するかの指示を受け付けると共に、該シンボルの配置位置を受け付けるシンボル配置受付手順と、
前記シンボル配置受付手順で指示された前記シンボルを、該シンボル配置受付手順で受け付けた前記配置位置に配置するシンボル配置手順と、
前記シンボル配置手順で配置されたシンボル、及び該シンボルの配置位置を前記コンピュータの第二の記憶領域に記憶する回路図情報記憶手順と、
前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付手順と、
前記シンボル配置手順で配置され又は配置される前記方向性結合器のシンボルと関係付けて、前記属性情報受付手順で受け付けた前記結合器属性情報を前記コンピュータの第三の記憶領域に記憶する属性情報記憶手順と、
を前記コンピュータに実行させることを特徴とするものである。
【００２１】
前記目的を達成するための第二の設計支援プログラムは、
信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路に関して、部品の配置、及び部品相互の結線の配置を示すレイアウト図の設計支援をコンピュータに実行させるための設計支援プログラムにおいて、
前記コンピュータの入力手段により、前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付手順と、
前記属性情報受付手順で受け付けた前記結合器属性情報に少なくとも基づいて、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を、前記方向性結合器として配置する部品配置手順と、
二つの配線相互間の間隔を予め定められたルールに従ってチェックする配線間隔チェック手順と、
前記入力手段により、前記配線間隔チェック手順によるチェック対象を受け付けるチェック対象受付手順と、
前記チェック対象受付手順で受け付けたチェック対象内に、前記方向性結合器が存在するか否かを判定し、該方向性結合器が存在する場合には、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分の相互間隔に関して前記配線間隔チェック手順でのチェック対象から外す一方で、該第一の信号線の部分及び該第二の信号線の部分を一つの方向性結合器として該配線間隔チェック手段でのチェック対象とするチェック対象抽出手順と、
を前記コンピュータに実行させることを特徴とするものである。
【００２２】
ここで、前記第二の設計支援プログラムにおいて、
前記属性情報受付手順は、前記結合器情報として、前記方向性結合器の識別情報を含む結合器属性情報を受け付け、
前記チェック対象抽出手順は、前記結合器属性情報の前記識別情報に基づいて、前記チェック対象内に、前記方向性結合器が存在するか否かを判定する、ことを特徴とするものであってもよい。
【００２３】
また、前記第二の設計支援プログラムにおいて、
前記方向性結合器を含む複数の部品がシンボルで示されていると共に、部品相互の結線が示されている回路図の情報を受け付ける回路図情報受付手順を前記コンピュータに実行させ、
前記部品配置手順では、前記回路図情報受付手順で受け付けた前記回路図情報中のシンボルに関しての配置を受け付けると、前記属性情報受付手順で受け付けた前記結合器属性に基づいて、該シンボルが前記方向性結合器であるか否かを判断し、該シンボルが該方向性結合器であると判断すると、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を配置する、ことを特徴とするものであってもよい。
【００２４】
また、前記第二の設計支援プログラムにおいて、
前記属性情報受付手順で受け付けた前記結合器属性情報として、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分がいずれも直線で曲がっている部分を有してはいけない旨の情報が存在する場合、前記部品配置手順では、該第一の信号線の部分及び該第二の信号線の部分を配置する過程で、他の部品の存在で該第一の信号線の部分及び該第二の信号線の部分を迂回させる必要が生じても、該第一の信号線の部分及び該第二の信号線の部分を迂回させずに、該他の部品を移動させて、該第一の信号線の部分及び該第二の信号線の部分の直線性を維持する、ことを特徴とするものであってもよい。
【００２５】
さらに、前記第二の設計支援プログラムにおいて、
前記属性情報受付手順で受け付けた前記結合器属性情報として、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分が、回路基板の一方の面から他方の面の方向に重なり合わせる旨の情報が存在する場合、前記部品配置手順では、該第一の信号線の部分及び該第二の信号線の部分を前記方向で重なり合うように配置する、ことを特徴とするものであってもよい。
【００２６】
前記目的を達成するための設計方法は、
信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路の設計方法において、
コンピュータの第一の記憶領域には、前記方向性結合器を含む各種部品の、部品ごとに予め定めたシンボルの形状に関するシンボルデータが予め記憶されており、
前記コンピュータの入力手段により、前記第一の記憶領域に記憶されている各種シンボルデータのうち、いずれのシンボルを配置するかの指示を受け付けると共に、該シンボルの配置位置を受け付けるシンボル配置受付工程と、
前記シンボル配置受付工程で指示された前記シンボルを、該シンボルは位置受付工程で受け付けた前記配置位置に配置して、回路図を作成する回路図作成工程と、
前記回路図作成工程で配置されたシンボル、及び該シンボルの配置位置を前記コンピュータの第二の記憶領域に記憶する回路図情報記憶工程と、
前記入力手段により、前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付工程と、
前記シンボル配置工程で配置され又は配置される前記方向性結合器のシンボルと関係付けて、前記属性情報受付工程で受け付けた前記結合器属性情報を前記コンピュータの第三の記憶領域に記憶する属性情報記憶工程と、
レイアウト図に配置する部品が前記回路図中のシンボルが前記方向性結合器のシンボルであるか否かを判断し、該方向性結合器のシンボルである場合には、前記第第三の記憶領域に記憶されている前記結合器属性情報に少なくとも基づいて、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を、前記方向性結合器として配置する部品配置工程と、
二つの配線相互間の間隔を予め定められたルールに従ってチェックする配線間隔チェック工程と、
前記配線間隔チェック工程でのチェック対象を受け付けるチェック対象受付工程と、
前記チェック対象受付工程で受け付けたチェック対象内に、前記方向性結合器が存在するか否かを判定し、該方向性結合器が存在する場合には、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分の相互間隔に関して前記配線間隔チェック工程でのチェック対象から外す一方で、該第一の信号線の部分及び該第二の信号線の部分を一つの方向性結合器として該配線間隔チェック工程でのチェック対象とするチェック対象抽出工程と、
を前記コンピュータが実行することを特徴とするものである。
【００２７】
前記目的を達成するための第二の設計方法は、
信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路を、コンピュータを利用して設計する設計方法において、
前記方向性結合器が前記クロストーク信号を発生する条件で定められた、該方向性結合器の情報を記憶しておき、
レイアウト図中に、前記方向性結合器の配置指示を受け付けると、前記方向性結合器の情報に基づいて、該方向性結合器を形成する前記第一の信号線の部分と前記第二の信号線の部分とを配置する、ことを特徴とするものである。
【００２８】
ここで、前記方向性結合器の情報には、当該方向性結合器を識別する識別情報と、方向性結合器を形成する第一の信号線の部分及び第二の信号線の部分の長さと、及び方向性結合器を形成する第一の信号線の部分と第二の信号線の部分との間隔と、を含むことが好ましい。この場合、前記間隔は、第一の信号線の部分と第二の信号線の部分との間に、前記クロストーク信号が発生する間隔の最大値であってもよい。なお、この間隔は、最大値を超えない範囲で、適宜変更してもよい。
【００２９】
以上の設計支援に係る発明で設計された回路基板は、
信号を出力するドライバと、該ドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信する複数のレシーバと、複数のの該レシーバにそれぞれ接続された第二の信号線と、これらが設けられる基板本体と、を備え、
複数の前記第二の信号線の部分であるスタブ配線と前記第一の信号線の部分であるメイン配線とが互いに平行に配されて、複数の方向性結合器を成している回路基板において、
複数の前記方向性結合器は、該方向性結合器を形成する前記メイン配線及び前記スタブ配線は、いずれも直線で且つ互いに平行であることを特徴とするものである。
【００３０】
ここで、前記回路基板は、３以上の前記レシーバと、該レシーバの数量と同数の方向性結合器とを備え、複数の前記方向性結合器を形成する、それぞれの前記メイン配線及び前記スタブ配線は、いずれも同一方向に伸びており、
３以上の前記レシーバは、前記メイン配線及び前記スタブ配線が伸びている方向に並んでおり、隣り合うレシーバ相互間隔として、該メイン配線及び該スタブ配線の長さよりも長い間隔の箇所と、該メイン配線及び該スタブ配線の長さよりも短い間隔の箇所とが存在し、
複数の前記方向性結合器は、いずれも、前記長い間隔の一以上の箇所内に配置されている、ことを特徴とするものであってもよい。
【００３１】
この場合、複数の前記方向性結合器を形成する、それぞれの前記メイン配線及び前記スタブ配線は、前記基板本体の一方の面から他方の面の方向において、重なり合っている、ことが好ましい。このような回路基板は、前記基板本体としては、内層基材を有し、前記方向性結合器を形成する前記メイン配線は、前記内層基材の一方の面に配置され、該方向性結合器を形成する前記スタブ配線は、該内層基材の他方の面に配置されている、ことが好ましい。
【００３２】
【発明の実施の形態】
以下、本発明に係る設計支援システムの一実施形態について説明する。
【００３３】
本実施形態の設計支援システムは、図１９に示すように、部品相互の結線内容を示す回路図の設計を支援する回路図設計支援装置１９００と、この回路図に基づくレイアウト図の設計を支援するレイアウト図設計支援装置１９２０と、このレイアウト図に基づく回路製造データを作成する回路製造データ作成装置１９４０と、を備えている。
【００３４】
回路図設計支援装置１９００は、支援装置本体１９０１と、表示装置１９１１と、設計者の指示等を受け付ける入力装置（受付手段）１９１２と、印刷装置１９１３とを備えている。支援装置本体１９０１は、各種部品のシンボルが記憶されている部品シンボル記憶部１９０４と、回路図情報が記憶される回路図情報記憶部１９０５と、カプラの属性としてのカプラ長（平行信号線長）やカプラ間隔（信号線間隔）等のカプラ情報や基板の層構成情報が記憶されるカプラ・層情報記憶部１９０６と、入力装置１９１２で受け付けた指示内容に応じて部品シンボルを配置すると共に部品シンボル相互間を結線する回路図エディタ（シンボル配置手段、配線配置手段）１９０２と、一旦作成した回路図が示す回路を動作させたときの状態を仮想的に実行する簡易回路シミュレータ１９０３と、カプラ長を設定するカプラ長設定部（信号線長設定手段）１９０７と、レイアウト図設計支援装置１９２０との間でデータを受送信するための通信部１９０８と、を有している。
【００３５】
また、レイアウト図設計支援装置１９２０は、支援装置本体１９２１と、表示装置１９３１と、設計者の指示等を受け付ける入力装置（受付手段）１９３２と、印刷装置１９３３とを備えている。支援装置本体１９２１は、回路図設定支援装置１９００からの回路図情報が記憶される回路図情報記憶部１９２４と、レイアウト図情報が記憶されるレイアウト図情報記憶部１９２５と、配線レイアウトのための配線ルール情報が記憶されている配線ルール情報記憶部１９２６と、カプラ情報や層構成情報が記憶されるカプラ・層情報記憶部１９２７と、入力装置１９３２で受け付けた指示内容に応じて部品を配置すると共に部品相互間の配線を配置するレイアウト図エディタ（部品配置手段、配線間隔チェック手段）１９２２と、一旦作成したレイアウト図が示す回路を動作させたときの状態を仮想的に実行する詳細回路シミュレータ１９２３と、カプラ長を設定するカプラ長設定部（信号線長設定手段）１９２８と、回路図設計支援装置１９００や回路製造データ作成装置１９４０との間でデータを受送信するための通信部（受付手段）１９２９と、を有している。
【００３６】
レイアウト図エディタ１９２２は、実際に部品を配置すると共に部品相互間の配線を配置してレイアウト図を作成するレイアウト部（部品配置手段）１９３５と、このレイアウト部１９３５で作成された路レイアウト図中の多数の配線の相互間隔をチェックする配線チェック部１９３６と、を有している。この配線チェック部１９３６は、チェック対象となる配線を抽出する対象抽出部（チェック対象抽出手段）１９３７と、対象抽出部１９３７で抽出された配線に対して実際に配線チェックする配線チェッカー（配線間隔チェック手段）１９３８とを有している。
【００３７】
回路製造データ作成装置１９４０は、データ作成装置本体１９４１と、表示装置１９５１と、入力装置１９５２と、印刷装置１９５３と、を備えている。データ作成装置本体１９４１は、回路製造データを記憶する回路製造データ記憶部１９４３と、レイアウト図に基づいて回路製造データを作成する製造データエディタ１９４２と、レイアウト図設計支援装置１９２０との間でデータを送受信するための通信部１９４４と、を有している。
【００３８】
回路図設計支援装置１９００の本体１９０１は、図２０に示すように、ハードウェア的には、処理装置２０１０と記憶装置２０２０とを備えている。処理装置２０１０は、各種プログラムや各種データを一時的に記憶しておく主記憶装置２０１１と、各種プログラムを実行する演算装置２０１２と、演算装置２０１２の指示に従って表示装置等１９１１，１９１２，１９１３や記憶装置２０２０を制御する制御装置２０１３と、他の装置との間でデータを送受信するための通信装置２０１４とを有している。また、記憶装置２０２０は、部品シンボル情報ファイル２０２１と、回路図情報ファイル２０２２と、カプラ・層情報ファイル２０２３と、回路図エディタプログラムファイル２０２４と、簡易シミュレータプログラムファイル２０２５と、カプラ長設定プログラムファイル２０２６と、を有する。
【００３９】
図１９における回路図エディタ１９０２は、記憶装置２０２０の回路図エディタプログラムファイル２０２４に記憶されている回路図エディタプログラムを処理装置２０１０の演算装置２０１２が実行することで機能することになる。同様に、図１９における簡易シミュレータ１９０２、カプラ長設定部１９０７も、それぞれ、記憶装置２０２０の簡易シミュレータプログラムファイル２０２５に記憶されている簡易シミュレータプログラム、カプラ長設定プログラムファイル２０２６に記憶されているカプラ長設定プログラムを処理装置２０１０の演算装置２０１２が実行することで機能することになる。また、図１９における部品シンボル記憶部１９０１、回路図情報記憶部１９０５、カプラ・層情報記憶部１９０６、通信部１９０８は、それぞれ、部品シンボル情報ファイル２０２１、回路図情報ファイル２０２２、カプラ・層情報ファイル２０２３、通信装置２０１４を有して構成されている。なお、部品シンボル情報、回路図エディタプログラム、簡易シミュレータプログラム、カプラ長設定プログラムは、記憶媒体に記憶されている設計支援ツールを入力装置１９１２で取り込むことで、記憶装置２０２０内に登録することができる。
【００４０】
また、レイアウト図設計支援装置１９２０の本体１９２１や回路製造データ作成装置１９４０の本体１９４１も、ハードウェア的には、以上の回路図設計支援装置１９００の本体１９０１と同様に、処理装置と記憶装置とを備えている。図１９に示すレイアウト図設計支援装置１９２０のレイアウト図エディタ１９２２、詳細シミュレータ１９２３、カプラ長設定部１９２８、同じく図１９に示す回路製造データ作成装置１９４０の製造データエディタ１９４２は、いずれも、記憶装置に記憶されている対応プログラムを処理装置の演算装置が実行することで機能する。これらのプログラムは、回路図設計支援装置１９００の場合と同様、記憶媒体に記憶されている設計支援ツールを入力装置で取り込むことで、記憶装置に内に登録することができる。
【００４１】
なお、以上で説明した設計支援システムでは、回路図設計支援装置１９００が回路図エディタ１９０２や簡易シミュレータ１９０３等を有し、レイアウト図設計支援装置１９２０がレイアウト図エディタ１９２２や詳細シミュレータ１９２３等を有しているが、本発明はこれに限定されるものではなく、各機能１９０２，１９０３，１９０７，１９２２，１９２３，１９２８毎に独立した装置を構成するようにしてもよいし、各機能を適宜組み合わせて、組み合わせた機能群毎に独立した装置を構成するようにしてもよい。また、ここでは、回路図設計支援装置１９００にも、レイアウト図設計支援装置１９２０にも、カプラ長設定部１９０７，１９２８を設けたが、これはいずれか一方の装置のみでもよい。
【００４２】
以上で説明した回路図設計支援装置１９００の部品シンボル記憶部１９０２には、抵抗やコンデンサやカプラや各種素子のシンボルが記憶されている。
【００４３】
カプラのシンボルとしては、例えば、図１に示すカプラシンボル１００がある。
【００４４】
同図中、１０１はカプラシンボル１００に付加される部品番号である。カプラシンボル１００には、４つの端子１０２，１０３，１０４，１０５が設けられている。端子１０２，１０３は１本の配線で結線されている。また、端子１０４，１０５も１本の配線で結線されている。このカプラシンボル１００では、前者の配線と後者の配線とが、カプラとして非接触で結合されていることを示す。
【００４５】
図２は、図１に示すカプラシンボル１００がレイアウト図エディタ１９２２でレイアウトされた例である。
【００４６】
レイアウトされたカプラ２００は、配線間隔Ｄｃで、長さＬｃの２本の平行配線である。カプラを構成している２本の配線には、それぞれの配線の始点および終点を示す情報を持つ。この情報は、ポインタＰ１、Ｐ２、Ｐ３、Ｐ４である。このポインタは、図１の端子１０２，１０３，１０４，１０５にそれぞれ対応する。ポインタ１０２，１０３，１０４，１０５からは、それぞれ配線２０２，２０３，２０４，２０５が引き出されている。同図では示していないが、配線２０２，２０３，２０４，２０５は、別の部品又は回路に接続されている。
【００４７】
図３は、カプラ情報（カプラ属性情報）３０１の内容を示している。このカプラ情報３０１とは、回路図設計支援装置１９００及びレイアウト図設計支援装置１９２０のカプラ・層情報記憶部１９０６，１９２７に記憶される情報であって、レイアウト図エディタ１９２２がカプラシンボルからカプラレイアウト図を作成する際やカプラの動作をシミュレートする際等に使用する情報である。このカプラ情報３０１は、入力装置１９１２，１９３２から回路図エディタ１９０２又はレイアウト図エディタ１９２２を介して、カプラ・層情報記憶部１９０６，１９２７に登録することができる。また、このカプラ情報３０１は、入力装置１９１２，１９３２から回路図エディタ１９０２又はレイアウト図エディタ１９２２に指示を与えることにより、表示装置１９１１，１９３１で表示することができる。
【００４８】
カプラ情報３０１には、部品番号Ｘ、メイン配線開始座標Ｐ１、スタブ配線開始座標Ｐ２、カプラ長Ｌｃ、カプラ間隔Ｄｃ、メイン配線幅ｗｍ、スタブ配線幅ｗｓ、終端抵抗部品名ＲＴＴ、終端電源名ＶＴＴ、カプラの変形を認めるか否か等の項目が含まれている。このカプラ情報３０１は、レイアウト上のカプラ１つに付き、１つ存在する。
【００４９】
カプラ情報３０１の部品番号Ｘは、図１のカプラシンボル１００の部品番号１０１と対応している。この部品番号により、回路図エディタ１９０２とレイアウト図エディタ１９２２は、カプラを一つの部品として認識すると共に、同一部品番号のカプラは同一部品であると認識する。このため、回路図とレイアウト図との対応関係が極めて明確になり、ユーザーの設計工数を削減することができる。
【００５０】
カプラ情報３０１の開始座標Ｐ１,Ｐ２は、レイアウト図エディタ１９２２の動作時に、ユーザーがカプラ２００を構成するメイン配線またはスタブ配線をレイアウト図画面上に配置することで、自動的に設定される。また、逆に、レイアウト図エディタ１９２２の動作時に、ユーザが開始座標Ｐ１,Ｐ２を設定すると共に、カプラ長Ｌｃとカプラ間隔Ｄｃも設定すると、これらのカプラ情報３０１を基に、カプラ２００を構成するメイン配線またはスタブ配線が自動的に配置される。このように、カプラを構成するメイン配線とスタブ配線を、カプラ長Ｌｃおよびカプラ間隔Ｄｃを用いて関連付けることで、座標設定の手間等、配線レイアウト作業の工数を削減することが可能となる。
【００５１】
図４は、他のカプラシンボルの例である。同図のカプラシンボル４００と図１のカプラシンボル１００との相違点は、図１における端子１０５が省略されている点である。これは、端子１０５には、基本的に決まって終端抵抗が接続されるため、シンボルとして端子１０５が省略されていても、実害がないからである。
【００５２】
図５は、さらに他のカプラシンボルの例である。同図のカプラシンボルは、図１のカプラシンボル１００の端子１０５に終端抵抗５０１を接続し、さらにこの終端抵抗５０１に終端電源ＶＴＴを接続したものである。すなわち、同図のカプラシンボルは、図１におけるカプラシンボル１００で省略していた終点抵抗及び終端電源を追加したものである。なお、図３における終端抵抗名及び終端電源名は、それぞれ、以上の終端抵抗５０１の名称、終端電源ＶＴＴの名称である。このように、カプラシンボルに終端抵抗名及び終端電源名を付した場合には、カプラ情報３０１として、終端抵抗部品名ＲＴＴと終端電源名ＶＴＴの項目を省略することができる。逆に、図１や図４のカプラシンボル１００，４００のように、シンボル中に終端抵抗及び終端電源を省略した場合には、図３に示すように、カプラ情報３０１として、これらの情報が必要になる。
【００５３】
図６は、回路図エディタ１９０２で作成された回路図の例である。同図に示す回路図には、機能部品６１１,６１２が設けられている。各機能部品６１１，６１２は、端子Ｄ１，Ｄ２，ＣＬＫを持つ。端子Ｄ１と端子Ｄ２はバス配線端子で、端子ＣＬＫはクロック配線端子である。機能部品６１１と機能部品６１２とは、カプラによって接続されている。この回路図でカプラは、図４のカプラシンボル４００で示されている。機能部品６１１の端子Ｄ１には、バス配線６２１、バス配線６３１、抵抗６５１が接続され、機能部品６１１の端子Ｄ２には、バス配線６２２、バス配線６３２、抵抗６５２が接続され、機能部品６１１の端子ＣＬＫには、バス配線６２３、バス配線６３３、抵抗６５３が接続されている。また、機能部品６１２の端子ｄ１には配線６４１が接続され、機能部品６１２の端子ｄ２には配線６４２が接続され、機能部品６１２の端子ｃｌｋには配線６４３が接続されている。
【００５４】
図７は、回路図エディタ１９０２で作成された他の回路図の例で、回路としては図６の回路図が示す回路と等価である。図７の回路図では、図６の機能部品６１１，６１２の端子Ｄ１，Ｄ２を一つのバス配線端子Ｄで示し、これに伴い、図６のバス配線６２１，６２２、カプラシンボル４００，４００、バス配線６３１，６３２、バス配線６４１，６４２を、それぞれ、一つのバス配線７２１、一つのカプラシンボル７００、一つのバス配線７３１、バス配線７４１で示している。同図のカプラシンボル７００は、以上で述べたように、本来、二つのカプラであるが、二つのカプラの仕様が同じであるため、このカプラシンボル７００に対するカプラ情報は、一つである。但し、このカプラ情報には、同仕様のカプラが二つである旨の情報が含まれている。この場合、さらに、二つのカプラの相互間隔の情報もカプラ情報に含めるともよい。
【００５５】
図８は、図６又は図７の回路図を元にレイアウト図エディタ１９２２で作成したカプラ回りのレイアウト図の例である。
【００５６】
このレイアウト図では、図６のカプラシンボル４００で示す三つのカプラＸ１，Ｘ２，Ｘ３を、上から順に配置している。端子８０１，８１１は、それぞれ、図６の機能部品６１１，６１２の端子Ｄ１，ｄ１に対応し、端子８２１，８３１は、それぞれ、図６の機能部品６１１，６１２の端子Ｄ２，ｄ２に対応し、端子８４１，８５１は、それぞれ、図６の機能部品６１１，６１２の端子ＣＬＫ，ｃｌｋに対応する。
【００５７】
レイアウト図エディタ１９２２の動作中、ユーザがカプラＸ１のメイン配線開始座標Ｐ１を与えると、機能部品６１１の端子Ｄ１を示す端子８０１とカプラ８００との間隔Ｌｍ１が決まるため、端子８０１の座標が既に定まっていれば、端子８０１とカプラ８００と間にバス配線８０２が配置される。同様に、ユーザがカプラＸ１のスタブ配線開始座標Ｐ２を与えると、機能部品６１２の端子ｄ１を示す端子８１１とカプラ８００との間隔Ｌｓ１が決まるため、端子８１１とカプラ８００と間に配線８１２が配置される。
【００５８】
バス配線は、対応する他のバス配線と同じ長さにする必要がある。このため、レイアウト図エディタ１９２２は、機能部品６１１の各端子８０１，８２１，８４１から対応カプラまでの間隔Ｌｍ１，Ｌｍ２，Ｌｍ３は相互に同じで、機能部品６１２の各端子８１１，８３１，８５１から対応カプラまでの間隔Ｌｓ１，Ｌｓ２，Ｌｓ３も相互に同じであるとして取り扱う。この結果、レイアウト図エディタ１９２２は、ユーザがカプラＸ１の開始座標Ｐ１，Ｐ２を与えた時点で、機能部品６１１，６１２の端子Ｄ２，ｄ２を示す端子８２１，８３１との関係において、カプラＸ２の開始座標Ｐ２１，Ｐ２２を定め、さらに機能部品６１１，６１２の端子ＣＬＫ，ｃｌｋを示す端子８４１，８５１との関係において、カプラＸ３の開始座標Ｐ３１，Ｐ３２を定める。従って、ユーザがカプラＸ１のメイン配線開始座標Ｐ１，Ｐ２を与えた後、各バス配線８０２，８１２，８２２，８３２，８４２，８５２の配置を指示するだけで、別途、配線終端座標等を与えなくても、各バス配線は自動的に配置される。
【００５９】
また、各カプラの終端側の各バス配線８０３も、カプラ８００から終端抵抗等の端子８０４までの間隔を相互に等しくする必要があるので、レイアウト図エディタ１９２２は、以上のバス配線と同様に、配置する。
【００６０】
従って、本実施形態では、バス配線を構成する各配線長さを簡単に揃えることができる。これにより、機能部品間のスキューを抑えることができ、実際のプリント配線基板の高速化と、設計工数の削減の両立を図ることができる。
【００６１】
ところで、配線レイアウト上、他の部品との関係等で、各バス配線の長さを正確に同じにすることは困難なことが度々ある。そのため、レイアウト図エディタ１９２２には、各バス配線の長さに許容範囲が設けられており、例えば、配線長Ｌｍ１の２０パーセント以内という配線ルールが設けられている。そして、レイアウト図エディタ１９２２は、あるバス配線８０２に対して、他のバス配線８２２の長さを同じにできないときには、この許容範囲内で、他のバス配線８２２の長さを短く又は長くする。
【００６２】
次に、カプラ２００のカプラ長を変更する手順について説明する。
【００６３】
まず、図９に基づいて、カプラ長Ｌｃ’をＬｃに短くする場合の手順について説明する。
【００６４】
カプラ長を短くする場合、機能部品側の座標Ｐ１,Ｐ２の座標は固定として、座標Ｐ３,Ｐ４をカプラ長に合わせて移動する。これは、座標Ｐ１,Ｐ２の位置は、機能部品とカプラとの間の配線距離に影響し、Ｐ１,Ｐ２側を移動すると、機能部品間の信号伝搬時間が変わってしまうためである。
【００６５】
座標Ｐ３は、配線２０３の延長線上を移動する。また、座標Ｐ４は、カプラ間隔Ｄｃを確保するため、線分Ｐ１−Ｐ３に対して線分Ｐ２−Ｐ４が平行になるように移動する。Ｐ３,Ｐ４の移動後、配線２０３の開始座標をＰ３’からＰ３に移動して、新たに配線２０３を配置し、配線２０５の開始座標をＰ４’からＰ４に移動して、新たに配線２０５を配置する。
【００６６】
次に、図１０に基づいて、カプラ長Ｌｃ’をＬｃに長くする場合の手順について説明する。
【００６７】
カプラ長Ｌｃ’を長くする場合、前述の短くする場合と同様に、機能部品側の座標Ｐ１,Ｐ２の座標を固定して、座標Ｐ３,Ｐ４をカプラ長Ｌｃに合わせて移動する。
【００６８】
座標Ｐ３は、配線２０３上を移動する。また、座標Ｐ４は、カプラ間隔Ｄｃを確保するため、線分Ｐ１−Ｐ３に対して線分Ｐ２−Ｐ４が平行になるように移動する。Ｐ３,Ｐ４の移動後、配線２０３の開始座標をＰ３’からＰ３に移動して、新たに配線２０３を配置し、配線２０５の開始座標をＰ４’からＰ４に移動して、新たに配線２０５を配置する。
【００６９】
次に、カプラ長変更時のレイアウト図エディタ１９２２の動作について、図１１のフローチャートに従って説明する。
【００７０】
レイアウト図エディタ１９２２は、変更後カプラ長Ｌｃを受け付けると、この変更後カプラ長Ｌｃをカプラ・層情報記憶部１９２７に仮登録すると共に、現状のレイアウト図に示されているカプラ長Ｌｃ’を調べる（ステップ１１０１）。現状のカプラ長Ｌｃ’を調べる際には、対象カプラの開始座標Ｐ１と終端座標Ｐ２を調べるか、又はカプラ・層情報記憶部１９２７のカプラ情報３０１として既に登録されているカプラ長Ｌｃ’を抽出する。
【００７１】
続いて、変更後カプラ長Ｌｃ’は現状のカプラ長Ｌｃよりも長いか否かを判定し（ステップ１１０２）、変更後カプラ長Ｌｃ’が現状のカプラ長Ｌｃよりも長いと判定した際には、伸ばすスタブ配線上に別の配線等が存在するか否かを判断する（ステップ１１０３）。伸ばすスタブ配線上に別の配線等が存在しないと判断した場合には、前述したように、メイン配線の開始座標Ｐ１を基準に、メイン配線の終端座標Ｐ３をメイン配線に沿って（Ｌｃ−Ｌｃ’）だけ移動し、続いて、メイン配線の終端座標Ｐ３を基準に、スタブ配線の終端座標Ｐ４を移動して、スタブ配線を配線し直す（ステップ１１０４）。その後、仮登録されていた変更後カプラ長Ｌｃをカプラ・層情報記憶部１９２７に本登録する。また、ステップ１１０３で、伸ばすスタブ配線上に別の配線等が存在すると判断した場合には、配置不可の警告を表示装置１９３３に表示させる（ステップ１１０５）。その後、カプラ・層情報記憶部１９２７に仮登録されていた変更後カプラ長Ｌｃを消去する。
【００７２】
ステップ１１０２で、変更後カプラ長Ｌｃ’は現状のカプラ長Ｌｃよりも長くないと判定した場合には、変更後カプラ長Ｌｃ’は現状のカプラ長Ｌｃよりも短いか否かを判定する（ステップ１１０６）。変更後カプラ長Ｌｃ’は現状のカプラ長Ｌｃよりも短くないと判定した場合には、つまり、変更後カプラ長Ｌｃ’は現状のカプラ長Ｌｃと等しいと判定した場合には、そのまま、このカプラ長変更処理ルーチンを終了する。また、変更後カプラ長Ｌｃ’が現状のカプラ長Ｌｃよりも短いと判定した場合には、縮めるスタブ配線上に別の配線等が存在するか否かを判断する（ステップ１１０７）。縮めるスタブ配線上に別の配線等が存在しないと判断した場合には、前述したように、メイン配線の開始座標Ｐ１を基準に、メイン配線の終端座標Ｐ３をメイン配線に沿って（Ｌｃ’−Ｌｃ）だけ移動し、続いて、メイン配線の終端座標Ｐ３を基準に、スタブ配線の終端座標Ｐ４を移動して、スタブ配線を配線し直す（ステップ１１０８）。また、ステップ１１０７で、縮めるスタブ配線上に別の配線等が存在すると判断した場合には、配置不可の警告を表示装置１９３３に表示させる（ステップ１１０５）。
【００７３】
以上のように、カプラ長変更の際には、変更後のカプラ長を与えるだけで、変更後カプラ長で、カプラを構成するメイン配線及びスタブ配線が配置されるので、配線レイアウト修正の作業工数を減らすことができる。
【００７４】
次に、カプラ長の求め方について説明する。
【００７５】
カプラ長を求めるためには、カプラ・層情報記憶部１９０６，１９２７に記憶されているカプラ情報３０１（図３）のうちのカプラ間隔Ｄｃ、メイン配線幅ｗｍ、スタブ配線幅ｗｓの他に、図１２に示すように、電源層１２０３，１２０４の厚さｄ１,ｄ５、絶縁層１２０５，１２０６の厚さｄ２,ｄ４、メイン配線１２０１及びスタブ配線１２０２の層ｄ３も必要である。そのため、これらの値は、カプラ情報３０１と同様に、カプラ・層情報記憶部１９０６，１９２７に層構成情報１３０１（図１３）として記憶されている。なお、この層構成情報１３０１も、カプラ情報３０１と同様に、入力装置１９１２，１９３２から回路図エディタ１９０２又はレイアウト図エディタ１９２２を介して、カプラ・層情報記憶部１９０６，１９２７に登録することができ、また、入力装置１９１２，１９３２から回路図エディタ１９０２又はレイアウト図エディタ１９２２に指示を与えることにより、表示装置１９１１，１９３１で表示することができる。
【００７６】
カプラ長の設定にあたっては、さらに、基板材料の情報、ドライバ仕様の情報、カプラの設計条件の情報が必要である。基板材料情報としては、図１４（ａ）に示すように、プリント配線基板に用いる絶縁材の比誘電率εｒと、抵抗率σとがある。ドライバ情報としては、図１４（ｂ）に示すように、波形遷移時間ｔｒ、ｔｆと、信号出力レベルＶＨとがある。また、カプラ設計条件情報としては、図１４（ｃ）に示すように、最小入力信号レベルＶｓｗと、最大カプラ長Ｌｃｍａｘと、最大入力信号幅Ｔｗの項目とがある。これらの値も、図１９では図示していないが対応する記憶部に登録することになる。
【００７７】
次に、図１７に示すフローチャートに従って、カプラ長の設定手順について説明する。カプラ長は、カプラをレイアウトする際に必要な情報であるため、少なくともレイアウト前にカプラ長を一度求めておく必要がある。このため、この実施形態では、回路図設計支援装置１９００にカプラ長設定部１９０７が設けられていると共に、レイアウト中にカプラ長を求めることも考慮して、レイアウト図設計支援装置１９２０にも、同様のカプラ長設定部１９２８が設けられている。なお、以下では、回路図設定支援装置１９００のカプラ長設定部１９０７の動作について説明する。
【００７８】
まず、カプラ長設定部１９０７は、図１４（ａ）に示す基板材料情報、図３に示すカプラ情報３０１、及び図１３に示す層構成情報１３０１を基に、カプラの単位長さ当たりの分布定数回路を求める（ステップ１７０１）。これには、基板断面形状から分布定数回路を求めるためのシミュレータを用いる。この処理で、分布定数回路モデルを得ることができる。
【００７９】
次に、検証用変数Ｌｃ’に、カプラ情報３０１に仮設定したカプラ長Ｌｃを設定する（ステップ１７０２）。これにより、検証の開始ポイントを定義する。
【００８０】
次に、簡易回路シミュレータ１９０３に、ステップ１７０１で求めた単位長さ当たりの分布定数回路及びステップ１７０２で設定した検証用変数Ｌｃ’の長さを与えて、検証用カプラ長での回路モデルを生成し、この回路モデルで回路シミュレーションを行う（ステップ１７０３）。ここでは、図１４（ｂ）及び図１５に示すように、ドライバの出力波形として、波形遷移時間ｔｒ，ｔｆが５００ｐｓ、信号出力レベルＶＨが１．８Ｖの用いて、検証用カプラを介してレシーバに入力する波形を調べる。具体的には、図１６に示すレシーバの入力波形から信号振幅Ｖｓｗ’を計測する（ステップ１７０４）。続いて、この信号振幅Ｖｓｗ’と、図１４（ｃ）に示すカプラ設計条件情報の信号振幅Ｖｓｗとの大小関係を比較する（ステップ１７０５）。そして、Ｖｓｗ’の方が小さくない場合、カプラ長Ｌｃが足りないと判断し、検証用変数Ｌｃ’に１ｍｍ加算し（ステップ１７０６）、この加算した値を最大カプラ長Ｌｃｍａｘと比較する（ステップ１７０７）。ＬｃｍａｘよりもＬｃ’が大きい場合は、設計限界と判断し、表示装置１９１１に「設計限界」の旨を表示させる（ステップ１８０８）。また、Ｖｓｗ’がＬｃｗ以下であれば、ステップ１７０３に戻る。
【００８１】
ステップ１７０５の判断で、計測信号振幅Ｖｓｗ’の方が小さいと判断した場合、この計測信号振幅Ｖｓｗ’が、カプラ設計条件情報の最小信号振幅Ｖｓｗの１１０パーセント以上であれば、逆に信号振幅が大きいと判断し（ステップ１７０９）、検証用変数Ｌｃ’から１ｍｍ減算してから（ステップ１７１０）、ステップ１７０３に戻る。
【００８２】
計測信号振幅Ｖｓｗ’が設計最小信号振幅Ｖｓｗ以上であり、且つＶｓｗの１１０パーセント未満であれば、そのカプラ長は設計最適値と判断し、このカプラ長が最適である旨を表示装置１９１１に表示させる（ステップ１７１１）。そして、ユーザーに対して、このＬｃ’をカプラ情報３０１に書き込むかどうかを問い合わせ（ステップ１７１２）、ユーザーが書き込みを希望する場合は、Ｌｃ’の値をカプラ情報３０１に書き込む（ステップ１７１３）。その後、レイアウト図作成中であれば、前述の図１１に示したカプラ長変更の処理を行う（ステップ１７１４）。
【００８３】
以上のように、ユーザーが、レシーバでの信号受信に必要な信号振幅Ｖｓｗを与えることで、最適なカプラ長Ｌｃを自動的に計算することができ、設計効率の向上と、クロストークを用いたバスシステムの高性能化を図ることが可能である。
【００８４】
次に、レイアウト図設計支援装置１９２０の配線ルール情報記憶部１９２５に記憶されている配線ルール情報について、図１８を用いて説明する。
【００８５】
この配線ルール情報１８０１は、一旦、回路レイアウト図を作成した後、配線ルール違反が在るか否かのチェックに必要な情報である。この配線ルール情報１８０１では、バイヤ−配線間ｄｓ１、バイヤ−バイヤ間ｄｓ２、配線−配線間ｄｓ３、カプラ−カプラ間ｄｓ４、カプラ−配線間ｄｓ５、カプラ−バイア間ｄｓ６の最小間隔を定めている。ここでは、カプラを従来技術のように二つの単なる配線として扱わず、カプラとしての一部品として扱っているため、従来の配線ルール情報にはないカプラ−カプラ間ｄｓ４、カプラ−配線間ｄｓ５、カプラ−バイア間ｄｓ６が別途定められている。
【００８６】
このように、本実施形態では、カプラを一部品として扱っているため、カプラを構成する二つの配線間隔をチェックすることがなくなる上に、カプラを構成する二つの配線それぞれに対して他の配線等との間隔チェックを行う必要もなくなるため、作業効率を高めることができる。また、カプラは、二つの配線で構成されるものの、本来的に、二つの配線により一つの機能を実現するものである上に、カプラとして二つの配線が扱う信号振幅が微弱であるため、カプラを一つの部品として扱って、このカプラと他の配線等との間隔を規定した方が、カプラ機能をより確実に確保することができる。
【００８７】
なお、以上のおいて、バイヤとは、層間配線のことで、配線とは、一層内での配線のことである。
【００８８】
次に、図２１に示すフローチャートに従って、本実施形態の設計支援システムの動作について説明する。
【００８９】
まず、回路図設計支援装置１９００の回路図エディタ１９０２がユーザからの指示を受け付けて、回路図作成・編集を行う（ステップ２１０１）。このステップ２１０１では、部品シンボル記憶部１９０４に記憶されている各種シンボルを配置し、配置した複数のシンボル相互間を結線し、作成した回路図を回路図情報として、回路図情報記憶部１９０５に記憶する。なお、以上のステップ２１０１の詳細に関しては、図２２を用いて後述する。
【００９０】
次に、回路図設計支援装置１９００の簡易シミュレータ１９０３が、ユーザからの指示を受け付けて、ステップ２１０１で作成した回路図が示す回路の動作をシミュレートし（ステップ２１０２）、回路動作を確認する（ステップ２１０３）。このシミュレートでは、大まかな回路動作シミュレートのほかに、製造時に使用する材料や配線レイアウト後の配線長等の大まかな見積もりも行う。さらに、図１７を用いた前述したカプラ長の設定のためのシミュレートも行う。
【００９１】
以上のシミュレートの結果（ステップ２１０３）、回路図が不適切なものであれば、簡易シミュレータ１９０３は、不適切な部分の内容を表示装置１９１１に表示させて、回路図エディタ１９０２による回路図作成・編集（ステップ２１０１）を促す。また、回路図が適切なものであれば、レイアウト図設計支援装置１９２０のレイアウト図エディタ１９２２が、ユーザからの指示を受け付けて、配線レイアウト作成・編集を行う（ステップ２１０４）。このレイアウト図の作成に移行する段階で、回路図設計支援装置１９００の回路図情報記憶部１９０５に記憶されている回路図情報、カプラ・層情報記憶部１９０６に記憶されているカプラ情報及び層構成情報は、通信部１９０８により、レイアウト図設計支援装置１９２０へ送られる。回路図設計支援装置１９００からの情報は、レイアウト図設計支援装置１９２０の通信部１９０８で受信されて、回路図情報記憶部１９２５やカプラ・層情報記憶部１９０６に記憶される。
【００９２】
ステップ２１０４では、まず、レイアウト図エディタ１９２２のレイアウト部（部品配置手段）１９３５が、回路図情報が示す部品や配線等をユーザからの指示に従って配置する。なお、ここで配置する部品および配線の情報は、前述のステップ２１０１で作成した回路図の情報と１対１で対応する。このレイアウト部１９３５でレイアウト図が作成されると、このレイアウト図の情報がレイアウト図情報として、レイアウト図情報記憶部１９２５に記憶される。その後、このレイアウト図の配線を配線チェック部１９３６がチェックし、エラー箇所があれば、その内容を表示し、レイアウト部１９３５によるレイアウト図の再編集を促す。なお、以上のステップ２１０４におけるレイアウト部１９３５の詳細動作、及び配線チェック部１９３６の詳細動作に関しては、それぞれ、図２３及び図２４、図２５を用いて後述する。
【００９３】
次に、レイアウト図設計支援装置１９２０の詳細シミュレータ１９２３が、ユーザからの指示を受け付けて、ステップ２１０４で作成したレイアウト図が示す回路の動作をシミュレートし（ステップ２１０５）、回路動作を確認する（ステップ２１０６）。このシミュレート（ステップ２１０５）では、ステップ２１０２の簡易シミュレートよりも、更に詳細なシミュレートを行う。具体的には、ここでは、配線の遅延時間や、隣接配線間のクロストークノイズ等を、回路シミュレーションによって検証する。
【００９４】
以上の詳細シミュレートの結果（ステップ２１０５）、レイアウト図が不適切なものでなければ、詳細シミュレータ１９２３は、不適切な部分の内容を表示装置１９３１に表示させて、レイアウト図エディタ１９２２によるレイアウト図作成・編集（ステップ２１０４）を促す。例えば、詳細シミュレートの結果、カプラ長が原因で、適切な動作がなされていないとなった場合には、ステップ２１０４に戻って、図１１に示すカプラ長の変更処理を行う。また、レイアウト図が適切なものであれば、回路製造データ作成装置１９４０の製造データエディタ１９４２が、レイアウト図設計支援装置１９２０からのレイアウト図情報を回路製造データに変換し、これを回路製造データ記憶部１９４３に登録する（ステップ２１０７）。なお、この回路製造データは、カバーデータと呼ばれることもある。
【００９５】
以上で、本実施形態の設計支援システムによる処理は終了する。
【００９６】
その後、回路製造データ作成装置１９４０の回路製造データ記憶部１９４３に記憶されている回路製造データに基づいて、プリント配線基板の試作製造を行う。（ステップ２１０８）。このステップ２１０８の作業では、プリント配線基板上に機能部品を実装する作業も含む場合もある。
【００９７】
試作基板の製造後（ステップ２１０８）、この試作基板を実際に動作させて、動作状態を検証、評価する（ステップ２１０９）。この結果が不合格であれば、ステップ２１０４の配線レイアウト作成処理、又はステップ２１０１の回路図作成処理まで戻る。合格であれば、実際に、プリント配線基板の量産を行う（ステップ２１１１）。
【００９８】
次に、図２２に示すフローチャートに従って、以上で説明した回路図作成・編集処理（ステップ２１０１）の詳細処理について説明する。
【００９９】
回路図設計支援装置１９００の回路図エディタ１９０２が起動すると、まず、部品シンボル記憶部１９０４から部品シンボルを読み込む（ステップ２２０１）。続いて、ユーザからの指示が回路図情報の変更である場合には、回路図情報記憶部１９０５に記憶されている回路図情報を読み出して、この回路図の画面を表示装置１９１１に表示させ、ユーザからの指示が新規作成の場合には、回路図新規作成画面を表示装置１９１１に表示させる（ステップ２２０２）。
【０１００】
次に、入力装置１９１２がシンボル配置指示又は配線配置指示を受け付ける（ステップ２２０３又は２２０８）。ステップ２２０３でシンボル配置指示を受け付けた場合には、各種部品シンボルを表示装置１９１１に表示させて、配置するシンボルの選択を受け付ける（ステップ２２０４）。回路図エディタ１９０２は、ユーザが選択したシンボルはカプラであるか否かを判断し（ステップ２２０５）、カプラであれば、このカプラのシンボルをユーザからの指示に従って所望の位置に配置する（ステップ２２０６）。ユーザは、基本的には、この段階で、カプラ・層情報記憶部１９０６にカプラ情報及び層構成情報を登録することが好ましい。この際、カプラ情報の一つであるカプラ長Ｌｃに関しては、ここで、カプラ長設定部１９０７を動作させて、図１７を用いて前述したように、カプラ長を設定してもよいが、カプラを構成する配線を実際に配置する直前に設定してもよい。また、ユーザが選択したシンボルがカプラ以外であれば、そのシンボルをユーザからの指示に従って所望の位置に配置する（ステップ２２０６）。
【０１０１】
また、ステップ２２０８で配線配置指示を受け付けた場合には、配線の始点位置を受け付ける（ステップ２２０９）。この場合、ユーザは、例えば、部品シンボル中の端子の表示画面上で指定してもよいし、配線始点位置の座標を入力してもよい。続いて、始点位置の受付と同様に、配線の終端位置を受け付ける（ステップ２２１０）。始点位置及び終点位置を受け付けると、始点から終点までの間に配線を引く（ステップ２２１１）。以上のようにして、仮に、カプラ回りの回路図を作成した場合には、この段階で、表示装置１９１１には、図２６のような画面が表示される。なお、この画面に表示されている回路図は、図６に示した回路図と同じものである。
【０１０２】
ステップ２２０８又はステップ２２１１の後、回路図の保存指示及び回路図作成・編集の終了指示を受け付けなければ（ステップ２２１２，２２１４）、ステップ２２０３に戻る。また、ステップ２２１２で回路図の保存指示を受け付けると、この回路図の情報を回路図情報記憶部１９０５に保存する（ステップ２２１３）。また、ステップ２２１４で回路図作成・編集の終了指示を受けると、以上の処理が終了する。
【０１０３】
以上のように、本実施形態では、回路図において、カプラは一部品としてシンボル表示されるので、回路図中のどの部位がカプラを構成するかを識別できるので、ユーザは、レイアウト図との対応関係を容易に認識することができる。また、レイアウト図を作成するレイアウト図設計支援装置１９２０にとっても、どの部位をカップとして配置すべきかを認識することができる。
【０１０４】
次に、図２３及び図２４に示すフローチャートに従って、先に説明した配線レイアウト作成・編集処理（ステップ２１０４）の詳細処理について説明する。
【０１０５】
レイアウト図設計支援装置１９２０のレイアウト図エディタ１９２２のが起動すると、まず、エディタ１９２２のレイアウト部１９３５が配線ルール情報記憶部１９２６から配線ルール情報を読み込み、カプラ・層情報記憶部１９２７からカプラ情報及び層構成情報を読み込む（ステップ２３０１）。さらに、回路図情報記憶部１９２４に記憶されている回路図情報を読み込む（ステップ２３０２）。なお、配線ルール情報の読み込みは、後述する配線ルールチェックを実行する際に読み込むようにしてもよい。続いて、ユーザからの指示がレイアウト図情報の変更である場合には、レイアウト図情報記憶部１９２５に記憶されているレイアウト図情報を読み出して、このレイアウト図の画面を表示装置１９３１に表示させ、ユーザからの指示が新規作成の場合には、レイアウト図新規作成画面を表示装置１９３１に表示させる（ステップ２３０３）。
【０１０６】
次に、入力装置１９３２がシンボル配置指示又は配線配置指示を受け付ける（ステップ２３０４又は２３１１）。ステップ２３０４でシンボル配置指示を受け付けた場合には、回路図中のどのシンボルをレイアウト図中に配置するかを受け付ける（ステップ２３０５）。レイアウト部１９３５は、ユーザが選択したシンボルはカプラであるか否かを判断し（ステップ２３０６）、カプラであれば、このカプラシンボルの部品番号を参照して、カプラ・層情報記憶部１９２７から対応するカプラ情報３０１を読み出して、カプラ長Ｌｃ及びカプラ間隔Ｄｃを取得する（ステップ２３０７）。続いて、カプラの開始座標Ｐ１及びカプラの伸張方向を受け付けると（ステップ２３０８）、図８等を用いて前述したように、メイン配線及びサブ配線を配置する（ステップ２３０９）。なお、メイン配線及びサブ配線の際に、これらの配線が他の配線又は他の機能部品と重なる場合には、基本的に、これらを迂回するように配置される。但し、図３に示す回路情報３０１で、「変形の良・否」が「否」となっている場合には、他の配線又は他の機能部品を移動させても良いか否かを表示し、移動許可を受けた場合には、他の配線又は他の機能部品を移動させて、メイン配線及びサブ配線の直線性を確保する。
【０１０７】
ステップ２３０６で、ユーザが選択したシンボルがカプラ以外である場合には、そのシンボルに配置に必要な座標等の情報を受け付けて、この情報に従ってシンボルを配置する（ステップ２３１０）。なお、ここで配置する部品シンボルは、回路図で配置した部品シンボルと同じものでもよいが、好ましくは実際の部品寸法に対応したあるものが好ましく、例えば、抵抗であれば、実際の抵抗の長さに対応したものであることが好ましい。この場合、レイアウト図設計支援装置１９２０も、このようなシンボルが記憶されている部品シンボル記憶部を有する必要があることは言うまでもない。
【０１０８】
また、ステップ２３１１で配線配置指示を受け付けた場合には、配線の始点位置を受け付ける（ステップ２３１２）。この場合、ユーザは、例えば、部品シンボル中の端子の表示画面上で指定してもよいし、配線始点位置の座標を入力してもよい。続いて、始点位置の受付と同様に、配線の終端位置を受け付ける（ステップ２３１３）。始点位置及び終点位置を受け付けると、始点から終点までの間に配線を引く（ステップ２３１４）。以上のようにして、仮に、カプラ回りのレイアウト図を作成した場合には、この段階で、表示装置１９３１には、図２７のような画面が表示される。なお、この画面に表示されているレイアウト図は、図８に示したレイアウト図と同じものである。
【０１０９】
配線を引いた後、配線ルールチェック実行を受け付けると（ステップ２３１５、以下、ステップ２３２１まで図２４に示す）、レイアウト図エディタ１９２２の配線チェック部１９３６が起動し、ステップ２３０１で読み込んだ配線ルール情報を用いて、配線間隔をチェックする（ステップ２３１６）。
【０１１０】
ステップ２３１５又はステップ２３１６の後、レイアウト図の保存指示及びレイアウト図作成・編集の終了指示を受け付けなければ（ステップ２３１７，２３１９）、図２３のステップ２３０４に戻る。また、ステップ２３１７でレイアウト図の保存指示を受け付けると、このレイアウト図の情報をレイアウト図情報記憶部１９２５に保存する（ステップ２３１８）。また、ステップ２３１９でレイアウト図作成・編集の終了指示を受けると、以上の処理が終了する。
【０１１１】
次に、図２４のステップ２３１６における配線ルールチェックの詳細処理について、図２５に示すフローチャートに従って説明する。
【０１１２】
この配線ルールチェックでは、先ず配線チェック部１９３６の対象抽出部１９３７が起動して、対象ネットを受け付けると共に、この対象ネットの近傍にある対象相手ネットを抽出して、これらのネットを構成要素の分解する（ステップ２５０１）。この対象ネットの近傍にある対象相手ネットの抽出にあたっては、対象ネットに対して予め定められた範囲内に入っている全てのネットを抽出する。ここで、ネットとは、ある部品等の端子から他の部品等の端子までの一連の配線、又は、この一連の配線及びこれに接続した機能部品を含むものである。また、ネットを構成要素に分解するとは、配線と機能部品とを分解すると共に、一連の配線を屈曲点や分岐点等で分解し、配線を直線成分又は一定の曲率の曲線成分のみにすることである。
【０１１３】
ところで、本実施形態では、カプラを二つの配線としてではなく、一部品として取り扱っているため、対象ネット又は対象相手ネット内にカプラが存在していても、このカプラを二つの配線に分解せず、一つのカプラとして配線ルールチェックが行われる。このため、カプラを構成する二つの配線の相互間隔は、配線ルールチェック対象外になる。なお、対象ネット又は対象相手ネット内にカプラが存在するか否かは、これらのネット内に、カプラに付した部品番号を示すものが存在するか否かで判断する。
【０１１４】
対象抽出部１９３７は、対象ネットを構成する要素群及び対象相手ネットを構成する要素群から、それぞれ一つずつ抽出して、これらの要素を配線チェック部１９３６の配線チェッカー１９３８に渡す（ステップ２５０２）。
【０１１５】
配線チェッカー１９３８は、まず、二つの要素間の最短距離ｓｐを調べる（ステップ２５０３）。続いて、二つの要素はどちらもＶＩＡか否かを判断し（ステップ２５０４）、二つの要素ともＶＩＡである場合には、図１８に示す配線ルール情報１８０１で規定するVIA−VIA間の最小間隔ｄｓ２と、ステップ２５０３で調べたｓｐとの大小関係を比較する（ステップ２５０５）。この比較の結果、ｓｐ＜ｓｐ２の場合には、この二つの要素が配線ルール違反である旨を表示装置１９３１に表示させる（ステップ２５１４）。
【０１１６】
以下、二つの要素のうち一方がカプラで他方が配線である場合には、配線ルール情報１８０１で規定するカプラ−配線間の最小間隔ｄｓ５を用いて配線間隔チェックを行い（ステップ２５０７，２５０８，２５１３）、一方がカプラで他方がＶＩＡである場合には、配線ルール情報１８０１で規定するカプラ−VIA間の最小間隔ｄｓ６を用いて配線間隔チェックを行い（ステップ２５０９，２５１３）、両方がカプラである場合には、配線ルール情報で規定するカプラ−カプラ間の最小間隔ｄｓ４を用いて配線間隔チェックを行い（ステップ２５１０，２５１３）、両方とも配線である場合には、配線ルール情報１８０１で規定する配線−配線間の最小間隔ｄｓ３を用いて配線間隔チェックを行い（ステップ２５１１，２５１４）、一方が配線で他方がＶＩＡである場合には、配線ルール情報１８０１で規定する配線−VIA間の最小間隔ｄｓ１を用いて配線間隔チェックを行う（ステップ２５１２，２５１４）。
【０１１７】
二つの要素に関して、配線間隔チェックが終了すると、全ての要素に関して、配線間隔チェックが終了したか否かを判断し（ステップ２５１５）、全ての要素に関して配線間隔チェックが終了していなければ、ステップ２５０２に戻る。また、全ての要素に関して配線間隔チェックが終了していれば、対象ネット及び対象相手ネットに関する配線ルールチェックは終了する。なお、終了段階で、配線ルール違反が無ければ、対象ネット及び対象相手ネット内には、配線ルール違反がない旨を表示装置１９３１に表示させる。
【０１１８】
次に、以上で説明した設計支援システムで設計し、この設計に基づいて製造したプリント配線基板について説明する。
【０１１９】
まず、製造するプリント配線基板の回路について、図２８を用いて説明する。
【０１２０】
この回路は、ドライバ２８０１と、このドライバ２８０１から伸びるドライバ信号線２８０２と、ドライバ信号線２８０２の端部に接続されているドライバ終端抵抗２８０３と、４つのレシーバ２８１０，２８２０，２８３０，２８４０と、各レシーバから伸びるレシーバ信号線と、各レシーバ信号線に接続されているレシーバ終端抵抗２８１６，２８２６，２８３６，２８４６と、を有している。ドライバ信号線２８０２に対して、４つのレシーバ信号線の一部分が一定の間隔で平行に配置されている。各レシーバ信号線の一部分と、これらの部分に平行なドライバ信号の各部分は、カプラ２８１３，２８２３，２８３３，２８４３を形成している。つまり、各レシーバ信号線の一部分は、各カプラのスタブ配線２８１２，２８２２，２８３２，２８４２を形成し、ドラバ信号の複数の部分は、各カプラのメイン配線２８１１，２８２１，２８３１，２８４１を形成している。
【０１２１】
以上のような回路を従来技術で設計し、これに基づいてプリント配線基板を製造すると、図２９に示すようなプリント配線基板が製造される。
【０１２２】
このプリント配線基板２９００は、基板本体の上面に、ドライバ２８０１が設けられていると共に、第一のレシーバ２８１０と第四のレシーバ２８４０と第二のレシーバ２８２０と第三のレシーバ２８３０とがコネクタ２８１４，２８４４，２８２４，２８３４を介して互いに等間隔で設けられ、さらに、ドライバ終端抵抗２８０３と第一のレシーバ終端抵抗２８１６と第二のレシーバ終端抵抗２８２６とが互いに等間隔で設けられている。また、基板本体の裏面には、第三のレシーバ終端抵抗２８３６と第四のレシーバ終端抵抗２８４６とが設けられている。この第三のレシーバ終端抵抗２８３６と第四のレシーバ終端抵抗２８４６との間隔は、第一のレシーバ終端抵抗２８１６と第二のレシーバ終端抵抗２８２６との間隔と同じである。
【０１２３】
基板本体の上面に設けられている４つのレシーバコネクタ２８１４，２８４４，２８２４，２８３４からは、基板本体の裏面まで伸びているスルーホール２８１５，２８４５，２８２５，２８３５が形成されている。レシーバ信号線は、このスルーホールの一部と、スルーホールの途中から基板本体の上面と平行な面内で伸びている部分と、その端部から基板本体の上面又は裏面に設けられている終端抵抗まで伸びている部分で形成されている。
【０１２４】
ドライバ信号線２８０２は、ドライバ２８０１から最も遠い位置に配置されている第三のレシーバ２８３０よりも更に遠い位置に形成されているスルーボール２８０５が折り返し部分を成し、このスルーホール２８０５から、ドライバ２８０１と第一のレシーバ２８１０との間に配置されているドライバ終端抵抗２８０３まで伸びている。
【０１２５】
各カプラ２８１３，２８２３，２８３３，２８４３は、スルーホール２８４５，２８３５，２８２５，２８１５を回避するため、いずれも迂回している。具体的には、図３０に示すように、第一のカプラ２８１３のメイン配線２８１１は、第一のスルーボール２８１５を避けるために、第一のスルーホール２８１５から水平方向に一定距離離れている。この第一のスルーホール２８１５から伸びる第一のカプラ２８１３のスタブ配線２８１２は、第四のスルーホール２８４５を避けるために水平方向に迂回している。このため、メイン配線２８１１も、スタブ配線２８１２との平行性を維持するために、同様に迂回している。
【０１２６】
このように、カプラを迂回させると、カプラと屈曲部分で信号の反射現象が生じるため、クロストーク信号が歪んで所望のクロストーク信号を得ることが極めて難しく、データ転送速度を高めることができない。仮に、所望のクロストーク信号を得ようとするならば、このカプラを屈曲点毎に分割して、分割部分毎にシミュレートする必要があるため、カプラの設計に多くの工数がかかってしまう。
【０１２７】
これに対して、本実施形態では、図３に示すカプラ情報３０１の「変形の良・否」を「否」に設定すると、図２３のステップ２３０９において、前述したように、カプラが他の配線又は他の機能部品と重なる場合には、これらを移動して、カプラの直線性が確保されるので、図３１及び図３３に示すようなプリント配線基板３１００を得ることができる。
【０１２８】
このプリント配線基板３１００も、従来技術によるプリント配線基板２９００と同様に、基板本体の上面に、ドライバ２８０１、第一から第４のレシーバ２８１０，２８２０，２８３０，２８４０、ドライバ終端抵抗２８０３、第一のレシーバ終端抵抗２８１６、第二のレシーバ抵抗２８２６が設けられ、基板本体の裏面に、第三のレシーバ終端抵抗２８３６、第四のレシーバ終端抵抗２８４６が設けられている。しかしながら、このプリント配線基板３１００では、レイアウト図設計段階で、カプラの直線性を維持するためにスルーホールを移動した結果、レシーバの配列順が変わった上に、レシーバ相互間隔及び終端抵抗相互間隔も等間隔ではなくなっている。
【０１２９】
具体的には、従来のプリント配線基板２９００では、各レシーバは、ドライバ側から、第一のレシーバ２８１０、第四のレシーバ２８４０、第二のレシーバ２８２０、第三のレシーバ２８３０の順で並んでいるが、本実施形態のプリント配線基板３１００では、ドライバ側から、第四のレシーバ２８４０、第一のレシーバ２８１０、第三のレシーバ２８３０、第二のレシーバ２８２０の順で並んでいる。また、従来のプリント配線基板２９００では、隣り合う各レシーバ相互の間隔が前述したように等間隔であるが、本実施形態のプリント配線基板３１００では、第四のレシーバ２８４０と第一のレシーバ２８１０との間隔と、第三のレシーバ２８３０と第二のレシーバ２８２０との間隔とは同じであるものの、第四のレシーバ２８４０と第一のレシーバ２８１０との間隔と、第一のレシーバ２８１０と第三のレシーバ２８３０との間隔とは同じではない。
【０１３０】
本実施形態では、以上のようなレイアウトを行った結果、前述したように、全てのカプラの直線性は確保さている。具体的には、図３２に示すように、第一のカプラ２８１３のメイン配線２８１１にも、スタブ配線２８１２にも、スルーホールが邪魔にならないため、第一のカプラ２８１３を構成するメイン配線２８１１及びスタブ配線２８１２は、いずれも直線である。
【０１３１】
従って、本実施形態では、所望のクロストーク信号を得ることができるカプラを製造することができる。
【０１３２】
なお、以上では、カプラ情報３０１の「変形の良・否」を「否」に設定した場合のカプラ構成であるが、さらに、カプラ情報３０１として、「配線の上下重複の有・無」を追加し、これを「有」に設定できるようにして、図３４に示すように、スタブ配線２８１２とメイン配線２８１１とを上下方向において重なり合うようにレイアウトしてもよい。この場合、図３２において二点破線で示すように、第一のスルーホール２８１５からのレシーバ信号線を一旦ドライバ信号線側に向けて、ドライバ信号線２８０２の真下を通るようし、そこにスタブ配線２８１２を形成し、スタブ配線２８１２の端部からのレシーバ信号線を再びドライバ信号線２８０２から離れる方向に向けて、適当な位置から立ち上げて、その上端にレシーバ終端抵抗２８１６を設けるとよい。
【０１３３】
以上のようなレイアウトの場合、図３４に示すように、基材３４０１の一方の面と他方の面の対応する位置に、それぞれ、メイン配線２８１１とスタブ配線２８１２を接着材３４０２，３４０３で貼り付け、この接着剤３４０２，３４０３の外側に電源配線層３４０４，３４０５を貼り付けると、同一基材３４０１にメイン配線２８１１とスタブ配線２８１２とを設けることになるので、製造バラツキによる配線位置ズレを最小限に抑えることができ、カプラの性能劣化を抑えることができる。また、メイン配線２８１１とスタブ配線２８１２とを上下方向に重ねて配置することで、クロストーク電圧を高めやすくなり、結果としてデータ転送速度を高めることができる。
【０１３４】
【発明の効果】
回路図の設計支援に関する発明によれば、方向性結合器が単なる配線としてではなく、部品シンボルとして回路図に描かれるので、回路図から方向性結合器を形成する配線を簡単に見出せる上に、この回路図とレイアウト図との対応関係を容易に認識することができる。この結果、この回路図に基づくレイアウト図の作成工数を減らすことができる。
【０１３５】
また、レイアウト図の設計支援に関する発明によれば、方向性結合器を形成する二つの配線は、一つの部品として扱われるため、間隔チェックの際には、この二つの配線の間隔チェックは行われず、一つの部品としての方向性結合器と他の配線との間の間隔チェックが行われるので、間隔チェックが効率的に且つ高精度で行われ、レイアウト図の作成工数を減らすことができる。
【０１３６】
また、レイアウト図の設計支援で設計された回路基板に係る発明によれば、方向性結合器が直線状に形成されるために、クロストーク信号の歪みを抑えることができ、データ転送速度を高めることができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態としてのカプラシンボルを示す説明図である。
【図２】図１のカプラシンボルをレイアウトしたレイアウト図である。
【図３】本発明に係る一実施形態としてのカプラ情報の構成を示す説明図である。
【図４】本発明に係る第二の実施形態としてのカプラシンボルを示す説明図である。
【図５】本発明に係る第三の実施形態としてのカプラシンボルを示す説明図である。
【図６】本発明に係る第一の実施形態としての回路図である。
【図７】本発明に係る第二の実施形態としての回路図である。
【図８】図６又は図７の回路図をレイアウトしたレイアウト図である。
【図９】本発明に係る一実施形態としてのカプラ長の伸張方法を示す説明図である。
【図１０】本発明に係る一実施形態としてのカプラ長の縮小方法を示す説明図である。
【図１１】本発明に係る一実施形態としてのカプラ長変更の処理手順を示すフローチャートである。
【図１２】本発明に係る一実施形態としての層構成情報を説明するための説明図である。
【図１３】本発明に係る一実施形態としての層構成情報の構成を示す説明図である。
【図１４】本発明に係る一実施形態としての基板材料情報の構成（ａ）、ドライバ情報の構成（ｂ）、カプラ設計条件情報の構成（ｃ）を示す説明図である。
【図１５】ドライバの出力波形を示す説明図である。
【図１６】レシーバの入力波形を示す説明図である。
【図１７】本発明に係る一実施形態としてのカプラ長の設定処理手順を示すフローチャートである。
【図１８】本発明に係る一実施形態としての配線ルール情報の構成を示す説明図である。
【図１９】本発明に係る一実施形態としての設計支援システムの機能ブロック図である。
【図２０】本発明に係る一実施形態としての回路図設計支援装置の回路ブロック図である。
【図２１】本発明に係る一実施形態としてのプリント配線基板の設計から製造までの手順を示すフローチャートである。
【図２２】本発明に係る一実施形態としての回路図エディタの動作を示すフローチャートである。
【図２３】本発明に係る一実施形態としてのレイアウト図エディタの動作を示すフローチャート（その１）である。
【図２４】本発明に係る一実施形態としてのレイアウト図エディタの動作を示すフローチャート（その２）である。
【図２５】本発明に係る一実施形態としての配線チェック部の動作を示すフローチャートである。
【図２６】本発明に係る一実施形態としての回路図の表示画面を示す説明図である。
【図２７】本発明に係る一実施形態としてのレイアウト図の表示画面を示す説明図である。
【図２８】複数のカプラを含む回路の回路図である。
【図２９】従来のプリント配線回路基板の構成を示す説明図である。
【図３０】図２９に示すプリント配線回路基板の要部切欠き斜視図である。
【図３１】本発明に係る一実施形態の設計方法で設計したプリント配線回路基板の構成を示す説明図である。
【図３２】図３１に示すプリント配線回路基板の要部切欠き斜視図である。
【図３３】図３１に示すプリント配線基板の全体斜視図である。
【図３４】図３１に示すプリント配線基板を一部変更した配線基板の断面図である。
【図３５】カプラの構成を示す説明図である。
【図３６】カプラを含む回路の従来の回路図である。
【図３７】図３６の回路図におけるカプラ回りのレイアウト図である。
【符号の説明】
１００，４００，７００…カプラシンボル、２００，８００…カプラ、３０１…カプラ情報、１３０１…層構成情報、１８０１…配線ルール情報、１９００…回路図設計支援装置、１９０１…回路図設計支援装置の本体、１９０２…回路図エディタ、１９０３…簡易シミュレータ、１９０４…部品シンボル記憶部、１９０５、１９２４…回路図情報記憶部、１９０６，１９２７…カプラ・層情報記憶部、１９０７，１９２８…カプラ長設定部、１９０８，１９２９，１９４４…通信部、１９１１，１９３１，１９５１…表示装置、１９１２，１９３２，１９５２…入力装置、１９２２…レイアウト図エディタ、１９２３…詳細シミュレータ、１９２６…配線ルール情報記憶部、１９３５…レイアウト部、１９３６…配線チェック部、１９３７…対象抽出部、１９３８…配線チェッカー、１９４０…回路製造データ作成装置。
【発明の属する技術分野】
本発明は、クロストークを利用する方向性結合器を含む回路の回路図や回路レイアウト図の設計支援装置、その設計支援プログラム、及び回路の設計方法に関する。
【０００２】
【従来の技術】
複数のモジュール間でデータ転送する技術として、コンピュータ内のデータ転送等に用いられているバスシステムが知られている。このバスシステムでは、複数のモジュール間を共通のバスで接続し、このバスをデータ伝送路として各モジュール間で時分割にデータの転送を行う。このようなバスは、通常、アドレス信号用配線、データ信号用配線、制御信号用配線等で構成される。
【０００３】
バスシステムにおいて、バスおよびモジュールの接続形態としては、各モジュールを直接または抵抗を介してバスに接続する形態や、クロストークを利用して各モジュールを非接触でバスに接続する形態等が知られている。このクロストークを利用して非接触でバスに接続する形態については、特開2000-132290号公報等に記載されている。
【０００４】
クロストークを利用するにあたっては、例えば、図３５に示すように、ドライバ３５０１にドライバ信号線３５０２を接続し、レシーバ３５１１にレシーバ信号線３５１２を接続し、このドライバ信号線３５０２の一部分３５０４とレシーバ信号線３５１２の一部分３５１４とを、一定の間隔で平行に配置する。この互いに平行な部分がメイン配線３５０４及びスタブ配線３５１４で、これらの配線で方向性結合器（カプラ）３５００が構成される。このカプラ３５００には、ドライバ３５０１からの信号でクロストークが発生する。クロストーク信号には、メイン配線３５０４における信号方向に対して反対方向に生じる後方クロストークと、メイン配線３５０４の信号方向と同じ方向に生じる前方クロストークがある。図３５に示す構成では、後方クロストークがスタブ配線３５１４を介してレシーバ３５１１に送られ、前方クロストークがスタブ配線３５１４に接続されている終端抵抗器３５１３によって吸収される。また、メイン配線３５０４に接続されている終端抵抗器３５０３により、ドライバ３５０１からの信号の波形が吸収される。これにより、ドライブ信号の反射による不要なクロストークがスタブ配線３５１４に生じない。
【０００５】
一般的に、二つの通常配線間にクロストークが発生すると、このクロストークが信号ノイズとなるため、このクロストークを避けるべく、二つの配線間隔を一定以上離している。これに対して、以上の技術では、二つの配線間隔を狭めて、意図的にクロストークを発生させて、一方の配線から他方の配線へ非接触で信号を渡している。
【０００６】
ところで、クロストークを利用したバスシステムの回路図は、従来、図３６に示すように描かれる。
【０００７】
この回路図において、６１１，６１２は機能部品である。機能部品６１１には端子Ｄ１，Ｄ２，ＣＬＫが設けられており、それぞれ配線６２１，６２２，６２３が引き出されている。機能部品６１２にも同様に端子Ｄ１，Ｄ２，ＣＬＫが設けられており、それぞれ配線６４１，６４２，６４３が引き出されている。
【０００８】
同図中では、３６０１，３６０２，３６０３の部分をカプラとして形成し、Ｄ１端子同士、Ｄ２端子同士、ＣＬＫ端子同士をそれぞれ間接的に接続しようとしている。なお、同図では、カプラ部分３６０１，３６０２，３６０３を丸で囲んでいるが、これはカプラ部分の位置を理解しやすくするために便宜上描いただけで、従来の回路図では、カプラは単なる二つの配線として扱われ、カプラ部分は描かれない。
【０００９】
以上の回路図を用いて、回路レイアウト図を描く場合、従来技術では、回路図に描かれている多数の配線のうち、カプラを形成する２本の配線を改めて選び出し、この２本の配線の一部を一定の間隔で互いに平行になるように配置して、図３７に示すような回路レイアウト図を作成する。なお、同図は、図３６におけるカプラ部分３６０１，３６０２，３６０３のレイアウト図である。
【００１０】
【発明が解決しようとする課題】
しかしながら、以上の従来技術では、回路図中、カプラは単なる配線としてしか扱われていないために、つまり、カプラとして描かれていないために、この回路図を参照して回路レイアウト図を描く場合、回路図に示されている多数の配線のうちから、改めて、カプラを形成する２本の配線を選び出す必要がある上に、回路図と回路レイアウト図との対応関係の認識に手間がかかってしまう。
【００１１】
特に、バス配線でクロストークを利用する場合、カプラの数は、「バス幅」と「機能部品数」の積となり、例えば、バス幅が６４、機能部品数が９の場合、カプラ数は５１２個にもなる。このため、回路図と回路レイアウト図との対応関係の認識には多大の労力を必要とする。
【００１２】
また、通常、一旦、回路レイアウト図が完成すると、設計支援装置で多数の配線相互の間隔をチェックし、配線ルール違反が見つかると、改めて配線レイアウトをし直している。この場合、図３７に示すように、回路レイアウト図中にカプラ８００が存在すると、カプラ８００を形成する２本の配線間隔３７０１が配線ルール違反となってしまうため、設計支援装置を用いないで、目視でチェックを行おうとすると、その労力たるや非常に膨大なものになる上に、カプラを構成しない２本の配線間隔３７０２が狭く、両配線間にクロストークが発生するような場合でも、これを見逃してしまう虞もある。
【００１３】
すなわち、従来技術では、カプラを含む回路のレイアウト図の作成に多大な労力がかかってしまうという問題点がある。
【００１４】
本出願は、このような従来技術の問題点に着目し、カプラを含む回路のレイアウト図の設計工数を減らすことができる、回路図及びレイアウト図の設計支援装置、この装置を含むシステム、設計支援のためにコンピュータを動作させる設計支援プログラム及び設計方法に係る発明を提供することを目的とする。
【００１５】
【課題を解決するための手段】
前記目的を達成するための第一の設計支援装置は、
信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路に関して、部品相互の結線を示す回路図の設計支援装置において、
前記方向性結合器を含む各種部品の、部品ごとに予め定めたシンボルが記憶されているシンボル記憶手段と、
前記シンボル記憶手段に記憶されている各種シンボルのうち、いずれのシンボルを配置するかを受け付けると共に、該シンボルの配置位置を受け付けて、該シンボルを受け付けた配置位置に配置するシンボル配置手段と、
前記シンボル配置手段で配置されたシンボル、及び該シンボルの配置位置を記憶する回路図情報記憶手段と、
前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付手段と、
前記シンボル配置手段で配置され又は配置される前記方向性結合器のシンボルと関係付けて、前記属性情報受付手段で受け付けた前記結合器属性情報を記憶する属性情報記憶手段と、
を備えていることを特徴とするものである。
【００１６】
また、前記目的を達成するための第二の設計支援装置は、
信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路に関して、部品の配置、及び部品相互の結線の配置を示す回路レイアウト図の設計支援装置において、
前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付手段と、
前記属性情報受付手段で受け付けた前記結合器属性情報に少なくとも基づいて、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を、前記方向性結合器として配置する部品配置手段と、
二つの配線相互間の間隔を予め定められたルールに従ってチェックする配線間隔チェック手段と、
前記配線間隔チェック手段によるチェック対象を受け付け、受け付けたチェック対象内に、前記方向性結合器が存在するか否かを判定し、該方向性結合器が存在する場合には、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分の相互間隔に関して前記配線間隔チェック手段のチェック対象から外す一方で、該第一の信号線の部分及び該第二の信号線の部分を一つの方向性結合器として該配線間隔チェック手段のチェック対象とするチェック対象抽出手段と、
を備えていることを特徴とする設計支援装置。
【００１７】
ここで、第二の設計支援装置において、
前記方向性結合器を含む複数の部品がシンボルで示されていると共に、部品相互の結線が示されている回路図の情報を受け付ける回路図情報受付手段を備え、前記部品配置手段は、前記回路図情報受付手段が受け付けた前記回路図情報中のシンボルに関しての配置を受け付けると、前記属性情報受付手段が受け付けた前記結合器属性に基づいて、該シンボルが前記方向性結合器であるか否かを判断し、該シンボルが該方向性結合器であると判断すると、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を配置することを特徴とするものであってもよい。
【００１８】
前記目的を達成するための設計支援システムは、
前記第一の設計支援装置と、前記第二の設計支援装置とを備え、
前記第二の設計支援装置は、前記第一の設計支援装置により作成された前記回路図を受け取って、該回路図に基づいて、前記レイアウト図を作成する、ことを特徴とするものである。
【００１９】
ここで、この設計支援システムは、さらに、前記レイアウト図の情報に基づいて、回路製造データを作成する製造データ作成装置を備えていてもよい。
【００２０】
前記目的を達成するための第一の設計支援プログラムは、
信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路に関して、部品相互の結線を示す回路図の設計支援をコンピュータに実行させるための設計支援プログラムにおいて、
前記コンピュータの第一の記憶領域には、前記方向性結合器を含む各種部品の、部品ごとに予め定めたシンボルの形状に関するシンボルデータが予め記憶されており、
前記コンピュータの入力手段により、前記第一の記憶領域に記憶されている各種シンボルデータのうち、いずれのシンボルを配置するかの指示を受け付けると共に、該シンボルの配置位置を受け付けるシンボル配置受付手順と、
前記シンボル配置受付手順で指示された前記シンボルを、該シンボル配置受付手順で受け付けた前記配置位置に配置するシンボル配置手順と、
前記シンボル配置手順で配置されたシンボル、及び該シンボルの配置位置を前記コンピュータの第二の記憶領域に記憶する回路図情報記憶手順と、
前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付手順と、
前記シンボル配置手順で配置され又は配置される前記方向性結合器のシンボルと関係付けて、前記属性情報受付手順で受け付けた前記結合器属性情報を前記コンピュータの第三の記憶領域に記憶する属性情報記憶手順と、
を前記コンピュータに実行させることを特徴とするものである。
【００２１】
前記目的を達成するための第二の設計支援プログラムは、
信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路に関して、部品の配置、及び部品相互の結線の配置を示すレイアウト図の設計支援をコンピュータに実行させるための設計支援プログラムにおいて、
前記コンピュータの入力手段により、前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付手順と、
前記属性情報受付手順で受け付けた前記結合器属性情報に少なくとも基づいて、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を、前記方向性結合器として配置する部品配置手順と、
二つの配線相互間の間隔を予め定められたルールに従ってチェックする配線間隔チェック手順と、
前記入力手段により、前記配線間隔チェック手順によるチェック対象を受け付けるチェック対象受付手順と、
前記チェック対象受付手順で受け付けたチェック対象内に、前記方向性結合器が存在するか否かを判定し、該方向性結合器が存在する場合には、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分の相互間隔に関して前記配線間隔チェック手順でのチェック対象から外す一方で、該第一の信号線の部分及び該第二の信号線の部分を一つの方向性結合器として該配線間隔チェック手段でのチェック対象とするチェック対象抽出手順と、
を前記コンピュータに実行させることを特徴とするものである。
【００２２】
ここで、前記第二の設計支援プログラムにおいて、
前記属性情報受付手順は、前記結合器情報として、前記方向性結合器の識別情報を含む結合器属性情報を受け付け、
前記チェック対象抽出手順は、前記結合器属性情報の前記識別情報に基づいて、前記チェック対象内に、前記方向性結合器が存在するか否かを判定する、ことを特徴とするものであってもよい。
【００２３】
また、前記第二の設計支援プログラムにおいて、
前記方向性結合器を含む複数の部品がシンボルで示されていると共に、部品相互の結線が示されている回路図の情報を受け付ける回路図情報受付手順を前記コンピュータに実行させ、
前記部品配置手順では、前記回路図情報受付手順で受け付けた前記回路図情報中のシンボルに関しての配置を受け付けると、前記属性情報受付手順で受け付けた前記結合器属性に基づいて、該シンボルが前記方向性結合器であるか否かを判断し、該シンボルが該方向性結合器であると判断すると、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を配置する、ことを特徴とするものであってもよい。
【００２４】
また、前記第二の設計支援プログラムにおいて、
前記属性情報受付手順で受け付けた前記結合器属性情報として、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分がいずれも直線で曲がっている部分を有してはいけない旨の情報が存在する場合、前記部品配置手順では、該第一の信号線の部分及び該第二の信号線の部分を配置する過程で、他の部品の存在で該第一の信号線の部分及び該第二の信号線の部分を迂回させる必要が生じても、該第一の信号線の部分及び該第二の信号線の部分を迂回させずに、該他の部品を移動させて、該第一の信号線の部分及び該第二の信号線の部分の直線性を維持する、ことを特徴とするものであってもよい。
【００２５】
さらに、前記第二の設計支援プログラムにおいて、
前記属性情報受付手順で受け付けた前記結合器属性情報として、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分が、回路基板の一方の面から他方の面の方向に重なり合わせる旨の情報が存在する場合、前記部品配置手順では、該第一の信号線の部分及び該第二の信号線の部分を前記方向で重なり合うように配置する、ことを特徴とするものであってもよい。
【００２６】
前記目的を達成するための設計方法は、
信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路の設計方法において、
コンピュータの第一の記憶領域には、前記方向性結合器を含む各種部品の、部品ごとに予め定めたシンボルの形状に関するシンボルデータが予め記憶されており、
前記コンピュータの入力手段により、前記第一の記憶領域に記憶されている各種シンボルデータのうち、いずれのシンボルを配置するかの指示を受け付けると共に、該シンボルの配置位置を受け付けるシンボル配置受付工程と、
前記シンボル配置受付工程で指示された前記シンボルを、該シンボルは位置受付工程で受け付けた前記配置位置に配置して、回路図を作成する回路図作成工程と、
前記回路図作成工程で配置されたシンボル、及び該シンボルの配置位置を前記コンピュータの第二の記憶領域に記憶する回路図情報記憶工程と、
前記入力手段により、前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付工程と、
前記シンボル配置工程で配置され又は配置される前記方向性結合器のシンボルと関係付けて、前記属性情報受付工程で受け付けた前記結合器属性情報を前記コンピュータの第三の記憶領域に記憶する属性情報記憶工程と、
レイアウト図に配置する部品が前記回路図中のシンボルが前記方向性結合器のシンボルであるか否かを判断し、該方向性結合器のシンボルである場合には、前記第第三の記憶領域に記憶されている前記結合器属性情報に少なくとも基づいて、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を、前記方向性結合器として配置する部品配置工程と、
二つの配線相互間の間隔を予め定められたルールに従ってチェックする配線間隔チェック工程と、
前記配線間隔チェック工程でのチェック対象を受け付けるチェック対象受付工程と、
前記チェック対象受付工程で受け付けたチェック対象内に、前記方向性結合器が存在するか否かを判定し、該方向性結合器が存在する場合には、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分の相互間隔に関して前記配線間隔チェック工程でのチェック対象から外す一方で、該第一の信号線の部分及び該第二の信号線の部分を一つの方向性結合器として該配線間隔チェック工程でのチェック対象とするチェック対象抽出工程と、
を前記コンピュータが実行することを特徴とするものである。
【００２７】
前記目的を達成するための第二の設計方法は、
信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路を、コンピュータを利用して設計する設計方法において、
前記方向性結合器が前記クロストーク信号を発生する条件で定められた、該方向性結合器の情報を記憶しておき、
レイアウト図中に、前記方向性結合器の配置指示を受け付けると、前記方向性結合器の情報に基づいて、該方向性結合器を形成する前記第一の信号線の部分と前記第二の信号線の部分とを配置する、ことを特徴とするものである。
【００２８】
ここで、前記方向性結合器の情報には、当該方向性結合器を識別する識別情報と、方向性結合器を形成する第一の信号線の部分及び第二の信号線の部分の長さと、及び方向性結合器を形成する第一の信号線の部分と第二の信号線の部分との間隔と、を含むことが好ましい。この場合、前記間隔は、第一の信号線の部分と第二の信号線の部分との間に、前記クロストーク信号が発生する間隔の最大値であってもよい。なお、この間隔は、最大値を超えない範囲で、適宜変更してもよい。
【００２９】
以上の設計支援に係る発明で設計された回路基板は、
信号を出力するドライバと、該ドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信する複数のレシーバと、複数のの該レシーバにそれぞれ接続された第二の信号線と、これらが設けられる基板本体と、を備え、
複数の前記第二の信号線の部分であるスタブ配線と前記第一の信号線の部分であるメイン配線とが互いに平行に配されて、複数の方向性結合器を成している回路基板において、
複数の前記方向性結合器は、該方向性結合器を形成する前記メイン配線及び前記スタブ配線は、いずれも直線で且つ互いに平行であることを特徴とするものである。
【００３０】
ここで、前記回路基板は、３以上の前記レシーバと、該レシーバの数量と同数の方向性結合器とを備え、複数の前記方向性結合器を形成する、それぞれの前記メイン配線及び前記スタブ配線は、いずれも同一方向に伸びており、
３以上の前記レシーバは、前記メイン配線及び前記スタブ配線が伸びている方向に並んでおり、隣り合うレシーバ相互間隔として、該メイン配線及び該スタブ配線の長さよりも長い間隔の箇所と、該メイン配線及び該スタブ配線の長さよりも短い間隔の箇所とが存在し、
複数の前記方向性結合器は、いずれも、前記長い間隔の一以上の箇所内に配置されている、ことを特徴とするものであってもよい。
【００３１】
この場合、複数の前記方向性結合器を形成する、それぞれの前記メイン配線及び前記スタブ配線は、前記基板本体の一方の面から他方の面の方向において、重なり合っている、ことが好ましい。このような回路基板は、前記基板本体としては、内層基材を有し、前記方向性結合器を形成する前記メイン配線は、前記内層基材の一方の面に配置され、該方向性結合器を形成する前記スタブ配線は、該内層基材の他方の面に配置されている、ことが好ましい。
【００３２】
【発明の実施の形態】
以下、本発明に係る設計支援システムの一実施形態について説明する。
【００３３】
本実施形態の設計支援システムは、図１９に示すように、部品相互の結線内容を示す回路図の設計を支援する回路図設計支援装置１９００と、この回路図に基づくレイアウト図の設計を支援するレイアウト図設計支援装置１９２０と、このレイアウト図に基づく回路製造データを作成する回路製造データ作成装置１９４０と、を備えている。
【００３４】
回路図設計支援装置１９００は、支援装置本体１９０１と、表示装置１９１１と、設計者の指示等を受け付ける入力装置（受付手段）１９１２と、印刷装置１９１３とを備えている。支援装置本体１９０１は、各種部品のシンボルが記憶されている部品シンボル記憶部１９０４と、回路図情報が記憶される回路図情報記憶部１９０５と、カプラの属性としてのカプラ長（平行信号線長）やカプラ間隔（信号線間隔）等のカプラ情報や基板の層構成情報が記憶されるカプラ・層情報記憶部１９０６と、入力装置１９１２で受け付けた指示内容に応じて部品シンボルを配置すると共に部品シンボル相互間を結線する回路図エディタ（シンボル配置手段、配線配置手段）１９０２と、一旦作成した回路図が示す回路を動作させたときの状態を仮想的に実行する簡易回路シミュレータ１９０３と、カプラ長を設定するカプラ長設定部（信号線長設定手段）１９０７と、レイアウト図設計支援装置１９２０との間でデータを受送信するための通信部１９０８と、を有している。
【００３５】
また、レイアウト図設計支援装置１９２０は、支援装置本体１９２１と、表示装置１９３１と、設計者の指示等を受け付ける入力装置（受付手段）１９３２と、印刷装置１９３３とを備えている。支援装置本体１９２１は、回路図設定支援装置１９００からの回路図情報が記憶される回路図情報記憶部１９２４と、レイアウト図情報が記憶されるレイアウト図情報記憶部１９２５と、配線レイアウトのための配線ルール情報が記憶されている配線ルール情報記憶部１９２６と、カプラ情報や層構成情報が記憶されるカプラ・層情報記憶部１９２７と、入力装置１９３２で受け付けた指示内容に応じて部品を配置すると共に部品相互間の配線を配置するレイアウト図エディタ（部品配置手段、配線間隔チェック手段）１９２２と、一旦作成したレイアウト図が示す回路を動作させたときの状態を仮想的に実行する詳細回路シミュレータ１９２３と、カプラ長を設定するカプラ長設定部（信号線長設定手段）１９２８と、回路図設計支援装置１９００や回路製造データ作成装置１９４０との間でデータを受送信するための通信部（受付手段）１９２９と、を有している。
【００３６】
レイアウト図エディタ１９２２は、実際に部品を配置すると共に部品相互間の配線を配置してレイアウト図を作成するレイアウト部（部品配置手段）１９３５と、このレイアウト部１９３５で作成された路レイアウト図中の多数の配線の相互間隔をチェックする配線チェック部１９３６と、を有している。この配線チェック部１９３６は、チェック対象となる配線を抽出する対象抽出部（チェック対象抽出手段）１９３７と、対象抽出部１９３７で抽出された配線に対して実際に配線チェックする配線チェッカー（配線間隔チェック手段）１９３８とを有している。
【００３７】
回路製造データ作成装置１９４０は、データ作成装置本体１９４１と、表示装置１９５１と、入力装置１９５２と、印刷装置１９５３と、を備えている。データ作成装置本体１９４１は、回路製造データを記憶する回路製造データ記憶部１９４３と、レイアウト図に基づいて回路製造データを作成する製造データエディタ１９４２と、レイアウト図設計支援装置１９２０との間でデータを送受信するための通信部１９４４と、を有している。
【００３８】
回路図設計支援装置１９００の本体１９０１は、図２０に示すように、ハードウェア的には、処理装置２０１０と記憶装置２０２０とを備えている。処理装置２０１０は、各種プログラムや各種データを一時的に記憶しておく主記憶装置２０１１と、各種プログラムを実行する演算装置２０１２と、演算装置２０１２の指示に従って表示装置等１９１１，１９１２，１９１３や記憶装置２０２０を制御する制御装置２０１３と、他の装置との間でデータを送受信するための通信装置２０１４とを有している。また、記憶装置２０２０は、部品シンボル情報ファイル２０２１と、回路図情報ファイル２０２２と、カプラ・層情報ファイル２０２３と、回路図エディタプログラムファイル２０２４と、簡易シミュレータプログラムファイル２０２５と、カプラ長設定プログラムファイル２０２６と、を有する。
【００３９】
図１９における回路図エディタ１９０２は、記憶装置２０２０の回路図エディタプログラムファイル２０２４に記憶されている回路図エディタプログラムを処理装置２０１０の演算装置２０１２が実行することで機能することになる。同様に、図１９における簡易シミュレータ１９０２、カプラ長設定部１９０７も、それぞれ、記憶装置２０２０の簡易シミュレータプログラムファイル２０２５に記憶されている簡易シミュレータプログラム、カプラ長設定プログラムファイル２０２６に記憶されているカプラ長設定プログラムを処理装置２０１０の演算装置２０１２が実行することで機能することになる。また、図１９における部品シンボル記憶部１９０１、回路図情報記憶部１９０５、カプラ・層情報記憶部１９０６、通信部１９０８は、それぞれ、部品シンボル情報ファイル２０２１、回路図情報ファイル２０２２、カプラ・層情報ファイル２０２３、通信装置２０１４を有して構成されている。なお、部品シンボル情報、回路図エディタプログラム、簡易シミュレータプログラム、カプラ長設定プログラムは、記憶媒体に記憶されている設計支援ツールを入力装置１９１２で取り込むことで、記憶装置２０２０内に登録することができる。
【００４０】
また、レイアウト図設計支援装置１９２０の本体１９２１や回路製造データ作成装置１９４０の本体１９４１も、ハードウェア的には、以上の回路図設計支援装置１９００の本体１９０１と同様に、処理装置と記憶装置とを備えている。図１９に示すレイアウト図設計支援装置１９２０のレイアウト図エディタ１９２２、詳細シミュレータ１９２３、カプラ長設定部１９２８、同じく図１９に示す回路製造データ作成装置１９４０の製造データエディタ１９４２は、いずれも、記憶装置に記憶されている対応プログラムを処理装置の演算装置が実行することで機能する。これらのプログラムは、回路図設計支援装置１９００の場合と同様、記憶媒体に記憶されている設計支援ツールを入力装置で取り込むことで、記憶装置に内に登録することができる。
【００４１】
なお、以上で説明した設計支援システムでは、回路図設計支援装置１９００が回路図エディタ１９０２や簡易シミュレータ１９０３等を有し、レイアウト図設計支援装置１９２０がレイアウト図エディタ１９２２や詳細シミュレータ１９２３等を有しているが、本発明はこれに限定されるものではなく、各機能１９０２，１９０３，１９０７，１９２２，１９２３，１９２８毎に独立した装置を構成するようにしてもよいし、各機能を適宜組み合わせて、組み合わせた機能群毎に独立した装置を構成するようにしてもよい。また、ここでは、回路図設計支援装置１９００にも、レイアウト図設計支援装置１９２０にも、カプラ長設定部１９０７，１９２８を設けたが、これはいずれか一方の装置のみでもよい。
【００４２】
以上で説明した回路図設計支援装置１９００の部品シンボル記憶部１９０２には、抵抗やコンデンサやカプラや各種素子のシンボルが記憶されている。
【００４３】
カプラのシンボルとしては、例えば、図１に示すカプラシンボル１００がある。
【００４４】
同図中、１０１はカプラシンボル１００に付加される部品番号である。カプラシンボル１００には、４つの端子１０２，１０３，１０４，１０５が設けられている。端子１０２，１０３は１本の配線で結線されている。また、端子１０４，１０５も１本の配線で結線されている。このカプラシンボル１００では、前者の配線と後者の配線とが、カプラとして非接触で結合されていることを示す。
【００４５】
図２は、図１に示すカプラシンボル１００がレイアウト図エディタ１９２２でレイアウトされた例である。
【００４６】
レイアウトされたカプラ２００は、配線間隔Ｄｃで、長さＬｃの２本の平行配線である。カプラを構成している２本の配線には、それぞれの配線の始点および終点を示す情報を持つ。この情報は、ポインタＰ１、Ｐ２、Ｐ３、Ｐ４である。このポインタは、図１の端子１０２，１０３，１０４，１０５にそれぞれ対応する。ポインタ１０２，１０３，１０４，１０５からは、それぞれ配線２０２，２０３，２０４，２０５が引き出されている。同図では示していないが、配線２０２，２０３，２０４，２０５は、別の部品又は回路に接続されている。
【００４７】
図３は、カプラ情報（カプラ属性情報）３０１の内容を示している。このカプラ情報３０１とは、回路図設計支援装置１９００及びレイアウト図設計支援装置１９２０のカプラ・層情報記憶部１９０６，１９２７に記憶される情報であって、レイアウト図エディタ１９２２がカプラシンボルからカプラレイアウト図を作成する際やカプラの動作をシミュレートする際等に使用する情報である。このカプラ情報３０１は、入力装置１９１２，１９３２から回路図エディタ１９０２又はレイアウト図エディタ１９２２を介して、カプラ・層情報記憶部１９０６，１９２７に登録することができる。また、このカプラ情報３０１は、入力装置１９１２，１９３２から回路図エディタ１９０２又はレイアウト図エディタ１９２２に指示を与えることにより、表示装置１９１１，１９３１で表示することができる。
【００４８】
カプラ情報３０１には、部品番号Ｘ、メイン配線開始座標Ｐ１、スタブ配線開始座標Ｐ２、カプラ長Ｌｃ、カプラ間隔Ｄｃ、メイン配線幅ｗｍ、スタブ配線幅ｗｓ、終端抵抗部品名ＲＴＴ、終端電源名ＶＴＴ、カプラの変形を認めるか否か等の項目が含まれている。このカプラ情報３０１は、レイアウト上のカプラ１つに付き、１つ存在する。
【００４９】
カプラ情報３０１の部品番号Ｘは、図１のカプラシンボル１００の部品番号１０１と対応している。この部品番号により、回路図エディタ１９０２とレイアウト図エディタ１９２２は、カプラを一つの部品として認識すると共に、同一部品番号のカプラは同一部品であると認識する。このため、回路図とレイアウト図との対応関係が極めて明確になり、ユーザーの設計工数を削減することができる。
【００５０】
カプラ情報３０１の開始座標Ｐ１,Ｐ２は、レイアウト図エディタ１９２２の動作時に、ユーザーがカプラ２００を構成するメイン配線またはスタブ配線をレイアウト図画面上に配置することで、自動的に設定される。また、逆に、レイアウト図エディタ１９２２の動作時に、ユーザが開始座標Ｐ１,Ｐ２を設定すると共に、カプラ長Ｌｃとカプラ間隔Ｄｃも設定すると、これらのカプラ情報３０１を基に、カプラ２００を構成するメイン配線またはスタブ配線が自動的に配置される。このように、カプラを構成するメイン配線とスタブ配線を、カプラ長Ｌｃおよびカプラ間隔Ｄｃを用いて関連付けることで、座標設定の手間等、配線レイアウト作業の工数を削減することが可能となる。
【００５１】
図４は、他のカプラシンボルの例である。同図のカプラシンボル４００と図１のカプラシンボル１００との相違点は、図１における端子１０５が省略されている点である。これは、端子１０５には、基本的に決まって終端抵抗が接続されるため、シンボルとして端子１０５が省略されていても、実害がないからである。
【００５２】
図５は、さらに他のカプラシンボルの例である。同図のカプラシンボルは、図１のカプラシンボル１００の端子１０５に終端抵抗５０１を接続し、さらにこの終端抵抗５０１に終端電源ＶＴＴを接続したものである。すなわち、同図のカプラシンボルは、図１におけるカプラシンボル１００で省略していた終点抵抗及び終端電源を追加したものである。なお、図３における終端抵抗名及び終端電源名は、それぞれ、以上の終端抵抗５０１の名称、終端電源ＶＴＴの名称である。このように、カプラシンボルに終端抵抗名及び終端電源名を付した場合には、カプラ情報３０１として、終端抵抗部品名ＲＴＴと終端電源名ＶＴＴの項目を省略することができる。逆に、図１や図４のカプラシンボル１００，４００のように、シンボル中に終端抵抗及び終端電源を省略した場合には、図３に示すように、カプラ情報３０１として、これらの情報が必要になる。
【００５３】
図６は、回路図エディタ１９０２で作成された回路図の例である。同図に示す回路図には、機能部品６１１,６１２が設けられている。各機能部品６１１，６１２は、端子Ｄ１，Ｄ２，ＣＬＫを持つ。端子Ｄ１と端子Ｄ２はバス配線端子で、端子ＣＬＫはクロック配線端子である。機能部品６１１と機能部品６１２とは、カプラによって接続されている。この回路図でカプラは、図４のカプラシンボル４００で示されている。機能部品６１１の端子Ｄ１には、バス配線６２１、バス配線６３１、抵抗６５１が接続され、機能部品６１１の端子Ｄ２には、バス配線６２２、バス配線６３２、抵抗６５２が接続され、機能部品６１１の端子ＣＬＫには、バス配線６２３、バス配線６３３、抵抗６５３が接続されている。また、機能部品６１２の端子ｄ１には配線６４１が接続され、機能部品６１２の端子ｄ２には配線６４２が接続され、機能部品６１２の端子ｃｌｋには配線６４３が接続されている。
【００５４】
図７は、回路図エディタ１９０２で作成された他の回路図の例で、回路としては図６の回路図が示す回路と等価である。図７の回路図では、図６の機能部品６１１，６１２の端子Ｄ１，Ｄ２を一つのバス配線端子Ｄで示し、これに伴い、図６のバス配線６２１，６２２、カプラシンボル４００，４００、バス配線６３１，６３２、バス配線６４１，６４２を、それぞれ、一つのバス配線７２１、一つのカプラシンボル７００、一つのバス配線７３１、バス配線７４１で示している。同図のカプラシンボル７００は、以上で述べたように、本来、二つのカプラであるが、二つのカプラの仕様が同じであるため、このカプラシンボル７００に対するカプラ情報は、一つである。但し、このカプラ情報には、同仕様のカプラが二つである旨の情報が含まれている。この場合、さらに、二つのカプラの相互間隔の情報もカプラ情報に含めるともよい。
【００５５】
図８は、図６又は図７の回路図を元にレイアウト図エディタ１９２２で作成したカプラ回りのレイアウト図の例である。
【００５６】
このレイアウト図では、図６のカプラシンボル４００で示す三つのカプラＸ１，Ｘ２，Ｘ３を、上から順に配置している。端子８０１，８１１は、それぞれ、図６の機能部品６１１，６１２の端子Ｄ１，ｄ１に対応し、端子８２１，８３１は、それぞれ、図６の機能部品６１１，６１２の端子Ｄ２，ｄ２に対応し、端子８４１，８５１は、それぞれ、図６の機能部品６１１，６１２の端子ＣＬＫ，ｃｌｋに対応する。
【００５７】
レイアウト図エディタ１９２２の動作中、ユーザがカプラＸ１のメイン配線開始座標Ｐ１を与えると、機能部品６１１の端子Ｄ１を示す端子８０１とカプラ８００との間隔Ｌｍ１が決まるため、端子８０１の座標が既に定まっていれば、端子８０１とカプラ８００と間にバス配線８０２が配置される。同様に、ユーザがカプラＸ１のスタブ配線開始座標Ｐ２を与えると、機能部品６１２の端子ｄ１を示す端子８１１とカプラ８００との間隔Ｌｓ１が決まるため、端子８１１とカプラ８００と間に配線８１２が配置される。
【００５８】
バス配線は、対応する他のバス配線と同じ長さにする必要がある。このため、レイアウト図エディタ１９２２は、機能部品６１１の各端子８０１，８２１，８４１から対応カプラまでの間隔Ｌｍ１，Ｌｍ２，Ｌｍ３は相互に同じで、機能部品６１２の各端子８１１，８３１，８５１から対応カプラまでの間隔Ｌｓ１，Ｌｓ２，Ｌｓ３も相互に同じであるとして取り扱う。この結果、レイアウト図エディタ１９２２は、ユーザがカプラＸ１の開始座標Ｐ１，Ｐ２を与えた時点で、機能部品６１１，６１２の端子Ｄ２，ｄ２を示す端子８２１，８３１との関係において、カプラＸ２の開始座標Ｐ２１，Ｐ２２を定め、さらに機能部品６１１，６１２の端子ＣＬＫ，ｃｌｋを示す端子８４１，８５１との関係において、カプラＸ３の開始座標Ｐ３１，Ｐ３２を定める。従って、ユーザがカプラＸ１のメイン配線開始座標Ｐ１，Ｐ２を与えた後、各バス配線８０２，８１２，８２２，８３２，８４２，８５２の配置を指示するだけで、別途、配線終端座標等を与えなくても、各バス配線は自動的に配置される。
【００５９】
また、各カプラの終端側の各バス配線８０３も、カプラ８００から終端抵抗等の端子８０４までの間隔を相互に等しくする必要があるので、レイアウト図エディタ１９２２は、以上のバス配線と同様に、配置する。
【００６０】
従って、本実施形態では、バス配線を構成する各配線長さを簡単に揃えることができる。これにより、機能部品間のスキューを抑えることができ、実際のプリント配線基板の高速化と、設計工数の削減の両立を図ることができる。
【００６１】
ところで、配線レイアウト上、他の部品との関係等で、各バス配線の長さを正確に同じにすることは困難なことが度々ある。そのため、レイアウト図エディタ１９２２には、各バス配線の長さに許容範囲が設けられており、例えば、配線長Ｌｍ１の２０パーセント以内という配線ルールが設けられている。そして、レイアウト図エディタ１９２２は、あるバス配線８０２に対して、他のバス配線８２２の長さを同じにできないときには、この許容範囲内で、他のバス配線８２２の長さを短く又は長くする。
【００６２】
次に、カプラ２００のカプラ長を変更する手順について説明する。
【００６３】
まず、図９に基づいて、カプラ長Ｌｃ’をＬｃに短くする場合の手順について説明する。
【００６４】
カプラ長を短くする場合、機能部品側の座標Ｐ１,Ｐ２の座標は固定として、座標Ｐ３,Ｐ４をカプラ長に合わせて移動する。これは、座標Ｐ１,Ｐ２の位置は、機能部品とカプラとの間の配線距離に影響し、Ｐ１,Ｐ２側を移動すると、機能部品間の信号伝搬時間が変わってしまうためである。
【００６５】
座標Ｐ３は、配線２０３の延長線上を移動する。また、座標Ｐ４は、カプラ間隔Ｄｃを確保するため、線分Ｐ１−Ｐ３に対して線分Ｐ２−Ｐ４が平行になるように移動する。Ｐ３,Ｐ４の移動後、配線２０３の開始座標をＰ３’からＰ３に移動して、新たに配線２０３を配置し、配線２０５の開始座標をＰ４’からＰ４に移動して、新たに配線２０５を配置する。
【００６６】
次に、図１０に基づいて、カプラ長Ｌｃ’をＬｃに長くする場合の手順について説明する。
【００６７】
カプラ長Ｌｃ’を長くする場合、前述の短くする場合と同様に、機能部品側の座標Ｐ１,Ｐ２の座標を固定して、座標Ｐ３,Ｐ４をカプラ長Ｌｃに合わせて移動する。
【００６８】
座標Ｐ３は、配線２０３上を移動する。また、座標Ｐ４は、カプラ間隔Ｄｃを確保するため、線分Ｐ１−Ｐ３に対して線分Ｐ２−Ｐ４が平行になるように移動する。Ｐ３,Ｐ４の移動後、配線２０３の開始座標をＰ３’からＰ３に移動して、新たに配線２０３を配置し、配線２０５の開始座標をＰ４’からＰ４に移動して、新たに配線２０５を配置する。
【００６９】
次に、カプラ長変更時のレイアウト図エディタ１９２２の動作について、図１１のフローチャートに従って説明する。
【００７０】
レイアウト図エディタ１９２２は、変更後カプラ長Ｌｃを受け付けると、この変更後カプラ長Ｌｃをカプラ・層情報記憶部１９２７に仮登録すると共に、現状のレイアウト図に示されているカプラ長Ｌｃ’を調べる（ステップ１１０１）。現状のカプラ長Ｌｃ’を調べる際には、対象カプラの開始座標Ｐ１と終端座標Ｐ２を調べるか、又はカプラ・層情報記憶部１９２７のカプラ情報３０１として既に登録されているカプラ長Ｌｃ’を抽出する。
【００７１】
続いて、変更後カプラ長Ｌｃ’は現状のカプラ長Ｌｃよりも長いか否かを判定し（ステップ１１０２）、変更後カプラ長Ｌｃ’が現状のカプラ長Ｌｃよりも長いと判定した際には、伸ばすスタブ配線上に別の配線等が存在するか否かを判断する（ステップ１１０３）。伸ばすスタブ配線上に別の配線等が存在しないと判断した場合には、前述したように、メイン配線の開始座標Ｐ１を基準に、メイン配線の終端座標Ｐ３をメイン配線に沿って（Ｌｃ−Ｌｃ’）だけ移動し、続いて、メイン配線の終端座標Ｐ３を基準に、スタブ配線の終端座標Ｐ４を移動して、スタブ配線を配線し直す（ステップ１１０４）。その後、仮登録されていた変更後カプラ長Ｌｃをカプラ・層情報記憶部１９２７に本登録する。また、ステップ１１０３で、伸ばすスタブ配線上に別の配線等が存在すると判断した場合には、配置不可の警告を表示装置１９３３に表示させる（ステップ１１０５）。その後、カプラ・層情報記憶部１９２７に仮登録されていた変更後カプラ長Ｌｃを消去する。
【００７２】
ステップ１１０２で、変更後カプラ長Ｌｃ’は現状のカプラ長Ｌｃよりも長くないと判定した場合には、変更後カプラ長Ｌｃ’は現状のカプラ長Ｌｃよりも短いか否かを判定する（ステップ１１０６）。変更後カプラ長Ｌｃ’は現状のカプラ長Ｌｃよりも短くないと判定した場合には、つまり、変更後カプラ長Ｌｃ’は現状のカプラ長Ｌｃと等しいと判定した場合には、そのまま、このカプラ長変更処理ルーチンを終了する。また、変更後カプラ長Ｌｃ’が現状のカプラ長Ｌｃよりも短いと判定した場合には、縮めるスタブ配線上に別の配線等が存在するか否かを判断する（ステップ１１０７）。縮めるスタブ配線上に別の配線等が存在しないと判断した場合には、前述したように、メイン配線の開始座標Ｐ１を基準に、メイン配線の終端座標Ｐ３をメイン配線に沿って（Ｌｃ’−Ｌｃ）だけ移動し、続いて、メイン配線の終端座標Ｐ３を基準に、スタブ配線の終端座標Ｐ４を移動して、スタブ配線を配線し直す（ステップ１１０８）。また、ステップ１１０７で、縮めるスタブ配線上に別の配線等が存在すると判断した場合には、配置不可の警告を表示装置１９３３に表示させる（ステップ１１０５）。
【００７３】
以上のように、カプラ長変更の際には、変更後のカプラ長を与えるだけで、変更後カプラ長で、カプラを構成するメイン配線及びスタブ配線が配置されるので、配線レイアウト修正の作業工数を減らすことができる。
【００７４】
次に、カプラ長の求め方について説明する。
【００７５】
カプラ長を求めるためには、カプラ・層情報記憶部１９０６，１９２７に記憶されているカプラ情報３０１（図３）のうちのカプラ間隔Ｄｃ、メイン配線幅ｗｍ、スタブ配線幅ｗｓの他に、図１２に示すように、電源層１２０３，１２０４の厚さｄ１,ｄ５、絶縁層１２０５，１２０６の厚さｄ２,ｄ４、メイン配線１２０１及びスタブ配線１２０２の層ｄ３も必要である。そのため、これらの値は、カプラ情報３０１と同様に、カプラ・層情報記憶部１９０６，１９２７に層構成情報１３０１（図１３）として記憶されている。なお、この層構成情報１３０１も、カプラ情報３０１と同様に、入力装置１９１２，１９３２から回路図エディタ１９０２又はレイアウト図エディタ１９２２を介して、カプラ・層情報記憶部１９０６，１９２７に登録することができ、また、入力装置１９１２，１９３２から回路図エディタ１９０２又はレイアウト図エディタ１９２２に指示を与えることにより、表示装置１９１１，１９３１で表示することができる。
【００７６】
カプラ長の設定にあたっては、さらに、基板材料の情報、ドライバ仕様の情報、カプラの設計条件の情報が必要である。基板材料情報としては、図１４（ａ）に示すように、プリント配線基板に用いる絶縁材の比誘電率εｒと、抵抗率σとがある。ドライバ情報としては、図１４（ｂ）に示すように、波形遷移時間ｔｒ、ｔｆと、信号出力レベルＶＨとがある。また、カプラ設計条件情報としては、図１４（ｃ）に示すように、最小入力信号レベルＶｓｗと、最大カプラ長Ｌｃｍａｘと、最大入力信号幅Ｔｗの項目とがある。これらの値も、図１９では図示していないが対応する記憶部に登録することになる。
【００７７】
次に、図１７に示すフローチャートに従って、カプラ長の設定手順について説明する。カプラ長は、カプラをレイアウトする際に必要な情報であるため、少なくともレイアウト前にカプラ長を一度求めておく必要がある。このため、この実施形態では、回路図設計支援装置１９００にカプラ長設定部１９０７が設けられていると共に、レイアウト中にカプラ長を求めることも考慮して、レイアウト図設計支援装置１９２０にも、同様のカプラ長設定部１９２８が設けられている。なお、以下では、回路図設定支援装置１９００のカプラ長設定部１９０７の動作について説明する。
【００７８】
まず、カプラ長設定部１９０７は、図１４（ａ）に示す基板材料情報、図３に示すカプラ情報３０１、及び図１３に示す層構成情報１３０１を基に、カプラの単位長さ当たりの分布定数回路を求める（ステップ１７０１）。これには、基板断面形状から分布定数回路を求めるためのシミュレータを用いる。この処理で、分布定数回路モデルを得ることができる。
【００７９】
次に、検証用変数Ｌｃ’に、カプラ情報３０１に仮設定したカプラ長Ｌｃを設定する（ステップ１７０２）。これにより、検証の開始ポイントを定義する。
【００８０】
次に、簡易回路シミュレータ１９０３に、ステップ１７０１で求めた単位長さ当たりの分布定数回路及びステップ１７０２で設定した検証用変数Ｌｃ’の長さを与えて、検証用カプラ長での回路モデルを生成し、この回路モデルで回路シミュレーションを行う（ステップ１７０３）。ここでは、図１４（ｂ）及び図１５に示すように、ドライバの出力波形として、波形遷移時間ｔｒ，ｔｆが５００ｐｓ、信号出力レベルＶＨが１．８Ｖの用いて、検証用カプラを介してレシーバに入力する波形を調べる。具体的には、図１６に示すレシーバの入力波形から信号振幅Ｖｓｗ’を計測する（ステップ１７０４）。続いて、この信号振幅Ｖｓｗ’と、図１４（ｃ）に示すカプラ設計条件情報の信号振幅Ｖｓｗとの大小関係を比較する（ステップ１７０５）。そして、Ｖｓｗ’の方が小さくない場合、カプラ長Ｌｃが足りないと判断し、検証用変数Ｌｃ’に１ｍｍ加算し（ステップ１７０６）、この加算した値を最大カプラ長Ｌｃｍａｘと比較する（ステップ１７０７）。ＬｃｍａｘよりもＬｃ’が大きい場合は、設計限界と判断し、表示装置１９１１に「設計限界」の旨を表示させる（ステップ１８０８）。また、Ｖｓｗ’がＬｃｗ以下であれば、ステップ１７０３に戻る。
【００８１】
ステップ１７０５の判断で、計測信号振幅Ｖｓｗ’の方が小さいと判断した場合、この計測信号振幅Ｖｓｗ’が、カプラ設計条件情報の最小信号振幅Ｖｓｗの１１０パーセント以上であれば、逆に信号振幅が大きいと判断し（ステップ１７０９）、検証用変数Ｌｃ’から１ｍｍ減算してから（ステップ１７１０）、ステップ１７０３に戻る。
【００８２】
計測信号振幅Ｖｓｗ’が設計最小信号振幅Ｖｓｗ以上であり、且つＶｓｗの１１０パーセント未満であれば、そのカプラ長は設計最適値と判断し、このカプラ長が最適である旨を表示装置１９１１に表示させる（ステップ１７１１）。そして、ユーザーに対して、このＬｃ’をカプラ情報３０１に書き込むかどうかを問い合わせ（ステップ１７１２）、ユーザーが書き込みを希望する場合は、Ｌｃ’の値をカプラ情報３０１に書き込む（ステップ１７１３）。その後、レイアウト図作成中であれば、前述の図１１に示したカプラ長変更の処理を行う（ステップ１７１４）。
【００８３】
以上のように、ユーザーが、レシーバでの信号受信に必要な信号振幅Ｖｓｗを与えることで、最適なカプラ長Ｌｃを自動的に計算することができ、設計効率の向上と、クロストークを用いたバスシステムの高性能化を図ることが可能である。
【００８４】
次に、レイアウト図設計支援装置１９２０の配線ルール情報記憶部１９２５に記憶されている配線ルール情報について、図１８を用いて説明する。
【００８５】
この配線ルール情報１８０１は、一旦、回路レイアウト図を作成した後、配線ルール違反が在るか否かのチェックに必要な情報である。この配線ルール情報１８０１では、バイヤ−配線間ｄｓ１、バイヤ−バイヤ間ｄｓ２、配線−配線間ｄｓ３、カプラ−カプラ間ｄｓ４、カプラ−配線間ｄｓ５、カプラ−バイア間ｄｓ６の最小間隔を定めている。ここでは、カプラを従来技術のように二つの単なる配線として扱わず、カプラとしての一部品として扱っているため、従来の配線ルール情報にはないカプラ−カプラ間ｄｓ４、カプラ−配線間ｄｓ５、カプラ−バイア間ｄｓ６が別途定められている。
【００８６】
このように、本実施形態では、カプラを一部品として扱っているため、カプラを構成する二つの配線間隔をチェックすることがなくなる上に、カプラを構成する二つの配線それぞれに対して他の配線等との間隔チェックを行う必要もなくなるため、作業効率を高めることができる。また、カプラは、二つの配線で構成されるものの、本来的に、二つの配線により一つの機能を実現するものである上に、カプラとして二つの配線が扱う信号振幅が微弱であるため、カプラを一つの部品として扱って、このカプラと他の配線等との間隔を規定した方が、カプラ機能をより確実に確保することができる。
【００８７】
なお、以上のおいて、バイヤとは、層間配線のことで、配線とは、一層内での配線のことである。
【００８８】
次に、図２１に示すフローチャートに従って、本実施形態の設計支援システムの動作について説明する。
【００８９】
まず、回路図設計支援装置１９００の回路図エディタ１９０２がユーザからの指示を受け付けて、回路図作成・編集を行う（ステップ２１０１）。このステップ２１０１では、部品シンボル記憶部１９０４に記憶されている各種シンボルを配置し、配置した複数のシンボル相互間を結線し、作成した回路図を回路図情報として、回路図情報記憶部１９０５に記憶する。なお、以上のステップ２１０１の詳細に関しては、図２２を用いて後述する。
【００９０】
次に、回路図設計支援装置１９００の簡易シミュレータ１９０３が、ユーザからの指示を受け付けて、ステップ２１０１で作成した回路図が示す回路の動作をシミュレートし（ステップ２１０２）、回路動作を確認する（ステップ２１０３）。このシミュレートでは、大まかな回路動作シミュレートのほかに、製造時に使用する材料や配線レイアウト後の配線長等の大まかな見積もりも行う。さらに、図１７を用いた前述したカプラ長の設定のためのシミュレートも行う。
【００９１】
以上のシミュレートの結果（ステップ２１０３）、回路図が不適切なものであれば、簡易シミュレータ１９０３は、不適切な部分の内容を表示装置１９１１に表示させて、回路図エディタ１９０２による回路図作成・編集（ステップ２１０１）を促す。また、回路図が適切なものであれば、レイアウト図設計支援装置１９２０のレイアウト図エディタ１９２２が、ユーザからの指示を受け付けて、配線レイアウト作成・編集を行う（ステップ２１０４）。このレイアウト図の作成に移行する段階で、回路図設計支援装置１９００の回路図情報記憶部１９０５に記憶されている回路図情報、カプラ・層情報記憶部１９０６に記憶されているカプラ情報及び層構成情報は、通信部１９０８により、レイアウト図設計支援装置１９２０へ送られる。回路図設計支援装置１９００からの情報は、レイアウト図設計支援装置１９２０の通信部１９０８で受信されて、回路図情報記憶部１９２５やカプラ・層情報記憶部１９０６に記憶される。
【００９２】
ステップ２１０４では、まず、レイアウト図エディタ１９２２のレイアウト部（部品配置手段）１９３５が、回路図情報が示す部品や配線等をユーザからの指示に従って配置する。なお、ここで配置する部品および配線の情報は、前述のステップ２１０１で作成した回路図の情報と１対１で対応する。このレイアウト部１９３５でレイアウト図が作成されると、このレイアウト図の情報がレイアウト図情報として、レイアウト図情報記憶部１９２５に記憶される。その後、このレイアウト図の配線を配線チェック部１９３６がチェックし、エラー箇所があれば、その内容を表示し、レイアウト部１９３５によるレイアウト図の再編集を促す。なお、以上のステップ２１０４におけるレイアウト部１９３５の詳細動作、及び配線チェック部１９３６の詳細動作に関しては、それぞれ、図２３及び図２４、図２５を用いて後述する。
【００９３】
次に、レイアウト図設計支援装置１９２０の詳細シミュレータ１９２３が、ユーザからの指示を受け付けて、ステップ２１０４で作成したレイアウト図が示す回路の動作をシミュレートし（ステップ２１０５）、回路動作を確認する（ステップ２１０６）。このシミュレート（ステップ２１０５）では、ステップ２１０２の簡易シミュレートよりも、更に詳細なシミュレートを行う。具体的には、ここでは、配線の遅延時間や、隣接配線間のクロストークノイズ等を、回路シミュレーションによって検証する。
【００９４】
以上の詳細シミュレートの結果（ステップ２１０５）、レイアウト図が不適切なものでなければ、詳細シミュレータ１９２３は、不適切な部分の内容を表示装置１９３１に表示させて、レイアウト図エディタ１９２２によるレイアウト図作成・編集（ステップ２１０４）を促す。例えば、詳細シミュレートの結果、カプラ長が原因で、適切な動作がなされていないとなった場合には、ステップ２１０４に戻って、図１１に示すカプラ長の変更処理を行う。また、レイアウト図が適切なものであれば、回路製造データ作成装置１９４０の製造データエディタ１９４２が、レイアウト図設計支援装置１９２０からのレイアウト図情報を回路製造データに変換し、これを回路製造データ記憶部１９４３に登録する（ステップ２１０７）。なお、この回路製造データは、カバーデータと呼ばれることもある。
【００９５】
以上で、本実施形態の設計支援システムによる処理は終了する。
【００９６】
その後、回路製造データ作成装置１９４０の回路製造データ記憶部１９４３に記憶されている回路製造データに基づいて、プリント配線基板の試作製造を行う。（ステップ２１０８）。このステップ２１０８の作業では、プリント配線基板上に機能部品を実装する作業も含む場合もある。
【００９７】
試作基板の製造後（ステップ２１０８）、この試作基板を実際に動作させて、動作状態を検証、評価する（ステップ２１０９）。この結果が不合格であれば、ステップ２１０４の配線レイアウト作成処理、又はステップ２１０１の回路図作成処理まで戻る。合格であれば、実際に、プリント配線基板の量産を行う（ステップ２１１１）。
【００９８】
次に、図２２に示すフローチャートに従って、以上で説明した回路図作成・編集処理（ステップ２１０１）の詳細処理について説明する。
【００９９】
回路図設計支援装置１９００の回路図エディタ１９０２が起動すると、まず、部品シンボル記憶部１９０４から部品シンボルを読み込む（ステップ２２０１）。続いて、ユーザからの指示が回路図情報の変更である場合には、回路図情報記憶部１９０５に記憶されている回路図情報を読み出して、この回路図の画面を表示装置１９１１に表示させ、ユーザからの指示が新規作成の場合には、回路図新規作成画面を表示装置１９１１に表示させる（ステップ２２０２）。
【０１００】
次に、入力装置１９１２がシンボル配置指示又は配線配置指示を受け付ける（ステップ２２０３又は２２０８）。ステップ２２０３でシンボル配置指示を受け付けた場合には、各種部品シンボルを表示装置１９１１に表示させて、配置するシンボルの選択を受け付ける（ステップ２２０４）。回路図エディタ１９０２は、ユーザが選択したシンボルはカプラであるか否かを判断し（ステップ２２０５）、カプラであれば、このカプラのシンボルをユーザからの指示に従って所望の位置に配置する（ステップ２２０６）。ユーザは、基本的には、この段階で、カプラ・層情報記憶部１９０６にカプラ情報及び層構成情報を登録することが好ましい。この際、カプラ情報の一つであるカプラ長Ｌｃに関しては、ここで、カプラ長設定部１９０７を動作させて、図１７を用いて前述したように、カプラ長を設定してもよいが、カプラを構成する配線を実際に配置する直前に設定してもよい。また、ユーザが選択したシンボルがカプラ以外であれば、そのシンボルをユーザからの指示に従って所望の位置に配置する（ステップ２２０６）。
【０１０１】
また、ステップ２２０８で配線配置指示を受け付けた場合には、配線の始点位置を受け付ける（ステップ２２０９）。この場合、ユーザは、例えば、部品シンボル中の端子の表示画面上で指定してもよいし、配線始点位置の座標を入力してもよい。続いて、始点位置の受付と同様に、配線の終端位置を受け付ける（ステップ２２１０）。始点位置及び終点位置を受け付けると、始点から終点までの間に配線を引く（ステップ２２１１）。以上のようにして、仮に、カプラ回りの回路図を作成した場合には、この段階で、表示装置１９１１には、図２６のような画面が表示される。なお、この画面に表示されている回路図は、図６に示した回路図と同じものである。
【０１０２】
ステップ２２０８又はステップ２２１１の後、回路図の保存指示及び回路図作成・編集の終了指示を受け付けなければ（ステップ２２１２，２２１４）、ステップ２２０３に戻る。また、ステップ２２１２で回路図の保存指示を受け付けると、この回路図の情報を回路図情報記憶部１９０５に保存する（ステップ２２１３）。また、ステップ２２１４で回路図作成・編集の終了指示を受けると、以上の処理が終了する。
【０１０３】
以上のように、本実施形態では、回路図において、カプラは一部品としてシンボル表示されるので、回路図中のどの部位がカプラを構成するかを識別できるので、ユーザは、レイアウト図との対応関係を容易に認識することができる。また、レイアウト図を作成するレイアウト図設計支援装置１９２０にとっても、どの部位をカップとして配置すべきかを認識することができる。
【０１０４】
次に、図２３及び図２４に示すフローチャートに従って、先に説明した配線レイアウト作成・編集処理（ステップ２１０４）の詳細処理について説明する。
【０１０５】
レイアウト図設計支援装置１９２０のレイアウト図エディタ１９２２のが起動すると、まず、エディタ１９２２のレイアウト部１９３５が配線ルール情報記憶部１９２６から配線ルール情報を読み込み、カプラ・層情報記憶部１９２７からカプラ情報及び層構成情報を読み込む（ステップ２３０１）。さらに、回路図情報記憶部１９２４に記憶されている回路図情報を読み込む（ステップ２３０２）。なお、配線ルール情報の読み込みは、後述する配線ルールチェックを実行する際に読み込むようにしてもよい。続いて、ユーザからの指示がレイアウト図情報の変更である場合には、レイアウト図情報記憶部１９２５に記憶されているレイアウト図情報を読み出して、このレイアウト図の画面を表示装置１９３１に表示させ、ユーザからの指示が新規作成の場合には、レイアウト図新規作成画面を表示装置１９３１に表示させる（ステップ２３０３）。
【０１０６】
次に、入力装置１９３２がシンボル配置指示又は配線配置指示を受け付ける（ステップ２３０４又は２３１１）。ステップ２３０４でシンボル配置指示を受け付けた場合には、回路図中のどのシンボルをレイアウト図中に配置するかを受け付ける（ステップ２３０５）。レイアウト部１９３５は、ユーザが選択したシンボルはカプラであるか否かを判断し（ステップ２３０６）、カプラであれば、このカプラシンボルの部品番号を参照して、カプラ・層情報記憶部１９２７から対応するカプラ情報３０１を読み出して、カプラ長Ｌｃ及びカプラ間隔Ｄｃを取得する（ステップ２３０７）。続いて、カプラの開始座標Ｐ１及びカプラの伸張方向を受け付けると（ステップ２３０８）、図８等を用いて前述したように、メイン配線及びサブ配線を配置する（ステップ２３０９）。なお、メイン配線及びサブ配線の際に、これらの配線が他の配線又は他の機能部品と重なる場合には、基本的に、これらを迂回するように配置される。但し、図３に示す回路情報３０１で、「変形の良・否」が「否」となっている場合には、他の配線又は他の機能部品を移動させても良いか否かを表示し、移動許可を受けた場合には、他の配線又は他の機能部品を移動させて、メイン配線及びサブ配線の直線性を確保する。
【０１０７】
ステップ２３０６で、ユーザが選択したシンボルがカプラ以外である場合には、そのシンボルに配置に必要な座標等の情報を受け付けて、この情報に従ってシンボルを配置する（ステップ２３１０）。なお、ここで配置する部品シンボルは、回路図で配置した部品シンボルと同じものでもよいが、好ましくは実際の部品寸法に対応したあるものが好ましく、例えば、抵抗であれば、実際の抵抗の長さに対応したものであることが好ましい。この場合、レイアウト図設計支援装置１９２０も、このようなシンボルが記憶されている部品シンボル記憶部を有する必要があることは言うまでもない。
【０１０８】
また、ステップ２３１１で配線配置指示を受け付けた場合には、配線の始点位置を受け付ける（ステップ２３１２）。この場合、ユーザは、例えば、部品シンボル中の端子の表示画面上で指定してもよいし、配線始点位置の座標を入力してもよい。続いて、始点位置の受付と同様に、配線の終端位置を受け付ける（ステップ２３１３）。始点位置及び終点位置を受け付けると、始点から終点までの間に配線を引く（ステップ２３１４）。以上のようにして、仮に、カプラ回りのレイアウト図を作成した場合には、この段階で、表示装置１９３１には、図２７のような画面が表示される。なお、この画面に表示されているレイアウト図は、図８に示したレイアウト図と同じものである。
【０１０９】
配線を引いた後、配線ルールチェック実行を受け付けると（ステップ２３１５、以下、ステップ２３２１まで図２４に示す）、レイアウト図エディタ１９２２の配線チェック部１９３６が起動し、ステップ２３０１で読み込んだ配線ルール情報を用いて、配線間隔をチェックする（ステップ２３１６）。
【０１１０】
ステップ２３１５又はステップ２３１６の後、レイアウト図の保存指示及びレイアウト図作成・編集の終了指示を受け付けなければ（ステップ２３１７，２３１９）、図２３のステップ２３０４に戻る。また、ステップ２３１７でレイアウト図の保存指示を受け付けると、このレイアウト図の情報をレイアウト図情報記憶部１９２５に保存する（ステップ２３１８）。また、ステップ２３１９でレイアウト図作成・編集の終了指示を受けると、以上の処理が終了する。
【０１１１】
次に、図２４のステップ２３１６における配線ルールチェックの詳細処理について、図２５に示すフローチャートに従って説明する。
【０１１２】
この配線ルールチェックでは、先ず配線チェック部１９３６の対象抽出部１９３７が起動して、対象ネットを受け付けると共に、この対象ネットの近傍にある対象相手ネットを抽出して、これらのネットを構成要素の分解する（ステップ２５０１）。この対象ネットの近傍にある対象相手ネットの抽出にあたっては、対象ネットに対して予め定められた範囲内に入っている全てのネットを抽出する。ここで、ネットとは、ある部品等の端子から他の部品等の端子までの一連の配線、又は、この一連の配線及びこれに接続した機能部品を含むものである。また、ネットを構成要素に分解するとは、配線と機能部品とを分解すると共に、一連の配線を屈曲点や分岐点等で分解し、配線を直線成分又は一定の曲率の曲線成分のみにすることである。
【０１１３】
ところで、本実施形態では、カプラを二つの配線としてではなく、一部品として取り扱っているため、対象ネット又は対象相手ネット内にカプラが存在していても、このカプラを二つの配線に分解せず、一つのカプラとして配線ルールチェックが行われる。このため、カプラを構成する二つの配線の相互間隔は、配線ルールチェック対象外になる。なお、対象ネット又は対象相手ネット内にカプラが存在するか否かは、これらのネット内に、カプラに付した部品番号を示すものが存在するか否かで判断する。
【０１１４】
対象抽出部１９３７は、対象ネットを構成する要素群及び対象相手ネットを構成する要素群から、それぞれ一つずつ抽出して、これらの要素を配線チェック部１９３６の配線チェッカー１９３８に渡す（ステップ２５０２）。
【０１１５】
配線チェッカー１９３８は、まず、二つの要素間の最短距離ｓｐを調べる（ステップ２５０３）。続いて、二つの要素はどちらもＶＩＡか否かを判断し（ステップ２５０４）、二つの要素ともＶＩＡである場合には、図１８に示す配線ルール情報１８０１で規定するVIA−VIA間の最小間隔ｄｓ２と、ステップ２５０３で調べたｓｐとの大小関係を比較する（ステップ２５０５）。この比較の結果、ｓｐ＜ｓｐ２の場合には、この二つの要素が配線ルール違反である旨を表示装置１９３１に表示させる（ステップ２５１４）。
【０１１６】
以下、二つの要素のうち一方がカプラで他方が配線である場合には、配線ルール情報１８０１で規定するカプラ−配線間の最小間隔ｄｓ５を用いて配線間隔チェックを行い（ステップ２５０７，２５０８，２５１３）、一方がカプラで他方がＶＩＡである場合には、配線ルール情報１８０１で規定するカプラ−VIA間の最小間隔ｄｓ６を用いて配線間隔チェックを行い（ステップ２５０９，２５１３）、両方がカプラである場合には、配線ルール情報で規定するカプラ−カプラ間の最小間隔ｄｓ４を用いて配線間隔チェックを行い（ステップ２５１０，２５１３）、両方とも配線である場合には、配線ルール情報１８０１で規定する配線−配線間の最小間隔ｄｓ３を用いて配線間隔チェックを行い（ステップ２５１１，２５１４）、一方が配線で他方がＶＩＡである場合には、配線ルール情報１８０１で規定する配線−VIA間の最小間隔ｄｓ１を用いて配線間隔チェックを行う（ステップ２５１２，２５１４）。
【０１１７】
二つの要素に関して、配線間隔チェックが終了すると、全ての要素に関して、配線間隔チェックが終了したか否かを判断し（ステップ２５１５）、全ての要素に関して配線間隔チェックが終了していなければ、ステップ２５０２に戻る。また、全ての要素に関して配線間隔チェックが終了していれば、対象ネット及び対象相手ネットに関する配線ルールチェックは終了する。なお、終了段階で、配線ルール違反が無ければ、対象ネット及び対象相手ネット内には、配線ルール違反がない旨を表示装置１９３１に表示させる。
【０１１８】
次に、以上で説明した設計支援システムで設計し、この設計に基づいて製造したプリント配線基板について説明する。
【０１１９】
まず、製造するプリント配線基板の回路について、図２８を用いて説明する。
【０１２０】
この回路は、ドライバ２８０１と、このドライバ２８０１から伸びるドライバ信号線２８０２と、ドライバ信号線２８０２の端部に接続されているドライバ終端抵抗２８０３と、４つのレシーバ２８１０，２８２０，２８３０，２８４０と、各レシーバから伸びるレシーバ信号線と、各レシーバ信号線に接続されているレシーバ終端抵抗２８１６，２８２６，２８３６，２８４６と、を有している。ドライバ信号線２８０２に対して、４つのレシーバ信号線の一部分が一定の間隔で平行に配置されている。各レシーバ信号線の一部分と、これらの部分に平行なドライバ信号の各部分は、カプラ２８１３，２８２３，２８３３，２８４３を形成している。つまり、各レシーバ信号線の一部分は、各カプラのスタブ配線２８１２，２８２２，２８３２，２８４２を形成し、ドラバ信号の複数の部分は、各カプラのメイン配線２８１１，２８２１，２８３１，２８４１を形成している。
【０１２１】
以上のような回路を従来技術で設計し、これに基づいてプリント配線基板を製造すると、図２９に示すようなプリント配線基板が製造される。
【０１２２】
このプリント配線基板２９００は、基板本体の上面に、ドライバ２８０１が設けられていると共に、第一のレシーバ２８１０と第四のレシーバ２８４０と第二のレシーバ２８２０と第三のレシーバ２８３０とがコネクタ２８１４，２８４４，２８２４，２８３４を介して互いに等間隔で設けられ、さらに、ドライバ終端抵抗２８０３と第一のレシーバ終端抵抗２８１６と第二のレシーバ終端抵抗２８２６とが互いに等間隔で設けられている。また、基板本体の裏面には、第三のレシーバ終端抵抗２８３６と第四のレシーバ終端抵抗２８４６とが設けられている。この第三のレシーバ終端抵抗２８３６と第四のレシーバ終端抵抗２８４６との間隔は、第一のレシーバ終端抵抗２８１６と第二のレシーバ終端抵抗２８２６との間隔と同じである。
【０１２３】
基板本体の上面に設けられている４つのレシーバコネクタ２８１４，２８４４，２８２４，２８３４からは、基板本体の裏面まで伸びているスルーホール２８１５，２８４５，２８２５，２８３５が形成されている。レシーバ信号線は、このスルーホールの一部と、スルーホールの途中から基板本体の上面と平行な面内で伸びている部分と、その端部から基板本体の上面又は裏面に設けられている終端抵抗まで伸びている部分で形成されている。
【０１２４】
ドライバ信号線２８０２は、ドライバ２８０１から最も遠い位置に配置されている第三のレシーバ２８３０よりも更に遠い位置に形成されているスルーボール２８０５が折り返し部分を成し、このスルーホール２８０５から、ドライバ２８０１と第一のレシーバ２８１０との間に配置されているドライバ終端抵抗２８０３まで伸びている。
【０１２５】
各カプラ２８１３，２８２３，２８３３，２８４３は、スルーホール２８４５，２８３５，２８２５，２８１５を回避するため、いずれも迂回している。具体的には、図３０に示すように、第一のカプラ２８１３のメイン配線２８１１は、第一のスルーボール２８１５を避けるために、第一のスルーホール２８１５から水平方向に一定距離離れている。この第一のスルーホール２８１５から伸びる第一のカプラ２８１３のスタブ配線２８１２は、第四のスルーホール２８４５を避けるために水平方向に迂回している。このため、メイン配線２８１１も、スタブ配線２８１２との平行性を維持するために、同様に迂回している。
【０１２６】
このように、カプラを迂回させると、カプラと屈曲部分で信号の反射現象が生じるため、クロストーク信号が歪んで所望のクロストーク信号を得ることが極めて難しく、データ転送速度を高めることができない。仮に、所望のクロストーク信号を得ようとするならば、このカプラを屈曲点毎に分割して、分割部分毎にシミュレートする必要があるため、カプラの設計に多くの工数がかかってしまう。
【０１２７】
これに対して、本実施形態では、図３に示すカプラ情報３０１の「変形の良・否」を「否」に設定すると、図２３のステップ２３０９において、前述したように、カプラが他の配線又は他の機能部品と重なる場合には、これらを移動して、カプラの直線性が確保されるので、図３１及び図３３に示すようなプリント配線基板３１００を得ることができる。
【０１２８】
このプリント配線基板３１００も、従来技術によるプリント配線基板２９００と同様に、基板本体の上面に、ドライバ２８０１、第一から第４のレシーバ２８１０，２８２０，２８３０，２８４０、ドライバ終端抵抗２８０３、第一のレシーバ終端抵抗２８１６、第二のレシーバ抵抗２８２６が設けられ、基板本体の裏面に、第三のレシーバ終端抵抗２８３６、第四のレシーバ終端抵抗２８４６が設けられている。しかしながら、このプリント配線基板３１００では、レイアウト図設計段階で、カプラの直線性を維持するためにスルーホールを移動した結果、レシーバの配列順が変わった上に、レシーバ相互間隔及び終端抵抗相互間隔も等間隔ではなくなっている。
【０１２９】
具体的には、従来のプリント配線基板２９００では、各レシーバは、ドライバ側から、第一のレシーバ２８１０、第四のレシーバ２８４０、第二のレシーバ２８２０、第三のレシーバ２８３０の順で並んでいるが、本実施形態のプリント配線基板３１００では、ドライバ側から、第四のレシーバ２８４０、第一のレシーバ２８１０、第三のレシーバ２８３０、第二のレシーバ２８２０の順で並んでいる。また、従来のプリント配線基板２９００では、隣り合う各レシーバ相互の間隔が前述したように等間隔であるが、本実施形態のプリント配線基板３１００では、第四のレシーバ２８４０と第一のレシーバ２８１０との間隔と、第三のレシーバ２８３０と第二のレシーバ２８２０との間隔とは同じであるものの、第四のレシーバ２８４０と第一のレシーバ２８１０との間隔と、第一のレシーバ２８１０と第三のレシーバ２８３０との間隔とは同じではない。
【０１３０】
本実施形態では、以上のようなレイアウトを行った結果、前述したように、全てのカプラの直線性は確保さている。具体的には、図３２に示すように、第一のカプラ２８１３のメイン配線２８１１にも、スタブ配線２８１２にも、スルーホールが邪魔にならないため、第一のカプラ２８１３を構成するメイン配線２８１１及びスタブ配線２８１２は、いずれも直線である。
【０１３１】
従って、本実施形態では、所望のクロストーク信号を得ることができるカプラを製造することができる。
【０１３２】
なお、以上では、カプラ情報３０１の「変形の良・否」を「否」に設定した場合のカプラ構成であるが、さらに、カプラ情報３０１として、「配線の上下重複の有・無」を追加し、これを「有」に設定できるようにして、図３４に示すように、スタブ配線２８１２とメイン配線２８１１とを上下方向において重なり合うようにレイアウトしてもよい。この場合、図３２において二点破線で示すように、第一のスルーホール２８１５からのレシーバ信号線を一旦ドライバ信号線側に向けて、ドライバ信号線２８０２の真下を通るようし、そこにスタブ配線２８１２を形成し、スタブ配線２８１２の端部からのレシーバ信号線を再びドライバ信号線２８０２から離れる方向に向けて、適当な位置から立ち上げて、その上端にレシーバ終端抵抗２８１６を設けるとよい。
【０１３３】
以上のようなレイアウトの場合、図３４に示すように、基材３４０１の一方の面と他方の面の対応する位置に、それぞれ、メイン配線２８１１とスタブ配線２８１２を接着材３４０２，３４０３で貼り付け、この接着剤３４０２，３４０３の外側に電源配線層３４０４，３４０５を貼り付けると、同一基材３４０１にメイン配線２８１１とスタブ配線２８１２とを設けることになるので、製造バラツキによる配線位置ズレを最小限に抑えることができ、カプラの性能劣化を抑えることができる。また、メイン配線２８１１とスタブ配線２８１２とを上下方向に重ねて配置することで、クロストーク電圧を高めやすくなり、結果としてデータ転送速度を高めることができる。
【０１３４】
【発明の効果】
回路図の設計支援に関する発明によれば、方向性結合器が単なる配線としてではなく、部品シンボルとして回路図に描かれるので、回路図から方向性結合器を形成する配線を簡単に見出せる上に、この回路図とレイアウト図との対応関係を容易に認識することができる。この結果、この回路図に基づくレイアウト図の作成工数を減らすことができる。
【０１３５】
また、レイアウト図の設計支援に関する発明によれば、方向性結合器を形成する二つの配線は、一つの部品として扱われるため、間隔チェックの際には、この二つの配線の間隔チェックは行われず、一つの部品としての方向性結合器と他の配線との間の間隔チェックが行われるので、間隔チェックが効率的に且つ高精度で行われ、レイアウト図の作成工数を減らすことができる。
【０１３６】
また、レイアウト図の設計支援で設計された回路基板に係る発明によれば、方向性結合器が直線状に形成されるために、クロストーク信号の歪みを抑えることができ、データ転送速度を高めることができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態としてのカプラシンボルを示す説明図である。
【図２】図１のカプラシンボルをレイアウトしたレイアウト図である。
【図３】本発明に係る一実施形態としてのカプラ情報の構成を示す説明図である。
【図４】本発明に係る第二の実施形態としてのカプラシンボルを示す説明図である。
【図５】本発明に係る第三の実施形態としてのカプラシンボルを示す説明図である。
【図６】本発明に係る第一の実施形態としての回路図である。
【図７】本発明に係る第二の実施形態としての回路図である。
【図８】図６又は図７の回路図をレイアウトしたレイアウト図である。
【図９】本発明に係る一実施形態としてのカプラ長の伸張方法を示す説明図である。
【図１０】本発明に係る一実施形態としてのカプラ長の縮小方法を示す説明図である。
【図１１】本発明に係る一実施形態としてのカプラ長変更の処理手順を示すフローチャートである。
【図１２】本発明に係る一実施形態としての層構成情報を説明するための説明図である。
【図１３】本発明に係る一実施形態としての層構成情報の構成を示す説明図である。
【図１４】本発明に係る一実施形態としての基板材料情報の構成（ａ）、ドライバ情報の構成（ｂ）、カプラ設計条件情報の構成（ｃ）を示す説明図である。
【図１５】ドライバの出力波形を示す説明図である。
【図１６】レシーバの入力波形を示す説明図である。
【図１７】本発明に係る一実施形態としてのカプラ長の設定処理手順を示すフローチャートである。
【図１８】本発明に係る一実施形態としての配線ルール情報の構成を示す説明図である。
【図１９】本発明に係る一実施形態としての設計支援システムの機能ブロック図である。
【図２０】本発明に係る一実施形態としての回路図設計支援装置の回路ブロック図である。
【図２１】本発明に係る一実施形態としてのプリント配線基板の設計から製造までの手順を示すフローチャートである。
【図２２】本発明に係る一実施形態としての回路図エディタの動作を示すフローチャートである。
【図２３】本発明に係る一実施形態としてのレイアウト図エディタの動作を示すフローチャート（その１）である。
【図２４】本発明に係る一実施形態としてのレイアウト図エディタの動作を示すフローチャート（その２）である。
【図２５】本発明に係る一実施形態としての配線チェック部の動作を示すフローチャートである。
【図２６】本発明に係る一実施形態としての回路図の表示画面を示す説明図である。
【図２７】本発明に係る一実施形態としてのレイアウト図の表示画面を示す説明図である。
【図２８】複数のカプラを含む回路の回路図である。
【図２９】従来のプリント配線回路基板の構成を示す説明図である。
【図３０】図２９に示すプリント配線回路基板の要部切欠き斜視図である。
【図３１】本発明に係る一実施形態の設計方法で設計したプリント配線回路基板の構成を示す説明図である。
【図３２】図３１に示すプリント配線回路基板の要部切欠き斜視図である。
【図３３】図３１に示すプリント配線基板の全体斜視図である。
【図３４】図３１に示すプリント配線基板を一部変更した配線基板の断面図である。
【図３５】カプラの構成を示す説明図である。
【図３６】カプラを含む回路の従来の回路図である。
【図３７】図３６の回路図におけるカプラ回りのレイアウト図である。
【符号の説明】
１００，４００，７００…カプラシンボル、２００，８００…カプラ、３０１…カプラ情報、１３０１…層構成情報、１８０１…配線ルール情報、１９００…回路図設計支援装置、１９０１…回路図設計支援装置の本体、１９０２…回路図エディタ、１９０３…簡易シミュレータ、１９０４…部品シンボル記憶部、１９０５、１９２４…回路図情報記憶部、１９０６，１９２７…カプラ・層情報記憶部、１９０７，１９２８…カプラ長設定部、１９０８，１９２９，１９４４…通信部、１９１１，１９３１，１９５１…表示装置、１９１２，１９３２，１９５２…入力装置、１９２２…レイアウト図エディタ、１９２３…詳細シミュレータ、１９２６…配線ルール情報記憶部、１９３５…レイアウト部、１９３６…配線チェック部、１９３７…対象抽出部、１９３８…配線チェッカー、１９４０…回路製造データ作成装置。
Claims (16)
- 信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路に関して、部品相互の結線を示す回路図の設計支援装置において、
前記方向性結合器を含む各種部品の、部品ごとに予め定めたシンボルが記憶されているシンボル記憶手段と、
前記シンボル記憶手段に記憶されている各種シンボルのうち、いずれのシンボルを配置するかの指示を受け付けると共に、該シンボルの配置位置を受け付けて、該シンボルを受け付けた配置位置に配置するシンボル配置手段と、
前記シンボル配置手段で配置されたシンボル、及び該シンボルの配置位置を記憶する回路図情報記憶手段と、
前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付手段と、
前記シンボル配置手段で配置され又は配置される前記方向性結合器のシンボルと関係付けて、前記属性情報受付手段で受け付けた前記結合器属性情報を記憶する属性情報記憶手段と、
を備えていることを特徴とする設計支援装置。 - 信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路に関して、部品の配置、及び部品相互の結線の配置を示す回路レイアウト図の設計支援装置において、
前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付手段と、
前記属性情報受付手段で受け付けた前記結合器属性情報に少なくとも基づいて、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を、前記方向性結合器として配置する部品配置手段と、
二つの配線相互間の間隔を予め定められたルールに従ってチェックする配線間隔チェック手段と、
前記配線間隔チェック手段によるチェック対象を受け付け、受け付けたチェック対象内に、前記方向性結合器が存在するか否かを判定し、該方向性結合器が存在する場合には、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分の相互間隔に関して前記配線間隔チェック手段のチェック対象から外す一方で、該第一の信号線の部分及び該第二の信号線の部分を一つの方向性結合器として該配線間隔チェック手段のチェック対象とするチェック対象抽出手段と、
を備えていることを特徴とする設計支援装置。 - 請求項２に記載の設計支援装置において、
前記方向性結合器を含む複数の部品がシンボルで示されていると共に、部品相互の結線が示されている回路図の情報を受け付ける回路図情報受付手段を備え、
前記部品配置手段は、前記回路図情報受付手段が受け付けた前記回路図情報中のシンボルに関しての配置を受け付けると、前記属性情報受付手段が受け付けた前記結合器属性に基づいて、該シンボルが前記方向性結合器であるか否かを判断し、該シンボルが該方向性結合器であると判断すると、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を配置する、
ことを特徴とする設計支援装置。 - 請求項２及び３のいずれか一項に記載の設計支援装置において、
各種情報を表示する表示手段を備え、
前記属性情報受付手段は、前記方向性結合器の前記平行信号線長の変更を受け付け、
前記部品配置手段は、変更後の前記平行信号線長で前記方向性結合器を配置した場合、該方向性結合器の配置位置に他の部品が存在する場合には、前記表示手段に方向性結合器の配置不可を表示させるか、又は該他の部品を移動してもよいかの旨を表示させる、
ことを特徴とする設計支援装置。 - 請求項１から４のいずれか一項に記載の設計支援装置において、
回路を動作させたときの状態を仮想的に実行する回路シミュレータ手段と、
前記回路シミュレータ手段によるシミュレートで得られた前記方向性結合器のクロストーク信号の振幅と予め定められた振幅範囲とを比較し、該シミュレートで得られたクロストーク信号の振幅が該予め定めた振幅範囲外であれば、該シミュレートで得られたクロストーク信号の振幅が該予め定めた振幅範囲内になるまで、該方向性結合器の新たな平行信号線長の設定と、設定した平行信号線長で該回路シミュレータ手段によるシミュレートと、を繰り返す信号線長設定手段と、
を備えていることを特徴とする設計支援装置。 - 請求項１に記載の設計支援装置と、
請求項２から４のいずれか一項に記載の設計支援装置と、
を備え、
請求項２から４のいずれか一項に記載の前記設計支援装置は、請求項１に記載の前記設計支援装置により作成された前記回路図を受け取って、該回路図に基づいて、前記レイアウト図を作成する、
ことを特徴とする設計支援システム。 - 信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路に関して、部品相互の結線を示す回路図の設計支援をコンピュータに実行させるための設計支援プログラムにおいて、
前記コンピュータの第一の記憶領域には、前記方向性結合器を含む各種部品の、部品ごとに予め定めたシンボルの形状に関するシンボルデータが予め記憶されており、
前記コンピュータの入力手段により、前記第一の記憶領域に記憶されている各種シンボルデータのうち、いずれのシンボルを配置するかの指示を受け付けると共に、該シンボルの配置位置を受け付けるシンボル配置受付手順と、
前記シンボル配置受付手順で指示された前記シンボルを、該シンボル配置受付手順で受け付けた前記配置位置に配置するシンボル配置手順と、
前記シンボル配置手順で配置されたシンボル、及び該シンボルの配置位置を前記コンピュータの第二の記憶領域に記憶する回路図情報記憶手順と、
前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付手順と、
前記シンボル配置手順で配置され又は配置される前記方向性結合器のシンボルと関係付けて、前記属性情報受付手順で受け付けた前記結合器属性情報を前記コンピュータの第三の記憶領域に記憶する属性情報記憶手順と、
を前記コンピュータに実行させることを特徴とする設計支援プログラム。 - 請求項７に記載の設計支援プログラムにおいて、
前記方向性結合器のシンボルは、該方向性結合器に接続する配線のための端子を有し、
前記シンボル配置手順で配置された前記方向性結合器のシンボル中の前記端子に、配線の指示を受け付けると、該端子を配線の始点又は終点として、配線を配置する配線配置手順を前記コンピュータに実行させ、
前記回路図情報記憶手順では、前記配線配置手順で配置された前記配線の配置位置を前記第二の記憶領域に記憶する、
ことを特徴とする設計支援プログラム。 - 信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路に関して、部品の配置、及び部品相互の結線の配置を示すレイアウト図の設計支援をコンピュータに実行させるための設計支援プログラムにおいて、
前記コンピュータの入力手段により、前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付手順と、
前記属性情報受付手順で受け付けた前記結合器属性情報に少なくとも基づいて、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を、前記方向性結合器として配置する部品配置手順と、
二つの配線相互間の間隔を予め定められたルールに従ってチェックする配線間隔チェック手順と、
前記入力手段により、前記配線間隔チェック手順によるチェック対象を受け付けるチェック対象受付手順と、
前記チェック対象受付手順で受け付けたチェック対象内に、前記方向性結合器が存在するか否かを判定し、該方向性結合器が存在する場合には、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分の相互間隔に関して前記配線間隔チェック手順でのチェック対象から外す一方で、該第一の信号線の部分及び該第二の信号線の部分を一つの方向性結合器として該配線間隔チェック手段でのチェック対象とするチェック対象抽出手順と、
を前記コンピュータに実行させることを特徴とする設計支援プログラム。 - 請求項９に記載の設計支援プログラムにおいて、
前記属性情報受付手順では、前記結合器情報として、前記方向性結合器の識別情報含む結合器属性情報を受け付け、
前記チェック対象抽出手順では、前記結合器属性情報の前記識別情報に基づいて、前記チェック対象内に、前記方向性結合器が存在するか否かを判定する、
ことを特徴とする設計支援プログラム。 - 請求項９及び１０のいずれか一項に記載の設計支援プログラムにおいて、
前記方向性結合器を含む複数の部品がシンボルで示されていると共に、部品相互の結線が示されている回路図の情報を受け付ける回路図情報受付手順を前記コンピュータに実行させ、
前記部品配置手順では、前記回路図情報受付手順で受け付けた前記回路図情報中のシンボルに関しての配置を受け付けると、前記属性情報受付手順で受け付けた前記結合器属性に基づいて、該シンボルが前記方向性結合器であるか否かを判断し、該シンボルが該方向性結合器であると判断すると、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を配置する、
ことを特徴とする設計支援プログラム。 - 請求項９から１１のいずれか一項に記載の設計支援プログラムにおいて、
前記属性情報受付手順で受け付けた前記結合器属性情報として、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分がいずれも直線で曲がっている部分を有してはいけない旨の情報が存在する場合、前記部品配置手順では、該第一の信号線の部分及び該第二の信号線の部分を配置する過程で、他の部品の存在で該第一の信号線の部分及び該第二の信号線の部分を迂回させる必要が生じても、該第一の信号線の部分及び該第二の信号線の部分を迂回させずに、該他の部品を移動させて、該第一の信号線の部分及び該第二の信号線の部分の直線性を維持する、
ことを特徴とする設計支援プログラム。 - 請求項９から１２のいずれか一項に記載の設計支援プログラムにおいて、
前記属性情報受付手順で受け付けた前記結合器属性情報として、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分が、回路基板の一方の面から他方の面の方向に重なり合わせる旨の情報が存在する場合、前記部品配置手順では、該第一の信号線の部分及び該第二の信号線の部分を前記方向で重なり合うように配置する
ことを特徴とする設計支援プログラム。 - 請求項９から１３のいずれか一項に記載の設計支援プログラムにおいて、
各種情報を表示する表示手順を前記コンピュータに実行させ、
前記属性情報受付手順では、前記方向性結合器の前記平行信号線長の変更を受け付け、
前記部品配置手順では、変更後の前記平行信号線長で前記方向性結合器を配置した場合、該方向性結合器の配置位置に他の部品が存在する場合には、前記表示手順で方向性結合器の配置不可を表示させるか、又は該他の部品を移動させてもよいかの旨を表示させる、
ことを特徴とする設計支援プログラム。 - 請求項７から１４のいずれか一項に記載の設計支援プログラムにおいて、
回路を動作させたときの状態を仮想的に実行する回路シミュレータ手順と、
前記回路シミュレータ手順でのシミュレートで得られた前記方向性結合器のクロストーク信号の振幅と予め定められた振幅範囲とを比較し、該シミュレートで得られたクロストーク信号の振幅が該予め定めた振幅範囲外であれば、該シミュレートで得られたクロストーク信号の振幅が該予め定めた振幅範囲内になるまで、該方向性結合器の新たな平行信号線長の設定と、設定した平行信号線長で該回路シミュレータ手順でのシミュレートと、を繰り返す信号線長設定手順と、
を前記コンピュータに実行させることを特徴とする設計支援プログラム。 - 信号を出力するドライバに接続された第一の信号線と、該ドライバからの信号に基づくクロストーク信号を受信するレシーバに接続された第二の信号線とが、部分的に平行に配置される方向性結合器を含む回路の設計方法において、
コンピュータの第一の記憶領域には、前記方向性結合器を含む各種部品の、部品ごとに予め定めたシンボルの形状に関するシンボルデータが予め記憶されており、
前記コンピュータの入力手段により、前記第一の記憶領域に記憶されている各種シンボルデータのうち、いずれのシンボルを配置するかの指示を受け付けると共に、該シンボルの配置位置を受け付けるシンボル配置受付工程と、
前記シンボル配置受付工程で指示された前記シンボルを、該シンボルは位置受付工程で受け付けた前記配置位置に配置して、回路図を作成する回路図作成工程と、
前記回路図作成工程で配置されたシンボル、及び該シンボルの配置位置を前記コンピュータの第二の記憶領域に記憶する回路図情報記憶工程と、
前記入力手段により、前記方向性結合器の平行信号線長さ及び信号線間隔を少なくとも含む結合器属性情報を受け付ける属性情報受付工程と、
前記シンボル配置工程で配置され又は配置される前記方向性結合器のシンボルと関係付けて、前記属性情報受付工程で受け付けた前記結合器属性情報を前記コンピュータの第三の記憶領域に記憶する属性情報記憶工程と、
レイアウト図に配置する部品が前記回路図中のシンボルが前記方向性結合器のシンボルであるか否かを判断し、該方向性結合器のシンボルである場合には、前記第第三の記憶領域に記憶されている前記結合器属性情報に少なくとも基づいて、前記方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分を、前記方向性結合器として配置する部品配置工程と、
二つの配線相互間の間隔を予め定められたルールに従ってチェックする配線間隔チェック工程と、
前記配線間隔チェック工程でのチェック対象を受け付けるチェック対象受付工程と、
前記チェック対象受付工程で受け付けたチェック対象内に、前記方向性結合器が存在するか否かを判定し、該方向性結合器が存在する場合には、該方向性結合器を構成する前記第一の信号線の部分及び前記第二の信号線の部分の相互間隔に関して前記配線間隔チェック工程でのチェック対象から外す一方で、該第一の信号線の部分及び該第二の信号線の部分を一つの方向性結合器として該配線間隔チェック工程でのチェック対象とするチェック対象抽出工程と、
を前記コンピュータが実行することを特徴とする設計方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002192593A JP4136495B2 (ja) | 2001-08-08 | 2002-07-01 | 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法 |
| US10/214,126 US6829749B2 (en) | 2001-08-08 | 2002-08-08 | Design support apparatus for circuit including directional coupler, design support tool, method of designing circuit, and circuit board |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001240077 | 2001-08-08 | ||
| JP2001-240077 | 2001-08-08 | ||
| JP2002192593A JP4136495B2 (ja) | 2001-08-08 | 2002-07-01 | 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003122809A JP2003122809A (ja) | 2003-04-25 |
| JP4136495B2 true JP4136495B2 (ja) | 2008-08-20 |
Family
ID=26620146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002192593A Expired - Fee Related JP4136495B2 (ja) | 2001-08-08 | 2002-07-01 | 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6829749B2 (ja) |
| JP (1) | JP4136495B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004015772A1 (en) * | 2002-08-08 | 2004-02-19 | Nanoink, Inc. | Protosubstrates |
| JP4311244B2 (ja) * | 2004-03-19 | 2009-08-12 | 株式会社日立製作所 | 配線経路決定方法及びシステム |
| US7409667B1 (en) | 2005-12-15 | 2008-08-05 | Emc Corporation | Techniques for modeling a circuit board structure |
| US20070220472A1 (en) * | 2006-02-28 | 2007-09-20 | Inventec Corporation | Computer aided wave-shaped circuit line drawing method and system |
| US7568178B2 (en) * | 2006-10-18 | 2009-07-28 | National Insturments Corporation | System simulation and graphical data flow programming in a common environment using wire data flow |
| CN101859331B (zh) * | 2009-04-07 | 2013-07-31 | 鸿富锦精密工业（深圳）有限公司 | 布线设计系统及布线设计方法 |
| CN102592000B (zh) * | 2011-01-13 | 2016-05-25 | 国网山东省电力公司鄄城县供电公司 | 电路板布线检测系统 |
| CN102609552A (zh) * | 2011-01-24 | 2012-07-25 | 鸿富锦精密工业（深圳）有限公司 | 用于绘制印刷电路板的零件摆放控制模组及零件摆放方法 |
| JP6216951B2 (ja) * | 2012-07-12 | 2017-10-25 | 学校法人慶應義塾 | 方向性結合式通信装置 |
| CN103838901A (zh) * | 2012-11-27 | 2014-06-04 | 北京华大九天软件有限公司 | 一种支持自定义的Label字符排列方式 |
| US8612913B1 (en) * | 2012-12-21 | 2013-12-17 | Synopsys, Inc. | Automated approach to planning critical signals and busses |
| US9026982B2 (en) * | 2013-03-04 | 2015-05-05 | Simplify Design Automation, Inc. | Wiring board design system and wiring board design method |
| US9351394B2 (en) * | 2014-06-12 | 2016-05-24 | Intel Corporation | Reflected signal absorption in interconnect |
| US9905985B2 (en) * | 2015-06-16 | 2018-02-27 | Lear Corporation | Optimized high current connector pattern for PDB |
| JP2022184342A (ja) * | 2021-06-01 | 2022-12-13 | 富士通株式会社 | 設計プログラム、設計方法、プリント配線板 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1100050B (it) * | 1978-10-31 | 1985-09-28 | Cise Spa | Strumento per la misura dell'umidita' nei materiali,particolarmente adatto per la misura su terre e sabbie |
| EP0317531B1 (en) * | 1987-11-20 | 1993-08-25 | Telefonaktiebolaget L M Ericsson | Method of disposing a polarization directing optoelectronic coupler and a coupler for carrying out the method |
| JP3399630B2 (ja) | 1993-09-27 | 2003-04-21 | 株式会社日立製作所 | バスシステム |
| JP4000198B2 (ja) * | 1994-10-20 | 2007-10-31 | 富士通株式会社 | 会話型回路設計装置 |
| JP3442237B2 (ja) | 1996-10-30 | 2003-09-02 | 株式会社日立製作所 | 間隙結合式バスシステム |
| JP3765192B2 (ja) | 1998-10-28 | 2006-04-12 | 株式会社日立製作所 | 方向性結合式バスシステム |
| JP2000324180A (ja) | 1999-05-12 | 2000-11-24 | Hitachi Ltd | 有極性ｒｔｚ信号用データ受信回路 |
| JP3820843B2 (ja) | 1999-05-12 | 2006-09-13 | 株式会社日立製作所 | 方向性結合式メモリモジュール |
| JP3779845B2 (ja) | 1999-08-04 | 2006-05-31 | 株式会社ルネサステクノロジ | バスシステムおよび情報処理装置 |
| JP3757757B2 (ja) | 2000-05-18 | 2006-03-22 | 株式会社日立製作所 | リード優先メモリシステム |
| JP3859943B2 (ja) | 2000-07-25 | 2006-12-20 | エルピーダメモリ株式会社 | データ送信装置、データ転送システムおよび方法 |
| DE10196648D2 (de) * | 2001-07-03 | 2004-05-27 | Infineon Technologies Ag | Opto-elektronisches Transceivermodul und Verfahren zum Empfang optischer Signale |
-
2002
- 2002-07-01 JP JP2002192593A patent/JP4136495B2/ja not_active Expired - Fee Related
- 2002-08-08 US US10/214,126 patent/US6829749B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6829749B2 (en) | 2004-12-07 |
| JP2003122809A (ja) | 2003-04-25 |
| US20030074638A1 (en) | 2003-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4136495B2 (ja) | 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法 | |
| TWI450117B (zh) | 客製化電路板的硬體描述語言產生系統及方法 | |
| GB2391088A (en) | A circuit package design tool which verifies the proximity of signal return paths to signal traces | |
| US8650518B2 (en) | Method and apparatus for rule-based automatic layout parasitic extraction in a multi-technology environment | |
| US8601422B2 (en) | Method and system for schematic-visualization driven topologically-equivalent layout design in RFSiP | |
| CN105740487B (zh) | 基于工艺设计包的版图与原理图一致性验证方法 | |
| US6898775B2 (en) | System for ensuring correct pin assignments between system board connections using common mapping files | |
| CN115329713B (zh) | 一种布局模块、生成布线文件以及布线的方法、装置 | |
| US7430729B2 (en) | Design rule report utility | |
| US9317638B1 (en) | Polymorphic circuit simulation system | |
| US6223334B1 (en) | Automatic topology synthesis and optimization | |
| JPH09274623A (ja) | 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法 | |
| KR19990023204A (ko) | 다수의 집적 회로의 배선 방법 및 시스템 | |
| CN114722552B (zh) | 线缆长度验证方法及电子设备 | |
| JP4841672B2 (ja) | 引出し配線方法、引出し配線プログラムおよび引出し配線装置 | |
| JP2002259481A (ja) | ノイズ対策決定方法及び装置、記憶媒体並びにコンピュータプログラム | |
| JP3824203B2 (ja) | 電気電子回路の結線図作成装置 | |
| CN113939091A (zh) | 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板 | |
| US20160147930A1 (en) | Wiring topology method and information processing device | |
| US8122416B2 (en) | Arrangement verification apparatus | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP3229193B2 (ja) | 回路シミュレーション支援システム | |
| Park et al. | Complete front-to-back RF SiP design implementation flow | |
| Singh et al. | Drone Hardware Development | |
| JP2830563B2 (ja) | 回路図作成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050603 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080603 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |