JP4130614B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4130614B2 JP4130614B2 JP2003173263A JP2003173263A JP4130614B2 JP 4130614 B2 JP4130614 B2 JP 4130614B2 JP 2003173263 A JP2003173263 A JP 2003173263A JP 2003173263 A JP2003173263 A JP 2003173263A JP 4130614 B2 JP4130614 B2 JP 4130614B2
- Authority
- JP
- Japan
- Prior art keywords
- colloidal
- slurry
- insulating film
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/02—Polishing compositions containing abrasives or grinding agents
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｚａｔｉｏｎ）を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
次世代の高性能ＬＳＩは、素子の高集積化が必須であり、ＣＭＰにより形成されるダマシン配線のデザインルールは、配線幅が０．０７〜３０μｍ、膜厚は１００ｎｍと厳しい設計となりつつある。
【０００３】
ＣＭＰ用スラリーを設計する場合には、この点を考慮して、配線幅に対し十分小さな研磨粒子を用いて、きめ細かい研磨を行なう必要がある。例えば、１次粒子径が制御された２種類以上のコロイダルシリカを含有するスラリーが提案されている（例えば、特許文献１および特許文献２参照）。これらは、被研磨面が軟らかい材料や単独の材質からなる場合には、エロージョンやスクラッチの発生を抑えながら研磨することができ、優れたＣＭＰ特性を示す。しかしながら、ＴａやＳｉＯ2のような硬い材料は、十分な速度で研磨することができない。また、２種類以上の材料が混在した場合には、２種類を同等の研磨速度で削るような研磨バランスに調整することが難しいという問題があった。
【０００４】
【特許文献１】
特開２００２−１４１３１４号公報
【０００５】
【特許文献２】
特開２００１−３２３２５４号公報
【０００６】
【発明が解決しようとする課題】
本発明は、高い信頼性を有する半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の一態様にかかる半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内部および前記絶縁膜の上にバリア膜を介して配線材料を堆積して、導電性層を形成する工程と、
前記絶縁膜の上に堆積された前記導電性層を、スラリーを用いたＣＭＰにより除去して前記絶縁膜の表面を露出させることにより、前記導電性層を前記凹部内部に残置する工程とを具備し、
前記スラリーは、コロイダルシリカ粒子と酸化剤と酸化抑制剤とを含有し、前記コロイダルシリカ粒子は、一次粒子径が５ｎｍ以上３０ｎｍ以下の第１コロイダル粒子と、一次粒子径が第１コロイダル粒子を越える大きさの第２コロイダル粒子とを含み、下記数式で表わされる関係を満たすことを特徴とする。
【００１０】
３≦ｄ２／ｄ１≦８ （１）
０．９＜ｗ１／（ｗ１＋ｗ２）≦０．９７ （２）
（上記数式中、ｄ１およびｄ２は、それぞれ第１および第２のコロイダル粒子の平均粒子径であり、ｗ１およびｗ２は、それぞれスラリー中に含有されている第１および第２のコロイダル粒子の重量である。）
本発明の他の態様にかかる半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内部および前記絶縁膜の上にバリア膜を介して配線材料を堆積して、導電性層を形成する工程と、
前記絶縁膜の上に堆積された前記導電性層を、スラリーを用いたＣＭＰにより除去して前記絶縁膜の表面を露出させることにより、前記導電性層を前記凹部内部に残置する工程とを具備し、
前記スラリーは、コロイダルシリカ粒子と酸化剤と酸化抑制剤とを含有し、前記コロイダルシリカ粒子は、一次粒子径が５ｎｍ以上３０ｎｍ以下の第１コロイダル粒子と、一次粒子径が第１コロイダル粒子を越える大きさの第２コロイダル粒子とを含み、下記数式で表わされる関係を満たすことを特徴とする。
【００１１】
５＜ｄ２／ｄ１≦８ （３）
０．７≦ｗ１／（ｗ１＋ｗ２）≦０．９７ （４）
（上記数式中、ｄ１およびｄ２は、それぞれ第１および第２のコロイダル粒子の平均粒子径であり、ｗ１およびｗ２は、それぞれスラリー中に含有されている第１および第２のコロイダル粒子の重量である。）
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を説明する。
【００１４】
本発明の実施形態に用いられるＣＭＰ用スラリーにおいて、コロイダル粒子としては、例えば、コロイダルシリカ粒子が用いられる。このコロイダルシリカ粒子は、例えばＳｉ（ＯＣ2Ｈ5）4、Ｓｉ（ｓｅｃ−ＯＣ4Ｈ9）4、Ｓｉ（ＯＣＨ3）4、およびＳｉ（ＯＣ4Ｈ9）4のようなシリコンアルコキシド化合物をゾルゲル法により加水分解することにより得ることができる。
【００１５】
こうしたコロイダル粒子のうち、一次粒子径が５ｎｍ以上３０ｎｍ以下のものが第１のコロイダル粒子として用いられる。一次粒子径が５ｎｍ未満の場合には、このコロイダル粒子を研磨粒子として含むスラリーの研磨特性が低下する。一方、３０ｎｍを越えると、このコロイダル粒子を研磨粒子として含むスラリーによる研磨時において、エロージョンおよびスクラッチが発生する。第１のコロイダル粒子の一次粒子径は、好ましくは１０ｎｍ以上２０ｎｍ以下である。
【００１６】
第１のコロイダル粒子より一次粒子径が大きく、同一材料からなる粒子が、第２のコロイダル粒子として用いられる。ただし、第２のコロイダル粒子の平均粒子径および配合量は、特定の関係を満たさすように選択される。
【００１７】
本発明の実施形態において、一次粒子径の異なる第１および第２のコロイダル粒子は、互いに交わることのない非常に急峻な粒度分布を有する。図１のグラフには、第１のコロイダルシリカの平均粒子径（ｄ１）１５ｎｍ、第２のコロイダルシリカの平均粒子径（ｄ２）７５ｎｍ、粒径比（ｄ２／ｄ１）５の粒度分布を、一例として示す。
【００１８】
コロイダル粒子の一次粒子径は、ＳＥＭもしくはＴＥＭ観察により求めることができる。例えば、スラリーを希釈して試料台に均一に付着させ、加熱することにより液体成分を蒸発させる。その後、金などを蒸着してＳＥＭ観察により、１０〜５０万倍の倍率で写真を撮影して、ノギスなどで最長粒子径を計測する。この最長粒子径に対して垂直二等分線をひいたときの径を求め、それらの加算平均を一次粒子径とする。このような一次粒子径を１００個以上算出して粒度累積曲線を求め、５０％の一次粒子径を平均粒子径とする。
【００１９】
本発明の実施形態に用いられるＣＭＰ用スラリーは、第１および第２のコロイダル粒子を含む研磨粒子を、純水等の水に分散させることにより調製することができる。第１のコロイダル粒子と第２のコロイダル粒子とを含む研磨粒子は、１重量％以上２０重量％以下の割合でスラリー中に含有されることが好ましい。研磨粒子の含有量が１重量％未満の場合には、この研磨粒子を含むスラリーの研磨特性が低下するおそれがある。一方、２０重量％を越えると、この研磨粒子を含むスラリーによる研磨時において、エロージョンおよびスクラッチが発生するおそれがある。より好ましい研磨粒子の含有量は、０．５重量％以上１０重量％以下である。
【００２０】
必要に応じて、酸化剤、酸化抑制剤、界面活性剤などの成分を添加して、本発明の実施形態に用いられるＣＭＰ用スラリーを調製することができる。
【００２１】
酸化剤としては、例えば過硫酸アンモニウム、過硫酸カリウム、過酸化水素、硝酸第二鉄、および硝酸アンモニウムセリウム等が挙げられる。こうした酸化剤は、スラリー中に０．１〜５重量％配合することが好ましい。
【００２２】
酸化抑制剤としては、キナルジン酸、キノリン酸、ＢＴＡ、マロン酸、シュウ酸、およびコハク酸などの有機酸、グリシン、アラニン、およびトリプトファンなどのアミノ酸などを挙げることができる。この中で、取り扱いの点からキナルジン酸、キノリン酸、およびグリシンが好ましい。酸化抑制剤は、スラリー中に０．０１〜３重量％配合することが好ましい。
【００２３】
界面活性剤としては、例えばアニオン界面活性剤、カチオン界面活性剤、およびノニオン界面活性剤等を挙げることができ、これらは研磨時のエロージョンおよびスクラッチをさらに低減させる作用を有する。好適な界面活性剤としては、ドデシルベンゼンスルホン酸、ポリオキシエチレンアルキルアミン、およびポリオキシエチレンラウリルエーテル、アセチレンジオール系ノニオンなどが挙げられる。界面活性剤は、スラリー中に０．０１〜１重量％配合することが好ましい。
【００２４】
本発明の実施形態に用いられるＣＭＰ用スラリーのｐＨは特に限定されず、０．５〜１２の領域で使用すればよい。例えば、ｐＨ調整剤としてのＫＯＨを添加することによって、ｐＨを１１近傍に調整することができる。
【００２５】
２種類のコロイダル粒子の粒径比および配合比を特定の範囲に規定しているので、かかるＣＭＰ用スラリーを用いることによって、エロージョンやスクラッチの発生を抑えて被研磨面を研磨することができる。しかも、硬い材質も、軟らかい材質と実質的に同等の高い速度で研磨することが可能となった。
【００２６】
（実施形態１）
まず、平均粒子径（ｄ１）が１５ｎｍの第１のコロイダルシリカと、第１のコロイダルシリカより平均粒子径（ｄ２）が大きな第２のコロイダルシリカとを組み合わせて、種々のスラリーを調製した。
【００２７】
第２のコロイダルシリカの平均粒子径（ｄ２）は、１５〜１３５ｎｍの範囲で変化させることにより、粒経比（ｄ２／ｄ１）を１〜９とした。さらに、コロイダルシリカ全重量（ｗ１＋ｗ２）に対する第１のコロイダルシリカの重量（ｗ１）を、０．６５〜１．０の範囲内で変化させて種々のコロイダルシリカ混合物を準備した。
【００２８】
コロイダルシリカ混合物２ｗｔ％、酸化剤としての過硫酸アンモニウム２．０ｗｔ％、酸化抑制剤としての、キナルジン酸０．２ｗｔ％、キノリン酸０．３ｗｔ％、グリシン０．３ｗｔ％および添加剤などを純水に加えて、ＫＯＨにてｐＨを９に調整し、種々のスラリーを調製した。
【００２９】
得られたスラリーを用いて、Ｃｕダマシン配線を形成した。図２は、Ｃｕダマシン配線の形成方法を示す工程断面図である。
【００３０】
まず、図２（ａ）に示すように、素子（図示せず）が形成された半導体基板１０上に絶縁膜１１を堆積し、幅０．１μｍ、深さ０．１μｍの凹部Ａを形成しておく。凹部が形成された絶縁膜（ＳｉＯ2膜）１１の全面には、バリア膜としてのＴａ膜１２（１０ｎｍ）を介して、配線材料としてのＣｕ膜１３（１５０ｎｍ）をスパッタリング法およびメッキ法により堆積した。
【００３１】
次に、Ｔａ膜１２およびＣｕ膜１３の不要部分をＣＭＰにより除去して、図２（ｂ）に示すように絶縁膜１１表面を露出させ、Ｔａ膜１２およびＣｕ膜１３を凹部Ａ内に選択的に埋め込んだ。
【００３２】
ＣＭＰに当たっては、研磨布としてＩＣ１０００（ロデール・ニッタ社製）を用い、上述したように調製されたスラリーにより以下のように行なった。すなわち、図３に示すように、研磨布２１が貼付されたターンテーブル２０を１００ｒｐｍで回転させつつ、半導体基板２２を保持したトップリング２３を３００ｇｆ/ｃｍ2の研磨荷重で当接させた。トップリング２３の回転数は１０２ｒｐｍとし、研磨布２１上には、スラリー供給ノズル２５から２００ｃｃ/ｍｉｎの流量でスラリー２７を供給した。なお、図３には、水供給ノズル２４およびドレッサー２６も併せて示してある。
【００３３】
各スラリーを用いてＴａ膜１２、Ｃｕ膜１３およびＳｉＯ2膜１１を研磨して、各膜の研磨速度、ディッシングおよびスクラッチを調べた。Ｃｕ膜１３、Ｔａ膜１２およびＳｉＯ2膜１１の研磨速度がいずれも３０ｎｍ/ｍｉｎ以上、エロージョンは２０ｎｍ未満、さらに、Ｃｕ膜１３上およびＳｉＯ2膜１１上におけるスクラッチ数は１０個/ｃｍ2未満という条件を全て満たした場合を“◎”として評価した。
【００３４】
スクラッチ数が１０個/ｃｍ2以上２０個/ｃｍ2未満となる場合を“○”とし、スクラッチ数が２０個/ｃｍ2以上４０個/ｃｍ2未満の場合を“△”とした。また、Ｔａ膜１２およびＳｉＯ2膜１１のいずれか一方の研磨速度が３０ｎｍ/ｍｉｎ未満の場合も“△”とし、これら両方の研磨速度が３０ｎｍ/ｍｉｎ未満の場合は“×”とした。スクラッチ数が４０個/ｃｍ2以上の場合も“×”とした。
【００３５】
得られた結果を、下記表１にまとめる。
【００３６】
【表１】
【００３７】
“◎”領域では、Ｃｕ膜１３、Ｔａ膜１２およびＳｉＯ2膜１１を、いずれも３０ｎｍ/ｍｉｎ以上の速度で研磨することができるので、Ｃｕ多層配線を形成するために特に優れている。Ｃｕ残りに起因した配線ショートがなく、しかも、ＳｉＯ2の研磨力が十分であることから、１層目のＣｕＣＭＰ時に下地（ＳＴＩ、Ｗプラグ）段差をなくすような研磨が可能となる。
【００３８】
“○”領域においても、ほとんどのスクラッチが浅いものなので、半導体装置においては致命的ではない。“◎”領域および“○”領域が、本発明の実施形態における第１および第２のコロイダル粒子の条件に該当する。
【００３９】
Ｔａ膜１２およびＳｉＯ2膜１１のいずれか一方の研磨速度が３０ｎｍ/ｍｉｎ未満の場合には、Ｃｕ膜のような軟らかい材質と、こうした硬い材質とを実質的に同等の速度で研磨することができない。このため、図２（ｂ）に示したようにＴａ膜１２およびＣｕ膜１３を選択的に凹部Ａ内に埋め込むには、図５に示すように、予めＴａ膜１２上の余分なＣｕ膜１３を除去した後、Ｔａ膜１２のＣＭＰ（タッチアップ工程）を別途行なって絶縁膜１１の表面を露出しなければならない。
【００４０】
“△”領域においては、発生したスクラッチの総数が少ない場合でも、半導体装置に致命的となる深いスクラッチが１０個／ｃｍ2以上存在していた。
【００４１】
本発明の実施形態にかかるＣＭＰ用スラリーを用いることによって、１回の研磨でＣｕ膜およびＴａ膜の不要部分を除去して、ダマシン配線を形成することが可能となる。このため、工程を省略することができ、製造コストが低減される点でも有利である。
【００４２】
なお、バリア膜の材質を、Ｔｉ，Ｎｂ，Ｖ，ＷあるいはＭｏなどに変更した場合も、前述と同様の効果が得られた。すなわち、バリア膜の材質によらず、本発明の実施形態にかかるＣＭＰ用スラリーを用いることによって、配線材料とともにバリア膜を研磨することが可能となった。
【００４３】
（参考例）
本参考例にかかるＣＭＰ用スラリーは、ＳＴＩ（Ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）の形成に適用することも可能である。図４は、ＳＴＩの形成プロセスを示す工程断面図である。
【００４４】
まず、図４（ａ）に示すように、ＣＭＰストッパー膜３１が設けられた半導体基板３０に溝を形成し、その上に絶縁膜３２を堆積する。ここで、ＣＭＰストッパー膜３１としてはＳｉＮが用いられ、絶縁膜３２としては、例えば、有機ＳＯＧなどの塗布型絶縁膜を用いることができる。
【００４５】
次いで、絶縁膜３２の不要部分を、スラリーを用いたＣＭＰにより除去して、図４（ｂ）に示すようにＣＭＰストッパー膜３１表面を露出した。
【００４６】
本参考例においては、第１のコロイダルシリカ（平均粒子径ｄ１：１０ｎｍ）と、第２のコロイダルシリカ（平均粒子径ｄ２：６０ｎｍ）とを用いて、ＣＭＰ用スラリーを調製した。この場合、粒径比（ｄ２／ｄ１）は６であり、第１のコロイダルシリカの重量比（ｗ１／（ｗ１＋ｗ２））が０．９となるよう、２種類のコロイダルシリカを混合して研磨粒子とした。これを、１０重量％の濃度で純水に分散させ、さらに、ｐＨ調整剤としてのＫＯＨによりｐＨを１１に調整した。
【００４７】
得られたスラリーを用いて、以下の条件で絶縁膜３２を研磨した。
【００４８】
スラリー流量：３００ｃｃ／ｍｉｎ
研磨布：ＩＣ１０００（ロデール・ニッタ社製）
研磨荷重：３００ｇｆ／ｃｍ2
トップリングおよびテーブルの回転数はいずれも１００ｒｐｍとして、３分間の研磨を行なった。用いたスラリーにおける粒子濃度が高いため、スクラッチを生じやすい環境にある。
【００４９】
前述のスラリーを用いることによって、研磨後のウェハー表面におけるスクラッチは２個にとどまり、エロージョンは３０ｎｍ以下に抑制された。こうして、スクラッチを生じ易いＣＭＰストッパー膜上の絶縁膜をＣＭＰする際にも効果を確認することができた。
【００５０】
また、図４（ａ）に示した段差Ｂを効率よく平坦化できる。本参考例においては、ＣＭＰストッパー３１まで削り込みを行なっているが、段差Ｂのみを平坦化して、絶縁膜３２の途中で研磨ストップするような工程にも適用することができる。
【００５１】
比較のために、粒径比（ｄ２／ｄ１）が３になるように第２のコロイダルシリカを選択した以外は、前述と同様の処方により第１のコロイダルシリカの重量比（ｗ１／（ｗ１＋ｗ２））が０．９となるようスラリーを調製した。
【００５２】
得られたスラリーを用い、前述と同様の条件で絶縁膜の研磨を行なった。その結果、研磨後のウェハー表面におけるスクラッチは３２０個であり、エロージョンは３５ｎｍ程度であった。
【００５３】
このように、第１および第２のコロイダル粒子の条件が、所定の範囲から外れると、研磨後の表面状態が劣化することが確認された。
【００５４】
【発明の効果】
上述したように、本発明の態様によれば、高い信頼性を有する半導体装置の製造方法が提供される。
【００５５】
本発明によれば、例えば、次世代で要求されるデザインルール０．１μｍ以下の配線を有する高性能・高速な半導体装置を製造することが可能となり、その工業的価値は絶大である。
【図面の簡単な説明】
【図１】コロイダル粒子の粒径分布を示すグラフ図。
【図２】本発明の一実施形態にかかる半導体装置の製造方法を表わす工程断面図。
【図３】ＣＭＰの状態を示す概略図。
【図４】参考例の半導体装置の製造方法を表わす工程断面図。
【図５】従来のＣＭＰ用スラリーを用いた場合の半導体装置の製造方法における一工程を示す断面図。
【符号の説明】
１０…半導体基板，１１…絶縁膜，１２…Ｔａ膜，１３…Ｃｕ膜，Ａ…凹部，２０…ターンテーブル，２１…研磨布，２２…半導体基板，２３…トップリング，２４…水供給ノズル，２５…スラリー供給ノズル，２６…ドレッサー，２７…スラリー，３０…半導体基板，３１…ＣＭＰストッパー膜，３２…絶縁膜，Ｂ…段差。
【発明の属する技術分野】
本発明は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｚａｔｉｏｎ）を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
次世代の高性能ＬＳＩは、素子の高集積化が必須であり、ＣＭＰにより形成されるダマシン配線のデザインルールは、配線幅が０．０７〜３０μｍ、膜厚は１００ｎｍと厳しい設計となりつつある。
【０００３】
ＣＭＰ用スラリーを設計する場合には、この点を考慮して、配線幅に対し十分小さな研磨粒子を用いて、きめ細かい研磨を行なう必要がある。例えば、１次粒子径が制御された２種類以上のコロイダルシリカを含有するスラリーが提案されている（例えば、特許文献１および特許文献２参照）。これらは、被研磨面が軟らかい材料や単独の材質からなる場合には、エロージョンやスクラッチの発生を抑えながら研磨することができ、優れたＣＭＰ特性を示す。しかしながら、ＴａやＳｉＯ2のような硬い材料は、十分な速度で研磨することができない。また、２種類以上の材料が混在した場合には、２種類を同等の研磨速度で削るような研磨バランスに調整することが難しいという問題があった。
【０００４】
【特許文献１】
特開２００２−１４１３１４号公報
【０００５】
【特許文献２】
特開２００１−３２３２５４号公報
【０００６】
【発明が解決しようとする課題】
本発明は、高い信頼性を有する半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の一態様にかかる半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内部および前記絶縁膜の上にバリア膜を介して配線材料を堆積して、導電性層を形成する工程と、
前記絶縁膜の上に堆積された前記導電性層を、スラリーを用いたＣＭＰにより除去して前記絶縁膜の表面を露出させることにより、前記導電性層を前記凹部内部に残置する工程とを具備し、
前記スラリーは、コロイダルシリカ粒子と酸化剤と酸化抑制剤とを含有し、前記コロイダルシリカ粒子は、一次粒子径が５ｎｍ以上３０ｎｍ以下の第１コロイダル粒子と、一次粒子径が第１コロイダル粒子を越える大きさの第２コロイダル粒子とを含み、下記数式で表わされる関係を満たすことを特徴とする。
【００１０】
３≦ｄ２／ｄ１≦８ （１）
０．９＜ｗ１／（ｗ１＋ｗ２）≦０．９７ （２）
（上記数式中、ｄ１およびｄ２は、それぞれ第１および第２のコロイダル粒子の平均粒子径であり、ｗ１およびｗ２は、それぞれスラリー中に含有されている第１および第２のコロイダル粒子の重量である。）
本発明の他の態様にかかる半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内部および前記絶縁膜の上にバリア膜を介して配線材料を堆積して、導電性層を形成する工程と、
前記絶縁膜の上に堆積された前記導電性層を、スラリーを用いたＣＭＰにより除去して前記絶縁膜の表面を露出させることにより、前記導電性層を前記凹部内部に残置する工程とを具備し、
前記スラリーは、コロイダルシリカ粒子と酸化剤と酸化抑制剤とを含有し、前記コロイダルシリカ粒子は、一次粒子径が５ｎｍ以上３０ｎｍ以下の第１コロイダル粒子と、一次粒子径が第１コロイダル粒子を越える大きさの第２コロイダル粒子とを含み、下記数式で表わされる関係を満たすことを特徴とする。
【００１１】
５＜ｄ２／ｄ１≦８ （３）
０．７≦ｗ１／（ｗ１＋ｗ２）≦０．９７ （４）
（上記数式中、ｄ１およびｄ２は、それぞれ第１および第２のコロイダル粒子の平均粒子径であり、ｗ１およびｗ２は、それぞれスラリー中に含有されている第１および第２のコロイダル粒子の重量である。）
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を説明する。
【００１４】
本発明の実施形態に用いられるＣＭＰ用スラリーにおいて、コロイダル粒子としては、例えば、コロイダルシリカ粒子が用いられる。このコロイダルシリカ粒子は、例えばＳｉ（ＯＣ2Ｈ5）4、Ｓｉ（ｓｅｃ−ＯＣ4Ｈ9）4、Ｓｉ（ＯＣＨ3）4、およびＳｉ（ＯＣ4Ｈ9）4のようなシリコンアルコキシド化合物をゾルゲル法により加水分解することにより得ることができる。
【００１５】
こうしたコロイダル粒子のうち、一次粒子径が５ｎｍ以上３０ｎｍ以下のものが第１のコロイダル粒子として用いられる。一次粒子径が５ｎｍ未満の場合には、このコロイダル粒子を研磨粒子として含むスラリーの研磨特性が低下する。一方、３０ｎｍを越えると、このコロイダル粒子を研磨粒子として含むスラリーによる研磨時において、エロージョンおよびスクラッチが発生する。第１のコロイダル粒子の一次粒子径は、好ましくは１０ｎｍ以上２０ｎｍ以下である。
【００１６】
第１のコロイダル粒子より一次粒子径が大きく、同一材料からなる粒子が、第２のコロイダル粒子として用いられる。ただし、第２のコロイダル粒子の平均粒子径および配合量は、特定の関係を満たさすように選択される。
【００１７】
本発明の実施形態において、一次粒子径の異なる第１および第２のコロイダル粒子は、互いに交わることのない非常に急峻な粒度分布を有する。図１のグラフには、第１のコロイダルシリカの平均粒子径（ｄ１）１５ｎｍ、第２のコロイダルシリカの平均粒子径（ｄ２）７５ｎｍ、粒径比（ｄ２／ｄ１）５の粒度分布を、一例として示す。
【００１８】
コロイダル粒子の一次粒子径は、ＳＥＭもしくはＴＥＭ観察により求めることができる。例えば、スラリーを希釈して試料台に均一に付着させ、加熱することにより液体成分を蒸発させる。その後、金などを蒸着してＳＥＭ観察により、１０〜５０万倍の倍率で写真を撮影して、ノギスなどで最長粒子径を計測する。この最長粒子径に対して垂直二等分線をひいたときの径を求め、それらの加算平均を一次粒子径とする。このような一次粒子径を１００個以上算出して粒度累積曲線を求め、５０％の一次粒子径を平均粒子径とする。
【００１９】
本発明の実施形態に用いられるＣＭＰ用スラリーは、第１および第２のコロイダル粒子を含む研磨粒子を、純水等の水に分散させることにより調製することができる。第１のコロイダル粒子と第２のコロイダル粒子とを含む研磨粒子は、１重量％以上２０重量％以下の割合でスラリー中に含有されることが好ましい。研磨粒子の含有量が１重量％未満の場合には、この研磨粒子を含むスラリーの研磨特性が低下するおそれがある。一方、２０重量％を越えると、この研磨粒子を含むスラリーによる研磨時において、エロージョンおよびスクラッチが発生するおそれがある。より好ましい研磨粒子の含有量は、０．５重量％以上１０重量％以下である。
【００２０】
必要に応じて、酸化剤、酸化抑制剤、界面活性剤などの成分を添加して、本発明の実施形態に用いられるＣＭＰ用スラリーを調製することができる。
【００２１】
酸化剤としては、例えば過硫酸アンモニウム、過硫酸カリウム、過酸化水素、硝酸第二鉄、および硝酸アンモニウムセリウム等が挙げられる。こうした酸化剤は、スラリー中に０．１〜５重量％配合することが好ましい。
【００２２】
酸化抑制剤としては、キナルジン酸、キノリン酸、ＢＴＡ、マロン酸、シュウ酸、およびコハク酸などの有機酸、グリシン、アラニン、およびトリプトファンなどのアミノ酸などを挙げることができる。この中で、取り扱いの点からキナルジン酸、キノリン酸、およびグリシンが好ましい。酸化抑制剤は、スラリー中に０．０１〜３重量％配合することが好ましい。
【００２３】
界面活性剤としては、例えばアニオン界面活性剤、カチオン界面活性剤、およびノニオン界面活性剤等を挙げることができ、これらは研磨時のエロージョンおよびスクラッチをさらに低減させる作用を有する。好適な界面活性剤としては、ドデシルベンゼンスルホン酸、ポリオキシエチレンアルキルアミン、およびポリオキシエチレンラウリルエーテル、アセチレンジオール系ノニオンなどが挙げられる。界面活性剤は、スラリー中に０．０１〜１重量％配合することが好ましい。
【００２４】
本発明の実施形態に用いられるＣＭＰ用スラリーのｐＨは特に限定されず、０．５〜１２の領域で使用すればよい。例えば、ｐＨ調整剤としてのＫＯＨを添加することによって、ｐＨを１１近傍に調整することができる。
【００２５】
２種類のコロイダル粒子の粒径比および配合比を特定の範囲に規定しているので、かかるＣＭＰ用スラリーを用いることによって、エロージョンやスクラッチの発生を抑えて被研磨面を研磨することができる。しかも、硬い材質も、軟らかい材質と実質的に同等の高い速度で研磨することが可能となった。
【００２６】
（実施形態１）
まず、平均粒子径（ｄ１）が１５ｎｍの第１のコロイダルシリカと、第１のコロイダルシリカより平均粒子径（ｄ２）が大きな第２のコロイダルシリカとを組み合わせて、種々のスラリーを調製した。
【００２７】
第２のコロイダルシリカの平均粒子径（ｄ２）は、１５〜１３５ｎｍの範囲で変化させることにより、粒経比（ｄ２／ｄ１）を１〜９とした。さらに、コロイダルシリカ全重量（ｗ１＋ｗ２）に対する第１のコロイダルシリカの重量（ｗ１）を、０．６５〜１．０の範囲内で変化させて種々のコロイダルシリカ混合物を準備した。
【００２８】
コロイダルシリカ混合物２ｗｔ％、酸化剤としての過硫酸アンモニウム２．０ｗｔ％、酸化抑制剤としての、キナルジン酸０．２ｗｔ％、キノリン酸０．３ｗｔ％、グリシン０．３ｗｔ％および添加剤などを純水に加えて、ＫＯＨにてｐＨを９に調整し、種々のスラリーを調製した。
【００２９】
得られたスラリーを用いて、Ｃｕダマシン配線を形成した。図２は、Ｃｕダマシン配線の形成方法を示す工程断面図である。
【００３０】
まず、図２（ａ）に示すように、素子（図示せず）が形成された半導体基板１０上に絶縁膜１１を堆積し、幅０．１μｍ、深さ０．１μｍの凹部Ａを形成しておく。凹部が形成された絶縁膜（ＳｉＯ2膜）１１の全面には、バリア膜としてのＴａ膜１２（１０ｎｍ）を介して、配線材料としてのＣｕ膜１３（１５０ｎｍ）をスパッタリング法およびメッキ法により堆積した。
【００３１】
次に、Ｔａ膜１２およびＣｕ膜１３の不要部分をＣＭＰにより除去して、図２（ｂ）に示すように絶縁膜１１表面を露出させ、Ｔａ膜１２およびＣｕ膜１３を凹部Ａ内に選択的に埋め込んだ。
【００３２】
ＣＭＰに当たっては、研磨布としてＩＣ１０００（ロデール・ニッタ社製）を用い、上述したように調製されたスラリーにより以下のように行なった。すなわち、図３に示すように、研磨布２１が貼付されたターンテーブル２０を１００ｒｐｍで回転させつつ、半導体基板２２を保持したトップリング２３を３００ｇｆ/ｃｍ2の研磨荷重で当接させた。トップリング２３の回転数は１０２ｒｐｍとし、研磨布２１上には、スラリー供給ノズル２５から２００ｃｃ/ｍｉｎの流量でスラリー２７を供給した。なお、図３には、水供給ノズル２４およびドレッサー２６も併せて示してある。
【００３３】
各スラリーを用いてＴａ膜１２、Ｃｕ膜１３およびＳｉＯ2膜１１を研磨して、各膜の研磨速度、ディッシングおよびスクラッチを調べた。Ｃｕ膜１３、Ｔａ膜１２およびＳｉＯ2膜１１の研磨速度がいずれも３０ｎｍ/ｍｉｎ以上、エロージョンは２０ｎｍ未満、さらに、Ｃｕ膜１３上およびＳｉＯ2膜１１上におけるスクラッチ数は１０個/ｃｍ2未満という条件を全て満たした場合を“◎”として評価した。
【００３４】
スクラッチ数が１０個/ｃｍ2以上２０個/ｃｍ2未満となる場合を“○”とし、スクラッチ数が２０個/ｃｍ2以上４０個/ｃｍ2未満の場合を“△”とした。また、Ｔａ膜１２およびＳｉＯ2膜１１のいずれか一方の研磨速度が３０ｎｍ/ｍｉｎ未満の場合も“△”とし、これら両方の研磨速度が３０ｎｍ/ｍｉｎ未満の場合は“×”とした。スクラッチ数が４０個/ｃｍ2以上の場合も“×”とした。
【００３５】
得られた結果を、下記表１にまとめる。
【００３６】
【表１】
“◎”領域では、Ｃｕ膜１３、Ｔａ膜１２およびＳｉＯ2膜１１を、いずれも３０ｎｍ/ｍｉｎ以上の速度で研磨することができるので、Ｃｕ多層配線を形成するために特に優れている。Ｃｕ残りに起因した配線ショートがなく、しかも、ＳｉＯ2の研磨力が十分であることから、１層目のＣｕＣＭＰ時に下地（ＳＴＩ、Ｗプラグ）段差をなくすような研磨が可能となる。
【００３８】
“○”領域においても、ほとんどのスクラッチが浅いものなので、半導体装置においては致命的ではない。“◎”領域および“○”領域が、本発明の実施形態における第１および第２のコロイダル粒子の条件に該当する。
【００３９】
Ｔａ膜１２およびＳｉＯ2膜１１のいずれか一方の研磨速度が３０ｎｍ/ｍｉｎ未満の場合には、Ｃｕ膜のような軟らかい材質と、こうした硬い材質とを実質的に同等の速度で研磨することができない。このため、図２（ｂ）に示したようにＴａ膜１２およびＣｕ膜１３を選択的に凹部Ａ内に埋め込むには、図５に示すように、予めＴａ膜１２上の余分なＣｕ膜１３を除去した後、Ｔａ膜１２のＣＭＰ（タッチアップ工程）を別途行なって絶縁膜１１の表面を露出しなければならない。
【００４０】
“△”領域においては、発生したスクラッチの総数が少ない場合でも、半導体装置に致命的となる深いスクラッチが１０個／ｃｍ2以上存在していた。
【００４１】
本発明の実施形態にかかるＣＭＰ用スラリーを用いることによって、１回の研磨でＣｕ膜およびＴａ膜の不要部分を除去して、ダマシン配線を形成することが可能となる。このため、工程を省略することができ、製造コストが低減される点でも有利である。
【００４２】
なお、バリア膜の材質を、Ｔｉ，Ｎｂ，Ｖ，ＷあるいはＭｏなどに変更した場合も、前述と同様の効果が得られた。すなわち、バリア膜の材質によらず、本発明の実施形態にかかるＣＭＰ用スラリーを用いることによって、配線材料とともにバリア膜を研磨することが可能となった。
【００４３】
（参考例）
本参考例にかかるＣＭＰ用スラリーは、ＳＴＩ（Ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）の形成に適用することも可能である。図４は、ＳＴＩの形成プロセスを示す工程断面図である。
【００４４】
まず、図４（ａ）に示すように、ＣＭＰストッパー膜３１が設けられた半導体基板３０に溝を形成し、その上に絶縁膜３２を堆積する。ここで、ＣＭＰストッパー膜３１としてはＳｉＮが用いられ、絶縁膜３２としては、例えば、有機ＳＯＧなどの塗布型絶縁膜を用いることができる。
【００４５】
次いで、絶縁膜３２の不要部分を、スラリーを用いたＣＭＰにより除去して、図４（ｂ）に示すようにＣＭＰストッパー膜３１表面を露出した。
【００４６】
本参考例においては、第１のコロイダルシリカ（平均粒子径ｄ１：１０ｎｍ）と、第２のコロイダルシリカ（平均粒子径ｄ２：６０ｎｍ）とを用いて、ＣＭＰ用スラリーを調製した。この場合、粒径比（ｄ２／ｄ１）は６であり、第１のコロイダルシリカの重量比（ｗ１／（ｗ１＋ｗ２））が０．９となるよう、２種類のコロイダルシリカを混合して研磨粒子とした。これを、１０重量％の濃度で純水に分散させ、さらに、ｐＨ調整剤としてのＫＯＨによりｐＨを１１に調整した。
【００４７】
得られたスラリーを用いて、以下の条件で絶縁膜３２を研磨した。
【００４８】
スラリー流量：３００ｃｃ／ｍｉｎ
研磨布：ＩＣ１０００（ロデール・ニッタ社製）
研磨荷重：３００ｇｆ／ｃｍ2
トップリングおよびテーブルの回転数はいずれも１００ｒｐｍとして、３分間の研磨を行なった。用いたスラリーにおける粒子濃度が高いため、スクラッチを生じやすい環境にある。
【００４９】
前述のスラリーを用いることによって、研磨後のウェハー表面におけるスクラッチは２個にとどまり、エロージョンは３０ｎｍ以下に抑制された。こうして、スクラッチを生じ易いＣＭＰストッパー膜上の絶縁膜をＣＭＰする際にも効果を確認することができた。
【００５０】
また、図４（ａ）に示した段差Ｂを効率よく平坦化できる。本参考例においては、ＣＭＰストッパー３１まで削り込みを行なっているが、段差Ｂのみを平坦化して、絶縁膜３２の途中で研磨ストップするような工程にも適用することができる。
【００５１】
比較のために、粒径比（ｄ２／ｄ１）が３になるように第２のコロイダルシリカを選択した以外は、前述と同様の処方により第１のコロイダルシリカの重量比（ｗ１／（ｗ１＋ｗ２））が０．９となるようスラリーを調製した。
【００５２】
得られたスラリーを用い、前述と同様の条件で絶縁膜の研磨を行なった。その結果、研磨後のウェハー表面におけるスクラッチは３２０個であり、エロージョンは３５ｎｍ程度であった。
【００５３】
このように、第１および第２のコロイダル粒子の条件が、所定の範囲から外れると、研磨後の表面状態が劣化することが確認された。
【００５４】
【発明の効果】
上述したように、本発明の態様によれば、高い信頼性を有する半導体装置の製造方法が提供される。
【００５５】
本発明によれば、例えば、次世代で要求されるデザインルール０．１μｍ以下の配線を有する高性能・高速な半導体装置を製造することが可能となり、その工業的価値は絶大である。
【図面の簡単な説明】
【図１】コロイダル粒子の粒径分布を示すグラフ図。
【図２】本発明の一実施形態にかかる半導体装置の製造方法を表わす工程断面図。
【図３】ＣＭＰの状態を示す概略図。
【図４】参考例の半導体装置の製造方法を表わす工程断面図。
【図５】従来のＣＭＰ用スラリーを用いた場合の半導体装置の製造方法における一工程を示す断面図。
【符号の説明】
１０…半導体基板，１１…絶縁膜，１２…Ｔａ膜，１３…Ｃｕ膜，Ａ…凹部，２０…ターンテーブル，２１…研磨布，２２…半導体基板，２３…トップリング，２４…水供給ノズル，２５…スラリー供給ノズル，２６…ドレッサー，２７…スラリー，３０…半導体基板，３１…ＣＭＰストッパー膜，３２…絶縁膜，Ｂ…段差。
Claims (5)
- 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内部および前記絶縁膜の上にバリア膜を介して配線材料を堆積して、導電性層を形成する工程と、
前記絶縁膜の上に堆積された前記導電性層を、スラリーを用いたＣＭＰにより除去して前記絶縁膜の表面を露出させることにより、前記導電性層を前記凹部内部に残置する工程とを具備し、
前記スラリーは、コロイダルシリカ粒子と酸化剤と酸化抑制剤とを含有し、前記コロイダルシリカ粒子は、一次粒子径が５ｎｍ以上３０ｎｍ以下の第１コロイダル粒子と、一次粒子径が第１コロイダル粒子を越える大きさの第２コロイダル粒子とを含み、下記数式で表わされる関係を満たすことを特徴とする半導体装置の製造方法。
３≦ｄ２／ｄ１≦８ （１）
０．９＜ｗ１／（ｗ１＋ｗ２）≦０．９７ （２）
（上記数式中、ｄ１およびｄ２は、それぞれ第１および第２のコロイダル粒子の平均粒子径であり、ｗ１およびｗ２は、それぞれスラリー中に含有されている第１および第２のコロイダル粒子の重量である。） - 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内部および前記絶縁膜の上にバリア膜を介して配線材料を堆積して、導電性層を形成する工程と、
前記絶縁膜の上に堆積された前記導電性層を、スラリーを用いたＣＭＰにより除去して前記絶縁膜の表面を露出させることにより、前記導電性層を前記凹部内部に残置する工程とを具備し、
前記スラリーは、コロイダルシリカ粒子と酸化剤と酸化抑制剤とを含有し、前記コロイダルシリカ粒子は、一次粒子径が５ｎｍ以上３０ｎｍ以下の第１コロイダル粒子と、一次粒子径が第１コロイダル粒子を越える大きさの第２コロイダル粒子とを含み、下記数式で表わされる関係を満たすことを特徴とする半導体装置の製造方法。
５＜ｄ２／ｄ１≦８ （３）
０．７≦ｗ１／（ｗ１＋ｗ２）≦０．９７ （４）
（上記数式中、ｄ１およびｄ２は、それぞれ第１および第２のコロイダル粒子の平均粒子径であり、ｗ１およびｗ２は、それぞれスラリー中に含有されている第１および第２のコロイダル粒子の重量である。） - 前記第１および第２のコロイダル粒子の総含有量は、前記スラリー中０．１重量％以上２０重量％以下であることを特徴とする請求項１または２記載の半導体装置の製造方法。
- 前記バリア膜は、Ｔａ，Ｔｉ，Ｎｂ，Ｖ，Ｗ，およびＭｏから選択される材料を含むことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
- 前記配線材料は、Ｃｕを含むことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173263A JP4130614B2 (ja) | 2003-06-18 | 2003-06-18 | 半導体装置の製造方法 |
| US10/838,261 US7060621B2 (en) | 2003-06-18 | 2004-05-05 | Slurry for CMP, polishing method and method of manufacturing semiconductor device |
| TW093114958A TWI268955B (en) | 2003-06-18 | 2004-05-26 | Slurry for CMP, polishing method and method of manufacturing semiconductor device |
| CN200410048782.2A CN1292460C (zh) | 2003-06-18 | 2004-06-18 | 用于化学机械抛光的浆料、抛光方法及半导体器件的制造方法 |
| US11/407,945 US7332104B2 (en) | 2003-06-18 | 2006-04-21 | Slurry for CMP, polishing method and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173263A JP4130614B2 (ja) | 2003-06-18 | 2003-06-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005011932A JP2005011932A (ja) | 2005-01-13 |
| JP4130614B2 true JP4130614B2 (ja) | 2008-08-06 |
Family
ID=33534716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003173263A Expired - Fee Related JP4130614B2 (ja) | 2003-06-18 | 2003-06-18 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7060621B2 (ja) |
| JP (1) | JP4130614B2 (ja) |
| CN (1) | CN1292460C (ja) |
| TW (1) | TWI268955B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200604097A (en) * | 2004-07-26 | 2006-02-01 | Fuso Chemical Co Ltd | Silica sol and manufacturing method therefor |
| JP4012180B2 (ja) * | 2004-08-06 | 2007-11-21 | 株式会社東芝 | Ｃｍｐ用スラリー、研磨方法、および半導体装置の製造方法 |
| JP2006086462A (ja) * | 2004-09-17 | 2006-03-30 | Fujimi Inc | 研磨用組成物およびそれを用いた配線構造体の製造法 |
| US8251777B2 (en) * | 2005-06-30 | 2012-08-28 | Cabot Microelectronics Corporation | Polishing slurry for aluminum and aluminum alloys |
| CN102863943B (zh) * | 2005-08-30 | 2015-03-25 | 花王株式会社 | 硬盘用基板用研磨液组合物、基板的研磨方法和制造方法 |
| JP4390757B2 (ja) * | 2005-08-30 | 2009-12-24 | 花王株式会社 | 研磨液組成物 |
| US20080220610A1 (en) * | 2006-06-29 | 2008-09-11 | Cabot Microelectronics Corporation | Silicon oxide polishing method utilizing colloidal silica |
| US7837888B2 (en) * | 2006-11-13 | 2010-11-23 | Cabot Microelectronics Corporation | Composition and method for damascene CMP |
| US8518296B2 (en) * | 2007-02-14 | 2013-08-27 | Micron Technology, Inc. | Slurries and methods for polishing phase change materials |
| JP5329786B2 (ja) * | 2007-08-31 | 2013-10-30 | 株式会社東芝 | 研磨液および半導体装置の製造方法 |
| JP5472585B2 (ja) * | 2008-05-22 | 2014-04-16 | Ｊｓｒ株式会社 | 化学機械研磨用水系分散体および化学機械研磨方法 |
| CN104822491A (zh) * | 2013-10-02 | 2015-08-05 | 日本碍子株式会社 | 研磨物的制造方法 |
| CN106661429B (zh) * | 2014-08-26 | 2019-07-05 | 凯斯科技股份有限公司 | 抛光浆料组合物 |
| US9873180B2 (en) * | 2014-10-17 | 2018-01-23 | Applied Materials, Inc. | CMP pad construction with composite material properties using additive manufacturing processes |
| SG11201703114QA (en) | 2014-10-17 | 2017-06-29 | Applied Materials Inc | Cmp pad construction with composite material properties using additive manufacturing processes |
| US10875153B2 (en) | 2014-10-17 | 2020-12-29 | Applied Materials, Inc. | Advanced polishing pad materials and formulations |
| US11745302B2 (en) | 2014-10-17 | 2023-09-05 | Applied Materials, Inc. | Methods and precursor formulations for forming advanced polishing pads by use of an additive manufacturing process |
| US9776361B2 (en) | 2014-10-17 | 2017-10-03 | Applied Materials, Inc. | Polishing articles and integrated system and methods for manufacturing chemical mechanical polishing articles |
| JP6140384B1 (ja) * | 2015-09-30 | 2017-05-31 | 株式会社フジミインコーポレーテッド | 研磨用組成物 |
| CN108290267B (zh) | 2015-10-30 | 2021-04-20 | 应用材料公司 | 形成具有期望ζ电位的抛光制品的设备与方法 |
| US10593574B2 (en) | 2015-11-06 | 2020-03-17 | Applied Materials, Inc. | Techniques for combining CMP process tracking data with 3D printed CMP consumables |
| US10391605B2 (en) | 2016-01-19 | 2019-08-27 | Applied Materials, Inc. | Method and apparatus for forming porous advanced polishing pads using an additive manufacturing process |
| US11471999B2 (en) | 2017-07-26 | 2022-10-18 | Applied Materials, Inc. | Integrated abrasive polishing pads and manufacturing methods |
| WO2019032286A1 (en) | 2017-08-07 | 2019-02-14 | Applied Materials, Inc. | ABRASIVE DISTRIBUTION POLISHING PADS AND METHODS OF MAKING SAME |
| JP7299970B2 (ja) | 2018-09-04 | 2023-06-28 | アプライド マテリアルズ インコーポレイテッド | 改良型研磨パッドのための配合物 |
| US11878389B2 (en) | 2021-02-10 | 2024-01-23 | Applied Materials, Inc. | Structures formed using an additive manufacturing process for regenerating surface texture in situ |
| KR102620964B1 (ko) * | 2021-07-08 | 2024-01-03 | 에스케이엔펄스 주식회사 | 반도체 공정용 연마 조성물 및 이를 이용한 연마된 물품의 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69611653T2 (de) * | 1995-11-10 | 2001-05-03 | Tokuyama Corp., Tokuya | Poliersuspensionen und Verfahren zu ihrer Herstellung |
| JP4132432B2 (ja) * | 1999-07-02 | 2008-08-13 | 日産化学工業株式会社 | 研磨用組成物 |
| JP2001187878A (ja) * | 1999-12-28 | 2001-07-10 | Nec Corp | 化学的機械的研磨用スラリー |
| MY118582A (en) | 2000-05-12 | 2004-12-31 | Kao Corp | Polishing composition |
| KR100481651B1 (ko) | 2000-08-21 | 2005-04-08 | 가부시끼가이샤 도시바 | 화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법 |
| JP4253141B2 (ja) | 2000-08-21 | 2009-04-08 | 株式会社東芝 | 化学機械研磨用スラリおよび半導体装置の製造方法 |
| JP3895949B2 (ja) | 2001-07-18 | 2007-03-22 | 株式会社東芝 | Ｃｍｐ用スラリー、およびこれを用いた半導体装置の製造方法 |
| JP4396963B2 (ja) | 2003-05-06 | 2010-01-13 | 信越半導体株式会社 | 研磨用組成物、その調製方法及びそれを用いたウェーハの研磨方法 |
-
2003
- 2003-06-18 JP JP2003173263A patent/JP4130614B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-05 US US10/838,261 patent/US7060621B2/en not_active Expired - Lifetime
- 2004-05-26 TW TW093114958A patent/TWI268955B/zh not_active IP Right Cessation
- 2004-06-18 CN CN200410048782.2A patent/CN1292460C/zh not_active Expired - Fee Related
-
2006
- 2006-04-21 US US11/407,945 patent/US7332104B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1574238A (zh) | 2005-02-02 |
| US7332104B2 (en) | 2008-02-19 |
| US7060621B2 (en) | 2006-06-13 |
| US20040261323A1 (en) | 2004-12-30 |
| TW200513518A (en) | 2005-04-16 |
| TWI268955B (en) | 2006-12-21 |
| US20060197055A1 (en) | 2006-09-07 |
| CN1292460C (zh) | 2006-12-27 |
| JP2005011932A (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4130614B2 (ja) | 半導体装置の製造方法 | |
| JP5329786B2 (ja) | 研磨液および半導体装置の製造方法 | |
| JP4776269B2 (ja) | 金属膜ｃｍｐ用スラリー、および半導体装置の製造方法 | |
| US6924227B2 (en) | Slurry for chemical mechanical polishing and method of manufacturing semiconductor device | |
| JP4012180B2 (ja) | Ｃｍｐ用スラリー、研磨方法、および半導体装置の製造方法 | |
| JP5472585B2 (ja) | 化学機械研磨用水系分散体および化学機械研磨方法 | |
| JP4253141B2 (ja) | 化学機械研磨用スラリおよび半導体装置の製造方法 | |
| US20060160475A1 (en) | Chemical mechanical polishing compositions for metal and associated materials and method of using same | |
| JP3892846B2 (ja) | Ｃｍｐ用スラリー、研磨方法、および半導体装置の製造方法 | |
| US7833431B2 (en) | Aqueous dispersion for CMP, polishing method and method for manufacturing semiconductor device | |
| JP2007266500A (ja) | タッチアップｃｍｐ用スラリーおよび半導体装置の製造方法 | |
| JP2009158810A (ja) | 化学的機械的研磨用スラリーおよび半導体装置の製造方法 | |
| JP3895949B2 (ja) | Ｃｍｐ用スラリー、およびこれを用いた半導体装置の製造方法 | |
| JP2013074036A (ja) | Ｃｍｐ用スラリーおよび半導体装置の製造方法 | |
| TWI294456B (ja) | ||
| WO2018120808A1 (zh) | 一种用于阻挡层的化学机械抛光液 | |
| TWI381456B (zh) | 研磨用組成物及研磨方法 | |
| JP4719204B2 (ja) | 化学機械研磨用スラリおよび半導体装置の製造方法 | |
| CN111378382B (zh) | 一种化学机械抛光液及其应用 | |
| CN111378367A (zh) | 一种化学机械抛光液 | |
| US20020127954A1 (en) | Process for the chemical-mechanical polishing of isolation layers produced using the STI technology, at elevated temperatures | |
| JP2003100676A (ja) | 研磨用組成物 | |
| CN118271971A (zh) | 一种化学机械抛光液 | |
| JP2009065001A (ja) | 化学機械研磨用水系分散体、該分散体を調製するためのキット、および化学機械研磨用水系分散体の調製方法 | |
| JP2003100678A (ja) | 研磨用組成物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080522 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |