JP4126912B2 - ELECTRO-OPTICAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE - Google Patents
ELECTRO-OPTICAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE Download PDFInfo
- Publication number
- JP4126912B2 JP4126912B2 JP2002004942A JP2002004942A JP4126912B2 JP 4126912 B2 JP4126912 B2 JP 4126912B2 JP 2002004942 A JP2002004942 A JP 2002004942A JP 2002004942 A JP2002004942 A JP 2002004942A JP 4126912 B2 JP4126912 B2 JP 4126912B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- substrate
- light
- light shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 239000000758 substrate Substances 0.000 claims description 411
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 252
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 252
- 239000010410 layer Substances 0.000 claims description 208
- 239000004065 semiconductor Substances 0.000 claims description 137
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 119
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 93
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 68
- 239000011229 interlayer Substances 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 239000003870 refractory metal Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 230000003287 optical effect Effects 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000010408 film Substances 0.000 description 695
- 239000004973 liquid crystal related substance Substances 0.000 description 83
- 239000003990 capacitor Substances 0.000 description 58
- 239000012535 impurity Substances 0.000 description 57
- 108091006146 Channels Proteins 0.000 description 48
- 238000005530 etching Methods 0.000 description 34
- 238000003860 storage Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 30
- 238000002834 transmittance Methods 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 19
- 230000003647 oxidation Effects 0.000 description 18
- 238000007254 oxidation reaction Methods 0.000 description 18
- 230000006866 deterioration Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 14
- 239000001301 oxygen Substances 0.000 description 14
- 229910052760 oxygen Inorganic materials 0.000 description 14
- 238000005070 sampling Methods 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 13
- 230000001590 oxidative effect Effects 0.000 description 12
- 239000010453 quartz Substances 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 239000005368 silicate glass Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- -1 hydrogen ions Chemical class 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000005286 illumination Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229960001730 nitrous oxide Drugs 0.000 description 3
- 235000013842 nitrous oxide Nutrition 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004040 coloring Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007888 film coating Substances 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 239000000382 optic material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
Landscapes
- Liquid Crystal (AREA)
- Optical Elements Other Than Lenses (AREA)
- Thin Film Transistor (AREA)
- Projection Apparatus (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の液晶装置等の、支持基板上に画素スイッチング用のトランジスタ素子が形成されてなる電気光学装置及びその製造方法、並びにこのような電気光学装置を備えてなる電子機器の技術分野に属する。
【０００２】
【背景技術】
例えば、ＴＦＴアクティブマトリクス駆動方式の電気光学装置では、各画素に設けられた画素スイッチング用の薄膜トランジスタ（以下適宜、ＴＦＴ（Thin Film Transistor）と称す）のチャネル領域に入射光が照射されると、光による励起で光リーク電流が発生してＴＦＴの特性が変化してしまう。特に、プロジェクタにおけるライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、ＴＦＴのチャネル領域やその周辺領域に対する入射光の遮光を行うことは重要となる。そこで従来は、対向基板に設けられた各画素の開口領域を規定する遮光膜により、或いはＴＦＴアレイ基板上においてＴＦＴの上を通過すると共にＡｌ（アルミニウム）等の金属膜からなるデータ線により、係るチャネル領域やその周辺領域を遮光するように構成されている。
【０００３】
そして特に、ＴＦＴアレイ基板上におけるＴＦＴの下側にも、例えば高融点金属からなる遮光膜を設けることがある。このようにＴＦＴの下側にも遮光膜を設ければ、ＴＦＴアレイ基板側からの裏面反射光や、複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合に他の電気光学装置からプリズム等を突き抜けてくる投射光などの戻り光が、当該電気光学装置のＴＦＴに入射するのを未然に防ぐことができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、本願発明者の研究によれば、ＴＦＴの下側に形成される、高融点金属等からなる遮光膜は、製造中及び製品完成後の使用中に、経時的に酸化が進行する傾向がある。そして、係る遮光膜において、このような酸化が進行すると、酸化の度合いに応じて、光透過率が上昇することが判明しており、酸化が進むと遮光膜本来の機能を十分に発揮し得ないという問題点ある。例えば、このような高融点金属からなる遮光膜をＴＦＴの下側に備えた形式のＴＦＴアレイ基板に対して、酸素１５％且つ水分８５％の常圧酸化を行なうと、膜厚８００ｎｍ程度の酸化シリコン膜からなる保護絶縁膜で覆っても膜厚２００ｎｍ程度の遮光膜が完全に酸化されてしまう事例も確認されている。
【０００５】
更に、本願発明者の研究によれば、このようにＴＦＴを構成する半導体層のチャネル領域の下側に高融点金属等からなる遮光膜を配置すると、この半導体層における遮光膜によるコンタミネーション（不純物の拡散による汚染等）も問題となる。即ち、このような遮光膜を設けない場合と比べて、半導体層に浸入する不純物が増加する事例も確認されており、これによりＴＦＴのトランジスタ特性が劣化するという問題点もある。
【０００６】
本発明は上述の問題点に鑑みなされたものであり、遮光膜を用いることで耐光性に優れると共にこの遮光膜の酸化による遮光性能低下を低減可能であり、更に、この遮光膜による半導体層等へのコンタミネーションによる悪影響を低減可能であり、明るく高品位の画像表示が可能な電気光学装置及びその製造方法、並びにそのような電気光学装置を備えてなる電子機器を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、支持基板上に、画素電極と、該画素電極と電気的に接続されておりチャネル領域を含む半導体層を有するトランジスタ素子と、該トランジスタ素子と電気的に接続された配線と、少なくとも前記チャネル領域を前記支持基板側から覆う遮光膜と、該遮光膜と前記半導体層との間に配置されると共に窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部とを備え、前記絶縁部は、層間絶縁膜を介して前記遮光膜に対向している。
【０００８】
本発明の電気光学装置によれば、配線に走査信号、画像信号等を供給することで、トランジスタ素子により画素電極をスイッチング制御可能となり、アクティブマトリクス駆動が可能となる。このような動作中に、仮にトランジスタ素子を構成する半導体層のチャネル領域に前述の戻り光が入射すると光リーク電流の発生でトランジスタ特性が変化してしまうが、本発明では、半導体層のうち少なくとも光入射領域或いは画像表示領域（即ち支持基板上における、周辺領域等を除く、画像表示に関与する入射光が反射或いは透過する領域）におけるチャネル領域の下側には、遮光膜が設けられているので、このような戻り光に起因する光リーク電流の発生を効果的に防止できる。
また、緻密な窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部は、例えば酸化シリコン膜等の層間絶縁膜を介して遮光膜に対向しているので、酸素や水分などの酸化種を、遮光膜から離間した位置において、ある程度遮断できる。
【０００９】
そして本発明では、遮光膜と半導体層との間及び支持基板と遮光膜との間のうち少なくとも一方の間に、窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部が配置されている。係る窒化シリコン膜又は窒化酸化シリコン膜は、支持基板上の積層構造内に作り込まれる層間絶縁膜の典型例である酸化シリコン膜や、支持基板上の積層構造を構成する他の各種絶縁膜、各種導電膜、各種半導体膜等と比べて、緻密に形成可能であり、酸素や水分などの酸化種の透過率を顕著に低くできる。即ち、酸素や水分などの酸化種は、絶縁部をなす緻密な窒化シリコン膜又は窒化酸化シリコン膜を透過し難いので、遮光膜に殆ど到達できなくなる。従って、支持基板におけるトランジスタ素子等が形成された表面側や支持基板上に構築された積層構造中の界面から当該電気光学装置の動作中や製造中に酸素や水分などの酸化種が浸入しても、或いは、その製造中に支持基板上に成膜される各種導電膜、各種縁膜膜、各種半導体膜等の中に酸素や水分などの酸化種が取り込まれても、当該電気光学装置の製造中や動作中に、このような酸素や水分などの酸化種の全量うち遮光膜に至る量を、係る緻密な窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部により低減できる。よって、当該電気光学装置の動作中や製造中に、遮光膜が酸化するのを効果的に阻止できる。従って、遮光膜における酸化による光透過率の上昇、即ち遮光性能の低下を回避でき、トランジスタ素子における高性能を維持可能となる。
【００１０】
特に遮光膜と半導体層との間に、緻密な窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部を配置する構成とすれば、例えば高融点金属膜等からなる遮光膜から不純物が半導体層に拡散するコンタミネーションを効果的に阻止することも可能となる。即ち、遮光膜からの不純物は、絶縁部をなす緻密な窒化シリコン膜又は窒化酸化シリコン膜を透過し難いので、半導体層に殆ど到達できなくなる。従って、半導体層における遮光膜からのコンタミネーションによるトランジスタ素子の特性劣化を防止することも可能となる。
【００１１】
以上の結果、本発明の電気光学装置よれば、最終的には、高品位の画像表示を長期に亘って行なうことが可能となる。
【００１２】
加えて、酸化による遮光膜の遮光性能の低下を見込んで遮光膜の膜厚を必要以上に厚く形成する必要がなくなる。
【００１３】
尚、当該電気光学装置を透過型とする場合には、支持基板として光透過性のものを用いればよい。
【００１４】
本発明の電気光学装置の一態様では、前記絶縁部は、多層構造を有する。
【００１５】
この態様によれば、窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部を多層構造にすることで、絶縁部における酸素や水分などの酸化種を遮断する能力を、より高めることも可能となる。従って、遮光膜の酸化や遮光膜によるコンタミネーションを、より効果的に防止することも可能となる。
【００１６】
この態様では、前記積層構造は、前記窒化シリコン膜又は窒化酸化シリコン膜と、前記窒化シリコン膜又は窒化酸化シリコン膜の上面若しくは下面に形成された酸化シリコン膜とを含んでなるように構成してもよい。
【００１７】
このように構成すれば、窒化シリコン膜又は窒化酸化シリコン膜と、これに重ねて成膜された酸化シリコン膜との積層体により、絶縁部における酸素や水分などの酸化種を遮断する能力を、より一層高めることも可能となる。更に例えば、二つの窒化シリコン膜又は窒化酸化シリコン膜により酸化シリコン膜を挟持する積層構造や、二つの酸化シリコン膜により、窒化シリコン膜又は窒化酸化シリコン膜を挟持する積層構造など、三つ以上の膜を用いて積層構造を構築することも可能である。
【００１８】
尚、絶縁部は、窒化シリコン膜のみ或いは窒化酸化シリコン膜のみというように、単一層構造を有してもよい。
【００１９】
本発明の電気光学装置の一態様では、前記絶縁部は、前記遮光膜に密着している。
【００２０】
この態様によれば、緻密な窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部は、遮光膜の上面、下面又は両面、或いは端や縁に密着しているので、他の層間絶縁膜等に含まれる酸素や水分などの酸化種が遮光膜に至る可能性を低減できる。
【００２３】
本発明の電気光学装置の他の態様では、前記遮光膜は、所定形状の平面パターンを有しており、前記絶縁部は、前記遮光膜を完全に覆う形状の平面パターンを有すると共に前記絶縁部の縁は平面的に見て前記遮光膜の縁から離れている。
【００２４】
この態様によれば、例えば、格子状、ストライプ状、島状などの所定形状の平面パターンを有する遮光膜により、半導体層の少なくともチャネル領域を下側から遮光することができる。そして、絶縁部は、係る遮光膜を完全に覆う、例えば遮光膜よりも一回り大きい格子状、ストライプ状、島状などの形状の平面パターンを有しており、絶縁部の縁は平面的に見て遮光膜の縁から離れている。従って、絶縁部は、支持基板上において上側又は下側から若しくは両側から立体的に遮光膜を覆うことが可能となり、遮光膜に酸素や水分など酸化種が至る可能性を更に低減できる。
【００２５】
尚、絶縁部は、遮光膜の平面パターンとは無関係に、支持基板のほぼ一面に形成されていてもよい。また、遮光膜を完全に覆わなくても、ある程度の効果は得られる。
またこの態様では、前記絶縁部の縁と前記遮光膜の縁の距離は平面的に２μｍ以内であることが望ましい。これにより絶縁部の縁から遮光膜に酸素や水分など酸化種が至る可能性を低減すると同時に絶縁部における光の低下割合を大幅に減少することが可能になる。
またこの態様では、前記絶縁部の縁は平面的に見て前記遮光膜の縁と自己整合的に形成されていることが望ましい。これによって絶縁部における光の低下割合を極限まで減少することが可能になる。
【００２６】
本発明の電気光学装置の他の態様では、前記半導体層は、単結晶シリコン膜からなるＳＯＩ構造を有する。
【００２７】
この態様によれば、ＳＯＩ技術により、結晶性に優れた単結晶シリコン薄膜を用いて、高性能な駆動用のＭＯＳＦＥＴ、画素スイッチング用のＴＦＴなど、高速化や低消費電力化、高集積化等のトランジスタ特性に優れたトランジスタ素子を支持基板上に構築できる。
【００２８】
本発明の電気光学装置の他の態様では、前記半導体層は、ポリシリコン膜又はアモルファスシリコン膜からなる。
【００２９】
この態様によれば、例えばガラス基板、石英基板等の支持基板上に、ポリシリコン膜又はアモルファスシリコン膜からなる半導体層により、比較的低コストでトランジスタ素子を構築できる。
【００３０】
本発明の電気光学装置の他の態様では、前記遮光膜は、高融点金属を含んでなる。
【００３１】
この態様によれば、遮光膜は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の高融点金属を含む膜からなる。従って、遮光膜により高い遮光性能が得られる。
【００３２】
尚、遮光膜は、光を部分的に吸収することにより遮光を行なう、シリコン膜からなってもよい。
【００３３】
本発明の電気光学装置の他の態様では、前記絶縁部の窒化シリコン膜または窒化酸化シリコン膜の合計層厚は、１００ｎｍ以下である。
【００３４】
この態様によれば、周波数依存性のある光吸収特性を有する窒化シリコン膜又は窒化酸化シリコン膜の合計膜厚は、１００ｎｍ以下であるので、仮に絶縁部を、表示用の光が透過する構造を採用した場合にも、当該絶縁部における光吸収による表示光の着色を低減できる。例えば、表示用の光を１００ｎｍ以上の膜厚の窒化シリコン膜又は窒化酸化シリコン膜を透過させると、黄色味がかることが判明しているが、このように窒化シリコン膜又は窒化酸化シリコン膜の合計膜厚を１００ｎｍ以下にすることで、係る黄色味がかる現象を低減できる。特にこの態様によれば、更にこの窒化シリコン膜又は窒化酸化シリコン膜の合計膜厚を減少させることによって係る黄色味がかる現象を低減できる。
【００３５】
本発明の電気光学装置の他の態様では、前記支持基板に対し対向配置された対向基板と、前記支持基板と前記対向基板との間に挟持された電気光学材料層とを更に備える。
【００３６】
この態様によれば、一対の支持基板及び対向基板間に、例えば液晶等の電気光学材料層が挟持されてなる、例えば液晶装置等の電気光学装置が構築される。特に、上述の如き遮光膜及び絶縁部を備えるので、優れた遮光性能を保持し得、長期に亘って高品位の画像表示を行なえる。
【００３７】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。
【００３８】
本発明の電子機器によれば、上述した本発明の電気光学装置を備えるので、明るく高品位の画像表示が長期に亘って可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。
【００３９】
本発明の一の電気光学装置の製造方法は上記課題を解決するために、支持基板上の所定領域に遮光膜を形成する工程と、該遮光膜上に、直接又は層間絶縁膜を介して窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部を形成する工程と、該絶縁部上に、層間絶縁膜を介して半導体層を形成する工程と、該半導体層を構成要素として前記遮光膜に下側から覆われる位置にチャネル領域が配置されてなるトランジスタ素子を形成する工程と、該トランジスタ素子と電気的に接続された配線及び画素電極を形成する工程とを含む。
【００４０】
この製造方法によれば、先ず、例えばガラス基板、シリコン基板、石英基板等の支持基板上の所定領域（例えば、格子状、ストライプ状、島状等の領域）に遮光膜を形成する。ここでは、例えば高融点金属のスパッタリングにより一面に遮光膜を形成後、フォトリソグラフィ及びエッチングによりパターニングすることで、遮光膜を形成する。続いてこの上に、直接又は、例えば酸化シリコン膜等の層間絶縁膜を介して窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部を形成する。ここでは例えば、酸化シリコン膜を先ず形成し、この表面を一酸化二窒素若しくは一酸化窒素にて窒化若しくは酸窒化したり、ＣＶＤ法で、窒化シリコン膜又は窒化酸化シリコン膜を形成すればよい。更にこの上に、直接又は層間絶縁膜を介して、例えばポリシリコン膜、アモルファスシリコン膜、単結晶シリコン膜等の半導体層を形成する。そして、少なくとも光入射領域或いは画像表示領域において、この半導体層を構成要素として遮光膜に下側から覆われる位置にチャネル領域が配置されてなる、ＴＦＴ等のトランジスタ素子を形成する。そして、このトランジスタ素子に接続された配線を、導電性の金属膜やポリシリコン膜等から形成し、画素電極をＩＴＯ（Indium Tin Oxide）膜等から形成する。従って、上述の如き少なくとも絶縁部を遮光膜の上側に備えた態様の本発明の電気光学装置を比較的容易に製造できる。
【００４１】
この製造方法の一態様では、前記遮光膜を形成する工程の前に、前記支持基板上に、窒化シリコン膜又は窒化酸化シリコン膜を含む他の絶縁部を形成する工程を更に含む。
【００４２】
この態様によれば、支持基板上において、遮光膜の形成前に、窒化シリコン膜又は窒化酸化シリコン膜を含む他の絶縁部を形成するので、上述の如き二つの絶縁部の間に遮光膜が挟持された構造を有する態様の本発明の電気光学装置を比較的容易に製造できる。
【００４３】
本発明の参考例に係る電気光学装置の製造方法は上記課題を解決するために、支持基板上に窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部を形成する工程と、該絶縁部上の所定領域に直接又は層間絶縁膜を介して遮光膜を形成する工程と、該遮光膜上に、直接又は層間絶縁膜を介して半導体層を形成する工程と、該半導体層を構成要素として前記遮光膜に下側から覆われる位置にチャネル領域が配置されてなるトランジスタ素子を形成する工程と、該トランジスタ素子に接続された配線及び画素電極を形成する工程とを含む。
【００４４】
この製造方法によれば、先ず、例えばガラス基板、シリコン基板、石英基板等の支持基板上に、窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部を形成する。ここでは例えば、酸化シリコン膜を先ず形成し、この表面を一酸化二窒素若しくは一酸化窒素にて窒化若しくは酸窒化したり、ＣＶＤ法で、窒化シリコン膜又は窒化酸化シリコン膜を形成すればよい。続いて、この絶縁部上の所定領域（例えば、格子状、ストライプ状、島状等の領域）に、直接又は、例えば酸化シリコン膜等の層間絶縁膜を介して、遮光膜を形成する。ここでは、例えば高融点金属のスパッタリングにより一面に遮光膜を形成後、フォトリソグラフィ及びエッチングによりパターニングすることで、遮光膜を形成する。更にこの上に、直接又は層間絶縁膜を介して、例えばポリシリコン膜、アモルファスシリコン膜、単結晶シリコン膜等の半導体層を形成する。そして、少なくとも光入射領域或いは画像表示領域において、この半導体層を構成要素として遮光膜に下側から覆われる位置にチャネル領域が配置されてなる、ＴＦＴ等のトランジスタ素子を形成する。そして、このトランジスタ素子に接続された配線を、導電性の金属膜やポリシリコン膜等から形成し、画素電極をＩＴＯ（IndiumTinOxide）膜等から形成する。従って、上述の如き少なくとも絶縁部を遮光膜の下側に備えた態様の本発明の電気光学装置を比較的容易に製造できる。
【００４５】
本発明の電気光学装置の製造方法の他の態様では、前記半導体層を形成する工程は、前記半導体層が形成された単結晶シリコン基板と前記遮光膜及び前記絶縁部が形成された支持基板とを貼り合せる工程と、貼り合わせ後に前記単結晶シリコン基板を薄膜化する工程とを含む。
【００４６】
この態様によれば、先ず、単結晶シリコン基板上に半導体層を別途形成し、この単結晶シリコン基板と、遮光膜及び絶縁部が既に形成された支持基板とを貼り合せる。ここでは、例えば酸化シリコン膜を貼り合わせ面に形成して、この貼り合わせ面を平坦化後に両基板を密着させることで水素結合力を利用して貼り合わせ、更に熱処理によって貼り合わせ強度を高めることにより行なう。続いて、単結晶シリコン基板を薄膜化する。ここでは、例えば半導体層を支持基板側に残して、単結晶シリコン基板を支持基板側から剥がすことで、単結晶シリコン基板を薄膜化してもよい。或いは、単結晶シリコン基板に対するエッチング、研磨、研削等で、単結晶シリコン基板を薄膜化してもよい。従って、上述の如きＳＯＩ基板上に単結晶シリコン膜を半導体層とする極めて高性能なトランジスタ素子を備えた態様の本発明の電気光学装置を比較的容易に製造できる。
【００４７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４８】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。以下の実施形態は、本発明の電気光学装置をＴＦＴアクティブマトリクス駆動方式の液晶装置に適用したものである。
【００４９】
（ＳＯＩ基板）
先ず、本実施形態の電気光学装置に好適に用いられる素子基板の一例を構成するＳＯＩ基板について説明する。
【００５０】
はじめに、図１に本発明の実施形態に係るＳＯＩ基板の断面構造を示し、このＳＯＩ基板２００の構造について説明する。
【００５１】
図１に示すように、本実施形態のＳＯＩ基板２００は、シリコン、石英、ガラスなどからなる支持基板２０１と単結晶シリコン層２０２とを具備し、支持基板２０１と単結晶シリコン層２０２との間には複数の絶縁膜の積層構造からなる絶縁部２０５が形成されている。本実施形態において、絶縁部２０５は支持基板２０１側から、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第２の酸化シリコン膜２０３Ａが順次積層されたものとなっている。
【００５２】
次に、図２及び図３に基づいて、本実施形態に係るＳＯＩ基板の製造方法として、上記構造を有するＳＯＩ基板２００の製造方法について説明する。図２（ａ）〜（ｅ）及び図３（ａ）〜（ｃ）は夫々、各工程における断面図を示している。なお、以下に記載の製造方法は一例であって、本発明は以下に記載のものに限定されるものではない。
【００５３】
はじめに、図２（ａ）に示すように、例えば３００〜９００μｍ程度の膜厚を有する単結晶シリコン基板２０２Ａを用意し、図２（ｂ）に示すように、単結晶シリコン基板２０２Ａの一方の表面をＯ2若しくはＨ2Ｏ雰囲気下、７００〜１１５０℃で熱酸化することにより、単結晶シリコン基板２０２Ａの一方の表面に例えば５〜４００ｎｍ程度の膜厚を有する第１の酸化シリコン膜２０３Ｂを形成する。
【００５４】
次に、図２（ｃ）に示すように、第１の酸化シリコン膜２０３Ｂを形成した単結晶シリコン基板２０２Ａの表面を一酸化二窒素若しくは一酸化窒素雰囲気下、８００〜１１５０℃で窒化若しくは酸窒化することにより、第１の酸化シリコン膜２０３Ｂの単結晶シリコン基板２０２Ａ側に窒化シリコン膜又は窒化酸化シリコン膜２０４を形成する。
【００５５】
支持基板２０１が石英基板、ガラス基板等の光透過性を有する基板からなり、ＳＯＩ基板２００が透過型の液晶装置など、光を透過させるデバイスに適用されるものである場合には、窒化シリコン膜又は窒化酸化シリコン膜２０４の存在によって、光の透過率が低下することを防止するために、窒化シリコン膜又は窒化酸化シリコン膜２０４の膜厚を１００ｎｍ以下とすることが望ましい。特にこの窒化シリコン膜又は窒化酸化シリコン膜の合計膜厚を減少させることによって係る黄色味がかる現象を低減できる。特に前記窒化シリコン膜又は窒化酸化シリコン膜の合計の膜厚を１０ｎｍ以下とすることが望ましい。これにより透過率の低下量を数％以内に押さえることが可能になる。
【００５６】
次に、図２（ｄ）に示すように、窒化シリコン膜又は窒化酸化シリコン膜２０４を形成した単結晶シリコン基板２０２Ａの表面をＯ2若しくはＨ2Ｏ雰囲気下、７００〜１１５０℃で熱酸化することにより、窒化シリコン膜又は窒化酸化シリコン膜２０４の単結晶シリコン基板２０２Ａ側に、例えば５〜４００ｎｍ程度の膜厚を有する第２の酸化シリコン膜２０３Ａを形成する。以上のようにして、単結晶シリコン基板２０２Ａ表面に、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第２の酸化シリコン膜２０３Ａからなる絶縁部２０５が形成される。
【００５７】
次に、図２（ｅ）に示すように、表面に絶縁部２０５を形成した単結晶シリコン基板２０２Ａの絶縁部２０５側の表面に水素イオン（Ｈ+）を例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０16／ｃｍ2にて注入する。この処理によって、単結晶シリコン基板２０２Ａ中に水素イオンの高濃度層２０６を形成する。
【００５８】
次に、図３（ａ）に示すように、絶縁部２０５表面（第１の酸化シリコン膜２０３Ｂ表面）を貼り合わせ面として、単結晶シリコン基板２０２Ａと、シリコン、石英、ガラスなどからなる支持基板２０１との貼り合わせを、貼り合わせ面を構成する酸化シリコンの水素結合力等を利用して行う。貼り合わせ工程は、例えば３００℃で２時間熱処理することによって２枚の基板を直接貼り合わせる方法を採用することができる。また、貼り合わせ強度をさらに高めるためには、さらに熱処理温度を上げて４５０℃程度にする必要があるが、石英などからなる支持基板２０１と単結晶シリコン基板２０２Ａの熱膨張係数には大きな差があるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、製造されるＳＯＩ基板２００の品質が劣化する恐れがある。
【００５９】
そこで、このようなクラックなどの欠陥の発生を抑制するためには、一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板２０２ＡをウエットエッチングまたはＣＭＰ（化学的機械研磨）法によって１００〜１５０μｍ程度まで薄くした後に、さらに高温の熱処理を行うことが望ましい。例えば８０℃のＫＯＨ水溶液を用い、単結晶シリコン基板２０２Ａの厚さが１５０μｍなるようエッチングを行った後、支持基板２０１との貼り合わせを行い、さらに４５０℃にて再び熱処理し、貼り合わせ強度を高めることが望ましい。
【００６０】
次に、図３（ｂ）に示すように、貼り合わせた２枚の基板を熱処理することにより、支持基板２０１の表面上に薄膜の単結晶シリコン層２０２を残して大部分の単結晶シリコン基板２０２Ａの剥離を行う。この基板の剥離現象は、単結晶シリコン基板２０２Ａ中に導入された水素イオンによって、シリコンの結合が分断されるために生じるものである。すなわち、単結晶シリコン基板２０２Ａにおいて、水素イオンの高濃度層２０６と水素イオンが注入されていない部分との境界近傍部分で、単結晶シリコン基板２０２Ａを分断させることができる。
【００６１】
単結晶シリコン基板２０２Ａを剥離するための熱処理は例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行なうことができる。この熱処理によって、貼り合わされた単結晶シリコン基板２０２Ａの大部分が支持基板２０１から分離され、支持基板２０１の表面上には例えば約２００ｎｍ±５ｎｍ程度の膜厚を有する単結晶シリコン層２０２が形成される。
なお、単結晶シリコン層２０２は、前に述べた単結晶シリコン基板２０２Ａに対して行われる水素イオン注入の加速電圧を変えることによって５０ｎｍ〜３０００ｎｍまで任意の膜厚で形成することが可能である。
【００６２】
以上のようにして、図３（ｃ）に示すように、ＳＯＩ基板２００が製造される。
【００６３】
なお、単結晶シリコン基板２０２Ａと支持基板２０１とを貼り合わせた後、単結晶シリコン基板２０２Ａを薄膜化して単結晶シリコン層２０２を形成する方法は上述した水素イオンを用いる方法に限定されるものではなく、薄膜の単結晶シリコン層２０２は、単結晶シリコン基板と支持基板とを貼り合わせた後、単結晶シリコン基板の表面を研磨してその膜厚を３〜５μｍとした後、さらにＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法によってその膜厚を０．０５〜０．８μｍ程度までエッチングして仕上げる方法や、多孔質シリコン上に形成したエピタキシャルシリコン層を多孔質シリコン層の選択エッチングによって貼り合わせ支持基板上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）法によっても得ることができる。
【００６４】
本実施形態のＳＯＩ基板の製造方法によれば、表面に窒化シリコン膜又は窒化酸化シリコン膜２０４を形成した単結晶シリコン基板２０２Ａと支持基板２０１とを貼り合わせることにより、窒化シリコン膜又は窒化酸化シリコン膜２０４を支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面よりも単結晶シリコン層２０２側に位置させることができるので、支持基板２０１に含有された不純物、及び支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が単結晶シリコン層２０２側に拡散することを完全に防止することができる。
【００６５】
そして特に本実施形態のＳＯＩ基板の製造方法によれば、後述の如く画素スイッチング用ＴＦＴの少なくともチャネル領域を支持基板２０１側から覆って戻り光に対する遮光を行なう遮光膜を支持基板２０１上に形成した場合に、酸素や水分等の酸化種或いは不純物に対して低透過率の緻密な膜である窒化シリコン膜又は窒化酸化シリコン膜２０４を含む絶縁部２０５が、高融点金属等からなる遮光膜に酸化種が拡散するのを効果的に阻止し得、同時に、遮光膜から単結晶シリコン層２０２へ不純物が拡散するのを効果的に阻止し得る。
【００６６】
また、ＣＶＤ法などを用いて、第２の酸化シリコン膜２０３Ａ、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第１の酸化シリコン膜２０３Ｂを、単結晶シリコン基板２０２Ａの表面上に順次積層形成してもよい。ただし、この場合には、製造工程が複雑化するとともに、第２の酸化シリコン膜２０３Ａ、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第１の酸化シリコン膜２０３Ｂの膜厚が不均一になる恐れがある。
【００６７】
しかしながら、本実施形態では、単結晶シリコン基板２０２Ａ表面を熱酸化することにより第１の酸化シリコン膜２０３Ｂを形成した後、第１の酸化シリコン膜２０３Ｂを形成した単結晶シリコン基板２０２Ａ表面を窒化若しくは酸窒化することにより、第１の酸化シリコン膜２０３Ｂの単結晶シリコン基板２０２Ａ側に窒化シリコン膜又は窒化酸化シリコン膜２０４を形成し、さらに窒化シリコン膜又は窒化酸化シリコン膜２０４を形成した単結晶シリコン基板２０２Ａ表面を熱酸化することにより、窒化シリコン膜又は窒化酸化シリコン膜２０４の単結晶シリコン基板２０２Ａ側に第２の酸化シリコン膜２０３Ａを形成する方法を採用したので、均一な膜厚を有する平坦な第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第２の酸化シリコン膜２０３Ａを形成することができる。 このように均一な膜厚を有するこれらの膜を形成することにより、支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面にボイドが発生することを防止することができ、貼り合わせ強度を向上させることができるとともに、ＳＯＩ基板２００を用いてトランジスタ素子などを形成する場合に、膜剥がれ等が生じることを防止できるので、製品の歩留まりを向上させることができる。
【００６８】
また、この方法によれば、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第２の酸化シリコン膜２０３Ａを単結晶シリコン基板２０２Ａと一体に形成することができるので、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜又は窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａ、並びに単結晶シリコン層２０２の相互の密着性が高いＳＯＩ基板２００を製造することができる。
【００６９】
また、本実施形態によれば、窒化シリコン膜又は窒化酸化シリコン膜２０４の表面に第１の酸化シリコン膜２０３Ｂを形成し、第１の酸化シリコン膜２０３Ｂの表面を貼り合わせ面としたので、窒化シリコン膜又は窒化酸化シリコン膜２０４の表面に第１の酸化シリコン膜２０３Ｂを形成せず、窒化シリコン膜又は窒化酸化シリコン膜２０４の表面を貼り合わせ面とする場合よりも支持基板２０１と単結晶シリコン基板２０２Ａとの密着性を向上することができ、貼り合わせ強度を向上させることができる。
【００７０】
なお、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第２の酸化シリコン膜２０３Ａを単結晶シリコン基板２０２Ａと一体形成せずに、ＣＶＤ法などを用いて形成しても平坦な膜を形成できる場合には、上記の製造方法で説明した以外の、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第２の酸化シリコン膜２０３Ａの形成方法や、単結晶シリコン基板２０２Ａと支持基板２０１との貼り合わせのパターンを例示することができる。
【００７１】
また、本実施形態においては、第２の酸化シリコン膜２０３Ａは窒化シリコン膜又は窒化酸化シリコン膜２０４の後に形成されているが、これは単結晶シリコン基板２０２Ａ上に窒化シリコン膜又は窒化酸化シリコン膜２０４を直接形成したときに格子欠陥が形成される場合のみである。特に、窒化酸化シリコン膜を形成するときには格子欠陥が形成されにくいので、第２の酸化シリコン膜２０３Ａは形成されなくても良い。
【００７２】
次に、図４（ａ）〜（ｄ）に基づいて、上記以外の第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第２の酸化シリコン膜２０３Ａの形成方法及び貼り合わせのパターンについて簡単に説明する。図４（ａ）〜（ｄ）は夫々、貼り合わせを行う支持基板２０１と単結晶シリコン基板２０２Ａとを取り出して、その組み合わせを示した断面図である。
【００７３】
図４（ａ）に示すように、ＣＶＤ法により、単結晶シリコン基板２０２Ａの表面上に第２の酸化シリコン膜２０３Ａ、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第１の酸化シリコン膜２０３Ｂを順次形成した後、この単結晶シリコン基板２０２Ａと支持基板２０１とを貼り合わせてもよい。
【００７４】
また、第２の酸化シリコン膜２０３Ａを単結晶シリコン基板２０２Ａの表面を熱酸化することにより形成した後、ＣＶＤ法により窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第１の酸化シリコン膜２０３Ｂを順次形成するなど、上記で説明した方法とＣＶＤ法とを組み合わせて形成しても良い。
【００７５】
また、ＣＶＤ法を用いて単結晶シリコン基板２０２Ａの表面上に酸化シリコン膜並びに窒化シリコン膜又は窒化酸化シリコン膜を形成する場合、図４（ｂ）に示すように、単結晶シリコン基板２０２Ａの表面上に第２の酸化シリコン膜２０３Ａを設けずに、直接窒化シリコン膜又は窒化酸化シリコン膜２０４を形成してもよい。
【００７６】
このような構成としても、窒化シリコン膜又は窒化酸化シリコン膜２０４を支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面よりも単結晶シリコン層２０２側に位置させることができるので、支持基板２０１に含有された不純物、及び支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が単結晶シリコン層２０２側に拡散することも完全に防止することができる。
【００７７】
図４（ａ）及び（ｂ）においては、酸化シリコン膜並びに窒化シリコン膜又は窒化酸化シリコン膜を単結晶シリコン基板２０２Ａ側に形成してから貼り合わせを行う場合について説明したが、本発明はこれに限定されるものではない。以下に、図４（ｃ）及び（ｄ）に基づいて、酸化シリコン膜並びに窒化シリコン膜又は窒化酸化シリコン膜を支持基板２０１側に形成してから貼り合わせを行なう場合について説明する。
【００７８】
図４（ｃ）に示すように、ＣＶＤ法により支持基板２０１の表面上に第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第２の酸化シリコン膜２０３Ａを順次形成した後、この支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせを行ってもよい。
【００７９】
この場合には、熱酸化又はＣＶＤ法により単結晶シリコン基板２０２Ａの表面上にあらかじめ酸化シリコン膜２０３Ｃを形成しておくことが望ましく、このように支持基板２０１及び単結晶シリコン基板２０２Ａのいずれの基板についても貼り合わせ側の最表面を酸化シリコン膜にしておくことで、貼り合わせた後の２枚の基板の密着性を向上させることができる。
【００８０】
また、支持基板２０１が石英基板又はガラス基板からなる場合には、支持基板２０１の主成分が酸化シリコンであるため、図４（ｄ）に示すように、支持基板２０１の表面上に第１の酸化シリコン膜２０３Ｂを形成しなくても良く、ＣＶＤ法を用いて支持基板２０１側に窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第２の酸化シリコン膜２０３Ａを順次形成した後、この支持基板２０１と表面に酸化シリコン膜２０３Ｃを形成した単結晶シリコン基板２０２Ａとを貼り合わせてもよい。
【００８１】
なお、図４（ｃ）及び（ｄ）に示した貼り合わせのパターンでは、窒化シリコン膜又は窒化酸化シリコン膜２０４が貼り合わせ面よりも支持基板２０１側に形成されるため、支持基板２０１に含有された不純物が単結晶シリコン層２０２側に拡散することを防止することはできるが、貼り合わせ面に吸着した不純物が単結晶シリコン層２０２側に拡散することを防止することができない。すなわち、図４（ｃ）及び（ｄ）に示した貼り合わせのパターンは、支持基板２０１として、石英基板又はガラス基板などの不純物を含む基板を用いた場合に有効である。
【００８２】
そして特に図４（ｃ）〜（ｄ）に示したＳＯＩ基板の製造方法によれば、図２及び図３に示した製造方法の場合と同様に、後述の如く画素スイッチング用ＴＦＴのチャネル領域を支持基板２０１側から覆う遮光膜を支持基板２０１上に形成した場合に、窒化シリコン膜又は窒化酸化シリコン膜２０４を含む絶縁部が、遮光膜に酸化種が拡散するのを効果的に阻止し得、同時に、遮光膜から単結晶シリコン層２０２へ不純物が拡散するのを効果的に阻止し得る。
【００８３】
（素子基板）
次に、上述の如きＳＯＩ基板２００を用いて製造されると共に本実施形態の電気光学装置に好適に用いられる素子基板について図５を参照して説明する。
【００８４】
図５において、素子基板２１０は、ＳＯＩ基板２００の単結晶シリコン層２０２を所定のパターンに形成した後、この単結晶シリコン層を用いてＴＦＴ（トランジスタ素子）を形成することにより製造されたものである。図５において、図１と同じ構成要素については同じ符号を付し、説明は省略する。
【００８５】
図５において、トランジスタ素子の一例としてのＴＦＴ２２０は、上述の如くＳＯＩ基板２００上に製造された単結晶シリコン層２０２を、半導体層２０８として構成されている。また、図５において、支持基板２０１、第１の酸化シリコン膜２０３Ｂと窒化シリコン膜又は窒化酸化シリコン膜２０４と第２の酸化シリコン膜２０３Ａとからなる絶縁部２０５、並びに単結晶シリコン層２０２から形成された半導体層２０８がＳＯＩ基板となっている。
【００８６】
図５に示すように、絶縁部２０５の表面上には、半導体層２０８、ゲート絶縁膜２０９、ゲート電極２１１、ソース電極２１５、ドレイン電極２１６及び層間絶縁膜２１２からなるＴＦＴ２２０が形成されている。
【００８７】
より詳細には、半導体層２０８を形成した支持基板２０１の表面上にゲート絶縁膜２０９が形成され、ゲート絶縁膜２０９の表面上にゲート電極２１１が形成されている。さらに、ゲート電極２１１を形成した支持基板２０１の表面上には層間絶縁膜２１２が設けられている。
【００８８】
層間絶縁膜２１２及びゲート絶縁膜２０９には、半導体層２０８に形成されたソース領域及びドレイン領域（いずれも図示せず）に各々通じるコンタクトホール２１７及び２１８が形成されており、ソース電極２１５及びドレイン電極２１６が各々コンタクトホール２１７及び２１８を介して半導体層２０８のソース領域及びドレイン領域に電気的に接続するように形成されている。
【００８９】
本実施形態の素子基板２１０は、上記のＳＯＩ基板２００を用いて形成されたものであるので、支持基板２０１に含有された不純物、及び支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が半導体層２０８（ＴＦＴ２２０）側へ拡散することを完全に防止することができるので、ＴＦＴ２２０の特性の劣化を防止することができるものとなる。
【００９０】
そして特に本発明の素子基板２１０によれば、後述の如くＴＦＴ２２０を画素スイッチング用ＴＦＴとして入射光や戻り光が入射する画像表示領域に設ける場合であって、このＴＦＴ２２０を構成する半導体層２０８の少なくともチャネル領域を支持基板２０１側から覆って戻り光に対する遮光を行なう遮光膜を支持基板２０１上に作り込んだ場合に、窒化シリコン膜又は窒化酸化シリコン膜２０４を含む絶縁部２０５が、遮光膜に酸化種が拡散するのを効果的に阻止し得る。同時に、この絶縁膜２０５が、遮光膜から半導体層２０８へ不純物が拡散するのを効果的に阻止し得る。
【００９１】
（電気光学装置）
次に、本発明の電気光学装置に係る実施形態として、プロジェクタ等の投射型表示装置に好適に用いられる、ＴＦＴ（トランジスタ素子）をスイッチング素子として用いたアクティブマトリクス型の液晶装置を取り上げて、図１８及び図１９並びに、図６から図８を参照して説明する。
【００９２】
なお、本実施形態の液晶装置は、基本的に上述したＳＯＩ基板（図１から図４参照）を用いて製造された素子基板（図５参照）を備えたものである。すなわち、本実施形態の電気光学装置を構成する素子基板の基本構造は、先に説明したように、支持基板に相当する基板本体の表面上に、窒化シリコン膜又は窒化酸化シリコン膜を含んでなる絶縁部が設けられ、その上方に単結晶シリコン層から形成された半導体層を具備するＴＦＴが形成されたものとなっている。
【００９３】
また、投射型表示装置では、通常、液晶装置を構成する２枚の基板のうち、素子基板と対向する側の基板側（液晶装置の表面）から光が入射するが、この光が素子基板の表面上に形成されたＴＦＴのチャネル領域に入射して光リーク電流を生ずるのを防ぐためにＴＦＴの光が入射する側に遮光層を設ける構造とするのが一般的である。
【００９４】
しかしながら、ＴＦＴの光が入射する側に遮光層を設けても、液晶装置に入射した光が素子基板の裏面の界面で反射してＴＦＴのチャネル部に戻り光として入射することがある。この戻り光は、液晶装置の表面から入射する光量に対する割合としては僅かであるが、プロジェクタなどの非常に強力な光源を用いる装置においては充分に光リーク電流を生じうる。すなわち、素子基板の裏面からの戻り光はＴＦＴのスイッチング特性に影響を及ぼしデバイスの特性を劣化させる。
【００９５】
そこで、本実施形態においては、このような戻り光によるＴＦＴの特性の劣化を防止するために、支持基板に相当する基板本体の直上に各ＴＦＴ（トランジスタ素子）に対応させて遮光膜を設け、更に金属等からなる遮光膜とＴＦＴを構成する半導体層とを電気的に絶縁するために、第１の酸化シリコン膜、窒化シリコン膜又は窒化酸化シリコン膜、並びに第２の酸化シリコン膜からなる絶縁部を設ける構成としている。
【００９６】
ここで先ず、本実施形態の電気光学装置におけるＴＦＴの下側に遮光膜を作り込む構造の各種具体例について、図１７（ａ）〜（ｃ）及び図１８（ａ）〜（ｃ）及び図１９（ａ）、（ｂ）、図２０（ａ）、（ｂ）を参照して説明する。尚、図１７（ａ）〜（ｃ）及び図１８（ａ）〜（ｃ）において、図５と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
【００９７】
図１７（ａ）に示す具体例では、支持基板２０１の直上に各ＴＦＴ（トランジスタ素子）２２０に対応させて第１遮光膜１１ａが設けられている。このような第１遮光膜１１ａは、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の高融点金属を含む膜からなる。或いは、第１遮光膜１１ａは、光を部分的に吸収することにより遮光を行なうシリコン膜等の光吸収膜からなってもよいし、高反射率のＡｌ（アルミニウム）膜等からなってもよい。また、第１遮光膜１１ａの平面パターンは、格子状、ストライプ状、島状等の所定形状であってよいが、少なくとも半導体層２０８のチャネル領域を支持基板２０１側（図中、下側）から覆うように形成されている。そして、このように構成された第１遮光膜１１ａとＴＦＴ２２０との間には、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに第２の酸化シリコン膜２０３Ａからなる絶縁部２０５が形成されている。これにより支持基板２０１に含有された不純物、及び支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が半導体層２０８（ＴＦＴ２２０）側へ拡散することを防止することができるので、ＴＦＴ２２０の特性の劣化を防止できる。
【００９８】
更に、この具体例では、半導体層２０８をＬＯＣＯＳ等で素子分離する工程が入る場合、もしくは半導体層２０８を薄膜化するために半導体層２０８を薄膜化する工程が入る場合、またゲート酸化膜２０９を形成する工程が入る場合においても、その酸化工程において第１遮光膜１１ａの上方の窒化シリコン膜又は窒化酸化シリコン膜２０４により酸化種が拡散することを防止し、例えば高融点金属膜等からなる第１遮光膜１１ａが酸化されることを防止できる。これにより第１遮光膜１１ａが酸化されて第１遮光膜１１ａの光透過率が上昇すること、即ち第１遮光膜１１ａの遮光機能が低下することを効果的に防止できる。加えて、例えば高融点金属膜等からなる第１遮光膜１１ａから不純物が半導体層２０８に拡散することも、窒化シリコン膜又は窒化酸化シリコン膜２０４により効果的に防止でき、このような不純物の拡散によるＴＦＴ２２０のトランジスタ特性の劣化を防止できる。
【００９９】
次に、図１７（ｂ）に示す具体例では、支持基板２０１の直上に各ＴＦＴ２２０に対応させて第１遮光膜１１ａが設けられており、第１遮光膜１１ａとＴＦＴ２２０との間には、窒化シリコン膜又は窒化酸化シリコン膜２０４、並びに酸化シリコン膜２０３Ａが形成されている。これにより支持基板２０１に含有された不純物、及び支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が半導体層２０８（ＴＦＴ２２０）側へ拡散することを防止することができるので、ＴＦＴ２２０の特性の劣化を防止することができる。
【０１００】
更に、この具体例では、半導体層２０８をＬＯＣＯＳ等で素子分離する工程が入る場合、もしくは半導体層２０８を薄膜化するために半導体層２０８を酸化する工程が入る場合、またゲート酸化膜２０９を形成する工程が入る場合においても、その酸化工程において第１遮光膜１１ａの直上の窒化シリコン膜又は窒化酸化シリコン膜２０４により酸化種が拡散することを防止し、例えば高融点金属膜等からなる第１遮光膜１１ａが酸化されることを防止できる。これにより第１遮光膜１１ａが酸化されて第１遮光膜１１ａの光透過率が上昇すること、即ち第１遮光膜１１ａの遮光機能が低下することを防止できる。加えて、例えば高融点金属膜等からなる第１遮光膜１１ａから不純物が半導体層２０８に拡散することも、窒化シリコン膜又は窒化酸化シリコン膜２０４により効果的に防止でき、このような不純物の拡散によるＴＦＴ２２０のトランジスタ特性の劣化を防止できる。
【０１０１】
次に、図１７（ｃ）に示す具体例では、上述した図１７（ｂ）の具体例と比べて、窒化シリコン膜又は窒化酸化シリコン膜２０４が、支持基板２０１のほぼ一面ではなく、所定形状の平面パターンを有する第１遮光膜１１ａより一回り大きい平面パターンを持つように形成されている。その他の構成については上述した図１７（ｂ）の具体例の場合と同様である。従って、支持基板２０１に含有された不純物、及び支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が半導体層２０８（ＴＦＴ２２０）側へ拡散することを防止できる。更に、第１遮光膜１１ａの直上の窒化シリコン膜又は窒化酸化シリコン膜２０４において酸化種が拡散することを防止できる。加えて、第１遮光膜１１ａから不純物が半導体層２０８に拡散することも防止できる。
【０１０２】
そして特にこの具体例では、表示用の光が透過することにより表示に実際に寄与する各画素の開口領域に、殆ど又は全く、窒化シリコン膜又は窒化酸化シリコン膜２０４を設けないので、この窒化シリコン膜又は窒化酸化シリコン膜２０４により開口領域における光透過率が低下する事態を回避できる。特に、窒化シリコン膜又は窒化酸化シリコン膜２０４における光透過率には波長依存性があるので、窒化シリコン膜又は窒化酸化シリコン膜２０４の存在により、表示用の光が着色してしまう（例えば、画面全体に黄色がかる）事態を回避できるため、有利である。また本具体例では上記の利点を生かして絶縁部の膜厚を前記図１７（ｂ）に比べて増やすことが可能になり、より酸化種に対する拡散を防止できる。
この具体例では特に光透過部においてほぼ絶縁部のエッチング端が遮光膜のエッチング端より２μｍ以内であることが望ましい。これにより開口領域における前記絶縁部による光透過率の低下を数％以内に押さえることが可能になる。
次に、図１９（ａ）に示す具体例では図１７（ｃ）に示す具体例に比べて光透過部においてほぼ絶縁部のエッチング端が遮光膜のエッチング端とほぼ自己整合的に形成されている。このことにより開口領域の光透過部において絶縁部のエッチング端を遮光膜のエッチング端に比べて１μｍ以下に押さえることが可能になるため、開口領域における前記絶縁部による光透過率の低下をさらに押さえることが可能になる。また特に本具体例では図１９（ｂ）に示す様にレジスト２２１を背面露光等で斜線部を残し露光、除去することにより簡便に露光を行うことが可能であり、図１７（ｃ）の具体例に比べて大幅にコストダウンをすることが可能になる。
【０１０３】
次に、図１８（ａ）に示す具体例では、上述した図１７（ｂ）の具体例と比べて、窒化シリコン膜又は窒化酸化シリコン膜２０４Ａが、第１遮光膜１１ａの上側ではなく、下側に設けられており、その他の構成については上述した図１７（ｂ）の具体例の場合と同様である。従って、支持基板２０１に含有された不純物等が半導体層２０８（ＴＦＴ２２０）側へ拡散することを防止できる。更に、第１遮光膜１１ａの直下の窒化シリコン膜又は窒化酸化シリコン膜２０４Ａにおいて酸化種が拡散することを防止できる。
【０１０４】
次に、図１８（ｂ）に示す具体例では、上述した図１７（ｂ）或いは図１８（ａ）の具体例と比べて、窒化シリコン膜又は窒化酸化シリコン膜２０４Ａ及び２０４Ｂが、第１遮光膜１１ａの上側のみ又は下側のみではなく、上下両側に設けられている。その他の構成については上述した図１７（ｂ）或いは図１８（ａ）の具体例の場合と同様である。従って、第１遮光膜１１ａの直上の窒化シリコン膜又は窒化酸化シリコン膜２０４Ｂ及び第１遮光膜１１ａの直下の窒化シリコン膜又は窒化酸化シリコン膜２０４Ａにおいて酸化種が拡散することを防止できる。加えて、第１遮光膜１１ａから不純物が半導体層２０８に拡散することも、窒化シリコン膜又は窒化酸化シリコン膜２０４Ｂにより効果的に防止できる。
【０１０５】
次に、図１８（ｃ）に示す具体例では、上述した図１８（ｂ）の具体例と比べて、窒化シリコン膜又は窒化酸化シリコン膜２０４Ａ及び２０４Ｂが、支持基板２０１のほぼ一面ではなく、所定形状の平面パターンを有する第１遮光膜１１ａより一回り大きい平面パターンを持つように形成されている。その他の構成については上述した図１８（ｂ）の具体例の場合と同様である。従って、支持基板２０１に含有された不純物、及び支持基板２０１と単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が半導体層２０８（ＴＦＴ２２０）側へ拡散することを防止できる。更に、第１遮光膜１１ａの直上の窒化シリコン膜又は窒化酸化シリコン膜２０４Ｂ及び第１遮光膜１１ａの直下の窒化シリコン膜又は窒化酸化シリコン膜２０４Ａにおいて酸化種が拡散することを防止できる。加えて、第１遮光膜１１ａから不純物が半導体層２０８に拡散することも、窒化シリコン膜又は窒化酸化シリコン膜２０４Ｂにより効果的に防止できる。
【０１０６】
そして特にこの具体例では、図１７（ｃ）に示した具体例の場合と同様に、各画素の開口領域に、殆ど又は全く、窒化シリコン膜又は窒化酸化シリコン膜２０４Ａ及び２０４Ｂを設けないでよいので、この窒化シリコン膜又は窒化酸化シリコン膜２０４Ａ又は２０４Ｂにより開口領域における光透過率が低下する事態を回避できる。特に、窒化シリコン膜又は窒化酸化シリコン膜２０４Ａ及び２０４Ｂにおける光透過率は周波数依存性があるので、窒化シリコン膜又は窒化酸化シリコン膜２０４Ａ及び２０４Ｂの存在により、表示用の光が着色してしまう（例えば、画面全体に黄色がかる）事態を回避できるため、有利である。
【０１０７】
尚、この具体例においては、窒化シリコン膜又は窒化酸化シリコン膜２０４Ａは窒化シリコン膜又は窒化酸化シリコン膜２０４Ｂのエッチングの時に同時にエッチングされているが、窒化シリコン膜又は窒化酸化シリコン膜２０４Ａは残していても大きな違いはない。
【０１０８】
本実施形態では特に、図１７（ａ）及び（ｂ）並びに図１８（ａ）及び（ｂ）に示した具体例のように、各画素の開口領域内にも窒化シリコン膜又は窒化酸化シリコン膜２０４、２０４Ａ又は２０４Ｂが設けられる構成を採用する場合には、窒化シリコン膜又は窒化酸化シリコン膜の合計膜厚が１００ｎｍ以下とすることが望ましい。このように構成すれば、窒化シリコン膜又は窒化酸化シリコン膜の存在による各画素の開口領域における光透過率の低下や、表示用の光の着色を表示画像上で視認できない程度にまで低減できる。特にこの窒化シリコン膜又は窒化酸化シリコン膜の合計膜厚を減少させることによって係る黄色味がかる現象を低減できる。更に前記窒化シリコン膜又は窒化酸化シリコン膜の合計の膜厚を１０ｎｍ以下とすることが望ましい。これにより透過率の低下量を数％以内に押さえることが可能になる。
【０１０９】
また特に、図１７（ｃ）及び図１８（ｃ）に示した具体例のように、絶縁部を構成する窒化シリコン膜又は窒化酸化シリコン膜は、平面的に見て第１遮光膜１１ａよりも一回り大きく、前者の縁が後者の縁から適当な距離だけ離れているのが好ましい。このように構成すれば、例えば、格子状、ストライプ状、島状などの所定形状の平面パターンを有する遮光膜を、絶縁部を構成する窒化シリコン膜又は窒化酸化シリコン膜によって、支持基板２０１上で上下左右から立体的に覆うことが可能となり、第１遮光膜１１ａに酸化種が至る可能性を低減でき、且つ第１遮光膜１１ａからの不純物拡散を低減できる。
【０１１０】
そして特にこの具体例では光透過部においてほぼ絶縁部のエッチング端が遮光膜のエッチング端より２μｍ以内であることが望ましい。これにより開口領域における前記絶縁部による光透過率の低下を数％以内に押さえることが可能になる。
【０１１１】
次に、図２０（ａ）に示す具体例では図１８（ｃ）に示す具体例に比べて光透過部においてほぼ絶縁部のエッチング端が遮光膜のエッチング端とほぼ自己整合的に形成されている。このことにより開口領域の光透過部において絶縁部のエッチング端を遮光膜のエッチング端に比べて１μｍ以下に押さえることが可能になるため、開口領域における前記絶縁部による光透過率の低下を数％以内に押さえることが可能になる。特に本具体例では図２０（ｂ）に示す様にレジスト２２２を背面露光等で斜線部を残し露光、除去することにより簡便に露光を行うことが可能であり、図１８（ｃ）の具体例に比べて大幅にコストダウンをすることが可能になる。
【０１１２】
尚、以上説明した実施形態では、半導体層２０８は、ＳＯＩ技術を利用しての単結晶シリコン膜からなるが、半導体層２０８は、例えばポリシリコン膜又はアモルファスシリコン膜等からなってもよい。即ち、半導体層２０８が、ポリシリコン膜又はアモルファスシリコン膜等からなっても、上述の如き窒化シリコン膜又は窒化酸化シリコン膜を含んでなる絶縁部により遮光膜の酸化を防止する作用効果及び窒化シリコン膜又は窒化酸化シリコン膜により遮光膜から半導体層への不純物拡散を防止する作用効果は、ほぼ同様に発揮される。そして、半導体層２０８をポリシリコン膜又はアモルファスシリコン膜等から構成すれば、トランジスタ特性が相対的に劣るものの、比較的低コストでＴＦＴを構築できる。このため、装置仕様に鑑み、半導体層２０８をポリシリコン膜又はアモルファスシリコン膜等から構成して十分なトランジスタ特性が得られるのであれば、このように構成した方が無駄は少なく有利となる。
【０１１３】
次に、以上の如く構成された遮光膜、ＴＦＴ及び絶縁部等を備えてなる本発明の電気光学装置の画像表示領域における構造について図６から図８を参照して説明する。
【０１１４】
図６は液晶装置の画素部（表示領域）を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図７は、データ線、走査線、画素電極、遮光膜等が形成された素子基板の相隣接する複数の画素群を拡大して示す平面図である。また、図８は、図７のＡ−Ａ'断面図である。
【０１１５】
図６〜図８において、ＴＦＴ３０（トランジスタ素子）は、例えば単結晶シリコン層からなる半導体層１ａを備えて構成されている。また、図６〜図８において、図１又は図５と同じ構成要素については同じ参照符号を付し、説明は省略する。尚、図６〜図８においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１１６】
図６において、液晶装置の画素部を構成するマトリクス状に形成された複数の画素は、マトリクス状に複数形成された画素電極９ａと画素電極９ａを制御するためのＴＦＴ３０とからなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、...、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａに対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、...、Ｇｍを、この順に線順次で印加するように構成されている。
【０１１７】
画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、...、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、...、Ｓｎは、後述する対向基板に形成された後述する対向電極との間で一定期間保持される。
【０１１８】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光に対する光透過率が減少され、ノーマリーブラックモードであれば、印加された電圧に応じて入射光に対する光透過率が増加され、全体として液晶装置から画像信号に応じたコントラストを持つ光が出射される。
【０１１９】
ここで、保持された画像信号がリークすることを防止するために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、データ線に電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置を実現することができる。本実施形態では特に、このような蓄積容量７０を形成するために、後述の如く走査線と同層、もしくは導電性の遮光膜を利用して低抵抗化された容量線３ｂを設けている。
【０１２０】
次に、図７に基づいて、素子基板の画素部（表示領域）内の平面構造について詳細に説明する。図７に示すように、液晶装置の素子基板上の画素部内には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ'により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して単結晶シリコン層の半導体層１ａのうち後述のソース領域に電気的に接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうちチャネル領域（図中右上りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【０１２１】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第1領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【０１２２】
そして、図中右上がりの斜線で示した領域には、複数の第１遮光膜１１ａが設けられている。より具体的には、第１遮光膜１１ａは夫々、画素部において半導体層１ａのチャネル領域を含むＴＦＴを素子基板の基板本体側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａに沿って直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する段側（即ち、図中下向き）に突出した突出部とを有する。第１遮光膜１１ａの各段（画素行）における下向きの突出部の先端は、データ線６ａ下において次段における容量線３ｂの上向きの突出部の先端と重ねられている。この重なった箇所には、第1遮光膜１１ａと容量線３ｂとを相互に電気的に接続するコンタクトホール１３が設けられている。即ち、本実施形態では、第１遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的に接続されている。 次に、図８に基づいて、液晶装置の画素部内の断面構造について説明する。図８に示すように、液晶装置において、素子基板１０と、これに対向配置される対向基板２０との間に液晶層（電気光学材料層）５０が挟持されている。
【０１２３】
素子基板１０は、シリコン、石英、ガラスなどの光透過性基板からなる基板本体（支持基板）１０Ａとその液晶層５０側表面上に形成された画素電極９ａ、画素スイッチング用ＴＦＴ（トランジスタ素子）３０、配向膜１６を主体として構成されており、対向基板２０は透明なガラスや石英などの光透過性基板からなる基板本体２０Ａとその液晶層５０側表面上に形成された対向電極（共通電極）２１と配向膜２２とを主体として構成されている。素子基板１０の基板本体１０Ａの液晶層５０側表面上には、画素電極９ａが設けられており、その液晶層５０側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられ、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。画素電極９ａは、例えばＩＴＯ（インジウム・ティン・オキサイド）などの透明導電性薄膜からなり、配向膜１６は、例えばポリイミドなどの有機薄膜からなる。
【０１２４】
素子基板１０の基板本体１０Ａの直上（液晶層５０側表面上）には、各画素スイッチング用ＴＦＴ３０に対応する位置に、第１遮光膜１１ａが設けられている。
【０１２５】
本実施形態においては、このように素子基板１０に第１遮光膜１１ａが形成されているので、素子基板１０側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ'やＬＤＤ領域１ｂ、１ｃに入射することを防ぐことができ、光電流の発生によりトランジスタ素子としての画素スイッチング用ＴＦＴ３０の特性が劣化することを防止することができる。
【０１２６】
また、第１遮光膜１１ａの表面上には基板本体１０Ａの表面上の全面に渡って、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的に絶縁するとともに、第１遮光膜１１ａが形成された基板本体１０Ａの表面を平坦化するために、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第１層間絶縁膜１２が設けられ、第１層間絶縁膜１２の表面上には、さらに、第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜又は窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａからなる絶縁部２０５が設けられ、絶縁部２０５の表面上に画素スイッチング用ＴＦＴ３０が設けられている。ＴＦＴ３０は、絶縁部２０５の表面上に設けられ、単結晶シリコン層から形成された半導体層１ａを具備するものとなっている。
【０１２７】
なお、絶縁部２０５の構造については、コンタクトホール１３が開孔している点を除いて、上記のＳＯＩ基板２００及び素子基板２１０の絶縁部２０５の構造と同一であるので、説明を省略する。
【０１２８】
他方、対向基板２０の基板本体２０Ａの液晶層５０側表面上には、その全面に渡って対向電極（共通電極）２１が設けられており、その液晶層５０側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、例えばＩＴＯなどの透明導電性薄膜からなり、配向膜２２は、例えばポリイミドなどの有機薄膜からなる。
【０１２９】
また、基板本体２０Ａの液晶層５０側表面上には、更に図８に示すように、各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。このように対向基板２０側に第２遮光膜２３を設けることにより、対向基板２０側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ'やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することを防止することができるとともに、コントラストを向上させることができる。
【０１３０】
このように構成され、画素電極９ａと対向電極２１とが対向するように配置された素子基板１０と対向基板２０との間には、両基板の周縁部間に形成されたシール材（図示略）により囲まれた空間に液晶（電気光学材料）が封入され、液晶層（電気光学材料層）５０が形成されている。
【０１３１】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなっており、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。
【０１３２】
また、シール材は、素子基板１０及び対向基板２０をそれらの周縁部で貼り合わせるための、例えば光硬化性接着剤や熱硬化性接着剤等の接着剤からなり、その内部には両基板間の距離を所定値とするためのグラスファイバー、ガラスビーズ等のスペーサが混入されている。
【０１３３】
また、本実施形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。
【０１３４】
より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化により単結晶シリコン層上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【０１３５】
更に、蓄積容量７０においては、図７及び図８から分かるように、第１遮光膜１１ａを、第２蓄積容量電極としての容量線３ｂの反対側において第１蓄積容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容量電極として対向配置させることにより（図８の図示右側の蓄積容量７０参照）、蓄積容量が更に付与されるように構成されている。即ち、本実施形態では、第１蓄積容量電極１ｆを挟んで両側に蓄積容量が付与されるダブル蓄積容量構造が構築されており、蓄積容量がより増加する。このような構造とすることにより、本実施形態の液晶装置が持つ、表示画像におけるフリッカや焼き付きを防止する機能を向上させることができる。
【０１３６】
これらの結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【０１３７】
また、本実施形態では、第１遮光膜１１ａ（及びこれに電気的に接続された容量線３ｂ）は定電位源に電気的に接続されており、第１遮光膜１１ａ及び容量線３ｂは、定電位とされている。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。
【０１３８】
また、図７及び図８に示したように、本実施形態では、素子基板１０に第１遮光膜１１ａを設けるのに加えて、コンタクトホール１３を介して第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに電気的に接続するように構成されている。このような構成とした場合には、各第１遮光膜１１ａが、自段の容量線に電気的に接続される場合と比較して、画素部の開口領域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【０１３９】
また、第１遮光膜１１ａは、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール１３が開孔されている。ここで、コンタクトホール１３の開孔箇所としては、縁に近い程、ストレスが縁から発散されやすくなる等の理由により、クラックが発生しにくい。従って、どれだけ突出部の先端に近づけてコンタクトホール１３を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造工程中に第１遮光膜１１ａにかかる応力が緩和されて、より効果的にクラックを防止し得、歩留まりを向上させることが可能となる。
【０１４０】
また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、蓄積容量７０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜からなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネル形成領域１ａおよびソース領域１ｄ、ドレイン領域１ｅ等とは、同一の半導体層１ａからなっている。このため、素子基板１０の基板本体１０Ａの表面上に形成される積層構造を簡略化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同時に形成することができる。
【０１４１】
容量線３ｂと第１遮光膜１１ａとは、第１層間絶縁膜１２に開孔されたコンタクトホール１３を介して確実に且つ高い信頼性を持って、両者は電気的に接続されているが、このようなコンタクトホール１３は、画素毎に開孔されていても良いし、複数の画素からなる画素グループ毎に開孔されていても良い。
【０１４２】
このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３は、対向基板２０側から見てデータ線６ａの下に開孔されている。このため、コンタクトホール１３は、画素部の開口領域から外れており、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成されていない第１層間絶縁膜１２の部分に設けられているので、画素部の有効利用を図りつつ、コンタクトホール１３の形成によるＴＦＴ３０や他の配線等の不良化を防ぐことができる。
【０１４３】
また、図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ'、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【０１４４】
高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述するように、半導体層１ａに対し、Ｎ型又はＰ型のチャネルを形成するかに応じて所定濃度のＮ型用又はＰ型用のドーパントをドープすることにより形成されている。Ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。
【０１４５】
データ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的に接続されている。
【０１４６】
更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的に接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継して電気的に接続するようにしてもよい。
【０１４７】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を有していてもよいし、ゲート電極（走査線３ａ）をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【０１４８】
また、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにダブルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【０１４９】
ここで、一般には、半導体層１ａのチャネル領域１ａ'、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等を構成する単結晶シリコン層は、光が入射するとシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ'及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を防止することが出来る。
【０１５０】
また、前述のように、画素スイッチング用ＴＦＴ３０の下側（基板本体１０Ａ側）には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ'及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を防止することが出来る。
【０１５１】
尚、本実施形態においては、相隣接する前段あるいは後段の画素に設けられた容量線３ｂと第１遮光膜１１ａとを接続しているため、最上段あるいは最下段の画素に対して第１遮光膜１１ａに定電位を供給するための容量線３ｂが必要となる。そこで、容量線３ｂの数を垂直画素数に対して１本余分に設けておくようにすると良い。
【０１５２】
（電気光学装置の製造方法）
次に、上記構造を有する液晶装置の製造方法について説明する。
【０１５３】
はじめに、図９〜図１４に基づいて、本発明に係る実施形態の素子基板の製造方法として、素子基板１０の製造方法について説明する。なお、図９〜図１４は各工程における素子基板の一部分を、図８と同様に、図７のＡ−Ａ'断面に対応させて示す工程図である。また、図１０〜図１４においては、図面を簡略化するために、絶縁部２０５の図示を省略している。 はじめに、シリコン基板、石英基板、ガラス基板等の基板本体（支持基板）１０Ａを用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおいて基板本体１０Ａに生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおいて処理される最高温に合わせて、事前に基板本体１０Ａを同じ温度かそれ以上の温度で熱処理しておく。
【０１５４】
このように処理された基板本体１０Ａの全面に、図９（ａ）に示すように、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリング法などにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光層１１を形成する。
【０１５５】
次に、図９（ｂ）に示すように、フォトリソグラフィにより第１遮光膜１１ａのパターン（図７参照）に対応するフォトレジスト２０７を形成する。
【０１５６】
次に、図９（ｃ）に示すように、フォトレジスト２０７を介して遮光層１１に対しエッチングを行うことにより、図７に示したようなパターンの第１遮光膜１１ａを形成する。
【０１５７】
次に、図９（ｄ）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の膜厚は、例えば、約４００〜１０００ｎｍ、より好ましくは８００ｎｍ程度とする。
【０１５８】
次に、図９（ｅ）に示すように、第１層間絶縁膜１２の表面全体を、ＣＭＰ（化学的機械研磨）法などにより研磨して平坦化する。
【０１５９】
次に、図９（ｆ）に示すように、表面が平坦化された第１層間絶縁膜１２を形成した図９（ｅ）に示す基板本体１０Ａと、表面に第１の酸化シリコン膜２０３Ｂ、窒化シリコン膜又は窒化酸化シリコン膜２０４、第２の酸化シリコン膜２０３Ａからなる絶縁部２０５を形成した単結晶シリコン基板２０２Ａとの貼り合わせを行う。次いで、図９（ｇ）に示すように、基板本体１０Ａの表面上に薄膜の単結晶シリコン層２０２を残して大部分の単結晶シリコン基板２０２Ａの剥離を行う。
【０１６０】
なお、単結晶シリコン基板２０２Ａの表面に絶縁部２０５を形成する方法、表面に絶縁部２０５を形成した単結晶シリコン基板２０２Ａと基板本体１０Ａとの貼り合わせ方法、及び単結晶シリコン基板２０２Ａの剥離方法については、上記のＳＯＩ基板２００の製造方法において詳細に説明したので、説明を省略する。
【０１６１】
次に、図９（ｈ）に示すように、単結晶シリコン層２０２をフォトリソグラフィ工程、エッチング工程等を経て所定のパターンに形成することにより、図７に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【０１６２】
次に、図９（ｉ）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好ましくは約１０００℃の温度で７２分程度熱酸化することにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する。この結果、半導体層１ａ及び第１蓄積容量電極１ｆの厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとなる。
【０１６３】
次に、図１０（ａ）に示すように、Ｎチャネルの半導体層１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２×１０11／ｃｍ2のドーズ量にて）ドープする。
【０１６４】
次に、図１０（ｂ）に示すように、図示を省略するＰチャネルの半導体層１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなどのIII族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１×１０12／ｃｍ2のドーズ量にて）ドープする。
【０１６５】
次に、図１０（ｃ）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１ａ'の端部を除く基板１０の表面にレジスト膜３０５を形成し、Ｐチャネルについて、図１０（ａ）に示した工程の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパント３０６、Ｎチャネルについて図１０（ｂ）に示した工程の約１〜１０倍のドーズ量のＢなどのIII族元素のドーパント３０６をドープする。
【０１６６】
次に、図１０（ｄ）に示すように、半導体層１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板本体１０Ａの表面の走査線３ａ（ゲート電極）に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０14／ｃｍ2のドーズ量にて）ドープする。
【０１６７】
次に、図１１（ａ）に示すように、第１層間絶縁膜１２及び絶縁部２０５（図示略）に第１遮光膜１１ａに至るコンタクトホール１３を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【０１６８】
次に、図１１（ｂ）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。
【０１６９】
次に、図１１（ｃ）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図７に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。尚、この後、基板本体１０Ａの裏面に残存するポリシリコンを基板本体１０Ａの表面をレジスト膜で覆ってエッチングにより除去する。
【０１７０】
次に、図１１（ｄ）に示すように、半導体層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、まずＢなどのIII族元素のドーパント３１０を低濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、３×１０13／ｃｍ2のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１７１】
続いて、図１１（ｅ）に示すように、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態、同じくＢなどのIII族元素のドーパント３１１を高濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、２×１０15／ｃｍ2のドーズ量にて）ドープする。
【０１７２】
次に、図１２（ａ）に示すように、半導体層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体層１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１７３】
続いて、図１２（ｂ）に示すように、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０15／ｃｍ2のドーズ量にて）ドープする。
【０１７４】
次に、図１２（ｃ）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１７５】
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【０１７６】
次に、図１２（ｄ）に示すように、データ線３１に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１７７】
次に、図１３（ａ）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更に図１３（ｂ）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１７８】
次に、図１３（ｃ）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１７９】
次に、図１４（ａ）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１８０】
次に、図１４（ｂ）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に図１４（ｃ）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、本実施形態の液晶装置が反射型液晶装置である場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１８１】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜１６（図８参照）が形成される。
【０１８２】
以上のようにして、素子基板１０が製造される。
【０１８３】
本実施形態の素子基板の製造方法によれば、表面に窒化シリコン膜又は窒化酸化シリコン膜２０４を形成した単結晶シリコン基板２０２Ａと基板本体１０Ａとを貼り合わせることにより、窒化シリコン膜又は窒化酸化シリコン膜２０４を基板本体１０Ａと単結晶シリコン基板２０２Ａとの貼り合わせ面よりも半導体層１ａ（ＴＦＴ３０）側に位置させることができるので、基板本体１０Ａに含有された不純物、及び基板本体１０Ａと単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が半導体層１ａ（ＴＦＴ３０）側に拡散することを完全に防止することができる。
【０１８４】
また、本実施形態の素子基板の製造方法により製造された素子基板１０は、基板本体１０Ａに含有された不純物、及び基板本体１０Ａと単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が半導体層１ａ（ＴＦＴ３０）側へ拡散することを完全に防止することができるので、ＴＦＴ３０の特性の劣化を防止することができるものとなる。
【０１８５】
そして特に本実施形態の素子基板の製造方法により製造された素子基板１０は、酸素や水分等の酸化種或いは不純物に対して低透過率の緻密な膜である窒化シリコン膜又は窒化酸化シリコン膜２０４が、高融点金属等からなる第１遮光膜１１ａに酸化種が拡散するのを効果的に阻止し得、同時に、第１遮光膜１１ａから半導体層１ａへ不純物が拡散するのを効果的に阻止し得る。
【０１８６】
次に、対向基板２０の製造方法及び素子基板１０と対向基板２０とから液晶装置を製造する方法について説明する。
【０１８７】
図８に示した対向基板２０については、基板本体２０Ａとしてガラス基板等の光透過性基板を用意し、基板本体２０Ａの表面上に、第２遮光膜２３及び後述する周辺見切りとしての第２遮光膜を形成する。第２遮光膜２３及び後述する周辺見切りとしての第２遮光膜は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜は、上記の金属材料の他、カーボンやＴｉなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
【０１８８】
その後、基板本体２０Ａの表面上の全面にスパッタリング法などにより、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜２２（図８参照）を形成する。以上のようにして、対向基板２０が製造される。
【０１８９】
最後に、上述のようにして製造された素子基板１０と対向基板２０とを、配向膜１６及び２２が互いに対向するようにシール材により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層５０を形成することにより、上記構造の液晶装置が製造される。
【０１９０】
（液晶装置の全体構成）
上記のように構成された本実施形態の液晶装置（電気光学装置）の全体構成を図１５及び図１６を参照して説明する。尚、図１５は、素子基板１０を対向基板２０側から見た平面図であり、図１６は、対向基板２０を含めて示す図１５のＨ−Ｈ'断面図である。
【０１９１】
図１５において、素子基板１０の表面上には、シール材５２がその縁に沿って設けられており、図１６に示すように、図１５に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２により素子基板１０に固着されている。
【０１９２】
図１５に示すように、対向基板２０の表面上にはシール材５２の内側に並行させて、例えば第２遮光膜２３と同じ或いは異なる材料から成る周辺見切り或いは額縁としての第２遮光膜５３が設けられている。
【０１９３】
また、素子基板１０において、シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２が素子基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならない場合には、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。
【０１９４】
また、データ線駆動回路１０１を表示領域（画素部）の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線６ａは表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。
【０１９５】
更に素子基板１０の残る一辺には、表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、周辺見切りとしての第２遮光膜５３の下に隠れてプリチャージ回路を設けてもよい。また、素子基板１０と対向基板２０間のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。
【０１９６】
また、素子基板１０の表面上には更に、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４を素子基板１０の表面上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、素子基板１０の周辺領域に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【０１９７】
また、対向基板２０の光が入射する側及び素子基板１０の光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１９８】
本実施形態の液晶装置がカラー液晶プロジェクタ（投射型表示装置）に適用される場合には、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施形態で示したように、対向基板２０に、カラーフィルタは設けられていない。
【０１９９】
しかしながら、対向基板２０の基板本体２０Ａの液晶層５０側表面上において、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に形成してもよい。このような構成とすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に、上記実施形態の液晶装置を適用することができる。
【０２００】
更に、対向基板２０の表面上に１画素に1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０の表面上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０２０１】
なお、本実施形態における液晶装置では、入射光を対向基板２０側から入射させることとしたが、素子基板１０に第１遮光膜１１ａを設ける構成としているので、素子基板１０側から入射光を入射させ、対向基板２０側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ'及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。
【０２０２】
また、本実施形態の液晶装置は、本実施形態の素子基板の製造方法により製造された素子基板１０を備えたものであるので、基板本体１０Ａに含有された不純物、及び基板本体１０Ａと単結晶シリコン基板２０２Ａとの貼り合わせ面に吸着した不純物が半導体層１ａ（ＴＦＴ３０）側へ拡散することを完全に防止することができるので、ＴＦＴ（トランジスタ素子）３０の特性の劣化を防止することができ、性能の優れたものとなる。
【０２０３】
そして特に本実施形態の液晶装置では、窒化シリコン膜又は窒化酸化シリコン膜２０４が、第１遮光膜１１ａに酸化種が拡散するのを効果的に阻止し得、同時に、第１遮光膜１１ａから半導体層１ａへ不純物が拡散するのを効果的に阻止し得るので、長期に亘って戻り光に対する遮光性能を高レベルに維持でき、ＴＦＴ３０の特性を維持できる。
【０２０４】
（液晶装置の電気的構成）
次に、液晶装置（電気光学装置）の電気的構成について説明する。液晶装置は、素子基板と対向基板とを互いに電極形成面を対向して貼付した構成となっている。このうち、素子基板にあっては、図２１においてＸ方向に沿って平行に複数本の走査線３ａが配列して形成され、また、これと直交するＹ方向に沿って平行に複数本のデータ線６ａが形成されている。これらの走査線３ａとデータ線６ａとの各交点においては、ＴＦＴ３０のゲート電極が走査線３ａに接続される一方、ＴＦＴ３０のソース電極がデータ線６ａに接続されるとともに、ＴＦＴ３０のドレイン電極が画素電極９ａに接続されている。そして、各画素は、画素電極９ａと、対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成される結果、走査線３ａとデータ線６ａとの各交点に対応して、マトリクス状に配列することとなる。なお、このほかに、各画素毎に、蓄積容量（図示省略）を、電気的にみて画素電極９ａと共通電極とに挟持された液晶に対して並列に形成している。
【０２０５】
さて、駆動回路１１０は、ダミー回路１２０、データ線駆動回路１０１、サンプリング回路１４０および走査線駆動回路１０４からなり、素子基板における対向面にあって、表示領域の周辺部に形成されるものである。これらの回路の能動素子は、いずれもｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴの組み合わせにより形成される。駆動回路１１０は、画素をスイッチングするＴＦＴ３０と共通の製造プロセスで形成する。これにより、集積化や、製造コスト、素子の均一性などの点において有利となる。
【０２０６】
ここで、駆動回路１１０のうち、ダミー回路１２０の構成は、データ線駆動回路１０１とサンプリング回路１４０の一部を模擬したものである。ダミー回路１２０は、画像信号ＶＩＤ１〜ＶＩＤ６とサンプリング信号Ｓ１〜Ｓｍの位相差を検出するために設けられている。
【０２０７】
データ線駆動回路１０１は、シフトレジスタを有し、タイミングジェネレータ１５０からのＸクロック信号ＣＬＸや、その反転Ｘクロック信号ＣＬＸINVに基づいて、サンプリング信号Ｓ１〜Ｓｍを順次出力するものである。
【０２０８】
サンプリング回路１４０は、６本のデータ線６ａを１群（以下、ブロックと称する）とし、これらのブロックに属するデータ線６ａに対し、サンプリング信号Ｓ１〜Ｓｍにしたがって画像信号ＶＩＤ１〜ＶＩＤ６をそれぞれサンプリングして供給するものである。詳細には、サンプリング回路１４０には、ｎチャンネル型のＴＦＴからなるスイッチ１４１が各データ線１１４の一端に設けられるとともに、各スイッチ１４１のソース電極は、画像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給される信号線に接続され、また、各スイッチ１４１のドレイン電極は１本のデータ線６ａに接続されている。さらに、各群に属するデータ線６ａに接続された各スイッチ１４１のゲート電極は、その群に対応してサンプリング信号Ｓ１〜Ｓｍが供給される画像信号線のいずれかに接続されている。この例では、画像信号ＶＩＤ１〜ＶＩＤ６は同時に供給され、サンプリング信号Ｓ１により同時にサンプリングされることとなる。
【０２０９】
ところで、ＴＦＴの応答速度は、温度や累積使用時間によって変化する。したがって、画像信号ＶＩＤ１〜ＶＩＤ６を基準としてサンプリング信号Ｓ１〜Ｓｍの位相は、進んだり遅れたりする。位相ズレが著しいと、画像信号ＶＩＤ１〜ＶＩＤ６のレベルが変化するタイミングに跨ってサンプリング信号Ｓ１〜Ｓｍがアクティブになることがある。すると、本来あるブロックに供給すべき画像信号ＶＩＤ１〜ＶＩＤ６が隣接するブロックに供給すべき画像信号に混入していまい画質劣化を引き起こす。このような不都合を防止すべく、画像信号ＶＩＤ１〜ＶＩＤ６とサンプリング信号Ｓ１〜Ｓｍとの位相関係を上述したダミー回路１２０を用いて検出し、検出結果に基づいて画像信号ＶＩＤ１〜ＶＩＤ６に対するサンプリング信号Ｓ１〜Ｓｍの位相を調整している。
【０２１０】
走査線駆動回路１０４は、シフトレジスタを有し、タイミングジェネレータ１５０からのＹクロック信号ＣＬＹや、その反転Ｙクロック信号ＣＬＹINV、Ｙ転送Ｘ転送開始パルスＤＸ等に基づいて、走査信号を各走査線３ａに対して順次出力するものである。なお、Ｙ転送Ｘ転送開始パルスＤＸは、各フィールド期間の開始において所定時間だけアクティブとなる。
【０２１１】
さらに、液晶装置には、モニタ信号線が形成されている。モニタ信号線は、画像信号ＶＩＤ１〜ＶＩＤ６を供給する６本の画像信号線と平行に配線されており、その線幅は画像信号線と等しい。ところで、画像信号線は、分布抵抗と容量成分とを有するので等価的に梯子型のローパスフィルタを形成する。このため、画像信号ＶＩＤ１〜ＶＩＤ６が液晶装置の左端にある入力端子に供給されてから右端に至るまでには、遅延時間が存在する。モニタ信号線は画像信号線と同様に構成されているから、入力モニタ信号Ｍ１がモニタ信号線に供給されてからダミー回路１２０に至るまでの時間は、上述した遅延時間とほぼ等しい。
【０２１２】
（データ線駆動回路）
次に、周辺回路の一例としてデータ線駆動回路１０１について説明する。図２２はデータ線駆動回路１０１の構成を示す回路図である。シフトレジスタ１３５０は、単位回路Ｒ１〜Ｒｍ＋２をｍ＋２（ｍは自然数）段縦続接続したものであり、水平走査期間の最初に供給される開始パルスＤＸを、Ｘクロック信号ＣＬＸおよび反転Ｘクロック信号ＣＬＸINVにしたがって、前段（左側）の単位回路から後段（右側）の単位回路へ順次シフトして出力する。なお、開始パルスＤＸは、各水平走査期間の開始において所定時間だけアクティブとなる。
【０２１３】
これら各単位回路Ｒ１〜Ｒｍ＋２のうち、奇数段の単位回路Ｒ１、Ｒ３、．．．．．．、Ｒｍ＋２は、Ｘクロック信号ＣＬＸがＨレベルの場合（反転Ｘクロック信号ＣＬＸINVがＬレベルの場合）に入力信号を反転するクロックドインバータ１３５２と、クロックドインバータ１３５２による反転信号を再反転するインバータ１３５４と、Ｘクロック信号ＣＬＸがＬレベルの場合（反転Ｙクロック信号ＣＬＹINVがＨレベルの場合）に入力信号を反転するクロックドインバータ１３５６とを備える。
【０２１４】
一方、各単位回路Ｒ１〜Ｒｍ＋２のうち、偶数段の単位回路Ｒ２、Ｒ４、．．．．．．、Ｒｍ＋１は、基本的に、奇数段の単位回路Ｒ１、Ｒ３、．．．．．．、Ｒｍ＋２と同様な構成であるが、クロックドインバータ１３５２は、Ｘクロック信号ＣＬＸがＬレベルの場合に入力信号を反転し、クロックドインバータ１３５６は、Ｘクロック信号ＣＬＸがＨレベルの場合に入力信号を反転する点において異なっている。
【０２１５】
次に、図２３において、ＮＡＮＤ回路１３７６、インバータ１３７８、ＡＮＤ回路１３７９は、それぞれシフトレジスタ１３５０の第３段から第ｍ＋２段に対応して設けられるものであり、いずれもｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴを組み合わせて相補型で構成されている。
【０２１６】
このうち、図２２において、左からｉ番目のＮＡＮＤ回路１３７６は、シフトレジスタ１３５０において第ｉ−１段に位置する単位回路の出力信号と、第ｉ段に位置する単位回路の出力信号との論理積を反転するものである。また、各段のインバータ１３７８は、対応するＮＡＮＤ回路１３７８の出力信号を反転する。さらに、ＡＮＤ回路１３７９は、対応するインバータ１３７８の出力信号とイネーブル信号ＥＮとの論理積を、サンプリング信号Ｓ１、Ｓ２、．．．、Ｓｍとして出力する構成となっている。
【０２１７】
（周辺回路を構成する半導体装置）
次に本発明による周辺回路を構成する半導体装置に係る実施例について、図２３から図２８を参照して説明する。ここに、図２３及び図２５から図２８は夫々、半導体装置の各種具体例を示す平面図である。また、図２４は、図２３に示したインバータ回路におけるチャネル領域を上下から挟持するダブルゲート構造を示す断面図である。
【０２１８】
本実施例の半導体装置は、ＳＯＩ基板上にトランジスタ素子が形成されてなる。そして、図１に示したＳＯＩ基板の場合と同様に、支持基板と単結晶シリコン層とを具備し、支持基板と単結晶シリコン層との間に、単層又は多層構造を有する絶縁部が形成されている。特にこのような構造に加えて、本実施例では、絶縁部の支持基板側（即ち、単結晶シリコン層とは反対側）に、ゲート電極又はゲート線として機能する導電部材を備える。そして、この絶縁部は、ゲート絶縁膜として機能するように構成されている。
【０２１９】
図２３において、インバータ回路４００は、立体的なダブルゲート構造を有する。インバータ回路４００は、同一の導電層（例えば、アルミニウム層）から形成されている、入力線４０１、出力線４０２、ＶＤＤ電位線（高電位線）４０３及びＶＳＳ電位線（低電位線）４０４を備える。更に、半導体層として、ＳＯＩ構造をなす単結晶シリコン層から形成されたＰチャネル領域４１１とＮチャネル領域４１２とを備える。そして、Ｐチャネル領域４１１とＮチャネル領域４１２との上側には、ゲート絶縁膜を介して上側ゲート電極４２１が形成されており、Ｐチャネル領域４１１とＮチャネル領域４１２との下側には、ゲート絶縁膜を介して下側ゲート電極４２２が形成されている。
【０２２０】
即ち、図２４に示すように、支持基板２０１上に、下側ゲート電極４２２が、例えばポリシリコンもしくはタングステンシリサイド等の単体もしくはこれらを積層したもの等の高融点金属を含む膜から形成されており、その上に絶縁部２０５を介してＰチャネル領域４１１又はＮチャネル領域４１２が積層されており、絶縁部２０５の一部がゲート絶縁膜として機能する。他方、Ｐチャネル領域４１１又はＮチャネル領域４１２上には、ゲート絶縁膜４３１を介して上側ゲート電極４２１が、例えばタングステンシリサイドから形成されている。上側ゲート電極４２１と下側ゲート電極４２２とは、コンタクトホール４４１を介して共通の入力線４０１に接続されている。Ｐチャネル型ＴＦＴ４５１のソースには、コンタクトホール４４２を介してＶＤＤ電位線４０３が接続されており、Ｎチャネル型ＴＦＴ４５２のソースには、コンタクトホール４４３を介してＶＳＳ電位線４０４が接続されている。そして、Ｐチャネル型ＴＦＴ４５１とＮチャネル型ＴＦＴ４５２とのドレインは夫々、コンタクトホール４４４を介して共通の出力線４０２に接続される。
【０２２１】
以上により、Ｐチャネル型ＴＦＴ４５１とＮチャネル型ＴＦＴ４５２とを組み合わせなるインバータ回路４００が構成されている。本実施例のインバータ回路４００によれば、支持基板２０１に含有された不純物、及び支持基板２０１の貼り合わせ面に吸着した不純物がＴＦＴ側へ拡散することを、絶縁部２０５によって防止することができるので、ＴＦＴの特性の劣化を防止できる。また、導電部材の一例たる下側ゲート電極４２２から半導体層側への不純物の拡散を、絶縁部２０５によって効果的に防止できる。加えて、下側ゲート電極４２２は、遮光膜としても機能し、ＴＦＴにおける光リーク電流の発生を効果的に防止できる。
【０２２２】
図２５において、ＮＡＮＤ回路５００は、例えば、同一のＡｌ層から形成されている、入力線５０１ａ及び５０１ｂ、出力線５０２、ＶＤＤ電位線５０３及びＶＳＳ電位線５０４を備える。ＮＡＮＤ回路５００における積層構造は、図２４に示したインバータ回路４００と同様に、支持基板上に、絶縁部を介して半導体層が積層されており、その上には、ゲート絶縁膜を介して上側ゲート電極５２１ａ及び５２１ｂが、例えばタングステンシリサイドから形成されている。本実施例のＮＡＮＤ回路５００によれば、支持基板に含有された不純物、及び支持基板の貼り合わせ面に吸着した不純物がＴＦＴ側へ拡散することを、絶縁部によって防止することができるので、ＴＦＴの特性の劣化を防止できる。
【０２２３】
図２６において、ＮＯＲ回路６００は、例えば、同一のアルミニウム層から形成されている、入力線６０１ａ及び６０１ｂ、出力線６０２、ＶＤＤ電位線６０３及びＶＳＳ電位線６０４を備える。ＮＯＲ回路６００における積層構造は、図２４に示したインバータ回路４００と同様に、支持基板上に、絶縁部を介して半導体層が積層されており、その上には、ゲート絶縁膜を介して上側ゲート電極６２１ａ及び６２１ｂが、例えばタングステンシリサイドから形成されている。本実施例のＮＯＲ回路６００によれば、支持基板に含有された不純物、及び支持基板の貼り合わせ面に吸着した不純物がＴＦＴ側へ拡散することを、絶縁部によって防止することができるので、ＴＦＴの特性の劣化を防止できる。
【０２２４】
図２７において、ＮＡＮＤ回路７００は、立体的なダブルゲート構造を有する。ＮＡＮＤ回路７００は、例えば、同一のアルミニウム層から形成されている、入力線７０１ａ及び７０１ｂ、出力線７０２、ＶＤＤ電位線７０３及びＶＳＳ電位線７０４を備える。ＮＡＮＤ回路７００における積層構造は、図２４に示したインバータ回路４００と同様に、支持基板上に、下側ゲート電極７２１ａが形成されており、その上に絶縁部を介して半導体層が積層されており、この絶縁部の一部がゲート絶縁膜として機能する。他方、半導体層上には、ゲート絶縁膜を介して上側ゲート電極７２１ｂが形成されている。
【０２２５】
本実施例のダブルゲート構造を有するＮＡＮＤ回路７００によれば、支持基板に含有された不純物、及び支持基板の貼り合わせ面に吸着した不純物がＴＦＴ側へ拡散することを、絶縁部によって防止することができるので、ＴＦＴの特性の劣化を防止できる。また、導電部材の一例たる下側ゲート電極７２１ａから半導体層側への不純物の拡散を、絶縁部によって効果的に防止できる。加えて、下側ゲート電極７２１ａは、遮光膜としても機能し、ＴＦＴにおける光リーク電流の発生を効果的に防止できる。そして特にＮＡＮＤ回路７００は、図２５のＮＡＮＤ回路５００と比較して占有面積が低減されるという利益がある。
【０２２６】
図２８において、ＮＯＲ回路８００は、立体的なダブルゲート構造を有する。ＮＯＲ回路８００は、例えば、同一のアルミニウム層から形成されている、入力線８０１ａ及び８０１ｂ、出力線８０２、ＶＤＤ電位線８０３及びＶＳＳ電位線８０４を備える。ＮＯＲ回路８００における積層構造は、図２４に示したインバータ回路４００と同様に、支持基板上に、下側ゲート電極８２１ａが形成されており、その上に絶縁部を介して半導体層が積層されており、この絶縁部の一部がゲート絶縁膜として機能する。他方、半導体層上には、ゲート絶縁膜を介して上側ゲート電極８２１ｂが形成されている。
【０２２７】
本実施例のダブルゲート構造を有するＮＯＲ回路８００によれば、支持基板に含有された不純物、及び支持基板の貼り合わせ面に吸着した不純物がＴＦＴ側へ拡散することを、絶縁部によって防止することができるので、ＴＦＴの特性の劣化を防止できる。また、導電部材の一例たる下側ゲート電極８２１ａから半導体層側への不純物の拡散を、絶縁部によって効果的に防止できる。加えて、下側ゲート電極８２１ａは、遮光膜としても機能し、ＴＦＴにおける光リーク電流の発生を効果的に防止できる。そして特にＮＯＲ回路８００は、図２６のＮＯＲ回路６００と比較して占有面積が低減されるという利益がある。
【０２２８】
（電子機器）
上記の実施形態の液晶装置（電気光学装置）を用いた電子機器の一例として、投射型表示装置の構成について、図２９を参照して説明する。
【０２２９】
図２９において、投射型表示装置１１００は、上記の実施形態の液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いた投射型液晶装置の光学系の概略構成図を示す。
【０２３０】
本例の投射型表示装置の光学系には、光源装置９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【０２３１】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【０２３２】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【０２３３】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。
【０２３４】
緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【０２３５】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
【０２３６】
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、図示を省略している駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０２３７】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【０２３８】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【０２３９】
上記構造を有する投射型表示装置１１００は、上記の実施形態の液晶装置を備えたものであるので、ＴＦＴ（トランジスタ素子）の特性の劣化を防止することができ、性能の優れたものとなる。
【０２４０】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置及びその方法並びに電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明に係る実施形態のＳＯＩ基板の構造を示す断面図である。
【図２】本発明に係る実施形態のＳＯＩ基板の製造方法を示す工程図である。
【図３】本発明に係る実施形態のＳＯＩ基板の製造方法を示す工程図である。
【図４】本発明に係る実施形態のＳＯＩ基板の製造方法において、支持基板と単結晶シリコン基板の貼り合わせのパターンを示す図である。
【図５】本発明に係る実施形態の素子基板の構造を示す断面図である。
【図６】本発明に係る実施形態の電気光学装置において、画素部を構成する各種素子、配線等の等価回路図である。
【図７】本発明に係る実施形態の電気光学装置において、素子基板の相隣接する複数の画素群の平面図である。
【図８】図７のＡ−Ａ'断面図である。
【図９】本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図１０】本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図１１】本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図１２】本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図１３】本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図１４】本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図１５】本発明に係る実施形態の電気光学装置の素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図である。
【図１６】図１５のＨ−Ｈ'断面図である。
【図１７】実施形態の電気光学装置におけるＴＦＴの下側に遮光膜を作り込む構造の各種具体例を示す断面図である。
【図１８】実施形態の電気光学装置におけるＴＦＴの下側に遮光膜を作り込む構造の各種具体例を示す断面図である。
【図１９】実施形態の電気光学装置におけるＴＦＴの下側に遮光膜を作り込む構造の各種具体例を示す断面図である。
【図２０】実施形態の電気光学装置におけるＴＦＴの下側に遮光膜を作り込む構造の各種具体例を示す断面図である。
【図２１】液晶表示装置の全体構成を示すブロック図である。
【図２２】液晶表示装置におけるデータ線駆動回路の構成を示す回路図である。
【図２３】半導体装置の一例である、ダブルゲート構造を有するインバータ回路の平面図である。
【図２４】図２３のインバータ回路における半導体層のチャネル領域を上下から挟持するダブルゲート構造を示す断面図である。
【図２５】半導体装置の他の例であるＮＡＮＤ回路の平面図である。
【図２６】半導体装置の他の例であるＮＯＲ回路の平面図である。
【図２７】半導体装置の他の例である、ダブルゲート構造を有するＮＡＮＤ回路の平面図である。
【図２８】半導体装置の他の例である、ダブルゲート構造を有するＮＯＲ回路の平面図である。
【図２９】本発明に係る実施形態の電気光学装置を用いた電子機器の一例である投射型表示装置の構成図である。
【符号の説明】
２００...ＳＯＩ基板
２０１...支持基板
２０２...単結晶シリコン層
２０２Ａ...単結晶シリコン基板
２０３Ｂ...第１の酸化シリコン膜
２０３Ａ...第２の酸化シリコン膜
２０４...窒化シリコン膜又は窒化酸化シリコン膜
２０４Ａ…第一の窒化シリコン膜又は窒化酸化シリコン膜
２０４Ｂ…第一の窒化シリコン膜又は窒化酸化シリコン膜
２０５...絶縁部
２１０...素子基板
２２０...ＴＦＴ（トランジスタ素子）
２０８...半導体層
２２２...レジスト
１ａ...半導体層
１ａ'...チャネル領域
１ｂ...低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ...低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ...高濃度ソース領域
１ｅ...高濃度ドレイン領域
１０...素子基板
１０Ａ...基板本体（支持基板）
２０...対向基板
２０Ａ...基板本体
１１ａ...第１遮光膜
１２...第１層間絶縁膜
３０...画素スイッチング用ＴＦＴ（トランジスタ素子）
５０...液晶層（電気光学材料層）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical device in which a transistor element for pixel switching is formed on a support substrate, such as an active matrix liquid crystal device, a manufacturing method thereof, and an electronic apparatus including such an electro-optical device. Belongs to the technical field.
[0002]
[Background]
For example, in a TFT active matrix driving type electro-optical device, when incident light is irradiated onto a channel region of a pixel switching thin film transistor (hereinafter referred to as a TFT (Thin Film Transistor)) provided in each pixel, Excitation due to causes a light leakage current, which changes the TFT characteristics. In particular, in the case of an electro-optical device for a light valve in a projector, since the intensity of incident light is high, it is important to shield incident light from the channel region of the TFT and its peripheral region. Therefore, conventionally, the light-shielding film that defines the opening area of each pixel provided on the counter substrate, or the data line made of a metal film such as Al (aluminum) while passing over the TFT on the TFT array substrate The channel region and its peripheral region are shielded from light.
[0003]
In particular, a light shielding film made of, for example, a refractory metal may be provided below the TFT on the TFT array substrate. If a light-shielding film is also provided on the lower side of the TFT in this way, the back-surface reflected light from the TFT array substrate side or a combination of a plurality of electro-optical devices via a prism or the like may be used. Return light such as projection light that penetrates the prism or the like from the electro-optical device can be prevented from entering the TFT of the electro-optical device.
[0004]
[Problems to be solved by the invention]
However, according to the research of the present inventor, the light-shielding film made of a refractory metal or the like formed on the lower side of the TFT tends to oxidize with time during manufacture and use after completion of the product. is there. In such a light-shielding film, it has been found that when such oxidation proceeds, the light transmittance increases according to the degree of oxidation, and when the oxidation proceeds, the original function of the light-shielding film can be fully exhibited. There is no problem. For example, when atmospheric pressure oxidation of 15% oxygen and 85% moisture is performed on a TFT array substrate having such a light-shielding film made of a refractory metal on the lower side of the TFT, an oxidation with a film thickness of about 800 nm is performed. It has been confirmed that the light-shielding film having a film thickness of about 200 nm is completely oxidized even when covered with a protective insulating film made of a silicon film.
[0005]
Further, according to the research of the present inventor, when a light-shielding film made of a refractory metal or the like is arranged below the channel region of the semiconductor layer constituting the TFT, contamination (impurities by the light-shielding film in the semiconductor layer is provided. Contamination due to the diffusion of water) is also a problem. That is, as compared with the case where such a light shielding film is not provided, an example in which impurities entering the semiconductor layer increase has been confirmed, which causes a problem that the transistor characteristics of the TFT deteriorate.
[0006]
The present invention has been made in view of the above-described problems. By using a light shielding film, the light resistance is excellent, and the light shielding performance deterioration due to oxidation of the light shielding film can be reduced. It is an object of the present invention to provide an electro-optical device capable of reducing adverse effects due to contamination and capable of displaying a bright and high-quality image, a manufacturing method thereof, and an electronic apparatus including such an electro-optical device. .
[0007]
[Means for Solving the Problems]
In order to solve the above problems, an electro-optical device according to an aspect of the invention includes a pixel electrode on the support substrate, and the pixel electrode.And electricalA transistor element having a semiconductor layer including a channel region connected to the transistor, and the transistor elementAnd electricalA wiring connected to each other, a light shielding film covering at least the channel region from the support substrate side, and the light shielding film and the semiconductor layer.BetweenAn insulating portion that is disposed and includes a silicon nitride film or a silicon nitride oxide filmAnd the insulating portion faces the light shielding film with an interlayer insulating film interposed therebetween..
[0008]
According to the electro-optical device of the present invention, by supplying a scanning signal, an image signal, and the like to the wiring, the pixel electrode can be switched by the transistor element, and active matrix driving is possible. During such operation, if the aforementioned return light is incident on the channel region of the semiconductor layer that constitutes the transistor element, the transistor characteristics change due to the occurrence of light leakage current. A light-shielding film is provided below the channel region in the light incident region or image display region (that is, the region on the support substrate that reflects or transmits incident light related to image display excluding the peripheral region). Therefore, it is possible to effectively prevent the occurrence of light leakage current caused by such return light.
In addition, since the insulating portion including the dense silicon nitride film or silicon nitride oxide film faces the light shielding film through an interlayer insulating film such as a silicon oxide film, an oxidizing species such as oxygen or moisture is removed from the light shielding film. It can be blocked to some extent at a position away from the center.
[0009]
In the present invention, an insulating portion including a silicon nitride film or a silicon nitride oxide film is disposed between at least one of the light shielding film and the semiconductor layer and between the support substrate and the light shielding film. Such a silicon nitride film or silicon nitride oxide film is a silicon oxide film which is a typical example of an interlayer insulating film formed in a laminated structure on a supporting substrate, and other various insulating films constituting the laminated structure on the supporting substrate, Compared to various conductive films, various semiconductor films, and the like, they can be formed densely, and the transmittance of oxidized species such as oxygen and moisture can be remarkably reduced. In other words, the oxidized species such as oxygen and moisture hardly pass through the dense silicon nitride film or silicon nitride oxide film forming the insulating portion, and therefore hardly reach the light shielding film. Therefore, oxidizing species such as oxygen and moisture enter from the surface side of the support substrate on which the transistor elements and the like are formed and from the interface in the laminated structure constructed on the support substrate during operation and manufacture of the electro-optical device. Alternatively, even if oxidized species such as oxygen and moisture are taken into various conductive films, various edge films, and various semiconductor films formed on the support substrate during the manufacture of the electro-optical device, During manufacturing and operation, the amount of such oxidized species such as oxygen and moisture that reaches the light-shielding film can be reduced by the insulating portion including the dense silicon nitride film or silicon nitride oxide film. Therefore, it is possible to effectively prevent the light shielding film from being oxidized during the operation or manufacture of the electro-optical device. Accordingly, an increase in light transmittance due to oxidation in the light shielding film, that is, a decrease in light shielding performance can be avoided, and high performance in the transistor element can be maintained.
[0010]
In particular, if an insulating portion including a dense silicon nitride film or silicon nitride oxide film is arranged between the light shielding film and the semiconductor layer, impurities diffuse from the light shielding film made of, for example, a refractory metal film into the semiconductor layer. It is also possible to effectively prevent contamination. In other words, impurities from the light-shielding film hardly pass through the dense silicon nitride film or silicon nitride oxide film that forms the insulating portion, and thus hardly reach the semiconductor layer. Therefore, it is possible to prevent deterioration of the characteristics of the transistor element due to contamination from the light shielding film in the semiconductor layer.
[0011]
As a result, according to the electro-optical device of the present invention, it is finally possible to perform high-quality image display over a long period of time.
[0012]
In addition, it is not necessary to increase the thickness of the light shielding film more than necessary in anticipation of deterioration of the light shielding performance of the light shielding film due to oxidation.
[0013]
When the electro-optical device is a transmissive type, a light-transmitting substrate may be used as the support substrate.
[0014]
In one aspect of the electro-optical device of the present invention, the insulating portion has a multilayer structure.
[0015]
According to this aspect, the insulating portion including the silicon nitride film or the silicon nitride oxide film has a multi-layer structure, so that the ability to block oxidizing species such as oxygen and moisture in the insulating portion can be further enhanced. Therefore, oxidation of the light shielding film and contamination by the light shielding film can be more effectively prevented.
[0016]
In this aspect, the stacked structure includes the silicon nitride film or the silicon nitride oxide film and a silicon oxide film formed on an upper surface or a lower surface of the silicon nitride film or the silicon nitride oxide film. Also good.
[0017]
If constituted in this way, the ability to cut off the oxidizing species such as oxygen and moisture in the insulating portion by the laminated body of the silicon nitride film or the silicon nitride oxide film and the silicon oxide film formed on the silicon nitride film, It can be further increased. Further, for example, a stacked structure in which a silicon oxide film is sandwiched between two silicon nitride films or silicon nitride oxide films, or a stacked structure in which a silicon nitride film or a silicon nitride oxide film is sandwiched between two silicon oxide films. It is also possible to construct a laminated structure using a film.
[0018]
Note that the insulating portion may have a single layer structure such as only a silicon nitride film or only a silicon nitride oxide film.
[0019]
In one aspect of the electro-optical device of the present invention, the insulating portion is in close contact with the light shielding film.
[0020]
According to this aspect, since the insulating portion including the dense silicon nitride film or silicon nitride oxide film is in close contact with the upper surface, the lower surface, or both surfaces, or the edge or edge of the light shielding film, it is included in another interlayer insulating film or the like. The possibility that oxidized species such as oxygen and moisture will reach the light shielding film can be reduced.
[0023]
In another aspect of the electro-optical device according to the aspect of the invention, the light shielding film has a planar pattern with a predetermined shape, and the insulating portion has a planar pattern with a shape that completely covers the light shielding film, and the insulating portion. The edge of this is separated from the edge of the light-shielding film in a plan view.
[0024]
According to this aspect, for example, at least the channel region of the semiconductor layer can be shielded from the lower side by the light shielding film having a planar pattern of a predetermined shape such as a lattice shape, a stripe shape, or an island shape. The insulating portion completely covers the light shielding film, for example, has a planar pattern of a grid shape, stripe shape, island shape or the like that is slightly larger than the light shielding film, and the edge of the insulating portion is planar Looking away from the edge of the light shielding film. Therefore, the insulating portion can three-dimensionally cover the light shielding film from the upper side, the lower side, or both sides on the support substrate, and can further reduce the possibility of oxidizing species such as oxygen and moisture reaching the light shielding film.
[0025]
The insulating portion may be formed on almost one surface of the support substrate regardless of the planar pattern of the light shielding film. In addition, a certain degree of effect can be obtained without completely covering the light shielding film.
In this aspect, the distance between the edge of the insulating portion and the edge of the light shielding film is preferably within 2 μm in plan view. As a result, the possibility of oxidizing species such as oxygen and moisture from the edge of the insulating portion to the light shielding film is reduced, and at the same time, the light reduction rate in the insulating portion can be greatly reduced.
In this aspect, it is preferable that the edge of the insulating portion is formed in a self-aligned manner with the edge of the light shielding film when seen in a plan view. This makes it possible to reduce the light reduction rate in the insulating portion to the limit.
[0026]
In another aspect of the electro-optical device of the present invention, the semiconductor layer has an SOI structure made of a single crystal silicon film.
[0027]
According to this aspect, high-speed driving MOSFETs, pixel switching TFTs, etc. using a single crystal silicon thin film having excellent crystallinity by SOI technology, high speed, low power consumption, high integration, etc. A transistor element having excellent transistor characteristics can be constructed on a support substrate.
[0028]
In another aspect of the electro-optical device of the present invention, the semiconductor layer is made of a polysilicon film or an amorphous silicon film.
[0029]
According to this aspect, a transistor element can be constructed at a relatively low cost by using a semiconductor layer made of a polysilicon film or an amorphous silicon film on a support substrate such as a glass substrate or a quartz substrate.
[0030]
In another aspect of the electro-optical device according to the aspect of the invention, the light shielding film includes a refractory metal.
[0031]
According to this aspect, the light shielding film is, for example, at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pb (lead). It includes a film containing a refractory metal such as a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of these. Therefore, high light shielding performance can be obtained by the light shielding film.
[0032]
The light shielding film may be made of a silicon film that shields light by partially absorbing light.
[0033]
In another aspect of the electro-optical device of the present invention, the total layer thickness of the silicon nitride film or the silicon nitride oxide film in the insulating portion is 100 nm or less.
[0034]
According to this aspect, since the total film thickness of the silicon nitride film or the silicon nitride oxide film having the frequency-dependent light absorption characteristics is 100 nm or less, it is assumed that the display light is transmitted through the insulating portion. Even when it is adopted, coloring of display light due to light absorption in the insulating portion can be reduced. For example, when light for display is transmitted through a silicon nitride film or a silicon nitride oxide film having a thickness of 100 nm or more, it has been found that a yellowish tint is obtained. Thus, the total of the silicon nitride film or the silicon nitride oxide film is thus obtained. By setting the film thickness to 100 nm or less, the yellowish phenomenon can be reduced. In particular, according to this aspect, the yellowish phenomenon can be reduced by further reducing the total film thickness of the silicon nitride film or the silicon nitride oxide film.
[0035]
In another aspect of the electro-optical device of the present invention, the electro-optical device further includes a counter substrate disposed to face the support substrate, and an electro-optical material layer sandwiched between the support substrate and the counter substrate.
[0036]
According to this aspect, an electro-optical device such as a liquid crystal device is constructed, for example, in which an electro-optical material layer such as liquid crystal is sandwiched between a pair of support substrates and a counter substrate. In particular, since the light shielding film and the insulating portion as described above are provided, excellent light shielding performance can be maintained, and high-quality image display can be performed over a long period of time.
[0037]
In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).
[0038]
According to the electronic apparatus of the present invention, since the above-described electro-optical device of the present invention is provided, a projection display device, a liquid crystal television, a mobile phone, an electronic notebook, and a word processor capable of displaying a bright and high-quality image over a long period of time. Various electronic devices such as a viewfinder type or a monitor direct view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.
[0039]
In order to solve the above problems, a method of manufacturing an electro-optical device according to the present invention includes a step of forming a light-shielding film in a predetermined region on a support substrate, and nitriding directly or via an interlayer insulating film on the light-shielding film. Forming an insulating portion including a silicon film or a silicon nitride oxide film, and over the insulating portion,Interlayer insulation filmForming a semiconductor layer via the semiconductor layer, forming a transistor element having the semiconductor layer as a constituent element and a channel region disposed at a position covered by the light-shielding film from below, and the transistor elementAnd electricalForming a wiring connected to the pixel and a pixel electrode.
[0040]
According to this manufacturing method, first, a light shielding film is formed in a predetermined region (for example, a region such as a lattice shape, a stripe shape, or an island shape) on a support substrate such as a glass substrate, a silicon substrate, or a quartz substrate. Here, for example, a light shielding film is formed on one surface by sputtering of a refractory metal and then patterned by photolithography and etching to form the light shielding film. Subsequently, an insulating portion including a silicon nitride film or a silicon nitride oxide film is formed on the insulating film directly or via an interlayer insulating film such as a silicon oxide film. Here, for example, a silicon oxide film may be formed first, and the surface may be nitrided or oxynitrided with dinitrogen monoxide or nitrogen monoxide, or a silicon nitride film or a silicon nitride oxide film may be formed by a CVD method. Further, a semiconductor layer such as a polysilicon film, an amorphous silicon film, or a single crystal silicon film is formed thereon or directly or via an interlayer insulating film. Then, at least in the light incident region or the image display region, a transistor element such as a TFT, in which a channel region is disposed at a position covered from the lower side by the light shielding film with the semiconductor layer as a constituent element, is formed. Then, the wiring connected to the transistor element is formed from a conductive metal film, a polysilicon film, or the like, and the pixel electrode is formed from an ITO (Indium Tin Oxide) film or the like. Therefore, the electro-optical device of the present invention having at least the insulating portion as described above provided on the light shielding film can be manufactured relatively easily.
[0041]
One aspect of this manufacturing method further includes a step of forming another insulating portion including a silicon nitride film or a silicon nitride oxide film on the support substrate before the step of forming the light shielding film.
[0042]
According to this aspect, since the other insulating portion including the silicon nitride film or the silicon nitride oxide film is formed on the support substrate before the light shielding film is formed, the light shielding film is formed between the two insulating portions as described above. The electro-optical device of the present invention having the sandwiched structure can be manufactured relatively easily.
[0043]
Of the present inventionAccording to reference examplesIn order to solve the above problems, a method of manufacturing an electro-optical device includes a step of forming an insulating portion including a silicon nitride film or a silicon nitride oxide film on a support substrate, and a direct or interlayer insulating film in a predetermined region on the insulating portion. A step of forming a light-shielding film via the step, a step of forming a semiconductor layer on the light-shielding film directly or via an interlayer insulating film, and a position where the light-shielding film is covered from below by using the semiconductor layer as a component Forming a transistor element in which a channel region is disposed, and forming a wiring and a pixel electrode connected to the transistor element.
[0044]
According to this manufacturing method, first, an insulating portion including a silicon nitride film or a silicon nitride oxide film is formed on a support substrate such as a glass substrate, a silicon substrate, or a quartz substrate. Here, for example, a silicon oxide film may be formed first, and the surface may be nitrided or oxynitrided with dinitrogen monoxide or nitrogen monoxide, or a silicon nitride film or a silicon nitride oxide film may be formed by a CVD method. Subsequently, a light shielding film is formed in a predetermined region (for example, a region such as a lattice shape, a stripe shape, or an island shape) on the insulating portion directly or via an interlayer insulating film such as a silicon oxide film. Here, for example, a light shielding film is formed on one surface by sputtering of a refractory metal and then patterned by photolithography and etching to form the light shielding film. Further, a semiconductor layer such as a polysilicon film, an amorphous silicon film, or a single crystal silicon film is formed thereon or directly or via an interlayer insulating film. Then, at least in the light incident region or the image display region, a transistor element such as a TFT, in which a channel region is disposed at a position covered from the lower side by the light shielding film with the semiconductor layer as a constituent element, is formed. Then, the wiring connected to the transistor element is formed from a conductive metal film, a polysilicon film or the like, and the pixel electrode is formed from an ITO (Indium Tin Oxide) film or the like. Accordingly, the electro-optical device of the present invention having at least the insulating portion as described above provided below the light-shielding film can be manufactured relatively easily.
[0045]
In another aspect of the method of manufacturing the electro-optical device according to the aspect of the invention, the step of forming the semiconductor layer includes a single crystal silicon substrate on which the semiconductor layer is formed, a support substrate on which the light shielding film and the insulating portion are formed. And a step of thinning the single crystal silicon substrate after bonding.
[0046]
According to this aspect, first, a semiconductor layer is separately formed on the single crystal silicon substrate, and the single crystal silicon substrate is bonded to the support substrate on which the light shielding film and the insulating portion are already formed. Here, for example, a silicon oxide film is formed on a bonding surface, and after bonding the two bonding surfaces, the two substrates are brought into close contact with each other by using hydrogen bonding force, and further, the bonding strength is increased by heat treatment. To do. Subsequently, the single crystal silicon substrate is thinned. Here, for example, the single crystal silicon substrate may be thinned by leaving the semiconductor layer on the support substrate side and peeling the single crystal silicon substrate from the support substrate side. Alternatively, the single crystal silicon substrate may be thinned by etching, polishing, grinding, or the like on the single crystal silicon substrate. Therefore, the electro-optical device of the present invention having an extremely high performance transistor element having a single crystal silicon film as a semiconductor layer on the SOI substrate as described above can be manufactured relatively easily.
[0047]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0048]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. In the following embodiments, the electro-optical device of the present invention is applied to a TFT active matrix driving type liquid crystal device.
[0049]
(SOI substrate)
First, an SOI substrate constituting an example of an element substrate that is preferably used in the electro-optical device of the present embodiment will be described.
[0050]
First, FIG. 1 shows a cross-sectional structure of an SOI substrate according to an embodiment of the present invention, and the structure of this
[0051]
As shown in FIG. 1, the
[0052]
Next, as a method for manufacturing the SOI substrate according to the present embodiment, a method for manufacturing the
[0053]
First, as shown in FIG. 2A, a single
[0054]
Next, as shown in FIG. 2C, the surface of the single
[0055]
When the
[0056]
Next, as shown in FIG. 2D, the surface of the single
[0057]
Next, as shown in FIG. 2E, the surface of the single
[0058]
Next, as shown in FIG. 3A, the surface of the insulating portion 205 (the surface of the first
[0059]
Therefore, in order to suppress the occurrence of defects such as cracks, the single
[0060]
Next, as shown in FIG. 3B, most of the single crystal silicon substrates are formed by heat-treating the two bonded substrates, leaving a thin single
[0061]
The heat treatment for separating the single
Note that the single
[0062]
As described above, the
[0063]
Note that the method for forming the single
[0064]
According to the SOI substrate manufacturing method of this embodiment, a silicon nitride film or silicon nitride oxide is obtained by bonding a single
[0065]
In particular, according to the method for manufacturing an SOI substrate of the present embodiment, a light-shielding film that covers at least the channel region of the pixel switching TFT from the
[0066]
Further, the second
[0067]
However, in this embodiment, after the surface of the single
[0068]
Further, according to this method, the first
[0069]
Further, according to the present embodiment, the first
[0070]
Note that the first
[0071]
In this embodiment, the second
[0072]
Next, based on FIGS. 4A to 4D, the first
[0073]
As shown in FIG. 4A, a second
[0074]
In addition, after the second
[0075]
When a silicon oxide film and a silicon nitride film or a silicon nitride oxide film are formed on the surface of the single
[0076]
Even in such a structure, the silicon nitride film or the silicon
[0077]
4A and 4B, the case where bonding is performed after the silicon oxide film and the silicon nitride film or the silicon nitride oxide film are formed on the single
[0078]
As shown in FIG. 4C, a first
[0079]
In this case, it is desirable that the
[0080]
In the case where the
[0081]
Note that in the bonding pattern illustrated in FIGS. 4C and 4D, the silicon nitride film or the silicon
[0082]
In particular, according to the manufacturing method of the SOI substrate shown in FIGS. 4C to 4D, as in the case of the manufacturing method shown in FIGS. When the light shielding film that covers from the
[0083]
(Element board)
Next, an element substrate that is manufactured using the
[0084]
In FIG. 5, an
[0085]
In FIG. 5, a
[0086]
As shown in FIG. 5, a
[0087]
More specifically, a
[0088]
The
[0089]
Since the
[0090]
In particular, according to the
[0091]
(Electro-optical device)
Next, as an embodiment of the electro-optical device of the present invention, an active matrix liquid crystal device using a TFT (transistor element) as a switching element, which is preferably used in a projection display device such as a projector, will be described. This will be described with reference to FIGS. 18 and 19 and FIGS.
[0092]
Note that the liquid crystal device of this embodiment basically includes an element substrate (see FIG. 5) manufactured using the above-described SOI substrate (see FIGS. 1 to 4). That is, the basic structure of the element substrate constituting the electro-optical device of this embodiment includes a silicon nitride film or a silicon nitride oxide film on the surface of the substrate body corresponding to the support substrate, as described above. An insulating portion is provided, and a TFT including a semiconductor layer formed from a single crystal silicon layer is formed thereon.
[0093]
In a projection display device, light is usually incident from the substrate side (the surface of the liquid crystal device) that faces the element substrate, out of the two substrates that constitute the liquid crystal device. In order to prevent light leakage current from entering the channel region of the TFT formed on the surface, a structure in which a light shielding layer is provided on the side on which the TFT light is incident is generally used.
[0094]
However, even if a light-shielding layer is provided on the side on which the TFT light is incident, the light incident on the liquid crystal device may be reflected at the interface on the back surface of the element substrate and enter the channel portion of the TFT as incident light. This return light is a small percentage of the amount of light incident from the surface of the liquid crystal device, but in a device using a very powerful light source such as a projector, a light leakage current can be sufficiently generated. That is, the return light from the back surface of the element substrate affects the switching characteristics of the TFT and degrades the characteristics of the device.
[0095]
Therefore, in this embodiment, in order to prevent the deterioration of the TFT characteristics due to such return light, a light shielding film is provided in correspondence with each TFT (transistor element) immediately above the substrate body corresponding to the support substrate, Further, in order to electrically insulate the light shielding film made of metal or the like from the semiconductor layer constituting the TFT, the insulation made of the first silicon oxide film, the silicon nitride film or the silicon nitride oxide film, and the second silicon oxide film. It is set as the structure which provides a part.
[0096]
First, various specific examples of a structure in which a light shielding film is formed on the lower side of the TFT in the electro-optical device of this embodiment will be described with reference to FIGS. 17A to 17C and FIGS. 18A to 18C and FIGS. This will be described with reference to FIGS. 19 (a) and (b) and FIGS. 20 (a) and 20 (b). In FIGS. 17A to 17C and FIGS. 18A to 18C, the same components as those in FIG. 5 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
[0097]
In the specific example shown in FIG. 17A, the first light-shielding
[0098]
Further, in this specific example, when the step of isolating the
[0099]
Next, in the specific example shown in FIG. 17B, the first
[0100]
Furthermore, in this specific example, when the step of isolating the
[0101]
Next, in the specific example illustrated in FIG. 17C, the silicon nitride film or the silicon
[0102]
In particular, in this specific example, the silicon nitride film or the silicon
In this specific example, it is desirable that the etching end of the insulating portion is within 2 μm from the etching end of the light shielding film, particularly in the light transmission portion. Thereby, it becomes possible to suppress the fall of the light transmittance by the said insulation part in an opening area | region within several%.
Next, in the specific example shown in FIG. 19A, the etching end of the insulating portion is formed in a substantially self-aligned manner with the etching end of the light shielding film in the light transmission portion as compared with the specific example shown in FIG. Yes. As a result, the etching end of the insulating portion in the light transmitting portion in the opening region can be suppressed to 1 μm or less as compared with the etching end of the light shielding film, thereby further suppressing the decrease in light transmittance due to the insulating portion in the opening region. It becomes possible. Further, in this specific example, as shown in FIG. 19B, the resist 221 can be easily exposed by exposing and removing the hatched portion with back exposure or the like, as shown in FIG. Compared to the example, the cost can be greatly reduced.
[0103]
Next, in the specific example shown in FIG. 18A, the silicon nitride film or the silicon
[0104]
Next, in the specific example shown in FIG. 18B, the silicon nitride film or the silicon
[0105]
Next, in the specific example illustrated in FIG. 18C, the silicon nitride film or the silicon
[0106]
Particularly in this specific example, as in the specific example shown in FIG. 17C, the silicon nitride film or the silicon
[0107]
In this specific example, the silicon nitride film or silicon
[0108]
In this embodiment, in particular, as in the specific examples shown in FIGS. 17A and 17B and FIGS. 18A and 18B, a silicon nitride film or a silicon nitride oxide film is also formed in the opening region of each pixel. In the case where a structure including 204, 204A, or 204B is employed, the total film thickness of the silicon nitride film or the silicon nitride oxide film is preferably 100 nm or less. With such a configuration, it is possible to reduce the light transmittance in the opening region of each pixel due to the presence of the silicon nitride film or the silicon nitride oxide film, and to the extent that the coloring of the display light cannot be visually recognized on the display image. In particular, the yellowish phenomenon can be reduced by reducing the total film thickness of the silicon nitride film or the silicon nitride oxide film. Furthermore, it is desirable that the total thickness of the silicon nitride film or the silicon nitride oxide film is 10 nm or less. As a result, it is possible to suppress the decrease in transmittance within several percent.
[0109]
In particular, as in the specific examples shown in FIGS. 17C and 18C, the silicon nitride film or the silicon nitride oxide film constituting the insulating portion is more than the first
[0110]
Particularly in this specific example, it is desirable that the etching end of the insulating portion in the light transmitting portion is approximately within 2 μm from the etching end of the light shielding film. Thereby, it becomes possible to suppress the fall of the light transmittance by the said insulation part in an opening area | region within several%.
[0111]
Next, in the specific example shown in FIG. 20A, compared with the specific example shown in FIG. 18C, the etching end of the insulating portion is substantially self-aligned with the etching end of the light shielding film in the light transmission portion. Yes. As a result, the etching end of the insulating portion in the light transmitting portion in the opening region can be suppressed to 1 μm or less as compared with the etching end of the light shielding film. It becomes possible to hold within. In particular, in this specific example, as shown in FIG. 20B, the resist 222 can be easily exposed by exposing and removing the hatched portion with back exposure or the like, and the specific example of FIG. The cost can be greatly reduced compared to the above.
[0112]
In the embodiment described above, the
[0113]
Next, the structure in the image display region of the electro-optical device of the present invention including the light shielding film, the TFT, the insulating portion and the like configured as described above will be described with reference to FIGS.
[0114]
FIG. 6 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that constitutes a pixel portion (display region) of the liquid crystal device. FIG. 7 is an enlarged plan view showing a plurality of pixel groups adjacent to each other on the element substrate on which data lines, scanning lines, pixel electrodes, light shielding films, and the like are formed. FIG. 8 is a cross-sectional view taken along the line AA ′ of FIG.
[0115]
6 to 8, the TFT 30 (transistor element) includes a
[0116]
In FIG. 6, a plurality of pixels formed in a matrix that forms a pixel portion of the liquid crystal device includes a plurality of
[0117]
The
[0118]
The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. In the normally white mode, the light transmittance for incident light is reduced according to the applied voltage, and in the normally black mode, the light transmittance for incident light is increased according to the applied voltage. As a whole, light having contrast according to the image signal is emitted from the liquid crystal device.
[0119]
Here, in order to prevent the held image signal from leaking, a
[0120]
Next, a planar structure in the pixel portion (display area) of the element substrate will be described in detail with reference to FIG. As shown in FIG. 7, a plurality of
[0121]
The
[0122]
A plurality of first light-shielding
[0123]
The
[0124]
A first
[0125]
In the present embodiment, since the first
[0126]
In addition, the
[0127]
The structure of the insulating
[0128]
On the other hand, a counter electrode (common electrode) 21 is provided over the entire surface of the
[0129]
Further, as shown in FIG. 8, a second light-shielding
[0130]
Between the
[0131]
The
[0132]
Further, the sealing material is made of an adhesive such as a photo-curing adhesive or a thermosetting adhesive for bonding the
[0133]
In the present embodiment, the
[0134]
More specifically, the high-
[0135]
Further, in the
[0136]
As a result, the space outside the opening area, that is, the area under the
[0137]
In the present embodiment, the first
[0138]
Further, as shown in FIGS. 7 and 8, in the present embodiment, in addition to providing the first
[0139]
Further, in the first
[0140]
The
[0141]
The
[0142]
The
[0143]
In FIG. 3, the
[0144]
A corresponding one of the plurality of
[0145]
The
[0146]
Furthermore, on the
[0147]
The
[0148]
In addition, although a single gate structure in which only one gate electrode (scanning
[0149]
Here, in general, the single crystal silicon layer constituting the
[0150]
Further, as described above, since the first
[0151]
In the present embodiment, since the
[0152]
(Method for manufacturing electro-optical device)
Next, a method for manufacturing a liquid crystal device having the above structure will be described.
[0153]
First, a method for manufacturing the
[0154]
As shown in FIG. 9A, a metal alloy film such as a metal such as Ti, Cr, W, Ta, Mo and Pd or a metal silicide is sputtered on the entire surface of the
[0155]
Next, as shown in FIG. 9B, a
[0156]
Next, as shown in FIG. 9C, the
[0157]
Next, as shown in FIG. 9D, on the first
[0158]
Next, as shown in FIG. 9E, the entire surface of the first
[0159]
Next, as shown in FIG. 9F, the
[0160]
Note that a method of forming the insulating
[0161]
Next, as shown in FIG. 9H, the single
[0162]
Next, as shown in FIG. 9I, the first
[0163]
Next, as shown in FIG. 10A, a resist
[0164]
Next, as shown in FIG. 10B, a resist film is formed at a position corresponding to a P-
[0165]
Next, as shown in FIG. 10C, a resist
[0166]
Next, as shown in FIG. 10D, in order to reduce the resistance of the first
[0167]
Next, as shown in FIG. 11A, the
[0168]
Next, as shown in FIG. 11B, after depositing a
[0169]
Next, as shown in FIG. 11C, the
[0170]
Next, as shown in FIG. 11D, in order to form a P-channel LDD region in the
[0171]
Subsequently, as shown in FIG. 11E, in order to form a P-channel high
[0172]
Next, as shown in FIG. 12A, in order to form an N-channel LDD region in the
[0173]
Subsequently, as shown in FIG. 12B, in order to form the N channel high
[0174]
Next, as shown in FIG. 12C, for example, using a normal pressure or reduced pressure CVD method or TEOS gas so as to cover the
[0175]
Thereafter, an annealing process at about 850 ° C. is performed for about 20 minutes in order to activate the high
[0176]
Next, as shown in FIG. 12D, the
[0177]
Next, as shown in FIG. 13A, a light-shielding low-resistance metal such as Al, metal silicide, or the like is formed on the second
[0178]
Next, as shown in FIG. 13C, a silicate glass film such as NSG, PSG, BSG, or BPSG is used to cover the
[0179]
Next, as shown in FIG. 14A, in the
[0180]
Next, as shown in FIG. 14B, a transparent conductive
[0181]
Subsequently, after a polyimide alignment film coating solution is applied onto the
[0182]
The
[0183]
According to the method for manufacturing an element substrate of the present embodiment, a silicon nitride film or silicon nitride oxide is obtained by bonding a single
[0184]
In addition, the
[0185]
In particular, the
[0186]
Next, a method for manufacturing the
[0187]
For the
[0188]
Thereafter, a
[0189]
Finally, the
[0190]
(Overall configuration of liquid crystal device)
The overall configuration of the liquid crystal device (electro-optical device) according to this embodiment configured as described above will be described with reference to FIGS. 15 and 16. 15 is a plan view of the
[0191]
In FIG. 15, a sealing
[0192]
As shown in FIG. 15, on the surface of the
[0193]
In the
[0194]
In addition, the data
[0195]
Further, a plurality of
[0196]
Further, on the surface of the
[0197]
Further, for example, a TN (Twisted Nematic) mode, an STN (Super Twisted Nematic) mode, a VA (Vertically Aligned) mode, a PDLC are respectively provided on the side on which the light of the
[0198]
When the liquid crystal device of this embodiment is applied to a color liquid crystal projector (projection display device), three liquid crystal devices are used as RGB light valves, and each panel is for RGB color separation. Each color light separated through the dichroic mirror is incident as projection light. Therefore, in that case, as shown in the above embodiment, the
[0199]
However, even if an RGB color filter is formed together with the protective film in a predetermined region facing the
[0200]
Furthermore, a micro lens may be formed on the surface of the
[0201]
In the liquid crystal device according to the present embodiment, incident light is incident from the
[0202]
Further, since the liquid crystal device of the present embodiment includes the
[0203]
In particular, in the liquid crystal device according to the present embodiment, the silicon nitride film or the silicon
[0204]
(Electrical configuration of liquid crystal device)
Next, the electrical configuration of the liquid crystal device (electro-optical device) will be described. The liquid crystal device has a configuration in which an element substrate and a counter substrate are pasted with their electrode formation surfaces facing each other. Among these, in the element substrate, a plurality of
[0205]
The driving
[0206]
Here, the configuration of the
[0207]
The data line driving
[0208]
The
[0209]
By the way, the response speed of the TFT varies depending on the temperature and the accumulated usage time. Therefore, the phases of the sampling signals S1 to Sm are advanced or delayed with reference to the image signals VID1 to VID6. If the phase shift is significant, the sampling signals S1 to Sm may become active across the timing at which the levels of the image signals VID1 to VID6 change. Then, the image signals VID1 to VID6 that should originally be supplied to a certain block are mixed into the image signals to be supplied to the adjacent blocks, thereby causing image quality deterioration. In order to prevent such inconvenience, the phase relationship between the image signals VID1 to VID6 and the sampling signals S1 to Sm is detected using the
[0210]
The scanning
[0211]
Further, monitor signal lines are formed in the liquid crystal device. The monitor signal lines are wired in parallel with the six image signal lines supplying the image signals VID1 to VID6, and the line width is equal to the image signal lines. By the way, the image signal line has a distributed resistance and a capacitance component, and thus equivalently forms a ladder-type low-pass filter. For this reason, there is a delay time from when the image signals VID1 to VID6 are supplied to the input terminal at the left end of the liquid crystal device to the right end. Since the monitor signal line is configured in the same manner as the image signal line, the time from when the input monitor signal M1 is supplied to the monitor signal line to the
[0212]
(Data line drive circuit)
Next, the data
[0213]
Of these unit circuits R1 to Rm + 2, odd-numbered unit circuits R1, R3,. . . . . . , Rm + 2 is a clocked inverter 1352 that inverts the input signal when the X clock signal CLX is at the H level (when the inverted X clock signal CLXINV is at the L level), and an
[0214]
On the other hand, among the unit circuits R1 to Rm + 2, the even-numbered unit circuits R2, R4,. . . . . . , Rm + 1 are basically odd-numbered unit circuits R1, R3,. . . . . . , Rm + 2, but the clocked inverter 1352 inverts the input signal when the X clock signal CLX is L level, and the clocked
[0215]
Next, in FIG. 23, a
[0216]
Among these, in FIG. 22, the i-
[0217]
(Semiconductor device constituting peripheral circuit)
Next, embodiments of the semiconductor device constituting the peripheral circuit according to the present invention will be described with reference to FIGS. 23 and 25 to 28 are plan views showing various specific examples of the semiconductor device. FIG. 24 is a cross-sectional view showing a double gate structure for sandwiching a channel region from above and below in the inverter circuit shown in FIG.
[0218]
In the semiconductor device of this embodiment, a transistor element is formed on an SOI substrate. As in the case of the SOI substrate shown in FIG. 1, a support substrate and a single crystal silicon layer are provided, and an insulating portion having a single layer or a multilayer structure is formed between the support substrate and the single crystal silicon layer. Has been. In particular, in addition to such a structure, in this embodiment, a conductive member functioning as a gate electrode or a gate line is provided on the supporting substrate side of the insulating portion (that is, the side opposite to the single crystal silicon layer). And this insulating part is comprised so that it may function as a gate insulating film.
[0219]
In FIG. 23, the
[0220]
That is, as shown in FIG. 24, a
[0221]
Thus, the
[0222]
25, the
[0223]
In FIG. 26, the NOR
[0224]
In FIG. 27, a
[0225]
According to the
[0226]
In FIG. 28, a NOR
[0227]
According to the NOR
[0228]
(Electronics)
As an example of an electronic apparatus using the liquid crystal device (electro-optical device) of the above embodiment, a configuration of a projection display device will be described with reference to FIG.
[0229]
In FIG. 29, a
[0230]
A
[0231]
The uniform illumination
[0232]
Each color separation
[0233]
Next, in the green reflection
[0234]
The blue light beam B that has passed through the green reflecting
[0235]
Condensing
[0236]
The collimated red and green light beams R and G are incident on the light valves 925R and 925G and modulated, and image information corresponding to each color light is added. That is, these liquid crystal devices are subjected to switching control according to image information by a driving unit (not shown), thereby modulating each color light passing therethrough. On the other hand, the blue light beam B is guided to the corresponding
[0237]
The
[0238]
The color light beams R, G, and B modulated through the
[0239]
Since the
[0240]
The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. The apparatus, its method, and electronic equipment are also included in the technical scope of the present invention.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a structure of an SOI substrate according to an embodiment of the present invention.
FIG. 2 is a process diagram showing a method for manufacturing an SOI substrate according to an embodiment of the present invention.
FIG. 3 is a process diagram showing a method for manufacturing an SOI substrate according to an embodiment of the present invention.
FIG. 4 is a diagram showing a bonding pattern of a support substrate and a single crystal silicon substrate in the method for manufacturing an SOI substrate according to the embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a structure of an element substrate according to an embodiment of the present invention.
FIG. 6 is an equivalent circuit diagram of various elements, wirings, and the like constituting the pixel unit in the electro-optical device according to the embodiment of the invention.
FIG. 7 is a plan view of a plurality of pixel groups adjacent to each other in the element substrate in the electro-optical device according to the embodiment of the invention.
8 is a cross-sectional view taken along the line AA ′ of FIG.
FIG. 9 is a process diagram showing a method for manufacturing an element substrate according to an embodiment of the present invention.
FIG. 10 is a process diagram showing a method for manufacturing an element substrate according to an embodiment of the present invention.
FIG. 11 is a process diagram showing a method for manufacturing an element substrate according to an embodiment of the present invention.
FIG. 12 is a process diagram showing a method for manufacturing an element substrate according to an embodiment of the present invention.
FIG. 13 is a process diagram showing a method for manufacturing an element substrate according to an embodiment of the present invention.
FIG. 14 is a process diagram showing a method for manufacturing an element substrate according to an embodiment of the present invention.
FIG. 15 is a plan view of an element substrate of an electro-optical device according to an embodiment of the present invention as viewed from the counter substrate side together with each component formed on the element substrate.
16 is a cross-sectional view taken along the line HH ′ of FIG.
FIG. 17 is a cross-sectional view illustrating various specific examples of a structure in which a light shielding film is formed on the lower side of a TFT in the electro-optical device according to the embodiment.
FIG. 18 is a cross-sectional view illustrating various specific examples of a structure in which a light shielding film is formed below a TFT in the electro-optical device according to the embodiment.
FIG. 19 is a cross-sectional view illustrating various specific examples of a structure in which a light shielding film is formed below a TFT in the electro-optical device of the embodiment.
20 is a cross-sectional view illustrating various specific examples of a structure in which a light shielding film is formed below a TFT in the electro-optical device of the embodiment. FIG.
FIG. 21 is a block diagram illustrating an overall configuration of a liquid crystal display device.
FIG. 22 is a circuit diagram showing a configuration of a data line driving circuit in a liquid crystal display device.
FIG. 23 is a plan view of an inverter circuit having a double gate structure, which is an example of a semiconductor device.
24 is a cross-sectional view showing a double gate structure for sandwiching a channel region of a semiconductor layer from above and below in the inverter circuit of FIG. 23. FIG.
FIG. 25 is a plan view of a NAND circuit which is another example of the semiconductor device.
FIG. 26 is a plan view of a NOR circuit which is another example of the semiconductor device.
FIG. 27 is a plan view of a NAND circuit having a double gate structure, which is another example of the semiconductor device.
FIG. 28 is a plan view of a NOR circuit having a double gate structure, which is another example of the semiconductor device.
FIG. 29 is a configuration diagram of a projection display device that is an example of an electronic apparatus using the electro-optical device according to the embodiment of the invention.
[Explanation of symbols]
200 ... SOI substrate
201 ... support substrate
202 ... single crystal silicon layer
202A ... single crystal silicon substrate
203B ... first silicon oxide film
203A ... Second silicon oxide film
204 ... Silicon nitride film or silicon nitride oxide film
204A ... First silicon nitride film or silicon nitride oxide film
204B: First silicon nitride film or silicon nitride oxide film
205 ... Insulation part
210 ... Element board
220 ... TFT (transistor element)
208 ... Semiconductor layer
222 ... resist
1a ... Semiconductor layer
1a '... channel region
1b ... low concentration source region (source side LDD region)
1c ... low concentration drain region (drain side LDD region)
1d ... High concentration source region
1e ... High concentration drain region
10. Element board
10A ... Board body (supporting board)
20 ... Counter substrate
20A ... Board body
11a ... 1st light shielding film
12. First interlayer insulating film
30 ... TFT for pixel switching (transistor element)
50 ... Liquid crystal layer (electro-optic material layer)
Claims (15)
画素電極と、
該画素電極と電気的に接続されておりチャネル領域を含む半導体層を有するトランジスタ素子と、
該トランジスタ素子と電気的に接続された配線と、
少なくとも前記チャネル領域を前記支持基板側から覆い、所定形状の平面パターンを有する遮光膜と、
該遮光膜と前記半導体層との間に配置されると共に窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部とを備え、
前記絶縁部は、前記遮光膜を完全に覆う形状の平面パターンを有すると共に層間絶縁膜を介して前記遮光膜に対向しており、
前記絶縁部の縁は平面的に見て前記遮光膜の縁から離れて形成されていることを特徴とする電気光学装置。On the support substrate,
A pixel electrode;
A transistor element having a semiconductor layer electrically connected to the pixel electrode and including a channel region;
A wiring electrically connected to the transistor element;
At least the channel region not covered by the support substrate side, a shading film having a planar pattern having a predetermined shape,
An insulating portion disposed between the light shielding film and the semiconductor layer and including a silicon nitride film or a silicon nitride oxide film;
The insulating portion has a planar pattern in a shape that completely covers the light shielding film and faces the light shielding film via an interlayer insulating film ,
The electro-optical device is characterized in that the edge of the insulating portion is formed away from the edge of the light-shielding film as viewed in a plan view .
前記支持基板と前記対向基板との間に挟持された電気光学材料層と
を更に備えたことを特徴とする請求項１から１０のいずれか一項に記載の電気光学装置。A counter substrate disposed opposite to the support substrate;
The electro-optical device according to claim 1 , further comprising: an electro-optical material layer sandwiched between the support substrate and the counter substrate.
該遮光膜上に、直接又は層間絶縁膜を介して、窒化シリコン膜又は窒化酸化シリコン膜を含み、前記遮光膜を完全に覆う形状の平面パターンを有すると共に、その縁が平面的に見て前記遮光膜の縁から離れている絶縁部を形成する工程と、
該絶縁部上に、層間絶縁膜を介して半導体層を形成する工程と、
該半導体層を構成要素として前記遮光膜に下側から覆われる位置にチャネル領域が配置されてなるトランジスタ素子を形成する工程と、
該トランジスタ素子と電気的に接続された配線及び画素電極を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。Forming a light shielding film having a planar pattern of a predetermined shape on the support substrate;
The light-shielding film, directly or through an interlayer insulating film, seen including a silicon nitride film or a silicon nitride oxide film, which has a planar pattern of completely cover shape the light shielding film, the edges in plan view Forming an insulating portion away from an edge of the light shielding film ;
Forming a semiconductor layer on the insulating portion via an interlayer insulating film;
Forming a transistor element in which a channel region is disposed at a position covered by the light-shielding film from below with the semiconductor layer as a component;
Forming a wiring electrically connected to the transistor element and a pixel electrode. A method for manufacturing an electro-optical device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004942A JP4126912B2 (en) | 2001-06-22 | 2002-01-11 | ELECTRO-OPTICAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190521 | 2001-06-22 | ||
| JP2001-190521 | 2001-06-22 | ||
| JP2001292645 | 2001-09-25 | ||
| JP2001-292645 | 2001-09-25 | ||
| JP2002004942A JP4126912B2 (en) | 2001-06-22 | 2002-01-11 | ELECTRO-OPTICAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003172950A JP2003172950A (en) | 2003-06-20 |
| JP4126912B2 true JP4126912B2 (en) | 2008-07-30 |
Family
ID=27347010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002004942A Expired - Fee Related JP4126912B2 (en) | 2001-06-22 | 2002-01-11 | ELECTRO-OPTICAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4126912B2 (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192812B2 (en) | 2002-12-20 | 2007-03-20 | Seiko Epson Corporation | Method for manufacturing electro-optical substrate |
| JP2005086005A (en) * | 2003-09-09 | 2005-03-31 | Seiko Epson Corp | Substrate, manufacturing method thereof, and electro-optical device |
| JP4507546B2 (en) * | 2003-09-30 | 2010-07-21 | セイコーエプソン株式会社 | Manufacturing method of semiconductor device |
| JP2007248987A (en) * | 2006-03-17 | 2007-09-27 | Toshiba Matsushita Display Technology Co Ltd | Array substrate for display device |
| EP1858071A1 (en) * | 2006-05-18 | 2007-11-21 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer |
| US8513678B2 (en) | 2007-05-18 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7790563B2 (en) * | 2007-07-13 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device and method for manufacturing semiconductor device |
| TWI437696B (en) * | 2007-09-21 | 2014-05-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing same |
| JP5506172B2 (en) * | 2007-10-10 | 2014-05-28 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor substrate |
| JP2010239123A (en) * | 2009-03-12 | 2010-10-21 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2015164000A (en) * | 2012-06-18 | 2015-09-10 | シャープ株式会社 | Touch panel, display device with touch panel, and method of manufacturing touch panel |
| WO2018180968A1 (en) * | 2017-03-30 | 2018-10-04 | シャープ株式会社 | Active matrix substrate and liquid crystal display panel |
| EP4170734A4 (en) * | 2020-06-18 | 2024-06-19 | Nichia Corporation | METHOD FOR PRODUCING AN IMAGE DISPLAY DEVICE AND IMAGE DISPLAY DEVICE |
| CN112420607B (en) * | 2020-11-09 | 2022-09-09 | 深圳市华星光电半导体显示技术有限公司 | An array substrate manufacturing method and a display panel |
-
2002
- 2002-01-11 JP JP2002004942A patent/JP4126912B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003172950A (en) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4507395B2 (en) | Method for manufacturing element substrate for electro-optical device | |
| KR100475502B1 (en) | Semiconductor device having soi substrate, electro-optical apparatus and electronic equipment having element substrate, and method of manufacturing the electro-optical apparatus | |
| US6433767B1 (en) | Electrooptical apparatus, method of producing the same and electronic apparatus | |
| CN1318888C (en) | Apparatus with display zone, liquid crystal device and projection display device | |
| JP3684578B2 (en) | Liquid crystal device and electronic device | |
| JP3575402B2 (en) | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus | |
| JP3909583B2 (en) | Manufacturing method of electro-optical device | |
| US6912020B2 (en) | Electro-optical apparatus, electronic device, substrate for use in an electro-optical apparatus, method of producing a substrate for use in an electro-optical apparatus, and light shielding film | |
| JP3731447B2 (en) | Electro-optical device and manufacturing method thereof | |
| JP4126912B2 (en) | ELECTRO-OPTICAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
| JP4144183B2 (en) | Electro-optical device, manufacturing method thereof, and projection display device | |
| JP2002131778A (en) | Electro-optical device substrate, electro-optical device including the same, and electronic apparatus | |
| JP4221827B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| JP3690119B2 (en) | Liquid crystal device and projection display device | |
| JP3757658B2 (en) | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus | |
| JP4206595B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| JP4013401B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JPH11183934A (en) | Liquid crystal panel, method of manufacturing the same, and electronic equipment | |
| JP4701487B2 (en) | Method for manufacturing substrate for electro-optical device | |
| JP4843840B2 (en) | Electro-optical device substrate manufacturing method, electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP4214702B2 (en) | Electro-optical device manufacturing method, electro-optical device, projection display device, and electronic apparatus | |
| JP2002353466A (en) | Electro-optical device manufacturing method and electro-optical device | |
| JP2003207806A (en) | Electro-optical device, method of manufacturing electro-optical device, projection display device, and electronic apparatus | |
| JP2003158270A (en) | Electro-optical device, method of manufacturing electro-optical device, projection display device, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070817 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |