[go: up one dir, main page]

JP4126558B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP4126558B2
JP4126558B2 JP2004196685A JP2004196685A JP4126558B2 JP 4126558 B2 JP4126558 B2 JP 4126558B2 JP 2004196685 A JP2004196685 A JP 2004196685A JP 2004196685 A JP2004196685 A JP 2004196685A JP 4126558 B2 JP4126558 B2 JP 4126558B2
Authority
JP
Japan
Prior art keywords
synchronous rectification
voltage
switch
period
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004196685A
Other languages
English (en)
Other versions
JP2006020444A5 (ja
JP2006020444A (ja
Inventor
羊一 京野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2004196685A priority Critical patent/JP4126558B2/ja
Priority to CNB2005800182297A priority patent/CN100505497C/zh
Priority to PCT/JP2005/011985 priority patent/WO2006003951A1/ja
Publication of JP2006020444A publication Critical patent/JP2006020444A/ja
Priority to US11/614,474 priority patent/US7262977B2/en
Publication of JP2006020444A5 publication Critical patent/JP2006020444A5/ja
Application granted granted Critical
Publication of JP4126558B2 publication Critical patent/JP4126558B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Description

本発明は同期整流回路を有するスイッチング電源装置に関する。
フライバック型ＤＣ−ＤＣ変換回路を含む典型的なスイッチング電源装置は、対の直流電源端子と、１次巻線及び２次巻線を有するトランスと、対の直流電源端子間に１次巻線を介して接続された主スイッチと、２次巻線に整流ダイオードを介して接続された平滑コンデンサとから成る。
上記スイッチング電源装置において、主スイッチをＰＷＭパルスでオン・オフ制御すると、対の直流電源端子間の電圧が断続され、主スイッチのオン期間にトランスにエネルギーが蓄積され、オフ期間にトランスからエネルギーが放出される。２次巻線に接続された整流ダイオードは主スイッチのオフ期間に導通して平滑コンデンサに充電電流が流れる。
ところで、２次巻線に接続された整流ダイオードに例えば約０．８Ｖの電圧降下が生じ、電力損失が生じる。この整流ダイオードにおける電力損失及び電圧降下を低減するために整流ダイオードに並列に同期整流用スイッチを接続し、整流ダイオードの導通期間に同期整流用スイッチをオンにする技術が例えば特開平９−１６３７３６号公報等で知られている。バイポーラトランジスタ、電界効果トランジスタ等から成る同期整流用スイッチを使用すると、ここでの電圧降下は整流ダイオードよりも低い例えば約０．２Ｖとなり、トランスの２次側における電圧降下及び電力損失を低減することができる。
しかし、時間幅が入力電圧及び負荷の変動に応じて変化する整流ダイオードの導通期間に合せて正確且つ容易に整流用スイッチをオン制御することが困難であった。また、負荷急変等でスイッチング電源装置の出力電圧が急に低下すると、出力電圧の帰還制御によって主スイッチのオン時間幅が急激に大きくなり、主スイッチのオン期間と同期整流用スイッチのオン期間との重なりが生じる虞れがある。このような状態が生じると、ノイズの発生及び回路素子の破壊等が生じる虞れがある。
なお、この種の問題は、フライバック型ＤＣ−ＤＣ変換回路に限ることなく、フォワード型ＤＣ−ＤＣ変換回路、チョッパ型変換回路等のスイッチング電源装置においても生じる。
特開平９−１６３７３６号公報
従って、本発明が解決しようとする課題は、同期整流用スイッチの最適制御を正確且つ容易に行うことができない点であり、本発明の目的は上記課題を解決することができるスイッチング電源装置を提供することである。
上記課題を解決するための本発明は、
直流入力電圧を供給する直流電圧入力手段と、
インダクタンス手段と、
前記インダクタンス手段に断続的に電圧を供給するために前記直流電圧入力手段と前記インダクタンス手段との間に接続され且つ前記直流入力電圧を断続する主スイッチを有している断続電圧供給手段と、
前記主スイッチの制御端子に接続され且つ前記主スイッチをオンオフ制御する機能を有しているスイッチ制御回路と、
直流電圧を出力する対の直流電圧出力端子と、
前記対の直流電圧出力端子間に接続された平滑コンデンサと、
前記インダクタンス手段と平滑コンデンサとの直列回路に対して並列に接続された同期整流用スイッチと、
前記同期整流用スイッチに並列接続された寄生又は個別の整流ダイオードと、
前記同期整流用スイッチの制御端子に接続された同期整流制御回路と
を備えたスイッチング電源装置であって、
前記同期整流制御回路は、
前記同期整流用スイッチのオン期間を決定するための同期整流期間決定用コンデンサと、
前記同期整流期間決定用コンデンサに接続され且つ前記同期整流期間決定用コンデンサに対して前記主スイッチのオン期間に前記インダクタンス手段の電圧に対応した値の充電電流を供給する機能を有している第１の電流源と、
前記同期整流期間決定用コンデンサに接続され且つ前記直流出力電圧に対応した値の放電電流を流す機能を有している第２の電流源と、
前記主スイッチのオンオフ状態を示す信号が得られる箇所に接続され且つ前記同期整流用スイッチの導通許容期間を検出する機能を有している導通許容期間検出手段と、
前記同期整流期間決定用コンデンサと前記導通許容期間検出手段と前記同期整流用スイッチの制御端子とに接続され且つ前記同期整流期間決定用コンデンサの電圧が所定基準値よりも高いか否かを判定する機能及び前記同期整流期間決定用コンデンサの電圧が前記所定基準値よりも高いと同時に前記導通許容期間である時に前記同期整流用スイッチのオン制御パルスを形成して前記同期整流用スイッチの制御端子に供給する機能を有している比較及びパルス形成回路と
を備えていることを特徴とするスイッチング電源装置に係わるものである。
本発明における前記インダクタンス手段の電圧に対応した値の充電電流とは、前記インダクタンス手段の電圧が所定値よりも高くなった時に大きくなり、前記インダクタンス手段の電圧が所定値よりも低くなった時に小さくなるように変化する充電電流を意味する。要するに、本発明における前記インダクタンス手段の電圧に対応した値の充電電流とは、前記インダクタンス手段の電圧の変化に従って変化する充電電流を意味する。また、前記インダクタンス手段の電圧とは、例えばトランスの２次巻線の電圧又は平滑インダクタの電圧を意味する。また、本発明における前記直流出力電圧に対応した値の放電電流とは、前記直流出力電圧が定格直流出力電圧よりも高くなった時に大きくなり、前記直流出力電圧が定格直流出力電圧よりも低くなった時に小さくなるように変化する放電電流を意味する。要するに、本発明における前記直流出力電圧に対応した値の放電電流とは、前記直流出力電圧の変化に従って変化する放電電流を意味する。
なお、請求項２に示すように、前記インダクタンス手段は１次巻線と２次巻線とを有するトランスであり、前記断続電圧供給手段は前記直流電圧入力手段と前記１次巻線との間に接続された主スイッチであり、前記同期整流用スイッチは前記２次巻線から前記平滑コンデンサに至る電流通路に直列に接続されており、前記整流ダイオードは前記主スイッチのオン期間に前記２次巻線に誘起する電圧で逆バイアスされる方向性を有していることが望ましい。
また、請求項３に示すように、前記断続電圧供給手段は、前記直流電圧入力手段に接続された１次巻線と、この１次巻線に電磁結合された２次巻線と、前記直流電圧入力手段と前記１次巻線との間に接続された主スイッチと、前記２次巻線から前記平滑コンデンサに至る電流通路に直列に接続され且つ前記主スイッチのオン期間に前記２次巻線に誘起する電圧で導通する方向性を有している整流素子とから成り、前記インダクタンス手段は前記２次巻線から前記平滑コンデンサに至る電流通路に直列に接続され平滑インダクタであり、前記同期整流用スイッチは前記平滑インダクタと前記平滑コンデンサとの直列回路に対して並列に接続され且つ前記２次巻線に前記整流素子を介して並列に接続されていることが望ましい。
また、請求項４に示すように、前記インダクタンス手段は前記直流電圧入力手段から前記平滑コンデンサに至る電流通路に直列に接続された平滑インダクタであり、前記断続電圧供給手段は、前記直流電圧入力手段と前記平滑インダクタとの間に接続された主スイッチであり、前記同期整流用スイッチは前記平滑インダクタを介して前記平滑コンデンサに並列に接続されていることが望ましい。
また、請求項５に示すように、更に、前記第２の電流源による前記同期整流期間決定用コンデンサの放電を前記主スイッチのオン期間に禁止する放電禁止手段を有することが望ましい。
また、請求項６に示すように、前記第１の電流源は前記主スイッチのオン期間に前記同期整流期間決定用コンデンサに第１の電流（Ｉ１）を供給するものであり、前記第２の電流源は前記主スイッチのオフ期間に前記同期整流期間決定用コンデンサを放電させるための第２の電流（Ｉ２）を流すものであり、前記第１の電流（Ｉ１）と前記第２の電流（Ｉ２）との比（Ｉ１／Ｉ２）が、前記主スイッチのオン期間における前記インダクタンス手段の電圧（Ｖ２）に前記対の直流電圧出力端子間の出力電圧（Ｖｏ）を加算した値（Ｖ２＋Ｖｏ）と前記出力電圧（Ｖｏ）との比｛（Ｖ２＋Ｖｏ）／Ｖｏ｝に等しいことが望ましい。
また、請求項７に示すように、前記第１の電流源は前記主スイッチのオン期間に前記同期整流期間決定用コンデンサに第１の電流（Ｉ１）を供給するものであり、前記第２の電流源は前記主スイッチのオフ期間に前記同期整流期間決定用コンデンサを放電させるための第２の電流（Ｉ２）を流すものであり、前記第１の電流（Ｉ１）と前記第２の電流（Ｉ２）との比（Ｉ１／Ｉ２）が、前記主スイッチのオン期間における前記同期整流用スイッチの対の主端子間の電圧（Ｖｄｓ）から所定のレベルシフト電圧（Ｖｚ）を減算した値（Ｖｄｓ−Ｖｚ）と前記出力電圧（Ｖｏ）との比｛（Ｖｄｓ−Ｖｚ）／Ｖｏ｝に等しいことが望ましい。
また、請求項８に示すように、前記第１の電流源は前記主スイッチのオン期間に前記同期整流期間決定用コンデンサに第１の電流（Ｉ１）を供給するものであり、前記第２の電流源は前記主スイッチのオフ期間に前記同期整流期間決定用コンデンサを放電させるための第２の電流（Ｉ２）を流すものであり、前記第１の電流（Ｉ１）と前記第２の電流（Ｉ２）との比（Ｉ１／Ｉ２）が、前記主スイッチのオン期間における前記前記インダクタンス手段の対の端子間の電圧（Ｖ２）と前記出力電圧（Ｖｏ）との比（Ｖ２／Ｖｏ）に等しいことが望ましい。
また、請求項９に示すように、前記第１の電流源は前記主スイッチのオン期間に前記同期整流期間決定用コンデンサと前記第２の電流源との組合せに第１の電流（Ｉ１）を供給するものであり、前記第２の電流源は前記主スイッチのオン期間とオフ期間との両方において前記同期整流期間決定用コンデンサを放電させるための第２の電流（Ｉ２）を流すものであり、前記第１の電流（Ｉ１）から前記第２の電流（Ｉ２）を減算した値（Ｉ１−Ｉ２）と前記第２の電流（Ｉ２）との比｛（Ｉ１−Ｉ２）／Ｉ２｝が、前記主スイッチのオン期間における前記同期整流用スイッチの対の主端子間の電圧（Ｖｄｓ）から前記対の直流電圧出力端子間の出力電圧（Ｖｏ）を減算した値（Ｖｄｓ−Ｖｏ）と前記出力電圧（Ｖｏ）との比｛（Ｖｄｓ−Ｖｏ）／Ｖｏ｝に等しいことが望ましい。
また、請求項１０に示すように、前記第１の電流源は第１のカレントミラー回路であり、前記第２の電流源は第２のカレントミラー回路であることが望ましい。
また、請求項１１に示すように、前記第１の電流源は、前記同期整流用スイッチの一方の主端子に接続されたエミッタと前記同期整流期間決定用コンデンサの一端に接続されたコレクタとを有する第１のトランジスタと、前記第１のトランジスタのエミッタに接続されたエミッタと前記第１のトランジスタのベースに接続されたベース及びコレクタとを有する第２のトランジスタと、前記第２のトランジスタのコレクタと前記同期整流用スイッチの他方の主端子との間に接続された第１のコレクタ抵抗とから成ることが望ましい。
また、請求項１２に示すように、前記第１の電流源は、前記同期整流用スイッチの一方の主端子に接続されたエミッタと前記同期整流期間決定用コンデンサの一端に接続されたコレクタとを有する第１のトランジスタと、前記第１のトランジスタのエミッタに接続されたエミッタと前記第１のトランジスタのベースに接続されたベース及びコレクタとを有する第２のトランジスタと、前記第２のトランジスタのコレクタと前記同期整流用スイッチの他方の主端子との間に接続された第１のコレクタ抵抗と、前記同期整流用スイッチの一方の主端子と前記第１のトランジスタのエミッタの間に接続され且つ前記出力電圧（Ｖｏ）と同一のツエナー電圧を有しているツエナーダイオードとから成ることが望ましい。
また、請求項１３に示すように、前記第１の電流源は、前記同期整流用スイッチの一方の主端子に接続されたエミッタと前記同期整流期間決定用コンデンサの一端に接続されたコレクタとを有する第１のトランジスタと、前記第１のトランジスタのエミッタに接続されたエミッタと前記第１のトランジスタのベースにそれぞれ接続されたベース及びコレクタとを有する第２のトランジスタと、前記第２のトランジスタのコレクタに接続された一端と前記対の直流電圧出力端子の一方に接続された他端とを有する第１のコレクタ抵抗とから成ることが望ましい。
また、請求項１４に示すように、前記第２の電流源は、前記平滑コンデンサの一端に接続されたエミッタと前記同期整流期間決定用コンデンサの一端に接続されコレクタとを有する第３のトランジスタと、前記平滑コンデンサの一端に接続されたエミッタと前記第３のトランジスタのベースにそれぞれ接続されたベース及びコレクタとを有する第４のトランジスタと、前記平滑コンデンサの他端と前記第４のトランジスタのコレクタとの間に接続された第２のコレクタ抵抗とから成ることが望ましい。
また、請求項１５に示すように、請求項５の前記放電禁止手段は、前記同期整流期間決定用コンデンサの一端と前記第３のトランジスタのコレクタとの間に接続された選択放電用ダイオードと、前記同期整流用スイッチの一方の主端子と前記第３のトランジスタのコレクタとの間に接続されたバイアス用ダイオードとから成ることが望ましい。
また、請求項１６に示すように、前記放電禁止手段は、前記第４のトランジスタに並列に接続された放電阻止用スイッチと、前記主スイッチのオン期間に前記放電阻止用スイッチをオン制御する放電阻止制御回路とから成ることが望ましい。
また、請求項１７に示すように、前記第１の電流源は、前記同期整流用スイッチの一方の主端子に接続されたエミッタと前記同期整流期間決定用コンデンサの一端に接続されたコレクタとを有する第１のトランジスタと、前記第１のトランジスタのエミッタに接続されたエミッタと前記第１のトランジスタのベースに接続されたベース及びコレクタとを有する第２のトランジスタと、前記第２のトランジスタのコレクタと前記同期整流用スイッチの他方の主端子との間に接続された第１のコレクタ抵抗とから成り、前記第２の電流源は、前記平滑コンデンサの一端に接続されたエミッタと前記同期整流期間決定用コンデンサの一端に接続されコレクタとを有する第３のトランジスタと、前記平滑コンデンサの一端に接続されたエミッタと前記第３のトランジスタのベースにそれぞれ接続されたベース及びコレクタとを有する第４のトランジスタと、前記平滑コンデンサの他端と前記第４のトランジスタのコレクタとの間に接続された第２のコレクタ抵抗とから成ることが望ましい。
また、請求項１８に示すように、更に、前記同期整流期間決定用コンデンサに並列に接続された放電調整用抵抗を有していることが望ましい。
また、請求項１９に示すように、前記導通許容期間検出手段は、前記同期整流用スイッチの１対の主端子間の電圧を検出する手段であることが望ましい。
また、請求項２０に示すように、前記比較及びパルス形成回路は、前記所定電圧値として所定の基準電圧を与える基準電圧源と、前記同期整流期間決定用コンデンサに接続された第１の入力端子と前記基準電圧源に接続された第２の入力端子とを有する比較器と、前記導通許容期間検出手段に接続された第１の入力端子と前記比較器に接続された第２の入力端子とを有し、前記導通許容期間検出手段の出力が前記主スイッチのオフを示し且つ前記同期整流期間決定用コンデンサの電圧が前記基準電圧よりも高いことを示す出力が前記比較器から得られている時に前記同期整流用スイッチにオン制御パルスを供給する論理回路とから成ることが望ましい。
また、請求項２１に示すように、前記比較及びパルス形成回路は、前記所定基準値として機能するしきい値を有し且つ前記同期整流期間決定用コンデンサの電圧が前記しきい値よりも高い時に第１のレベルの出力を発生し、前記同期整流期間決定用コンデンサの電圧が前記しきい値よりも低い時に第２のレベルの出力を発生する第１の論理回路と、前記導通許容期間検出手段に接続された第１の入力端子と前記第１の論理回路に接続された第２の入力端子とを有し、前記導通許容期間検出手段の出力が前記主スイッチのオフを示し同時に前記第１の論理回路が前記第１のレベルの出力を発生している時に前記同期整流用スイッチにオン制御パルスを供給する第２の論理回路とから成ることが望ましい。
また、請求項２２に示すように、前記同期整流制御回路は、半導体集積回路から成ることが望ましい。
また、請求項２３に示すように、前記同期整流用スイッチと前記整流ダイオードと前記同期整流制御回路とは、同一の包囲体に収容されていることが望ましい。
また、請求項２４に示す本願の別の発明は、直流入力電圧を供給する直流電圧入力手段と、インダクタンス手段と、前記インダクタンス手段に断続的に電圧を供給するために前記直流電圧入力手段と前記インダクタンス手段との間に接続され且つ前記直流入力電圧を断続する主スイッチを有している断続電圧供給手段と、前記主スイッチの制御端子に接続され且つ前記主スイッチをオンオフ制御する機能を有しているスイッチ制御回路と、直流電圧を出力する対の直流電圧出力端子と、前記対の直流電圧出力端子間に接続された平滑コンデンサと、前記インダクタンス手段と平滑コンデンサとの直列回路に対して並列に接続された同期整流用スイッチと、前記同期整流用スイッチに並列接続された寄生又は個別の整流ダイオードと、前記同期整流用スイッチの制御端子に接続された同期整流制御回路とを備えたスイッチング電源装置であって、前記同期整流制御回路は、前記同期整流用スイッチのオン期間を決定するための同期整流期間決定用コンデンサと、前記同期整流期間決定用コンデンサに接続され且つ前記主スイッチのオン期間に前記同期整流期間決定用コンデンサを充電する機能を有している充電回路と、前記同期整流期間決定用コンデンサに接続され且つ前記同期整流期間決定用コンデンサの放電電流を流す機能を有している放電回路と、前記主スイッチのオンオフ状態を示す信号が得られる箇所に接続され且つ前記同期整流用スイッチの導通許容期間を検出する機能を有している導通許容期間検出手段と、前記同期整流期間決定用コンデンサと前記導通許容期間検出手段と前記同期整流用スイッチの制御端子とに接続され且つ前記同期整流期間決定用コンデンサの電圧が所定基準値よりも高いか否かを判定する機能及び前記同期整流期間決定用コンデンサの電圧が前記所定基準値よりも高いと同時に前記導通許容期間である時に前記同期整流用スイッチのオン制御パルスを形成して前記同期整流用スイッチの制御端子に供給する機能を有している比較及びパルス形成回路と、前記同期整流期間決定用コンデンサに並列に接続された強制放電用スイッチと、前記同期整流用スイッチのオン制御終了時点又は前記主スイッチのオン制御開始時点に同期して強制放電用スイッチを所定時間だけオン制御する制御回路とを備えていることを特徴とするスイッチング電源装置に係わるものである。
また、請求項２５に示す本願の更に別の発明は、直流入力電圧を供給する直流電圧入力手段と、インダクタンス手段と、前記インダクタンス手段に断続的に電圧を供給するために前記直流電圧入力手段と前記インダクタンス手段との間に接続され且つ前記直流入力電圧を断続する主スイッチを有している断続電圧供給手段と、前記主スイッチの制御端子に接続され且つ前記主スイッチをオンオフ制御する機能を有しているスイッチ制御回路と、直流電圧を出力する対の直流電圧出力端子と、前記対の直流電圧出力端子間に接続された平滑コンデンサと、前記インダクタンス手段と平滑コンデンサとの直列回路に対して並列に接続された同期整流用スイッチと、前記同期整流用スイッチに並列接続された寄生又は個別の整流ダイオードと、前記同期整流用スイッチのオン期間を決定するための同期整流期間決定用コンデンサと、前記同期整流期間決定用コンデンサに接続され且つ前記主スイッチのオン期間に前記同期整流期間決定用コンデンサを充電する機能を有している充電回路と、前記同期整流期間決定用コンデンサに接続され且つ前記同期整流期間決定用コンデンサの放電電流を流す機能を有している放電回路と、前記主スイッチのオンオフ状態を示す信号が得られる箇所に接続され且つ前記同期整流用スイッチの導通許容期間を検出する機能を有している導通許容期間検出手段と、前記同期整流期間決定用コンデンサと前記導通許容期間検出手段と前記同期整流用スイッチの制御端子とに接続され且つ前記同期整流期間決定用コンデンサの電圧が所定基準値よりも高いか否かを判定する機能及び前記同期整流期間決定用コンデンサの電圧が前記所定基準値よりも高いと同時に前記導通許容期間である時に前記同期整流用スイッチのオン制御パルスを形成して前記同期整流用スイッチの制御端子に供給する機能及び前記対の直流電圧出力端子間に接続された負荷が定格負荷よりも低く設定された所定負荷レベルよりも低いか否かを判定する機能と前記負荷が前記所定負荷レベルよりも低い時に前記同期整流用スイッチのオン制御を禁止する機能を有している比較及びパルス形成回路とを備えていることを特徴とするスイッチング電源装置に係わるものである。
請求項１〜２３の発明は、前記同期整流用スイッチのオン期間を決定するための同期整流期間決定用コンデンサと、前記同期整流期間決定用コンデンサに接続され且つ前記同期整流期間決定用コンデンサに対して前記主スイッチのオン期間に前記インダクタンス手段の電圧に対応した値の充電電流を供給する機能を有している第１の電流源と、前記同期整流期間決定用コンデンサに接続され且つ前記直流出力電圧に対応した値の放電電流を流す機能を有している第２の電流源とを有して前記同期整流用スイッチのオン期間を決定しているので、主スイッチのオンオフによるインダクタンス手段のエネルギーの蓄積時間と放出時間との比と、前記同期整流期間決定用コンデンサの充電時間と放電時間との比の対応関係を容易且つ正確に設定することができ、同期整流用スイッチの理想的なオン期間を設定することができる。即ち同期整流用スイッチのオン期間をインダクタンス手段のエネルギー放出期間にほぼ一致させて同期整流による効率向上の効果を最大限に得ることができ、且つ同期整流用スイッチと主スイッチとが同時にオン状態になることによるノイズ発生、回路の破壊等の弊害を抑制することができる。
また、請求項６〜９の発明によれば、同期整流期間決定用コンデンサの最適条件での充電及び放電を容易に行うことが可能になる。
また、請求項１１、１２、１３の発明によれば、同期整流期間決定用コンデンサの最適条件での充電を容易に行うことが可能になる。
また、請求項１４の発明によれば、同期整流期間決定用コンデンサの所望の放電電流を容易且つ正確に流すことができる。
また、請求項１５、１６の発明によれば、主スイッチのオン期間における同期整流期間決定用コンデンサの放電禁止を容易に達成することができる。
また、請求項１９の発明によれば、同期整流用スイッチの導通許容期間を容易に検出することができる。
また、請求項２０、２１の発明によれば、比較及びパルス形成回路を簡単に構成することができる。
また、請求項１１〜２１の発明によれば、同期整流制御回路は特別な調整回路を含んでいないので、半導体集積化を容易に達成できる。
また、請求項２２の発明によれば、同期整流制御回路の集積化によって同期整流回路の部品点数を減らすこと、及び同期整流制御回路を構成する複数の回路素子（例えばトランジスタ）の特性を揃えることができる。
また、請求項２３の発明によれば、同期整流制御回路と同期整流用スイッチと整流ダイオードとの一体化によって同期整流回路の部品点数を減らすことができる。
また、請求項２４の発明によれば、同期整流期間決定用コンデンサの放電を確実に達成し、同期整流期間決定用コンデンサの電圧と主スイッチのオン期間とを良好に対応させることができる。
また、請求項２５の発明によれば、軽負荷時において同期整流用スイッチを駆動しないことにより、同期整流用スイッチの駆動による電力損失がなくなり、軽負荷時の効率が向上する。
次に、図１〜図１３を参照して本発明の実施形態を説明する。
図１に示す本発明に従う実施例１のフライバック型ＤＣ−ＤＣ変換器から成るスイッチング電源装置は、直流電源１に接続された直流電圧入力手段としての対の直流電源端子１ａ、１ｂと、インダクタンス手段としてのトランス２と、断続電圧供給手段としての主スイッチＱ1 と、同期整流回路３と、平滑コンデンサＣo と、負荷４が接続された対の直流出力端子４ａ、４ｂと、スイッチ制御回路５とから成る。
直流電源１は商用交流電源に接続された整流平滑回路又は電池等で構成され、対の直流電源端子１ａ、１ｂに直流入力電圧Ｖｉｎを供給する。
インダクタンス手段としてのトランス２は磁気コア６にそれぞれ巻き回され且つ相互に電磁結合された１次巻線Ｎ1 と２次巻線Ｎ2 とから成る。この実施例では黒丸で示すように１次及び２次巻線Ｎ1 、Ｎ2 は互いに逆の極性を有する。図示は省略されているが、トランス２は、スイッチ制御回路５の電源回路を形成するための３次巻線を有する。１次巻線Ｎ1 は主スイッチＱ1 を介して対の直流電源端子１ａ、１ｂ間に接続されている。１次巻線Ｎ1 は第１の巻数Ｎp を有し且つインダクタンスＬp を有する。２次巻線Ｎ2 は第２の巻数Ｎs を有し且つインダクタンスＬs を有する。２次巻線Ｎ2 の一端は平滑回路としての平滑コンデンサＣo の一端及び一方の直流出力端子４ａに接続され、他端は同期整流回路３を介して平滑コンデンサＣo の他端及び他方の直流出力端子４ｂに接続されている。
断続電圧供給手段としての主スイッチＱ1 は絶縁ゲート型電界効果トランジスタから成る。しかし、主スイッチＱ1 をバイポーラトランジスタ、ＩＧＢＴ等の別の半導体スイッチとすることができる。主スイッチＱ1 の第１の主端子としてのドレインは１次巻線Ｎ1 に接続され、第２の主端子としてのソースはグランド側の直流電源端子１ｂに接続されている。従って、主スイッチＱ1 は直流入力電圧を断続してトランス２に断続的に電圧を供給する。
同期整流回路３は、大別して絶縁ゲート型電界効果トランジスタから成る同期整流素子Ｑ2 と半導体集積回路構成の同期整流制御回路７とから成る。同期整流素子Ｑ2 と同期整流制御回路７とは同一の包囲体即ちパッケージに収容されている。なお、同期整流素子Ｑ2 と同期整流制御回路７とを同一の半導体集積回路とすることもできる。
同期整流素子Ｑ2 は、同期整流用スイッチ８とこれに並列に接続されたダイオードＤo とから成る。同期整流用スイッチ８は絶縁ゲート型電界効果トランジスタ（ＦＥＴ）の本体部であって、一方の主端子としてのドレイン電極と他方の主端子としてのソース電極と制御端子としてのゲート電極とを有して２次巻線Ｎ2 と負側の直流出力端子４ｂとの間のラインに直列に接続されている。ダイオードＤo は絶縁ゲート型電界効果トランジスタから成る同期整流素子Ｑ2 の寄生ダイオード即ちボデイダイオードであり、同期整流用スイッチ８と同一のシリコン等の半導体基板内に形成されている。このダイオードＤo をＦＥＴ構成の同期整流用スイッチ８と別体構成の個別ダイオードとすることもできる。また、同期整流素子Ｑ2 又は同期整流用スイッチ８をバイポーラトランジスタ、ＩＧＢＴ等の別の半導体スイッチとすることができる。同期整流素子Ｑ2 がシリコン半導体で構成されている場合には、同期整流用スイッチ８のオン時の電圧降下電圧は例えば約０．２Ｖであり、ダイオードＤo のオン時の電圧降下は同期整流用スイッチ８よりも高い例えば約０．８Ｖである。従って、同期整流用スイッチ８をオン状態にして２次巻線Ｎ2 の電圧を整流すると、ダイオードＤo のみの場合に比べて電圧降下及び電力損失が小さくなる。
同期整流制御回路７は、同期整流素子Ｑ2 の同期整流用スイッチ８をオン制御するためのものであって、同期整流期間決定用コンデンサＣ1 （以下、単にコンデンサＣ1 という）と、充電回路としての第１の電流源９と、放電回路としての第２の電流源１０と、放電禁止手段としてのスイッチ１１と、パルス形成回路１２とから成る。
概略的に示されている第１の電流源９は、２次巻線Ｎ2 の他端即ち同期整流素子Ｑ2 のドレインとコンデンサＣ1 の一端との間に接続され、第２の電流源１０は、放電禁止手段としてのスイッチ１１を介してコンデンサＣ1 に並列に接続されている。コンデンサＣ1 の他端はグランド側の直流出力端子４ｂに接続されている。本実施例では、コンデンサＣ1 の放電時間Ｔd′とトランス２の蓄積エネルギーの放出時間Ｔdとが同一又はほぼ同一になるように第１及び第２の電流源９、１０の第１及び第２の電流Ｉ1 、Ｉ2 の値が設定されている。コンデンサＣ1 の充電電流を第１の電流源９から供給し、放電電流を第２の電流源１０に従って流すことによって上記放電時間Ｔd′と上記放出時間Ｔdとを同一にすることを容易且つ正確に達成できる。コンデンサＣ1 の放電時間Ｔd′にほぼ一致するように同期整流用スイッチ８をオン制御すると、トランス２のエネルギー放出時間Ｔdにほぼ一致して同期整流用スイッチ８をオン動作させることになり、同期整流用スイッチ８による電力損失低減効果を最大限に得ることができる。
コンデンサＣ1 の放電経路のスイッチ１１を主スイッチＱ1 のオフ期間Ｔoff のみにオンにするように構成した場合において、放電時間Ｔd′と放出時間Ｔdとを同一にするために第１及び第２の電流Ｉ1 、Ｉ2 を次式の関係を有するように設定することが望ましい。
Ｉ1 ＝｛（Ｎs Ｖin）／（Ｎp Ｖｏ）｝Ｉ2
＝（Ｖ２／Ｖｏ）Ｉ2 ・・・（１）式
ここで、Ｖ２はインダクタンス手段としてのトランス２の２次巻線Ｎ２の電圧を示す。
もし、スイッチ１１が常にオン状態にあると仮定すれば、放電時間Ｔd′と放出時間Ｔdとを一致させるために第１及び第２の電流Ｉ1 、Ｉ2 を次式に示すように設定する。
Ｉ1 ＝｛（Ｎs Ｖin＋Ｎp Ｖo ）／Ｎp Ｖo ｝Ｉ2 ・・・（２）式
スイッチ１１が常にオン状態の時の動作の詳細は図１０を参照して後述する。
上記（１）式が成立することが望ましいことを次に説明する。
主スイッチＱ1 のオン期間Ｔonにおけるトランス２の蓄積エネルギーＷs は次式で示すことができる。
Ｗs ＝（Ｖin2 ／２Ｌp ）Ｔon2 ・・・（３）式
主スイッチＱ1 のオフ期間における蓄積エネルギーＷs の放出時間Ｔd は次式で示すことができる。
Ｔd ＝｛（Ｎs Ｖin）／（Ｎp Ｖo） ｝Ｔon ・・・（４）式
コンデンサＣ1 の充電時間は主スイッチＱ1 のオン期間Ｔonと同一である。コンデンサＣ1 の放電時間Ｔd ′は次式で示すことができる。
Ｔd ′＝（Ｖc1×Ｃ）／Ｉ2 ・・・（５）式
スイッチ１１が主スイッチＱ1 のオフ期間Ｔoff のみにオンにされる場合には第１の電流Ｉ1の全てがコンデンサC1の充電電流となるので、コンデンサC1の電圧Ｖc1はＶc1＝（Ｉ1 ×Ｔon）／Ｃで示めされる。このＶc1を示す式を上記Ｔd ′の式に代入すると、次式になる。
Ｔd ′＝（Ｉ1 ／Ｉ2 ）Ｔon ・・・（６）式
トランス２のエネルギーの蓄積時間即ち主スイッチＱ1 のオン時間Ｔonとトランス２のエネルギー放出時間Ｔd との比Ｔon／Ｔd とコンデンサＣ1 の充電時間Ｔonと放電時間Ｔd ′との比Ｔon／Ｔd ′が等しいことが理想であるので、次式の成立が望ましい。
Ｔon／［｛（Ｎs Ｖin）／（Ｎp Ｖo ）｝Ｔon］
＝Ｔon／｛（Ｉ1 ／Ｉ2 ）Ｔon｝ ・・・（７）式
この（７）式を第１の電流Ｉ1 を示す式に整理すると、前述した（１）式と同一の次式が得られる。
Ｉ1 ＝｛（Ｎs Ｖin）／（Ｎp Ｖo ）｝Ｉ2 ・・・（８）式
また、第１の電流Ｉ1と第２の電流Ｉ2との比を次式で示すことができる。
Ｉ1／Ｉ2＝｛（Ｎs Ｖin）／（Ｎp Ｖo ）｝
＝Ｖ２／Ｖｏ ・・・・・・（９）式
従って、第１の電流Ｉ1 と第２の電流Ｉ2 とを（８）式又は（９）式に示すように設定すると、理想的な同期整流期間を得ることができる。
（１）式と同一の（８）式において、１次及び２次巻線Ｎ1 、Ｎ2 の巻数Ｎp 、Ｎs は一定であり、且つ入力電圧Ｖinと出力電圧Ｖo とが一定であると仮定すると、第１及び第２の電流Ｉ1 、Ｉ2 の比Ｉ1 ／Ｉ2 を（Ｎs Ｖin）／（Ｎp Ｖo ）に設定すると理想的な同期整流期間を得ることができる。第１及び第２の電流Ｉ1 、Ｉ2 は定電流源構成の第１及び第２の電流源９、１０から供給されるので、所望の同期整流期間を容易且つ正確に得ることができる。第１及び第２の電流源９、１０の詳細は後述する。
図１のパルス形成回路１２は、大別して導通許容期間検出手段１３と比較及びパルス形成回路１４とから成り、同期整流用スイッチ８を駆動するためのパルスを形成する。
導通許容期間検出手段１３は同期整流用スイッチ８の導通を許容する期間を検出するものであって、図１の実施例では主スイッチＱ1 のオフ期間を示す信号を検出するために同期整流素子Ｑ2 のドレイン・ソース間に導体１８、１９を介して接続された第１及び第２の分圧抵抗１５、１６の直列回路と、分圧出力を得るための分圧導体１７とから成る。従って、第１及び第２の分圧抵抗１５、１６の相互接続点に接続された分圧導体１７に同期整流素子Ｑ2 のドレイン・ソース間電圧に比例した電圧が得られる。同期整流素子Ｑ2 のドレイン・ソース間電圧は、主スイッチＱ1 のオンオフに従って変化するので、導通許容期間検出手段１３を主スイッチＱ1 のオンオフ検出手段と呼ぶこともできる。
主スイッチＱ1 のオン期間において、２次巻線Ｎ2 の電圧と平滑コンデンサＣo の電圧との和の電圧が同期整流素子Ｑ2 に印加され、この電圧が第１及び第２の電圧分圧用抵抗１５、１６で分割され、分圧導体１７が高レベル電位になる。他方、主スイッチＱ1 のオフ期間において、同期整流素子Ｑ2 は導通状態になるので、ドレイン・ソース間電圧は低くなり、分圧導体１７が低レベル電位になる。これにより、主スイッチＱ1 のオン期間とオフ期間とに対応して変化する電位を有するスイッチ状態信号が分圧導体１７に得られる。分圧導体１７のスイッチ状態信号は整流用スイッチ８の導通許容期間を示す。
比較及びパルス形成回路１４は、比較及び導通期間決定回路と呼ぶこともできるものであって、同期整流期間決定用コンデンサＣ1と導通許容期間検出手段１３と同期整流用スイッチ８の制御端子とに接続されている。この比較及びパルス形成回路１４は、同期整流期間決定用コンデンサの電圧が所定基準値も高いか否かを判定する機能、及び同期整流期間決定用コンデンサＣ1の電圧が所定基準値も高いと同時に導通許容期間である時に同期整流用スイッチ８のオン制御パルスを形成して同期整流用スイッチ８の制御端子に供給する機能を有している。図１の比較及びパルス形成回路１４は比較器２０と基準電圧源２１と否定論理和回路即ちＮＯＲ回路２２とから成る。比較器２０の一方の入力端子はコンデンサＣ1 の一端に接続され、他方の入力端子は基準電圧源２１に接続されている。基準電圧源２１はコンデンサＣ1 の最低電圧（グランド）又はこれよりも僅かに高い基準電圧Ｖr を与える。この基準電圧Ｖrの値は定格負荷時のコンデンサＣ1 の電圧Ｖc1の最大値の０〜２０％の範囲であるこが望ましい。比較器２０は図３（Ｅ）に示すようにコンデンサＣ1 の電圧Ｖc1と基準電圧Ｖr とを比較し、コンデンサＣ1 の電圧Ｖc1が基準電圧Ｖr よりも低い期間ｔ2 〜ｔ4 に図３（Ｆ）に示すように高レベルの出力Ｖ20を発生する。同期整流用スイッチ８のオン期間はインダクタンス手段としてのトランス２のエネルギー放出時間Ｔｄの好ましくは８０〜１００パーセント、より好ましくは９０〜１００パーセントである。
ＮＯＲ回路２２は、同期整流用スイッチ８のオン期間を決定し、オン期間に対応するパルスを形成するためのものであって、この一方の入力端子は比較器２０に接続され、他方の入力端子は分圧導体１７に接続されている。ＮＯＲ回路２２は２つの入力端子が同時に低レベル（論理の０）になった時にのみ高レベル（論理の１）を出力する。従って、図３のｔ1 〜ｔ2 期間に示すように、主スイッチＱ1 のオフ期間Ｔoff 中であると同時に比較器２０の出力Ｖ20が低レベルの時にＮＯＲ回路２２の出力Ｖ22が図３（Ｇ）に示すように高レベルとなり、同期整流用スイッチ８がオン制御される。
なお、図示は省略されているが、比較器２０及びＮＯＲ回路２２はこれ等を駆動するための周知の直流電源に接続されている。また、ＮＯＲ回路２２が周知の駆動回路を含むものとして示されている。勿論、周知の駆動回路を独立に設け、この駆動回路をＮＯＲ回路２２と同期整流素子Ｑ2 のゲートとの間に接続することもできる。
図１の充電回路としての第１の電流源９は、コンデンサC1に対して主スイッチQ1のオン期間に直流入力電圧Vinに対応した値、即ちインダクタンス手段としてのトランス２の２次巻線Ｎ２の電圧Ｖ２に対応した値の充電電流を供給する機能を有している。この第１の電流源９は、カレントミラー回路と呼ぶことができるものであって、図２に詳しく示すようにｐｎｐ型の第１及び第２のトランジスタＱ11、Ｑ12と第１のコレクタ抵抗Ｒ1と逆流阻止用の第１及び第２のダイオードＤ1 、Ｄ2 と電圧源としてのツエナーダイオード２３とから成る。第１のトランジスタＱ11のエミッタは第１のダイオードＤ1 とツエナーダイオード２３と導体１８とを介して同期整流素子Ｑ2 のドレイン電極（第１の主端子）に接続されている。第１のトランジスタＱ1 のコレクタは第２のダイオードＤ2 を介してコンデンサＣ1 の一端に接続されている。第２のトランジスタＱ12のエミッタはカレントミラー回路を形成するために第１のトランジスタＱ11のエミッタに接続されている。第２のトランジスタＱ12のコレクタは第１のコレクタ抵抗Ｒ1 と導体１９とを介して同期整流素子Ｑ2 のソース電極（第２の主端子）に接続されている。第１及び第２のトランジスタＱ11、Ｑ12のベースは互いに接続され且つ第２のトランジスタＱ12のコレクタに接続されている。ツエナーダイオード２３は（８）式を成立させるために第１の電流Ｉ1 を入力電圧Ｖinに比例させるためのものであって、平滑コンデンサＣo の出力電圧Ｖo と同一のツエナー電圧Ｖz を有し、同期整流素子Ｑ2のドレン・ソース間電圧Ｖｄｓ＝Ｖ２＋Ｖｏから所定のレベルシフト電圧としてのツエナー電圧Ｖｚを減算する機能を有する。主スイッチＱ1 のオン期間において第１のコレクタ抵抗Ｒ1 には、２次巻線Ｎ2 の電圧Ｖ2 と出力電圧Ｖo との加算値からツエナーダイオード２３の電圧Ｖz と第１のダイオードＤ1 の順方向電圧ＶF と第２のトランジスタＱ12のコレクタ・ソース間電圧ＶCEとを引いた電圧即ちＶ2 ＋Ｖo −Ｖz −ＶF −ＶCEが印加される。ここで、Ｖz ＝Ｖo に設定されていれば、第１のコレクタ抵抗Ｒ1 の電圧はＶ2 −ＶF −ＶCEとなる。ＶF 、ＶCEはＶ2 に比べて極めて小さいので、これを無視すると、第１の抵抗Ｒ1 の電圧はＶ2 となり、ここに流れる電流はＶ2 ／Ｒ1 になる。２次巻線Ｎ2 の電圧Ｖ2 はＶ2 ＝Ｖin（Ｎs ／Ｎp ）であって、入力電圧Ｖinに比例しているので、第１のコレクタ抵抗Ｒ1 を流れる電流は入力電圧Ｖinに比例する。第１及び第２のトランジスタＱ11、Ｑ12はカレントミラー回路を構成しているので、第１のトランジスタＱ11のコレクタを流れる第１の電流Ｉ1 は第１のコレクタ抵抗Ｒ1 を流れる電流と同一であって、次式で示すことができる。
Ｉ1 ＝Ｖ2 ／Ｒ1
＝Ｖin（Ｎs ／Ｎp ）／Ｒ1 ・・・（１０）式
従って、第１の電流Ｉ1 は入力電圧Ｖinに比例した値を有する。
もし、電圧源としてのツエナーダイオード２３が設けられていない時には、主スイッチＱ1 のオン期間において第１のコレクタ抵抗Ｒ1 に印加される電圧は、
Ｖ2 ＋Ｖo −ＶF −ＶCE
となり、第１のコレクタ抵抗Ｒ1 を流れる電流及び第１のトランジスタＱ11のコレクタを流れる第１の電流Ｉ1 を次式で示すことができる。
Ｉ1 ＝（Ｖ2 ＋Ｖo −ＶF −ＶCE）／Ｒ1 ・・・（１１）式
ここで、ＶF 及びＶCEはＶ2 に比べて十分に小さいので、これらを無視すると、次式が成立する。
Ｉ1 ＝（Ｖ2 ＋Ｖo ）／Ｒ1
この第１の電流Ｉ1 の値はツエナーダイオード２３を設ける場合に比べてＶo が含まれているので、Ｉ1 ／Ｉ2 を設定する時にＶo を考慮しなければならないが、Ｉ1 ／Ｉ2 の設定を不可能にするものではない。従って、回路構成の簡略化が要求される時にはツエナーダイオード２３を省くことができる。
放電回路としての第２の電流源１０は、コンデンサC1に接続され且つ対の直流出力端子４ａ、４ｂの直流出力電圧Voに対応した値の放電電流を流す機能を有する。この第２の電流源１０は、第２のカレントミラー回路と呼ぶこともできるものであって、ｎｐｎ型の第３及び第４のトランジスタＱ13、Ｑ14と、第２の抵抗Ｒ2 とから成る。第３のトランジスタＱ13のコレクタは図１のスイッチ１１と同一の機能を有する選択放電用ダイオード１１ａを介してコンデンサＣ1 の一端に接続されている。第３のトランジスタＱ13のエミッタは導体１９を介して同期整流素子Ｑ2 のソース電極及び負側の直流出力端子４ｂに接続されている。第４のトランジスタＱ14のコレクタは第２のコレクタ抵抗Ｒ2 を介して正側の直流出力端子４ａに接続されている。第４のトランジスタＱ14のエミッタは導体１９を介して同期整流素子Ｑ2 のソース電極及び負側の直流出力端子４ｂに接続されている。第３及び第４のトランジスタＱ13、Ｑ14のベースは互いに接続され且つ第４のトランジスタＱ14のコレクタに接続されている。
図１のコンデンサC1の放電を主スイッチQ1のオン期間に禁止する手段としてのスイッチ１１と同一の機能を得るために、図２に選択放電用ダイオード１１ａとバイアス用ダイオード１１ｂとが設けられている。バイアス用ダイオード１１ｂは主スイッチＱ1 のオフ期間にのみ選択放電用ダイオード１１ａをオン状態にするためのものであり、このアノードは導体１８を介して同期整流素子Ｑ2 のドレイン電極に接続され、カソードは選択放電用ダイオード１１ａのカソードに接続されている。主スイッチＱ1 のオン期間には、出力電圧Ｖo と２次巻線Ｎ2 の電圧Ｖ2 との和によってバイアス用ダイオード１１ｂが順方向バイアスされ、選択放電用ダイオード１１ａのカソード電位がコンデンサＣ1 の電圧Ｖc1よりも高いＶ2 ＋Ｖo −ＶF になり、選択放電用ダイオード１１ａが逆バイアス状態になり、放電電流が流れない。なお、上記ＶF はバイアス用ダイオード１１ｂの順方向電圧である。
第２の電流源１０の第２のコレクタ抵抗Ｒ2 には、出力電圧Ｖo から第４のトランジスタＱ14のコレクタ・エミッタ間電圧ＶCEを差し引いた電圧Ｖo −ＶCEが印加され、この第２のコレクタ抵抗Ｒ2に（Ｖo −ＶCE）／Ｒ2に従う電流が流れる。第４のトランジスタＱ14のコレクタ・エミッタ間電圧ＶCEは出力電圧Ｖo に比べて極めて小さい値であるので、これを無視すると、第２のコレクタ抵抗Ｒ2 にＶo ／Ｒ2 の電流が流れる。第３及び第４のトランジスタＱ13、Ｑ14はカレントミラー回路を構成しているので、第３のトランジスタＱ13のコレクタに流れる第２の電流Ｉ2 は第４のトランジスタＱ14のコレクタ電流と同一になる。従って、第２の電流Ｉ2をＩ2＝Ｖｏ／Ｒ2で示すことができ、コンデンサＣ1の放電電流が出力電圧Ｖｏに比例して流れる。
第１の電流源９にツエナーダイオード２３を設ける場合には、第１及び第２の電流Ｉ1 、Ｉ2 の比Ｉ1 ／Ｉ2 をＶF 、ＶCEを無視して概略的に次式で示すことができる。
Ｉ1 ／Ｉ2 ＝｛Ｖin（Ｎs ／Ｎp ）／Ｒ1｝／（Ｖo ／Ｒ2 ）
＝（Ｎs ／Ｎp ）×（Ｒ2 ／Ｒ1 ）×（Ｖin／Ｖo ）
＝｛（Ｎs Ｖin）／（Ｎp Ｖo ）｝（Ｒ2 ／Ｒ1 ）
＝（Ｖ２／Ｖｏ）（Ｒ2 ／Ｒ1 ） ・・・（１２）式
上記（１２）式においてＲ1 ＝Ｒ2 に設定すれば、（１２）式は前述の（９）式と同一になり、理想的な同期整流期間を容易且つ正確に得ることができる。
もし、ツエナーダイオード２３が設けられていない場合には、ＶF 、ＶCEを無視すると、第１の電流Ｉ1 は前述の（１１）式に従って次式で示すことができる。
Ｉ1 ＝（Ｖ2 ＋Ｖo ）／Ｒ1
＝［｛（Ｎs ／Ｎp ）Ｖin｝＋Ｖo ］／Ｒ1
＝Ｖｄｓ／Ｒ１
＝（Ｖ２＋Ｖｏ）／Ｒ１
一方、前述したように主スイッチＱ1 のオン時間Ｔonとトランス２のエネルギー放出時間Ｔd との比Ｔon／Ｔd とコンデンサＣ1 の充電時間Ｔonと放電時間Ｔd ′との比Ｔon／Ｔd ′とが等しいこと、即ちＴon／Ｔd ＝Ｔon／Ｔd ′であること、が理想である。前述の（７）〜（１２）式と同様な手法に従って、Ｔon／Ｔd ＝Ｔon／Ｔd ′を満足するためのＲ1 とＲ2 との関係を求めると、次式が得られる。
Ｒ1 ＝［１＋｛（Ｎs Ｖin）／（Ｎp Ｖo）｝］Ｒ2 ・・・（１３）式
ツエナーダイオード２３を設けない場合において、入力電圧Ｖin、出力電圧Ｖo が一定であれば、これ等を定数とみなすことができるので、第１及び第２のコレクタ抵抗Ｒ1 、Ｒ2 の理想的な比を容易に設定できる。
次に、図１のスイッチ制御回路５を説明する。このスイッチ制御回路５は、帰還信号形成回路５ａと鋸波発生器５ｂと比較器５ｃとを有し、周知の方法で主スイッチＱ1 のためのＰＷＭ（パルス幅変調）制御信号Ｖg を形成するものである。帰還信号形成回路５ａはライン２４、２５によって直流出力端子４ａ、４ｂに接続され、出力電圧Ｖｏを所望値に保つための帰還制御信号を形成する。帰還制御信号は対の直流出力端子４ａ、４ｂ間の電圧を示す信号であり、この実施例では直流出力端子４ａ、４ｂ間の出力電圧Ｖｏに比例した電圧信号である。勿論、帰還信号として出力電圧Ｖｏに反比例する電圧を帰還信号とすることもできる。
キャリア波発生器としての鋸波発生器５ｂは例えば２０〜１００kHz の高い繰返し周波数で鋸波を発生する。この鋸波発生器５ｂを三角波発生器に置き換えることもできる。比較器５ｃの負入力端子は帰還信号形成回路５ａに接続され、正入力端子は鋸波発生器５ｂに接続されている。従って、比較器５ｃからは鋸波が帰還信号よりも高い時に高レベルパルスが発生する。比較器５ｃの出力ライン２６は主スイッチＱ1 の制御端子即ちゲートに接続されている。なお、ＰＷＭパルスから成る制御信号Ｖg は主スイッチＱ1 のゲートとソースとの間に印加される。従って、図１で比較器５ｃと主スイッチＱ1 のソースとの接続は省略されている。図３（Ａ）にスイッチ制御回路５から出力するＰＷＭパルスから成る制御信号Ｖg が示されている。主スイッチＱ1 は図３（Ａ）の制御信号Ｖg の高レベル期間にオンになり、低レベル期間にオフになる。
図１ではスイッチ制御回路５が直流出力端子４ａ、４ｂに接続されているが、この代りにトランス２の３次巻線等に接続することができる。要するに、帰還信号形成回路５ａの接続箇所は、直流出力端子４ａ、４ｂの出力電圧に比例する電圧を示す部分であればどこでもよい。また、帰還信号形成回路５ａの中に周知の光結合伝送路を含めることができる。
次に、図１のスイッチング電源装置の動作を図３を参照して説明する。図１の主スイッチＱ1 のオン期間には、１次巻線Ｎ1 に直流電源１の電圧が印加され、１次巻線Ｎ1及び主スイッチＱ1に図３（C）に示す電流Idが流れる。この時、同期整流素子Ｑ2 の同期整流用スイッチ８及びダイオードＤo は非導通であるので、トランス２にエネルギーが蓄積される。平滑コンデンサＣo が既に充電されていると仮定すると、図３の例えばｔ3 〜ｔ5 に示す主スイッチＱ1 のオン期間Ｔonに、２次巻線Ｎ2 の電圧Ｖ2 と平滑コンデンサＣo の出力電圧Ｖo との和の電圧に相当する図３（B）に示す同期整流素子Ｑ2の対の主端子間電圧Vdsに基づいてコンデンサＣ1 が充電され、図３（Ｅ）に示すようにこの電圧Ｖc1が傾斜を有して増大する。既に説明したように図２に示すようにツエナーダイオード２３が設けられている場合にはＶ2＋Ｖo−Vzに比例した第１の電流I1でコンデンサＣ1 が充電され、ツエナーダイオード２３が設けられていない場合にはＶ2＋Ｖoに比例した第１の電流I1でコンデンサＣ1 が充電される。コンデンサＣ1 の電圧Ｖc1が図３のｔ4 時点で基準電圧Ｖr を横切ると、比較器２０の出力が図３（Ｆ）に示すように高レベルから低レベルに転換する。
主スイッチＱ1 が図３のｔ5 時点でターンオフすると、トランス２の蓄積エネルギーの放出が生じ、２次巻線Ｎ2 にオン時と逆の方向の電圧が誘起し、２次巻線Ｎ2 と平滑コンデンサＣo と同期整流素子Ｑ2 とから成る経路で図３（Ｄ）に示す電流Ｉs が流れる。同期整流素子Ｑ2 はダイオードＤo を含んでいるので、同期整流用スイッチ８のオン・オフに拘らず電流Ｉs を流すことができる。この主スイッチＱ1 のオフ期間Ｔoff には、同期整流素子Ｑ2 の両端子間電圧即ちドレイン・ソース間電圧Ｖdsは零又は零近傍の低い値になる。このため、ＮＯＲ回路２２の両入力が低レベルとなり、ＮＯＲ回路２２の出力Ｖ22が図３（Ｇ）に示すように高レベルとなり、同期整流素子Ｑ2 の制御端子Ｇ（ゲート）とソースＳとの間に高レベル信号が印加され、同期整流用スイッチ８がオンになる。これにより、同期整流素子Ｑ2 のソースＳからドレインＤに向って電流Ｉsが流れる。
主スイッチＱ1 のオフ期間には、上述のように同期整流素子Ｑ2 の両端子間電圧が零又は低い値になるので、コンデンサＣ1 の充電電流の供給が停止し、コンデンサＣ1 の電荷は第２の電流源１０を介して所定の放電時定数を有して放電し、コンデンサＣ1 の電圧Ｖc1は図３（Ｅ）のｔ1 〜ｔ2 ′及びｔ5 〜ｔ6 ′に示すように傾斜を有して低下する。コンデンサＣ1 の電圧Ｖc1がｔ2 及びｔ6 に示すように基準電圧Ｖr を横切ると、比較器２０の出力が低レベルから高レベルに転換し、これにより、ＮＯＲ回路２２の出力Ｖ22が高レベルから低レベルに転換し、同期整流用スイッチ８のオン制御が終了する。同期整流用スイッチ８のオン制御が終了しても電流Ｉs はダイオードＤo を通って流れる。電流Ｉs はダイオードＤo のみを流れる時間は極めて短く且つその電流の値が小さいので、ダイオードＤo が破壊することはない。
本実施例は次の効果を有する。
（１） 定電流化特性を有している第１及び第２の電流源９、１０によってコンデンサＣ1 を充電し且つ放電させるので、主スイッチＱ1 のオン・オフによるトランス２のエネルギーの蓄積時間と放出時間との比と、コンデンサＣ1 の充電時間と放電時間との比の対応関係を容易且つ正確に設定することができ、同期整流用スイッチ８の理想的なオン期間を設定することができる。即ち同期整流用スイッチ８のオン期間をトランス２のエネルギー放出期間にほぼ一致させて同期整流による効率向上の効果を最大限に得ることができ、且つ同期整流用スイッチ８と主スイッチＱ1 とが同時にオン状態になることによるノイズ発生、回路の破壊等の弊害等を抑制することができる。
（２） 図２の回路では第１及び第２の電流源９、１０がカレントミラー回路であるので、第１及び第２の電流Ｉ１，Ｉ２を所望の比率に容易且つ正確に設定することができる。
（３） 図２の回路では出力電圧Ｖoと同一の電圧Ｖｚを有するツエナーダイオード２３が設けられているので、出力電圧Ｖoが一定の場合には第１及び第２のコレクタ抵抗Ｒ1 、Ｒ2 の値を同一にすることによって同期整流用スイッチ８の理想的オン期間が設定される。
（４） 図２の回路では選択放電用ダイオード１１ａとバイアス用ダイオード１１ｂとが主スイッチQ1のオン期間にコンデンサC1の放電を禁止する手段として機能するので、主スイッチQ1のオン期間におけるコンデンサC1の放電禁止を容易に達成できる。
（５） 図２の回路ではダイオードＤ１，Ｄ２が設けられているので、コンデンサC1の不要な放電を禁止しすることができる。
（６） 同期整流制御回路７は特別な調整回路を含んでいないので、半導体集積化を容易に達成できる。
（７） 同期整流制御回路７が半導体集積化されているので、同期整流制御回路７の部品点数が１つとなり、コストの低減が可能になる。また、同一の半導体基板にカレントミラー回路を構成する第１及び第２のトランジスタＱ11、Ｑ12が形成されるので、これ等の特性を容易に揃えることができ、所望の電流を正確に流すことができる。同様に、同一の半導体基板にカレントミラー回路を構成する第３及び第４のトランジスタＱ13、Ｑ14が形成されるので、これ等の特性を容易に揃えることができ、所望の電流を正確に流すことができる。
（８） 同期整流制御回路７と同期整流素子Ｑ2 とが同一の包囲体即ちパッケージに収容されているので、同期整流回路３が一部品となり、部品点数及びコストの増大を抑えることができる。
（９） ＮＯＲ回路２２を使用して同期整流用スイッチ８のオン期間を決定しているので、同期整流用スイッチ８の不要期間のオンを確実に防ぐことができる。
次に、図４に示す実施例２に従うスイッチング電源装置を説明する。但し、図４及び後述する図５〜図１６において図１及び図２と実質的に同一の部分には同一の符号を付してその説明を省略する。また、図４〜図１６の説明において図１及び図３を参照する。
図４のスイッチング電源装置は変形された同期整流回路３ａを有する他は、図１及び図２と同一に形成されている。また、図４の変形された同期整流回路３ａは、変形された同期整流制御回路７ａの他は図２と同一に形成されている。
図４の同期整流制御回路７ａは、変形された第１の電流源９ａの他は図２と同一に形成されている。図４の第１の電流源９ａにおける第１のコレクタ抵抗Ｒ1 は第２のトランジスタＱ12のコレクタと２次巻線の一端との間に接続されている。図４の第１の電流源９ａは、ツエナーダイオード２３が省かれ且つ第１のコレクタ抵抗Ｒ1 の接続箇所が変更されている点を除いて図２と同一に形成されている。この変形された第１の電流源９ａは出力電圧Ｖoの変化に無関係にコンデンサＣ１を最適に充電する機能を有する。即ち、図２のツエナーダイオード２３の電圧Ｖｚは固定であって出力電圧Ｖoの変化に追従して変化しない。従って、図２の回路では、出力電圧Ｖoが変化した時にコンデンサＣ１に最適な充電電流を供給することができない。これに対し、図４の第１の電流源９ａは、出力電圧Ｖoの変化に無関係に最適な充電電流をコンデンサＣ１に供給する。
次に、図４の第１の電流源９ａによって出力電圧Ｖoの変化に無関係に最適な充電電流をコンデンサＣ１に供給することができることを詳しく説明する。第１のコレクタ抵抗Ｒ1 には、第１のダイオードＤ1 と第２のトランジスタＱ12とを介して２次巻線Ｎ2 の電圧Ｖ2 が印加される。従って、第１のコレクタ抵抗Ｒ1 に流れる電流を（Ｖ2 −ＶF −ＶCE）／Ｒ1 で示すことができる。第１及び第２のトランジスタＱ11、Ｑ12はカレントミラー回路を構成しているので、第１のトランジスタＱ11のコレクタに流れる電流Ｉ1 は第１のコレクタ抵抗Ｒ1 に流れる電流と同一になり、次式で示すことができる。
Ｉ1 ＝（Ｖ2 −ＶF −ＶCE）／Ｒ1
＝｛Ｖin（Ｎs ／Ｎp ）−ＶF −ＶCE｝／Ｒ1
第１のダイオードＤ1 の順方向電圧ＶF 及び第２のトランジスタＱ12のコレクタ・エミッタ間電圧ＶCEは２次巻線Ｎ2 の電圧Ｖ2に比べて十分に小さいので、これらを無視すると、第１の電流Ｉ1 は次式で示される。
Ｉ1 ＝Ｖ２／Ｒ１
＝Ｖin （Ｎs ／Ｎp ）／Ｒ1 ・・・（１４）式
この（１４）式は前述の（１０）式と同一であり、出力電圧Ｖoに無関係の値を有する。従って、図４の実施例２によれば、出力電圧Ｖoの変化に無関係に最適な同期整流期間を得ることができる。また、ツエナーダイオード２３を使用しないので、この分だけコストの低減を図ることができる。なお、図４の実施例２においても、第１及び第２の抵抗Ｒ１，Ｒ２の値を同じＲ１＝Ｒ２に設定することによって第１及び第２の電流Ｉ１，Ｉ２の理想的関係
Ｉ１／Ｉ２＝Ｖ２／Ｖｏ
が得られる。
図５に示す実施例３のスイッチング電源装置は、変形された同期整流回路３ｂの他は図１、図２及び図４と同一に構成されている。また、図５の同期整流回路３ｂは変形された同期整流制御回路７ｂの他は図４と同一に形成されている。
図５の同期整流制御回路７ｂは、図４の選択放電用ダイオード１１ａとバイアス用ダイオード１１ｂを省き、この代りに放電禁止手段として２つの分圧用抵抗３１、３２と比較器３３と基準電圧源３４と放電制御用スイッチＱ5 とを設け、この他は図４と同一に形成したものである。
図５において第３のトランジスタＱ13はコンデンサＣ1 に対して直接に並列接続されている。第３及び第４のトランジスタＱ13、Ｑ14を主スイッチＱ1 のオフ期間のみにオンにするためにＦＥＴから成る放電制御スイッチＱ5 が第４のトランジスタＱ14に並列に接続されている。主スイッチＱ1 のオン期間判定用の比較器３３の正入力端子は２つの分圧用抵抗３１、３２の分圧点に接続され、負入力端子は基準電圧源３４に接続されている。分圧用抵抗３１、３２の直列回路は導体１８、１９を介して同期整流素子Ｑ2 のドレイン・ソース間に接続されている。従って、図３（Ｂ）に示すように主スイッチＱ1 のオン期間Ｔonに同期整流素子Ｑ2 のドレイン・ソース間電圧Ｖdsが高レベルになると、分圧用抵抗３１、３２の分圧点から高レベル信号が比較器３３に入力する。基準電圧源３４の基準電圧Ｖ34は主スイッチＱ1 のオン期間に分圧抵抗３１、３２から得られる分圧信号の値よりも低く設定されているので、比較器３３の出力は主スイッチＱ1 のオン期間Ｔonで高レベル、オフ期間Ｔoff に低レベルになる。比較器３３の出力端子は放電制御用スイッチＱ5 の制御端子（ゲート）に接続されているので、主スイッチＱ1 のオン期間に放電制御用スイッチＱ5 がオンになり、第３及び第４のトランジスタＱ13、Ｑ14のオンが禁止され且つコンデンサＣ1の放電が禁止される。この結果、第３及び第４のトランジスタＱ13、Ｑ14は主スイッチＱ1 のオフ期間Ｔoff のみに導通して第２の電流Ｉ2 を流す。
この実施例では比較器３３の入力のために分圧用抵抗３１、３２を独立に設けたが、この分圧用抵抗３１、３２を省いて導通許容期間検出手段１３の分圧抵抗１５、１６の分圧点を比較器３３の正入力端子に接続することができる。また、比較器３３を省き、この代りに図１のスイッチ制御回路５の出力を図５の放電制御用スイッチＱ5 の制御端子に供給することもできる。要するに、放電制御用スイッチＱ5 の制御回路は、分圧抵抗３１、３２と比較器３３と基準電圧源３４に限定されるものでなく、主スイッチＱ1 のオン期間Ｔonに放電制御用スイッチＱ5 をオンにすることができるものであればどのような回路でもよい。
図５の実施例３の放電制御用スイッチＱ5 は図４の選択放電用ダイオード１１ａと同一の機能を有するので、図４の実施例２と同一の効果を有する。なお、図５の放電制御用スイッチＱ5 に相当するものを図１のスイッチ１１の代り及び図２の選択放電用ダイオーダ１１ａ の代りに設けることもできる。
図６に示す実施例４のスイッチング電源装置は、変形された同期整流回路３ｃの他は図１、図２及び５と同一に形成されている。また、図６の変形された同期整流制御回路７ｃは図５のコンデンサＣ1 に並列に放電抵抗Ｒd を付加し、この他は図５の同期整流制御回路７ｂと同一に形成されている。図６の放電抵抗Ｒd は出力電圧Ｖo が異常に低下した時にコンデンサＣ1 の放電が主スイッチＱ1 のオフ期間Ｔoff 内に終了しないことを防ぐために設けられている。図１に示すように出力電圧Ｖo を帰還制御するスイッチ制御回路５が設けられている状態で対の直流出力端子４ａ、４ｂ間がインピーダンスショート状態になると、スイッチ制御回路５が主スイッチQ1のオン幅を制限するように働いて出力電圧Voが異常に低下する。また、図１には示されていない周知の過電流保護回路が働いた時にも出力電圧Voが異常に低下する。このように出力電圧Voが低下すると、この低下を補うために主スイッチQ1のオン期間Ton が正常負荷時よりも長くなる。この結果、コンデンサC1の電圧Vc1のピーク値が大きくなる。他方、上述のように出力電圧Voが低下すると、第２の電流源１０の第４のトランジスタQ14のベース・エミッタ間電圧VBEが、低下した出力電圧Voに対して無視できなくなる。この結果、（９）式が成り立たなくなり、主スイッチQ1のオフ期間中にコンデンサC1の放電が終了しない事態が発生する虞がある。そこで図６の実施例４では放電用抵抗Rdにある程度放電電流を流してコンデンサC１の放電時間が異常に長くなるのを防いでいる。この放電用抵抗Rdに流れる電流はVc1／Rdで定義される。このため異常のために主スイッチQ1のオン時間が長くなり、コンデンサC1の電圧が高くなった時には放電用抵抗Rdの電流は比較的大きいが、正常時にはコンデンサC1の電圧Vc1が低いので、放電用抵抗Rdの電流も異常時に比べて大幅に小さくなり、コンデンサC1の放電への影響が少ない。
図６の実施例４は放電用抵抗Ｒd を除いて図５と同一であるので、図５の実施例３と同一の効果を得ることができる。なお、図６の放電用抵抗Ｒd と同様なものを、図１、図２及び図４のコンデンサＣ1 に対しても並列に接続することができる。
図７の実施例５のスイッチング電源装置は、変形された同期整流回路３ｄの他は図１、図２及び図５と同一に形成されている。また、図７の同期整流回路３ｄは変形された同期整流制御回路７ｄの他は図５と同一に形成されている。
図７の同期整流制御回路７ｄは、変形された第１の電流源９ｂを設け、且つ強制放電用スイッチ４０と強制放電用論理回路４１とを設けた他は、図５の同期整流制御回路７ｂと同一に形成されている。
図７の第１の電流源９ｂは、図５の第１の電流源９ａの第１のダイオードＤ1 の代りに第１のエミッタ抵抗Ｒ11を接続し、第２のトランジスタＱ12のエミッタを図５において第１のトランジスタＱ11のエミッタに接続した代りに第２のエミッタ抵抗Ｒ12と導体１８とを介して同期整流素子Ｑ2 のドレイン電極に接続し、この他は図５の第１の電流源９ａと同一に形成したものに相当する。
図７において主スイッチ素子Q1のオン期間Tonに流れる第１の電流源９bの第１のトランジスタQ11のコレクタを流れる第１の電流I1は、VF、VCEを無視して次式で示すことができる。
I１ = 〔R１２／｛R１１(R１２＋R１)｝〕×（Nｓ／Np）Vin
第２の電流源１０の第３のトランジスタQ13のコレクタを流れる第２の電流I2は、図４の第２の実施例と同様にI2＝Vo／R2となるので、第１及び第２の電流I１、I２の比I１／I2は、
I１／I２＝〔R１２R２／｛R１１(R１２+R１)｝〕×（Ns Vin／（NpVo）
上記式において、R2＝R12／｛R11（R12+R1）｝と設定すれば、前述の（９）式と同一になり、理想的な同期整流を容易且つ正確に得ることができる。
なお、図７の第１の電流源９ｂを図２の第１の電流源９又は図４〜図６の第１の電流源９ａの代わりに接続することもできる。
電界効果トランジスタで示された強制放電用スイッチ４０は、コンデンサＣ1 に並列に接続されている。強制放電制御回路としての論理回路４１はインヒビットＡＮＤゲートから成り、比較器２０の出力端子に接続された非反転入力端子と、２つの分圧抵抗１５、１６の分圧点に接続された反転入力端子と、強制放電用スイッチ４０の制御端子（ゲート）に接続された出力端子とを有する。周知のようにインヒビットＡＮＤゲートから成る論理回路４１は反転入力端子が論理の０即ち低レベルの時にのみ非反転入力端子の信号と同一論理の出力を送出する。なお、論理回路４１をＡＮＤゲートとし、分圧抵抗１５、１６の分圧点とＡＮＤゲートの一方の入力端子との間にＮＯＴ回路を接続することができる。
論理回路４１は図３のｔ3 〜ｔ4 に示す図３（Ｂ）の同期整流素子Ｑ2 のドレイン・ソース間電圧Ｖdsが低レベルであり且つ図３（Ｆ）に示す比較器２０の出力Ｖ20が高レベルの時に高レベルの出力を発生する。従って、強制放電用スイッチ４０が図３のｔ2 〜ｔ4 期間にオン状態になり、コンデンサＣ1 の電荷が強制的に放出される。これは同期整流素子Ｑ2 のオフと同時にコンデンサＣ1 が強制的に放電されることを意味する。これにより、主スイッチＱ1 のオン期間Ｔonの開始時点においてコンデンサＣ1 の電荷が零であり、この状態から充電が開始することを意味する。このため、コンデンサＣ1 の充電量と主スイッチＱ1 のオン時間Ｔonの対応関係が正確になる。コンデンサＣ1 の強制放電回路は、トランス２の電流が不連続モードから連続モードに転換した時に対応するために設けられている。即ち、図３の例では主スイッチＱ1 のオフ期間Ｔoff 中にトランス２の蓄積エネルギーの放出が終了しているが、主スイッチＱ1 が一定周波数でオン・オフ制御されている場合において、負荷の条件によってはトランス２の蓄積エネルギーの放出が終了する前に主スイッチＱ1 がオン制御され、トランス２の電流が連続的に流れる連続モードになることがある。図７の強制放電回路が設けられていない場合において、例えば図３のｔ2 〜ｔ2 ′に示すようにコンデンサＣ1 に電荷が残っている状態で主スイッチＱ1 がオン制御されると、この状態からコンデンサＣ1 が再び充電される。これにより、トランス２のエネルギーの蓄積時間及び放出時間とコンデンサＣ1 の充電時間及び放電時間との対応関係が悪化し、同期整流期間の最適化を図ることができなくなる。
図７の実施例５は、図１〜図６の実施例１〜４と同一の効果を有する他に、上述した強制放電回路の効果を有する。
なお、強制放電用スイッチ４０及び論理回路４１とから成る強制放電回路を図１、図２、図４、図５及び図６の同期整流制御回路７、７ａ、７ｂ、７ｃに付加することができる。
また、図７の第１及び第２の電流源９ｂ、１０を定電流特性を有するカレントミラー回路以外の充電回路及び放電回路に置き換えた同期整流制御回路において図７と同様な強制放電回路を設けることができる。
また、比較器２０と同一の機能を有する別の比較器を設け、比較器２０の出力の代りにこの別の比較器の出力を論理回路４１に送ることができる。
また、比較器２０の出力を論理回路４１に送る代りに放電制御用比較器３３の出力を反転して論理回路４１に送ることができる。
また、論理回路４１の反転入力端子を放電制御用の分圧抵抗３１、３２の分圧点に接続すること、又は図１のスイッチ制御回路５の出力ラインに接続することができる。
次に、図８及び図９を参照して実施例６のスイッチング電源装置を説明する。図８の実施例６のスイッチング電源装置は、変形された同期整流回路３ｅの他は図１、及び図２及び図７と同一に形成されている。また、図８の同期整流回路３ｅは変形された同期整流制御回路７ｅの他は図７と同一に形成されている。図８の同期整流制御回路７ｅは、図７の強制放電用論理回路４１の代りに強制放電制御回路としてパルス形成回路４１ａを設け、この他は図７の同期整流制御回路７ｄと同一に形成したものである。
図９には図８の実施例６のスイッチング電源装置の各部の状態が図３と同様に示されている。但し、図９（F）に図３（F）のV20の代わりに強制放電用論理回路４１の出力V41aが示されている。
図８のパルス形成回路４１ａは、主スイッチＱ1 のオフ終了時点即ちオン開始時点に同期してオン期間Ｔonよりも十分に短い時間幅のパルスを形成して強制放電用スイッチ４０に供給するものである。このため、パルス形成回路４１ａは分圧用抵抗１５、１６の分圧点に接続され、図９（Ｆ）のｔ2 〜ｔ3 に示すように主スイッチＱ1 のオン開始時点ｔ2 に同期してオン期間Ｔoｎよりも十分に短いに微小幅パルスを発生する。このパルス形成回路４１ａはオン開始時点ｔ2 でトリガされるタイマ又は微分回路等で形成することができる。強制放電用スイッチ４０はパルス形成回路４１ａのパルスに応答してオン状態になり、コンデンサＣ1 を強制放電させる。
図８の実施例６によれば、図９（Ｅ）に示すようにコンデンサＣ1 の電圧Ｖc1が主スイッチＱ1 のオフ期間Ｔoff に基準電圧Ｖr を横切らない場合であっても、コンデンサＣ1 を強制放電させることができる。従って、実施例６によっても実施例５と同様な効果を得ることができる。
なお、図８のパルス形成回路４１ａと強制放電用スイッチ４０とから成る強制放電回路を、図１、図２、図４〜図６の回路に付加することもできる。また、図８のパルス形成回路４１ａの入力端子を分圧抵抗３１、３２の分圧点に接続すること、又は図１のスイッチ制御回路５の出力ライン２６に接続することもできる。また、図８において、第１及び第２の電流源９ｂ、１０の代りに定電流特性を有さない充電回路及び放電回路を設けることができる。
図１０に示す実施例７のスイッチング電源装置は、変形された同期整流回路３ｆの他は図１と同一に形成されている。また、図１０の同期整流回路３ｆは、変形された同期整流制御回路７ｆの他は図２と同一に構成されている。また、図１０の同期整流回路７ｆは、変形された第１の電流源９ｃを設け、選択放電用スイッチ１１a及びバイアス用ダイオード１１ｂを省いた他は図２と同一に構成されている。
図１０の第１の電流源９cは図２の第１の電流源９からツェナーダイオード２３を省いたものに相当する。図１０の第２の電流源１０の第３のトランジスタQ13はコンデンサC1に直接に並列接続されている。
図１０の第１の電流源９ｃから供給する第１の電流I1は前述の（１１）式と同一であって次のように示すことができる。
I１＝（V２＋Vo） ／R１=｛（VinNs／Np）＋Vo｝／R１
第２の電流源１０の第２の電流I2は次式で示すことができる。
I２ ＝ Vo／R２
第１の電流源７ｃの第１の電流I1の一部が第２の電流１０に流れるので、コンデンサC1の充電電流Icは次式で示すことができる。
Ic = I１ −I２ ＝〔｛（Vin Ns ／Np）＋Vo｝／R１ 〕−Vo／R２
従って、R1 =R2に設定すると充電電流Iｃ は次式で示される。
Ic ＝（Vin Ns／Np） ／Ｒ１ ・・・（１５）式
この（１５）式の充電電流Ｉｃは（１０）式における第1の電流I1と同様にコンデンサC1の充電電流であり、（１０）式と同様に出力電圧Ｖｏに無関係な値を有する。要するに、図１０の回路では、
（Ｉ１−Ｉ２）／Ｉ２＝Ｉｃ／Ｉ２
＝（Ｖｄｓ―Ｖｏ）／Ｖｏ
＝Ｖ２／Ｖｏ
が成立している。従って、図１０の実施例７によっても図４〜図８の実施例と同一の効果を得ることができる。
なお、図１０の回路に図７及び図８の強制放電用スイッチ４０及びこの制御回路を付加することができる。
図１１に示す実施例８のスイッチグ電源装置は、変形された同期整流回路３ｇの他は図１と同一に構成されている。図１１の同期整流回路３ｇは変形された同期整流制御回路７gの他は図５と同一に形成されている。図１１の同期整流制御回路７ｇは、変形されたパルス形成回路１２a の他は図５と同一に形成されている。図１１のパルス形成回路１２aは変形された比較及びパルス形成回路１４´の他は図５と同一に形成されている。
図１１の比較及びパルス形成回路１４´は、図５の比較及びパルス形成回路１４に軽負荷判定用比較器５０と軽負荷判定用基準電圧５１とRSフリップフロップ５２とを付加し、この他は図５と同一に形成したものである。従って、図１１の同期整流制御回路７ｇは、同期整流用スイッチ８を主スイッチQ1のオフ期間にオン制御する機能と、対の直流電圧出力端子４ａ，４ｂ間に接続された負荷４が定格負荷よりも低く設定された所定負荷レベルよりも低いか否かを判定する機能と、負荷４が前記所定負荷レベルよりも低い時に同期整流用スイッチ８のオン制御を禁止する機能とを有している。
追加された比較器５０と基準電圧源５１とRSフリップフロップ５２とは、対の直流電源端子４a、５ｂ間に接続される負荷が定格負荷（正常負荷）よりも大幅に軽い状態にあるか否かを判定し、軽い負荷状態の時に同期整流用スイッチ８のオン駆動を禁止するために使用されている。軽負荷の時に同期整流用スイッチ８のオン駆動を禁止すると、スイッチング電源装置の軽負荷時の効率が向上する。即ち、同期整流用スイッチ８をオン駆動すると、既に説明したように２次巻線N2の出力側のダイオードＤｏにおける電力損失が低減する。しかし、定格負荷よりも軽い負荷時２次側の電流は定格負荷時の２次側電流よりも小さくなり、同期整流用スイッチ８による電力損失の低減量も小さくなる。他方、同期整流用スイッチ８の駆動機能を有するものとして示されているNOR回路２２によって同期整流スイッチ８をオン駆動する時に電力損失が生じる。このオン駆動時の電力損失は負荷の変化に拘らずほぼ一定である。このため、軽負荷になると、同期整流用スイッチ８の駆動による電力損失量が同期整流用スイッチ８に基づく損失低減量よりも大きくなる。そこで、図１１の実施例８では、同期整流用スイッチ８の駆動が軽負荷時に禁止されている。
次に、図１１の軽負荷時の同期整流用スイッチ８の駆動禁止回路を詳しく説明する。図１１の軽負荷判定用比較器５０の正入力端子はコンデンサC1に接続され、負入力端子は所定軽負荷を示す基準電圧源５１に接続されている。基準電圧源５１の基準電圧V51は図３（E）で鎖線で示すように正常負荷時のコンデンサC1の電圧Vc1の最大値と同期整流用基準電圧源２１の基準電圧Vr との間であり且つ軽負荷時のコンデンサＣ１の電圧Ｖｃ１の最大値よりも高い値に設定されている。この基準電圧源５１の基準電圧V51の好ましい値は正常負荷時即ち定格負荷時の電圧Vc1の最大値の５〜３０％である。この基準電圧源５１の基準電圧V51は、同期整流用スイッチ８の駆動による電力損失の軽減量と同期整流用スイッチ８の駆動によって生じる電力損失量とが等しくなる負荷量の時のコンデンサＣ１の電圧Ｖｃ１の最大値に等しいことが望ましい。RSフリップフロップ５２のセット入力端子Sは同期整流期間決定用比較器２０に接続され、リセット入力端子Rは軽負荷判定用比較器５０に接続され、出力端子QはNOR回路２２に接続されている。
コンデンサC1の電圧Vc1は図１の主スイッチQ1のオン時間幅に比例する。他方、負荷４が軽くなると、主スイッチQ1のオン時間幅が正常負荷時よりも狭くなる。従って、軽負荷時にはコンデンサC1の電圧が低くなる。負荷４が軽いためにコンデンサC1の電圧Vc1の最大値が基準電圧V51よりも低くなると、比較器５０の出力は連続的に低レベルになり、RSフリップフロップをリセットすることが不可能になる。このため、RSフリップフロップ５２は同期整流用比較器２０の出力でセットされた状態を維持し、RSフリップフロップ５２の出力が連続的に高レベルになる。このため、軽負荷時にはNOR回路２２の出力が連続的に低レベルになり、同期整流用スイッチ８のオン駆動が禁止される。
なお、正常負荷時にはコンデンサC1の電圧Vc1が基準電圧V51を横切ることによって比較器５０から高レベルのリセットパルスが発生し、RSフリップフロップ５２がリセットされるために比較器２０の出力にRSフリップフロップ５２が応答し、図１の実施例１と同様に同期整流用スイッチ８のオン駆動が可能になる。従って、図１１の実施例８では、正常負荷時の同期整流用スイッチ８の駆動と軽負荷時における駆動禁止とを比較的簡単な回路によって達成することができる。
軽負荷判定手段を図１１の回路以外の構成にすることができる。例えば、コンデンサC1の電圧Vc1を比較器５０に入力される代わりに負荷４の大きさの切換えに連動させて軽負荷モードであることを示す信号を発生させる手段を設け、軽負荷モード時に低レベルの信号を比較器５０に入力させることができる。また、比較器５０を省き、軽負荷モードを示す信号をRSフリップフロップ５２のリセット端子に直接に入力させることができる。
図１１におけるRSフリップフロップ５２の代わりにNOR回路２２の図示されていない電源ライン、又はNOR回路２２の出力段に駆動回路を設ける場合にはこの電源ラインにスイッチを接続し、このスイッチを軽負荷時にオフにすることによって同期整理流用スイッチ８のオン駆動を禁止することができる。
また、比較器５０と基準電圧源51とRSフリップフロップ５２とを設ける代わりに図１、図２、図４、図５、図６、図７、図８、及び図１０の比較器２０に周知のヒステリシスを持たせることができる。この場合、比較器２０のヒステリシスの下側トリガレベルを図３（Ｅ）の基準電圧Ｖｒに設定し、上側トリガレベルを基準電圧Ｖｒと正常時のコンデンサＣ１の電圧Ｖｃ１の最大値との間の図３（Ｅ）の基準電圧Ｖ５１に設定する。なお、基準電圧Ｖ５１は軽負荷時のコンデンサＣ１の電圧Ｖｃ１の最大値よりも高い値を有する。軽負荷のためにコンデンサＣ１の電圧Ｖｃ１の最大値が基準電圧Ｖ５１に達しない時には、比較器２０から連続的に高レベル信号が出力し、ＮＯＲ回路２２の出力が連続的に低レベルになり、同期整流用スイッチ８のオン駆動を禁止することができる。従って、比較器２０にヒステリシスを持たせることにより図１１の回路と同一の効果を得ることができる。ヒステリシス動作における前記下側トリガレベルとは、ヒステリシスを有する比較器２０の入力がその下側トリガレベルをハイレベル側からロウレベル側に横切った時に比較器２０の出力が変化するレベルを意味し、また、前記上側トリガレベルとは、比較器２０の入力がその上側トリガレベルをロウレベル側からハイレベル側に横切った時に比較器２０の出力が変化するレベルを意味する。
図１１における放電回路１０aは、図５の第２の電流源１０、抵抗３１、３２、比較器３３、基準電圧源３４、及びスイッチQ5を含むものとして示されている。
図１１の基準電圧源５１とRSフリップフロップ５２とから成る軽負荷時に同期整流を禁止する手段、又はこれと同様な機能を有するものを図１、図２、図４、図６、図７、図８、図１０の回路にも適用可能である。
図１２は実施例９のスイッチング電源装置の２次巻線Ｎ2及びこの出力側回路を示す。この実施例９のスイッチング電源装置の１次側回路は図１と同一である。実施例９のスイッチング電源装置は、フォワード型ＤＣ−ＤＣ変換器に構成されており、図１２の２次巻線Ｎ2 の極性は図１と逆に設定されている。２次巻線Ｎ2は整流ダイオード６０と平滑回路３ｈと平滑コンデンサＣｏとを介して直流出力端子４ａ，４ｂに接続されている。図１２では平滑コンデンサＣｏが平滑回路３ｈの外に示されているが、勿論平滑回路３ｈに含めることもできる。
図１２の平滑回路は、２次巻線Ｎ2 と平滑コンデンサＣo との間のラインに直列に接続されたインダクタＬ１ と、このインダクタＬ１ と平滑コンデンサＣo とに対して並列に接続された同期整流素子Ｑ2と、同期整流制御回路７ｄとからなる。同期整流素子Ｑ2は一般に転流用整流素子又はフライホイール用素子又は平滑用整流素子と呼ばれものであるが、前述の実施例との対応関係を明確にするために、図１２においてもＱ2を同期整流素子と呼ぶことにする。
図１２の同期整流素子Ｑ2は実施例１〜８と同一の構成を有し、整流素子としてのダイオード６０を介して２次巻線Ｎ2に並列に接続されている。図１２の同期整流制御回路７ｄは図７で同一の参照符号で示すものと同一に構成されている。
整流ダイオード６０は主スイッチＱ1 のオン期間に導通するので、主スイッチＱ1 のオン期間にインダクタＬ１ にエネルギーが蓄積される。周知のようにインダクタＬ１ に蓄積されたエネルギーは、インダクタＬ１ と平滑コンデンサＣoと同期整流素子Ｑ2 とから成る経路で放出される。図１２の同期整流素子Ｑ2がインダクタＬ１ の蓄積エネルギーの放出期間に導通する動作は、実施例１〜８においてトランス２の蓄積エネルギーの放出期間に同期整流素子Ｑ2が導通する動作と同一である。インダクタＬ１を基準にすると、主スイッチＱ1とトランス２とダイオード６０から成る回路を、インダクタＬ１に断続的に電圧を供給するための断続電圧供給手段又は断続電圧供給スイッチイング手段と呼ぶことができる。
図１２の同期整流制御回路７ｄは図７と同一に構成されているので、インダクタＬ１ の蓄積エネルギーの放出期間にほぼ一致するように同期整流素子Ｑ2の同期整流用スイッチ８をオン駆動することが可能になり、同期整流用スイッチ８の最適駆動が可能になり、平滑回路３ｈにおける電力損失が低減する。
即ち、主スイッチQ1のオン期間に２次巻線N2の電圧V2と出力電圧Voとの差の電圧V2−VoがインダクタL1 に印加され、インダクタL1のインダクタン値をLとすれば、インダクタL1に｛（V2−Vo）2／２L｝Tonのエネルギーが蓄積される。このエネルギーは、主スイッチQ1のオフ期間に同期整流素子Q2を通して次式で示す時間Tdで放出される。
Td＝｛（V2−Vo）／Vo｝Ton
図１２のコンデンサC１は、ダイオードD1、D2のVF、トランジスタQ11、Q12のVCEを無視すると、次式で示す第１の電流I1によって定電流充電される。
I1＝（V2−Vo）／R1
コンデンサC1の電圧Vc1の最高値は次の通りである。
Vc1＝（V2−Vo）Ton ／（R１C1）
主スイッチQ1のオフ期間にコンデンサC1は次式で示す第２の電流I2によって放電される。
I2 ＝ Vo／R2
抵抗R1とR2とを同一値に設定した時のコンデンサC1の放電時間Td´は次式で示すことができる。
Td´＝C3 Vc３／I2
=｛（V2−Vo）／Vo｝Ton
このコンデンサC1の放電時間はインダクタL1の蓄積エネルギーの放出時間Tdと同一である。従って、実施例９において抵抗R1とR2とを同一値に設定すれば、実施例１〜８と同様に同期整流用スイッチ８を最適時間だけオンにすることができる。一般にはインダクタL1に連続的に電流が流れるが、強制放電用スイッチ４０によってコンデンサC1を一周期毎に放電させるので、コンデンサC1の充放電時間をインダクタL1の電流の変化分のみに対応させることができる。
なお、図１２の同期整流制御回路７ｄを図１、図４、図５、図６、図８、図１０及び１１の同期整流制御回路７、７ｂ、７ｃ、７ｅ、７ｆ、７ｇに置き換えることができる。
図１３は実施例１０のチョッパ型スイッチング電源装置を示す。このスイッチング電源装置では、断続電圧供給手段としての主スイッチＱ1 が直流電源端子１ａと出力端子４ａとの間に直列に接続され、スイッチ制御回路５´から出力される制御信号によってオン・オフ制御される。主スイッチＱ1 の出力側に図１２と同一の平滑回路３ｈと平滑コンデンサＣｏを介して直流出力端子４ａ，４ｂが接続されている。図１３の回路では平滑回路３ｈに直流電源端子１ａ，１ｂの入力電圧Ｖｉｎが主スイッチＱ1で断続されて入力する。従って、平滑インダクタＬ１を基準にすると、主スイッチＱ1を、インダクタＬ１に断続的に電圧を供給するための断続電圧供給手段又は断続電圧供給スイッチイング手段と呼ぶことができる。
図１３の回路の同期整流用スイッチ８は、図１２の２次巻線Ｎ２の電圧Ｖ２を平滑インダクタＬ１の電圧に置き換えたと等価に動作し、実施例９と同一の効果を得ることができる。
なお、図１３の同期整流制御回路７ｄを図１、図４、図５、図６、図８、図１０及び１１の同期整流制御回路７、７ｂ、７ｃ、７ｅ、７ｆ、７ｇに置き換えることができる。
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１） 図１４に示すように図１、図２、図４〜図１３の比較及びパルス形成回路１４における比較器２０と基準電圧源２１の代りに、図１４に示すＮＯＴ回路２０ａを設けることができる。図１４のＮＯＴ回路２０ａは基準電圧Ｖr と同様の値のしきい値を有してコンデンサＣ1 の電圧Ｖc1を２値の波形に整形し、図３（Ｆ）と同様なパルスを出力する。
（２） 図１４の変形された比較及びパルス形成回路１４ａに示すように前述した各実施例のＮＯＲ回路２２の代りに入力反転ＡＮＤ回路２２ａを設けることができる。
（３） 図１５の変形された比較及びパルス形成回路１４ｂに示すように、図１４のＮＯＴ回路２０ａの代りにコンデンサＣ1 にそれぞれ接続された２入力NＯＲ回路２０ｂを設けることができる。NＯＲ回路２０ｂの２つの入力を短絡すると、ＮＯＴ回路と同一に機能する。
（４） 図１６の変形された比較及びパルス形成回路１４ｃに示すように図１の比較器２０、基準電圧源２１及びＮＯＲ回路２２の代わりにＮＯＴ回路２２ｂ、ＡＮＤ回路２０ｃを設けることができる。ＡＮＤ回路２０ｃの一方の入力端子はＮＯＴ回路２２ｂを介して分圧導体１７に接続され、他方の入力端子はコンデンサＣ1 に接続されている。ＡＮＤ回路２０ｃのコンデンサに接続された入力端子は図１の基準電圧Ｖr に相当するしきい値を有してコンデンサＣ1 の電圧Ｖc1を波形整形すると同時にＮＯＴ回路２２ｂの出力との論理積出力を発生する。
（５） 周知の昇圧型のＤＣ−ＤＣコンバータ等の別のスイッチング電源装置にも本発明を適応することができる。
（６） 図７及び図８の第１及び第２のエミッタ抵抗Ｒ１１，Ｒ１２を省くことができる。
本発明は直流電源装置に利用することが可能のものである。
本発明に従う実施例１のスイッチング電源装置を示す回路図である。 図１のトランスの２次側を詳しく示す回路である。 図１の各部の状態を示す波形図である。 本発明に従う実施例２のスイッチング電源装置の一部を図２と同様に示す回路図である。 本発明に従う実施例３のスイッチング電源装置の一部を図２と同様に示す回路図である。 本発明に従う実施例４のスイッチング電源装置の一部を図２と同様に示す回路図である。 本発明に従う実施例５のスイッチング電源装置の一部を図２と同様に示す回路図である。 本発明に従う実施例６のスイッチング電源装置の一部を図２と同様に示す回路図である。 実施例６のスイッチング電源装置の各部の状態を図３と同様に示す回路図である。 本発明に従う実施例７のスイッチング電源装置の一部を図２と同様に示す回路図である。 本発明に従う実施例８のスイッチング電源装置の一部を図２と同様に示す回路図である。 本発明に従う実施例９のスイッチング電源装置の一部を図２と同様に示す回路図である。 本発明に従う実施例１０のスイッチング電源装置を示す回路図である。 変形例の比較及びパルス形成回路を示す回路図である。 別の変形例の比較及びパルス形成回路を示す回路図である。 更に別の変形例の比較及びパルス形成回路を示す回路図である。
符号の説明
１ 直流電源
２ トランス
３、３ａ〜３ｈ 同期整流回路
４ａ、４ｂ 直流出力端子
５ スイッチ制御回路
７〜７ｇ 同期整流制御回路
８ 同期整流用スイッチ
９ 第１の電流源
１０ 第２の電流源
１１ スイッチ
１２ パルス形成回路
１３ 導電許容期間検出手段
１４ 比較及びパルス形成回路
１５ 分圧抵抗
１６ 分圧抵抗
２０ 比較器
２１ 基準電圧源
２２ ＮＯＲ回路
Ｑ1 主スイッチ
Ｑ2 同期整流素子

Claims (25)

  1. 直流入力電圧を供給する直流電圧入力手段と、
    インダクタンス手段と、
    前記インダクタンス手段に断続的に電圧を供給するために前記直流電圧入力手段と前記インダクタンス手段との間に接続され且つ前記直流入力電圧を断続する主スイッチを有している断続電圧供給手段と、
    前記主スイッチの制御端子に接続され且つ前記主スイッチをオンオフ制御する機能を有しているスイッチ制御回路と、
    直流電圧を出力する対の直流電圧出力端子と、
    前記対の直流電圧出力端子間に接続された平滑コンデンサと、
    前記インダクタンス手段と平滑コンデンサとの直列回路に対して並列に接続された同期整流用スイッチと、
    前記同期整流用スイッチに並列接続された寄生又は個別の整流ダイオードと、
    前記同期整流用スイッチの制御端子に接続された同期整流制御回路と
    を備えたスイッチング電源装置であって、
    前記同期整流制御回路は、
    前記同期整流用スイッチのオン期間を決定するための同期整流期間決定用コンデンサと、
    前記同期整流期間決定用コンデンサに接続され且つ前記同期整流期間決定用コンデンサに対して前記主スイッチのオン期間に前記インダクタンス手段の電圧に対応した値の充電電流を供給する機能を有している第１の電流源と、
    前記同期整流期間決定用コンデンサに接続され且つ前記直流出力電圧に対応した値の放電電流を流す機能を有している第２の電流源と、
    前記主スイッチのオンオフ状態を示す信号が得られる箇所に接続され且つ前記同期整流用スイッチの導通許容期間を検出する機能を有している導通許容期間検出手段と、
    前記同期整流期間決定用コンデンサと前記導通許容期間検出手段と前記同期整流用スイッチの制御端子とに接続され且つ前記同期整流期間決定用コンデンサの電圧が所定基準値よりも高いか否かを判定する機能及び前記同期整流期間決定用コンデンサの電圧が前記所定基準値よりも高いと同時に前記導通許容期間である時に前記同期整流用スイッチのオン制御パルスを形成して前記同期整流用スイッチの制御端子に供給する機能を有している比較及びパルス形成回路と
    を備えていることを特徴とするスイッチング電源装置。
  2. 前記インダクタンス手段は１次巻線と２次巻線とを有するトランスであり、
    前記断続電圧供給手段は前記直流電圧入力手段と前記１次巻線との間に接続された主スイッチであり、
    前記同期整流用スイッチは前記２次巻線から前記平滑コンデンサに至る電流通路に直列に接続されており、
    前記整流ダイオードは前記主スイッチのオン期間に前記２次巻線に誘起する電圧で逆バイアスされる方向性を有していることを特徴とする請求項１記載のスイッチング電源装置。
  3. 前記断続電圧供給手段は、前記直流電圧入力手段に接続された１次巻線と、この１次巻線に電磁結合された２次巻線と、前記直流電圧入力手段と前記１次巻線との間に接続された主スイッチと、前記２次巻線から前記平滑コンデンサに至る電流通路に直列に接続され且つ前記主スイッチのオン期間に前記２次巻線に誘起する電圧で導通する方向性を有している整流素子とから成り、
    前記インダクタンス手段は前記２次巻線から前記平滑コンデンサに至る電流通路に直列に接続された平滑インダクタであり、
    前記同期整流用スイッチは前記平滑インダクタと前記平滑コンデンサとの直列回路に対して並列に接続され且つ前記２次巻線に前記整流素子を介して並列に接続されていることを特徴とする請求項１記載のスイッチング電源装置。
  4. 前記インダクタンス手段は前記直流電圧入力手段から前記平滑コンデンサに至る電流通路に直列に接続され平滑インダクタであり、
    前記断続電圧供給手段は、前記直流電圧入力手段と前記平滑インダクタとの間に接続された主スイッチであり、
    前記同期整流用スイッチは前記平滑インダクタを介して前記平滑コンデンサに並列に接続されていることを特徴とする請求項１記載のスイッチング電源装置。
  5. 更に、前記第２の電流源による前記同期整流期間決定用コンデンサの放電を前記主スイッチのオン期間に禁止する放電禁止手段を有することを特徴とする請求項１乃至４のいずれかに記載のスイッチング電源装置。
  6. 前記第１の電流源は前記主スイッチのオン期間に前記同期整流期間決定用コンデンサに第１の電流（Ｉ１）を供給するものであり、
    前記第２の電流源は前記主スイッチのオフ期間に前記同期整流期間決定用コンデンサを放電させるための第２の電流（Ｉ２）を流すものであり、
    前記第１の電流（Ｉ１）と前記第２の電流（Ｉ２）との比（Ｉ１／Ｉ２）が、前記主スイッチのオン期間における前記インダクタンス手段の電圧（Ｖ２）に前記対の直流電圧出力端子間の出力電圧（Ｖｏ）を加算した値（Ｖ２＋Ｖｏ）と前記出力電圧（Ｖｏ）との比｛（Ｖ２＋Ｖｏ）／Ｖｏ｝に等しいことを特徴とする請求項５記載のスイッチング電源装置。
  7. 前記第１の電流源は前記主スイッチのオン期間に前記同期整流期間決定用コンデンサに第１の電流（Ｉ１）を供給するものであり、
    前記第２の電流源は前記主スイッチのオフ期間に前記同期整流期間決定用コンデンサを放電させるための第２の電流（Ｉ２）を流すものであり、
    前記第１の電流（Ｉ１）と前記第２の電流（Ｉ２）との比（Ｉ１／Ｉ２）が、前記主スイッチのオン期間における前記同期整流用スイッチの対の主端子間の電圧（Ｖｄｓ）から所定のレベルシフト電圧（Ｖｚ）を減算した値（Ｖｄｓ−Ｖｚ）と前記出力電圧（Ｖｏ）との比｛（Ｖｄｓ−Ｖｚ）／Ｖｏ｝に等しいことを特徴とする請求項５記載のスイッチング電源装置。
  8. 前記第１の電流源は前記主スイッチのオン期間に前記同期整流期間決定用コンデンサに第１の電流（Ｉ１）を供給するものであり、
    前記第２の電流源は前記主スイッチのオフ期間に前記同期整流期間決定用コンデンサを放電させるための第２の電流（Ｉ２）を流すものであり、
    前記第１の電流（Ｉ１）と前記第２の電流（Ｉ２）との比（Ｉ１／Ｉ２）が、前記主スイッチのオン期間における前記前記インダクタンス手段の対の端子間の電圧（Ｖ２）と前記出力電圧（Ｖｏ）との比（Ｖ２／Ｖｏ）に等しいことを特徴とする請求項５記載のスイッチング電源装置。
  9. 前記第１の電流源は前記主スイッチのオン期間に前記同期整流期間決定用コンデンサと前記第２の電流源との組合せに第１の電流（Ｉ１）を供給するものであり、
    前記第２の電流源は前記主スイッチのオン期間とオフ期間との両方において前記同期整流期間決定用コンデンサを放電させるための第２の電流（Ｉ２）を流すものであり、
    前記第１の電流（Ｉ１）から前記第２の電流（Ｉ２）を減算した値（Ｉ１−Ｉ２）と前記第２の電流（Ｉ２）との比｛（Ｉ１−Ｉ２）／Ｉ２｝が、前記主スイッチのオン期間における前記同期整流用スイッチの対の主端子間の電圧（Ｖｄｓ）から前記対の直流電圧出力端子間の出力電圧（Ｖｏ）を減算した値（Ｖｄｓ−Ｖｏ）と前記出力電圧（Ｖｏ）との比｛（Ｖｄｓ−Ｖｏ）／Ｖｏ｝に等しいことを特徴とする請求項１記載のスイッチング電源装置。
  10. 前記第１の電流源は第１のカレントミラー回路であり、前記第２の電流源は第２のカレントミラー回路であることを特徴とする請求項１乃至９のいずれかに記載のスイッチング電源装置。
  11. 前記第１の電流源は、
    前記同期整流用スイッチの一方の主端子に接続されたエミッタと前記同期整流期間決定用コンデンサの一端に接続されたコレクタとを有する第１のトランジスタと、
    前記第１のトランジスタのエミッタに接続されたエミッタと前記第１のトランジスタのベースに接続されたベース及びコレクタとを有する第２のトランジスタと、
    前記第２のトランジスタのコレクタと前記同期整流用スイッチの他方の主端子との間に接続された第１のコレクタ抵抗と、
    から成ることを特徴とする請求項６記載のスイッチング電源装置。
  12. 前記第１の電流源は、
    前記同期整流用スイッチの一方の主端子に接続されたエミッタと前記同期整流期間決定用コンデンサの一端に接続されたコレクタとを有する第１のトランジスタと、
    前記第１のトランジスタのエミッタに接続されたエミッタと前記第１のトランジスタのベースに接続されたベース及びコレクタとを有する第２のトランジスタと、
    前記第２のトランジスタのコレクタと前記同期整流用スイッチの他方の主端子との間に接続された第１のコレクタ抵抗と、
    前記同期整流用スイッチの一方の主端子と前記第１のトランジスタのエミッタの間に接続され且つ前記出力電圧（Ｖｏ）と同一のツエナー電圧を有しているツエナーダイオードと
    から成ることを特徴とする請求項７記載のスイッチング電源装置。
  13. 前記第１の電流源は、
    前記同期整流用スイッチの一方の主端子に接続されたエミッタと前記同期整流期間決定用コンデンサの一端に接続されたコレクタとを有する第１のトランジスタと、
    前記第１のトランジスタのエミッタに接続されたエミッタと前記第１のトランジスタのベースにそれぞれ接続されたベース及びコレクタとを有する第２のトランジスタと、
    前記第２のトランジスタのコレクタに接続された一端と前記対の直流電圧出力端子の一方に接続された他端とを有する第１のコレクタ抵抗と
    から成ることを特徴とする請求項８記載のスイッチング電源装置。
  14. 前記第２の電流源は、
    前記平滑コンデンサの一端に接続されたエミッタと前記同期整流期間決定用コンデンサの一端に接続されコレクタとを有する第３のトランジスタと、
    前記平滑コンデンサの一端に接続されたエミッタと前記第３のトランジスタのベースにそれぞれ接続されたベース及びコレクタとを有する第４のトランジスタと、
    前記平滑コンデンサの他端と前記第４のトランジスタのコレクタとの間に接続された第２のコレクタ抵抗と
    から成ることを特徴とする請求項１乃至１３のいずれかに記載のスイッチング電源装置。
  15. 前記放電禁止手段は、
    前記同期整流期間決定用コンデンサの一端と前記第３のトランジスタのコレクタとの間に接続された選択放電用ダイオードと、
    前記同期整流用スイッチの一方の主端子と前記第３のトランジスタのコレクタとの間に接続されたバイアス用ダイオードと
    から成ることを特徴とする請求項１４記載のスイッチング電源装置。
  16. 前記放電禁止手段は、
    前記第４のトランジスタに並列に接続された放電阻止用スイッチと、
    前記主スイッチのオン期間に前記放電阻止用スイッチをオン制御する放電阻止制御回路と
    から成ることを特徴とする請求項１４記載のスイッチング電源装置。
  17. 前記第１の電流源は、
    前記同期整流用スイッチの一方の主端子に接続されたエミッタと前記同期整流期間決定用コンデンサの一端に接続されたコレクタとを有する第１のトランジスタと、
    前記第１のトランジスタのエミッタに接続されたエミッタと前記第１のトランジスタのベースに接続されたベース及びコレクタとを有する第２のトランジスタと、
    前記第２のトランジスタのコレクタと前記同期整流用スイッチの他方の主端子との間に接続された第１のコレクタ抵抗とから成り、
    前記第２の電流源は、
    前記平滑コンデンサの一端に接続されたエミッタと前記同期整流期間決定用コンデンサの一端に接続されコレクタとを有する第３のトランジスタと、
    前記平滑コンデンサの一端に接続されたエミッタと前記第３のトランジスタのベースにそれぞれ接続されたベース及びコレクタとを有する第４のトランジスタと、
    前記平滑コンデンサの他端と前記第４のトランジスタのコレクタとの間に接続された第２のコレクタ抵抗とから成ることを特徴とする請求項９記載のスイッチング電源装置。
  18. 更に、前記同期整流期間決定用コンデンサに並列に接続された放電調整用抵抗を有していることを特徴とする請求項１乃至１７のいずれかに記載のスイッチング電源装置。
  19. 前記導通許容期間検出手段は、前記同期整流用スイッチの１対の主端子間の電圧を検出する手段であることを特徴とする請求項１乃至１８のいずれかに記載のスイッチング電源装置。
  20. 前記比較及びパルス形成回路は、
    前記所定電圧値として所定の基準電圧を与える基準電圧源と、
    前記同期整流期間決定用コンデンサに接続された第１の入力端子と前記基準電圧源に接続された第２の入力端子とを有する比較器と、
    前記導通許容期間検出手段に接続された第１の入力端子と前記比較器に接続された第２の入力端子とを有し、前記導通許容期間検出手段の出力が前記主スイッチのオフを示し且つ前記同期整流期間決定用コンデンサの電圧が前記基準電圧よりも高いことを示す出力が前記比較器から得られている時に前記同期整流用スイッチにオン制御パルスを供給する論理回路と
    から成ることを特徴とする請求項１乃至１９のいずれかに記載のスイッチング電源装置。
  21. 前記比較及びパルス形成回路は、
    前記所定基準値として機能するしきい値を有し且つ前記同期整流期間決定用コンデンサの電圧が前記しきい値よりも高い時に第１のレベルの出力を発生し、前記同期整流期間決定用コンデンサの電圧が前記しきい値よりも低い時に第２のレベルの出力を発生する第１の論理回路と、
    前記導通許容期間検出手段に接続された第１の入力端子と前記第１の論理回路に接続された第２の入力端子とを有し、前記導通許容期間検出手段の出力が前記主スイッチのオフを示し同時に前記第１の論理回路が前記第１のレベルの出力を発生している時に前記同期整流用スイッチにオン制御パルスを供給する第２の論理回路と
    から成ることを特徴とする請求項１乃至１９のいずれかに記載のスイッチング電源装置。
  22. 前記同期整流制御回路は、半導体集積回路から成ることを特徴とする請求項１乃至２１のいずれかに記載のスイッチング電源装置。
  23. 前記同期整流用スイッチと前記整流ダイオードと前記同期整流制御回路とは、同一の包囲体に収容されていることを特徴とする請求項１乃至２２のいずれかに記載のスイッチング電源装置。
  24. 直流入力電圧を供給する直流電圧入力手段と、
    インダクタンス手段と、
    前記インダクタンス手段に断続的に電圧を供給するために前記直流電圧入力手段と前記インダクタンス手段との間に接続され且つ前記直流入力電圧を断続する主スイッチを有している断続電圧供給手段と、
    前記主スイッチの制御端子に接続され且つ前記主スイッチをオンオフ制御する機能を有しているスイッチ制御回路と、
    直流電圧を出力する対の直流電圧出力端子と、
    前記対の直流電圧出力端子間に接続された平滑コンデンサと、
    前記インダクタンス手段と平滑コンデンサとの直列回路に対して並列に接続された同期整流用スイッチと、
    前記同期整流用スイッチに並列接続された寄生又は個別の整流ダイオードと、
    前記同期整流用スイッチの制御端子に接続された同期整流制御回路と
    を備えたスイッチング電源装置であって、
    前記同期整流制御回路は、
    前記同期整流用スイッチのオン期間を決定するための同期整流期間決定用コンデンサと、
    前記同期整流期間決定用コンデンサに接続され且つ前記主スイッチのオン期間に前記同期整流期間決定用コンデンサを充電する機能を有している充電回路と、
    前記同期整流期間決定用コンデンサに接続され且つ前記同期整流期間決定用コンデンサの放電電流を流す機能を有している放電回路と、
    前記主スイッチのオンオフ状態を示す信号が得られる箇所に接続され且つ前記同期整流用スイッチの導通許容期間を検出する機能を有している導通許容期間検出手段と、
    前記同期整流期間決定用コンデンサと前記導通許容期間検出手段と前記同期整流用スイッチの制御端子とに接続され且つ前記同期整流期間決定用コンデンサの電圧が所定基準値よりも高いか否かを判定する機能及び前記同期整流期間決定用コンデンサの電圧が前記所定基準値よりも高いと同時に前記導通許容期間である時に前記同期整流用スイッチのオン制御パルスを形成して前記同期整流用スイッチの制御端子に供給する機能を有している比較及びパルス形成回路と、
    前記同期整流期間決定用コンデンサに並列に接続された強制放電用スイッチと、
    前記同期整流用スイッチのオン制御終了時点又は前記主スイッチのオン制御開始時点に同期して強制放電用スイッチを所定時間だけオン制御する制御回路と
    を備えていることを特徴とするスイッチング電源装置。
  25. 直流入力電圧を供給する直流電圧入力手段と、
    インダクタンス手段と、
    前記インダクタンス手段に断続的に電圧を供給するために前記直流電圧入力手段と前記インダクタンス手段との間に接続され且つ前記直流入力電圧を断続する主スイッチを有している断続電圧供給手段と、
    前記主スイッチの制御端子に接続され且つ前記主スイッチをオンオフ制御する機能を有しているスイッチ制御回路と、
    直流電圧を出力する対の直流電圧出力端子と、
    前記対の直流電圧出力端子間に接続された平滑コンデンサと、
    前記インダクタンス手段と平滑コンデンサとの直列回路に対して並列に接続された同期整流用スイッチと、
    前記同期整流用スイッチに並列接続された寄生又は個別の整流ダイオードと、
    前記同期整流用スイッチのオン期間を決定するための同期整流期間決定用コンデンサと、
    前記同期整流期間決定用コンデンサに接続され且つ前記主スイッチのオン期間に前記同期整流期間決定用コンデンサを充電する機能を有している充電回路と、
    前記同期整流期間決定用コンデンサに接続され且つ前記同期整流期間決定用コンデンサの放電電流を流す機能を有している放電回路と、
    前記主スイッチのオンオフ状態を示す信号が得られる箇所に接続され且つ前記同期整流用スイッチの導通許容期間を検出する機能を有している導通許容期間検出手段と、
    前記同期整流期間決定用コンデンサと前記導通許容期間検出手段と前記同期整流用スイッチの制御端子とに接続され且つ前記同期整流期間決定用コンデンサの電圧が所定基準値よりも高いか否かを判定する機能及び前記同期整流期間決定用コンデンサの電圧が前記所定基準値よりも高いと同時に前記導通許容期間である時に前記同期整流用スイッチのオン制御パルスを形成して前記同期整流用スイッチの制御端子に供給する機能及び前記対の直流電圧出力端子間に接続された負荷が定格負荷よりも低く設定された所定負荷レベルよりも低いか否かを判定する機能と前記負荷が前記所定負荷レベルよりも低い時に前記同期整流用スイッチのオン制御を禁止する機能を有している比較及びパルス形成回路と
    を備えていることを特徴とするスイッチング電源装置。
JP2004196685A 2004-07-02 2004-07-02 スイッチング電源装置 Expired - Fee Related JP4126558B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004196685A JP4126558B2 (ja) 2004-07-02 2004-07-02 スイッチング電源装置
CNB2005800182297A CN100505497C (zh) 2004-07-02 2005-06-29 开关电源装置
PCT/JP2005/011985 WO2006003951A1 (ja) 2004-07-02 2005-06-29 スイッチング電源装置
US11/614,474 US7262977B2 (en) 2004-07-02 2006-12-21 Switching-mode power supply having a synchronous rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004196685A JP4126558B2 (ja) 2004-07-02 2004-07-02 スイッチング電源装置

Publications (3)

Publication Number Publication Date
JP2006020444A JP2006020444A (ja) 2006-01-19
JP2006020444A5 JP2006020444A5 (ja) 2007-01-11
JP4126558B2 true JP4126558B2 (ja) 2008-07-30

Family

ID=35782758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004196685A Expired - Fee Related JP4126558B2 (ja) 2004-07-02 2004-07-02 スイッチング電源装置

Country Status (4)

Country Link
US (1) US7262977B2 (ja)
JP (1) JP4126558B2 (ja)
CN (1) CN100505497C (ja)
WO (1) WO2006003951A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011152030A (ja) * 2009-12-21 2011-08-04 Canon Inc 電源装置及び画像形成装置
US9048835B2 (en) 2011-11-01 2015-06-02 Canon Kabushiki Kaisha Power supply and image forming apparatus

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7385832B2 (en) * 2006-07-03 2008-06-10 Semiconductor Components Industries, L.L.C. Method of forming a secondary-side controller and structure therefor
JP4210868B2 (ja) * 2007-06-15 2009-01-21 サンケン電気株式会社 スイッチング電源装置
US20090257250A1 (en) * 2008-04-15 2009-10-15 Green Mark Technology Inc. Synchronous rectifier dc/dc converters using a controlled-coupling sense winding
JP5115317B2 (ja) * 2008-05-12 2013-01-09 ミツミ電機株式会社 スイッチング電源装置
US8988912B2 (en) * 2008-10-23 2015-03-24 Leach International Corporation System and method for emulating an ideal diode in a power control device
JP5463759B2 (ja) * 2008-10-24 2014-04-09 富士電機株式会社 スイッチング電源装置およびスイッチング電源制御回路
US20100195254A1 (en) * 2009-02-02 2010-08-05 Texas Instruments Incorporated Overcurrent and brown out protection apparatus
IL198868A0 (en) * 2009-05-21 2010-02-17 Kramer Electronics Ltd Method and circuit for recovering a sync signal fed via a cable to a raster scan display device
CN101662207B (zh) * 2009-06-26 2013-01-09 成都芯源系统有限公司 一种整流管控制电路及其轻载控制方法
US8526202B2 (en) * 2009-10-22 2013-09-03 Bcd Semiconductor Manufacturing Limited System and method for synchronous rectifier
US8699242B2 (en) * 2010-04-29 2014-04-15 Convergent Capital Partners Ii, L.P. Synchronous drive circuit for variable frequency resonant converters
TWI429195B (zh) * 2010-12-08 2014-03-01 Ind Tech Res Inst 功率電路及其直流對直流轉換器
US9077258B2 (en) * 2011-07-26 2015-07-07 System General Corp. Regulation circuit associated with synchronous rectifier providing cable compensation for the power converter and method thereof
JP6000525B2 (ja) 2011-10-20 2016-09-28 キヤノン株式会社 電源装置
CN102735906B (zh) 2012-07-05 2014-11-05 矽力杰半导体技术(杭州)有限公司 一种电感电流检测电路以及应用其的led驱动电路
US9602006B2 (en) 2012-10-24 2017-03-21 Infineon Technologies Ag Method and a controller for determining a demagnetization zero current time for a switched mode power supply
US9069020B2 (en) 2012-10-24 2015-06-30 Infineon Technologies Ag Method and a circuit arrangement for determining a demagnetization zero current time
JP2014090534A (ja) * 2012-10-29 2014-05-15 Sanken Electric Co Ltd 同期整流回路
TWI504113B (zh) * 2012-11-14 2015-10-11 Lite On Technology Corp 返馳式電源轉換器與電子裝置
US8964421B2 (en) * 2013-03-14 2015-02-24 Dialog Semiconductor Inc. Powering a synchronous rectifier controller
US20140268914A1 (en) * 2013-03-18 2014-09-18 System General Corp. Method of controlling synchronous rectifier for power converter, control circuit, and power converter thereof
US9276511B2 (en) 2014-02-04 2016-03-01 Kohler Co. Field current profile
CN104702134A (zh) * 2014-03-18 2015-06-10 台湾快捷国际股份有限公司 控制同步整流器的方法、控制电路及其功率转换器
US9543844B2 (en) * 2014-04-01 2017-01-10 Infineon Technologies Austria Ag System and method for a switched-mode power supply
JP6554325B2 (ja) 2014-08-01 2019-07-31 ローム株式会社 絶縁同期整流型ｄｃ／ｄｃコンバータおよびそのフィードバック回路、その同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP6374261B2 (ja) * 2014-08-01 2018-08-15 ローム株式会社 絶縁同期整流型ｄｃ／ｄｃコンバータおよびその同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP6563651B2 (ja) * 2014-12-24 2019-08-21 ローム株式会社 絶縁同期整流型ｄｃ／ｄｃコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP2018502545A (ja) * 2015-01-05 2018-01-25 フィリップス ライティング ホールディング ビー ヴィ 深い減光のための電源
DE112015005387T5 (de) * 2015-02-16 2017-08-24 Aisin Aw Co., Ltd. Schaltelement-Treiberschaltung
US9812978B2 (en) * 2015-04-02 2017-11-07 Virginia Tech Intellectual Properties, Inc. Circuit and method for driving synchronous rectifiers for high-frequency flyback converters
CN105305844B (zh) * 2015-10-21 2017-11-21 深圳市芯茂微电子有限公司 一种隔离型同步整流控制电路及其装置与控制方法
US9825548B2 (en) * 2016-02-02 2017-11-21 Fairchild Semiconductor Corporation Adaptive turn-off trigger blanking for synchronous rectification
JP6747203B2 (ja) * 2016-09-15 2020-08-26 富士電機株式会社 スイッチング電源装置
US10250058B2 (en) * 2016-09-15 2019-04-02 Raytheon Company Charge management system
JP6670523B2 (ja) * 2016-09-28 2020-03-25 サンケン電気株式会社 同期整流素子駆動装置及び同期整流素子駆動方法
GB2543949B (en) * 2016-10-03 2018-09-05 O2Micro Inc Charge/discharge switch control circuits for batteries
US10530235B1 (en) * 2018-06-20 2020-01-07 Champion Microelectronic Corporation Systems for and methods of synchronous rectification in a switching power converter
US10992230B1 (en) 2019-10-24 2021-04-27 Wavious, Llc Multi-phase switching mode power supply with adaptive synchronous drivers
CN112838755B (zh) * 2021-01-28 2022-04-08 上海空间电源研究所 一种用于buck变换器的防电流倒灌电路
US11689111B2 (en) * 2021-04-07 2023-06-27 Texas Instruments Incorporated Self-powered solid state relay using digital isolators

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845188B2 (ja) * 1995-12-11 1999-01-13 サンケン電気株式会社 Ｄｃ−ｄｃコンバ−タ
JP3626072B2 (ja) * 2000-05-31 2005-03-02 松下電器産業株式会社 スイッチング電源装置
JP3494223B2 (ja) * 2001-12-03 2004-02-09 サンケン電気株式会社 Ｄｃ−ｄｃコンバ−タ
JP3905822B2 (ja) * 2002-11-19 2007-04-18 コーセル株式会社 同期整流式スイッチング電源装置
WO2005034324A1 (ja) * 2003-09-30 2005-04-14 Sanken Electric Co., Ltd. スイッチング電源装置
US6961256B2 (en) * 2004-02-13 2005-11-01 Niko Semiconductor Co., Ltd. Synchronous rectifier with dead time adjusting function
JP4281959B2 (ja) * 2004-08-11 2009-06-17 Ｓｍｋ株式会社 同期整流スイッチング電源回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011152030A (ja) * 2009-12-21 2011-08-04 Canon Inc 電源装置及び画像形成装置
US8750001B2 (en) 2009-12-21 2014-06-10 Canon Kabushiki Kaisha Power supply device and image forming apparatus
US9048835B2 (en) 2011-11-01 2015-06-02 Canon Kabushiki Kaisha Power supply and image forming apparatus

Also Published As

Publication number Publication date
US7262977B2 (en) 2007-08-28
US20070103946A1 (en) 2007-05-10
CN100505497C (zh) 2009-06-24
CN1965466A (zh) 2007-05-16
WO2006003951A1 (ja) 2006-01-12
JP2006020444A (ja) 2006-01-19

Similar Documents

Publication Publication Date Title
JP4126558B2 (ja) スイッチング電源装置
JP4158054B2 (ja) スイッチング電源装置
US11824453B2 (en) Secondary controller for use in synchronous flyback converter
JP3494223B2 (ja) Ｄｃ−ｄｃコンバ−タ
US7778049B2 (en) Switching power supply
JP5169135B2 (ja) スイッチング電源装置
JP5424442B2 (ja) ダイオード導通デューティ・サイクルを調節する装置
US20160172958A1 (en) Modulation mode control circuit, switch control circuit including the modulation mode control circuit and power supply device including the switch control circuit
JP2002171760A (ja) Ｄｃ−ｄｃコンバータ
US9013898B2 (en) Synchronous rectifier controller, power converter using same, and method therefor
US7212416B2 (en) Switching power supply device and switching method
US9166575B2 (en) Low threshold voltage comparator
JP2006204044A (ja) 共振型スイッチング電源装置
JP5293016B2 (ja) Ｄｃ−ｄｃコンバータ
US9627988B2 (en) Switch control circuit and resonant converter including the same
JP2737069B2 (ja) スイッチング電源
KR101185284B1 (ko) Ｄｃ-ｄｃ 변환기
JP3641351B2 (ja) リンギングチョークコンバータ
JPH07203688A (ja) スイッチング素子を有する回路装置
JPH10210747A (ja) スイッチング電源及びその制御方法
JPH06189545A (ja) スイッチング電源装置
JP3692095B2 (ja) スイッチング電源
JP3419343B2 (ja) Ｄｃ−ｄｃコンバータ
CN114600355A (zh) 开关控制电路及开关电源装置
KR19980031193A (ko) 스위칭 모드 파워 서플라이의 전력 손실 방지 회로

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080416

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080429

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees