JP4119175B2

JP4119175B2 - Data driving method and apparatus for liquid crystal display device

Info

Publication number: JP4119175B2
Application number: JP2002185356A
Authority: JP
Inventors: ジョンキアン，
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2001-12-26
Filing date: 2002-06-25
Publication date: 2008-07-16
Anticipated expiration: 2022-06-25
Also published as: US7436384B2; KR100864918B1; KR20030054902A; CN100336096C; US20030117362A1; JP2003195836A; CN1428757A

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し、特にデータラインを時分割駆動することでデータドライバ集積回路の数を減らすことができる液晶表示装置のデータ駆動装置及び方法に関するものである。
【０００２】
【従来の技術】
通常の液晶表示装置は電界を利用して液晶の光透過率を調節することで画像を表示する。このために、液晶表示装置は液晶セルなどがマトリックス形態に配列された液晶パネルと、この液晶パネルを駆動するための駆動回路とを具備する。液晶パネルにはゲートラインとデータラインが交差するように配列されて、該ゲートラインとデータラインの交差に設けられる領域に液晶セルが配設される。この液晶パネルには、液晶セルのそれぞれに電界を印加するための画素電極と共通電極が設けられる。画素電極のそれぞれはスイッチング素子である薄膜トランジスタのソース及びドレーン端子などを経由してデータラインのいずれか１つに接続される。薄膜トランジスタのゲート端子は画素電圧信号を１ライン分ずつの画素電極に印加するゲートラインのいずれか１つに接続される。駆動回路はゲートラインを駆動するためのゲートドライバと、データラインを駆動するためのデータドライバと、共通電極を駆動するための共通電圧の発生部とを具備する。ゲートドライバはスキャニング信号をゲートラインに順次供給して液晶パネルの上の液晶セルを１ライン分ずつ順次駆動する。データドライバは、ゲートラインのいずれか１つにゲート信号が供給される毎に、データラインのそれぞれに画素電圧信号を供給する。共通電圧の発生部は共通電極に共通電圧信号を供給する。これにより、液晶表示装置は、液晶セル毎に、画素電圧信号により画素電極と共通電極の間に印加される電界により、光透過率を調節することで画像を表示する。データドライバとゲートドライバは複数個の集積回路（以下、ＩＣという）に集積される。集積されたデータドライバＩＣとゲートドライバＩＣのそれぞれは、テープ・キャリア・パッケージ（以下、ＴＣＰという）に実装されてタブ（ＴＡＢ：Tape Automated Bonding）方式で液晶パネルに接続されるか、ＣＧＯ（Chip On Glass）方式で液晶パネル上に実装される。
【０００３】
図１は従来の液晶表示パネル装置を概略的に図示したもので、当該装置は、データＴＣＰ（４）を通して液晶パネル（２）のデータラインに接続されたデータドライバＩＣ（６）と、ゲートＴＣＰ（８）を通して液晶パネル（２）のゲートラインと接続されたゲートドライバＩＣ（９）とを具備する。
【０００４】
ゲートドライバＩＣ（９）が実装されたＴＣＰ（８）は、液晶パネル（２）の片側に設けられたゲートパッドと電気的に接続される。ゲートドライバＩＣ（９）は液晶パネル（２）のゲートラインにスキャン信号であるゲート信号を供給する。
【０００５】
データドライバＩＣ（６）が実装されたデータＴＣＰ（４）は、液晶パネル（２）の上段部に設けられたデータパッドと電気的に接続される。データドライバＩＣ（６）はデジタル信号として入力された画素データ信号をアナログ信号である画素電圧信号に変換し、液晶パネル（２）上のデータラインに供給する。
【０００６】
このために、データドライバＩＣ（６）のそれぞれは、図２に図示されたように、順次サンプリング信号を供給するシフト・レジスタ部（１４）と、サンプリング信号に応答して画素データ（ＶＤ）を順次ラッチして同時に出力するラッチ部（１６）と、ラッチ部（１６）からの画素データ（ＶＤ）を画素電圧信号に変換するデジタル・アナログ変換部（以下、ＤＡＣ部という）（１８）と、ＤＡＣ（１８）からの画素電圧信号を緩衝して出力する出力バッファ部（２６）とを具備する。また、データドライバＩＣ（４）は、タイミング制御部（図示しない）から供給される各種の制御信号と画素データ（ＶＤ）を中継する信号制御部（１０）と、ＤＡＣ部（１８）で必要とする正極性及び負極性のガンマ電圧を供給するガンマ電圧部（１２）とを更に具備する。このような構成を有するデータドライバＩＣ（４）のそれぞれは、ｎ個ずつのデータライン（ＤＬ１乃至ＤＬｎ）を駆動する。
【０００７】
信号制御部（１０）はタイミング制御部（図示しない）からの各種の制御信号（ＳＳＣ、ＳＳＰ、ＳＯＥ、ＰＯＬなど）と画素データ（ＶＤ）が対応する構成要素に出力されるよう制御する。
【０００８】
ガンマ電圧部（１２）はガンマ基準電圧発生部（図示しない）から入力される複数個のガンマ基準電圧をグレイ別に細分化して出力する。
【０００９】
シフト・レジスタ部（１４）に含まれたシフト・レジスタは、信号制御部（１０）からのソース・スタート・パルス（ＳＳＰ）をソース・サンプリング・クロック信号（ＳＳＣ）により順次シフトさせてサンプリング信号に出力する。
【００１０】
ラッチ部（１６）はシフト・レジスタ部（１４）からのサンプリング信号に応じて信号制御部（１０）からの画素データ（ＶＤ）を一定の単位ずつ順次サンプリングしてラッチする。このためにラッチ部はｎ個の画素データ（ＶＤ）をラッチするためにｎ個のラッチに構成され、該ラッチのそれぞれは画素データ（ＶＤ）のビット数（３ビットまたは６ビット）に対応する大きさを有する。続いて、ラッチ部（１６）は信号制御部（１０）からのソース出力イネーブル信号（ＳＯＥ）に応じてラッチされたｎ個の画素データ（ＶＤ）を同時に出力する。
【００１１】
ＤＡＣ部（１８）はラッチ部（１６）からの画素データ（ＶＤ）を同時に正極性及び負極性の画素電圧信号に変換して出力する。このために、ＤＡＣ部（１８）はラッチ部（１６）に共通接続されたＰ（Positive）ディコーディング部（２０）及びＮ（Negative）ディコーディング部（２２）と、Ｐディコーディング部（２０）及びＮディコーディング部（２２）の出力信号を選択するためのマルチプレクサ（ＭＵＸ；２４）とを具備する。
【００１２】
Ｐディコーディング部（２０）に含まれるｎ個のＰデコーダはラッチ部（１６）から同時に入力されるｎ個の画素データをガンマ電圧部（１２）からの正極性のガンマ電圧を利用して正極性の画素電圧信号に変換する。Ｎディコーディング部（２２）に含まれるｎ個のＮデコーダは、ラッチ部（１６）から同時に入力されるｎ個の画素データをガンマ電圧部（１２）からの負極性のガンマ電圧などを利用して負極性の画素電圧信号に変換する。マルチプレクサ（２４）は信号制御部（１０）からの極性の制御信号（ＰＯＬ）に応じてＰディコーディング部（２０）からの正極性の画素電圧信号またはＮディコーディング部（２２）からの負極性の画素電圧信号を選択して出力する。
【００１３】
出力バッファ部（２６）に含まれるｎ個の出力バッファは、ｎ個のデータライン（ＤＬ１乃至ＤＬｎ）にそれぞれ直列に接続された電圧追従機で構成される。このような出力バッファはＤＡＣ部（１８）からの画素電圧信号を信号緩衝し、データライン（ＤＬ１乃至ＤＬｎ）に供給する。
【００１４】
このように従来のデータドライバＩＣ（４）のそれぞれは、ｎ個のデータライン（ＤＬ１乃至ＤＬｎ）を駆動するためにｎ個のラッチ、マルチプレクサ、出力バッファと共に２ｎ個のディコーディング部を必要とする。この結果、従来のデータドライバＩＣ（４）はその構成が複雑で製造単価が液晶表示モジュール全体の製造単価の３０％程度を占めるほど高いので、このコストを低減して製造単価を減らす方法が必要である。
【００１５】
【発明が解決しようとする課題】
上記の事実に鑑みて、本発明の目的は、データラインを時分割駆動することでデータドライバＩＣの数を減らすことができる液晶表示装置のデータ駆動装置を提供することである。
【００１６】
【課題を解決するための手段】
前記目的を達成するために、本発明による液晶表示装置のデータ駆動装置は、入力された画素データを画素電圧信号に変換して出力するデータドライバ集積回路と；液晶パネルの上に形成されてその液晶パネル上に形成されたデータラインを複数の区間に時分割してデータドライバ集積回路からの画素電圧信号を選択的に供給するマルチプレクサ・アレイと；データドライバ集積回路と前記マルチプレクサ・アレイを制御すると共にデータドライバ集積回路のそれぞれに供給される画素データを再整列して複数の区間に時分割して供給するタイミング制御手段とを具備することを特徴とする。
【００１７】
ここで、前記データドライバ集積回路は、サンプリング信号を順次発生するためのシフト・レジスタ部と；サンプリング信号に応じて画素データを所定の単位ずつ順次ラッチして同時に出力するためのラッチ部と；画素データを画素電圧信号に変換するためのデジタル・アナログ変換部と；デジタル・アナログ変換部から画素電圧信号を信号緩衝して出力するための出力バッファ部とを具備することを特徴とする。
【００１８】
前記マルチプレクサ・アレイはデータラインを選択的に駆動するための複数個のスイッチング素子を具備し、スイッチング素子はアモルファス・シリコン型のアクティブ層に形成された指形状のチャネル部とを具備するトランジスタであることを特徴とする。
【００１９】
或いは、前記マルチプレクサ・アレイは、データライン、を選択的に駆動するための複数個のスイッチング素子、を具備し、スイッチング素子はアモルファス・シリコン型のアクティブ層に形成された指形状のチャネル部とを具備するトランジスタが並列に連結されていることを特徴とする。
【００２０】
特に、前記指形状のチャネル部を有するトランジスタは、ゲート電極と、ゲート電極とゲート絶縁膜を間に置いて形成されたアクティブ層と；アクティブ層の上にゲート電極の周囲を包む四角帯状部と、向かい合う四角帯状部の２辺の内側に対称になるように伸張された翼部とを具備するソース電極と；ソース電極の内側で前記四角帯状部及び翼部と一定の間隔を有するように形成されてアクティブ層の上に指形状のチャネル部が形成されるようにするドレーン電極とを具備することを特徴とする。
【００２１】
そして前記マルチプレクサ・アレイは、液晶パネルの上で前記データドライバ集積回路が実装されたテープ・キャリアー・パッケージの取り付け領域と画像表示部の間の領域に位置することを特徴とする。
【００２２】
また、前記マルチプレクサ・アレイは、データラインを選択的に駆動するための複数個のスイッチング素子を具備し、スイッチング素子はポリ・シリコン型のアクティブ層を含む少なくとも１つ以上のトランジスタを具備することを特徴とする。
【００２３】
本発明による液晶表示装置のデータ駆動方法は、複数個の画素データを時分割してデータドライバ集積回路に供給する段階と；データドライバ集積回路で前記時分割された画素データを画素電圧信号に変換する段階と；マルチプレクサ・アレイによりデータラインを時分割してデータドライバ集積回路からの画素電圧信号を供給する段階を含むことを特徴とする。
【００２４】
【作用】
本発明による液晶表示装置のデータ駆動装置及び方法は、液晶パネルにマルチプレクサ・アレイを形成してデータラインを時分割駆動することで、データドライバＩＣの数をそのデータライン時分割した分割数の逆数まで減少させることができる。これにより、データドライバＩＣ数が減少するほど液晶表示モジュールの製造単価を低くすることができる。
【００２５】
特に、本発明の液晶表示装置のデータ駆動装置は、液晶パネル上のマルチプレクサ・アレイに具備されるトランジスタのチャネル部を指形状に形成し、ターン・オンの抵抗を数ｋΩ程度に減少させることができる。また指形状のチャネル部を有するトランジスタを並列に複数連結してマルチプレクサ・アレイを構成することで、ターン・オンの抵抗を著しく減少させることができる。更に、本発明による液晶表示装置のデータ駆動装置は、マルチプレクサ・アレイを、液晶パネルのデータＴＣＰ取り付け領域と画像表示部の間のシリング領域にパネル面積を増加させることなく形成することができ、アモルファス・薄膜トランジスタ・アレイ工程の変更及び追加を必要とせず、そのまま利用することができるようになる。
【００２６】
更に本発明による液晶表示装置のデータ駆動装置は、マルチプレクサ・アレイ部分だけレーザにアナリングを実施してポリシリコン・アクティブ層を形成することにより、マルチプレクサ・アレイのターン・オンの抵抗を減少させることができる。
【００２７】
【発明の実施態様】
以下、図３乃至図５を参照して本発明の好ましい実施例を説明する。
【００２８】
図３は本発明の実施例によるデータ駆動装置を含む液晶表示装置を図示している。
【００２９】
図３に図示された液晶表示装置は、データＴＣＰ（３４）を通して液晶パネル（３０）のデータライン（ＤＬ１乃至ＤＬ２ｎ）に接続されたデータドライバＩＣ（３６）と、ゲートＴＣＰ（３８）を通して液晶パネル（３０）のゲートライン（ＧＬ１乃至ＧＬ２ｍ）に接続されたゲートドライバＩＣ（３９）と、液晶パネル（３０）内に形成されてデータドライバＩＣ（３６）からの画素電圧信号をデータライン（ＤＬ１乃至ＤＬ２ｎ）に時分割して供給するためのマルチプレクサ・アレイ（４０）と、データドライバＩＣ（３６）とゲートドライバＩＣ（３９）の駆動を制御するためのタイミング制御部（図示しない）とを具備する。マルチプレクサ・アレイ（４０）のそれぞれは、１つのデータドライバＩＣ（３６）により駆動されるデータライン（ＤＬ１乃至ＤＬ２ｎ）をＮ（Ｎ＝２、３、…）分割して駆動するので、データドライバＩＣ（３６）の数を従来比１／Ｎに減少させることができる。ここでは、データライン（ＤＬ１乃至ＤＬ２ｎ）がマルチプレクサ・アレイ（４０）により２分割して駆動する場合を例をあげて説明する。
【００３０】
タイミング制御部（図示しない）は、データドライバＩＣ（３６）に画素データ信号を供給すると共にゲートドライバＩＣ（３９）とデータドライバＩＣ（３６）の駆動を制御する。特にタイミング制御部は、１つのデータドライバＩＣ（３６）を通して２ｎ個のデータライン（ＤＬ１乃至ＤＬ２ｎ）に供給される２ｎ個の画素データの整列順序をそのデータライン（ＤＬ１乃至ＤＬ２ｎ）の駆動順序に合わせて再整列した後、次のｎ個ずつ時分割して順次供給する。例えば、タイミング制御部は１つのデータドライバＩＣ（３６）に供給される２ｎ個の画素データを奇数番目と偶数番目に分離して再整列した後、先にｎ個の奇数番目の画素データをデータドライバＩＣ（３６）に供給し、残りのｎ個の偶数番目の画素データをデータドライバＩＣ（３６）に供給する。
【００３１】
ゲートドライバＩＣ（３９）が実装されたゲートＴＣＰ（３８）は、液晶パネル（３０）のゲートライン（ＧＬ１乃至ＧＬ２ｍ）から伸張されたゲートパッドと電気的に接続される。ゲートドライバＩＣ（３９）は液晶パネル（３０）のゲートライン（ＧＬ１乃至ＧＬ２ｍ）にスキャン信号であるゲート信号を供給する。
【００３２】
データドライバＩＣ（３６）が実装されたデータＴＣＰ（３４）のそれぞれは、液晶パネル（３０）の上段部に設けられたマルチプレクサ・アレイ（４０）の入力段パッドと電気的に接続される。データドライバＩＣ（３６）はデジタル形態に入力された画素データ信号をアナログ信号である画素電圧信号に変換して液晶パネル（３０）上のマルチプレクサ・アレイ（４０）に供給する。特にデータドライバＩＣ（３６）のそれぞれは２ｎ個のデータライン（ＤＬ１乃至ＤＬ２ｎ）に供給される２ｎ個の画素電圧信号をｎ個ずつマルチプレクサ・アレイ（４０）に供給する。
【００３３】
このために、データドライバＩＣ（３６）のそれぞれは図２に図示したようにデータドライバＩＣ（３６）と同一の構成要素を具備する。具体的にデータドライバＩＣ（３６）は順次サンプリング信号を供給するシフト・レジスタ部（１４）と、サンプリング信号に応じて画素データ（ＶＤ）を順次ラッチして同時に出力するラッチ部（１６）と、ラッチ部（１６）からの画素データ（ＶＤ）を画素電圧信号に変換するデジタル・アナログ変換部（以下、ＤＡＣ部という）（１８）と、ＤＡＣ（１８）からの画素電圧信号を緩衝して出力する出力バッファ部（２６）とを具備する。また、データドライバＩＣ（３６）はタイミング制御部（図示しない）から供給される各種の制御信号と画素データ（ＶＤ）を中継する信号制御部（１０）と、ＤＡＣ部（１８）で必要とする正極性及び負極性のガンマ電圧を供給するガンマ電圧部（１２）とを更に具備する。
【００３４】
信号制御部（１０）はタイミング制御部（図示しない）からの各種の制御信号（ＳＳＣ、ＳＳＰ、ＳＯＥ、ＰＯＬなど）と画素データ（ＶＤ）が対応する構成要素に出力されるように制御する。
【００３５】
ガンマ電圧部（１２）はガンマ基準電圧発生部（図示しない）から入力される複数個のガンマ基準電圧をグレイ別に細分化して出力する。
【００３６】
シフト・レジスタ部（１４）に含まれたシフト・レジスタは信号制御部（１０）からのソース・スタート・パルス（ＳＳＰ）をソース・サンプリング・クロック信号（ＳＳＣ）により順次シフトさせサンプリング信号に出力する。
【００３７】
ラッチ部（１６）はシフト・レジスタ部（１４）からのサンプリング信号に応じて信号制御部（１０）からの画素データ（ＶＤ）を一定の単位ずつ順次サンプリングしてラッチする。このためにラッチ部はｎ個の画素データ（ＶＤ）をラッチするためにｎ個のラッチで構成され、該ラッチのそれぞれは画素データ（ＶＤ）のビット数（３ビットまたは６ビット）に対応する大きさを有する。続いて、ラッチ部（１６）は信号制御部（１０）からのソース出力イネーブル信号（ＳＯＥ）に応じてラッチされたｎ個の画素データ（ＶＤ）を同時に出力する。
【００３８】
ＤＡＣ部（１８）はラッチ部（１６）からの画素データ（ＶＤ）を同時に正極性及び負極性の画素電圧信号に変換して出力する。このために、ＤＡＣ部（１８）はラッチ部（１６）に共通接続されたＰディコーディング部（２０）及びＮディコーディング部（２２）と、Ｐディコーディング部（２０）及びＮディコーディング部（２２）の出力信号を選択するためのマルチプレクサ（２４）とを具備する。
【００３９】
Ｐディコーディング部（２０）に含まれるｎ個のＰディコーダは、ラッチ部（１６）から同時に入力されるｎ個の画素データをガンマ電圧部（１２）からの正極性のガンマ電圧を利用して正極性の画素電圧信号に変換する。Ｎディコーディング部（２２）に含まれるｎ個のＮデコーダは、ラッチ部（１６）から同時に入力されるｎ個の画素データをガンマ電圧部（１２）からの負極性のガンマ電圧を利用して負極性の画素電圧信号に変換する。マルチプレクサ（２４）は信号制御部（１０）からの極性の制御信号（ＰＯＬ）に応じてＰデコーダ（２０）からの正極性の画素電圧信号またはＮデコーダ（２２）からの負極性の画素電圧信号を選択して出力するようになる。
【００４０】
出力バッファ部（２６）に含まれるｎ個の出力バッファのそれぞれは、電圧追従機で構成される。このような出力バッファはＤＡＣ部（１８）からの画素電圧信号を信号緩衝して液晶パネル（３０）内のマルチプレクサ・アレイ（４０）に供給する。
【００４１】
このような構成を有するデータドライバＩＣ（３６）のそれぞれは、フレーム毎に画素電圧信号をｎ個ずつ出力する。
【００４２】
マルチプレクサ・アレイ（４０）のそれぞれは、２ｎ個のデータライン（ＤＬ１乃至ＤＬ２ｎ）を２分割し、データドライバＩＣ（３６）のそれぞれからｎ個ずつ入力される画素電圧信号を２ｎ個のデータライン（ＤＬ１乃至ＤＬ２ｎ）に選択的に供給する。具体的には、マルチプレクサ・アレイ（４０）のそれぞれは、図４に図示されたように、データドライバＩＣ（３６）の出力端子（Ｄ１乃至Ｄｎ）のそれぞれを２個一組のデータライン（ＤＬ１乃至ＤＬ２ｎ）に選択的に接続させるｎ個のマルチプレクサ（４２）を具備する。
【００４３】
マルチプレクサ（４２）のそれぞれは、タイミング制御部から供給される制御信号（ＣＳ）に応じてスイッチングの動作を遂行する第１トランジスタ（Ｔ１）と、インバージョン（ＩＮＶ）により位相反転された制御信号（ＣＳ）に応答してスイッチング動作を遂行する第２トランジスタ（Ｔ２）とを具備する。第１及び第２トランジスタ（Ｔ１、Ｔ２）は、相反されたスイッチングの動作を通して１つの画素電圧信号を奇数番目のデータラインまたは偶数番目のデータラインに選択的に出力する。
【００４４】
これにより、マルチプレクサ・アレイ（４０）は、２ｎ個のデータライン（ＤＬ１乃至ＤＬ２ｎ）の奇数番目のデータライン（ＤＬ１、ＤＬ３、…、ＤＬ２ｎ−１）とｎ個の偶数番目のデータライン（ＤＬ２、ＤＬ４、…、ＤＬ２ｎ）に２分割して駆動するようになる。
【００４５】
このようなマルチプレクサ・アレイ（４０）は、液晶パネル（３０）上に設けられる液晶パネル（３０）の薄膜トランジスタ（ＴＦＴ）アレイと同時に形成される。液晶パネル（３０）で液晶セル別にスイッチング素子に使用する薄膜トランジスタ（ＴＦＴ）は、アクティブ層にアモルファス（Amorphous）シリコンを利用することによる伝導度が相対的に低いという短所を有する。これにより、薄膜トランジスタ（ＴＦＴ）が有する通常のチャネルの大きさ（Ｗ/Ｌ＝３０／６）にはターン・オン抵抗が数ＭΩと余りにも大きく、約μＡの電流だけが流れることができる。しかし、マルチプレクサ・アレイ（４０）に具備されるトランジスタ（Ｔ１、Ｔ２）は、データライン（ＤＬ１乃至ＤＬ２ｎ）を時分割駆動するためにそのターン・オンの抵抗を数ｋΩ程度に維持すべきである。このように、マルチプレクサ・アレイ（４０）に含まれるアモルファス・シリコン型のトランジスタ（Ｔ１、Ｔ２）のターン・オンの抵抗を数ｋΩ程度に減少させるために、チャネル幅（Ｗ／Ｌ）を最大にすべきである。
【００４６】
このために、マルチプレクサ・アレイ（４０）に含まれるトランジスタ（Ｔ１、Ｔ２）は、図５に図示されたように、指形状のチャネル部（５２）を有するように形成される。図５に示すように、トランジスタ（Ｔ１、Ｔ２）はゲート電極（４４）と、そのゲート電極（４４）とゲート絶縁膜を間に置いて形成されるアクティブ層（５０）と、アクティブ層（５０）の上に形成されてそのアクティブ層（５０）が指形状のチャネル部（５２）を有するように形成されたソース電極（４６）及びドレーン電極（４８）とを具備する。ここでソース電極（４６）は、アクティブ層（５０）の周囲を囲む四角帯状部と、その四角帯状部で向かい合う２辺の内側に平行に伸張する複数の翼部とを具備する。ドレーン電極（４８）はソース電極（４６）の内側に設けられた領域にそのソース電極（４６）の四角帯状部及び翼部と一定の間隔を有するように形成される。これにより、ソース電極（４６）とドレーン電極（４８）の間に位置する半導体層（５０）に指形状のチャネル部（５２）が形成される。
【００４７】
このようにトランジスタ（Ｔ１、Ｔ２）が指形状のチャネル部（５２）を有することで、チャネルの大きさが増大され、よりそのターン・オンの抵抗を数ｋΩ程度に減少させることができる。また、マルチプレクサ・アレイ（４０）のトランジスタ（Ｔ１、Ｔ２）のそれぞれを指形状のチャネル部（５２）を有するトランジスタと並列に複数連結して構成することで、全体のチャネル部（５２）のターン・オン抵抗を著しく減少させることができる。この結果、マルチプレクサ・アレイ（４０）は、液晶パネル（３０）のデータＴＣＰ取り付け領域と画像表示部の間のシリング領域のパネル面積を増大することなく形成することができ、アモルファス薄膜トランジスタ・アレイ工程の変更又は追加の必要もなく、そのまま利用することができる。
【００４８】
或いは、マルチプレクサ・アレイ（４０）に含まれるトランジスタ（Ｔ１、Ｔ２）のターン・オンの抵抗を減少させるため、マルチプレクサ・アレイ（４０）の部分だけレーザにアナリングを実施してポリシリコン・アクティブ層を形成することも可能である。
【００４９】
【発明の効果】
上述したように、本発明による液晶表示装置のデータ駆動装置及び方法は、液晶パネルにマルチプレクサ・アレイを形成してデータラインを時分割駆動することにより、データドライバＩＣの数をそのデータラインの分割数の逆数まで減少させることができる。これにより、データドライバＩＣ数が減少するほど液晶表示モジュールの製造単価を低くすることができる。
【００５０】
特に、本発明による液晶表示装置のデータ駆動装置は、液晶パネル上のマルチプレクサ・アレイに具備されるトランジスタのチャネル部を指形状に形成してターン・オンの抵抗を数ｋΩ程度に減少させることができる。また指形状のチャネル部を有するトランジスタを並列に複数連結してマルチプレクサ・アレイを構成することで、ターン・オンの抵抗を著しく減少させることができる。更に、本発明による液晶表示装置のデータ駆動装置は、マルチプレクサ・アレイを、液晶パネルのデータＴＣＰ取り付け領域と画像表示部の間のシリング領域のパネル面積を増大させることなく形成することができ、アモルファス・薄膜トランジスタ・アレイ工程の変更又は追加の必要もなく、そのまま利用することができる。
【００５１】
更に本発明による液晶表示装置のデータ駆動装置は、マルチプレクサ・アレイ部分だけレーザにアナリングを実施してポリシリコン・アクティブ層を形成することで、マルチプレクサ・アレイのターン・オンの抵抗を減少させることができる。
【００５２】
以上説明した内容を通し、当業者であれば、本発明の技術思想を逸脱しない範囲で、多様な変更及び修正の可能であることが分かる。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限定されず、特許請求の範囲によって定めなければならない。
【図面の簡単な説明】
【図１】図１は従来の液晶表示装置を概略的に図示した図面である。
【図２】図２は図１に図示されたデータドライバ集積回路の詳細な構成を図示したブロック図である。
【図３】図３は本発明の実施例によるデータ駆動装置を含む液晶表示装置を図示した平面図である。
【図４】図４は図３に図示されたマルチプレクサ・アレイの詳細な構成を例をあげて図示した図面である。
【図５】図５は図４に図示された薄膜トランジスタ構成を図示した平面図である。
【符号の説明】
２、３０：液晶パネル
４、３４：データ・テープ・キャリア・パッケージ
６、３６：データドライバ集積回路
８、３８：ゲート・テープ・キャリア・パッケージ
９、３９：ゲートドライバ集積回路
１０：信号制御部
１２：ガンマ電圧部
１４：シフト・レジスタ部
１６：ラッチ部
１８：デジタル・アナログ変換（ＤＡＣ）部
２０：Ｐディコーディング部
２２：Ｎディコーディング部
２４、４０：マルチプレクサ・アレイ
２６：出力バッファ部
４２：マルチプレクサ
４４：ゲート電極
４６：ソース電極
４８：ドレーン電極
５０：アクティブ層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device, and more particularly to a data drive device and method for a liquid crystal display device that can reduce the number of data driver integrated circuits by time-division driving of data lines.
[0002]
[Prior art]
A normal liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. For this purpose, the liquid crystal display device includes a liquid crystal panel in which liquid crystal cells and the like are arranged in a matrix, and a drive circuit for driving the liquid crystal panel. In the liquid crystal panel, the gate lines and the data lines are arranged so as to intersect with each other, and a liquid crystal cell is disposed in a region provided at the intersection of the gate lines and the data lines. The liquid crystal panel is provided with a pixel electrode and a common electrode for applying an electric field to each of the liquid crystal cells. Each of the pixel electrodes is connected to any one of the data lines via a source and drain terminal of a thin film transistor which is a switching element. A gate terminal of the thin film transistor is connected to any one of gate lines for applying a pixel voltage signal to the pixel electrodes for each line. The driving circuit includes a gate driver for driving the gate line, a data driver for driving the data line, and a common voltage generating unit for driving the common electrode. The gate driver sequentially supplies scanning signals to the gate lines to sequentially drive the liquid crystal cells on the liquid crystal panel one line at a time. The data driver supplies a pixel voltage signal to each of the data lines each time a gate signal is supplied to any one of the gate lines. The common voltage generator supplies a common voltage signal to the common electrode. Accordingly, the liquid crystal display device displays an image for each liquid crystal cell by adjusting the light transmittance with an electric field applied between the pixel electrode and the common electrode by a pixel voltage signal. The data driver and the gate driver are integrated in a plurality of integrated circuits (hereinafter referred to as IC). Each of the integrated data driver IC and gate driver IC is mounted on a tape carrier package (hereinafter referred to as TCP) and connected to a liquid crystal panel by a TAB (Tape Automated Bonding) method, or a CGO (Chip) On Glass) mounted on the LCD panel.
[0003]
FIG. 1 schematically shows a conventional liquid crystal display panel device, which includes a data driver IC (6) connected to a data line of the liquid crystal panel (2) through data TCP (4), and a gate TCP. A gate driver IC (9) connected to the gate line of the liquid crystal panel (2) through (8);
[0004]
The TCP (8) on which the gate driver IC (9) is mounted is electrically connected to a gate pad provided on one side of the liquid crystal panel (2). The gate driver IC (9) supplies a gate signal which is a scan signal to the gate line of the liquid crystal panel (2).
[0005]
The data TCP (4) on which the data driver IC (6) is mounted is electrically connected to a data pad provided on the upper stage of the liquid crystal panel (2). The data driver IC (6) converts the pixel data signal input as a digital signal into a pixel voltage signal which is an analog signal, and supplies it to the data line on the liquid crystal panel (2).
[0006]
For this purpose, as shown in FIG. 2, each of the data driver ICs (6) shifts the pixel data (VD) in response to the sampling signal and the shift register unit (14) that sequentially supplies the sampling signal. A latch unit (16) that sequentially latches and outputs simultaneously; a digital-analog converter (hereinafter referred to as a DAC unit) (18) that converts pixel data (VD) from the latch unit (16) into a pixel voltage signal; An output buffer unit (26) for buffering and outputting a pixel voltage signal from the DAC (18). The data driver IC (4) is necessary for the signal control unit (10) for relaying various control signals and pixel data (VD) supplied from the timing control unit (not shown) and the DAC unit (18). And a gamma voltage unit (12) for supplying positive and negative gamma voltages. Each of the data driver ICs (4) having such a configuration drives n data lines (DL1 to DLn).
[0007]
The signal control unit (10) performs control so that various control signals (SSC, SSP, SOE, POL, etc.) and pixel data (VD) from a timing control unit (not shown) are output to corresponding components.
[0008]
The gamma voltage unit (12) subdivides a plurality of gamma reference voltages input from a gamma reference voltage generation unit (not shown) for each gray and outputs them.
[0009]
The shift register included in the shift register unit (14) sequentially shifts the source start pulse (SSP) from the signal control unit (10) by the source sampling clock signal (SSC) into a sampling signal. Output.
[0010]
The latch unit (16) sequentially samples and latches the pixel data (VD) from the signal control unit (10) by a certain unit according to the sampling signal from the shift register unit (14). For this purpose, the latch unit is composed of n latches for latching n pixel data (VD), each of which corresponds to the number of bits (3 bits or 6 bits) of the pixel data (VD). Have a size. Subsequently, the latch unit (16) simultaneously outputs n pixel data (VD) latched according to the source output enable signal (SOE) from the signal control unit (10).
[0011]
The DAC unit (18) simultaneously converts the pixel data (VD) from the latch unit (16) into positive and negative pixel voltage signals and outputs them. For this purpose, the DAC unit (18) includes a P (Positive) decoding unit (20) and an N (Negative) decoding unit (22) commonly connected to the latch unit (16), and a P decoding unit (20). And a multiplexer (MUX; 24) for selecting an output signal of the N decoding unit (22).
[0012]
The n P decoders included in the P decoding unit (20) positively output n pixel data simultaneously input from the latch unit (16) using the positive gamma voltage from the gamma voltage unit (12). Is converted into a pixel voltage signal. The n N decoders included in the N decoding unit (22) use n pixel data simultaneously input from the latch unit (16) by using a negative gamma voltage from the gamma voltage unit (12). And converted into a negative pixel voltage signal. The multiplexer (24) is a positive pixel voltage signal from the P decoding unit (20) or a negative polarity from the N decoding unit (22) according to the polarity control signal (POL) from the signal control unit (10). The pixel voltage signal is selected and output.
[0013]
The n output buffers included in the output buffer unit (26) include voltage followers connected in series to n data lines (DL1 to DLn). Such an output buffer buffers the pixel voltage signal from the DAC unit (18) and supplies it to the data lines (DL1 to DLn).
[0014]
As described above, each of the conventional data driver ICs (4) requires 2n decoding units together with n latches, multiplexers, and output buffers to drive n data lines (DL1 to DLn). . As a result, the conventional data driver IC (4) has a complicated configuration, and the unit price is so high that it accounts for about 30% of the total unit price of the liquid crystal display module. Therefore, a method for reducing this cost and reducing the unit price is necessary. It is.
[0015]
[Problems to be solved by the invention]
In view of the above facts, an object of the present invention is to provide a data driving device of a liquid crystal display device that can reduce the number of data driver ICs by time-division driving of data lines.
[0016]
[Means for Solving the Problems]
In order to achieve the above object, a data driver of a liquid crystal display device according to the present invention includes a data driver integrated circuit that converts input pixel data into a pixel voltage signal and outputs the pixel voltage signal; A multiplexer array for selectively supplying a pixel voltage signal from the data driver integrated circuit by time-dividing a data line formed on the liquid crystal panel into a plurality of sections; and controlling the data driver integrated circuit and the multiplexer array And a timing control means for rearranging the pixel data supplied to each of the data driver integrated circuits and supplying the data divided into a plurality of sections in a time-sharing manner.
[0017]
Here, the data driver integrated circuit includes: a shift register unit for sequentially generating sampling signals; a latch unit for sequentially latching pixel data in units of predetermined units according to the sampling signals; A digital-analog conversion unit for converting data into a pixel voltage signal; and an output buffer unit for buffering and outputting the pixel voltage signal from the digital-analog conversion unit.
[0018]
The multiplexer array includes a plurality of switching elements for selectively driving data lines, and the switching elements are transistors including finger-shaped channel portions formed in an amorphous silicon type active layer. It is characterized by that.
[0019]
Alternatively, the multiplexer array includes a plurality of switching elements for selectively driving the data lines, and the switching elements include a finger-shaped channel portion formed in an amorphous silicon type active layer. The included transistors are connected in parallel.
[0020]
In particular, the transistor having the finger-shaped channel portion includes a gate electrode, an active layer formed with the gate electrode and the gate insulating film interposed therebetween, and a rectangular strip portion surrounding the gate electrode on the active layer; A source electrode having a wing extending symmetrically on the inside of two sides of the opposing rectangular band; and formed so as to have a certain distance from the rectangular band and the wing on the inner side of the source electrode. And a drain electrode for forming a finger-shaped channel portion on the active layer.
[0021]
The multiplexer array is located on a liquid crystal panel in a region between a mounting region of the tape carrier package on which the data driver integrated circuit is mounted and an image display unit.
[0022]
The multiplexer array includes a plurality of switching elements for selectively driving data lines, and the switching elements include at least one transistor including a polysilicon type active layer. Features.
[0023]
A data driving method of a liquid crystal display device according to the present invention includes a step of time-dividing a plurality of pixel data and supplying the pixel data to a data driver integrated circuit; And a step of supplying a pixel voltage signal from the data driver integrated circuit by time division of the data line by the multiplexer array.
[0024]
[Action]
According to the data driving device and method of the liquid crystal display device of the present invention, a multiplexer array is formed on a liquid crystal panel and data lines are time-division driven so that the number of data driver ICs is the reciprocal of the number of divisions of the data lines. Can be reduced. Thereby, the manufacturing unit price of the liquid crystal display module can be lowered as the number of data driver ICs decreases.
[0025]
In particular, the data driver of the liquid crystal display device of the present invention can reduce the turn-on resistance to about several kΩ by forming the channel portion of the transistor provided in the multiplexer array on the liquid crystal panel in a finger shape. it can. In addition, by connecting a plurality of transistors having finger-shaped channel portions in parallel to form a multiplexer array, the turn-on resistance can be significantly reduced. Furthermore, in the data driver of the liquid crystal display device according to the present invention, the multiplexer array can be formed in the shilling region between the data TCP mounting region of the liquid crystal panel and the image display unit without increasing the panel area. The thin film transistor array process can be used as it is without requiring any change or addition.
[0026]
Further, the data driver of the liquid crystal display device according to the present invention reduces the turn-on resistance of the multiplexer array by performing an analysis on the laser only in the multiplexer array portion to form a polysilicon active layer. Can do.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a preferred embodiment of the present invention will be described with reference to FIGS.
[0028]
FIG. 3 illustrates a liquid crystal display device including a data driver according to an embodiment of the present invention.
[0029]
The liquid crystal display device shown in FIG. 3 includes a data driver IC (36) connected to the data lines (DL1 to DL2n) of the liquid crystal panel (30) through the data TCP (34) and a liquid crystal panel through the gate TCP (38). A gate driver IC (39) connected to the gate line (GL1 to GL2m) of (30) and a pixel voltage signal formed in the liquid crystal panel (30) from the data driver IC (36) to the data line (DL1 to DL1). DL2n) is provided with a multiplexer array (40) for time-division supply and a timing controller (not shown) for controlling the drive of the data driver IC (36) and the gate driver IC (39). . Each of the multiplexer arrays (40) is driven by dividing the data lines (DL1 to DL2n) driven by one data driver IC (36) into N (N = 2, 3,...). The number of (36) can be reduced to 1 / N compared with the prior art. Here, a case where the data lines (DL1 to DL2n) are driven by being divided into two by the multiplexer array (40) will be described as an example.
[0030]
The timing controller (not shown) supplies pixel data signals to the data driver IC (36) and controls driving of the gate driver IC (39) and the data driver IC (36). In particular, the timing control unit changes the alignment order of 2n pixel data supplied to 2n data lines (DL1 to DL2n) through one data driver IC (36) to the driving order of the data lines (DL1 to DL2n). After rearranging together, the next n pieces are time-divided and supplied sequentially. For example, the timing control unit separates and realigns 2n pixel data supplied to one data driver IC (36) into odd-numbered and even-numbered data, and then first sets n-numbered odd-numbered pixel data as data. The driver IC (36) is supplied, and the remaining n even-numbered pixel data is supplied to the data driver IC (36).
[0031]
The gate TCP (38) on which the gate driver IC (39) is mounted is electrically connected to a gate pad extended from the gate lines (GL1 to GL2m) of the liquid crystal panel (30). The gate driver IC (39) supplies a gate signal which is a scan signal to the gate lines (GL1 to GL2m) of the liquid crystal panel (30).
[0032]
Each of the data TCP (34) on which the data driver IC (36) is mounted is electrically connected to an input stage pad of a multiplexer array (40) provided on the upper stage of the liquid crystal panel (30). The data driver IC (36) converts the pixel data signal input in digital form into a pixel voltage signal which is an analog signal, and supplies it to the multiplexer array (40) on the liquid crystal panel (30). In particular, each of the data driver ICs (36) supplies 2n pixel voltage signals supplied to 2n data lines (DL1 to DL2n) to the multiplexer array (40) by n.
[0033]
For this purpose, each of the data driver ICs (36) includes the same components as the data driver IC (36) as shown in FIG. Specifically, the data driver IC (36) sequentially supplies a sampling signal, a shift register unit (14), a latch unit (16) that sequentially latches and outputs pixel data (VD) according to the sampling signal, A digital / analog converter (hereinafter referred to as a DAC section) (18) for converting pixel data (VD) from the latch section (16) into a pixel voltage signal, and buffering and outputting the pixel voltage signal from the DAC (18) And an output buffer unit (26). The data driver IC (36) is required for the signal control unit (10) for relaying various control signals and pixel data (VD) supplied from the timing control unit (not shown) and the DAC unit (18). And a gamma voltage unit (12) for supplying positive and negative gamma voltages.
[0034]
The signal control unit (10) performs control so that various control signals (SSC, SSP, SOE, POL, etc.) and pixel data (VD) from a timing control unit (not shown) are output to corresponding components.
[0035]
The gamma voltage unit (12) subdivides a plurality of gamma reference voltages input from a gamma reference voltage generation unit (not shown) for each gray and outputs them.
[0036]
The shift register included in the shift register unit (14) sequentially shifts the source start pulse (SSP) from the signal control unit (10) by the source sampling clock signal (SSC) and outputs it to the sampling signal. .
[0037]
The latch unit (16) sequentially samples and latches the pixel data (VD) from the signal control unit (10) by a certain unit according to the sampling signal from the shift register unit (14). For this purpose, the latch unit includes n latches for latching n pixel data (VD), each of which corresponds to the number of bits (3 bits or 6 bits) of the pixel data (VD). Have a size. Subsequently, the latch unit (16) simultaneously outputs n pixel data (VD) latched according to the source output enable signal (SOE) from the signal control unit (10).
[0038]
The DAC unit (18) simultaneously converts the pixel data (VD) from the latch unit (16) into positive and negative pixel voltage signals and outputs them. For this purpose, the DAC unit (18) includes a P decoding unit (20) and an N decoding unit (22) commonly connected to the latch unit (16), and a P decoding unit (20) and an N decoding unit ( 22) and a multiplexer (24) for selecting the output signal.
[0039]
The n P decoders included in the P decoding unit (20) use the positive gamma voltage from the gamma voltage unit (12) for the n pixel data input simultaneously from the latch unit (16). Conversion into a positive pixel voltage signal. The N decoders included in the N decoding unit (22) use n pixel data simultaneously input from the latch unit (16) by using the negative gamma voltage from the gamma voltage unit (12). Conversion to a negative pixel voltage signal. The multiplexer (24) is a positive pixel voltage signal from the P decoder (20) or a negative pixel voltage signal from the N decoder (22) according to the polarity control signal (POL) from the signal control unit (10). Select to output.
[0040]
Each of the n output buffers included in the output buffer unit (26) is configured by a voltage follower. Such an output buffer buffers the pixel voltage signal from the DAC unit (18) and supplies it to the multiplexer array (40) in the liquid crystal panel (30).
[0041]
Each of the data driver ICs (36) having such a configuration outputs n pixel voltage signals for each frame.
[0042]
Each of the multiplexer arrays (40) divides 2n data lines (DL1 to DL2n) into two, and pixel voltage signals inputted n by each from the data driver IC (36) are supplied to 2n data lines ( DL1 to DL2n) are selectively supplied. Specifically, as shown in FIG. 4, each of the multiplexer array (40) is connected to each of the output terminals (D1 to Dn) of the data driver IC (36) as a set of two data lines (DL1). To DL2n) are provided with n multiplexers (42).
[0043]
Each of the multiplexers (42) includes a first transistor (T1) that performs a switching operation according to a control signal (CS) supplied from a timing control unit, and a control signal (inverted (INV)). And a second transistor T2 that performs a switching operation in response to CS). The first and second transistors T1 and T2 selectively output one pixel voltage signal to the odd-numbered data lines or the even-numbered data lines through the contradictory switching operations.
[0044]
As a result, the multiplexer array (40) has an odd-numbered data line (DL1, DL3,..., DL2n-1) of 2n data lines (DL1 to DL2n) and n even-numbered data lines (DL2,. DL4,..., DL2n) is divided into two and driven.
[0045]
Such a multiplexer array (40) is formed simultaneously with the thin film transistor (TFT) array of the liquid crystal panel (30) provided on the liquid crystal panel (30). A thin film transistor (TFT) used as a switching element for each liquid crystal cell in the liquid crystal panel (30) has a disadvantage that its conductivity is relatively low by using amorphous silicon as an active layer. As a result, the turn-on resistance is as large as several MΩ for the normal channel size (W / L = 30/6) of the thin film transistor (TFT), and only a current of about μA can flow. However, the transistors (T1, T2) included in the multiplexer array (40) should maintain their turn-on resistances of about several kΩ in order to drive the data lines (DL1 to DL2n) in a time-sharing manner. . Thus, in order to reduce the turn-on resistance of the amorphous silicon transistors (T1, T2) included in the multiplexer array (40) to about several kΩ, the channel width (W / L) is maximized. Should.
[0046]
For this purpose, the transistors (T1, T2) included in the multiplexer array (40) are formed to have finger-shaped channel portions (52) as shown in FIG. As shown in FIG. 5, the transistor (T1, T2) includes a gate electrode (44), an active layer (50) formed with the gate electrode (44) and a gate insulating film interposed therebetween, and an active layer (50). ) And a source electrode (46) and a drain electrode (48) formed so that the active layer (50) has a finger-shaped channel portion (52). Here, the source electrode (46) includes a rectangular strip surrounding the periphery of the active layer (50), and a plurality of wings extending parallel to the inside of two sides facing each other in the rectangular strip. The drain electrode (48) is formed in a region provided on the inner side of the source electrode (46) so as to have a certain distance from the square band portion and the wing portion of the source electrode (46). Thereby, a finger-shaped channel part (52) is formed in the semiconductor layer (50) located between the source electrode (46) and the drain electrode (48).
[0047]
Since the transistors (T1, T2) have the finger-shaped channel portion (52) in this way, the size of the channel is increased, and the turn-on resistance can be further reduced to about several kΩ. In addition, a plurality of transistors (T1, T2) in the multiplexer array (40) are connected in parallel with a transistor having a finger-shaped channel portion (52), so that the entire channel portion (52) is turned.・ On-resistance can be significantly reduced. As a result, the multiplexer array (40) can be formed without increasing the panel area of the shilling region between the data TCP mounting region of the liquid crystal panel (30) and the image display unit. It can be used as it is without any modification or addition.
[0048]
Alternatively, in order to reduce the turn-on resistance of the transistors (T1, T2) included in the multiplexer array (40), only the portion of the multiplexer array (40) is subjected to the analysis of the laser to perform the polysilicon active layer. It is also possible to form
[0049]
【The invention's effect】
As described above, the data driving apparatus and method of the liquid crystal display device according to the present invention forms the multiplexer array on the liquid crystal panel and drives the data lines in a time-sharing manner, thereby dividing the number of data driver ICs into the data lines. It can be reduced to the reciprocal of the number. Thereby, the manufacturing unit price of the liquid crystal display module can be lowered as the number of data driver ICs decreases.
[0050]
In particular, the data driver of the liquid crystal display device according to the present invention can reduce the turn-on resistance to about several kΩ by forming the channel portion of the transistor provided in the multiplexer array on the liquid crystal panel in a finger shape. it can. In addition, by connecting a plurality of transistors having finger-shaped channel portions in parallel to form a multiplexer array, the turn-on resistance can be significantly reduced. Furthermore, in the data driver of the liquid crystal display device according to the present invention, the multiplexer array can be formed without increasing the panel area of the shilling region between the data TCP mounting region of the liquid crystal panel and the image display unit. The thin film transistor array process can be used as it is without the need for modification or addition.
[0051]
Furthermore, the data driver of the liquid crystal display device according to the present invention reduces the turn-on resistance of the multiplexer array by performing an analysis on the laser only in the multiplexer array portion to form a polysilicon active layer. Can do.
[0052]
Through the contents described above, those skilled in the art will recognize that various changes and modifications can be made without departing from the technical idea of the present invention. Therefore, the technical scope of the present invention is not limited to the contents described in the detailed description of the specification, but must be defined by the claims.
[Brief description of the drawings]
FIG. 1 is a schematic view of a conventional liquid crystal display device.
FIG. 2 is a block diagram illustrating a detailed configuration of the data driver integrated circuit illustrated in FIG. 1;
FIG. 3 is a plan view illustrating a liquid crystal display device including a data driver according to an embodiment of the present invention.
FIG. 4 is a diagram illustrating an example of a detailed configuration of the multiplexer array illustrated in FIG. 3;
FIG. 5 is a plan view illustrating the configuration of the thin film transistor illustrated in FIG. 4;
[Explanation of symbols]
2, 30: Liquid crystal panel
4, 34: Data tape carrier package
6, 36: Data driver integrated circuit
8, 38: Gate tape carrier package
9, 39: Gate driver integrated circuit
10: Signal control unit
12: Gamma voltage section
14: Shift register section
16: Latch part
18: Digital-to-analog conversion (DAC) section
20: P decoding part
22: N decoding part
24, 40: Multiplexer array
26: Output buffer section
42: Multiplexer
44: Gate electrode
46: Source electrode
48: Drain electrode
50: Active layer

Claims

A data driver integrated circuit for converting input pixel data into a pixel voltage signal and outputting the pixel data; and
A multiplexer array formed on the liquid crystal panel and selectively supplying a pixel voltage signal from the data driver integrated circuit by time-dividing a data line formed on the liquid crystal panel into a plurality of sections;
Timing control means for controlling the data driver integrated circuit and the multiplexer array, realigning the pixel data supplied to each of the data driver integrated circuits, and supplying the pixel data in a time-division manner to the plurality of sections. A data driving device for a liquid crystal display device.

The data driver integrated circuit includes:
A shift register unit for sequentially generating sampling signals;
A latch unit for sequentially latching and outputting the pixel data in units of a predetermined unit in response to the sampling signal;
A digital-to-analog converter for converting the pixel data into the pixel voltage signal;
2. The data driving device of a liquid crystal display device according to claim 1, further comprising an output buffer unit for buffering and outputting a pixel voltage signal from the digital / analog conversion unit.

The multiplexer array includes a plurality of switching elements for selectively driving the data lines;
2. The data driving device of a liquid crystal display device according to claim 1, wherein the switching element is a transistor having a finger-shaped channel portion formed in an amorphous silicon type active layer.

The multiplexer array includes a plurality of switching elements for selectively driving the data lines;
2. The data driving device of a liquid crystal display device according to claim 1, wherein the switching element includes a transistor having a finger-shaped channel portion formed in an amorphous silicon type active layer connected in parallel. .

The transistor having the finger-shaped channel portion is
A gate electrode;
An active layer formed with the gate electrode and the gate insulating film interposed therebetween;
A rectangular strip formed on the active layer so as to wrap around the gate electrode;
A source electrode comprising a wing extending parallel to the inside of the two sides of the opposing rectangular strip,
A drain electrode that is formed inside the source electrode so as to have a certain distance between the square band portion and the wing portion so that the finger-shaped channel portion is formed on the active layer; 5. The data driving device for a liquid crystal display device according to claim 3, wherein the data driving device comprises:

2. The multiplexer array according to claim 1, wherein the multiplexer array is located in a region between an attachment region of a tape carrier package on which the data driver integrated circuit is mounted and an image display unit on the liquid crystal panel. Data driving device for liquid crystal display device.

The multiplexer array includes a plurality of switching elements for selectively driving the data lines, and the switching elements include at least one transistor including a polysilicon type active layer. A data driving device for a liquid crystal display device according to claim 1.

Supplying a plurality of pixel data to a data driver integrated circuit in a time-sharing manner;
And converting the divided pixel data at the in the data driver integrated circuit to the pixel voltage signal;
A liquid crystal display device comprising a step of selectively supplying a pixel voltage signal from the data driver integrated circuit by time-dividing a data line formed on the liquid crystal panel into a plurality of sections by a multiplexer array Data driving method.