JP4118602B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4118602B2 JP4118602B2 JP2002148441A JP2002148441A JP4118602B2 JP 4118602 B2 JP4118602 B2 JP 4118602B2 JP 2002148441 A JP2002148441 A JP 2002148441A JP 2002148441 A JP2002148441 A JP 2002148441A JP 4118602 B2 JP4118602 B2 JP 4118602B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- tft
- interlayer insulating
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
Landscapes
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チャネル形成領域、ソース領域およびドレイン領域を含む半導体層に、特に結晶質半導体膜を用いた半導体素子、代表的には薄膜トランジスタ（Thin Film Transistor:ＴＦＴ）に関する。また、このようなＴＦＴを駆動回路や画素のスイッチング素子に用いた半導体装置（特に、液晶表示装置、発光装置に関する）およびその作製技術に関する。また、特に、遮光性を向上させた構造を有する半導体装置およびその作製技術に関する。
【０００２】
【従来技術】
近年、小型軽量の特徴を生かした液晶プロジェクターが様々な場面で使用されるようになってきた。それにあわせるように、さらに小型で軽量の液晶プロジェクターを提供するための開発競争が激しく行われている。これらの液晶プロジェクターは、液晶表示装置に表示された画像等を投影する構成となっており、液晶表示装置の表示品質が液晶プロジェクターの性能に大きく影響してくる。
【０００３】
液晶表示装置は、ＴＦＴおよび画素電極が形成された基板（以下、ＴＦＴ基板という）と対向電極が形成された基板（以下、対向基板という）との間に液晶を封入し、画素電極と対向電極との間の電界で液晶の配向を制御して画像表示するものが主流である。
【０００４】
液晶表示装置としては、近年、画素部に数百万個の画素を有するアクティブマトリクス型液晶表示装置（液晶パネル）が盛んに用いられている。このような液晶パネルは、各画素に電位を印加するスイッチング素子として各画素にＴＦＴが設けられており各ＴＦＴには画素電極が設けられて、ＴＦＴがon時には画素電極の電位が設定され、ＴＦＴがoff時には、保持容量素子（以下、保持容量という）に蓄えられた電荷によって画素電極の電位を保持している。
【０００５】
ＴＦＴがoff時の間、画素電極の電位が変動すると表示品質が劣化するため、アクティブマトリクス型のＴＦＴ基板には、ＴＦＴのリーク電流を抑制すること、画素毎の保持容量を十分にとること、保持容量に蓄積された電荷量がリーク電流により失われる電荷量に比べて十分に大きいことが要求される。
【０００６】
また、透過型液晶パネルの場合、輝度を高めるために、開口部、すなわち画素において表示を制御することを意図した領域（例えば、透過型の表示装置においては、光が透過して表示に寄与する領域、反射型の表示装置においては、光が反射され表示に寄与する領域、また有機発光素子を用いた表示装置では、電極に挟まれた有機発光層が発光し表示に寄与する領域等）が占める割合を高めることが要求される。
【０００７】
ところで、上記したような液晶パネル（特に、透過型液晶パネル）を液晶プロジェクターに用いる場合、ＴＦＴの半導体層に光が入射すると、光励起に起因するリーク電流（以下、光リーク電流という）が発生してしまい表示に悪影響を及ぼすため、液晶パネルには遮光層が設けられている。例えば、プロジェクターの光源を対向基板側に配置した場合、画素電極とＴＦＴとの間に遮光層を形成して光源からの光を遮光したり、基板と半導体層との間に遮光層を形成して投影レンズ等で反射された光を遮光したりしている。また、特開２０００−１６４８７５公報では、基板に凹部を設け、凹部内壁面全面に下部遮光膜を形成し、ＴＦＴのチャネル形成領域が該凹部内に埋設するように形成されている。また、上部遮光膜も併せて形成されている。
【０００８】
しかし、上記公報で開示された構造では、さまざまな配線が集中するＴＦＴ近傍に凹凸ができてしまうため、配線形成において配線短絡や断線を生じやすい、電界集中が起こって劣化しやすい等歩留まりを下げてしまう可能性が高い。
【０００９】
また、上記公報で開示された構造では上部遮光膜と下部遮光膜との間に隙間があり、このような構造では迷光による光リーク電流が生じてしまう可能性もある。さらに、基板に凹部を設けるために、基板の機械的強度が弱くなってしまう可能性もある。
【００１０】
【発明が解決しようとする課題】
高輝度、高精細化が要求されているプロジェクターは、まず光源に用いられるランプの強度を上げることで表示輝度を上げようとしており、また、光学系に用いるパネルの画素数を増やすことで高精細化をはかっている。しかし、従来の画素電極とＴＦＴとの間に遮光膜を形成したり、基板と半導体層との間に遮光膜を形成したりする方法は、遮光膜端部で回折した光が半導体層に入射してしまい、光リーク電流が発生してしまうという問題がある。
さらに、光源の高輝度化が進み、この回折光によるＴＦＴへの悪影響は、無視できないレベルになってきている。
【００１１】
また、遮光膜とＴＦＴとを隔てる絶縁膜を薄膜化することにより、ＴＦＴの位置における回折光強度を無視できる程度にまで低減し得るが、絶縁膜の薄膜化は、ＴＦＴと絶縁膜との間に発生する寄生容量を増大させてしまい、遮光膜の電位がＴＦＴの動作に影響してしまうという問題が発生する。
【００１２】
また、遮光膜の幅を拡げることにより、回折光がＴＦＴに入射してしまう問題については解決することができるが、当然、開口率の低下は否めない。しかも、表示の高精細化への要求に画素数を増加させることで対応しているため、それぞれの画素サイズは縮小しており、遮光膜の幅を広げることによる開口率の低下、それに伴う輝度の低下は大きな問題となる。
【００１３】
また、遮光膜の幅を広げるだけでは層間絶縁膜中の意図せぬ散乱による迷光がＴＦＴ（特に半導体層）に入射してしまう問題を解決することはできない。上記したような光源の高輝度に伴い、迷光の影響も無視できないものとなっている。
【００１４】
また、電界効果移動度の高さなどから積極的に用いられるようになってきた結晶構造を有する活性層を含むＴＦＴは、非晶質半導体層を含むＴＦＴに比べて光リーク電流が大きくなってしまう傾向があり、十分な保持容量を有していないと蓄えられた電荷がリーク電流のために減少し、透過光量が変化して画像表示のコントラスト低下の原因となっている。したがって、液晶パネルには十分な容量を確保できる保持容量素子を形成しておく必要がある。
【００１５】
しかし、十分な容量を確保するために保持容量の面積を平面的に拡げようとすると、画素の面積において保持容量素子の占める割合が大きくなって、開口率が低下してしまう。
【００１６】
さらに、歩留まりを向上させるために、保持容量による凹凸によって配線の断線等が生じないような構造とする必要がある。
【００１７】
そこで本発明では、上記のような問題を鑑み、開口率を下げることなく、十分な遮光性と十分な保持容量とを両立することが可能な構造を有する半導体装置を実現する方法を提供することを課題とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明者は、ＴＦＴを被嵌するように遮光膜を形成することにより、ＴＦＴの半導体層に入射する回折光や迷光を低減する構造を考えた。
【００１９】
本発明を採用した画素の構造の一例を図１（Ａ）に示す。
画素電極とＴＦＴとの間に遮光膜を形成する。本明細書において、少なくとも一部が画素電極とＴＦＴとの間に形成された遮光膜を上部遮光膜という。画素において光が透過し、表示を制御する領域とＴＦＴとの間に溝を形成し、上部遮光膜となる導電膜を形成する。従来、ＴＦＴと画素電極との間に形成されていた遮光膜とは異なり、画素電極とＴＦＴとの間から光が透過する領域まで連続的に上部遮光膜が形成され、ＴＦＴが上部絶縁膜により被嵌された構造である。
【００２０】
他の発明を採用したＴＦＴの他の構造を図１（Ｂ）に示す。
半導体層、ゲート絶縁膜およびゲート電極からなるＴＦＴを形成し、層間絶縁膜を形成した後、後に光が透過し、表示を制御する領域とその周辺領域のゲート絶縁膜、層間絶縁膜を除去する。本明細書において、ゲート絶縁膜、層間絶縁膜の一部が除去されたホール状の領域（壁面及び底面を有している）であり、表示装置において表示を制御することを意図した領域（開口部）とほぼ同じ面積を有する領域を簡単のためにホール、またはウィンドウと称することとする。ウィンドウの壁面には、上部遮光膜と絶縁膜が形成されており、その膜厚分、ウィンドウの面積より開口部の面積が狭くなるものの、ウィンドウの面積と開口部の面積とは実質的に同じ面積となると言える。
【００２１】
ここで図１（Ｂ）のウィンドウを図１（Ａ）の溝と比較すると、ウィンドウはアスペクト比が小さいため、上部遮光膜の形成が簡便である。次いで、遮光膜をＴＦＴ上からウィンドウの側面を覆うように連続的に、遮光膜を形成する。そして、ウィンドウの底面（特に光が透過する領域）に形成された遮光膜を除去した後、絶縁膜を形成し、アクリル等の透明な有機樹脂膜を用いてウィンドウの平坦化を行う。次いで、遮光膜と画素電極とが接触しないように絶縁膜を形成し、さらに画素電極を形成する。上部遮光膜によりＴＦＴが被嵌され、層間絶縁膜を除去してウィンドウを形成し、透光性の有機樹脂絶縁膜により平坦化した構造である。
【００２２】
上記のような構造の場合、このゲート絶縁膜、層間絶縁膜の一部が除去された領域（ウィンドウ）の面積は、画素において、表示を制御することを意図した領域（開口部）とほぼ等しい面積であり、かつ表示を制御することを意図した領域(開口部)は、前記少なくともゲート絶縁膜、層間絶縁膜の一部が除去された領域（ウィンドウ）より狭い面積となる。開口部がウィンドウより狭い面積となるのは、図１（Ｂ）に示すとおり、ウィンドウの壁面がテーパー状となるためである。
【００２３】
他の発明を採用した画素の他の構造を図１（Ｃ）に示す。図１（Ｃ）に示す例では、基板側から入射する光も遮光するために、半導体層を形成する前に、基板と半導体層の間に遮光膜を形成する。なお、基板と半導体層との間に形成されるこの遮光膜を本明細書において、以下、下部遮光膜という。次いで、半導体層、ゲート絶縁膜およびゲート電極からなるＴＦＴを形成し、層間絶縁膜を形成した後、後に表示を制御する領域となる領域およびその周辺領域に形成されたゲート絶縁膜、層間絶縁膜を除去してウィンドウを形成する。次いで、遮光膜をＴＦＴ上からウィンドウまで連続的に、遮光膜を形成する。そして、ウィンドウの底面に形成されている下部遮光膜および上部遮光膜を除去して開口部（表示を制御することを意図した領域）を形成する。次いで、絶縁膜を形成し、アクリル等の透明な有機樹脂膜を用いてウィンドウの平坦化を行う。次いで、遮光膜と画素電極とが接触しないように絶縁膜を形成した後、画素電極を形成する。ＴＦＴが上部遮光膜により被嵌され、下部遮光膜と上部遮光膜により完全に遮光された構造である。なお、下部遮光膜と上部遮光膜を接地電位とすれば、ＴＦＴを電気的に遮蔽することも可能である。
【００２４】
さらに、対向基板側にカラーフィルターを形成しようとすると、高精細化に伴う画素サイズの低下により、ＴＦＴ基板と対向基板とを整合させる精度が厳しくなってしまうという問題があった。そこで、ＴＦＴ基板側にカラーフィルターを形成する方法が考えられているが、液晶を配向させるにはカラーフィルターを形成した後、画素電極を形成しなければならない。しかし、カラーフィルターは１μｍ以上の厚さが必要であり、カラーフィルターに隔てられた画素電極とドレイン電極とを導通させることは難しかった。
【００２５】
そこで、図１（Ｂ）および図１（Ｃ）に示す例において、ウィンドウの平坦化をＲ（赤）、Ｇ（緑）、またはＢ（青）に着色されたフォトレジスト膜を用いて行うことにより、対向基板に形成していたカラーフィルターと同様の機能が得られるようになる。
【００２６】
また、図示しないが図１（Ｂ）、（Ｃ）の構造において、上部遮光膜をアルミニウム等の反射率の高い材料で構成し、少なくともゲート絶縁膜、層間絶縁膜の一部が除去された領域（ウィンドウ）の底面の上部遮光膜を除去せず、反射板として用いれば、反射型の表示装置とすることも可能である。
【００２７】
本発明は、基板上のＴＦＴと、前記ＴＦＴと電気的に接続されている画素電極と、前記ＴＦＴと前記画素電極との間の遮光膜と、を有する半導体装置において、前記ＴＦＴ上には少なくとも１層の層間絶縁膜が形成され、前記画素電極と前記基板との間には前記層間絶縁膜を除去して形成されたウィンドウを有し、前記遮光膜は前記ウィンドウの底面から前記ＴＦＴを被嵌するように前記層間絶縁膜上まで連続的に形成されており、前記ウィンドウの面積は、開口部の面積とほぼ等しいことを特徴とする。
【００２８】
また本発明は基板上の下部遮光膜と、前記下部遮光膜上にＴＦＴと、前記ＴＦＴと電気的に接続されている画素電極と、前記ＴＦＴと前記画素電極との間の上部遮光膜と、を有する半導体装置において、前記ＴＦＴ上には少なくとも１層の層間絶縁膜が形成され、前記画素電極と前記基板との間には前記層間絶縁膜を除去して形成されたウィンドウを有し、前記上部遮光膜は前記ウィンドウの底面から前記ＴＦＴを被嵌するように前記層間絶縁膜上まで連続的に形成されており、前記ウィンドウの面積は、開口部の面積とほぼ等しいことを特徴とする。
【００２９】
また本発明は基板上の下部遮光膜と、前記下部遮光膜上にＴＦＴと、前記ＴＦＴと電気的に接続されている画素電極と、前記ＴＦＴと前記画素電極との間の上部遮光膜と、を有する半導体装置において、前記ＴＦＴ上には少なくとも１層の層間絶縁膜が形成され、前記画素電極と前記基板との間には前記層間絶縁膜を除去して形成されたウィンドウを有し、前記上部遮光膜は前記ウィンドウの底面から前記ＴＦＴを被嵌するように前記層間絶縁膜上まで連続的に形成されており、前記下部遮光膜と前記上部遮光膜とは、前記ウィンドウの底面で接していることを特徴とする。
【００３０】
また本発明は基板上の下部遮光膜と、前記下部遮光膜上にＴＦＴと、前記ＴＦＴと並列に形成された保持容量素子と、前記ＴＦＴと電気的に接続されている画素電極と、前記ＴＦＴと前記画素電極との間の上部遮光膜と、を有する半導体装置において、前記ＴＦＴおよび前記保持容量素子上には少なくとも１層の層間絶縁膜が形成されており、前記画素電極と前記基板との間には前記層間絶縁膜を除去して形成されたウィンドウを有し、前記下部遮光膜と前記上部遮光膜とは、前記ウィンドウの底面で接していることを特徴とする。
【００３１】
また本発明は基板上のＴＦＴと、前記ＴＦＴと電気的に接続されている画素電極と、前記ＴＦＴと前記画素電極との間の遮光膜と、を有する半導体装置において、前記ＴＦＴ上には少なくとも１層の層間絶縁膜が形成され、前記画素電極と前記基板との間には前記層間絶縁膜を除去して形成されたウィンドウを有し、前記ウィンドウは透光性有機絶縁膜により平坦化されており、前記遮光膜は前記ウィンドウの底面から前記ＴＦＴを被嵌するように前記層間絶縁膜上まで連続的に形成されていることを特徴とする。
【００３２】
また本発明は基板上の下部遮光膜と、前記下部遮光膜上にＴＦＴと、前記ＴＦＴと電気的に接続されている画素電極と、前記ＴＦＴと前記画素電極との間には複数の上部遮光膜と絶縁膜とが交互に積層された積層体と、を有する半導体装置において、前記ＴＦＴ上には少なくとも１層の層間絶縁膜が形成され、前記画素電極と前記基板との間に前記層間絶縁膜を除去して形成されたウィンドウを有し、前記ウィンドウは透光性有機絶縁膜により平坦化されており、前記積層された複数の上部遮光膜は前記ウィンドウの底面から前記ＴＦＴを被嵌するように形成されていることを特徴とする。
【００３３】
また本発明は基板上の下部遮光膜と、前記下部遮光膜上にＴＦＴと、前記ＴＦＴと電気的に接続されている画素電極と、前記ＴＦＴと前記画素電極との間に複数の上部遮光膜と絶縁膜とが交互に積層された積層体と、を有する半導体装置において、前記ＴＦＴ上には少なくとも１層の層間絶縁膜が形成され、前記画素電極と前記基板との間に前記層間絶縁膜を除去して形成されたウィンドウを有し、前記ウィンドウは透光性有機絶縁膜により平坦化されており、前記積層された複数の上部遮光膜は前記ウィンドウの底面から前記ＴＦＴを被嵌するように形成されており、前記積層体のうち少なくとも一つの上部遮光膜が前記ＴＦＴと前記画素電極とを電気的に接続していることを特徴とする。
【００３４】
また本発明は基板上の下部遮光膜と、前記下部遮光膜上にＴＦＴと、前記ＴＦＴと電気的に接続されている画素電極と、前記ＴＦＴと前記画素電極との間に複数の上部遮光膜と絶縁膜とが交互に積層された積層体と、を有する半導体装置において、前記ＴＦＴ上には少なくとも１層の層間絶縁膜が形成され、前記画素電極と前記基との間に前記層間絶縁膜を除去して形成されたウィンドウを有し、前記ウィンドウは透光性有機絶縁膜により平坦化されており、前記積層された複数の上部遮光膜は前記ウィンドウの底面から前記ＴＦＴを被嵌するように形成されており、前記積層体において、前記絶縁膜および前記絶縁膜を介して形成された複数の前記上部遮光膜とで保持容量素子を形成していることを特徴とする。
【００３５】
また本発明は基板上のＴＦＴと、前記ＴＦＴと電気的に接続されている画素電極と、前記ＴＦＴと前記画素電極との間に複数の上部遮光膜と絶縁膜とが交互に積層された積層体と、を有する半導体装置において、前記ＴＦＴ上には少なくとも１層の層間絶縁膜が形成され、前記画素電極と基板との間には前記層間絶縁膜を除去して形成されたウィンドウを有し、前記ＴＦＴと前記画素電極とを電気的に接続する配線は、前記ウィンドウの底面から前記ＴＦＴを被嵌するように形成された前記上部遮光膜の一層であり、前記ウィンドウの面積は、画素において表示を制御することを意図した領域とほぼ等しいことを特徴とする。
【００３６】
また上記発明において、前記基板と前記ＴＦＴとの間に下部遮光膜が形成されていることを特徴とする。
【００３７】
また上記発明において、前記上部遮光膜の第１層目（すなわち、積層体における複数の上部遮光膜の最下層）と前記下部遮光膜とは、前記画素電極と基板との間の前記ウィンドウの底面において、接していることを特徴とする。
【００３８】
また上記発明において、前記ウィンドウは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に着色されたフォトレジスト膜および透光性の有機絶縁膜が形成されていることを特徴とする。
【００３９】
また本発明は絶縁表面に半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、前記半導体層に達する第１のコンタクトホールを形成し、各ＴＦＴを電気的に接続するための配線を形成する工程と、前記配線を覆うように第３層間絶縁膜を形成する工程と、光が透過する領域とＴＦＴとの間に基板に達する溝を形成する工程と、前記第３層間絶縁膜上から前記溝まで連続的に遮光膜を形成する工程と、画素電極と配線とを接続するための第２のコンタクトホールを形成する工程と、前記遮光膜上に第４層間絶縁膜を形成する工程と、前記配線を露出させるために前記第２のコンタクトホールに成膜された絶縁膜の一部を除去する工程と、前記画素電極を形成する工程と、を含むことを特徴とする。
【００４０】
また本発明は絶縁表面上に半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、前記半導体層に達する第１のコンタクトホールを形成し、各ＴＦＴを電気的に接続するための配線を形成する工程と、前記配線を覆うように第３層間絶縁膜を形成する工程と、光が透過する領域の下地絶縁膜、ゲート絶縁膜、第１層間絶縁膜、第２層間絶縁膜を除去して基板に達するウィンドウを形成する工程と、前記第３層間絶縁膜上にＴＦＴを被嵌するように上部遮光膜を形成する工程と、前記ウィンドウ底面に形成された下部遮光膜を除去する工程と、前記上部遮光膜に第２のコンタクトホールを形成する工程と、前記上部遮光膜上に第４層間絶縁膜を形成する工程と、光透過性を有する絶縁膜により、前記ウィンドウを平坦化する工程と、前記上部遮光膜上に第５層間絶縁膜を形成する工程と、前記配線が露出するように前記第２のコンタクトホールに埋まった絶縁膜の一部を除去する工程と、前記第５層間絶縁膜上に画素電極を形成する工程と、を含むことを特徴とする。
【００４１】
また本発明は、絶縁表面上に半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、前記半導体層に達する第１のコンタクトホールを形成し、各ＴＦＴを電気的に接続するための配線を形成する工程と、前記配線を覆うように第３層間絶縁膜を形成する工程と、光が透過する領域の下地絶縁膜、ゲート絶縁膜、第１層間絶縁膜、第２層間絶縁膜を除去して基板に達するウィンドウを形成する工程と、前記第３層間絶縁膜上にＴＦＴを被嵌するように上部第１遮光膜を形成する工程と、前記上部第１遮光膜および前記第３層間絶縁膜に前記配線に達する第２のコンタクトホールを形成する工程と、前記上部第１遮光膜上に第１絶縁膜を形成する工程と、前記配線が露出するように前記第２のコンタクトホールに埋まった前記第１絶縁膜を一部除去する工程と、前記第１絶縁膜上に上部第２遮光膜を形成する工程と、前記上部第２遮光膜上に第２絶縁膜を形成する工程と、前記第２絶縁膜上に上部第３遮光膜を形成する工程と、前記ウィンドウ底面に形成された下部遮光膜、前記上部第１遮光膜、前記第１絶縁膜、前記上部第２遮光膜、前記第２絶縁膜、前記上部第３遮光膜を除去する工程と、前記上部第３遮光膜および前記第２絶縁膜に前記上部第２遮光膜に達する第３のコンタクトホールを形成する工程と、第４層間絶縁膜を形成する工程と、光透過性を有する絶縁膜により前記ウィンドウを平坦化する工程と、前記上部第３遮光膜上に第５層間絶縁膜を形成する工程と、前記上部第２遮光膜が露出するように前記第３のコンタクトホールに埋まった絶縁膜の一部を除去する工程と、前記第５層間絶縁膜上に画素電極を形成する工程と、を含むことを特徴とする。
【００４２】
また上記発明において、絶縁表面上に下部遮光膜を形成する工程を含むことを特徴とする。
【００４３】
また上記発明において、前記下部遮光膜、前記第１の上部遮光膜および前記第３の上部遮光膜は、接地電位となるような配線を接続することを特徴とする。
【００４４】
また上記発明において、前記下部遮光膜および前記上部遮光膜は、前記ウィンドウの底面で接するように形成することを特徴とする。
【００４５】
また上記発明において、前記前記ウィンドウを平坦化する工程は、有機絶縁膜を用いて行うことを特徴とする。
【００４６】
また上記発明において、前記前記ウィンドウを平坦化する工程は、Ｒ（赤）、Ｇ（緑）もしくはＢ（青）に着色されたフォトレジスト膜および透明有機絶縁膜を積層して行うことを特徴とする。
【００４７】
また上記発明において、前記半導体層は、レーザ光を照射することにより結晶化することを特徴とする。
【００４８】
また上記発明において、前記半導体層は、触媒元素を用いて結晶化した後、前記触媒元素をゲッタリングして半導体層中の触媒元素濃度を低減させて得られる結晶質半導体膜であることを特徴とする。
【００４９】
以上のように、本発明は回折光や迷光など意図せずしてＴＦＴの半導体層に入射してしまう光により発生する光リーク電流を防ぐために、ＴＦＴを遮光膜で覆う構造としている。
【００５０】
【発明の実施の形態】
（実施形態１）
図１（Ａ）を用いて本発明を用いて作製された透過型液晶表示装置の構造を説明する。
【００５１】
基板１０上に下地絶縁膜１１が形成されており、下地絶縁膜１１上に半導体層１２、ゲート絶縁膜１３、ゲート電極１４からなるＴＦＴが形成されている。
ゲート電極１４上には、第１層間絶縁膜１５、第２層間絶縁膜１６が形成されている。必要に応じて第２層間絶縁膜１６は平坦化する。続いて、各ＴＦＴを電気的に接続する配線１７を半導体層１２のソース領域またはドレイン領域に接続して形成する。配線１７を覆って、第３層間絶縁膜１８を形成した後、ＴＦＴと開口部との境目に溝を形成する。溝は、基板に達するように形成する。次いで、導電膜をメタルＣＶＤ法により、第３層間絶縁膜１８上から溝に連続的に成膜して、遮光膜１９を形成する。
続いて、第４層間絶縁膜２０を形成した後、画素電極２１を遮光膜１９に接しないように形成する。
【００５２】
なお、半導体層１２から連続した領域２２（保持容量の一方の電極）、ゲート絶縁膜１３と同一層の絶縁膜２３（誘電体）およびゲート電極１４と同一層の容量配線２４（保持容量のもう一方の電極）により保持容量２０２が形成されている。
【００５３】
本発明の半導体装置は、画素部の各画素において、ＴＦＴ２０１と画素電極との間からＴＦＴ２０１と開口部（表示を制御することを意図した領域）との境目まで連続的に形成された遮光膜１９に覆われたＴＦＴ２０１を有し、画素の光が透過する領域において、画素電極と基板との間には、下地絶縁膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５、第２層間絶縁膜１６、第３層間絶縁膜１８および第４層間絶縁膜２０が積層されている構造である。
【００５４】
また、図１（Ａ）に示す構造のＴＦＴにおいて、基板１０と半導体層１２との間に遮光膜（下部遮光膜）を設けた構造としてもよい。この場合、遮光膜が充填される溝の深さは、実施者が適宜決定すればよく、下部遮光膜に届く深さであっても届かない深さであってもよい。
【００５５】
（実施形態２）
図１（Ｂ）を用いて、本発明のＴＦＴの他の構造を説明する。なお、図１（Ａ）と同一のものを指す場合は、同一の符号を用いることとする。
【００５６】
基板１０上に下地絶縁膜１１が形成されており、下地絶縁膜１１上に半導体層１２、ゲート絶縁膜１３、ゲート電極１４からなるＴＦＴが形成されている。
ゲート電極１４上には、第１層間絶縁膜１５、第２層間絶縁膜１６が形成されている。必要に応じて、第２層間絶縁膜１６は平坦化する。続いて、各ＴＦＴを電気的に接続する配線１７を半導体層１２のソース領域またはドレイン領域に接続して形成する。配線１７を覆って、第３層間絶縁膜１８を形成した後、開口部（表示を制御することを意図した領域）よりやや広い範囲の第３層間絶縁膜１８、第２層間絶縁膜１６、第１層間絶縁膜１５、ゲート絶縁膜１３および下地絶縁膜１１を除去する。次いで、第３層間絶縁膜１８上からゲート絶縁膜および層間絶縁膜が除去された領域（ウィンドウ）の側面に沿って連続的に導電膜を形成し、上部遮光膜１９を形成する。次いで、ウィンドウ底面に形成された上部遮光膜１９を除去し、第４層間絶縁膜２０を形成する。その後、ウィンドウを光透過性の有機絶縁膜等３０により平坦化し、その上に第５層間絶縁膜３１を形成して、画素電極３２を形成する。
【００５７】
本発明のＴＦＴは、少なくともゲート絶縁膜および層間絶縁膜の一部が除去された領域（ウィンドウ）底面から遮光膜がＴＦＴを被嵌するように形成されており、ウィンドウの内部には、開口部がある。本実施例では、ウィンドウのアスペクト比が小さいため、上部遮光膜１９の作製は、メタルＣＶＤ法より簡便なスパッタ法を用いても良好なカバレッジを得ることができる。
【００５８】
また、遮光膜でＴＦＴを覆うことができるため、光リーク電流の発生を抑えることができる。
【００５９】
（実施形態３）
図１（Ｃ）を用いて、本発明のＴＦＴの他の構造を説明する。
【００６０】
基板１００上に下部遮光膜１０１が形成されており、下部遮光膜１０１上に下地絶縁膜１０２、半導体層１０３、ゲート絶縁膜１０４の順に形成されている。ゲート絶縁膜１０４上には、ゲート電極１０５、ゲート電極１０５上には、第１の層間絶縁膜１０７および第２の層間絶縁膜が１０８形成されており、第２の層間絶縁膜上には、半導体層１０３のソース領域またはドレイン領域に接続された配線１０９が形成され、配線１０９を覆って、第３の層間絶縁膜１１０が形成されている。また、第３の層間絶縁膜１１０上には上部遮光膜１１１が設けられている。
【００６１】
また、上部遮光膜１１１上には絶縁膜１１２を介して画素電極１１４が形成されている。画素電極１１４は、上部遮光膜１１１および第３の層間絶縁膜１１０に形成されたコンタクトホールを通じて、ＴＦＴのドレイン領域に接続された配線に接続されている。また、保持容量２０２は、半導体層１２０、絶縁膜１２１および容量配線１０６からなる。ドレイン領域から連続して半導体層１２０が形成されており、保持容量の一方の電極となっている。ゲート絶縁膜と同一の層の絶縁膜１２１は、保持容量の誘電体となり、ゲート電極と同一の層に形成された容量配線１０６は、保持容量のもう一方の電極となっている。
【００６２】
各画素には、このようなＴＦＴ２０１および保持容量２０２が形成されている。なお、開口部は、第３層間絶縁膜１１０、第２層間絶縁膜１０８、第１層間絶縁膜１０７、ゲート絶縁膜１０４および下部遮光膜１０１が除去されたウィンドウの内部に形成される。また、第２層間絶縁膜１０８上からウィンドウ壁面に連続して上部遮光膜が形成されている。ただし、ウィンドウ底面に形成された上部遮光膜は除去する。
【００６３】
下部遮光膜１０１と上部遮光膜１１１とは同じ接地電位となるようにウィンドウの底部で接して形成されており、図示していないが接地電位を与える配線と接続されている。
【００６４】
なお、ウィンドウは、アクリル等有機絶縁膜１１５を用いて平坦化されている。また、平坦化した後、画素電極１１４を形成する。画素電極１１４は、半導体層１０３のドレイン領域に接続された配線と導通をとり、ＴＦＴ２０１と画素電極１１４とは電気的に接続されている。
【００６５】
以上のように、上部遮光膜１１１が画素部のＴＦＴを被嵌するように形成され、下部遮光膜１０１および上部遮光膜１１１で完全に遮光された液晶パネルを作製することができる。
【００６６】
【実施例】
（実施例１）
本実施例においては、本発明を用いてアクティブマトリクス基板を作製する工程について説明する。
【００６７】
まず、石英基板３００上に下部遮光膜３０１を形成するため、ポリシリコン膜およびＷＳｉx膜を積層して形成する。なお、下部遮光膜３０１は、要求水準を満たす遮光性を有し、ＴＦＴの活性化のための加熱処理に耐えうる耐熱性が必須であり、さらに接地電位とすることが好ましいため、導電膜であることが好ましい。そこで、下部遮光膜として用いる膜は、ポリシリコン膜、ＷＳｉx（x＝２．０〜２．８）膜、Ａｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料からなるいずれかの膜一種または複数種を用いればよい（図２（Ａ））。
【００６８】
続いて、下部遮光膜３０１上に、下地絶縁膜３０２を形成する。下地絶縁膜３０２は、シリコンを含む絶縁膜（例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜等）をＬＰＣＶＤ法、プラズマＣＶＤ法またはスパッタ法にて形成する。そして、下地絶縁膜３０２上に非晶質半導体膜（図示せず）を形成する。非晶質半導体膜としては特に限定はないが、シリコン膜もしくはシリコンゲルマニウム（ＳｉxＧｅ1-x：０＜x＜１、代表的には、x＝０．００１〜０．０５）合金などで形成するとよい。なお、ここでは非晶質シリコン膜を膜厚６５ｎｍに形成する。
【００６９】
次いで、非晶質シリコン膜の結晶化を行う。炉を用いて６００℃で２４時間の加熱処理を行い、結晶質シリコン膜（図示せず）を形成する。なお、この結晶化処理においてシリコン膜表面に酸化シリコン膜が形成されるが、エッチング等で除去できるごく薄い膜であるため問題はない。
【００７０】
次いで、結晶質シリコン膜の表面に形成された酸化膜を除去した後、ゲート絶縁膜３０４を形成する前に半導体膜の膜質向上のための加熱処理を行う。結晶質シリコン膜を９００〜１０５０℃にて加熱処理し、結晶質半導体膜の表面に酸化膜を形成する。この酸化シリコン膜を除去する。最終的に結晶質シリコン膜の膜厚が３０〜５０ｎｍになるように結晶質シリコン膜を加熱処理することによりその表面に酸化シリコン膜を形成すればよい。本実施例では、結晶質シリコン膜の膜厚を３５ｎｍとする。続いて、得られた結晶質シリコン膜を所望の形状に形成し、後にＴＦＴのチャネル形成領域、ソース領域およびドレイン領域を含む領域と保持容量の一方の電極となる配線となる領域とを有する半導体層３０３を形成する。
【００７１】
次いで、半導体層上にゲート絶縁膜３０４を形成する（図２（Ｂ））。続いて、ゲート絶縁膜３０４を介してｎチャネル型ＴＦＴとなる領域の半導体層にｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的に周期表の１３族に属する元素、典型的には、ボロン（Ｂ）、またはガリウム（Ｇａ）を用いることができる。この工程は、ＴＦＴのしきい値電圧の制御をするために行われており、チャネルドープ工程という。この工程により半導体層には、ｐ型不純物元素が１×１０15〜１×１０18／ｃｍ3の濃度で添加される。
【００７２】
次いで、レジストからなるマスクを形成し、ｎチャネル型ＴＦＴのソース領域、ドレイン領域および保持容量の一方の電極となる部分の半導体層にｎ型を付与する不純物元素（以下、ｎ型不純物元素という。またここでは、リンを用いる）を添加して、高濃度にリンを含むｎ型不純物領域を形成する。この領域には、１×１０20〜５×１０21／ｃｍ3の濃度でリンが含まれるようにしている。
【００７３】
次いで、ゲート電極３０５ａと保持容量の一方の電極となる配線３０５ｂ（以下、容量配線という）とを形成する。ゲート電極３０５ａおよび容量配線３０５ｂの材料としては、ＴａＮ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、不純物元素が添加されたＳｉ等を用いることができる。なお、これら複数種の膜を積層してゲート電極としてもよい。
【００７４】
次いで、ゲート電極をマスクとして、半導体層にｎ型不純物元素を添加する。ここでは、ｎ型不純物元素としてリンを用いている。このｎ型不純物元素が添加された領域はｎチャネル型ＴＦＴのＬＤＤ領域として機能させるための低濃度不純物領域であって、この低濃度ｎ型不純物領域には、１×１０16〜５×１０18／ｃｍ3の濃度で含まれている。
【００７５】
次いで、後のｎチャネル型ＴＦＴとなる領域をマスクで覆い、後のｐチャネル型ＴＦＴのソース領域またはドレイン領域となる半導体層にｐ型不純物元素としてボロンを３×１０20〜５×１０21／ｃｍ3の濃度で含まれるように添加する（図示せず）。
【００７６】
次に、第１層間絶縁膜３０６として窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜をプラズマＣＶＤ法により、膜厚５０〜５００ｎｍで形成する。
【００７７】
その後、それぞれの半導体層に添加された不純物元素を活性化するための加熱処理を行う。加熱処理の方法としては、炉を用いる方法、レーザ光照射による方法、ランプアニール法、もしくはこれらを併用して行ってもよい。不活性気体雰囲気中において、５５０〜１０００℃で活性化を行う。
【００７８】
次いで、熱的に励起された水素により半導体層中のダングリングボンドを終端する水素化を行う。水素を含む雰囲気において、４１０℃で１時間の加熱処理を行う。その他の水素化の手段として、プラズマにより励起された水素を用いたプラズマ水素化処理を行ってもよい。
【００７９】
次いで、第２層間絶縁膜３０７を膜厚５００〜１０００ｎｍで形成する。第２層間絶縁膜３０７としては、アクリル、ポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）といった有機樹脂膜、もしくは酸化窒化シリコン膜もしくは窒化酸化シリコン膜といった無機絶縁膜を用いてもよい。なお、本実施例では酸化窒化シリコン膜を膜厚９００ｎｍで形成し、ＣＭＰ法により平坦化を行う（図２（Ｃ））。
【００８０】
続いて、半導体層３０３に達する第１コンタクトホールを形成し、それぞれのＴＦＴを電気的に接続する配線３０８を形成する。配線３０８の材料としては、チタンを主成分とする導電膜を膜厚５０〜１００ｎｍに形成した後、アルミニウムを主成分とする導電膜を膜厚３００〜５００ｎｍに形成する積層構造とすればよい。ただし、画素電極と接する最上層には、画素電極と接する際に電気的腐食を起こさない材料を用いる必要がある。
【００８１】
次いで、第３層間絶縁膜３０９を形成する。第３層間絶縁膜３０９は、酸化窒化シリコン膜を用いて膜厚６００ｎｍに形成する（図３（Ａ））。
【００８２】
次いで、開口部（表示を制御することを意図した領域）とほぼ一致する領域において、それまでの工程で形成された層間絶縁膜、ゲート絶縁膜および下地絶縁膜を除去して下部遮光膜を露出させる。なお、ゲート絶縁膜および層間絶縁膜が除去された領域（ウィンドウ）は実際に光が透過する領域（開口部）よりも広めの範囲で形成する。
【００８３】
次いで、上部遮光膜３１１を形成する。上部遮光膜として、光を透過せず、導電性を有する膜としてここでは、アルミニウムを主成分とする導電膜を膜厚１００〜２００ｎｍで形成する。なお、上部遮光膜を成膜する前にウィンドウは、深さと幅との比（アスペクト比）が小さいため、スパッタ法でも導電膜を良好なカバレージで成膜することができる。上部遮光膜は、下部遮光膜と接し同電位になるように形成する。なお、図示しないが、上部遮光膜および下部遮光膜には接地電位が与えられるような配線を接続する。
【００８４】
次いで、ウィンドウの底面に形成された下部遮光膜および上部遮光膜の除去とドレイン電極と画素電極とを導通させるための第２コンタクトホールを形成するための上部遮光膜の除去を行う。どちらの工程もレジストで形成したパターンをマスクとしてエッチングを行う。なお、エッチングする領域の高さが異なり、除去する膜の積層構造も異なるため、工程を簡便にするために、除去工程はわけて行う。ただし、どちらの工程が先になってもかまわない（図１４）。
【００８５】
続いて、上部遮光膜３１１上にプラズマＣＶＤ法により、窒化シリコン膜、酸化窒化シリコン膜、もしくは、窒化酸化シリコン膜等からなる絶縁膜３１２を形成した後、ウィンドウをアクリル等の有機絶縁膜３１３等で平坦化する（図３（Ｂ））。
【００８６】
なお、Ｒ、Ｇ、Ｂに着色されたフォトレジスト膜を用いてウィンドウを埋め、その後アクリル等の有機樹脂膜を成膜してもよい。ウィンドウの平坦化に着色層を用いることにより、対向基板側に着色層を設けていた場合に生じていた色ずれに関する問題を解決することができる。
【００８７】
続いて、スパッタ法により、窒化シリコン膜、酸化窒化シリコン膜、もしくは、窒化酸化シリコン膜等からなる第４層間絶縁膜３１４を形成し、コンタクトホールを埋めてしまった絶縁膜の一部を除去して、ドレイン電極を露出させた後、画素電極３１５を形成する。この時、上部遮光膜３１１と画素電極３１５が接してしまうことがないように絶縁膜を除去することが重要である。なお、本実施例では透過型の液晶表示装置を作製するので、画素電極を形成する材料は、透光性のＩＴＯ膜（酸化インジウムと酸化スズとの化合物）を用いてスパッタ法により膜厚１００ｎｍで形成する（図４、図１５）。なお、ＩＴＯ膜のかわりに遮光性の金属膜、例えばＡｌや導電性材料にＡｇをメッキした画素電極を形成すれば反射型の表示装置とすることができる。また、ウィンドウ底面に形成された上部遮光膜を除去せずに、そのまま反射板として用いてもよい。この場合、液晶は平坦化膜上に形成する透明な画素電極と対向電極とで制御する。
【００８８】
以上のような工程により、基板上に、下部遮光膜および上部遮光膜により覆われた下地絶縁膜、半導体層、ゲート絶縁膜、ゲート電極からなるＴＦＴ３２０と、一方の電極となる半導体層、誘電体となるゲート絶縁膜と同一層の絶縁膜およびゲート電極と同一層で形成された容量配線からなる保持容量３２１とを有し、画素面積に対する光が透過する領域の割合（開口率）が５０％を超えるアクティブマトリクス基板を作製することができる。
【００８９】
また、このようにして得られたアクティブマトリクス基板に液晶層を配向させる配向膜を形成し、公知のセル組み技術を用いて対向電極および配向膜が形成された対向基板およびアクティブマトリクス基板とを貼り合わせた後、液晶を注入することで、アクティブマトリクス型液晶表示装置を完成することができる。
【００９０】
（実施例２）
本実施例では、複数枚の上部遮光膜を形成することにより少なくともゲート絶縁膜および層間絶縁膜の一部が除去された領域（ウィンドウ）の壁面に沿って保持容量を形成する方法について説明する。
【００９１】
実施例１で示した作製工程に従い、図３（Ａ）に示すウィンドウの底面の下部遮光膜が露出された状態にする（図５（Ａ））。
【００９２】
次いで、上部第１遮光膜４０１を形成する。上部第１遮光膜４０１としては、導電膜（アルミニウム、クロム、チタンから選ばれた元素を主成分とする導電膜）を膜厚１００〜２００ｎｍで形成する。続いて、上部第１遮光膜４０１および第３層間絶縁膜３０９に配線３０８に達する第２コンタクトホールを形成する。なお、第１コンタクトホールは、配線と半導体層とを接続させるためのコンタクトホールである。
【００９３】
次いで、上部第１遮光膜４０１上にプラズマＣＶＤ法などで、酸化窒化シリコン膜、窒化酸化シリコン膜もしくは窒化シリコン膜等からなる第１絶縁膜４０２を形成する。
【００９４】
次いで、第２コンタクトホールを埋めてしまった第１絶縁膜の一部を除去して上部第１遮光膜４０１を露出した後、第１絶縁膜４０２上に上部第２遮光膜４０３を形成する。なお、上部第２遮光膜４０３は画素電極と接続するため、画素電極として用いるＩＴＯ膜と接触して電気的な腐食を起こさないような材質の導電膜を積層させるなどして形成する。なお、本実施例では、アルミニウムを主成分とする導電膜を成膜した後、画素電極と接する側にタングステンを主成分とする導電膜を積層させた構造とする。なお、上部第２遮光膜４０３の膜厚は１００〜２００ｎｍとする。続いて、上部第２遮光膜４０３上に第１絶縁膜と同様に第２絶縁膜４０４を形成する。
【００９５】
次いで、第２絶縁膜４０４上に上部第３遮光膜４０５を形成する。なお、上部第３遮光膜は下部遮光膜３０１および上部第１遮光膜４０１と同電位（本実施例では、接地電位とする）となるように、下部遮光膜３０１または上部第１遮光膜４０１と電気的に接続させる。なお、接続のために開口率を下げてしまうような問題のない画素以外の領域で接続させて接地電位となるように配線を接続すればよい。
【００９６】
次いで、後に形成する画素電極と上部第２遮光膜４０３との導通をとるための第３コンタクトホール形成と、ウィンドウ底面の下部遮光膜３０１、上部第１遮光膜４０１、上部第２遮光膜４０３および上部第３遮光膜４０５の除去を行う。
【００９７】
次いで、上部第３遮光膜４０５上に第４層間絶縁膜４０６を形成する。なお、第４層間絶縁膜４０６も第１絶縁膜４０２および第２絶縁膜４０４と同様にプラズマＣＶＤ法により形成し、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等から選ばれた絶縁膜を用いればよい。
【００９８】
次いで、ウィンドウの平坦化を行う。平坦化膜４０７は、実施例１と同様にアクリル等の有機絶縁膜を用いて行えばよい。また、実施例１にも示したように、Ｒ、Ｇ、Ｂに着色されたフォトレジスト膜を用いてウィンドウを埋めた後、平坦化のためにアクリル等の有機樹脂膜を行ってもよい。
【００９９】
続いて、スパッタ法により、窒化シリコン膜、酸化窒化シリコン膜、もしくは、窒化酸化シリコン膜等からなる第５層間絶縁膜４０８を全面に形成し、第３のコンタクトホールを埋めてしまった絶縁膜の一部を除去して、上部第２遮光膜４０３を露出させる。そして、上部第２遮光膜４０３と接することがないように、画素電極４０９を形成する。画素電極４０９を形成する材料は、透光性のＩＴＯ膜（酸化インジウムと酸化スズとの化合物）を用いてスパッタ法により膜厚１００ｎｍで形成する。
【０１００】
以上の工程により、上部第１遮光膜４０１を一方の容量配線とし、第１絶縁膜４０２を誘電体とし、上部第２遮光膜４０３をもう一方の容量配線とする第１保持容量５０２、および上部第２遮光膜４０３を一方の容量配線とし、第２絶縁膜４０４を誘電体とし、上部第３遮光膜４０５をもう一方の容量配線とする第２保持容量５０３がウィンドウの側面に沿って形成される。なお、第１保持容量および第２保持容量で十分な容量を得られるが、実施例１のように半導体層、ゲート絶縁膜と同一層の絶縁膜、ゲート電極と同一層の容量配線からなる保持容量を併せて形成してもよい。
【０１０１】
保持容量素子の容量をさらに大きくするために、ウィンドウの底面に形成された下部遮光膜の一部を除去した後、露出した基板を削り、保持容量素子を基板の内部まで延長させてもよい。
【０１０２】
また、配線３０８と上部第２遮光膜４０３、上部第２遮光膜４０３と画素電極４０９とが接続され、最終的に画素電極４０９と配線３０８とを電気的に接続して、ＴＦＴ５０１を画素のスイッチング素子とすることができる。また、本実施例のように配線と画素電極とを上部遮光膜を介した２段階の接続とすることにより、コンタクトホールのアスペクト比を低減できるため、加工が安易であり、さらに、成膜の際にスパッタ法でも良好なカバレッジを得ることができる。また、コンタクトホールが細く長い場合と比較して、コンタクト抵抗を低くすることができる。また、画素電極（ＩＴＯ）と第２の上部遮光膜とのコンタクトホールの位置を第２の上部遮光膜と配線とのコンタクトホールの位置からずらして形成すれば、遮光性が向上し、光励起によるリーク電流が発生する問題を解決することもできる。
【０１０３】
以上のように、複数の上部遮光膜層をＴＦＴを被嵌するように形成することによりＴＦＴを完全に遮蔽することができ、かつ十分な容量を有する保持容量をウィンドウの側面に沿って形成することができるため、さらに開口率を上げることができる。
【０１０４】
（実施例３）
本実施例では、実施例１または２を用いて作製されたアクティブマトリクス基板を用いて作製されたアクティブマトリクス型液晶表示装置の一例について説明する。
【０１０５】
図７において、アクティブマトリクス基板は基板上に形成された画素部と駆動回路とその他の信号処理回路とで構成される。画素部にはＴＦＴ（画素ＴＦＴともいう）と保持容量とが形成され、画素部周辺に形成される駆動回路は、ＣＭＯＳ回路を基本として構成される。
【０１０６】
駆動回路からは、ゲート線、ソース線が画素部に延びて形成されており、画素ＴＦＴに接続している。また、ＦＰＣ（フレキシブルプリント配線板）が外部入力端子に接続していて画像信号などを入力するのに用いられる。なお、ＦＰＣは補強樹脂によって強固に接着されており、接続配線でそれぞれの駆動回路に接続されている。また対向基板には、図示していないが、対向電極が形成されている。
【０１０７】
本発明を用いて形成されたアクティブマトリクス型液晶表示装置は、ＴＦＴ上に遮光膜が被嵌するように形成されているため、迷光による光リーク電流の発生を抑えることができ、画素電極の電位が変動することなく、高品質な表示を行うことができる。
【０１０８】
（実施例４）
本発明を用いた他の構造の画素について図１３を用いて説明する。
【０１０９】
実施例１の工程に従って第２層間絶縁膜１６まで形成する。続いて、半導体層達する第１コンタクトホールを形成する工程で、光が透過する領域とＴＦＴとの境目に溝を形成し、各ＴＦＴを電気的に接続する配線５０を形成する。配線は、第２層間絶縁膜上から溝を充填するように連続的に形成する。
【０１１０】
続いて第３層間絶縁膜１８を形成し、上部遮光膜１９を形成する。続いて、画素電極と配線を接続するための第２コンタクトホールを形成し、第４層間絶縁膜２０を形成する。遮光膜と画素電極が接することがない程度に第２コンタクトホールに埋まった絶縁膜の一部を除去した後、画素電極２１を形成する。
【０１１１】
また、他の例を図１３（Ｂ）に示す。実施例１の工程に従って第２層間絶縁膜１６まで形成し、続いて半導体層に達するコンタクトホールを形成し、開口部よりやや広い領域の下地絶縁膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５、第２層間絶縁膜１６を除去してウィンドウを形成する。
【０１１２】
続いて、各ＴＦＴを電気的に接続する配線を形成する。配線は、第２層間絶縁膜１６上からウィンドウの壁面に沿って連続的に形成する。ウィンドウの底面に形成された配線を除去した後、第３層間絶縁膜１８を形成し、続いて遮光膜１９を形成する。次いで、第４層間絶縁膜２０を形成した後、ウィンドウの平坦化膜３０を形成し、第５層間絶縁膜３１を形成する。そして、遮光膜と画素電極が接することがない程度に第２コンタクトホールに埋まった絶縁膜の一部を除去した後、画素電極３２を形成する。
【０１１３】
以上のように、配線と遮光膜とを用いてもＴＦＴの半導体層を遮光することが可能である。
【０１１４】
（実施例５）
本実施例では、結晶質半導体層を形成する工程について説明する。
【０１１５】
基板１２００上に下部遮光膜１２０１および下地絶縁膜１２０２を形成する。続いて、下地絶縁膜１２０２上に非晶質半導体膜として、非晶質シリコン膜１２０３を形成する。続いて、非晶質シリコン膜１２０３上にマスク１２０４を形成して、マスクの開口部から露出した非晶質シリコン膜に結晶化を促進する作用を有する金属元素（以下、触媒元素という）を添加して触媒含有層１２０５を形成する。触媒元素として用いることができるのは、Ｎｉ、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｐｔ、Ａｕといった金属元素である。本実施例では、触媒元素としてニッケル（Ｎｉ）を用いる（図８（Ａ））。
【０１１６】
続いて、窒素雰囲気において６００℃（５００〜７００℃）で１２時間（４〜１２時間）の加熱処理を行い、結晶質シリコン膜１２０６を形成する（図８（Ｂ））。なお、結晶化のための加熱処理を行う前処理として、非晶質シリコン膜中に含まれる水素を低減させるために４５０℃で１時間の加熱処理を行ってもよい。また、さらに結晶化のための加熱処理を行った後、結晶質シリコン膜の結晶性を向上させるためにレーザ光の照射を行ってもよい（図８（Ｃ））。
【０１１７】
次いで、結晶質シリコン膜中に含まれる触媒元素の濃度を低減させるための加熱処理を行う。触媒元素は、シリコン膜中の結晶粒界に偏析してしまい、この偏析が微弱な電流の逃げ道（リークパス）となり、オフ電流（ＴＦＴがオフ状態にある時の電流）の突発的な増加の原因になっていると考えられているためである。
【０１１８】
まず、結晶質シリコン膜上にマスク１２０８を形成し、結晶質シリコン膜に周期表の１５族に属する元素（代表的には、リン）を添加する。マスク開口部から露出した結晶質シリコン膜には、１×１０19〜１×１０20／ｃｍ3の濃度でリンを含むゲッタリングサイト１２０９が形成される。なお、本明細書において、周期表の１５族に属する元素が添加され加熱処理によって触媒元素が移動してくる領域をゲッタリングサイトという。
【０１１９】
次いで、窒素雰囲気中で４５０〜６５０℃で４〜２４時間の加熱処理を行う。この加熱処理によって、結晶質シリコン膜中の触媒元素がゲッタリングサイトに移動するため、結晶質シリコン膜中の触媒元素濃度を１×１０17／ｃｍ3以下、好ましくは１×１０16／ｃｍ3以下にまで低減させることができる。
【０１２０】
以上のようにして触媒元素を用いて得られた結晶質シリコン膜は、棒状または柱状の結晶が特定の方向性を持って並んだ結晶構造を有しており、非常に結晶性がよい。このような半導体層を用いることにより、特性のよいＴＦＴを作製することができる。なお、本実施例は、実施例１、２と組み合わせて用いることができる。
【０１２１】
（実施例６）
本実施例では、結晶質半導体層を形成する工程について説明する。
【０１２２】
基板１１００上に、下部遮光膜１１０１および下地絶縁膜１１０２を形成する。続いて、下地絶縁膜１１０２上に膜厚２００ｎｍで非晶質シリコン膜１１０３を形成する。次いで、非晶質シリコン膜に触媒元素を添加する。本実施例では、触媒元素としてＮｉを用い、重量換算で１０ｐｐｍのＮｉを含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布し触媒元素含有層１１０４を形成する。なお、スピンコート法以外にも、スパッタ法や蒸着法を用いて触媒元素を添加することも可能である（図９（Ａ））。
【０１２３】
次いで、結晶化のための加熱処理の前に４００〜５００℃で１時間程度の加熱処理を行い、非晶質シリコン膜中に含まれる水素を脱離させる。その後、結晶化のための加熱処理を行うため、５００〜６５０℃で４〜１２時間の加熱処理を行い、結晶質シリコン膜１１０５を形成する（図９（Ｂ））。この後、さらに、結晶性を向上させるために、レーザ光を照射してもよい（図９（Ｃ））。
【０１２４】
次いで、結晶質シリコン膜１１０５に残存する触媒元素の濃度を低減する工程を行う。結晶質シリコン膜１１０５には触媒元素が１×１０19／ｃｍ3以上の濃度で含まれていると考えられる。触媒元素が残留したままの結晶質シリコン膜１１０５を用いてＴＦＴを作製することは可能であるが、触媒元素が半導体層の欠陥に偏析してしまい、オフ電流値が突発的に上昇してしまうという問題があった。そこで、結晶質シリコン膜１１０５から触媒元素を除去し、１×１０17／ｃｍ3以下、好ましくは１×１０16／ｃｍ3以下の濃度にまで低減することを目的とした加熱処理を行う。
【０１２５】
結晶質シリコン膜１１０５の表面に、バリア層１１０６を形成する。バリア層１１０６は、後にバリア層１１０６上に設けるゲッタリングサイト１１０７をエッチングにより除去する際に、結晶質シリコン膜１１０５がエッチングされないように設けている層である。
【０１２６】
バリア層１１０６は、厚さ１〜１０ｎｍ程度とし、簡便にはオゾン水で結晶質シリコン膜を処理することにより形成されるケミカルオキサイドをバリア層とすればよい。他の例としては、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液をもちいても同様にケミカルオキサイドを形成することができる。また、他のバリア層の例として、酸化雰囲気中でのプラズマ処理や酸素含有雰囲気中で紫外線照射を行いオゾンを発生させて酸化処理を行い、バリア層を形成してもよい。さらに、別の例としてクリーンオーブンを用い、２００〜３５０℃程度に加熱してから薄い酸化膜を形成してバリア層としてもよい。
【０１２７】
次いで、バリア層１１０６上にスパッタ法でゲッタリングサイト１１０７を形成する。ゲッタリングサイト１１０７としては、希ガスを１×１０20／ｃｍ3以上の濃度で含む半導体膜、代表的には、非晶質シリコン膜を２５〜２５０ｎｍの厚さで形成する。ゲッタリングサイト１１０７は、ゲッタリング工程終了後にエッチングにより除去するため、結晶質シリコン膜１１０５とのエッチングの選択比が大きくなるように密度の低い膜とするのが好ましい。
【０１２８】
ゲッタリングサイト１１０７は、Ａｒを５０sccm、成膜パワーを３ｋＷ、基板温度を１５０℃、成膜圧力を０．２〜１．０Ｐａとしてスパッタ法により成膜する。このようにして、希ガス元素を１×１０19〜１×１０22／ｃｍ3の濃度で含むゲッタリングサイト１１０７を形成することができる。なお、希ガス元素は半導体膜中では、不活性であるため結晶質シリコン膜１１０５に悪影響を及ぼすことはなく、ゲッタリングを行うことができる。
【０１２９】
次いで、ゲッタリングを確実に成し遂げるための加熱処理を行う。加熱処理は、炉を用いる加熱処理方法や、熱源にランプまたは加熱された気体を用いるＲＴＡ法で行えばよい。炉を用いる場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理をすればよい。ＲＴＡ法を用いる場合には、半導体膜が瞬間的に６００〜１０００℃程度まで加熱されるようにすればよい。
【０１３０】
このような加熱処理により、結晶質シリコン膜１１０５に残留している触媒元素がゲッタリングサイト１１０７に移動し、結晶質シリコン膜１１０５の触媒元素の濃度は、１×１０17／ｃｍ3以下、好ましくは１×１０16／ｃｍ3以下にまで低減することができる。なお、ゲッタリングのための加熱処理の際に、ゲッタリングサイト１１０７は結晶化することはない。これは、希ガス元素が加熱処理中も放出されずにゲッタリングサイトに残存しているためと思われる。
【０１３１】
ゲッタリング処理が終了したら、ゲッタリングサイト１１０７をエッチングにより除去する。エッチングはＣｌＦ3によるプラズマを用いないドライエッチング、あるいはヒドラジンやテトラエチルアンモニウムハイドロオキサイド（（ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウェットエッチングを用いることができる。なお、このエッチング工程において、バリア層１１０６は結晶質半導体膜１１０５がエッチングされるのを妨げるエッチングストッパーとして機能する。また、ゲッタリングサイト１１０７のエッチングによる除去が終わったら、バリア層１１０６はフッ酸等で除去すればよい。
【０１３２】
以上のようにして触媒元素を用いて得られた結晶質シリコン膜１１０５は、棒状または柱状の結晶が特定の方向性を持って並んだ結晶構造を有しており、非常に結晶性がよい。さらに結晶質シリコン膜中の触媒元素濃度を十分に低減することができているため、このような半導体層を用いることにより、特性のよいＴＦＴを作製することができる。なお、本実施例は、実施例１、２と組み合わせて用いることができる。
【０１３３】
（実施例７）
本発明を用いたＴＦＴ基板の画素電極上に電界を加えることで発光が得られる有機化合物を含む膜（有機化合物層という）と陰極とを形成することにより、発光装置を形成する方法について説明する。
【０１３４】
実施例１に従って、基板上に、発光素子（陽極、有機化合物層、陰極からなる積層）に流れる電流を制御するためのＴＦＴ（電流制御用ＴＦＴ）を形成し、ウィンドウ３１０を形成し、上部遮光膜３１１、絶縁膜３１２を形成し、続いてウィンドウ３１０の平坦化を有機絶縁膜３１３を用いて行う。なお、本実施例において、電流制御用ＴＦＴはｐチャネル型ＴＦＴを適応すればよい。
【０１３５】
次いで、第４層間絶縁膜３１４で絶縁膜３１２と有機絶縁膜３１３との段差を平坦化した後、画素電極（陽極ともいう）７００を形成し、図３（Ｂ）に示す状態まで形成する。なお、絶縁膜３１２と有機絶縁膜３１３との段差の平坦化は必ずしも必要ではないので、必要に応じて実施者が適宜行なえばよい。次いで、画素電極（陽極）７００を形成したら、陽極７００の端部を覆うために有機樹脂膜からなるバンク７０１を形成する。有機樹脂膜を形成することにより、陽極の端部に有機化合物層が形成されることがないため、有機化合物層の電界集中を防ぐことができる。次いで、光が透過する領域に形成されている有機樹脂膜を除去し陽極７００を露出させ、陽極７００上に絶縁膜７０２を形成し、絶縁膜上に有機化合物層７０３、陰極７０４を形成する。
【０１３６】
絶縁膜７０２は、ポリイミド、ポリアミド、ポリイミドアミドなどの有機樹脂膜をスピンコート法、蒸着法またはスパッタ法などを用いて、膜厚１〜５ｎｍで形成すればよい。
【０１３７】
有機化合物７０３は、発光層の他に正孔注入層として、正孔輸送層、正孔阻止層、電子輸送層、電子注入層およびバッファー層といった複数の層を組み合わせて積層し形成すればよく、有機物化合層７０３としての膜厚は、１０〜４００ｎｍ程度が好ましい。
【０１３８】
陰極７０４は、有機化合物層７０３形成後に、蒸着法により形成する。陰極７０４となる材料としては、ＭｇＡｇやＡｌ−Ｌｉ合金（アルミニウムとリチウムの合金）の他に、周期表の１族または２族に属する元素とアルミニウムとを共蒸着法により形成した膜を用いてもよい。なお、陰極７０４の膜厚は、８０〜２００ｎｍ程度が好ましい。このようにして図１６（Ａ）に示すような発光装置を作製することができる。
【０１３９】
なお、実施例１に従って絶縁膜３１２を形成した後にウィンドウ３１０の平坦化を行わず、図１６（Ｂ）に示すようにウィンドウの内部に陽極１７００、絶縁膜１７０１、有機化合物層１７０２、陰極１７０３を形成することもできる。このようにすることによって、陽極の端部に有機化合物層が形成されるのを防ぐためのバンクを形成する必要がないため、製造コストを低減することができる。
【０１４０】
また、ウィンドウ３１０内に形成された開口部にあたる領域のガラス基板を掘って、ガラス基板の厚みを他の領域より薄くすることにより、発光素子の発光領域が広がるため、発光装置としての輝度を上げることも可能である。
【０１４１】
このように、本発明の適応範囲は広く、液晶表示装置以外にも適応することができる。なお、本実施例を実施形態１〜３、実施例１〜２、４、５、６と組み合わせて適応し、発光装置を作製するが可能である。
【０１４２】
（実施例８）
本発明を実施して形成されたアクティブマトリクス型液晶ディスプレイ（液晶表示装置またはＥＬ表示装置）を表示部に組み込み、高画質、高輝度な表示が可能な電気器具を実現することができる。
【０１４３】
その様な電気器具としては、プロジェクター、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１０、図１１及び図１２に示す。
【０１４４】
図１０（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。
【０１４５】
図１０（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【０１４６】
なお、図１０（Ｃ）は、図１０（Ａ）及び図１０（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１０（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１４７】
また、図１０（Ｄ）は、図１０（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１０（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１４８】
図１１（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【０１４９】
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【０１５０】
図１１（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【０１５１】
図１１（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【０１５２】
図１１（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１５３】
図１１（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【０１５４】
図１２（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。
さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８を有している。
【０１５５】
図１２（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３００５、アンテナ３１０６等を含む。
【０１５６】
図１２（Ｃ）はディスプレイであり、本体３２０１、支持台３２０２、表示部３２０３等を含む。
【０１５７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施例１〜４を組み合わせて実現することができる。
【０１５８】
【発明の効果】
本発明を用いることにより、遮光膜をＴＦＴを被嵌するように形成することにより、下部遮光膜と上部遮光膜とでＴＦＴを完全に覆うことができるため、光リーク電流を抑制することができる。また、開口率を下げずに十分な保持容量を確保することができる。
【０１５９】
このようなＴＦＴの遮光技術を用いることにより、高画質、高精細、高輝度な表示の可能な表示装置を実現することができ、またこのような表示装置を電気器具の表示部に用いることで、高画質、高精細、高輝度な表示が可能な電気器具を実現することができる。
【図面の簡単な説明】
【図１】 本発明を用いて作製された半導体装置の一例を示す図。
【図２】 本発明の実施の一例を示す図。
【図３】 本発明の実施の一例を示す図。
【図４】 本発明の実施の一例を示す図。
【図５】 本発明の実施の一例を示す図。
【図６】 本発明の実施の一例を示す図。
【図７】 本発明の実施の一例を示す図。
【図８】 本発明の実施の一例を示す図。
【図９】 本発明の実施の一例を示す図。
【図１０】 電気器具の一例を示す図。
【図１１】 電気器具の一例を示す図。
【図１２】 電気器具の一例を示す図。
【図１３】 本発明の実施の一例を示す図。
【図１４】 本発明の実施の一例を示す図。
【図１５】 本発明の実施の一例を示す図。
【図１６】 本発明の実施の一例を示す図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element using a crystalline semiconductor film in a semiconductor layer including a channel formation region, a source region, and a drain region, typically a thin film transistor (TFT). In addition, the present invention relates to a semiconductor device (in particular, a liquid crystal display device and a light-emitting device) using such a TFT as a driving circuit or a switching element of a pixel, and a manufacturing technique thereof. In particular, the present invention relates to a semiconductor device having a structure with improved light shielding properties and a manufacturing technique thereof.
[0002]
[Prior art]
In recent years, liquid crystal projectors that take advantage of the small and lightweight features have been used in various situations. In line with that, there is intense competition for development to provide even smaller and lighter LCD projectors. These liquid crystal projectors are configured to project an image or the like displayed on the liquid crystal display device, and the display quality of the liquid crystal display device greatly affects the performance of the liquid crystal projector.
[0003]
A liquid crystal display device includes a liquid crystal sealed between a substrate on which a TFT and a pixel electrode are formed (hereinafter referred to as a TFT substrate) and a substrate on which a counter electrode is formed (hereinafter referred to as a counter substrate). The mainstream is to display an image by controlling the orientation of the liquid crystal with an electric field between them.
[0004]
In recent years, an active matrix liquid crystal display device (liquid crystal panel) having millions of pixels in a pixel portion has been actively used as a liquid crystal display device. In such a liquid crystal panel, each pixel is provided with a TFT as a switching element for applying a potential to each pixel. Each TFT is provided with a pixel electrode. When the TFT is on, the potential of the pixel electrode is set. When is off, the potential of the pixel electrode is held by the charge stored in the storage capacitor element (hereinafter referred to as storage capacitor).
[0005]
Since the display quality deteriorates when the potential of the pixel electrode fluctuates while the TFT is off, the active matrix TFT substrate suppresses the leakage current of the TFT, takes sufficient storage capacity for each pixel, and holds capacity. It is required that the amount of charge accumulated in the capacitor is sufficiently larger than the amount of charge lost due to leakage current.
[0006]
In the case of a transmissive liquid crystal panel, an opening, that is, an area intended to control display in a pixel (for example, in a transmissive display device, light is transmitted and contributes to display in order to increase luminance. In a reflective display device, a region where light is reflected and contributes to display, and in a display device using an organic light emitting element, an organic light emitting layer sandwiched between electrodes emits light and contributes to display). It is required to increase the share.
[0007]
By the way, when a liquid crystal panel as described above (particularly a transmissive liquid crystal panel) is used in a liquid crystal projector, when light enters the TFT semiconductor layer, a leakage current (hereinafter referred to as a light leakage current) due to photoexcitation occurs. In order to adversely affect the display, the liquid crystal panel is provided with a light shielding layer. For example, when the light source of the projector is arranged on the counter substrate side, a light shielding layer is formed between the pixel electrode and the TFT to shield light from the light source, or a light shielding layer is formed between the substrate and the semiconductor layer. The light reflected by the projection lens or the like is shielded. In Japanese Patent Laid-Open No. 2000-164875, a concave portion is provided in a substrate, a lower light shielding film is formed on the entire inner wall surface of the concave portion, and a channel formation region of the TFT is formed so as to be embedded in the concave portion. An upper light shielding film is also formed.
[0008]
However, in the structure disclosed in the above publication, unevenness is formed in the vicinity of the TFT where various wirings are concentrated. Therefore, the wiring is likely to be short-circuited or disconnected, and the yield is reduced due to electric field concentration. There is a high possibility that
[0009]
In the structure disclosed in the above publication, there is a gap between the upper light-shielding film and the lower light-shielding film, and in such a structure, a light leakage current due to stray light may occur. Furthermore, since the concave portion is provided in the substrate, the mechanical strength of the substrate may be weakened.
[0010]
[Problems to be solved by the invention]
In projectors that require high brightness and high definition, the display brightness is first increased by increasing the intensity of the lamp used as the light source, and high definition is achieved by increasing the number of pixels of the panel used in the optical system. I am trying to make it. However, the conventional method of forming a light shielding film between the pixel electrode and the TFT or forming a light shielding film between the substrate and the semiconductor layer allows light diffracted at the edge of the light shielding film to enter the semiconductor layer. As a result, there is a problem that light leakage current occurs.
Further, the brightness of the light source has been increased, and the adverse effect of the diffracted light on the TFT has become a level that cannot be ignored.
[0011]
In addition, by thinning the insulating film separating the light shielding film and the TFT, the intensity of diffracted light at the TFT position can be reduced to a negligible level. However, the thinning of the insulating film is performed between the TFT and the insulating film. The problem arises that the parasitic capacitance generated in the TFT increases and the potential of the light shielding film affects the operation of the TFT.
[0012]
Moreover, the problem that the diffracted light enters the TFT can be solved by widening the width of the light shielding film, but naturally, the aperture ratio cannot be lowered. Moreover, since the demand for higher definition of display is met by increasing the number of pixels, the size of each pixel is reduced, and the aperture ratio is reduced by increasing the width of the light-shielding film, and the resulting luminance This is a big problem.
[0013]
Moreover, the problem that stray light due to unintentional scattering in the interlayer insulating film enters the TFT (particularly the semiconductor layer) cannot be solved only by widening the width of the light shielding film. With the high luminance of the light source as described above, the influence of stray light cannot be ignored.
[0014]
In addition, a TFT including an active layer having a crystal structure that has been actively used due to high field-effect mobility has a higher light leakage current than a TFT including an amorphous semiconductor layer. If the storage capacity is not sufficient, the stored charge is reduced due to the leakage current, and the amount of transmitted light is changed, causing a decrease in contrast in image display. Therefore, it is necessary to form a storage capacitor element that can secure a sufficient capacity in the liquid crystal panel.
[0015]
However, if the area of the storage capacitor is to be expanded in order to secure a sufficient capacity, the ratio of the storage capacitor element to the area of the pixel increases, and the aperture ratio decreases.
[0016]
Furthermore, in order to improve the yield, it is necessary to have a structure in which the disconnection of the wiring is not caused by the unevenness due to the storage capacitor.
[0017]
In view of the above problems, the present invention provides a method for realizing a semiconductor device having a structure capable of achieving both sufficient light shielding properties and sufficient storage capacity without reducing the aperture ratio. Is an issue.
[0018]
[Means for Solving the Problems]
In order to solve the above problems, the present inventor has considered a structure that reduces diffracted light and stray light incident on a semiconductor layer of a TFT by forming a light-shielding film so as to fit the TFT.
[0019]
An example of the structure of a pixel employing the present invention is shown in FIG.
A light shielding film is formed between the pixel electrode and the TFT. In this specification, a light shielding film at least partially formed between the pixel electrode and the TFT is referred to as an upper light shielding film. A groove is formed between the TFT through which light is transmitted in the pixel and the display is controlled, and a conductive film to be an upper light shielding film is formed. Unlike the conventional light shielding film formed between the TFT and the pixel electrode, the upper light shielding film is continuously formed from between the pixel electrode and the TFT to the light transmitting region, and the TFT is formed by the upper insulating film. It is a fitted structure.
[0020]
Another structure of a TFT adopting another invention is shown in FIG.
After forming a TFT including a semiconductor layer, a gate insulating film, and a gate electrode, and forming an interlayer insulating film, light is transmitted later, and the gate insulating film and the interlayer insulating film in the display control region and its peripheral region are removed. . In this specification, a hole-shaped region (having a wall surface and a bottom surface) from which a part of a gate insulating film and an interlayer insulating film has been removed, and a region (opening) intended to control display in a display device For the sake of simplicity, a region having substantially the same area as that of the part) will be referred to as a hole or a window. An upper light shielding film and an insulating film are formed on the wall surface of the window. Although the opening area is narrower than the window area by the film thickness, the window area and the opening area are substantially the same. It can be said that it becomes an area.
[0021]
Here, when the window of FIG. 1B is compared with the groove of FIG. 1A, since the window has a small aspect ratio, it is easy to form the upper light shielding film. Next, the light shielding film is continuously formed so as to cover the side surface of the window from above the TFT. Then, after removing the light-shielding film formed on the bottom surface of the window (particularly the region where light is transmitted), an insulating film is formed, and the window is flattened using a transparent organic resin film such as acrylic. Next, an insulating film is formed so that the light shielding film and the pixel electrode are not in contact with each other, and a pixel electrode is further formed. The TFT is covered with the upper light shielding film, the interlayer insulating film is removed, a window is formed, and the structure is flattened with a light-transmitting organic resin insulating film.
[0022]
In the case of the structure as described above, the area of the region (window) from which part of the gate insulating film and the interlayer insulating film is removed is substantially equal to the region (opening) intended to control display in the pixel. A region (opening) that has an area and is intended to control display has a smaller area than a region (window) from which at least a part of the gate insulating film and the interlayer insulating film is removed.The reason why the opening has a smaller area than the window is that the wall surface of the window is tapered as shown in FIG.
[0023]
Another structure of a pixel employing another invention is shown in FIG. In the example illustrated in FIG. 1C, a light-shielding film is formed between the substrate and the semiconductor layer before the semiconductor layer is formed in order to shield light incident from the substrate side. In the present specification, this light shielding film formed between the substrate and the semiconductor layer is hereinafter referred to as a lower light shielding film. Next, after forming a TFT including a semiconductor layer, a gate insulating film, and a gate electrode, and forming an interlayer insulating film, a gate insulating film and an interlayer insulating film formed in a region to be a display control region and its peripheral region later To form a window. Next, the light shielding film is formed continuously from the TFT to the window. Then, the lower light shielding film and the upper light shielding film formed on the bottom surface of the window are removed to form an opening (a region intended to control display). Next, an insulating film is formed, and the window is flattened using a transparent organic resin film such as acrylic. Next, after forming an insulating film so that the light-shielding film and the pixel electrode do not contact, the pixel electrode is formed. The TFT is covered with the upper light shielding film, and is completely shielded by the lower light shielding film and the upper light shielding film. If the lower light shielding film and the upper light shielding film are set to the ground potential, the TFT can be electrically shielded.
[0024]
Furthermore, when trying to form a color filter on the counter substrate side, there is a problem that the accuracy of aligning the TFT substrate and the counter substrate becomes strict due to a decrease in the pixel size accompanying high definition. Therefore, a method of forming a color filter on the TFT substrate side has been considered, but in order to align the liquid crystal, the pixel electrode must be formed after the color filter is formed. However, the color filter needs to have a thickness of 1 μm or more, and it is difficult to make the pixel electrode and the drain electrode separated by the color filter conductive.
[0025]
Therefore, in the example shown in FIGS. 1B and 1C, the flattening of the window is performed using a photoresist film colored in R (red), G (green), or B (blue). Thus, the same function as that of the color filter formed on the counter substrate can be obtained.
[0026]
Although not shown, in the structures of FIGS. 1B and 1C, the upper light shielding film is made of a material having high reflectivity such as aluminum, and at least a part of the gate insulating film and the interlayer insulating film is removed. If the upper light-shielding film on the bottom of the (window) is not removed and used as a reflection plate, a reflective display device can be obtained.
[0027]
The present invention provides a semiconductor device having a TFT on a substrate, a pixel electrode electrically connected to the TFT, and a light-shielding film between the TFT and the pixel electrode. A single-layer interlayer insulating film is formed, and a window is formed between the pixel electrode and the substrate by removing the interlayer insulating film, and the light shielding film covers the TFT from the bottom surface of the window. The window is continuously formed on the interlayer insulating film so as to be fitted, and the area of the window is substantially equal to the area of the opening.
[0028]
The present invention also includes a lower light shielding film on a substrate, a TFT on the lower light shielding film, a pixel electrode electrically connected to the TFT, an upper light shielding film between the TFT and the pixel electrode, A semiconductor device having at least one interlayer insulating film on the TFT, and a window formed by removing the interlayer insulating film between the pixel electrode and the substrate; The upper light shielding film is continuously formed from the bottom surface of the window to the interlayer insulating film so as to cover the TFT, and the area of the window is substantially equal to the area of the opening.
[0029]
The present invention also includes a lower light shielding film on a substrate, a TFT on the lower light shielding film, a pixel electrode electrically connected to the TFT, an upper light shielding film between the TFT and the pixel electrode, A semiconductor device having at least one interlayer insulating film on the TFT, and a window formed by removing the interlayer insulating film between the pixel electrode and the substrate; The upper light shielding film is continuously formed from the bottom surface of the window to the interlayer insulating film so as to fit the TFT, and the lower light shielding film and the upper light shielding film are in contact with each other at the bottom surface of the window. It is characterized by being.
[0030]
The present invention also provides a lower light-shielding film on a substrate, a TFT on the lower light-shielding film, a storage capacitor element formed in parallel with the TFT, a pixel electrode electrically connected to the TFT, and the TFT And an upper light-shielding film between the pixel electrode and the pixel electrode, at least one interlayer insulating film is formed on the TFT and the storage capacitor element, and the pixel electrode and the substrate There is a window formed by removing the interlayer insulating film therebetween, and the lower light-shielding film and the upper light-shielding film are in contact with each other at the bottom surface of the window.
[0031]
The present invention also provides a semiconductor device having a TFT on a substrate, a pixel electrode electrically connected to the TFT, and a light-shielding film between the TFT and the pixel electrode. A single-layer interlayer insulating film is formed, and a window is formed between the pixel electrode and the substrate by removing the interlayer insulating film. The window is planarized by a light-transmitting organic insulating film. The light shielding film is formed continuously from the bottom surface of the window to the interlayer insulating film so as to fit the TFT.
[0032]
The present invention also provides a lower light shielding film on a substrate, a TFT on the lower light shielding film, a pixel electrode electrically connected to the TFT, and a plurality of upper light shielding films between the TFT and the pixel electrode. And a laminated body in which films and insulating films are alternately laminated. At least one interlayer insulating film is formed on the TFT, and the interlayer insulation is provided between the pixel electrode and the substrate. A window is formed by removing the film, the window is flattened by a light-transmitting organic insulating film, and the plurality of stacked upper light shielding films cover the TFT from the bottom surface of the window It is formed as follows.
[0033]
The present invention also provides a lower light-shielding film on a substrate, a TFT on the lower light-shielding film, a pixel electrode electrically connected to the TFT, and a plurality of upper light-shielding films between the TFT and the pixel electrode. And at least one interlayer insulating film is formed on the TFT, and the interlayer insulating film is interposed between the pixel electrode and the substrate. The window is flattened by a light-transmitting organic insulating film, and the plurality of stacked upper light shielding films cover the TFT from the bottom surface of the window. And at least one upper light-shielding film of the stacked body electrically connects the TFT and the pixel electrode.
[0034]
The present invention also provides a lower light-shielding film on a substrate, a TFT on the lower light-shielding film, a pixel electrode electrically connected to the TFT, and a plurality of upper light-shielding films between the TFT and the pixel electrode. And at least one interlayer insulating film is formed on the TFT, and the interlayer insulating film is provided between the pixel electrode and the base. The window is flattened by a light-transmitting organic insulating film, and the plurality of stacked upper light shielding films cover the TFT from the bottom surface of the window. In the laminated body, a storage capacitor element is formed by the insulating film and a plurality of the upper light shielding films formed via the insulating film.
[0035]
Further, the present invention provides a laminate in which a TFT on a substrate, a pixel electrode electrically connected to the TFT, and a plurality of upper light-shielding films and insulating films are alternately laminated between the TFT and the pixel electrode. A semiconductor device having at least one interlayer insulating film formed on the TFT, and a window formed by removing the interlayer insulating film between the pixel electrode and the substrate. The wiring for electrically connecting the TFT and the pixel electrode is a layer of the upper light-shielding film formed so as to fit the TFT from the bottom surface of the window. It is characterized by being approximately equal to the area intended to control the display.
[0036]
In the above invention, a lower light-shielding film is formed between the substrate and the TFT.
[0037]
In the above invention, the first layer of the upper light shielding film(That is, the lowest layer of the plurality of upper light shielding films in the laminate)And the lower light shielding film is a bottom of the window between the pixel electrode and the substrate.surfaceIn, it is characterized by contacting.
[0038]
In the above invention, the window is characterized in that a photoresist film colored in R (red), G (green), and B (blue) and a light-transmitting organic insulating film are formed.
[0039]
The present invention also includes a step of forming a semiconductor layer on an insulating surface, a step of forming a gate insulating film on the semiconductor layer, a step of forming a gate electrode on the gate insulating film, and a first step on the gate electrode. Forming an interlayer insulating film; forming a second interlayer insulating film on the first interlayer insulating film; forming a first contact hole reaching the semiconductor layer; and electrically connecting each TFT. Forming a wiring for forming a third interlayer insulating film so as to cover the wiring, forming a groove reaching the substrate between the light transmitting region and the TFT, and the third A step of continuously forming a light shielding film from above the interlayer insulating film to the groove, a step of forming a second contact hole for connecting the pixel electrode and the wiring, and a fourth interlayer insulating film on the light shielding film. And forming the wiring and exposing the wiring Removing a portion of said second insulating film formed in the contact hole in order to, characterized in that it comprises a step of forming the pixel electrode.
[0040]
The present invention also includes a step of forming a semiconductor layer on an insulating surface, a step of forming a gate insulating film on the semiconductor layer, a step of forming a gate electrode on the gate insulating film, and a step of forming a gate electrode on the gate electrode. Forming a first interlayer insulating film; forming a second interlayer insulating film on the first interlayer insulating film; forming a first contact hole reaching the semiconductor layer; and electrically connecting each TFT A step of forming a wiring for forming, a step of forming a third interlayer insulating film so as to cover the wiring, a base insulating film, a gate insulating film, a first interlayer insulating film, and a second interlayer in a region where light is transmitted Removing the insulating film to form a window reaching the substrate; forming an upper light shielding film so as to fit the TFT on the third interlayer insulating film; and a lower light shielding film formed on the bottom of the window Removing the A step of forming a second contact hole in the light shielding film, a step of forming a fourth interlayer insulating film on the upper light shielding film, a step of planarizing the window with a light-transmitting insulating film, Forming a fifth interlayer insulating film on the upper light shielding film, removing a part of the insulating film buried in the second contact hole so that the wiring is exposed, and on the fifth interlayer insulating film And a step of forming a pixel electrode.
[0041]
The present invention also includes a step of forming a semiconductor layer on an insulating surface, a step of forming a gate insulating film on the semiconductor layer, a step of forming a gate electrode on the gate insulating film, and on the gate electrode Forming a first interlayer insulating film; forming a second interlayer insulating film on the first interlayer insulating film; forming a first contact hole reaching the semiconductor layer; electrically connecting each TFT; A step of forming a wiring for connection, a step of forming a third interlayer insulating film so as to cover the wiring, a base insulating film, a gate insulating film, a first interlayer insulating film, a second in a region where light is transmitted Removing the interlayer insulating film to form a window reaching the substrate; forming an upper first light shielding film so as to fit a TFT on the third interlayer insulating film; and the upper first light shielding film and The wiring reaches the third interlayer insulating film A step of forming a second contact hole; a step of forming a first insulating film on the upper first light shielding film; and the first insulating film buried in the second contact hole so that the wiring is exposed. Removing a part of the first insulating film, forming an upper second light shielding film on the first insulating film, forming a second insulating film on the upper second light shielding film, and on the second insulating film Forming an upper third light shielding film on the window, a lower light shielding film formed on the bottom of the window, the upper first light shielding film, the first insulating film, the upper second light shielding film, the second insulating film, Removing the upper third light-shielding film; forming a third contact hole reaching the upper second light-shielding film in the upper third light-shielding film and the second insulating film; and forming a fourth interlayer insulating film And the window with a light-transmitting insulating film. Flattening, forming a fifth interlayer insulating film on the upper third light-shielding film, and insulating film buried in the third contact hole so that the upper second light-shielding film is exposed. And a step of forming a pixel electrode on the fifth interlayer insulating film.
[0042]
Further, the invention is characterized in that it includes a step of forming a lower light shielding film on the insulating surface.
[0043]
In the above invention, the lower light-shielding film, the first upper light-shielding film, and the third upper light-shielding film are connected to a wiring having a ground potential.
[0044]
In the above invention, the lower light-shielding film and the upper light-shielding film are formed so as to be in contact with each other at the bottom surface of the window.
[0045]
In the above invention, the step of planarizing the window is performed using an organic insulating film.
[0046]
In the above invention, the step of flattening the window is performed by laminating a photoresist film colored in R (red), G (green), or B (blue) and a transparent organic insulating film. To do.
[0047]
In the above invention, the semiconductor layer is crystallized by irradiation with laser light.
[0048]
In the above invention, the semiconductor layer is a crystalline semiconductor film obtained by crystallization using a catalytic element and then gettering the catalytic element to reduce the concentration of the catalytic element in the semiconductor layer. And
[0049]
As described above, the present invention has a structure in which the TFT is covered with a light-shielding film in order to prevent light leakage current generated by light that is unintentionally incident on the semiconductor layer of the TFT, such as diffracted light or stray light.
[0050]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
A structure of a transmissive liquid crystal display device manufactured using the present invention will be described with reference to FIG.
[0051]
A
A first
Subsequently, after the fourth
[0052]
Note that a region 22 (one electrode of a storage capacitor) continuous from the
[0053]
In each pixel of the pixel portion, the semiconductor device of the present invention has a
[0054]
In the TFT having the structure shown in FIG. 1A, a light shielding film (lower light shielding film) may be provided between the
[0055]
(Embodiment 2)
Another structure of the TFT of the present invention will be described with reference to FIG. Note that the same reference numeral is used when referring to the same component as that in FIG.
[0056]
A
A first
[0057]
The TFT of the present invention is formed such that the light shielding film fits the TFT from the bottom of the region (window) from which at least a part of the gate insulating film and the interlayer insulating film is removed. There is. In this embodiment, since the window has a small aspect ratio, the upper
[0058]
In addition, since the TFT can be covered with a light-shielding film, generation of light leakage current can be suppressed.
[0059]
(Embodiment 3)
Another structure of the TFT of the present invention will be described with reference to FIG.
[0060]
A lower
[0061]
A
[0062]
Such a TFT 201 and a
[0063]
The lower light-shielding
[0064]
Note that the window is planarized using an organic insulating film 115 such as acrylic. In addition, after planarization, the
[0065]
As described above, it is possible to manufacture a liquid crystal panel in which the upper
[0066]
【Example】
Example 1
In this embodiment, a process for manufacturing an active matrix substrate using the present invention will be described.
[0067]
First, in order to form the lower
[0068]
Subsequently, a
[0069]
Next, the amorphous silicon film is crystallized. A heat treatment is performed at 600 ° C. for 24 hours using a furnace to form a crystalline silicon film (not shown). In this crystallization process, a silicon oxide film is formed on the surface of the silicon film, but there is no problem because it is a very thin film that can be removed by etching or the like.
[0070]
Next, after removing the oxide film formed on the surface of the crystalline silicon film, heat treatment for improving the film quality of the semiconductor film is performed before the
[0071]
Next, a
[0072]
Next, a resist mask is formed, and an impurity element imparting n-type conductivity (hereinafter referred to as an n-type impurity element) is applied to a semiconductor layer in a portion serving as one of the source region, the drain region, and the storage capacitor of the n-channel TFT. Further, here, phosphorus is used) to form an n-type impurity region containing phosphorus at a high concentration. In this area, 1 × 1020~ 5x10twenty one/ CmThreePhosphorus is included at a concentration of.
[0073]
Next, a
[0074]
Next, an n-type impurity element is added to the semiconductor layer using the gate electrode as a mask. Here, phosphorus is used as the n-type impurity element. The region to which the n-type impurity element is added is a low-concentration impurity region for functioning as an LDD region of the n-channel TFT, and this low-concentration n-type impurity region includes 1 × 1016~ 5x1018/ CmThreeContained at a concentration of
[0075]
Next, a region to be a later n-channel TFT is covered with a mask, and boron as a p-type impurity element is added to the semiconductor layer to be a source region or a drain region of the later p-channel TFT by 3 × 10 5.20~ 5x10twenty one/ CmThree(Not shown).
[0076]
Next, a silicon nitride film, a silicon oxide film, or a silicon nitride oxide film is formed as the first
[0077]
After that, heat treatment for activating the impurity element added to each semiconductor layer is performed. As a heat treatment method, a method using a furnace, a method using laser light irradiation, a lamp annealing method, or a combination thereof may be used. Activation is performed at 550 to 1000 ° C. in an inert gas atmosphere.
[0078]
Next, hydrogenation is performed to terminate dangling bonds in the semiconductor layer with thermally excited hydrogen. Heat treatment is performed at 410 ° C. for 1 hour in an atmosphere containing hydrogen. As another hydrogenation means, plasma hydrogenation treatment using hydrogen excited by plasma may be performed.
[0079]
Next, a second
[0080]
Subsequently, a first contact hole reaching the
[0081]
Next, a third
[0082]
Next, in a region substantially coincident with the opening (region intended to control display), the lower insulating film is exposed by removing the interlayer insulating film, the gate insulating film, and the base insulating film formed in the previous steps. Let Note that the region (window) from which the gate insulating film and the interlayer insulating film are removed is formed in a wider range than the region (opening) where light is actually transmitted.
[0083]
Next, an upper
[0084]
Next, the lower light shielding film and the upper light shielding film formed on the bottom surface of the window are removed, and the upper light shielding film for forming a second contact hole for conducting the drain electrode and the pixel electrode is removed. In either process, etching is performed using a pattern formed of a resist as a mask. Note that since the height of the region to be etched is different and the laminated structure of the film to be removed is also different, the removal process is performed separately in order to simplify the process. However, either process may be performed first (FIG. 14).
[0085]
Subsequently, an insulating
[0086]
Note that a photoresist film colored in R, G, and B may be used to fill the window, and then an organic resin film such as acrylic may be formed. By using the colored layer for the flattening of the window, it is possible to solve the problem relating to the color shift that occurs when the colored layer is provided on the counter substrate side.
[0087]
Subsequently, a fourth
[0088]
Through the above-described steps, the TFT 320 including the base insulating film, the semiconductor layer, the gate insulating film, and the gate electrode covered with the lower light shielding film and the upper light shielding film on the substrate, the semiconductor layer serving as one electrode, and the dielectric And the storage capacitor 321 formed of the capacitor wiring formed in the same layer as the gate electrode, and the ratio of the area through which light is transmitted to the pixel area (opening ratio) is 50%. It is possible to manufacture an active matrix substrate exceeding the above.
[0089]
In addition, an alignment film for aligning the liquid crystal layer is formed on the active matrix substrate thus obtained, and the counter substrate and the active matrix substrate on which the counter electrode and the alignment film are formed are pasted using a known cell assembling technique. After the combination, an active matrix liquid crystal display device can be completed by injecting liquid crystal.
[0090]
(Example 2)
In this embodiment, a method of forming a storage capacitor along a wall surface of a region (window) where at least a part of the gate insulating film and the interlayer insulating film is removed by forming a plurality of upper light shielding films will be described.
[0091]
According to the manufacturing process shown in
[0092]
Next, the upper first
[0093]
Next, a first
[0094]
Next, after removing a part of the first insulating film filling the second contact hole to expose the upper first
[0095]
Next, an upper third
[0096]
Next, the formation of a third contact hole for establishing electrical connection between the pixel electrode to be formed later and the upper second
[0097]
Next, a fourth
[0098]
Next, the window is flattened. The
[0099]
Subsequently, a fifth
[0100]
Through the above steps, the upper first light-shielding
[0101]
In order to further increase the capacity of the storage capacitor element, after removing a part of the lower light-shielding film formed on the bottom surface of the window, the exposed substrate may be shaved to extend the storage capacitor element to the inside of the substrate.
[0102]
In addition, the
[0103]
As described above, by forming a plurality of upper light shielding film layers so as to fit the TFT, the TFT can be completely shielded, and a storage capacitor having a sufficient capacity is formed along the side surface of the window. Therefore, the aperture ratio can be further increased.
[0104]
(Example 3)
In this embodiment, an example of an active matrix liquid crystal display device manufactured using the active matrix substrate manufactured using
[0105]
In FIG. 7, the active matrix substrate includes a pixel portion formed on the substrate, a drive circuit, and other signal processing circuits. A TFT (also referred to as a pixel TFT) and a storage capacitor are formed in the pixel portion, and a driver circuit formed around the pixel portion is configured based on a CMOS circuit.
[0106]
From the drive circuit, gate lines and source lines are formed to extend to the pixel portion, and are connected to the pixel TFT. Further, an FPC (flexible printed wiring board) is connected to an external input terminal and used for inputting an image signal or the like. Note that the FPC is firmly bonded with a reinforcing resin, and is connected to each drive circuit by connection wiring. Further, although not shown, a counter electrode is formed on the counter substrate.
[0107]
Since the active matrix liquid crystal display device formed using the present invention is formed so that a light-shielding film is fitted over the TFT, generation of light leakage current due to stray light can be suppressed, and the potential of the pixel electrode can be suppressed. High-quality display can be performed without fluctuation.
[0108]
Example 4
A pixel having another structure using the present invention will be described with reference to FIG.
[0109]
The second
[0110]
Subsequently, a third
[0111]
Another example is shown in FIG. The second
[0112]
Subsequently, a wiring for electrically connecting the TFTs is formed. The wiring is continuously formed from above the second
[0113]
As described above, the TFT semiconductor layer can be shielded from light by using the wiring and the light shielding film.
[0114]
(Example 5)
In this embodiment, a process for forming a crystalline semiconductor layer will be described.
[0115]
A lower
[0116]
Subsequently, heat treatment is performed at 600 ° C. (500 to 700 ° C.) for 12 hours (4 to 12 hours) in a nitrogen atmosphere to form a crystalline silicon film 1206 (FIG. 8B). Note that as a pretreatment for performing heat treatment for crystallization, heat treatment may be performed at 450 ° C. for one hour in order to reduce hydrogen contained in the amorphous silicon film. Further, after heat treatment for crystallization, laser light irradiation may be performed to improve the crystallinity of the crystalline silicon film (FIG. 8C).
[0117]
Next, heat treatment is performed to reduce the concentration of the catalytic element contained in the crystalline silicon film. The catalytic element segregates at the crystal grain boundary in the silicon film, and this segregation becomes a weak current escape path (leakage path), causing a sudden increase in off-current (current when the TFT is in the off state). It is because it is thought that it has become.
[0118]
First, a
[0119]
Next, heat treatment is performed at 450 to 650 ° C. for 4 to 24 hours in a nitrogen atmosphere. By this heat treatment, the catalytic element in the crystalline silicon film moves to the gettering site, so that the concentration of the catalytic element in the crystalline silicon film is 1 × 10.17/ CmThreeOr less, preferably 1 × 1016/ CmThreeIt can be reduced to the following.
[0120]
The crystalline silicon film obtained using the catalytic element as described above has a crystal structure in which rod-like or columnar crystals are arranged with a specific direction, and has very good crystallinity. By using such a semiconductor layer, a TFT having excellent characteristics can be manufactured. This embodiment can be used in combination with the first and second embodiments.
[0121]
(Example 6)
In this embodiment, a process for forming a crystalline semiconductor layer will be described.
[0122]
A lower light-shielding
[0123]
Next, before the heat treatment for crystallization, heat treatment is performed at 400 to 500 ° C. for about 1 hour to desorb hydrogen contained in the amorphous silicon film. After that, in order to perform heat treatment for crystallization, heat treatment is performed at 500 to 650 ° C. for 4 to 12 hours to form a crystalline silicon film 1105 (FIG. 9B). Thereafter, in order to further improve crystallinity, laser light may be irradiated (FIG. 9C).
[0124]
Next, a step of reducing the concentration of the catalytic element remaining in the
[0125]
A
[0126]
The
[0127]
Next, a
[0128]
The
[0129]
Next, heat treatment is performed to reliably achieve gettering. The heat treatment may be performed by a heat treatment method using a furnace or an RTA method using a lamp or heated gas as a heat source. In the case of using a furnace, heat treatment may be performed at 450 to 600 ° C. for 0.5 to 12 hours in a nitrogen atmosphere. When the RTA method is used, the semiconductor film may be instantaneously heated to about 600 to 1000 ° C.
[0130]
By such heat treatment, the catalytic element remaining in the
[0131]
When the gettering process is completed, the
[0132]
The
[0133]
(Example 7)
A method for forming a light-emitting device by forming a film containing an organic compound (referred to as an organic compound layer) that can emit light by applying an electric field on a pixel electrode of a TFT substrate using the present invention and a cathode will be described. .
[0134]
In accordance with the first embodiment, a TFT (current control TFT) for controlling a current flowing in a light emitting element (lamination composed of an anode, an organic compound layer, and a cathode) is formed on a substrate, a window 310 is formed, and an upper light shielding is formed. A
[0135]
Next, after leveling a step between the insulating
[0136]
The insulating
[0137]
The
[0138]
The
[0139]
Note that the window 310 is not flattened after the insulating
[0140]
Further, by digging a glass substrate in a region corresponding to the opening formed in the window 310 and making the thickness of the glass substrate thinner than other regions, the light emitting region of the light emitting element is widened, so that the luminance as a light emitting device is increased. It is also possible.
[0141]
Thus, the applicable range of the present invention is wide and can be applied to devices other than liquid crystal display devices. Note that this embodiment can be applied in combination with
[0142]
(Example 8)
An active matrix liquid crystal display (a liquid crystal display device or an EL display device) formed by implementing the present invention is incorporated in a display portion, and an electric appliance capable of high-quality and high-luminance display can be realized.
[0143]
Examples of such an electric appliance include a projector, a video camera, a digital camera, a head-mounted display (goggles type display), a personal computer, a portable information terminal (such as a mobile computer, a mobile phone, or an electronic book). Examples of these are shown in FIGS. 10, 11 and 12. FIG.
[0144]
FIG. 10A illustrates a front type projector, which includes a
[0145]
FIG. 10B illustrates a rear projector, which includes a main body 2701, a
[0146]
FIG. 10C is a diagram showing an example of the structure of the
[0147]
FIG. 10D shows an example of the structure of the light source
[0148]
FIG. 11A illustrates a personal computer, which includes a main body 2001, an image input portion 2002, a display portion 2003, a
[0149]
FIG. 11B shows a video camera, which includes a main body 2101, a display portion 2102, an
[0150]
FIG. 11C illustrates a mobile computer, which includes a main body 2201, a camera unit 2202, an
[0151]
FIG. 11D shows a goggle type display, which includes a
[0152]
FIG. 11E shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a
[0153]
FIG. 11F illustrates a digital camera, which includes a main body 2501, a
[0154]
FIG. 12A shows a mobile phone, 3001 is a display panel, and 3002 is an operation panel. The
Further, it has an
[0155]
FIG. 12B illustrates a portable book (electronic book), which includes a
[0156]
FIG. 12C illustrates a display, which includes a
[0157]
As described above, the scope of application of the present invention is extremely wide and can be applied to electric appliances in various fields. Moreover, the electric appliance of a present Example can be implement | achieved combining Example 1-4.
[0158]
【The invention's effect】
By using the present invention, since the light shielding film is formed so as to fit the TFT, the TFT can be completely covered with the lower light shielding film and the upper light shielding film, so that the light leakage current can be suppressed. . In addition, a sufficient storage capacity can be ensured without reducing the aperture ratio.
[0159]
By using such a TFT light-shielding technology, a display device capable of high-quality, high-definition, and high-luminance display can be realized, and such a display device can be used for a display portion of an electric appliance. In addition, it is possible to realize an electric appliance that can display with high image quality, high definition, and high brightness.
[Brief description of the drawings]
FIG. 1 illustrates an example of a semiconductor device manufactured using the present invention.
FIG. 2 is a diagram showing an example of implementation of the present invention.
FIG. 3 is a diagram showing an example of implementation of the present invention.
FIG. 4 is a diagram showing an example of implementation of the present invention.
FIG. 5 is a diagram showing an example of implementation of the present invention.
FIG. 6 is a diagram showing an example of implementation of the present invention.
FIG. 7 is a diagram showing an example of implementation of the present invention.
FIG. 8 is a diagram showing an example of implementation of the present invention.
FIG. 9 is a diagram showing an example of implementation of the present invention.
FIG. 10 is a diagram showing an example of an electric appliance.
FIG. 11 illustrates an example of an electric appliance.
FIG. 12 is a diagram showing an example of an electric appliance.
FIG. 13 is a diagram showing an example of implementation of the present invention.
FIG. 14 is a diagram showing an example of implementation of the present invention.
FIG. 15 is a diagram showing an example of implementation of the present invention.
FIG. 16 is a diagram showing an example of implementation of the present invention.
Claims (23)
前記下部遮光膜上に形成されたＴＦＴと、
前記ＴＦＴと電気的に接続されている画素電極と、
前記ＴＦＴ上に形成された層間絶縁膜と、
前記ＴＦＴと光が透過する領域との間に設けられた、前記下部遮光膜に達する溝に形成された上部遮光膜とを有し、
前記上部遮光膜は、前記溝から前記ＴＦＴを覆うように前記層間絶縁膜上まで連続的に形成されていることを特徴とする半導体装置。A lower light-shielding film formed on the substrate;
A TFT formed on the lower light-shielding film;
A pixel electrode electrically connected to the TFT;
An interlayer insulating film formed on the TFT;
An upper light-shielding film formed in a groove reaching the lower light-shielding film, provided between the TFT and the light transmitting region;
The semiconductor device according to claim 1, wherein the upper light shielding film is continuously formed from the groove to the interlayer insulating film so as to cover the TFT.
前記ＴＦＴと電気的に接続されている画素電極と、
前記ＴＦＴと前記画素電極との間に形成された遮光膜と、
前記ＴＦＴと前記遮光膜との間に形成された層間絶縁膜と、
前記画素電極と前記基板との間に、前記層間絶縁膜を除去して形成されたウィンドウとを有し、
前記遮光膜は、前記ウィンドウの底面から前記ＴＦＴを覆うように前記層間絶縁膜上まで連続的に形成されていることを特徴とする半導体装置。A TFT formed on a substrate;
A pixel electrode electrically connected to the TFT;
A light shielding film formed between the TFT and the pixel electrode;
An interlayer insulating film formed between the TFT and the light shielding film;
A window formed by removing the interlayer insulating film between the pixel electrode and the substrate;
The semiconductor device, wherein the light shielding film is continuously formed from the bottom surface of the window to the interlayer insulating film so as to cover the TFT.
前記下部遮光膜上に形成されたＴＦＴと、
前記ＴＦＴと電気的に接続されている画素電極と、
前記ＴＦＴと前記画素電極との間に形成された上部遮光膜と、
前記ＴＦＴと前記上部遮光膜との間に形成された層間絶縁膜と、
前記画素電極と前記基板との間に、前記層間絶縁膜を除去して形成されたウィンドウとを有し、
前記上部遮光膜は、前記ウィンドウの底面から前記ＴＦＴを覆うように前記層間絶縁膜上まで連続的に形成されていることを特徴とする半導体装置。A lower light-shielding film formed on the substrate;
A TFT formed on the lower light-shielding film;
A pixel electrode electrically connected to the TFT;
An upper light-shielding film formed between the TFT and the pixel electrode;
An interlayer insulating film formed between the TFT and the upper light shielding film;
A window formed by removing the interlayer insulating film between the pixel electrode and the substrate;
The semiconductor device according to claim 1, wherein the upper light shielding film is continuously formed from the bottom surface of the window to the interlayer insulating film so as to cover the TFT.
前記下部遮光膜上に形成されたＴＦＴと、
前記ＴＦＴと並列に形成された保持容量素子と、
前記ＴＦＴと電気的に接続されている画素電極と、
前記ＴＦＴと前記画素電極との間に形成された上部遮光膜と、
前記ＴＦＴ及び前記保持容量素子と前記上部遮光膜との間に形成された層間絶縁膜と、
前記画素電極と前記基板との間に、前記層間絶縁膜を除去して形成されたウィンドウとを有し、
前記上部遮光膜は、前記ウィンドウの底面から前記ＴＦＴを覆うように前記層間絶縁膜上まで連続的に形成されていることを特徴とする半導体装置。A lower light-shielding film formed on the substrate;
A TFT formed on the lower light-shielding film;
A storage capacitor formed in parallel with the TFT;
A pixel electrode electrically connected to the TFT;
An upper light-shielding film formed between the TFT and the pixel electrode;
An interlayer insulating film formed between the TFT and the storage capacitor element and the upper light shielding film;
A window formed by removing the interlayer insulating film between the pixel electrode and the substrate;
The semiconductor device according to claim 1, wherein the upper light shielding film is continuously formed from the bottom surface of the window to the interlayer insulating film so as to cover the TFT.
前記下部遮光膜上に形成されたＴＦＴと、
前記ＴＦＴと電気的に接続されている画素電極と、
前記ＴＦＴと前記画素電極との間に形成された、上部遮光膜と絶縁膜とが交互に積層された積層体と、
前記ＴＦＴと前記積層体との間に形成された層間絶縁膜と、
前記画素電極と前記基板との間に、前記層間絶縁膜を除去して形成されたウィンドウとを有し、
前記ウィンドウは透光性有機絶縁膜により平坦化されており、
前記積層体は前記ウィンドウの底面から前記ＴＦＴを覆うように形成されていることを特徴とする半導体装置。A lower light-shielding film formed on the substrate;
A TFT formed on the lower light-shielding film;
A pixel electrode electrically connected to the TFT;
A laminated body in which upper light shielding films and insulating films are alternately laminated, formed between the TFT and the pixel electrode;
An interlayer insulating film formed between the TFT and the laminate;
A window formed by removing the interlayer insulating film between the pixel electrode and the substrate;
The window is flattened by a translucent organic insulating film,
The laminated body is formed so as to cover the TFT from the bottom surface of the window.
前記基板と前記下地膜との間に下部遮光膜を形成する工程と、
前記下地膜上に半導体層、ゲート絶縁膜、及びゲート電極からなるＴＦＴを形成する工程と、
前記ゲート電極上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜及び前記第２の層間絶縁膜を貫通し、前記半導体層に達する第１のコンタクトホールを形成する工程と、
前記第１のコンタクトホールにおいて前記半導体層に接続する配線を形成する工程と、
前記配線を覆うように第３の層間絶縁膜を形成する工程と、
光が透過する領域とＴＦＴとの間に、前記第３の層間絶縁膜を貫通し、前記基板に達する溝を形成する工程と、
前記第３の層間絶縁膜上から前記ＴＦＴを覆うように前記溝まで連続的に遮光膜を形成する工程と、
前記第３の層間絶縁膜を貫通し、前記配線に達する第２のコンタクトホールを形成する工程と、
前記遮光膜上に第４の層間絶縁膜を形成する工程と、
前記第２のコンタクトホールに形成された前記第４の層間絶縁膜を除去する工程と、
前記第２のコンタクトホールにおいて前記配線に接続する画素電極を形成する工程と、を有することを特徴とする半導体装置の作製方法。Forming a base film on the substrate;
Forming a lower light-shielding film between the substrate and the base film;
Forming a TFT comprising a semiconductor layer, a gate insulating film, and a gate electrode on the base film;
Forming a first interlayer insulating film on the gate electrode;
Forming a second interlayer insulating film on the first interlayer insulating film;
Forming a first contact hole penetrating through the first interlayer insulating film and the second interlayer insulating film and reaching the semiconductor layer;
Forming a wiring connected to the semiconductor layer in the first contact hole;
Forming a third interlayer insulating film so as to cover the wiring;
Forming a groove that penetrates the third interlayer insulating film and reaches the substrate between the light transmitting region and the TFT;
Forming a light shielding film continuously from the third interlayer insulating film to the groove so as to cover the TFT;
Forming a second contact hole penetrating the third interlayer insulating film and reaching the wiring;
Forming a fourth interlayer insulating film on the light shielding film;
Removing the fourth interlayer insulating film formed in the second contact hole;
Forming a pixel electrode connected to the wiring in the second contact hole. A method for manufacturing a semiconductor device, comprising:
前記下地膜上に半導体層、ゲート絶縁膜、及びゲート電極からなるＴＦＴを形成する工程と、
前記ゲート電極上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜及び前記第２の層間絶縁膜を貫通し、前記半導体層に達する第１のコンタクトホールを形成する工程と、
前記第１のコンタクトホールにおいて前記半導体層に接続する配線を形成する工程と、
前記配線を覆うように第３の層間絶縁膜を形成する工程と、
前記下地膜、前記ゲート絶縁膜、前記第１の層間絶縁膜、前記第２の層間絶縁膜、及び前記第３の層間絶縁膜の一部を除去してウィンドウを形成する工程と、
前記ウィンドウの底面から前記ＴＦＴを覆うように第３の層間絶縁膜上まで連続的に上部遮光膜を形成する工程と、
前記ウィンドウの底面に形成された前記上部遮光膜を除去する工程と、
前記第３の層間絶縁膜及び前記上部遮光膜が除去されたウィンドウの底面上に第４の層間絶縁膜を形成する工程と、
前記ウィンドウを平坦化する工程と、
前記第４の層間絶縁膜及び前記平坦化されたウィンドウ上に第５の層間絶縁膜を形成する工程と、
前記第４の層間絶縁膜及び前記第５の層間絶縁膜を貫通し、前記配線に達する第２のコンタクトホールを形成する工程と、
前記第２のコンタクトホールにおいて前記配線に接続する画素電極を形成する工程と、を有することを特徴とする半導体装置の作製方法。Forming a base film on the substrate;
Forming a TFT comprising a semiconductor layer, a gate insulating film, and a gate electrode on the base film;
Forming a first interlayer insulating film on the gate electrode;
Forming a second interlayer insulating film on the first interlayer insulating film;
Forming a first contact hole penetrating through the first interlayer insulating film and the second interlayer insulating film and reaching the semiconductor layer;
Forming a wiring connected to the semiconductor layer in the first contact hole;
Forming a third interlayer insulating film so as to cover the wiring;
Removing a portion of the base film, the gate insulating film, the first interlayer insulating film, the second interlayer insulating film, and the third interlayer insulating film to form a window;
Forming an upper light shielding film continuously from the bottom surface of the window to the third interlayer insulating film so as to cover the TFT;
Removing the upper light-shielding film formed on the bottom surface of the window;
Forming a fourth interlayer insulating film on the bottom surface of the window from which the third interlayer insulating film and the upper light shielding film have been removed;
Planarizing the window;
Forming a fifth interlayer insulating film on the fourth interlayer insulating film and the planarized window;
Forming a second contact hole penetrating the fourth interlayer insulating film and the fifth interlayer insulating film and reaching the wiring;
Forming a pixel electrode connected to the wiring in the second contact hole. A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002148441A JP4118602B2 (en) | 2001-05-23 | 2002-05-22 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001154673 | 2001-05-23 | ||
| JP2001-154673 | 2001-05-23 | ||
| JP2002148441A JP4118602B2 (en) | 2001-05-23 | 2002-05-22 | Semiconductor device and manufacturing method thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005116162A Division JP4105173B2 (en) | 2001-05-23 | 2005-04-13 | Light emitting device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003084687A JP2003084687A (en) | 2003-03-19 |
| JP2003084687A5 JP2003084687A5 (en) | 2005-09-22 |
| JP4118602B2 true JP4118602B2 (en) | 2008-07-16 |
Family
ID=26615603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002148441A Expired - Fee Related JP4118602B2 (en) | 2001-05-23 | 2002-05-22 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4118602B2 (en) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296303A (en) | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | Electro-optical device, method for manufacturing the same, and electronic apparatus |
| KR100542997B1 (en) | 2003-08-07 | 2006-01-20 | 삼성에스디아이 주식회사 | Flat panel display and manufacturing method |
| JP4736013B2 (en) * | 2003-12-16 | 2011-07-27 | 日本電気株式会社 | Method for manufacturing light-emitting display device |
| US7274044B2 (en) * | 2004-01-26 | 2007-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2005242339A (en) * | 2004-01-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | Light emitting device |
| JP2005209583A (en) * | 2004-01-26 | 2005-08-04 | Semiconductor Energy Lab Co Ltd | Light emitting device |
| US7315047B2 (en) | 2004-01-26 | 2008-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7692378B2 (en) * | 2004-04-28 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device including an insulating layer with an opening |
| JP4785415B2 (en) * | 2004-05-14 | 2011-10-05 | 株式会社半導体エネルギー研究所 | Method for manufacturing electroluminescence display device |
| EP1793266B1 (en) | 2005-12-05 | 2017-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration |
| KR101230307B1 (en) | 2006-02-17 | 2013-02-06 | 삼성디스플레이 주식회사 | Liquid crystal display device |
| JP4930501B2 (en) * | 2008-12-22 | 2012-05-16 | ソニー株式会社 | Display device and electronic device |
| CN102576173B (en) | 2009-10-08 | 2013-05-01 | 夏普株式会社 | Liquid crystal display device and method for manufacturing same |
| TWI665778B (en) * | 2014-02-05 | 2019-07-11 | 日商半導體能源研究所股份有限公司 | Semiconductor device, module and electronic device |
| KR102573853B1 (en) * | 2016-09-20 | 2023-09-01 | 삼성디스플레이 주식회사 | Light emitting diode display device |
| CN107170762B (en) * | 2017-06-16 | 2019-04-30 | 武汉华星光电半导体显示技术有限公司 | OLED display panel and manufacturing method thereof |
| JP6597768B2 (en) * | 2017-12-27 | 2019-10-30 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
| JP7551375B2 (en) * | 2020-07-20 | 2024-09-17 | 株式会社ジャパンディスプレイ | Display device |
-
2002
- 2002-05-22 JP JP2002148441A patent/JP4118602B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003084687A (en) | 2003-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734463B2 (en) | Semiconductor device comprising a window | |
| JP4118602B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100793044B1 (en) | Semiconductor device manufacturing method | |
| TW536837B (en) | Light emitting device | |
| US8399313B2 (en) | Method of manufacturing semiconductor device having first conductive layer including aluminum | |
| CN100511712C (en) | Thin film transistor, semiconductor device, and method for manufacturing the same | |
| JP4413779B2 (en) | Light emitting device and manufacturing method thereof | |
| JPH11160735A (en) | Electro-optic device, production thereof and electronic equipment | |
| JP4896314B2 (en) | Display device | |
| JP4105173B2 (en) | Light emitting device | |
| JP5105690B2 (en) | Method for manufacturing semiconductor device | |
| JP5046439B2 (en) | Method for manufacturing semiconductor device | |
| JP4739510B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002014628A (en) | Semiconductor device and its manufacturing method | |
| JP4064075B2 (en) | Method for manufacturing semiconductor device | |
| JP4850328B2 (en) | Method for manufacturing semiconductor device | |
| JP5292453B2 (en) | Method for manufacturing semiconductor device | |
| JP5019677B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5046445B2 (en) | Method for manufacturing semiconductor device | |
| JP4777380B2 (en) | Light emitting device | |
| JP4954387B2 (en) | Method for manufacturing semiconductor device | |
| JP4766758B2 (en) | Method for manufacturing semiconductor device | |
| JP2008124179A (en) | Semiconductor substrate manufacturing method, semiconductor substrate, semiconductor device, electro-optical device, and electronic apparatus | |
| JP4102788B2 (en) | Manufacturing method of liquid crystal display device | |
| JP2008124104A (en) | Semiconductor substrate manufacturing method, semiconductor substrate, semiconductor device, electro-optical device, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |