JP4110477B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、ＤＣ−ＤＣコンバータ、特にスイッチング素子の損失を低減するフェーズシフト方式によりトランスの一次コイルに交流電圧を印加するＤＣ−ＤＣコンバータ関するものである。

従来、フルブリッジインバータ回路とトランスとを有するＤＣ−ＤＣコンバータにおいて、フルブリッジインバータ回路を構成するスイッチング素子の損失を低減する方法が種々開示されている（例えば、特許文献１）。この方法は、まず、フルブリッジインバータ回路のうちの二対の直列接続されたスイッチング素子の上アーム側のスイッチング素子と下アーム側のスイッチング素子が交互に駆動する。すなわち、上アーム側のスイッチング素子と下アーム側のスイッチング素子とが、相互に逆のオンオフ駆動を行う。そして、一方の直列接続されたスイッチング素子のオンオフ駆動と、他方の直列接続されたスイッチング素子のオンオフ駆動との位相をずらして行う。この方法をフェーズシフト方式という。このフェーズシフト方式により、ゼロボルトスイッチが可能となり、スイッチング損失の低減を図ることができるというものである。
特開２００３−４７２４５号公報

ところで、フルブリッジインバータ回路は、トランジスタなどのスイッチング素子により構成されており、これらに過電流が流れると故障の原因となる。従って、フルブリッジインバータ回路に過電流が流れることを抑制する必要がある。また、例えばハイブリッド自動車などのバッテリ充電用などに用いられるＤＣ−ＤＣコンバータにおいては、過電流を検出した際に完全に機能を停止させるのではなく、少しでも長い時間動作させる延命動作を行うようにしている。

本発明は、過電流を検出した際において、ＤＣ−ＤＣコンバータの機能を完全に停止することなく、かつ、過電流によりフルブリッジインバータ回路を故障させることのないフェーズシフト方式により駆動するＤＣ−ＤＣコンバータを提供することを目的とする。

本発明のＤＣ−ＤＣコンバータは、フルブリッジインバータ回路と、メイントランスと、インダクタンスと、整流用ダイオードと、駆動回路と、制御手段とを備える。

フルブリッジインバータ回路は、フルブリッジ接続された４つのスイッチングトランジスタとそれぞれの該スイッチングトランジスタに並列接続されたダイオード及びコンデンサとを有し、入力側が直流電源に接続された回路である。このフルブリッジインバータ回路は、具体的には、以下のとおりである。ここで、フルブリッジインバータ回路のうち直列接続された２つのスイッチングトランジスタの一方側を第１アームとし、他方側を第２アームとする。そして、この第１アームは、直列に接続され一方側が直流電源の正極側に接続され他方側が直流電源の負極側に接続された第１アーム上側のスイッチングトランジスタ及び第１アーム下側のスイッチングトランジスタと、該第１アーム上側及び該第１アーム下側のスイッチングトランジスタのそれぞれに逆並列接続された第１アーム上側及び第１アーム下側のダイオードと第１アーム上側及び第１アーム下側のコンデンサとからなる。第２アームは、直列に接続され一方側が前記直流電源の正極側に接続され他方側が前記直流電源の負極側に接続された第２アーム上側及び第２アーム下側のスイッチングトランジスタと、該第２アーム上側及び該第２アーム下側のスイッチングトランジスタのそれぞれに逆並列接続された第２アーム上側及び第２アーム下側のダイオードと第２アーム上側及び第２アーム下側のコンデンサとからなり、前記第１アームに並列接続されている。なお、第１アーム上側又は第１アーム下側のコンデンサは、それぞれ第１アーム上側又は第１アーム下側のスイッチングトランジスタと別個に設けてもよいが、第１アーム上側又は第１アーム下側のスイッチングトランジスタの寄生容量を用いることもできる。また、第２アーム上側又は第２アーム下側のコンデンサは、それぞれ第２アーム上側又は第２アーム下側のスイッチングトランジスタと別個に設けてもよいが、第２アーム上側又は第２アーム下側のスイッチングトランジスタの寄生容量を用いることもできる。なお、各スイッチングトランジスタは、例えば、ＭＯＳＦＥＴ、ＩＧＢＴなどである。

メイントランスは、一次コイルと二次コイルとを有し、前記フルブリッジインバータ回路の出力側に接続されている。すなわち、このメイントランスにより、フルブリッジインバータ回路の出力電圧を変圧した電圧を出力している。インダクタンスは、前記メイントランスの前記一次コイルに直列接続されている。なお、このインダクタンスは、前記メイントランスの漏れインダクタンスであってもよい。整流回路は、前記メイントランスの出力側に接続され、前記メイントランスの出力交流電圧を整流する。この整流回路は、ダイオードを用いてもよいし、トランジスタを用いた同期整流としてもよい。平滑回路は、前記整流回路に接続され、整流された電圧を直流電圧に平滑する。

駆動回路は、第１駆動パルス発生回路と、第１駆動用パルストランスと、第２駆動パルス発生回路と、第２駆動用パルストランスとから構成され、前記フルブリッジインバータ回路の各スイッチング素子を駆動する回路である。そして、第１駆動パルス発生回路及び第１駆動用パルストランスが、フルブリッジインバータ回路の第１アームの駆動回路であって、第２駆動パルス発生回路及び第２駆動用パルストランスが、フルブリッジインバータ回路の第２アームの駆動回路である。

ここで、第１駆動パルス発生回路は、複数のスイッチング素子を有し、該複数のスイッチング素子のオンオフ駆動により交流のパルス電圧である第１駆動パルス電圧を発生させる回路である。この第１駆動パルス発生回路は、例えば、スイッチングトランジスタによりフルブリッジ回路を構成する回路としてもよい。そして、第１駆動用パルストランスは、前記第１駆動パルス電圧が印加される一次コイルと、前記フルブリッジインバータ回路の第１アーム上側の前記スイッチングトランジスタの駆動電圧である第１上側駆動電圧を印加する第１の二次コイルと、前記第１上側駆動電圧に対して正負対称の駆動電圧からなり前記フルブリッジインバータ回路の第１アーム下側の前記スイッチングトランジスタの駆動電圧である第１下側駆動電圧を印加する第２の二次コイルと、を有するパルストランスである。つまり、この第１駆動パルス発生回路と第１駆動用パルストランスとにより、フルブリッジインバータ回路の第１アーム上側のスイッチングトランジスタと第１アーム下側のスイッチングトランジスタとが、交互にオンオフ駆動するようにしている。

第２駆動パルス発生回路は、複数のスイッチング素子を有し、該複数のスイッチング素子のオンオフ駆動により交流のパルス電圧である第２駆動パルス電圧を発生させる回路である。この第２駆動パルス発生回路は、例えば、スイッチングトランジスタによりフルブリッジ回路を構成する回路としてもよい。そして、第２駆動用パルストランスは、前記第２駆動パルス電圧が印加される一次コイルと、前記フルブリッジインバータ回路の第２アーム上側の前記スイッチングトランジスタの駆動電圧である第２上側駆動電圧を印加する第１の二次コイルと、前記第２上側駆動電圧に対して正負対称の駆動電圧からなり前記フルブリッジインバータ回路の第２アーム下側の前記スイッチングトランジスタの駆動電圧である第２下側駆動電圧を印加する第２の二次コイルと、を有するパルストランスである。つまり、この第２駆動パルス発生回路と第２駆動用パルストランスとにより、フルブリッジインバータ回路の第２アーム上側のスイッチングトランジスタと第２アーム下側のスイッチングトランジスタとが、交互にオンオフ駆動するようにしている。

制御手段は、前記第１駆動パルス発生回路及び前記第２駆動パルス発生回路の前記スイッチング素子の駆動信号を出力して前記第１アーム上側及び前記第１アーム下側の前記スイッチングトランジスタのオンオフ駆動と前記第２アーム上側及び前記第２アーム下側の前記スイッチングトランジスタのオンオフ駆動との位相差を制御する手段である。すなわち、この制御手段が位相差制御を行った駆動信号を各駆動パルス発生回路に出力することにより、フルブリッジインバータ回路の第１アームのスイッチングトランジスタと第２アームのスイッチングトランジスタとのオンオフ駆動の位相差制御が行われている。

そして、本発明のＤＣ−ＤＣコンバータの特徴的事項は、さらに、前記フルブリッジインバータ回路に流れる過電流を検出する過電流検出回路を備え、前記制御手段は、前記過電流検出回路が過電流を検出したときに、前記第１アーム上側及び前記第１アーム下側の前記スイッチングトランジスタを正常時と同様にオンオフ駆動させる信号を前記第１駆動パルス発生回路へ出力し、かつ、前記第２駆動用パルストランスの前記一次コイルへ印加する前記第２駆動パルス電圧を０とすることにより前記第２上側駆動電圧及び前記第２下側駆動電圧を０として、前記第２アーム上側及び前記第２アーム下側の前記スイッチングトランジスタを同時にオフ駆動させる信号を前記第２駆動パルス発生回路へ出力することである。

一方、第２アーム上側及び第２アーム下側のスイッチングトランジスタを同時にオフ駆動させるためには、第２駆動用パルストランスの第１の二次コイル及び第２の二次コイルの何れにも、二次電圧が誘起されないことが必要となる。そうすると、第２駆動用パルストランスの一次コイルに第２駆動パルス電圧が印加されないようにすればよい。従って、第２アーム上側及び第２アーム下側のスイッチングトランジスタを同時にオフ駆動させるためには、第２駆動用パルストランスの一次コイルに第２駆動パルス電圧を印加しないように第２駆動パルス発生回路が動作すればよいことになる。つまり、制御手段は、第２駆動パルス発生回路に第２駆動パルス電圧を印加しないように動作させる駆動信号を出力することになる。

また、本発明のＤＣ−ＤＣコンバータにおける前記制御手段は、前記過電流検出回路が過電流を検出したときから所定時間経過するまで前記第２アーム上側及び前記第２アーム下側の前記スイッチングトランジスタを同時にオフ駆動させる前記信号を前記第２駆動パルス発生回路へ出力することになる。なお、前記所定時間は、例えば、前記過電流検出回路が過電流を検出した際における前記駆動パルス電圧の１パルスが終了するときまでの時間である。つまり、過電流を検出した場合であっても制御手段は１パルス終了すると正常状態の駆動信号を出力するいわゆるパルスｂｙパルスと呼ばれる動作方式である。

本発明のＤＣ−ＤＣコンバータによれば、過電流を検出した場合に、制御手段が第１駆動パルス発生回路へ第１駆動パルス電圧を発生させない駆動信号を出力することにより、第１駆動用パルストランスが磁気飽和を起こすことを防止できる。ここで、一般に、パルストランスが磁気飽和を起こした場合には、パルストランスの制御性が良好な状態を維持できないおそれがある。従って、第１駆動用パルストランスが磁気飽和を起こさないようにすることで、過電流検出後に再び制御続行する場合に第１駆動用パルストランスの制御性を良好な状態に維持することができる。すなわち、過電流検出時から所定時間経過後に、制御手段が正常状態と同様の駆動信号を第１駆動パルス発生回路へ出力したとしても、第１駆動用パルストランスが磁気飽和することなく良好な制御性を維持することができる。そして、いわゆるパルスｂｙパルスと呼ばれる動作方式の場合であっても、上記と同様の効果を奏する。パルスｂｙパルス方式の場合には、過電流を検出する時点においてオフ駆動しているスイッチング素子が次のパルスにおいてはオン駆動することになる。つまり、上述したように過電流検出後に第１駆動用パルストランスが磁気飽和を起こすことを防止できるので、過電流検出時の次のパルスにおいて、第１駆動用パルストランスの出力電圧を十分に確保することができる。すなわち、過電流検出時の次のパルスにおいても、第１駆動用パルストランスの制御性を良好に維持することができる。

ここで、制御手段が第１駆動パルス発生回路へ第１駆動パルス電圧を発生させる駆動信号を出力する場合を説明し、上述した第１駆動パルス電圧を発生させない駆動信号を出力する場合と比較する。

具体的には、過電流を検出した場合に、フルブリッジインバータ回路の第１アーム上側のスイッチングトランジスタと第１アーム下側のスイッチングトランジスタとのオンオフ駆動を切り替えた場合であって、パルスｂｙパルス方式の動作を行う場合について説明する。この場合、第１アームのスイッチングトランジスタのみのオンオフ駆動を切り替えることにより、例えば第１アーム上側及び第２アーム上側のスイッチングトランジスタがオン駆動（又はオフ駆動）しているのでフルブリッジインバータ回路には電流が流れない。従って、フルブリッジインバータ回路を過電流から保護することができる。この場合、駆動回路の動作は次のようになる。第１アーム上側のスイッチングトランジスタと第１アーム下側のスイッチングトランジスタとのオンオフ駆動を切り替えるためには、第１駆動用パルストランスの一次コイルに逆方向の第１駆動パルス電圧を印加する必要がある。つまり、第１駆動パルス発生回路は、逆方向の第１駆動パルス電圧を印加するように動作する。そして、過電流検出時の次のパルスにおいて再び制御続行しようとすると、過電流検出後にオン駆動していた第１アーム上側又は第１アーム下側のスイッチングトランジスタがオン駆動を維持するために、過電流検出時から継続して第１駆動用パルストランスの一次コイルに一方方向の第１駆動パルス電圧が印加されることになる。この場合、第１駆動用パルストランスは磁気飽和を起こしてしまい、良好な制御性を得ることが困難となる。さらには、第１駆動用パルストランスが磁気飽和を起こすことにより、二次コイルに誘起される二次電圧が必要な電圧を確保することができずに、オン駆動すべき第１アーム上側又は第１アーム下側のスイッチングトランジスタがオン駆動できない場合が生じるおそれがある。このように、フルブリッジインバータ回路のスイッチングトランジスタを適切に動作させることができないことになり、ＤＣ−ＤＣコンバータとしての機能を適切に発揮させることができなくなる。

これに対して、本発明のＤＣ−ＤＣコンバータによれば、第１駆動用パルストランスが磁気飽和することを防止できるので、上述したような問題を起こすことを防止できる。つまり、ＤＣ−ＤＣコンバータは、過電流検出後であっても再び適切に機能させることができる。なお、上述では、第１アームのスイッチングトランジスタについてのみ説明したが、第２アームのスイッチングトランジスタをオフ駆動するようにした場合であっても同様の効果を奏する。さらには、第１アーム及び第２アームのスイッチングトランジスタをオフ駆動するようにした場合も同様の効果を奏する。

次に、実施形態を挙げ、本発明をより詳しく説明する。

（１）ＤＣ−ＤＣコンバータの回路構成
本実施形態におけるＤＣ−ＤＣコンバータの回路構成について説明する。以下に、ＤＣ−ＤＣコンバータのうち、メイン回路の構成と、その駆動制御部７の詳細構成とに分けて説明する。

（１．１）ＤＣ−ＤＣコンバータのメイン回路構成
まず、ＤＣ−ＤＣコンバータのメイン回路構成について、図１を参照して説明する。図１は、ＤＣ−ＤＣコンバータのメイン回路構成を示す図である。図１に示すように、ＤＣ−ＤＣコンバータは、直流電源１と、入力平滑コンデンサ２と、フルブリッジインバータ回路３と、メイントランス４と、漏れインダクタンス５と、電流検出用カレントトランス６と、駆動制御部７と、整流ダイオード８と、チョークコイル９と、出力コンデンサ１０とから構成される。

直流電源１は、ハイブリッド自動車における高電圧バッテリであって、例えば２００Ｖの直流バッテリである。入力平滑コンデンサ２は、直流電源１に並列に接続されており、直流電源１側の電圧を平滑している。

フルブリッジインバータ回路３は、それぞれ入力平滑コンデンサ２に並列接続された第１アーム３１と第２アーム３２とから構成される。具体的には、第１アーム３１は、それぞれ直列に接続された第１アーム上側スイッチングモジュール３Ａと第１アーム下側スイッチングモジュール３Ｂとから構成される。そして、第１アーム３１の一方側が直流電源１の正極側に接続され、第１アーム３１の他方側が直流電源１の負極側に接続されている。すなわち、第１アーム上側スイッチングモジュール３Ａは、一方側が直流電源の正極側に接続され、他方側が第１アーム下側スイッチングモジュール３Ｂの一方側に接続されている。第１アーム下側スイッチングモジュール３Ｂの他方側が直流電源の負極側に接続されている。そして、第１アーム上側スイッチングモジュール３Ａ及び第１アーム下側スイッチングモジュール３Ｂは、ＭＯＳＦＥＴ（第１アーム上側スイッチングトランジスタ、第１アーム下側スイッチングトランジスタ）と、ＭＯＳＦＥＴに逆並列接続されたダイオード（第１アーム上側ダイオード、第１アーム下側ダイオード）とコンデンサ（第１アーム上側コンデンサ、第１アーム下側コンデンサ）とから構成されている。具体的には、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴは、ドレイン側が直流電源１の正極側に接続され、ソース側が第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴのドレイン側に接続されている。第１アーム下側スイッチングモジュール３Ｂのソース側は、直流電源１の負極側に接続されている。

第２アーム３２は、それぞれ直列に接続された第２アーム上側スイッチングモジュール３Ｃと第２アーム下側スイッチングモジュール３Ｄとから構成される。そして、第２アーム３２の一方側が直流電源１の正極側に接続され、第２アーム３２の他方側が直流電源１の負極側に接続されている。すなわち、第２アーム上側スイッチングモジュール３Ｃは、一方側が直流電源の正極側に接続され、他方側が第２アーム下側スイッチングモジュール３Ｄの一方側に接続されている。第２アーム下側スイッチングモジュール３Ｄの他方側が直流電源の負極側に接続されている。そして、第２アーム上側スイッチングモジュール３Ｃ及び第２アーム下側スイッチングモジュール３Ｄは、ＭＯＳＦＥＴ（第２アーム上側スイッチングトランジスタ、第２アーム下側スイッチングトランジスタ）と、ＭＯＳＦＥＴに逆並列接続されたダイオード（第２アーム上側ダイオード、第２アーム下側ダイオード）とコンデンサ（第２アーム上側コンデンサ、第２アーム下側コンデンサ）とから構成されている。具体的には、第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴは、ドレイン側が直流電源１の正極側に接続され、ソース側が第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴのドレイン側に接続されている。第２アーム下側スイッチングモジュール３Ｄのソース側は、直流電源１の負極側に接続されている。

このように構成されるフルブリッジインバータ回路３は、それぞれのＭＯＳＦＥＴをオンオフ駆動することにより直流電源１から入力される直流電圧を交流電圧に変換している。

メイントランス４は、鉄心に巻回された一次コイル及び二次コイルから構成されている。つまり、一次コイルに一次電圧が印加されることにより、二次コイルに二次電圧が誘起される。そして、このメイントランス４は、フルブリッジインバータ回路３の出力側に接続されている。すなわち、メイントランス４の一次コイルの一方側が、第１アーム３１の中間位置、すなわち、第１アーム上側スイッチングモジュール３Ａと第１アーム下側スイッチングモジュール３Ｂとの間に接続されている。そして、メイントランス４の一次コイルの他方側が、第２アーム３２の中間位置、すなわち、第２アーム上側スイッチングモジュール３Ｃと第２アーム下側スイッチングモジュール３Ｄとの間に接続されている。つまり、メイントランス４は、フルブリッジインバータ回路３により変換された交流電圧を変圧（降圧または昇圧）している。なお、本実施形態においては、メイントランス４は、フルブリッジインバータ回路３により出力される交流電圧を降圧している。そして、メイントランス４の二次コイルの両端側は後述する整流ダイオード８に接続されており、メイントランス４の二次コイルの中央がアース接続されている。

漏れインダクタンス５は、メイントランス４の漏れインダクタンスであり、等価回路として、一方側がメイントランス４の一次コイルに接続され、他方側がフルブリッジインバータ回路３の第１アーム３１又は第２アーム３２の中間位置に接続されることになる。なお、図１においては、漏れインダクタンス５の他方側は、第１アーム３１の中間位置に接続されるように図示している。ここで、この漏れインダクタンス５は、いわゆるフェーズシフト方式により駆動する場合に必要なインダクタンスとして用いている。ただし、ここでは漏れインダクタンス５は、メイントランス４の漏れインダクタンスを用いているが、別途インダクタンスを設けても良い。

電流検出用カレントトランス（過電流検出回路）６は、鉄心に巻回された一次コイル及び二次コイルから構成されており、フルブリッジインバータ回路３及びメイントランス４の一次コイルに流れる電流を検出するためのトランスである。具体的には、電流検出用カレントトランス６の一次コイルの一方側がメイントランス４の一次コイルの他方側に接続され、一次コイルの他方側がフルブリッジインバータ回路３の第２アーム３２の中間位置に接続されている。また、電流検出用カレントトランス６の二次コイルは、後述する駆動制御部７に接続されて、一次コイルに流れる一次電流に対する一次コイルと二次コイルとの巻数比分の電流を検出している。

駆動制御部７は、フルブリッジインバータ回路３の駆動を行うドライブ回路７１と、ドライブ回路７１へ駆動信号を出力すると共に上述した電流検出用カレントトランス６の二次コイルから検出電流を入力する制御部（制御手段）７２とから構成される。なお、駆動制御部７についての詳細は後述する。

整流ダイオード（整流回路）８は、メイントランス４の出力側、すなわち、メイントランス４の二次コイルに接続されている。そして、メイントランス４から出力される出力交流電圧を全波整流している。具体的には、整流ダイオード８は、第１整流ダイオード８Ａと第２整流ダイオード８Ｂとからなる。そして、第１整流ダイオード８Ａのアノード側がメイントランス４の二次コイルの一端側に接続され、第２整流ダイオード８Ｂのアノード側がメイントランス４の二次コイルの他端側に接続されている。そして、第１整流ダイオード８Ａ及び第２整流ダイオード８Ｂのカソード側が接合されて、後述するチョークコイル９に出力している。

チョークコイル（平滑回路）９は、整流ダイオード８の出力側に直列接続されている。具体的には、チョークコイル９の一端側が、第１整流ダイオード８Ａ及び第２整流ダイオード８Ｂのカソード側に接続されている。このチョークコイル９は、整流ダイオード８を介して印加される全波整流された電圧を平滑している。

出力コンデンサ（平滑回路）１０は、チョークコイル９の他端側に並列接続されている。そして、チョークコイル９と共に出力電圧を平滑している。そして、出力コンデンサ１０の出力側には、１２Ｖ直流バッテリの正極側が接続され、充電を行っている。

（１．２）駆動制御部７の詳細構成
次に、駆動制御部７について、図２を参照して説明する。図２は、駆動制御部７を詳細に示した回路構成図である。駆動制御部７は、上述したように、ドライブ回路７１と制御部７２とから構成される。そして、ドライブ回路７１は、第１アーム３１のＭＯＳＦＥＴを駆動する第１アーム用ドライブ回路７１１と、第２アーム３２のＭＯＳＦＥＴを駆動する第２アーム用ドライブ回路７１２とから構成される。ここで、第１アーム用ドライブ回路７１１と第２アーム用ドライブ回路７１２とは同一の構成からなり、図２においては、便宜上第２アーム用ドライブ回路７１２のみを図示する。

図２に示すように、第２アーム用ドライブ回路７１２は、第２駆動パルス発生回路７１２Ａと、第２駆動用パルストランス７１２Ｂとから構成される。第２駆動パルス発生回路７１２Ａは、制御部７２のＰＷＭ信号出力部から出力されたＰＷＭ信号（駆動信号）に基づき、交流の駆動パルスを発生させる。具体的には、第２駆動パルス発生回路７１２Ａは、４つのトランジスタＱ１〜Ｑ４によりフルブリッジ回路を構成している。すなわち、トランジスタＱ１とトランジスタＱ２とがトーテムポール接続されており、一端側が制御用内部電源（図示せず）の正極側に接続され、他端側がアース接続されている。また、トランジスタＱ３とトランジスタＱ４とがトーテムポール接続されており、一端側が制御用内部電源の正極側に接続され、他端側がアース接続されている。さらに、トランジスタＱ２のベース側にはＮＯＴ回路の出力側が接続されており、このＮＯＴ回路の入力側とトランジスタＱ１のベース側が制御部７２のＰＷＭ信号出力部の第１ＰＷＭ信号出力部に接続されている。また、トランジスタＱ４のベース側にはＮＯＴ回路の出力側が接続されており、このＮＯＴ回路の入力側とトランジスタＱ３のベース側が制御部７２のＰＷＭ信号出力部の第２ＰＷＭ信号出力部に接続されている。そして、トランジスタＱ１〜Ｑ４のオンオフ駆動により、交流の第２駆動パルス電圧を出力している。

第２駆動用パルストランス７１２Ｂは、一次コイルと、第１の二次コイルと、第２の二次コイルとから構成され、それぞれ鉄心に巻回されている。なお、第１の二次コイルと第２の二次コイルとは、それぞれ逆方向に鉄心に巻回されている。一次コイルは、一端側がトランジスタＱ１とトランジスタＱ２の中間位置ｃ点に接続され、他端側がトランジスタＱ３とトランジスタＱ４の中間位置ｄ点に接続されている。すなわち、一次コイルには、第２駆動パルス発生回路７１２Ａにより出力された交流の駆動パルス電圧が印加される。そして、第１の二次コイルは、巻回始端側が第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴのゲート側に接続され、巻回終端側が第２アーム上側スイッチングモジュール３Ｃのソース側に接続されている。そして、第１の二次コイルは、一次コイルに第２駆動パルス電圧が印加されることにより、第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴの駆動電圧である第２上側駆動電圧を誘起する。一方、第２の二次コイルは、巻回始端側が第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴのソース側に接続され、巻回終端側が第２アーム下側スイッチングモジュール３Ｄのゲート側に接続されている。そして、第２の二次コイルは、一次コイルに第２駆動パルス電圧が印加されることにより、第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴの駆動電圧である第２下側駆動電圧を誘起する。なお、第１の二次コイルと第２の二次コイルとはそれぞれの巻回始端側と巻回終端側とをＭＯＳＦＥＴのゲート側及びソース側の逆側に接続しているので、第１の二次コイルに誘起される第２上側駆動電圧と第２の二次コイルに誘起される第２下側駆動電圧とは正負対称の関係となる。

なお、図示しないが、第１アーム用ドライブ回路７１１は、上述した第２駆動パルス発生回路７１２Ａと同一構成からなる第１駆動パルス発生回路と、第２駆動用パルストランス７１２Ｂと同一構成からなる第１駆動用パルストランスとから構成される。第１アーム用ドライブ回路７１１は、第２アーム用ドライブ回路７１２と同一構成であるので、詳細な説明は省略する。

ただし、第１アーム用ドライブ回路７１１は、第２アーム用ドライブ回路７１２に対して、第１アーム用ドライブ回路７１１の第１駆動用パルストランスの第１の二次コイル及び第２の二次コイルの接続先が異なるのみである。この点についてのみ説明する。第１駆動用パルストランスの第１の二次コイルは、巻回始端側が第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴのゲート側に接続され、巻回終端側が第１アーム上側スイッチングモジュール３Ａのソース側に接続されている。そして、この第１の二次コイルは、第１駆動パルス発生回路が出力する第１駆動パルス電圧が一次コイルに印加されることにより、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴの駆動電圧である第１上側駆動電圧を誘起する。一方、第２の二次コイルは、巻回始端側が第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴのソース側に接続され、巻回終端側が第１アーム下側スイッチングモジュール３Ｂのゲート側に接続されている。そして、第２の二次コイルは、一次コイルに第１駆動パルス電圧が印加されることにより、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴの駆動電圧である第１下側駆動電圧を誘起する。なお、第１の二次コイルと第２の二次コイルとはそれぞれの巻回始端側と巻回終端側とをＭＯＳＦＥＴのゲート側及びソース側の逆側に接続しているので、第１の二次コイルに誘起される第１上側駆動電圧と第２の二次コイルに誘起される第１下側駆動電圧とは正負対称の関係となる。

制御部７２は、ＰＷＭ信号出力部７２１と、整流回路７２２と、フィルタ回路７２３と、過電流保護回路７２４とから構成される。ＰＷＭ信号出力部７２１は、第１駆動パルス発生回路及び第２駆動パルス発生回路７１２ＡにそれぞれＰＷＭ信号を出力している。具体的には、ＰＷＭ信号出力部７２１の第１ＰＷＭ信号出力部が、第２駆動パルス発生回路７１２ＡのトランジスタＱ１及びトランジスタＱ２のベース側に第１ＰＷＭ信号を出力している。また、ＰＷＭ信号出力部７２１の第２ＰＷＭ信号出力部が、第２駆動パルス発生回路７１２ＡのトランジスタＱ３及びトランジスタＱ４のベース側に第２ＰＷＭ信号を出力している。さらに、ＰＷＭ信号出力部７２１は、第１駆動パルス発生回路へＰＷＭ信号を出力している。さらに、ＰＷＭ信号出力部７２１は、後述する過電流保護回路７２４から過電流保護信号を入力している。この場合は、ＰＷＭ信号出力部７２１は、過電流保護用ＰＷＭ信号を第２駆動パルス発生回路７１２Ａに出力する。なお、第１駆動パルス発生回路へ出力するＰＷＭ信号は、第２駆動パルス発生回路７１２Ａへ出力するＰＷＭ信号とタイミングは異なるが実質的に同一であるので、説明を省略する。そして、本実施形態においては、ＰＷＭ信号出力部７２１が過電流保護回路７２４から過電流保護信号を入力した場合に、第１駆動パルス発生回路へは過電流保護用ＰＷＭ信号を出力しない。

整流回路７２２は、電流検出用カレントトランス６の二次コイルに接続されており、電流検出用カレントトランス６が出力する交流電流を整流している。フィルタ回路７２３は、整流回路７２２の出力側に接続されている。過電流保護回路７２４は、フィルタ回路７２３の出力側に接続されており、フルブリッジインバータ回路３及びメイントランス４の一次コイルに過電流が流れた場合に、その過電流を検出すると共にＰＷＭ信号出力部７２１に過電流保護信号を出力している。

（２）ＤＣ−ＤＣコンバータのフェーズシフト方式の動作の説明
次に、上記構成からなるＤＣ−ＤＣコンバータのフェーズシフト方式の動作について図３を参照して説明する。図３は、フェーズシフト方式の動作を説明するタイムチャートである。図３は、上段から、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴのゲート電圧、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴのゲート電圧、第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴのゲート電圧、第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴのゲート電圧、メイントランス４の一次コイルの両端電圧を示す。

ここで、フェーズシフト方式の動作を分かりやすく説明するために、各スイッチングモジュール３Ａ〜３ＤのＭＯＳＦＥＴはデッドタイムを考慮しデューティー比を約４０％として説明する。そして、以下には、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴ及び第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴがオン動作している状態から、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴ及び第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴがオン動作する状態に移るまでの動作について説明する。

まず、時刻Ｓ１において、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴのゲートに電圧を印加する。すなわち、時刻Ｓ１において、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴがオン動作する。なお、時刻Ｓ１の時点において、既に第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴがオン動作している。従って、時刻Ｓ１においては、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴ及び第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴがオン動作している。一方、時刻Ｓ１においては、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴ及び第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴはオフ動作している。従って、メイントランス４の一次コイルに印加される一次電圧は、正の電圧となる。

続いて、時刻Ｓ２になると、第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴのゲート電圧を０Ｖとして、第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴをオフ動作させる。従って、時刻Ｓ２になると、メイントランス４の一次コイルに印加される一次電圧は０Ｖとなる。そして、このとき、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴ→メイントランス４の一次コイル→第２アーム上側スイッチングモジュール３Ｃのコンデンサの方向に電流が流れて、第２アーム上側スイッチングモジュール３Ｃのコンデンサの放電が行われる。同時に、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴ→メイントランス４の一次コイル→第２アーム下側スイッチングモジュール３Ｄのコンデンサの方向に電流が流れて、第２アーム下側スイッチングモジュール３Ｄのコンデンサの充電が行われる。この動作は、第２アーム下側スイッチングモジュール３Ｄのコンデンサの充電電圧が直流電源１の直流電圧に達するまで行われる。

続いて、上記の充放電動作が終了すると、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴ→漏れインダクタンス→メイントランス４の一次コイル→第２アーム上側スイッチングモジュール３Ｃのダイオードの方向に、いわゆる環流電流が流れる。そして、この状態のときに時刻Ｓ３となり、第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴのゲートに電圧を印加して、第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴをオン動作させる。つまり、このときの第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴのスイッチングは、スイッチング損失がないゼロボルトスイッチングとなる。

続いて、時刻Ｓ４になると、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴのゲート電圧を０Ｖとして、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴをオフ動作させる。そうすると、第１アーム上側スイッチングモジュール３Ａのコンデンサ→メイントランス４の一次コイル→第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴ及びダイオードの方向に電流が流れて、第１アーム上側スイッチングモジュール３Ａのコンデンサの充電が行われる。同時に、第１アーム下側スイッチングモジュール３Ｂのコンデンサ→メイントランス４の一次コイル→第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴ及びダイオードの方向に電流が流れて、第１アーム下側スイッチングモジュール３Ｂのコンデンサの充電が行われる。この動作は、第１アーム上側スイッチングモジュール３Ａのコンデンサの充電電圧が直流電源１の直流電圧に達するまで行われる。

続いて、上記の充放電動作が終了すると、第１アーム下側スイッチングモジュール３Ｂのダイオード→漏れインダクタンス→メイントランス４の一次コイル→第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴ及びダイオードの方向に電流が流れる。そして、この状態のときに時刻Ｓ５となり、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴのゲートに電圧を印加して、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴをオン動作させる。つまり、このときの第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴのスイッチングは、スイッチング損失がないゼロボルトスイッチングとなる。従って、時刻Ｓ５においては、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴ及び第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴがオン動作している。つまり、メイントランス４の一次コイルに印加される一次電圧は、負の電圧となる。

続いて、時刻Ｓ６〜Ｓ９において、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴ及び第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴがオン動作している状態から、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴ及び第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴがオン動作する状態に移動する。この動作においては、上述した動作と上側スイッチングモジュールと下側スイッチングモジュールとを逆にした状態となる。

（３）過電流検出時のＤＣ−ＤＣコンバータの説明
次に、過電流検出時のＤＣ−ＤＣコンバータの説明について図４のタイムチャートを参照して行う。図４は、上段から順に、ＰＷＭ信号出力部７２１が出力する第１ＰＷＭ信号及び第２ＰＷＭ信号、第２駆動パルス発生回路７１２ＡのトランジスタＱ１〜Ｑ４のオンオフ動作、第２駆動パルス発生回路７１２Ａのｃ点及びｄ点の電圧、ｃ−ｄ間電圧（第２駆動パルス電圧）、第２駆動用パルストランス７１２Ｂの一次コイルに流れる電流、フルブリッジインバータ回路３を構成するスイッチングモジュール３Ｃ，３Ｄ，３Ａ，３ＢのＭＯＳＦＥＴのゲート電圧を示す。そして、図４は、時刻Ｔ５の時のみにおいて過電流を検出したものとし、時刻Ｔ５以降は過電流を検出しないとしている。つまり、時刻Ｔ１〜Ｔ５までは正常時における動作であって、時刻Ｔ５以降が過電流検出時における動作である。以下に、ＤＣ−ＤＣコンバータの動作として、正常時における動作と過電流検出時における動作とに分けて説明する。

（３．１）正常時における動作
ＤＣ−ＤＣコンバータの正常時における動作は、図４のタイムチャートのうち時刻Ｔ１〜Ｔ５に示す。正常時においては、制御部７２のＰＷＭ信号出力部７２１が出力する第１ＰＷＭ信号及び第２ＰＷＭ信号は、簡単化のためデューティー比が５０％のＰＷＭ信号である矩形波信号としている。ここで、ＰＷＭ信号がオン動作している時間を１パルスとしている。つまり、本実施形態においては、デューティー比が５０％のＰＷＭ信号であるので、半周期が１パルスとなる。さらに、第１ＰＷＭ信号と第２ＰＷＭ信号は、正常時であれば交互の信号である。具体的には、時刻Ｔ１〜Ｔ２及び時刻Ｔ３〜Ｔ４までの間は、第１ＰＷＭ信号がオン動作し、第２ＰＷＭ信号がオフ動作する信号である。時刻Ｔ２〜Ｔ３及び時刻Ｔ４〜Ｔ５までの間は、第１ＰＷＭ信号がオフ動作し、第２ＰＷＭ信号がオン動作する信号である。

このようなＰＷＭ信号が出力された第２駆動パルス発生回路７１２Ａは、次のように動作する。すなわち、トランジスタＱ１及びトランジスタＱ４は、時刻Ｔ１〜Ｔ２及び時刻Ｔ３〜Ｔ４の間オン動作する。一方、トランジスタＱ２及びトランジスタＱ３は、時刻Ｔ２〜Ｔ３及び時刻Ｔ４〜Ｔ５の間オン動作する。

そうすると、第２駆動パルス発生回路７１２Ａにおけるｃ点電圧は、時刻Ｔ１〜Ｔ２及び時刻Ｔ３〜Ｔ４までの間が高い電圧となり、他の時間においてはほぼ０Ｖとなる。また、第２駆動パルス発生回路７１２Ａにおけるｄ点電圧は、時刻Ｔ２〜Ｔ３及び時刻Ｔ４〜Ｔ５までの間が高い電圧となり、その他の時間においてはほぼ０Ｖとなる。つまり、ｃ−ｄ間電圧は、時刻Ｔ１〜Ｔ２及び時刻Ｔ３〜Ｔ４までの間が正の電圧となり、時刻Ｔ２〜Ｔ３及び時刻Ｔ４〜Ｔ５までの間が負の電圧となる。なお、このｃ−ｄ間電圧が、上記において説明した第２駆動用パルストランス７１２Ｂの一次コイルに印加される第２駆動パルス電圧となる。

この第２駆動パルス電圧が第２駆動用パルストランス７１２Ｂの一次コイルに印加されるときの一次コイルに流れる電流は、時刻Ｔ１〜Ｔ２及び時刻Ｔ３〜Ｔ４においては徐々に正方向に増加する。すなわち、第２駆動パルス発生回路７１２Ａのｃ点位置からｄ点位置方向に電流が増加しながら流れる。一方、一次コイルに流れる電流は、時刻Ｔ２〜Ｔ３及び時刻Ｔ４〜Ｔ５においては徐々に負方向に増加する。すなわち、第２駆動パルス発生回路７１２Ａのｄ点位置からｃ点位置方向に電流が増加しながら流れる。

このように、第２駆動用パルストランス７１２Ｂの一次コイルに電流が流れると、第２駆動用パルストランス７１２Ｂの第１の二次コイル及び第２の二次コイルには、時刻Ｔ１〜Ｔ２及び時刻Ｔ３〜Ｔ４までの間に巻回始端側（図１の黒丸印側）が巻回終端側よりも高い電圧が発生する。また、第１の二次コイル及び第２の二次コイルには、時刻Ｔ２〜Ｔ３及び時刻Ｔ４〜Ｔ５までの間に巻回始端側（図１の黒丸印側）が巻回終端側よりも低い電圧が発生する。

従って、第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴは、ゲート側電圧がソース側電圧よりも高い電圧となる時刻Ｔ１〜Ｔ２及び時刻Ｔ３〜Ｔ４までの間、オン動作する。また、第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴは、ゲート側電圧がソース側電圧よりも高い電圧となる時刻Ｔ２〜Ｔ３及び時刻Ｔ４〜Ｔ５までの間、オン動作する。

なお、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴは、第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴから時間ｔだけ遅れて（フェーズシフトされて）同様にオン動作する。また、第１アーム下側スイッチング素子３ＢのＭＯＳＦＥＴは、第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴから時間ｔだけ遅れて（フェーズシフトされて）同様にオン動作する。

つまり、時刻（Ｔ１＋ｔ）〜Ｔ２間において、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴと第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴとが共にオン動作し、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴと第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴとが共にオフ動作する。このとき、メイントランス４の一次コイルには、図１において、下から上に向かって電流が徐々に増加しながら流れる。次に、時刻（Ｔ２＋ｔ）〜Ｔ３間では、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴと第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴとが共にオン動作し、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴと第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴとが共にオフ動作する。このとき、メイントランス４の一次コイルには、図１において、上から下に向かって電流が徐々に増加しながら流れる。時刻（Ｔ３＋ｔ）〜Ｔ４においては時刻（Ｔ１＋ｔ）〜Ｔ２と同様に動作し、時刻（Ｔ４＋ｔ）〜Ｔ５においては時刻（Ｔ２＋ｔ）〜Ｔ３と同様に動作する。

このように、メイントランス４の一次コイルには、１パルス毎に電流の向きが変わる交流電流が流れる。このとき、メイントランス４の二次コイルには、降圧された交流電圧が発生し、整流ダイオード８及びチョークコイル９を介して出力コンデンサに充電される。

（３．２）過電流検出時における動作
次に、過電流検出時における動作について説明する。過電流検出時における動作は、図４のタイムチャートのうち時刻Ｔ５〜Ｔ８に示す。ここで、時刻Ｔ５が過電流を検出した時である。

電流検出用カレントトランス６が過電流を検出した時には、上述したように、制御部７２の過電流保護回路７２４が過電流保護信号をＰＷＭ信号出力部７２１に出力する。過電流保護信号を入力したＰＷＭ信号出力部７２１は、図４に示すように、第２ＰＷＭ信号のみを変更する動作信号を出力する。すなわち、時刻Ｔ４〜Ｔ５においては、第２ＰＷＭ信号はオン動作する信号を出力していたので、この第２ＰＷＭ信号がオフ動作する信号を出力することになる。なお、このとき、図示しないが、第１アーム用ドライブ回路の第１駆動用パルス発生回路には、第２駆動用パルス発生回路７１２Ａへの出力されるＰＷＭ信号とは異なり、正常時と同様のＰＷＭ信号を出力する。

そして、１パルス経過すると、すなわち、時刻Ｔ６に達すると、正常時と同様の動作を繰り返す。具体的には、時刻Ｔ６〜Ｔ７までの間は、第１ＰＷＭ信号がオン動作する信号である。時刻Ｔ７〜Ｔ８までの間は、第２ＰＷＭ信号がオン動作する信号である。つまり、第１ＰＷＭ信号及び第２ＰＷＭ信号が実質的に正常時と異なるのは、過電流を検出した時刻Ｔ５からその１パルス分を経過する時刻Ｔ６までの間のみとなる。

このようなＰＷＭ信号が出力された第２駆動パルス発生回路７１２Ａは、次のように動作する。すなわち、第１ＰＷＭ信号がＮＯＴ回路を介してベースに入力されるトランジスタＱ２、及び、第２ＰＷＭ信号がＮＯＴ回路を介してベースに入力されるトランジスタＱ４が、時刻Ｔ５〜Ｔ６の間、オン動作する。続いて、時刻Ｔ６〜Ｔ７の間は、第１ＰＷＭ信号が直接的にベースに入力されるトランジスタＱ１、及び、第２ＰＷＭ信号がＮＯＴ回路を介してベースに入力されるトランジスタＱ４が、オン動作する。続いて、時刻Ｔ７〜Ｔ８の間は、第１ＰＷＭ信号がＮＯＴ回路を介してベースに入力されるトランジスタＱ２、及び、第２ＰＷＭ信号が直接的にベースに入力されるトランジスタＱ３が、オン動作する。

そうすると、第２駆動パルス発生回路７１２Ａにおけるｃ点電圧及びｄ点電圧は、時刻Ｔ５〜Ｔ６においては何れも０Ｖとなる。つまり、ｃ−ｄ間電圧である第２駆動パルス電圧は、時刻Ｔ５〜Ｔ６においては、０Ｖとなる。そして、時刻Ｔ６〜Ｔ７においては、ｃ点電圧が高い電圧となり、ｄ点電圧がほぼ０Ｖとなる。続いて、時刻Ｔ７〜Ｔ８においては、ｃ点電圧がほぼ０Ｖとなり、ｄ点電圧が高い電圧をなる。つまり、ｃ−ｄ間電圧である第２駆動パルス電圧は、時刻Ｔ６〜Ｔ７までの間が、正の電圧となり、時刻Ｔ７〜Ｔ８までの間が負の電圧となる。

この第２駆動パルス電圧が第２駆動用パルストランス７１２Ｂの一次コイルに印加されるときの一次コイルに流れる電流は、時刻Ｔ５〜Ｔ６においては、０Ａとなる。つまり、時刻Ｔ４〜Ｔ５までに流れていた負方向の電流は遮断する。そして、時刻Ｔ６〜Ｔ７においては、一次コイルに流れる電流は徐々に正方向に増加する。すなわち、第２駆動パルス発生回路７１２Ａのｃ点位置からｄ点位置方向に電流が増加しながら流れる。一方、一次コイルに流れる電流は、時刻Ｔ７〜Ｔ８においては徐々に負方向に増加する。すなわち、第２駆動パルス発生回路７１２Ａのｄ点位置からｃ点位置方向に電流が増加しながら流れる。このように、過電流を検出した際、過電流を検出したパルス（時刻Ｔ５〜Ｔ６）、さらにはその後のパルス（時刻Ｔ６〜Ｔ８）において、第２駆動用パルストランス７１２Ｂが磁気飽和を起こすことがない。この理由については、後述する比較例と比較しながら詳細に説明する。

そして、時刻Ｔ５〜Ｔ６において、第２駆動用パルストランス７１２Ｂの一次コイルには電流が流れないので、第１の二次コイル及び第２の二次コイルに電圧が発生しない。そうすると、第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴ及び第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴは、何れもゲートに電圧が印加されないので、オン動作しない。つまり、時刻Ｔ５〜Ｔ６においては、第２アーム３２のＭＯＳＦＥＴが何れもオフ動作している。ただし、この時刻Ｔ５〜Ｔ６において、上述したように、第１アーム用ドライブ回路７１１の第１駆動用パルス発生回路は正常時と同様の動作を行うので、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴがオン動作し、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴがオフ動作する。しかし、第２アーム３２のＭＯＳＦＥＴが何れもオフ動作しているので、メイントランス４には電流が流れない。つまり、過電流を検出した時刻Ｔ５〜Ｔ６までの間は、フルブリッジインバータ回路３及びメイントランス４に過電流が流れることを防止している。

そして、時刻Ｔ６〜Ｔ７においては、第２駆動用パルストランス７１２Ｂの一次コイルに正方向の電流が流れるので、第１の二次コイル及び第２の二次コイルには巻回始端側（図１の黒丸印側））が巻回終端側よりも高い電圧が発生する。また、時刻Ｔ７〜Ｔ８においては、第２駆動用パルストランス７１２Ｂの一次コイルに負方向の電流が流れるので、第１の二次コイル及び第２の二次コイルには巻回始端側（図１の黒丸印側）が巻回終端側よりも低い電圧が発生する。

従って、時刻Ｔ６〜Ｔ７においては、第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴは、ゲート側電圧がソース側電圧よりも高い電圧となるので、オン動作する。また、時刻Ｔ７〜Ｔ８においては、第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴは、ゲート側電圧がソース側電圧よりも高い電圧となるので、オン動作する。なお、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴは、正常時と同様の動作をするので、時刻Ｔ６〜Ｔ７においてはオフ動作し、時刻Ｔ７〜Ｔ８においてはオン動作する。また、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴも正常時と同様の動作をするので、時刻Ｔ６〜Ｔ７においてはオン動作し、時刻Ｔ７〜Ｔ８においてはオフ動作する。ここで、過電流検出時Ｔ５以降の時刻Ｔ６〜Ｔ７において、上述したように第２駆動用パルストランス７１２Ｂは磁気飽和を起こすことがないので、それぞれのＭＯＳＦＥＴのゲート電圧を十分に確保することができる。つまり、上述したように、第２アーム上側スイッチングモジュール３Ｃ及び第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴのゲートに電圧が印加されている場合に、確実にオン動作させることができる。

そして、時刻Ｔ６〜Ｔ７間では、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴと第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴとがオン動作し、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴと第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴとがオフ動作する。そうすると、メイントランス４の一次コイルには、図１において、下から上に向かって電流が徐々に増加しながら流れる。時刻Ｔ７〜Ｔ８間では、第１アーム上側スイッチングモジュール３ＡのＭＯＳＦＥＴと第２アーム下側スイッチングモジュール３ＤのＭＯＳＦＥＴとがオン動作し、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴと第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴとがオフ動作する。そうすると、メイントランス４の一次コイルには、図１において、上から下に向かって電流が徐々に増加しながら流れる。

このように、メイントランス４の一次コイルには、過電流を検出した時刻Ｔ５から１パルス経過時である時刻Ｔ６までの間のみに、電流が流れない。そして、時刻Ｔ６以降は時刻Ｔ１〜Ｔ４までと同様に、一次コイルに１パルス毎に電流の向きが変わる交流電流が流れる。なお、メイントランス４の二次コイルには、降圧された交流電圧が発生し、整流ダイオード８及びチョークコイル９を介して出力コンデンサに充電される。

ここで、上記実施形態においては、時刻Ｔ５のみにおいて過電流を検出し、その後は過電流を検出しない場合について説明したが、例えば、時刻Ｔ６〜Ｔ７の間において再び過電流を検出した場合には、時刻Ｔ５のときと同様に動作する。つまり、１パルス毎に過電流検出を行っており、その１パルス内で過電流を検出した場合には第２アーム３２のＭＯＳＦＥＴの何れもをオフ動作させるが、その１パルス内に過電流を検出しない場合には正常時と同様に動作する。このことは、少しでも長い時間動作させる延命動作を行っていることになる。

（３．３）過電流検出時における動作の比較例
次に、上述した本実施形態の過電流検出時における動作の効果を説明するために比較例を挙げて説明する。この比較例は、図５のタイムチャートを参照して説明する。なお、図５は、図４のタイムチャートと比較できるように、図４のタイムチャートと同一事項について示している。

図５に示すように、電流検出用カレントトランス６が過電流を検出した時に、ＰＷＭ信号出力部７２１が、第１ＰＷＭ信号及び第２ＰＷＭ信号がオンオフ動作を変更する動作信号を出力する。すなわち、時刻Ｔ４〜Ｔ５においては、第１ＰＷＭ信号はオフ動作し、第２ＰＷＭ信号はオン動作する信号を出力していたので、この第１ＰＷＭ信号がオン動作し、第２ＰＷＭ信号がオフ動作する信号を出力することになる。そして、１パルス経過して時刻Ｔ６に達すると、正常時と同様の動作を繰り返す。具体的には、時刻Ｔ６〜Ｔ７までの間は、第１ＰＷＭ信号がオン動作し、第２ＰＷＭ信号がオフ動作する信号である。従って、第１ＰＷＭ信号は、時刻Ｔ５〜Ｔ７までの間継続してオン動作していることになる。

このようなＰＷＭ信号が出力された第２駆動パルス発生回路７１２Ａは、次のように動作する。すなわち、時刻Ｔ５〜Ｔ７においては、第１ＰＷＭ信号が直接的にベースに入力されるトランジスタＱ１、及び、第２ＰＷＭ信号がＮＯＴ回路を介してベースに入力されるトランジスタＱ４が、オン動作する。そうすると、時刻Ｔ５〜Ｔ７においては、第２駆動パルス発生回路７１２Ａにおけるｃ点電圧は高い電圧となり、ｄ点電圧はほぼ０Ｖとなる。時刻Ｔ７〜Ｔ８においては、ｃ点電圧がほぼ０Ｖとなり、ｄ点電圧が高い電圧となる。つまり、ｃ−ｄ間電圧である第２駆動パルス電圧は、時刻Ｔ５〜Ｔ７までの間が正の電圧となる。

この第２駆動パルス電圧が第２駆動用パルストランス７１２Ｂの一次コイルに印加されるときの一次コイルに流れる電流は、時刻Ｔ５〜Ｔ７においては、徐々に正方向に増加する。つまり、過電流が検出されたパルスと次のパルスの間、継続して一次コイルに正の駆動パルス電圧が印加されることになる。

そうすると、第２駆動用パルストランス７１２Ｂは、磁気飽和を起こし、磁気飽和を起こした後には第１の二次コイル及び第２の二次コイルに誘起される電圧が低減してしまう。つまり、時刻Ｔ５〜Ｔ７において、第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴのゲート電圧が時間が経過するにつれて低減する。そうすると、第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴに印加されるゲート電圧が、オン動作をするためのゲート電圧以下まで低減すると、時刻Ｔ５〜Ｔ７の間に第２アーム上側スイッチングモジュール３ＣのＭＯＳＦＥＴがオフ動作してしまう。

そうすると、時刻Ｔ６〜Ｔ７において、第１アーム下側スイッチングモジュール３ＢのＭＯＳＦＥＴのみがオン動作し、他のＭＯＳＦＥＴはオフ動作しているので、メイントランス４の一次コイルに電圧は印加されない。その結果、メイントランス４による適切な変圧が行われないことになる。

これに対して、上述した本実施形態における動作であれば、第２駆動用パルストランス７１２Ｂが磁気飽和を起こすほど、第２駆動用パルストランス７１２Ｂの一次コイルに長時間駆動パルス電圧が印加されないので、時刻Ｔ６〜Ｔ７において確実にメイントランス４による適切な変圧を行うことができる。

なお、上記比較例においては、第２駆動用パルストランス７１２Ｂが磁気飽和を起こす場合について説明したが、磁気飽和を起こさないようにするためには、パルストランスを大型にすることで上記問題は解消する。これに対して、本実施形態のＤＣ−ＤＣコンバータによれば、小型なパルストランスを用いた場合であっても、磁気飽和を起こすことがない。つまり、小型化を図ることができる。

ＤＣ−ＤＣコンバータのメイン回路構成を示す図である。 駆動制御部７を詳細に示した回路構成図である。 フェーズシフト方式の動作を説明するタイムチャートである。 過電流検出時のＤＣ−ＤＣコンバータの動作を説明するタイムチャートである。 比較例の過電流検出時のＤＣ−ＤＣコンバータの動作を説明するタイムチャートである。

符号の説明

１：直流電源、 ２：入力平滑コンデンサ、 ３：フルブリッジインバータ回路、 ４：メイントランス、 ５：漏れインダクタンス、 ６：電流検出用カレントトランス、 ７：駆動制御部、 ８：整流ダイオード、 ９：チョークコイル、 １０：出力コンデンサ、 ３１：第１アーム、 ３２：第２アーム、 ３Ａ：第１アーム上側スイッチングモジュール、 ３Ｂ：第１アーム下側スイッチングモジュール、 ３Ｃ：第２アーム上側スイッチングモジュール、 ３Ｄ：第２アーム下側スイッチングモジュール、 ７１：ドライブ回路、 ７１１：第１アーム用ドライブ回路、 ７１２：第２アーム用ドライブ回路、 ７２：制御部、 ８Ａ：第１整流ダイオード、 ８Ｂ：第２整流ダイオード、 ７１２Ａ：第２駆動パルス発生回路、 ７１２Ｂ：第２駆動用パルストランス、 ７２１：ＰＷＭ信号出力部、 ７２２：整流回路、 ７２３：フィルタ回路、 ７２４：過電流保護回路

Claims (3)

1. フルブリッジ接続された４つのスイッチングトランジスタとそれぞれの該スイッチングトランジスタに並列接続されたダイオード及びコンデンサとを有し、入力側が直流電源に接続されたフルブリッジインバータ回路と、
   一次コイルと二次コイルとを有し前記フルブリッジインバータ回路の出力側に接続されたメイントランスと、
   前記メイントランスの前記一次コイルに直列接続されたインダクタンスと、
   前記メイントランスの出力側に接続され前記メイントランスの出力交流電圧を整流する整流回路と、
   前記整流回路に接続された平滑回路と、
   複数のスイッチング素子を有し該複数のスイッチング素子のオンオフ駆動により交流のパルス電圧である第１駆動パルス電圧を発生させる第１駆動パルス発生回路と、
   前記第１駆動パルス電圧が印加される一次コイルと前記フルブリッジインバータ回路の第１アーム上側の前記スイッチングトランジスタの駆動電圧である第１上側駆動電圧を印加する第１の二次コイルと前記第１上側駆動電圧に対して正負対称の駆動電圧からなり前記フルブリッジインバータ回路の第１アーム下側の前記スイッチングトランジスタの駆動電圧である第１下側駆動電圧を印加する第２の二次コイルとを有する第１駆動用パルストランスと、
   複数のスイッチング素子を有し該複数のスイッチング素子のオンオフ駆動により交流のパルス電圧である第２駆動パルス電圧を発生させる第２駆動パルス発生回路と、
   前記第２駆動パルス電圧が印加される一次コイルと前記フルブリッジインバータ回路の第２アーム上側の前記スイッチングトランジスタの駆動電圧である第２上側駆動電圧を印加する第１の二次コイルと前記第２上側駆動電圧に対して正負対称の駆動電圧からなり前記フルブリッジインバータ回路の第２アーム下側の前記スイッチングトランジスタの駆動電圧である第２下側駆動電圧を印加する第２の二次コイルとを有する第２駆動用パルストランスと、
   前記第１駆動パルス発生回路及び前記第２駆動パルス発生回路の前記スイッチング素子の駆動信号を出力して前記第１アーム上側及び前記第１アーム下側の前記スイッチングトランジスタのオンオフ駆動と前記第２アーム上側及び前記第２アーム下側の前記スイッチングトランジスタのオンオフ駆動との位相差を制御する制御手段と、
   を備えたＤＣ−ＤＣコンバータにおいて、
   さらに、前記フルブリッジインバータ回路に流れる過電流を検出する過電流検出回路を備え、
   前記制御手段は、前記過電流検出回路が過電流を検出したときに、前記第１アーム上側及び前記第１アーム下側の前記スイッチングトランジスタを正常時と同様にオンオフ駆動させる信号を前記第１駆動パルス発生回路へ出力し、かつ、前記第２駆動用パルストランスの前記一次コイルへ印加する前記第２駆動パルス電圧を０とすることにより前記第２上側駆動電圧及び前記第２下側駆動電圧を０として、前記第２アーム上側及び前記第２アーム下側の前記スイッチングトランジスタを同時にオフ駆動させる信号を前記第２駆動パルス発生回路へ出力することを特徴とするＤＣ−ＤＣコンバータ。
2. 前記制御手段は、前記過電流検出回路が過電流を検出したときから所定時間経過するまで前記第２アーム上側及び前記第２アーム下側の前記スイッチングトランジスタを同時にオフ駆動させる前記信号を前記第２駆動パルス発生回路へ出力することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
3. 前記所定時間は、前記過電流検出回路が過電流を検出した際における前記駆動パルス電圧の１パルスが終了するときまでの時間であることを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。

Images