JP4106069B2 - Ｐｌｌ周波数シンセサイザ - Google Patents

Description

本発明は、無線通信分野における半導体集積回路に用いられ、電波の送信／受信に必要なローカル信号を発生させるためのＰＬＬ周波数シンセサイザに関し、特に、そのＰＬＬ周波数シンセサイザの特性改善に関する。

従来のＰＬＬ周波数シンセサイザの構成を図１１に示す。

図１１に示した従来のＰＬＬ周波数シンセサイザは、電圧制御型発振器ＶＣＯと、プログラマブル分周器ＤＩＶと、位相比較器ＰＦＤと、チャージポンプ回路ＣＰと、ループフィルタＬＦとを備える。

前記電圧制御型発振器ＶＣＯは、発振周波数制御信号ＶＴ（後述）の電位に応じて発振周波数を変化させる。前記分周器ＤＩＶは、電圧制御型発振器ＶＣＯからの発振周波数を、外部から入力されるチャネル選択信号に応じた分周比になるように分周する。前記位相比較器ＰＦＤは、前記分周器ＤＩＶからの出力信号ｆＤＩＶと、外部から入力されたリファレンス信号ｆＲＥＦとの間の位相差を検出し、その位相差信号を出力する。前記チャージポンプ回路ＣＰは、前記位相比較器ＰＦＤからの位相差信号に応じて、出力点に対して電流を流入又は流出させる。前記ループフィルタＬＦは、前記チャージポンプ回路ＣＰからの出力電流の高周波成分を濾波すると共に、その出力電流を直流電圧値に変換する。前記ループフィルタＬＦの出力は、発振周波数制御信号ＶＴとして、電圧制御型発信器ＶＣＯにフィードバックされる。

このように構成された従来のＰＬＬ周波数シンセサイザの出力周波数ｆｏｕｔは、リファレンス信号の周波数ｆｒｅｆと、プログラム分周器ＤＩＶの分周比Ｎとを用いて、次式１で表される周波数で表現される。

実際の無線機では、前記リファレンス信号の周波数ｆｒｅｆ若しくは分周比Ｎ、又はこの両者を変化させることにより、所定の出力周波数ｆｏｕｔを得て、この出力周波数ｆｏｕｔの信号をローカル信号として、無線信号の送信／受信に用いている。

このＰＬＬ周波数シンセサイザのオープンループゲインＧＨ（ｓ）は、次式２で表される。

ここで、ＫＶＣＯは電圧制御型発振器ＶＣＯの感度、Ｎは分周数、Ｚｌｆ（ｓ）はループフィルタの伝達関数、Ｋｐは位相比較器ＰＦＤ及びチャージポンプ回路ＣＰの変換利得である。この変換利得Ｋｐは、チャージポンプ電流をＩＣＰとすると、次式３で表される。

電圧制御型発振器ＶＣＯの感度ＫＶＣＯは、入力される発振周波数制御信号ＶＴの変化に対する発振周波数の変化の割合で表わされる。無線通信機器のＰＬＬ周波数シンセサイザとして一般的に用いられるＬＣ型電圧制御型発振器ＬＣ−ＶＣＯでは、発振周波数制御信号ＶＴが可変容量に出力されて、この発振周波数制御信号ＶＴの電圧に応じて可変容量の容量値が変化することにより、電圧制御型発振器ＶＣＯの発振周波数を変化させている。

ここで、可変容量として頻繁に用いられるＭＯＳ型可変容量やｐ−ｎジャンクション型可変容量の可変容量特性は、一般的に、入力（つまり発振周波数制御信号ＶＴ）に対して非線形であり、その結果、電圧制御型発振器ＶＣＯの発振周波数特性も、入力の発振周波数制御信号ＶＴに対して非線形となる。ｊ−ｎジャンクション容量を可変容量として用いた一般的な電圧制御型発振器ＶＣＯは、図１２（ａ）に示すような発振周波数ｆＶＣＯの特性を持ち、その感度ＫＶＣＯは同図（ｂ）に示すような特性となる。ここで、チャージポンプ電流ＩＣＰは、一般的に同図（ｃ）に示すように一定電流であるため、このような電圧制御型発振器ＶＣＯを有するＰＬＬ周波数シンセサイザのオープンループゲインＧＨ（ｓ）は、同図（ｄ）に示すように非線形となり、発振周波数制御信号ＶＴの電位に応じてＰＬＬ周波数シンセサイザ全体のループゲイン特性が変化することになる。このループゲイン特性の発振周波数制御信号ＶＴの電位による変動は、ロックアップ時間の変動、位相ノイズ特性の変動等の原因となり、特性劣化の要因となる。

この問題を解決するために、従来技術として、特許文献１に記載された技術がある。この技術では、発振周波数制御信号ＶＴをＡ／Ｄ変換し、ＤＳＰ（Digital Signal Processor）を用いてＰＬＬ周波数シンセサイザの収束過程における過渡的応答を高速サンプリングによって検出することにより、電圧制御型発振器ＶＣＯの感度ＫＶＣＯを求め、その結果に従って位相比較器ＰＦＤ及びチャージポンプ回路ＣＰの変換利得Ｋｐを変化させて、ＰＬＬ周波数シンセサイザの伝達特性を一定にするようにしている。
特開平１０−１５４９３４号公報

しかしながら、前記従来の技術では、Ａ／Ｄ変換器、ＤＳＰ及びＤ／Ａ変換器が必要であって、高価格化や回路面積の増大が大きく、ＰＬＬ周波数シンセサイザ全体の回路面積の増大が避けられず、このＰＬＬ周波数シンセサイザを搭載する製品サイズの増大やコスト増につながる問題がある。また、これ等の回路から発生するノイズは、ＰＬＬ周波数シンセサイザの特性を悪化させる要因ともなる。

本発明は、前記従来の課題を解決するものであり、その目的は、面積の増加や高価格化を抑えつつ、ＰＬＬ周波数シンセサイザの特性劣化を招くことなく、ＰＬＬ周波数シンセサイザのループ特性の変動を小さく抑制することにある。

以上の目的を達成するため、本発明では、従来のようにＡ／Ｄ変換器、ＤＳＰ及びＤ／Ａ変換器を用いることなく、簡易な構成でもって位相比較器及びチャージポンプ回路の変換利得を変化させる構成を採用する。

すなわち、請求項１記載の発明のＰＬＬ周波数シンセサイザは、発振周波数制御信号の電位に応じて発振周波数を変化させる電圧制御型発振器と、前記電圧制御型発振器からの出力信号を入力し、この入力された信号を所定の分周比に分周した信号を出力する分周器と、前記分周器からの出力信号と外部からのリファレンス信号とを受け、この両信号間の位相差を検出して位相差信号を出力する位相比較器と、前記位相比較器の位相差信号に応じて一定電流を流入又は流出させるチャージポンプ回路と、前記チャージポンプ回路の出力の高周波成分を濾波すると共に、前記チャージポンプ回路から流入又は流出する電流を電圧に変換して、前記発振周波数制御信号として出力するループフィルタとを備えると共に、ＰＬＬ周波数シンセサイザのループゲインの前記発振周波数制御信号に対する非線形性を補償するように、前記チャージポンプ回路の利得を制御する線形化回路を備え、前記線形化回路は、前記ループフィルタの発振周波数制御信号を受け、この発振周波数制御信号の電位に応じて、流す電流が変化する複数個のトランジスタを有し、前記トランジスタが流す電流の総和により、前記チャージポンプ回路の利得を連続的に制御することを特徴とする。

請求項２記載の発明は、前記請求項１記載のＰＬＬ周波数シンセサイザにおいて、前記線形化回路が有する複数個のトランジスタは、各々、閾値電圧が異なることを特徴とする。

請求項３記載の発明のＰＬＬ周波数シンセサイザは、発振周波数制御信号の電位に応じて発振周波数を変化させる電圧制御型発振器と、前記電圧制御型発振器からの出力信号を入力し、この入力された信号を所定の分周比に分周した信号を出力する分周器と、前記分周器からの出力信号と外部からのリファレンス信号とを受け、この両信号間の位相差を検出して位相差信号を出力する位相比較器と、前記位相比較器の位相差信号に応じて一定電流を流入又は流出させるチャージポンプ回路と、前記チャージポンプ回路の出力の高周波成分を濾波すると共に、前記チャージポンプ回路から流入又は流出する電流を電圧に変換して、前記発振周波数制御信号として出力するループフィルタとを備えると共に、ＰＬＬ周波数シンセサイザのループゲインの前記発振周波数制御信号に対する非線形性を補償するように、前記チャージポンプ回路の利得を制御する線形化回路を備え、前記線形化回路は、前記ループフィルタの発振周波数制御信号を受け、この発振周波数制御信号の電位に応じて、流す電流が変化するトランジスタと、バイアス電圧を発生するバイアス電圧発生回路とを有し、前記線形化回路が有するトランジスタは、ソースに前記バイアス電圧発生回路のバイアス電圧が与えられ、ゲートに前記ループフィルタの発振周波数制御信号が与えられ、前記トランジスタが流す電流の値に基づいて、前記チャージポンプ回路の利得を連続的に制御することを特徴とする。

請求項４記載の発明は、前記請求項３記載のＰＬＬ周波数シンセサイザにおいて、前記線形化回路が有するトランジスタは、複数個で構成され、前記複数個のトランジスタが流す電流の総和により、前記チャージポンプ回路の利得を連続的に制御することを特徴とする。

請求項５記載の発明は、前記請求項４記載のＰＬＬ周波数シンセサイザにおいて、前記バイアス電圧発生回路は、異なる複数のバイアス電圧を発生し、前記線形化回路が有する複数個のトランジスタは、各々のソースに、前記バイアス電圧発生回路からの異なるバイアス電圧が与えられることを特徴とする。

請求項６記載の発明は、前記請求項５記載のＰＬＬ周波数シンセサイザにおいて、前記バイアス電圧発生回路は、外部から入力されるバイアス電圧設定信号に基づいて、発生する複数のバイアス電圧を変更することを特徴とする。

以上により、請求項１〜６記載の発明では、線形化回路が、例えば、ループフィルタからの発振周波数制御信号の電位に応じて位相比較器及びチャージポンプ回路の変換利得を連続的に制御するので、従来のようにＡ／Ｄ変換器、ＤＳＰ及びＤ／Ａ変換器を用いる必要がなく、線形化回路を用いた比較的簡単な構成でもって、ＰＬＬ周波数シンセサイザのループゲイン特性が発振周波数制御信号の電位に依らず一定に調整される。

更に、請求項１〜６記載の発明では、線形化回路が、トランジスタの入力電圧に対する電流駆動能力の変化を利用して、位相比較器及び前記チャージポンプ回路の変換利得を制御するので、より一層に簡単な構成でもってＰＬＬ周波数シンセサイザのループゲイン特性が一定に調整される。

以上説明したように、請求項１〜６記載の発明によれば、線形化回路を用いて、位相比較器及びチャージポンプ回路の変換利得を連続的に制御したので、従来よりも簡易な構成でもってＰＬＬ周波数シンセサイザのループゲイン特性を一定に調整することが可能である。従って、広帯域に亘ってロックアップ時間の変動や位相ノイズ特性の変動等を抑制できるので、広帯域無線通信分野に必要な広帯域ＰＬＬ周波数シンセサイザを、安価に且つ高性能に提供することが可能である。

更に、請求項１〜６記載の発明によれば、より一層に簡単な構成でもってＰＬＬ周波数シンセサイザのループゲイン特性を一定に調整することができる。

以下、本発明の実施形態のＰＬＬ周波数シンセサイザについて図面を参照しながら説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態のＰＬＬ周波数シンセサイザの構成を示すものである。

同図において、ＰＬＬ周波数シンセサイザは、電圧制御型発振器ＶＣＯと、プログラマブル分周器ＤＩＶと、位相比較器ＰＦＤと、チャージポンプ回路ＣＰと、ループフィルタＬＦとを備える。

前記電圧制御型発振器ＶＣＯは、発振周波数制御信号ＶＴの電圧に応じて発振周波数を変化させる。前記分周器ＤＩＶは、電圧制御型発振器ＶＣＯからの発振周波数ｆＯＵＴを、外部から入力されるチャネル選択信号に応じた分周比になるように分周する。前記位相比較器ＰＦＤは、前記分周器ＤＩＶからの出力信号ｆＤＩＶと、外部から入力されたリファレンス信号ｆＲＥＦとの間の位相差を検出し、その位相差信号を出力する。前記チャージポンプ回路ＣＰは、前記位相比較器ＰＦＤからの位相差信号に応じて、出力点に対して電流を流入又は流出させる。前記ループフィルタＬＦは、前記チャージポンプ回路ＣＰからの出力電流の高周波成分を濾波すると共に、その出力電流を直流電圧値に変換する。前記ループフィルタＬＦの出力は、発振周波数制御信号ＶＴとして、電圧制御型発信器ＶＣＯにフィードバックされる。

そして、本実施形態では、更に、前記電圧制御型発振器ＶＣＯの感度（詳しくは、出力する発振周波数ｆＯＵＴの変化の割合）の発振周波数制御信号ＶＴに対する非線形性を補償するように、位相比較器ＰＦＤ及びチャージポンプ回路ＣＰの変換利得Ｋｐを連続的に制御する線形化回路（Linearization Circuit）６が備えられる。以下、この線形化回路６について説明する。

前記線形化回路６の内部構成を図２に示す。同図の線形化回路６は、Ｖ−Ｉ変換回路（電圧−電流変換回路）７と、チャージポンプバイアス電流制御回路（以下、ＣＰバイアス制御回路と略記する）８とを備える。前記Ｖ−Ｉ変換回路７は、ループフィルタＬＦからの発振周波数制御信号ＶＴを入力し、その発振周波数制御信号ＶＴの電位レベルを、その電位レベルに応じた電流値Ｖ-ＩOUTに変換する。また、前記ＣＰバイアス制御回路（チャージポンプ電流制御回路）８は、前記Ｖ−Ｉ変換回路７で得られた電流値Ｖ-ＩOUTに応じて、チャージポンプ回路ＣＰのチャージポンプ電流ＩＣＰのバイアス電流値を制御する信号であるチャージポンプ電流制御信号ＣＰＣＯＮＴを出力する。

前記図２に示した線形化回路６内のＶ−Ｉ変換回路７及びＣＰバイアス制御回路８の具体的構成を図３に示す。同図において、Ｖ−Ｉ変換回路７では、Ｐ型トランジスタＭＰ１とＮ型トランジスタＭＮ１との直列回路が電源と接地間に配置される。Ｎ型トランジスタＭＮ１は、そのゲートに、ループフィルタＬＦからの発振周波数制御信号ＶＴが入力されていて、この発振周波数制御信号ＶＴの電位に応じて、その流す電流Ｉ１の値が変化する。すなわち、発信周波数制御信号ＶＴの電位の上昇に従ってＮ型トランジスタＭＮ１の電流駆動能力が増大して、流れる電流値Ｉ1は増加する。

また、図３に示したＣＰバイアス制御回路８では、Ｐ型トランジスタＭＰ２が備えられ、このＰ型トランジスタＭＰ２と前記Ｖ−Ｉ変換回路７のＰ型トランジスタＭＰ１とによりカレントミラー回路を構成して、前記Ｖ−Ｉ変換回路７のＮ型トランジスタＭＮ１に流れる電流値Ｉ１をカレントミラーして、ＣＰバイアス制御回路８内にこの電流値Ｉ１が取り込まれる。また、ＣＰバイアス制御回路８は、２個のＰ型トランジスタＭＰ３、ＭＰ４から成るカレントミラー回路及び基準電流源１０から電流Ｉ０を生成し、この電流ＩＯを前記取り込んだ電流値Ｉ１に加えて、この合計電流値Ｉ０＋Ｉ１をＮ型トランジスタＭＮ２に流し、この電流値Ｉ０＋Ｉ１を前記Ｎ型トランジスタＭＮ２のゲート電極であるノードからチャージポンプ電流制御信号ＣＰＣＯＮＴとして、図１に示したチャージポンプ回路ＣＰに与えて、このチャージポンプ回路ＣＰのチャージポンプ電流ＩＣＰを制御する。このチャージポンプ電流制御信号ＣＰＣＯＮＴを用いてチャージポンプ電流ＩＣＰを如何に制御するかについては、図示を省略するが、チャージポンプ電流制御信号ＣＰＣＯＮＴの値に比例した電流がチャージポンプ回路ＣＰから流れるようにすれば良い。

図４は、本実施形態におけるＰＬＬ周波数シンセサイザの各部及び全体のループゲイン特性を示す。同図（ａ）は、ｐ−ｎジャンクション型の可変容量を使用した一般的な電圧制御型発振器ＶＣＯの発振周波数ｆＶＣＯの特性を示す。同図（ｂ）は、この電圧制御型発振器ＶＣＯの感度ＫＶＣＯの特性を示す。同図（ａ）、（ｂ）から判るように、発振周波数制御信号ＶＴの電位の増大に従って電圧制御型発振器ＶＣＯの発振周波数ｆＶＣＯの変化の割合は小さくなり、感度ＫＶＣＯも小さくなる。同図（ｃ）は、チャージポンプ回路ＣＰの電流特性を示す。同図（ｃ）に示す点線は、図１に示した従来例でのチャージポンプ電流ＩＣＰであって一定値であるが、本実施形態では、実線で示すように、線形化回路８により、チャージポンプ電流ＩＣＰは、発振周波数制御信号ＶＴの電位増大に従って増加することとなる。従って、同図（ｄ）に示すように、ＰＬＬ周波数シンセサイザ全体のループゲインＧＨ（ｓ）特性は、電圧制御型発振器ＶＣＯの感度ＫＶＣＯの特性に、チャージポンプ回路ＣＰの電流ＩＣＰを乗じたものに比例する。よって、従来では、同図（ｄ）に点線で示すように、ＰＬＬ周波数シンセサイザ全体のループゲインＧＨ（ｓ）の特性は、発振周波数制御信号ＶＴの電位増大に対し単調減少して、発振周波数制御信号ＶＴに対して変動が大きかったのに対し、本実施形態では、線形化回路８により、その変動を同図に実線で示すように減少させることが可能である。

このように、本実施形態のＰＬＬ周波数シンセサイザでは、図３に示した極めて簡単な線形化回路８を追加するのみで、発振周波数制御信号ＶＴの電位レベルによらず、ＰＬＬ周波数シンセサイザ全体のループゲインＧＨ（ｓ）の特性をほぼ一定にすることができるので、ＰＬＬ周波数シンセサイザのロック時間や位相ノイズ特性の変動の低減効果を、極めて小さな回路規模の増加で広帯域に亘って実現できる。

（第２の実施形態）
次に、本発明の第２の実施形態を説明する。本実施形態は、前記第１の実施形態に示した線形化回路６を変形したものである。

すなわち、図５に示した線形化回路６’では、Ｖ−Ｉ変換回路７’において、Ｐ型及びＮ型トランジスタＭＰ１Ａ、ＭＮ１Ａの直列回路と、他のＰ型及びＮ型トランジスタＭＰ１Ｂ、ＭＮ１Ｂの直列回路との２回路が配置されており、前記２個のＮ型トランジスタＭＮ１Ａ、ＭＮ１Ｂのゲートに各々前記ループフィルタＬＦからの発振周波数制御信号ＶＴが入力される。従って、図３に示したＶ−Ｉ変換回路７と同様に、各直列回路の２個のＮ型トランジスタＭＮ１Ａ、ＭＮ１Ｂは、各々、その流す電流Ｉ１Ａ、Ｉ１Ｂが、そのゲートに受ける発振周波数制御信号ＶＴの電位に応じて変化する。また、ＣＰバイアス制御回路８’には、電流取込用の２個のＰ型トランジスタＭＰ２Ａ、ＭＰ２Ｂが備えられて、前記Ｖ−Ｉ変換回路７’に流れる２つの電流Ｉ１Ａ、Ｉ１Ｂがカレントミラー構成によりＣＰバイアス制御回路８’内に取り込まれる。この取り込まれた２つの電流Ｉ１Ａ、Ｉ１Ｂは、図６にも示すように基準電流ＩＯと加算されて、Ｎ型トランジスタＭＮ２のゲート電極からチャージポンプ電流制御信号ＣＰＣＯＮＴとして、図１のチャージポンプ回路ＣＰに与えられる。

ここで、前記Ｖ−Ｉ変換回路７’において、２個のＮ型トランジスタＭＮ１Ａ、ＭＮ１Ｂは、異なる閾値電圧を有し、同じバイアス電圧値（発振周波数制御信号ＶＴ）であっても、電流駆動能力の差により、流れる電流量Ｉ１Ａ、Ｉ１Ｂは相互に異なる。従って、本実施形態では、発振周波数制御信号ＶＴの変化に対して、ＣＰバイアス制御回路８’からのチャージポンプ電流制御信号ＣＰＣＯＮＴをよりきめ細かく制御することが可能である。よって、チャージポンプ電流ＩＣＰの発振周波数制御信号ＶＴの電位依存を、電圧制御型発振器ＶＣＯの感度特性に近づけることが可能となって、ＰＬＬ周波数シンセサイザの発振周波数制御信号ＶＴの電位変化による変動をより一層に低減することができる。

尚、本実施形態では、２個のＮ型トランジスタＭＮ１Ａ、ＭＮ１Ｂの閾値電圧を相互に異ならせて、チャージポンプ電流制御信号ＣＰＣＯＮＴを細かく制御したが、３個以上のＮ型トランジスタを設けても良いの勿論のこと、各Ｎ型トランジスタを流れる電流を閾値電圧以外のパラメータで制御することにより、チャージポンプ電流制御信号ＣＰＣＯＮＴをきめ細かく制御しても良い。

（第３の実施形態）
続いて、本発明の第３の実施形態を説明する。本実施形態は、前記第１の実施形態に示した線形化回路６を更に変形したものである。

すなわち、図７に示した線形化回路６''では、Ｖ−Ｉ変換回路７''において、発振周波数制御信号ＶＴがゲートに入力されるＮ型トランジスタＭＮ１のソースと接地との間に、Ｎ型トランジスタＭＮ３が配置される。このＮ型トランジスタＭＮ３のゲートには、オペアンプ１２が接続され、このオペアンプ１２には前記Ｎ型トランジスタＭＮ１のソース電圧と、バイアス電圧発生回路１１により発生したバイアス電圧とが入力されている。前記オペアンプ１２は、前記Ｎ型トランジスタＭＮ１のソース電圧がバイアス電圧発生回路１１により発生したバイアス電圧に一致するように、Ｎ型トランジスタＭＮ３を制御する。尚、図７に示したＣＰバイアス制御回路８は、図１のＣＰバイアス制御回路８と同一構成である。

従って、Ｖ−Ｉ変換回路７''のＮ型トランジスタＭＮ１に流れる電流Ｉ１は、バイアス電圧発生回路１１のバイアス電圧と、ループフィルタＬＦの発振周波数制御信号ＶＴの電位とによって決定される。よって、バイアス電圧発生回路１１のバイアス電圧を、外部から入力されるバイアス電圧設定信号によって種々設定することにより、ＣＰバイアス制御回路８からのチャージポンプ電流制御信号ＣＰＣＯＮＴを前記第１及び第２の実施形態よりもより一層に細かく制御することができるので、ＰＬＬ周波数シンセサイザのループゲインの発振周波数制御信号ＶＴの電位による変動をより一層に小さく抑制することが可能である。

（第４の実施形態）
更に、本発明の第４の実施形態を説明する。本実施形態は、前記第２の実施形態を示す図５の線形化回路６’を更に変形したものである。

すなわち、図８に示した線形化回路６'''では、図５に示したＶ−Ｉ変換回路７'に対して更に図７のバイアス電圧発生回路１１を備える構成を追加したものである。詳しく説明すると、Ｖ−Ｉ変換回路７'''において、発振周波数制御信号ＶＴがゲートに入力されるＮ型トランジスタＭＮ１Ａ、ＭＮ１Ｂのソースと接地との間に、Ｎ型トランジスタＭＮ３Ａ、ＭＮ３Ｂが配置される。これ等のＮ型トランジスタＭＮ３Ａ、ＭＮ３Ｂの各ゲートには、オペアンプ１２Ａ、１２Ｂが接続される。一方のオペアンプ１２Ａには、対応するＮ型トランジスタＭＮ１Ａのソース電圧と、バイアス電圧発生回路１１からの第１のバイアス電圧とが入力され、他方のオペアンプ１２Ｂには、対応するＮ型トランジスタＭＮ１Ｂのソース電圧と、バイアス電圧発生回路１１からの第２のバイアス電圧とが入力される。

従って、本実施形態では、Ｎ型トランジスタＭＮ１Ａ、ＭＮ１Ｂの閾値電圧の設定による電流駆動能力の適切化と、バイアス電圧発生回路１１の第１及び第２のバイアス電圧値の制御により、発振周波数制御信号ＶＴによる電圧制御型発振器ＶＣＯの感度の非線形性を良好に補償したチャージポンプ電流ＩＣＰを生成することができ、よって、ＰＬＬ周波数シンセサイザ全体のループゲイン特性の変動を極めて小さく抑制することが可能である。

尚、本実施形態では、ゲートに発振周波数制御信号ＶＴが入力されるＮ型トランジスタＭＮ１Ａ、ＭＮ１Ｂの個数は２個であり、バイアス電圧発生回路１１が発生するバイアス電圧も２種である例を示したが、Ｎ型トランジスタの個数も、発生するバイアス電圧も各々３つ以上であっても良いのは勿論である。

（第５の実施形態）
次に、本発明の第５の実施形態を説明する。本実施形態は、前記図８に示した第４の実施形態の線形化回路６'''を更に変形したものである。

すなわち、図９に示した線形化回路６'''では、Ｖ−Ｉ変換回路７''''において、発振周波数制御信号ＶＴがゲートに入力される２個のトランジスタは、Ｎ型トランジスタＭＮ１ＡとＰ型トランジスタＭＰ１Ｂとより構成される。更に、前記Ｐ型トランジスタＭＰ１ＢとＮ型トランジスタＭＮ１Ｂとから成る直列回路に流れる電流Ｉ１Ｂをカレントミラー構成により外部に出力するためのＰ型及びＮ型トランジスタＭＰ４、ＭＮ４が配置されている。

従って、本実施形態では、発振周波数制御信号ＶＴの電位が増大して、Ｎ型トランジスタＭＮ１Ａのソースに入力されるバイアス電圧よりもそのＮ型トランジスタＭＮ１Ａの閾値電圧以上になると、この時点でＮ型トランジスタＭＮ１Ａには電流が流れ、一方、発振周波数制御信号ＶＴの電位が減少して、Ｐ型トランジスタＭＰ１Ｂのソースに入力されるバイアス電圧よりもそのＰ型トランジスタＭＰ１Ｂの閾値電圧以下になると、この時点でＰ型トランジスタＭＰ１Ｂには、電流が流れることになる。

可変容量としてＭＯＳ型可変容量を用いた場合の一般的な電圧制御型発振器ＶＣＯの発振周波数ｆＶＣＯの特性は、図１０（ａ）に示すようになり、その感度ＫＶＣＯの特性は同図（ｂ）のようになる。ここで、ＣＰバイアス制御回路８’からのチャージポンプ電流制御信号ＣＰＣＯＮＴによって制御されるチャージポンプ回路ＣＰからのチャージポンプ電流ＩＣＰは、同図（ｃ）に示すように、発振周波数制御信号ＶＴの電位が低いときには、Ｐ型トランジスタＭＰ１Ｂが流す電流Ｉ１Ｂにより増加し、発振周波数制御信号ＶＴの電位が高いときにも、Ｎ型トランジスタＭＮ１Ａが流す電流Ｉ１Ａにより増加するので、電圧制御型発振器ＶＣＯの感度特性の非線形性を補償する形になる。同図（ｄ）に示すように、ＰＬＬ周波数シンセサイザのループゲインＧＨ（ｓ）の特性は、点線で示した従来例では、発振周波数制御信号ＶＴの電位変動に応じて大きく変動するが、実線で示す本実施形態では、発振周波数制御信号ＶＴの電位に対して広帯域でほぼ一定の値をとることができ、ＰＬＬ周波数シンセサイザのループゲイン特性の変動の低減効果は極めて大きい。

尚、図７、図８及び図９に示したバイアス電圧発生回路１１は、外部から入力されるバイアス電圧設定信号により、出力するバイアス電圧を可変に制御可能であるので、ＰＬＬ周波数シンセサイザを製造した際の電圧制御型発振器ＶＣＯの感度ＫＶＣＯの特性のばらつきや、線形化回路６''、６'''、６''''を構成するトランジスタの電流駆動能力のばらつき等を考慮して、最適なバイアス電圧を設定することが可能である。

以上説明したように、本発明は、ループフィルタからの発振周波数制御信号に応じて位相比較器及びチャージポンプ回路の変換利得を制御する線形化回路を用いて、発振周波数制御信号の電位による電圧制御型発振器の感度特性の非線形性を補償して、ＰＬＬ周波数シンセサイザのループゲイン特性を発振周波数制御信号の電位に依らず一定にしたので、通信分野における比較的広帯域のＰＬＬ周波数シンセサイザ等の用途に適用すると有用である。

本発明の第１の実施形態におけるＰＬＬ周波数シンセサイザの全体構成を示す図である。 同ＰＬＬ周波数シンセサイザに備える線形化回路の構成を示す図である。 同線形化回路の具体的構成を示す図である。 （ａ）は本発明の第１の実施形態におけるＰＬＬ周波数シンセサイザに備える電圧制御型発振器の発振周波数特性、（ｂ）はその感度、（ｃ）はチャージポンプ電流特性、（ｄ）はＰＬＬ周波数シンセサイザのループゲイン特性を各々示す図である。 本発明の第２の実施形態におけるＰＬＬ周波数シンセサイザに備える線形化回路の具体的構成を示す図である。 同ＰＬＬ周波数シンセサイザに備えるチャージポンプの電流特性を示す図である。 本発明の第３の実施形態におけるＰＬＬ周波数シンセサイザに備える線形化回路の具体的構成を示す図である。 本発明の第４の実施形態におけるＰＬＬ周波数シンセサイザに備える線形化回路の具体的構成を示す図である。 本発明の第５の実施形態におけるＰＬＬ周波数シンセサイザに備える線形化回路の具体的構成を示す図である。 本発明の第５の実施形態におけるＰＬＬ周波数シンセサイザにおいて、（ａ）は電圧制御型発振器の発振周波数特性、（ｂ）はその感度、（ｃ）はチャージポンプ電流特性、（ｄ）はＰＬＬ周波数シンセサイザのループゲイン特性を各々示す図である。 従来のＰＬＬ周波数シンセサイザの構成を示す図である。 （ａ）は従来のＰＬＬ周波数シンセサイザに備える電圧制御型発振器の発振周波数特性、同図（ｂ）はその感度、同図（ｃ）はチャージポンプ電流特性、同図（ｄ）は従来のＰＬＬ周波数シンセサイザのループゲイン特性を各々示す図である。

符号の説明

ＶＣＯ 電圧制御型発振器
ＶＩＶ プログラマブル分周器
ＰＥＤ 位相比較器
ＣＰ チャージポンプ回路
ＬＦ ループフィルタ
６、６'、６''、６'''、６'''' 線形化回路
７、７'、７''、７'''、７'''' Ｖ−Ｉ変換回路（電圧−電流変換回路）
８、８' ＣＰバイアス制御回路
（チャージポンプ電流制御回路）
ＭＮ１、ＭＮ１Ａ、ＭＮ１Ｂ Ｎ型トランジスタ（トランジスタ）
ＶＴ 発振周波数制御信号
ＣＰＣＯＮＴ チャージポンプ電流制御信号

Claims (6)

1. 発振周波数制御信号の電位に応じて発振周波数を変化させる電圧制御型発振器と、
   前記電圧制御型発振器からの出力信号を入力し、この入力された信号を所定の分周比に分周した信号を出力する分周器と、
   前記分周器からの出力信号と外部からのリファレンス信号とを受け、この両信号間の位相差を検出して位相差信号を出力する位相比較器と、
   前記位相比較器の位相差信号に応じて一定電流を流入又は流出させるチャージポンプ回路と、
   前記チャージポンプ回路の出力の高周波成分を濾波すると共に、前記チャージポンプ回路から流入又は流出する電流を電圧に変換して、前記発振周波数制御信号として出力するループフィルタとを備えると共に、
   ＰＬＬ周波数シンセサイザのループゲインの前記発振周波数制御信号に対する非線形性を補償するように、前記チャージポンプ回路の利得を制御する線形化回路を備え、
   前記線形化回路は、
   前記ループフィルタの発振周波数制御信号を受け、この発振周波数制御信号の電位に応じて、流す電流が変化する複数個のトランジスタを有し、
   前記トランジスタが流す電流の総和により、前記チャージポンプ回路の利得を連続的に制御する
   ことを特徴とするＰＬＬ周波数シンセサイザ。
2. 前記請求項１記載のＰＬＬ周波数シンセサイザにおいて、
   前記線形化回路が有する複数個のトランジスタは、各々、閾値電圧が異なる
   ことを特徴とするＰＬＬ周波数シンセサイザ。
3. 発振周波数制御信号の電位に応じて発振周波数を変化させる電圧制御型発振器と、
   前記電圧制御型発振器からの出力信号を入力し、この入力された信号を所定の分周比に分周した信号を出力する分周器と、
   前記分周器からの出力信号と外部からのリファレンス信号とを受け、この両信号間の位相差を検出して位相差信号を出力する位相比較器と、
   前記位相比較器の位相差信号に応じて一定電流を流入又は流出させるチャージポンプ回路と、
   前記チャージポンプ回路の出力の高周波成分を濾波すると共に、前記チャージポンプ回路から流入又は流出する電流を電圧に変換して、前記発振周波数制御信号として出力するループフィルタとを備えると共に、
   ＰＬＬ周波数シンセサイザのループゲインの前記発振周波数制御信号に対する非線形性を補償するように、前記チャージポンプ回路の利得を制御する線形化回路を備え、
   前記線形化回路は、
   前記ループフィルタの発振周波数制御信号を受け、この発振周波数制御信号の電位に応じて、流す電流が変化するトランジスタと、
   バイアス電圧を発生するバイアス電圧発生回路とを有し、
   前記線形化回路が有するトランジスタは、ソースに前記バイアス電圧発生回路のバイアス電圧が与えられ、ゲートに前記ループフィルタの発振周波数制御信号が与えられ、
   前記トランジスタが流す電流の値に基づいて、前記チャージポンプ回路の利得を連続的に制御する
   ことを特徴とするＰＬＬ周波数シンセサイザ。
4. 前記請求項３記載のＰＬＬ周波数シンセサイザにおいて、
   前記線形化回路が有するトランジスタは、複数個で構成され、
   前記複数個のトランジスタが流す電流の総和により、前記チャージポンプ回路の利得を連続的に制御する
   ことを特徴とするＰＬＬ周波数シンセサイザ。
5. 前記請求項４記載のＰＬＬ周波数シンセサイザにおいて、
   前記バイアス電圧発生回路は、異なる複数のバイアス電圧を発生し、
   前記線形化回路が有する複数個のトランジスタは、各々のソースに、前記バイアス電圧発生回路からの異なるバイアス電圧が与えられる
   ことを特徴とするＰＬＬ周波数シンセサイザ。
6. 前記請求項５記載のＰＬＬ周波数シンセサイザにおいて、
   前記バイアス電圧発生回路は、
   外部から入力されるバイアス電圧設定信号に基づいて、発生する複数のバイアス電圧を変更する
   ことを特徴とするＰＬＬ周波数シンセサイザ。

Images