JP4090980B2

JP4090980B2 - Ｄｃオフセット過渡応答キャンセルシステム

Info

Publication number: JP4090980B2
Application number: JP2003368854A
Authority: JP
Inventors: 豊大谷; 浩小森
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2003-10-29
Filing date: 2003-10-29
Publication date: 2008-05-28
Anticipated expiration: 2023-10-29
Also published as: JP2005136586A; TWI253809B; TW200524300A; US7109778B2; ATE406701T1; DE602004016102D1; EP1528689B1; EP1528689A1; US20050093608A1; CN1612554A

Description

本発明は、今後主流となる携帯電話のシステムであるダイレクトコンバージョンシステムで通話品質を劣化させるＤＣオフセットの過渡応答をキャンセルするためのＤＣオフセット過渡応答キャンセルシステムに関するものである。ＤＣオフセットの過渡応答はビットエラーレート(BER)を悪化させ、送信された信号を正確に復元できなくなる。

近年、携帯電話のシステムは、ヘテロダインコンバージョンシステムから、低消費電力、小型化に有利なダイレクトコンバージョンシステムに移行しつつある。しかし、ダイレクトコンバージョンシステムは、ヘテロダインシステムには無かったＤＣオフセットの問題を有している。

以下、ダイレクトコンバージョンシステムの先行技術について説明する。

図４はダイレクトコンバージョンシステムの先行技術を示すブロック図である。図４において、符号１はリニアアンプ（以下、ＬＮＡ：Low Noise Ampの略）を示す。符号２は容量結合用の第１のコンデンサを示す。符号３は受信信号である高周波信号（ＲＦ信号入力）をダウンコンバートするデモジュレータを示す。符号４は第１のゲインコントロールアンプ(以下、ＧＣＡ)を示す。符号５は容量結合用の第２のコンデンサ（例えば、容量２００ｐＦ）を示す。符号６は第２のコンデンサ５とともにハイパスフィルタを構成する第１の抵抗（例えば、抵抗値２０００ｋΩ）を示す。符号７は第２のＧＣＡを示す。符号８は容量結合用の第３のコンデンサ（例えば、容量２００ｐＦ）を示す。符号９は第３のコンデンサとともにハイパスフィルタを構成する第２の抵抗（例えば、抵抗値２０００ｋΩ）を示す。符号１０は第３のＧＣＡを示す。符号１１はＧＣＡ４、ＧＣＡ７、ＧＣＡ１０のゲインをゲインコントロール信号ＧＣＶに応じて制御するＧＣＡコントロール回路を示す。符号２４は容量結合後に信号に第１の抵抗６を通してバイアス電圧を与える第１のバイアス電源を示す。９は容量結合後に信号に第２の抵抗９を通してバイアス電圧を与える第２のバイアス電源を示す。

以上のように構成されたダイレクトコンバージョンシステムについて、以下にその動作を説明する。まず、ＬＮＡ１で増幅されたＲＦ信号が第１のコンデンサ２で容量結合されてデモジュレータ３に入る。デモジュレータ３でＲＦ信号はダウンコンバートされてベースバンド帯に周波数変換され、Ｉ／Ｑ−ＢＢ（同相／直交−ベースバンド）信号となる。周波数変換された信号は、ＧＣＡ４で任意のレベルに増幅されて、第２のコンデンサ５と第１の抵抗６とで容量結合された後、バイアス電源２４によって設定されたＤＣ値を有した状態でＧＣＡ７に入る。

ＧＣＡ７でさらに任意のレベルに増幅されて、第３のコンデンサ８と第２の抵抗９とで容量結合された後、バイアス電源２５によって設定されたＤＣ値を有した状態でＧＣＡ１０に入る。

ＧＣＡ１０でもう一度任意のレベルに増幅されてＲＸ−Ｉ／Ｑ出力（受信−同相／直交信号出力）として出力される。

ＧＣＡ４、ＧＣＡ７およびＧＣＡ１０のゲインは、ＲＦ信号の大きさに連動して変わるＧＣＶ信号で、ＧＣＡコントロール回路１１を通してコントロールされている。
特開２００２−３１９９８９号公報

しかしながら、上記先行技術では、回路が素子バラツキでＤＣオフセットを持った場合に問題となる。容量結合をしているのでスタティックな動作としては問題無いが、ＲＦ信号の入力レベルが急に変化したとき、すなわちゲインコントロール信号ＧＣＶが急に変化して、ＧＣＡ４、ＧＣＡ７、ＧＣＡ１０のゲインが急に変化したときにはＤＣオフセット過渡応答が発生する。このときの各部の波形を図５に示して説明する。図５はベースバンド部のみ図示している。図５の波形は簡単のため、ＡＣ成分は省略して描いている。

ここでは、ＧＣＡ４、ＧＣＡ７およびＧＣＡ１０がバラツキによる正の入力オフセットを持っているとして、ある瞬間にそれぞれのゲインが大きくなった場合について考える。まず、ＧＣＡ４でゲインが変わると、ＤＣレベルはその瞬間に大きくなり、ＧＣＡ４の出力は波形１２のようになる。波形１２のＤＣ値がコンデンサ５を通ると、波形１３のようなＤＣ値になる。ベースバンド信号はＤＣ付近の周波数まで存在するので、ハイパスフィルタのカットオフ周波数を低くするためにコンデンサ５と抵抗６の時定数は大きくしなくてはならない。そのために、波形１３は、ＤＣレベルが定常値になるまでに時間を要し、波形１２のＤＣ値に追随して、ＤＣが瞬間的に大きくなった後、だらだらと元のＤＣ値に戻る。ＧＣＡ７でも同様に、ゲインが変わったときにＤＣレベルが大きくなるので、ＤＣ値は波形１４のようになる。波形１４のＤＣ値がコンデンサ８を通ると、上記と同様の動作で波形１５のようなＤＣ値になる。ＧＣＡ１０でも同様に、ゲインが変わったときにＤＣレベルが大きくなり、ＤＣ値は波形１６のようになる。このとき、ＤＣ値が変化して、定常値に落ち着くまでの間が過渡応答である。このようにしてＤＣオフセット過渡応答が発生する。

本発明は、上記先行技術が有する問題点を解決するもので、ＤＣオフセット過渡応答を無くし、瞬時にＤＣ値を定常値にすることができるＤＣオフセット過渡応答キャンセルシステムを提供することを目的とする。

この目的を達成するために、本発明のＤＣオフセット過渡応答キャンセルシステムは、ゲインコントロール信号の変化を検出する回路、ゲインコントロール信号の変化を検出後、一定幅のキャンセルパルスを生成するためのカウンタとクロック生成器、上記のキャンセルパルスのタイミングで信号をカットするスイッチと、同じく上記キャンセルパルスのタイミングで後段の容量結合(ハイパスフィルタ)の抵抗をショートするスイッチを用いる。ゲインが変化した直後だけＡＣ信号をカットし、ハイパスの時定数を小さくすることで、ＤＣオフセットの過渡応答を無くすことが実現できる。

以下、具体的に説明する。第１の発明のＤＣオフセット過渡応答キャンセルシステムは、ゲインコントロール信号変化検出器がゲインコントロール信号変化を検出した時だけ、ゲインコントロール信号変化時から一定の期間、ハイパスフィルタの時定数を小さくしてゲイン変化時のＤＣオフセット過渡応答をキャンセルする構成であって、ＤＣオフセット過渡応答をキャンセルする時に、デモジュレータ前の信号を遮断させることを特徴とする。

上記第１の発明の構成においては、ゲインコントロール信号変化検出器の検出しきい値を任意に設定できるようにすることが好ましい。

また、上記第１の発明の構成においては、ハイパスフィルタの時定数を小さくする時間を任意に設定できるようにすることが好ましい。

第２の発明のＤＣオフセット過渡応答キャンセルシステムは、ゲインコントロールアンプと、容量結合用のコンデンサと抵抗からなるハイパスフィルタと、抵抗をショートする第１のスイッチと、ゲインコントロールアンプへ入力される信号を遮断する第２のスイッチと、第１および第２のスイッチをオン／オフさせるパルス発生器とを備えている。

上記のパルス発生器としては、例えば、ゲインコントロール信号変化を検出して第１および第２のスイッチをオン／オフさせるパルスを生成するパルス生成回路が使用される。

また、パルス発生器の他の例としては、ゲインコントロール信号変化を検出して検出パルスを生成するパルス生成回路と、検出パルスをトリガにして第１および第２のスイッチをオン／オフさせる一定幅のパルスを生成するカウンタと、カウンタの動作クロックを基準信号から生成するクロック生成器とで構成することも考えられる。

本発明によれば、ゲインコントロール信号変化時から一定の期間、ハイパスフィルタの時定数を小さくするので、通話品質を劣化させるＤＣオフセットの過渡応答を消すことができる、優れたＤＣオフセット過渡応答キャンセルシステムを実現するものである。

以下、本発明の実施の形態を、図面を参照しながら説明する。

（実施の形態１）
図１は本発明の実施の形態１におけるＤＣオフセット過渡応答キャンセルシステムの構成を示すブロック図である。図１において、符号１７はゲインコントロール信号変化検出器を示す。符号１８は上記ゲインコントロール信号変化検出器１７でゲインコントロール信号の変化が検出された時から一定幅のキャンセルパルスを生成するカウンタを示す。符号１９は上記カウンタ１８で用いるクロックを生成するクロック生成器を示す。符号２０はＡＣ信号を遮断するためにキャンセルパルスのハイレベル／ローレベルに対応してオン／オフする第１のスイッチ、２１は抵抗９をショートするために上記スイッチ２０と同じタイミングでオン／オフする第２のスイッチである。

なお、ＬＮＡ１、第２のコンデンサ２、デモジュレータ３、第１のＧＣＡ４、第２のコンデンサ５、第１の抵抗６、第２のＧＣＡ７、第３のコンデンサ８、第２の抵抗９、第３のＧＣＡ１０、ＧＣＡコントロール回路１１、およびバイアス電源２４，２５については、先行技術と同じである。

以上のように構成された本実施の形態のＤＣオフセット過渡応答キャンセルシステムについて、以下、その動作を説明する。

まずゲインコントロール信号変化検出器１７でゲインコントロール信号ＧＣＶの変化を検出する。ゲインコントロール信号ＧＣＶが一定値以上増加、または減少した時に、ゲインコントロール信号変化検出器１７から検出信号が発生する。つぎに、カウンタ１８で上記の検出信号をトリガにした一定幅のキャンセルパルスを生成する。上記カウンタ１８では、カウント動作にクロック生成器１９で生成したクロックを用いる。

そして、キャンセルパルスでスイッチ２０をオフにし、ゲインコントロール信号が変化した後、キャンセルパルスの期間だけＡＣ信号（ＲＦ信号）をカットする。ＡＣ信号をカットすると同時にスイッチ２１をオンにし、抵抗９をショートする。抵抗９がショートされたことで、コンデンサ８と抵抗９とで構成されていたハイパスフィルタの時定数が小さくなり、コンデンサ８の後のＤＣ値は瞬時に固定されたＤＣ値（バイアス電源２５の電位）になる。すなわち、ＤＣオフセット過渡応答をキャンセルできる。ＡＣ信号をカットするのは、キャンセル動作終了後のＡＣ信号の平均ＤＣ値とキャンセル動作中に固定されたＤＣ値とを一致させるためである。図２のように、スイッチ２０がなく、ＡＣ信号が入ったままであると、キャンセル動作終了時にＡＣ値を持っていた場合に、平均ＤＣ値と定常状態でのＤＣ値がずれてしまい、コンデンサ８と抵抗９の時定数が大きいためにＤＣ値が一致するのに時間がかかり、結局ＤＣオフセット過渡応答を生じることになる。キャンセルパルスが終わるとスイッチ２０はオン、スイッチ２１はオフとなり、通常の動作に戻る。

なお、図２には、対比のために、スイッチ２０を設けた場合のコンデンサ８の前後の波形も併せて示している。また、図２では、簡単のため、コンデンサ８の前までのＤＣ過渡応答は無視している。

ここで、動作の一例の波形を図３に示す。コンデンサ８の手前までは先行技術と全く同じである。ゲインが変化してから一定幅のキャンセルパルスがスイッチ２１をオンにするので、抵抗９がショートされてコンデンサ８の後ろでは強制的にＤＣ値が固定される。スイッチ２１がオフとなった後もＤＣ値は変わらないので、波形２２のようなＤＣ値になる。その後、ＧＣＡ１０でゲインが変化したときにＤＣオフセットは生じるが先行技術のような過渡応答は生じず、ＲＸ−Ｉ／Ｑ出力電圧のＤＣ値は波形２３のようになる。

以上のように、本実施の形態によれば、ゲインコントロール信号ＧＣＶの変化を検出して、その検出から一定時間だけスイッチ２０，２１をオン操作することにより、外部からキャンセル用の信号をもらうことなく、自身のシステム内だけでＤＣオフセット過渡応答をキャンセルすることができる。

なお、ゲインコントロール信号の変化を検出するしきい値は任意の値に設定できるので、例えばゲイン変化が１０ｄＢ以下の時にはＤＣオフセット過渡応答キャンセル動作を行わずに、ゲイン変化が１０ｄＢ以上の時だけＤＣオフセット過渡応答キャンセル動作を行うといった制御も可能である。この結果、ＤＣオフセット過渡応答量の許容値を超えたときだけキャンセル動作を行うことができるので、不要なキャンセル動作によるＡＣ信号の欠落でおこるビット誤り率（Bit Error Rate）の悪化を防止できる。また、キャンセルパルスの幅も任意に設定できるので、キャンセル期間(ＡＣ信号がカットされる期間)を自由に設定できる。システムとしてＡＣ信号がカットされることが許される期間以下にキャンセル期間を設定すれば、ＡＣ信号の欠落によるビット誤り率の悪化を防止できる。

以上に説明したように、このＤＣオフセット過渡応答キャンセルシステムによれば、ゲインコントロール信号変化検出器１７、その検出信号をトリガにしたキャンセルパルスの幅を任意に設定できるカウンタ１８と、クロック生成器１９、キャンセルパルスでオン／オフすることでＡＣ信号をカットするスイッチ２０と抵抗をショートさせるスイッチ２１とを設けることにより、通話品質を劣化させるＤＣオフセットの過渡応答を消すことができる、優れたＤＣオフセット過渡応答キャンセルシステムを実現することができる。

本発明にかかるＤＣオフセット過渡応答キャンセルシステムは、通話品質を劣化させるＤＣオフセットの過渡応答を消すことができるという効果が必要な携帯電話のシステムであるダイレクトコンバージョンシステム等の用途にも適用できる。

本発明の実施の形態１におけるＤＣオフセット過渡応答キャンセルシステムを示すブロック図である。スイッチ２０がない場合とスイッチ２０を設けた場合における図１のコンデンサ８の前後の信号波形を示す波形図である。図１の各部の信号波形を示した説明図である。ダイレクトコンバージョンシステムの先行技術を示すブロック図である。図４の各部の信号波形を示した説明図である。

符号の説明

１ＬＮＡ
２コンデンサ
３デモジュレータ
４ＧＣＡ
５コンデンサ
６抵抗
７ＧＣＡ
８コンデンサ
９抵抗
１０ＧＣＡ
１１ＧＣＡコントロール回路
１２波形
１３波形
１４波形
１５波形
１６波形
１７ゲインコントロール信号変化検出器
１８カウンタ
１９クロック生成器
２０スイッチ
２１スイッチ
２２波形
２３波形
２４ハイパスフィルタ
２５ハイパスフィルタ

Claims

ゲインコントロール信号変化検出器がゲインコントロール信号の変化を検出した時だけ、ゲインコントロール信号変化時から一定の期間、ハイパスフィルタの時定数を小さくしてゲイン変化時のＤＣオフセット過渡応答をキャンセルするＤＣオフセット過渡応答キャンセルシステムであって、ＤＣオフセット過渡応答をキャンセルする時に、デモジュレータ前の信号を遮断させるＤＣオフセット過渡応答キャンセルシステム。
ゲインコントロール信号変化検出器の検出しきい値を任意に設定できるようにした請求項１記載のＤＣオフセット過渡応答キャンセルシステム。
ハイパスフィルタの時定数を小さくする時間を任意に設定できるようにした請求項１記載のＤＣオフセット過渡応答キャンセルシステム。
ゲインコントロールアンプと、容量結合用のコンデンサと抵抗からなるハイパスフィルタと、前記抵抗をショートする第１のスイッチと、前記ゲインコントロールアンプへ入力される信号を遮断する第２のスイッチと、前記第１および第２のスイッチをオン／オフさせるパルス発生器とを備えたＤＣオフセット過渡応答キャンセルシステム。
ゲインコントロールアンプと、容量結合用のコンデンサと抵抗とからなるハイパスフィルタと、前記抵抗をショートする第１のスイッチと、前記ゲインコントロールアンプへ入力される信号を遮断する第２のスイッチと、ゲインコントロール信号変化を検出して前記第１および第２のスイッチをオン／オフさせるパルスを生成するパルス生成回路とを備えたＤＣオフセット過渡応答キャンセルシステム。
ゲインコントロールアンプと、容量結合用のコンデンサと抵抗とからなるハイパスフィルタと、前記抵抗をショートする第１のスイッチと、前記ゲインコントロールアンプへ入力される信号をカットする第２のスイッチと、ゲインコントロール信号変化を検出して検出パルスを生成するパルス生成回路と、前記検出パルスをトリガにして前記第１および第２のスイッチをオン／オフさせる一定幅のパルスを生成するカウンタと、前記カウンタの動作クロックを基準信号から生成するクロック生成器とを備えたＤＣオフセット過渡応答キャンセルシステム。