JP4077988B2 - クロック生成回路 - Google Patents
クロック生成回路 Download PDFInfo
- Publication number
- JP4077988B2 JP4077988B2 JP20450999A JP20450999A JP4077988B2 JP 4077988 B2 JP4077988 B2 JP 4077988B2 JP 20450999 A JP20450999 A JP 20450999A JP 20450999 A JP20450999 A JP 20450999A JP 4077988 B2 JP4077988 B2 JP 4077988B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- frequency
- delay
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000000630 rising effect Effects 0.000 claims description 12
- 230000001934 delay Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000007257 malfunction Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はクロック生成回路、特に周波数変更が可能なクロック生成回路に関するものである。
【０００２】
【従来の技術】
近年半導体装置の低消費電力化が進んでおり、その一手法としてシステムの動作状況に応じてクロック周波数を下げることで低消費電力を図っている。
【０００３】
また、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ 以下、ＰＬＬと示す）は入力クロックに同期する同周期または逓倍クロックを出力する回路である。最近のマイクロプロセッサは数十から数百ＭＨｚのクロック周期で動作するため、ＰＬＬの内蔵が必須となっている。
【０００４】
例えば、図７は従来のクロック生成回路のブロック図である。図７を参照して、このクロック生成回路１０００は、半導体装置の外部あるいは内部からの入力クロックが入力されるＰＬＬ１０１０と、このＰＬＬ１０１０からの出力であるＰＬＬ出力及び、分周比制御信号が入力される分周器１０１１とを設けている。
【０００５】
また、分周器１０１１から出力される分周クロックが入力され、外部システムクロックを出力する出力バッファ１０１３と、外部システムクロック及びフィードバッククロックの位相を比較し、その比較結果よりＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ 以下、ＤＬＬと示す）１０１５の遅延量を設定するコンパレータ１０１８と、分周器１０１１から出力される分周クロックが入力され、その遅延量がコンパレータ１０１８の出力により制御されるＤＬＬ１０１５と、ＤＬＬ１０１５から出力される内部クロック及び、リセット信号（以下、ＲＳＴと示す）が入力される内部回路１０１７とを設けている。
【０００６】
この動作は、ＰＬＬ出力を分周器１０１１によって分周し、その分周比を制御することで分周クロックの周波数を変更する。分周比制御信号は半導体装置の外部から直接与えられる場合も、あるいは内部クロック、または、内部クロックとは別のクロックで動く同一基板上の回路から出力される場合もある。
【０００７】
また、分周クロックは内部回路１０１７に供給される内部クロックと、半導体装置の外部に出力される外部システムクロックとなる。その場合、外部システムクロックと内部クロックの位相を合わせる必要があり、そのためにＤＬＬ１０１５を設けて、外部システムクロックと内部クロックの位相を調節する。
【０００８】
図８は従来のクロック生成回路に用いる分周器の回路図である。図８を参照して、この分周器１０１１はＰＬＬ出力が入力される１／１２８分周器１０３１ａ，１／６４分周器１０３１ｂ，…，１／４分周器１０３１ｆ，１／２分周器１０３１ｇ，１／１分周器１０３１ｈと、分周比制御信号が入力され、１／１２８分周器１０３１ａからのクロックが入力されるＤフリップフロップ（以下、Ｆ／Ｆと示す）１０３５と、このＦ／Ｆ１０３５からの出力及び１／１２８分周器１０３１ａ〜１／１分周器１０３１ｈのいずれか１つを選択するマルチプレクサ１０３７とで構成される。
【０００９】
１／１２８分周器１０３１ａ〜１／１分周器１０３１ｈの遅延時間を全く同一となるように設計して、分周比制御信号を最も遅い分周比のクロックによって制御することで、スムーズに周波数を切り換えることができる。
【００１０】
図９は従来のクロック生成回路のタイミングチャートである。図９を参照して、このクロック生成回路１０００の分周器１０１１から出力される分周クロックと、ＤＬＬ１０１５から出力される内部クロック及び、出力バッファ１０１３から出力される外部システムクロックをＰＬＬ出力の２分周から４分周に変更するときに位相がずれる。
【００１１】
即ち、分周クロックから内部クロック出力までの遅延時間と、分周クロックから外部システムクロック出力までの遅延時間とが丁度１同期ずれてもＤＬＬ１０１５がロックする可能性がある。この状態で２分周から４分周に変更する場合、２分周で正確にロックしていても４分周では位相がずれてしまう。
【００１２】
このため、クロック生成回路１０００は、分周器１０１１を切り換える際にＰＬＬ１０１０あるいはＤＬＬ１０１５を再度ロックする必要があり、その結果、周波数を切換時には内部回路１０１７を誤動作させないよう内部クロックを停止させたり、あるいは内部回路１０１７をリセットする等の処置が必要となる。また、周波数を切り換える際に時間がかかる。
【００１３】
また、クロック生成回路１０００は、速い分周比が設定されているとき、ＰＬＬ１０１０あるいはＤＬＬ１０１５がロックするまでの期間も、速いクロック周波数でロックさせることとなり、無駄な消費電力を必要とする。
【００１４】
【発明が解決しようとする課題】
上記のような従来のクロック生成回路では、周波数を切り換える際にＰＬＬを再度ロックしないと位相がずれるという問題がある。また、速い分周比が設定されているときに、無駄な消費電力を要するという問題がある。
【００１５】
【課題を解決するための手段】
この発明に係るクロック生成回路は、半導体装置に内蔵され、半導体装置の内部回路に内部クロックを供給するとともに、半導体装置の外部に外部クロックを供給するクロック生成回路において、基準クロックを分周して分周クロックを生成する分周回路と、分周クロックを受けて外部クロックを出力する出力バッファと、分周クロックを遅延させて内部クロックを生成する遅延回路と、内部クロックと外部クロックの位相が所定の関係になるように遅延回路の遅延時間を調整する位相調整回路とを備えるものである。分周回路は、それぞれ基準クロックを分周して第１〜Ｎ（ただし、Ｎは２以上の整数である）のクロックを出力する第１〜第Ｎの分周器を含み、第１〜第（Ｎ−１）のクロックの周期はそれぞれ第２〜第Ｎのクロックの周期の複数倍に設定され、第１〜第Ｎの分周器の遅延時間は等しく、第１のクロックの立ち上がりエッジのタイミングで第１〜第Ｎのクロックの立ち上がりエッジの位相は一致している。分周回路は、さらに、第１〜第Ｎのクロックを受け、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与えた後、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える切換回路を含む。
【００１６】
好ましくは、切換回路は、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与えた後に、第１のクロックの立ち上がりエッジに応答して、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える。
【００１７】
また好ましくは、切換回路は、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与え、遅延回路の遅延時間が安定した後に、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える。
【００１８】
また好ましくは、切換回路は、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与えてから予め定められた時間が経過した後に、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える。
【００１９】
また好ましくは、第１のクロックの周期は遅延回路の遅延時間の調整範囲よりも長い。
【００２０】
また好ましくは、第１〜第Ｎのクロックのうちの選択されたクロックが遅延回路に与えられるまでは、内部回路がリセット状態に保持される。
【００２１】
また好ましくは、第１〜第Ｎのクロックのうちの選択されたクロックが遅延回路に与えられるまでは、内部クロックの内部回路への入力が停止される。
【００３０】
【発明の実施の形態】
実施の形態１．
以下、この発明について説明する。図１は実施の形態１によるクロック生成回路のブロック図である。図１を参照して、このクロック生成回路１は、半導体装置の外部あるいは内部からの入力クロックが入力されるＰＬＬ１０と、このＰＬＬ１０からの出力であるＰＬＬ出力及び、分周比制御信号が入力される分周器１１とを設けている。
【００３１】
また、分周器１１から出力される分周クロックが入力され、外部システムクロックを出力する出力バッファ１３と、外部システムクロック及びフィードバッククロックの位相を比較し、その比較結果よりＤＬＬ１５の遅延量を設定するコンパレータ１８と、分周器１１から出力される分周クロックが入力され、その遅延量がコンパレータ１８の出力により制御されるＤＬＬ１５と、ＤＬＬ１５から出力される内部クロック及び、ＲＳＴが入力される内部回路１７とで構成される。
【００３２】
また、分周器１１はＤＬＬ１５から出力されるロック信号も入力される。
【００３３】
図２は実施の形態１によるクロック生成回路に用いる分周器の回路図である。図２を参照して、この分周器１１は、分周比制御信号（０：２）によって制御され、ＰＬＬ出力が入力される１／１２８分周器３１ａ，１／６４分周器３１ｂ，…，１／４分周器３１ｆ，１／２分周器３１ｇ，１／１分周器３１ｈとを設ける。
【００３４】
また、分周比制御信号（０）及びロックが入力されるＡＮＤ回路３３ａと、分周比制御信号（１）及びロック信号が入力されるＡＮＤ回路３３ｂと、分周比制御信号（２）及びロック信号が入力されるＡＮＤ回路３３ｃとを設ける。
【００３５】
また、１／１２８分周器３１ａからのクロック及びＡＮＤ回路３３ａの出力が入力されるＦ／Ｆ３５ａと、１／１２８分周器３１ａからのクロック及びＡＮＤ回路３３ｂの出力が入力されるＦ／Ｆ３５ｂと、１／１２８分周器３１ａからのクロック及びＡＮＤ回路３３ｃの出力が入力されるＦ／Ｆ３５ｃとを設ける。
【００３６】
また、Ｆ／Ｆ３５ａの出力Ｑ（０），Ｆ／Ｆ３５ｂの出力Ｑ（１），Ｆ／Ｆ３５ｃの出力Ｑ（２）が入力されるデコーダ３８と、このデコーダ３８からの出力データＳＥＬ（０：７）が入力され、１／１２８分周器１０３１ａ〜１／１分周器３１ｈのいずれか１つを選択するマルチプレクサ３７とで構成される。
【００３７】
また、図３は実施の形態１による分周器の分周比制御信号と分周比の一覧表である。図３を参照して、この分周器１１は分周比制御信号（０：２）によって制御され、１／１分周〜１／１２８分周に切り換えることが可能である。但し、ロックが“０”のときは分周比制御信号に関わらず１／１２８となる。
【００３８】
また、１／１２８分周器３１ａ〜１／１分周器３１ｈはそれぞれ同じ遅延時間になるように作られており、１／１２８分周器３１ａの出力の立ち上がりエッジのタイミングで、１／１２８分周器３１ａ〜１／１分周器３１ｈ全ての立ち上がりエッジの位相が合うように設定している。
【００３９】
従って、分周比制御信号を１／１２８分周器３１ａの出力の立ち上がりエッジのタイミングで切り換えることで、スパイクあるいはグリッジ等を出さずスムーズに周波数の変更が可能で、内部回路１７を動作中においても分周比の変更が可能となる。
【００４０】
分周器１１から出力される分周クロックは出力バッファ１３を通し、外部システムクロックとしてクロック生成回路１の外部に出力されると同時に、ＤＬＬ１５を通し、内部クロックとして内部回路１７のクロックとなる。ＤＬＬ１５は外部システムクロック及び内部クロックの位相を調整する。
【００４１】
また、ＤＬＬ１５は外部システムクロックの負荷変動幅を調節する。例えば、その変動幅が最大１０ｎｓであるとすると、ＤＬＬ１５で調整する範囲は２０ｎｓ程度となる。
【００４２】
また、例えば、ＰＬＬ出力が１００ＭＨｚ（１０ｎｓ）とすると１／１２８分周器３１ａの出力の周期は１．２８μｓ程度であるため、ＤＬＬ１５の調整範囲に比べて十分大きい。従って、１／１２８分周でＤＬＬ１５がロックすると分周クロックから内部クロック出力までの遅延時間と、分周クロックから外部システムクロック出力までの遅延時間とは同じになり、分周比を切り換えても位相がずれ難い。
【００４３】
また、１／１２８分周でＤＬＬ１５をロックさせる場合、内部クロックあるいはフィードバッククロックのクロック周波数は１／１分周の１／１２８になるので、ロックまでに内部クロックあるいはフィードバッククロックのクロックのスイッチングが１／１２８に減り、それに費やす消費電力も１／１２８になる。
【００４４】
また、図４は実施の形態１によるクロック生成回路の動作フローである。図４を参照して、電源投入時あるいはリセット入力時などでクロック生成回路１が初期化されるときロック信号の初期値は“Ｌ”となる。
【００４５】
ＰＬＬ１０がロックし、安定したＰＬＬ出力（ＰＬＬロック）が出力されると、ＤＬＬ１５が位相調節を開始する。ＤＬＬ１５は内部回路１７のフィードバッククロックと外部システムクロックの位相をコンパレータ１８で比較した結果を基に、その遅延時間を変更し、フィードバッククロックと外部システムクロックの位相を合わせるが、このときロック信号は“Ｌ”であるため、分周出力が１／１２８分周となる。
【００４６】
ＤＬＬ１５が一定時間状態変化しないとロックしたとみなし、ロック信号を“Ｈ”にする。ＤＬＬ１５が１／１２８分周クロックでロックすると、１／１２８分周クロックの周期はＤＬＬ１５で調節できる範囲より長い時間なので、分周クロックから内部クロック出力までの遅延時間と、分周クロックから外部システムクロック出力までの遅延時間とは同じ状態でロックする。
【００４７】
ロック信号が“Ｈ”になると、分周出力は所望の周波数に切り換えられる。このとき分周クロックから内部クロック出力までの遅延時間と、分周クロックから外部システムクロック出力までの遅延時間とは同じなので、周波数の変化タイミングも同じとなり、位相がずれ難い。
【００４８】
所望の周波数に切り換えられてから内部回路１７の動作が開始する。即ち、内部回路１７に供給しているクロックをロック信号まで停止させておき、内部クロックが所望の周波数に切り換えられた後、内部回路１７に供給しているクロックを供給する方法がある。これによって誤動作し難いクロック生成回路を得ることができる。
【００４９】
また、ロック信号まではＲＳＴをアクティブ状態にして、内部回路１７をリセット状態に保っておき、内部クロックが所望の周波数に切り換えられた後、ＲＳＴを解除する方法がある。これによって、さらに誤動作し難いクロック生成回路を得ることができる。
【００５０】
上記のような実施の形態１によると、内部回路とすれば所望の周波数で動作を開始する状態と同等の状態で動作可能であり、その後分周比を切り換えても内部クロックと外部システムクロックの位相がずれ難い。また、低周期のクロック周波数でロックするので、ロックまでに費やす消費電力を低く押さえることが可能である。さらに、誤動作し難いクロック生成回路を得ることができる。
【００５１】
実施の形態２．
図５は実施の形態２によるクロック生成回路のブロック図である。図５を参照して、このクロック生成回路１００は、半導体装置の外部あるいは内部からの入力クロックが入力されるＰＬＬ１１０と、このＰＬＬ１１０からの出力であるＰＬＬ出力及び、分周比制御信号が入力される分周器１１１とを設けている。
【００５２】
また、分周器１１１から出力される分周クロックが入力され、外部システムクロックを出力する出力バッファ１１３と、外部システムクロック及びフィードバッククロックの位相を比較し、その比較結果よりＤＬＬ１１５の遅延量を設定するコンパレータ１１８と、分周器１１１から出力される分周クロックが入力され、その遅延量がコンパレータ１１８の出力により制御されるＤＬＬ１１５と、ＤＬＬ１１５から出力される内部クロック及び、ＲＳＴが入力される内部回路１１７とで構成される。
【００５３】
また、分周器１１１は反転分周器リセット信号（以下、反転ＤＩＶＲＳＴと示す）も入力される。
【００５４】
図６は実施の形態２によるクロック生成回路のタイミングチャートである。図６を参照して、このクロック生成回路１００は、リセット状態となるとき、ＲＳＴは２ｍｓ以上の時間アクティブになるとすると、初めの１ｍｓ間、反転ＤＩＶＲＳＴがアクティブ（“Ｌ”）となる。反転ＤＩＶＲＳＴがアクティブな期間は１／１２８分周クロックが出力され、十分ロックした１ｍｓ後に反転ＤＩＶＲＳＴはネゲートされて、また、それに同期して内部クロックは１／１２８分周から所望の分周比に切り換えられる。
【００５５】
反転ＤＩＶＲＳＴは例えば、半導体装置の外部から生成される場合、あるいはリセット生成回路（図示せず）がＲＳＴから自動的に生成する場合等がある。
【００５６】
後者の場合、ＲＳＴをアクティブにしてから一定時間後に反転ＤＩＶＲＳＴをネゲートしたり、あるいはＲＳＴをアクティブにしてから一定クロックサイクル経過後に反転ＤＩＶＲＳＴをネゲートする方法がある。これによって、誤動作し難いクロック生成回路を得ることができる。
【００５７】
この実施の形態２によると、低周期のクロック周波数でロックするので、ロックまでに費やす消費電力を低く押さえることが可能である。また、内部回路とすれば所望の周波数で動作を開始する状態と同等の状態で動作可能であり、その後分周比を切り換えても内部クロックと外部システムクロックの位相がずれ難い。さらに、誤動作し難いクロック生成回路を得ることができる。
【００５８】
【発明の効果】
以上のように、この発明に係るクロック生成回路では、基準クロックを分周して分周クロックを生成する分周回路と、分周クロックを受けて外部クロックを出力する出力バッファと、分周クロックを遅延させて内部クロックを生成する遅延回路と、内部クロックと外部クロックの位相が所定の関係になるように遅延回路の遅延時間を調整する位相調整回路とが設けられる。分周回路は、それぞれ基準クロックを分周して第１〜Ｎ（ただし、Ｎは２以上の整数である）のクロックを出力する第１〜第Ｎの分周器を含み、第１〜第（Ｎ−１）のクロックの周期はそれぞれ第２〜第Ｎのクロックの周期の複数倍に設定され、第１〜第Ｎの分周器の遅延時間は等しく、第１のクロックの立ち上がりエッジのタイミングで第１〜第Ｎのクロックの立ち上がりエッジの位相は一致している。分周回路は、さらに、第１〜第Ｎのクロックを受け、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与えた後、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える切換回路を含む。したがって、位相がずれ難く、消費電力を低く抑えることが可能である。
【００５９】
好ましくは、切換回路は、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与えた後に、第１のクロックの立ち上がりエッジに応答して、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える。この場合は、スムーズにクロックを切換えることができる。
【００６０】
また好ましくは、切換回路は、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与え、遅延回路の遅延時間が安定した後に、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える。この場合は、さらに位相がずれ難く、消費電力を低く抑えることが可能である。
【００６１】
また好ましくは、切換回路は、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与えてから予め定められた時間が経過した後に、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える。この場合は、さらに位相がずれ難い。
【００６２】
また好ましくは、第１のクロックの周期は遅延回路の遅延時間の調整範囲よりも長い。この場合は、さらに位相がずれ難い。
【００６３】
また好ましくは、第１〜第Ｎのクロックのうちの選択されたクロックが遅延回路に与えられるまでは、内部回路がリセット状態に保持される。この場合は、誤動作を防止できる。
【００６４】
また好ましくは、第１〜第Ｎのクロックのうちの選択されたクロックが遅延回路に与えられるまでは、内部クロックの内部回路への入力が停止される。この場合は、誤動作を防止できる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるクロック生成回路のブロック図である。
【図２】 この発明の実施の形態１によるクロック生成回路に用いる分周器の回路図である。
【図３】 この発明の実施の形態１による分周器の分周比制御信号と分周比の一覧表である。
【図４】 この発明の実施の形態１によるクロック生成回路の動作フローである。
【図５】 この発明の実施の形態２によるクロック生成回路のブロック図である。
【図６】 この発明の実施の形態２によるクロック生成回路のタイミングチャートである。
【図７】 従来のクロック生成回路のブロック図である。
【図８】 従来のクロック生成回路に用いる分周器の回路図である。
【図９】 従来のクロック生成回路のタイミングチャートである。
【符号の説明】
１ クロック生成回路 １０ ＰＬＬ
１１ 分周器 １５ ＤＬＬ
１７ 内部回路
３３ａ ＡＮＤ回路 ３３ｂ ＡＮＤ回路
３３ｃ ＡＮＤ回路
３５ａ Ｆ／Ｆ ３５ｂ Ｆ／Ｆ
３５ｃ Ｆ／Ｆ
３８ デコーダ
１００ クロック生成回路 １１０ ＰＬＬ
１１１ 分周器 １１５ ＤＬＬ
１１７ 内部回路
【発明の属する技術分野】
この発明はクロック生成回路、特に周波数変更が可能なクロック生成回路に関するものである。
【０００２】
【従来の技術】
近年半導体装置の低消費電力化が進んでおり、その一手法としてシステムの動作状況に応じてクロック周波数を下げることで低消費電力を図っている。
【０００３】
また、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ 以下、ＰＬＬと示す）は入力クロックに同期する同周期または逓倍クロックを出力する回路である。最近のマイクロプロセッサは数十から数百ＭＨｚのクロック周期で動作するため、ＰＬＬの内蔵が必須となっている。
【０００４】
例えば、図７は従来のクロック生成回路のブロック図である。図７を参照して、このクロック生成回路１０００は、半導体装置の外部あるいは内部からの入力クロックが入力されるＰＬＬ１０１０と、このＰＬＬ１０１０からの出力であるＰＬＬ出力及び、分周比制御信号が入力される分周器１０１１とを設けている。
【０００５】
また、分周器１０１１から出力される分周クロックが入力され、外部システムクロックを出力する出力バッファ１０１３と、外部システムクロック及びフィードバッククロックの位相を比較し、その比較結果よりＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ 以下、ＤＬＬと示す）１０１５の遅延量を設定するコンパレータ１０１８と、分周器１０１１から出力される分周クロックが入力され、その遅延量がコンパレータ１０１８の出力により制御されるＤＬＬ１０１５と、ＤＬＬ１０１５から出力される内部クロック及び、リセット信号（以下、ＲＳＴと示す）が入力される内部回路１０１７とを設けている。
【０００６】
この動作は、ＰＬＬ出力を分周器１０１１によって分周し、その分周比を制御することで分周クロックの周波数を変更する。分周比制御信号は半導体装置の外部から直接与えられる場合も、あるいは内部クロック、または、内部クロックとは別のクロックで動く同一基板上の回路から出力される場合もある。
【０００７】
また、分周クロックは内部回路１０１７に供給される内部クロックと、半導体装置の外部に出力される外部システムクロックとなる。その場合、外部システムクロックと内部クロックの位相を合わせる必要があり、そのためにＤＬＬ１０１５を設けて、外部システムクロックと内部クロックの位相を調節する。
【０００８】
図８は従来のクロック生成回路に用いる分周器の回路図である。図８を参照して、この分周器１０１１はＰＬＬ出力が入力される１／１２８分周器１０３１ａ，１／６４分周器１０３１ｂ，…，１／４分周器１０３１ｆ，１／２分周器１０３１ｇ，１／１分周器１０３１ｈと、分周比制御信号が入力され、１／１２８分周器１０３１ａからのクロックが入力されるＤフリップフロップ（以下、Ｆ／Ｆと示す）１０３５と、このＦ／Ｆ１０３５からの出力及び１／１２８分周器１０３１ａ〜１／１分周器１０３１ｈのいずれか１つを選択するマルチプレクサ１０３７とで構成される。
【０００９】
１／１２８分周器１０３１ａ〜１／１分周器１０３１ｈの遅延時間を全く同一となるように設計して、分周比制御信号を最も遅い分周比のクロックによって制御することで、スムーズに周波数を切り換えることができる。
【００１０】
図９は従来のクロック生成回路のタイミングチャートである。図９を参照して、このクロック生成回路１０００の分周器１０１１から出力される分周クロックと、ＤＬＬ１０１５から出力される内部クロック及び、出力バッファ１０１３から出力される外部システムクロックをＰＬＬ出力の２分周から４分周に変更するときに位相がずれる。
【００１１】
即ち、分周クロックから内部クロック出力までの遅延時間と、分周クロックから外部システムクロック出力までの遅延時間とが丁度１同期ずれてもＤＬＬ１０１５がロックする可能性がある。この状態で２分周から４分周に変更する場合、２分周で正確にロックしていても４分周では位相がずれてしまう。
【００１２】
このため、クロック生成回路１０００は、分周器１０１１を切り換える際にＰＬＬ１０１０あるいはＤＬＬ１０１５を再度ロックする必要があり、その結果、周波数を切換時には内部回路１０１７を誤動作させないよう内部クロックを停止させたり、あるいは内部回路１０１７をリセットする等の処置が必要となる。また、周波数を切り換える際に時間がかかる。
【００１３】
また、クロック生成回路１０００は、速い分周比が設定されているとき、ＰＬＬ１０１０あるいはＤＬＬ１０１５がロックするまでの期間も、速いクロック周波数でロックさせることとなり、無駄な消費電力を必要とする。
【００１４】
【発明が解決しようとする課題】
上記のような従来のクロック生成回路では、周波数を切り換える際にＰＬＬを再度ロックしないと位相がずれるという問題がある。また、速い分周比が設定されているときに、無駄な消費電力を要するという問題がある。
【００１５】
【課題を解決するための手段】
この発明に係るクロック生成回路は、半導体装置に内蔵され、半導体装置の内部回路に内部クロックを供給するとともに、半導体装置の外部に外部クロックを供給するクロック生成回路において、基準クロックを分周して分周クロックを生成する分周回路と、分周クロックを受けて外部クロックを出力する出力バッファと、分周クロックを遅延させて内部クロックを生成する遅延回路と、内部クロックと外部クロックの位相が所定の関係になるように遅延回路の遅延時間を調整する位相調整回路とを備えるものである。分周回路は、それぞれ基準クロックを分周して第１〜Ｎ（ただし、Ｎは２以上の整数である）のクロックを出力する第１〜第Ｎの分周器を含み、第１〜第（Ｎ−１）のクロックの周期はそれぞれ第２〜第Ｎのクロックの周期の複数倍に設定され、第１〜第Ｎの分周器の遅延時間は等しく、第１のクロックの立ち上がりエッジのタイミングで第１〜第Ｎのクロックの立ち上がりエッジの位相は一致している。分周回路は、さらに、第１〜第Ｎのクロックを受け、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与えた後、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える切換回路を含む。
【００１６】
好ましくは、切換回路は、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与えた後に、第１のクロックの立ち上がりエッジに応答して、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える。
【００１７】
また好ましくは、切換回路は、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与え、遅延回路の遅延時間が安定した後に、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える。
【００１８】
また好ましくは、切換回路は、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与えてから予め定められた時間が経過した後に、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える。
【００１９】
また好ましくは、第１のクロックの周期は遅延回路の遅延時間の調整範囲よりも長い。
【００２０】
また好ましくは、第１〜第Ｎのクロックのうちの選択されたクロックが遅延回路に与えられるまでは、内部回路がリセット状態に保持される。
【００２１】
また好ましくは、第１〜第Ｎのクロックのうちの選択されたクロックが遅延回路に与えられるまでは、内部クロックの内部回路への入力が停止される。
【００３０】
【発明の実施の形態】
実施の形態１．
以下、この発明について説明する。図１は実施の形態１によるクロック生成回路のブロック図である。図１を参照して、このクロック生成回路１は、半導体装置の外部あるいは内部からの入力クロックが入力されるＰＬＬ１０と、このＰＬＬ１０からの出力であるＰＬＬ出力及び、分周比制御信号が入力される分周器１１とを設けている。
【００３１】
また、分周器１１から出力される分周クロックが入力され、外部システムクロックを出力する出力バッファ１３と、外部システムクロック及びフィードバッククロックの位相を比較し、その比較結果よりＤＬＬ１５の遅延量を設定するコンパレータ１８と、分周器１１から出力される分周クロックが入力され、その遅延量がコンパレータ１８の出力により制御されるＤＬＬ１５と、ＤＬＬ１５から出力される内部クロック及び、ＲＳＴが入力される内部回路１７とで構成される。
【００３２】
また、分周器１１はＤＬＬ１５から出力されるロック信号も入力される。
【００３３】
図２は実施の形態１によるクロック生成回路に用いる分周器の回路図である。図２を参照して、この分周器１１は、分周比制御信号（０：２）によって制御され、ＰＬＬ出力が入力される１／１２８分周器３１ａ，１／６４分周器３１ｂ，…，１／４分周器３１ｆ，１／２分周器３１ｇ，１／１分周器３１ｈとを設ける。
【００３４】
また、分周比制御信号（０）及びロックが入力されるＡＮＤ回路３３ａと、分周比制御信号（１）及びロック信号が入力されるＡＮＤ回路３３ｂと、分周比制御信号（２）及びロック信号が入力されるＡＮＤ回路３３ｃとを設ける。
【００３５】
また、１／１２８分周器３１ａからのクロック及びＡＮＤ回路３３ａの出力が入力されるＦ／Ｆ３５ａと、１／１２８分周器３１ａからのクロック及びＡＮＤ回路３３ｂの出力が入力されるＦ／Ｆ３５ｂと、１／１２８分周器３１ａからのクロック及びＡＮＤ回路３３ｃの出力が入力されるＦ／Ｆ３５ｃとを設ける。
【００３６】
また、Ｆ／Ｆ３５ａの出力Ｑ（０），Ｆ／Ｆ３５ｂの出力Ｑ（１），Ｆ／Ｆ３５ｃの出力Ｑ（２）が入力されるデコーダ３８と、このデコーダ３８からの出力データＳＥＬ（０：７）が入力され、１／１２８分周器１０３１ａ〜１／１分周器３１ｈのいずれか１つを選択するマルチプレクサ３７とで構成される。
【００３７】
また、図３は実施の形態１による分周器の分周比制御信号と分周比の一覧表である。図３を参照して、この分周器１１は分周比制御信号（０：２）によって制御され、１／１分周〜１／１２８分周に切り換えることが可能である。但し、ロックが“０”のときは分周比制御信号に関わらず１／１２８となる。
【００３８】
また、１／１２８分周器３１ａ〜１／１分周器３１ｈはそれぞれ同じ遅延時間になるように作られており、１／１２８分周器３１ａの出力の立ち上がりエッジのタイミングで、１／１２８分周器３１ａ〜１／１分周器３１ｈ全ての立ち上がりエッジの位相が合うように設定している。
【００３９】
従って、分周比制御信号を１／１２８分周器３１ａの出力の立ち上がりエッジのタイミングで切り換えることで、スパイクあるいはグリッジ等を出さずスムーズに周波数の変更が可能で、内部回路１７を動作中においても分周比の変更が可能となる。
【００４０】
分周器１１から出力される分周クロックは出力バッファ１３を通し、外部システムクロックとしてクロック生成回路１の外部に出力されると同時に、ＤＬＬ１５を通し、内部クロックとして内部回路１７のクロックとなる。ＤＬＬ１５は外部システムクロック及び内部クロックの位相を調整する。
【００４１】
また、ＤＬＬ１５は外部システムクロックの負荷変動幅を調節する。例えば、その変動幅が最大１０ｎｓであるとすると、ＤＬＬ１５で調整する範囲は２０ｎｓ程度となる。
【００４２】
また、例えば、ＰＬＬ出力が１００ＭＨｚ（１０ｎｓ）とすると１／１２８分周器３１ａの出力の周期は１．２８μｓ程度であるため、ＤＬＬ１５の調整範囲に比べて十分大きい。従って、１／１２８分周でＤＬＬ１５がロックすると分周クロックから内部クロック出力までの遅延時間と、分周クロックから外部システムクロック出力までの遅延時間とは同じになり、分周比を切り換えても位相がずれ難い。
【００４３】
また、１／１２８分周でＤＬＬ１５をロックさせる場合、内部クロックあるいはフィードバッククロックのクロック周波数は１／１分周の１／１２８になるので、ロックまでに内部クロックあるいはフィードバッククロックのクロックのスイッチングが１／１２８に減り、それに費やす消費電力も１／１２８になる。
【００４４】
また、図４は実施の形態１によるクロック生成回路の動作フローである。図４を参照して、電源投入時あるいはリセット入力時などでクロック生成回路１が初期化されるときロック信号の初期値は“Ｌ”となる。
【００４５】
ＰＬＬ１０がロックし、安定したＰＬＬ出力（ＰＬＬロック）が出力されると、ＤＬＬ１５が位相調節を開始する。ＤＬＬ１５は内部回路１７のフィードバッククロックと外部システムクロックの位相をコンパレータ１８で比較した結果を基に、その遅延時間を変更し、フィードバッククロックと外部システムクロックの位相を合わせるが、このときロック信号は“Ｌ”であるため、分周出力が１／１２８分周となる。
【００４６】
ＤＬＬ１５が一定時間状態変化しないとロックしたとみなし、ロック信号を“Ｈ”にする。ＤＬＬ１５が１／１２８分周クロックでロックすると、１／１２８分周クロックの周期はＤＬＬ１５で調節できる範囲より長い時間なので、分周クロックから内部クロック出力までの遅延時間と、分周クロックから外部システムクロック出力までの遅延時間とは同じ状態でロックする。
【００４７】
ロック信号が“Ｈ”になると、分周出力は所望の周波数に切り換えられる。このとき分周クロックから内部クロック出力までの遅延時間と、分周クロックから外部システムクロック出力までの遅延時間とは同じなので、周波数の変化タイミングも同じとなり、位相がずれ難い。
【００４８】
所望の周波数に切り換えられてから内部回路１７の動作が開始する。即ち、内部回路１７に供給しているクロックをロック信号まで停止させておき、内部クロックが所望の周波数に切り換えられた後、内部回路１７に供給しているクロックを供給する方法がある。これによって誤動作し難いクロック生成回路を得ることができる。
【００４９】
また、ロック信号まではＲＳＴをアクティブ状態にして、内部回路１７をリセット状態に保っておき、内部クロックが所望の周波数に切り換えられた後、ＲＳＴを解除する方法がある。これによって、さらに誤動作し難いクロック生成回路を得ることができる。
【００５０】
上記のような実施の形態１によると、内部回路とすれば所望の周波数で動作を開始する状態と同等の状態で動作可能であり、その後分周比を切り換えても内部クロックと外部システムクロックの位相がずれ難い。また、低周期のクロック周波数でロックするので、ロックまでに費やす消費電力を低く押さえることが可能である。さらに、誤動作し難いクロック生成回路を得ることができる。
【００５１】
実施の形態２．
図５は実施の形態２によるクロック生成回路のブロック図である。図５を参照して、このクロック生成回路１００は、半導体装置の外部あるいは内部からの入力クロックが入力されるＰＬＬ１１０と、このＰＬＬ１１０からの出力であるＰＬＬ出力及び、分周比制御信号が入力される分周器１１１とを設けている。
【００５２】
また、分周器１１１から出力される分周クロックが入力され、外部システムクロックを出力する出力バッファ１１３と、外部システムクロック及びフィードバッククロックの位相を比較し、その比較結果よりＤＬＬ１１５の遅延量を設定するコンパレータ１１８と、分周器１１１から出力される分周クロックが入力され、その遅延量がコンパレータ１１８の出力により制御されるＤＬＬ１１５と、ＤＬＬ１１５から出力される内部クロック及び、ＲＳＴが入力される内部回路１１７とで構成される。
【００５３】
また、分周器１１１は反転分周器リセット信号（以下、反転ＤＩＶＲＳＴと示す）も入力される。
【００５４】
図６は実施の形態２によるクロック生成回路のタイミングチャートである。図６を参照して、このクロック生成回路１００は、リセット状態となるとき、ＲＳＴは２ｍｓ以上の時間アクティブになるとすると、初めの１ｍｓ間、反転ＤＩＶＲＳＴがアクティブ（“Ｌ”）となる。反転ＤＩＶＲＳＴがアクティブな期間は１／１２８分周クロックが出力され、十分ロックした１ｍｓ後に反転ＤＩＶＲＳＴはネゲートされて、また、それに同期して内部クロックは１／１２８分周から所望の分周比に切り換えられる。
【００５５】
反転ＤＩＶＲＳＴは例えば、半導体装置の外部から生成される場合、あるいはリセット生成回路（図示せず）がＲＳＴから自動的に生成する場合等がある。
【００５６】
後者の場合、ＲＳＴをアクティブにしてから一定時間後に反転ＤＩＶＲＳＴをネゲートしたり、あるいはＲＳＴをアクティブにしてから一定クロックサイクル経過後に反転ＤＩＶＲＳＴをネゲートする方法がある。これによって、誤動作し難いクロック生成回路を得ることができる。
【００５７】
この実施の形態２によると、低周期のクロック周波数でロックするので、ロックまでに費やす消費電力を低く押さえることが可能である。また、内部回路とすれば所望の周波数で動作を開始する状態と同等の状態で動作可能であり、その後分周比を切り換えても内部クロックと外部システムクロックの位相がずれ難い。さらに、誤動作し難いクロック生成回路を得ることができる。
【００５８】
【発明の効果】
以上のように、この発明に係るクロック生成回路では、基準クロックを分周して分周クロックを生成する分周回路と、分周クロックを受けて外部クロックを出力する出力バッファと、分周クロックを遅延させて内部クロックを生成する遅延回路と、内部クロックと外部クロックの位相が所定の関係になるように遅延回路の遅延時間を調整する位相調整回路とが設けられる。分周回路は、それぞれ基準クロックを分周して第１〜Ｎ（ただし、Ｎは２以上の整数である）のクロックを出力する第１〜第Ｎの分周器を含み、第１〜第（Ｎ−１）のクロックの周期はそれぞれ第２〜第Ｎのクロックの周期の複数倍に設定され、第１〜第Ｎの分周器の遅延時間は等しく、第１のクロックの立ち上がりエッジのタイミングで第１〜第Ｎのクロックの立ち上がりエッジの位相は一致している。分周回路は、さらに、第１〜第Ｎのクロックを受け、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与えた後、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える切換回路を含む。したがって、位相がずれ難く、消費電力を低く抑えることが可能である。
【００５９】
好ましくは、切換回路は、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与えた後に、第１のクロックの立ち上がりエッジに応答して、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える。この場合は、スムーズにクロックを切換えることができる。
【００６０】
また好ましくは、切換回路は、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与え、遅延回路の遅延時間が安定した後に、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える。この場合は、さらに位相がずれ難く、消費電力を低く抑えることが可能である。
【００６１】
また好ましくは、切換回路は、第１のクロックを分周クロックとして出力バッファおよび遅延回路に与えてから予め定められた時間が経過した後に、第１〜第Ｎのクロックのうちの選択されたクロックを分周クロックとして出力バッファおよび遅延回路に与える。この場合は、さらに位相がずれ難い。
【００６２】
また好ましくは、第１のクロックの周期は遅延回路の遅延時間の調整範囲よりも長い。この場合は、さらに位相がずれ難い。
【００６３】
また好ましくは、第１〜第Ｎのクロックのうちの選択されたクロックが遅延回路に与えられるまでは、内部回路がリセット状態に保持される。この場合は、誤動作を防止できる。
【００６４】
また好ましくは、第１〜第Ｎのクロックのうちの選択されたクロックが遅延回路に与えられるまでは、内部クロックの内部回路への入力が停止される。この場合は、誤動作を防止できる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるクロック生成回路のブロック図である。
【図２】 この発明の実施の形態１によるクロック生成回路に用いる分周器の回路図である。
【図３】 この発明の実施の形態１による分周器の分周比制御信号と分周比の一覧表である。
【図４】 この発明の実施の形態１によるクロック生成回路の動作フローである。
【図５】 この発明の実施の形態２によるクロック生成回路のブロック図である。
【図６】 この発明の実施の形態２によるクロック生成回路のタイミングチャートである。
【図７】 従来のクロック生成回路のブロック図である。
【図８】 従来のクロック生成回路に用いる分周器の回路図である。
【図９】 従来のクロック生成回路のタイミングチャートである。
【符号の説明】
１ クロック生成回路 １０ ＰＬＬ
１１ 分周器 １５ ＤＬＬ
１７ 内部回路
３３ａ ＡＮＤ回路 ３３ｂ ＡＮＤ回路
３３ｃ ＡＮＤ回路
３５ａ Ｆ／Ｆ ３５ｂ Ｆ／Ｆ
３５ｃ Ｆ／Ｆ
３８ デコーダ
１００ クロック生成回路 １１０ ＰＬＬ
１１１ 分周器 １１５ ＤＬＬ
１１７ 内部回路
Claims (7)
- 半導体装置に内蔵され、前記半導体装置の内部回路に内部クロックを供給するとともに、前記半導体装置の外部に外部クロックを供給するクロック生成回路において、
基準クロックを分周して分周クロックを生成する分周回路と、
前記分周クロックを受けて前記外部クロックを出力する出力バッファと、
前記分周クロックを遅延させて前記内部クロックを生成する遅延回路と、
前記内部クロックと前記外部クロックの位相が所定の関係になるように前記遅延回路の遅延時間を調整する位相調整回路とを備え、
前記分周回路は、それぞれ前記基準クロックを分周して第１〜Ｎ（ただし、Ｎは２以上の整数である）のクロックを出力する第１〜第Ｎの分周器を含み、
前記第１〜第（Ｎ−１）のクロックの周期はそれぞれ前記第２〜第Ｎのクロックの周期の複数倍に設定され、前記第１〜第Ｎの分周器の遅延時間は等しく、前記第１のクロックの立ち上がりエッジのタイミングで前記第１〜第Ｎのクロックの立ち上がりエッジの位相は一致しており、
前記分周回路は、さらに、前記第１〜第Ｎのクロックを受け、前記第１のクロックを前記分周クロックとして前記出力バッファおよび前記遅延回路に与えた後、前記第１〜第Ｎのクロックのうちの選択されたクロックを前記分周クロックとして前記出力バッファおよび前記遅延回路に与える切換回路を含むことを特徴とする、クロック生成回路。 - 前記切換回路は、前記第１のクロックを前記分周クロックとして前記出力バッファおよび前記遅延回路に与えた後に、前記第１のクロックの立ち上がりエッジに応答して、前記第１〜第Ｎのクロックのうちの選択されたクロックを前記分周クロックとして前記出力バッファおよび前記遅延回路に与えることを特徴とする、請求項１に記載のクロック生成回路。
- 前記切換回路は、前記第１のクロックを前記分周クロックとして前記出力バッファおよび前記遅延回路に与え、前記遅延回路の遅延時間が安定した後に、前記第１〜第Ｎのクロックのうちの選択されたクロックを前記分周クロックとして前記出力バッファおよび前記遅延回路に与えることを特徴とする、請求項１または請求項２に記載のクロック生成回路。
- 前記切換回路は、前記第１のクロックを前記分周クロックとして前記出力バッファおよび前記遅延回路に与えてから予め定められた時間が経過した後に、前記第１〜第Ｎのクロックのうちの選択されたクロックを前記分周クロックとして前記出力バッファおよび前記遅延回路に与えることを特徴とする、請求項１または請求項２に記載のクロック生成回路。
- 前記第１のクロックの周期は前記遅延回路の遅延時間の調整範囲よりも長いことを特徴とする、請求項１から請求項４までのいずれかに記載のクロック生成回路。
- 前記第１〜第Ｎのクロックのうちの選択されたクロックが前記遅延回路に与えられるまでは、前記内部回路がリセット状態に保持されることを特徴とする、請求項１から請求項５までのいずれかに記載のクロック生成回路。
- 前記第１〜第Ｎのクロックのうちの選択されたクロックが前記遅延回路に与えられるまでは、前記内部クロックの前記内部回路への入力が停止されることを特徴とする、請求項１から請求項５までのいずれかに記載のクロック生成回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20450999A JP4077988B2 (ja) | 1999-07-19 | 1999-07-19 | クロック生成回路 |
| TW088122505A TW452729B (en) | 1999-07-19 | 1999-12-21 | Clock generating circuit |
| US09/476,127 US6614865B1 (en) | 1999-07-19 | 2000-01-03 | Phase-shift-resistant, frequency variable clock generator |
| KR1020000015291A KR100355981B1 (ko) | 1999-07-19 | 2000-03-25 | 클럭 생성 회로 |
| DE10015187A DE10015187C2 (de) | 1999-07-19 | 2000-03-27 | Ein einer Phasenverschiebung widerstehender, in der Frequenz veränderbarer Taktgenerator |
| CNB001048155A CN1168259C (zh) | 1999-07-19 | 2000-03-27 | 时钟生成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20450999A JP4077988B2 (ja) | 1999-07-19 | 1999-07-19 | クロック生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001034358A JP2001034358A (ja) | 2001-02-09 |
| JP4077988B2 true JP4077988B2 (ja) | 2008-04-23 |
Family
ID=16491715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20450999A Expired - Fee Related JP4077988B2 (ja) | 1999-07-19 | 1999-07-19 | クロック生成回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6614865B1 (ja) |
| JP (1) | JP4077988B2 (ja) |
| KR (1) | KR100355981B1 (ja) |
| CN (1) | CN1168259C (ja) |
| DE (1) | DE10015187C2 (ja) |
| TW (1) | TW452729B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4883850B2 (ja) | 2001-06-29 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20040018825A (ko) * | 2002-08-27 | 2004-03-04 | 삼성전자주식회사 | 광 기록 시스템에서 클럭신호 발생장치 및 그 방법 |
| JP4027874B2 (ja) * | 2003-10-15 | 2007-12-26 | 富士通株式会社 | クロック変更回路 |
| KR101136036B1 (ko) * | 2003-12-24 | 2012-04-18 | 삼성전자주식회사 | 유휴 모드에서의 전력 소모가 감소된 프로세서 시스템 및그 방법 |
| KR100558554B1 (ko) * | 2004-01-07 | 2006-03-10 | 삼성전자주식회사 | 내부 클럭 발생 장치 |
| US8164368B2 (en) * | 2005-04-19 | 2012-04-24 | Micron Technology, Inc. | Power savings mode for memory systems |
| US7454646B2 (en) * | 2005-07-18 | 2008-11-18 | Micron Technology, Inc. | Efficient clocking scheme for ultra high-speed systems |
| US7339405B2 (en) * | 2006-02-02 | 2008-03-04 | Mediatek, Inc. | Clock rate adjustment apparatus and method for adjusting clock rate |
| US7536618B2 (en) * | 2006-05-25 | 2009-05-19 | Micron Technology, Inc. | Wide frequency range signal generator and method, and integrated circuit test system using same |
| KR100891327B1 (ko) * | 2006-12-05 | 2009-03-31 | 삼성전자주식회사 | 낮은 지터 소오스 싱크로너스 인터페이스를 갖는 반도체메모리장치 및 이의 클럭킹 방법 |
| JP2008276132A (ja) * | 2007-05-07 | 2008-11-13 | Nec Electronics Corp | ドットクロック発生回路、半導体装置及びドットクロック発生方法 |
| KR100903370B1 (ko) * | 2007-11-02 | 2009-06-23 | 주식회사 하이닉스반도체 | 데이터 클록 트레이닝 회로, 그를 포함한 반도체 메모리 장치 및 시스템 |
| JP2010282399A (ja) * | 2009-06-04 | 2010-12-16 | Renesas Electronics Corp | クロック切替回路 |
| JP5613605B2 (ja) * | 2011-03-28 | 2014-10-29 | ルネサスエレクトロニクス株式会社 | クロック生成回路、それを用いたプロセッサシステム、及びクロック周波数制御方法 |
| CN102624382B (zh) * | 2012-03-29 | 2015-06-03 | 广州市广晟微电子有限公司 | 时钟同步方法、装置及具有该装置的射频芯片电路 |
| CN102739202B (zh) * | 2012-07-06 | 2015-12-02 | 电子科技大学 | 一种可级联的多通道dds信号发生器 |
| JP6871083B2 (ja) * | 2017-06-23 | 2021-05-12 | キヤノンメディカルシステムズ株式会社 | 超音波診断装置、及び消費電力低減プログラム |
| CN107329073B (zh) * | 2017-07-31 | 2019-11-26 | 上海华力微电子有限公司 | 一种双时域动态变频测试方法 |
| CN110808736B (zh) * | 2019-11-26 | 2023-11-28 | 中电科思仪科技股份有限公司 | 一种实现锁相环相位偏移的方法 |
| CN117519425B (zh) * | 2024-01-03 | 2024-05-10 | 芯耀辉科技有限公司 | 一种时钟信号生成方法、计算机设备及介质 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54146926A (en) | 1978-05-10 | 1979-11-16 | Nec Corp | Computer system |
| JPS5734245A (en) | 1980-08-09 | 1982-02-24 | Shigeru Toyoshima | Operation processing device |
| JPH0688371B2 (ja) | 1990-05-02 | 1994-11-09 | 株式会社淀川製鋼所 | 耐久性塗装金属板 |
| KR19980029392A (ko) * | 1996-10-25 | 1998-07-25 | 김광호 | 동기식 반도체 메모리 장치의 시스템 클럭 발생 회로 |
| JPH10150350A (ja) * | 1996-11-18 | 1998-06-02 | Toshiba Corp | 位相同期回路及びその位相回路を用いた記憶装置 |
| KR100209218B1 (ko) * | 1996-12-30 | 1999-07-15 | 김영환 | 가변 주파수 클럭 발생회로 |
| JPH1185308A (ja) * | 1997-09-02 | 1999-03-30 | Nippon Steel Corp | 内部クロック発生回路 |
| JPH11110065A (ja) * | 1997-10-03 | 1999-04-23 | Mitsubishi Electric Corp | 内部クロック信号発生回路 |
| JPH11177399A (ja) | 1997-12-15 | 1999-07-02 | Mitsubishi Electric Corp | クロック遅延回路およびこれを用いた発振回路、位相同期回路、クロック生成回路 |
| US6049238A (en) * | 1998-05-12 | 2000-04-11 | Mitsubishi Denki Kabushiki Kaisha | Clock generator and clock generating method capable of varying clock frequency without increasing the number of delay elements |
| JP2000244309A (ja) * | 1999-02-18 | 2000-09-08 | Mitsubishi Electric Corp | クロック生成回路および半導体装置 |
-
1999
- 1999-07-19 JP JP20450999A patent/JP4077988B2/ja not_active Expired - Fee Related
- 1999-12-21 TW TW088122505A patent/TW452729B/zh not_active IP Right Cessation
-
2000
- 2000-01-03 US US09/476,127 patent/US6614865B1/en not_active Expired - Lifetime
- 2000-03-25 KR KR1020000015291A patent/KR100355981B1/ko not_active IP Right Cessation
- 2000-03-27 CN CNB001048155A patent/CN1168259C/zh not_active Expired - Fee Related
- 2000-03-27 DE DE10015187A patent/DE10015187C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010014632A (ko) | 2001-02-26 |
| DE10015187A1 (de) | 2001-02-08 |
| TW452729B (en) | 2001-09-01 |
| CN1168259C (zh) | 2004-09-22 |
| US6614865B1 (en) | 2003-09-02 |
| CN1281294A (zh) | 2001-01-24 |
| JP2001034358A (ja) | 2001-02-09 |
| KR100355981B1 (ko) | 2002-10-12 |
| DE10015187C2 (de) | 2002-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4077988B2 (ja) | クロック生成回路 | |
| JP4077979B2 (ja) | 半導体集積回路装置 | |
| US7339408B2 (en) | Generating multi-phase clock signals using hierarchical delays | |
| JP4308436B2 (ja) | クロック位相シフターを有する遅延ロックループ | |
| JP4390353B2 (ja) | クロック生成方法およびクロック生成回路 | |
| US20060255845A1 (en) | Clock capture in clock synchronization circuitry | |
| JPH1065521A (ja) | 多相クロック発生回路 | |
| JP2003110423A (ja) | 混合型遅延固定ループ回路及びそのクロック信号同期方法 | |
| US11201626B1 (en) | Phase locked loop device and method of operating ihe same | |
| KR19990086994A (ko) | 클럭 발생 회로 및 클럭 발생 방법 | |
| US7737744B2 (en) | Register controlled delay locked loop circuit | |
| JP3279274B2 (ja) | 半導体装置 | |
| US6670835B2 (en) | Delay locked loop for controlling phase increase or decrease and phase control method thereof | |
| EP1404020B1 (en) | Phase-locked loop circuit reducing steady state phase error | |
| US7561651B1 (en) | Synchronization of a data output signal to a clock input | |
| US7230495B2 (en) | Phase-locked loop circuits with reduced lock time | |
| JP2002091608A (ja) | クロック供給装置、及びクロック供給方法 | |
| JP3786540B2 (ja) | タイミング制御回路装置 | |
| JP2003347931A (ja) | Ｐｌｌを搭載した半導体集積回路 | |
| JP3979062B2 (ja) | 周波数制御回路 | |
| JP2004086645A (ja) | マイクロコンピュータ | |
| KR100907394B1 (ko) | 동기식 회로의 클럭 발생 장치 | |
| JPH10289032A (ja) | 半導体集積回路のクロック回路 | |
| JP4741632B2 (ja) | 半導体集積回路装置 | |
| JP2000036728A (ja) | クロック生成回路及びクロック生成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060308 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |