[go: up one dir, main page]

JP4061506B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4061506B2
JP4061506B2 JP2005180483A JP2005180483A JP4061506B2 JP 4061506 B2 JP4061506 B2 JP 4061506B2 JP 2005180483 A JP2005180483 A JP 2005180483A JP 2005180483 A JP2005180483 A JP 2005180483A JP 4061506 B2 JP4061506 B2 JP 4061506B2
Authority
JP
Japan
Prior art keywords
semiconductor device
metal layer
manufacturing
oxide film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005180483A
Other languages
English (en)
Other versions
JP2007005357A (ja
Inventor
康男 山▲崎▼
洋樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005180483A priority Critical patent/JP4061506B2/ja
Priority to US11/424,167 priority patent/US7763536B2/en
Publication of JP2007005357A publication Critical patent/JP2007005357A/ja
Application granted granted Critical
Publication of JP4061506B2 publication Critical patent/JP4061506B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
電子部品を小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化という２つの要求を同時に満たすことが可能な半導体装置の開発が進んでいる。
この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、従来の半導体パッケージに較べて、半導体装置の小型化が可能である。
しかし、この半導体装置であっても、従来の半導体装置と同等又はそれ以上の信頼性が要求される。また、この半導体装置を、信頼性を確保しつつ、効率よく製造する方法の開発が望まれている。
本発明の目的は、信頼性の高い半導体装置を効率よく製造する方法を提供することにある。
特開平２−２７２７３７号公報
（１）本発明に係る半導体装置の製造方法は、電極パッドと、前記電極パッドとオーバーラップする開口が形成されたパッシベーション膜と、前記開口内に設けられた酸化膜とを有する半導体基板を用意する工程と、
前記パッシベーション膜上に樹脂突起を形成する工程と、
前記パッシベーション膜及び前記樹脂突起上に金属層を形成する工程と、
前記酸化膜の少なくとも一部を導電体に置き換えて、前記電極パッドと前記金属層とを電気的に接続する電気的接続部を形成する工程と、
を含む。本発明によると、金属層を形成する工程の後に、金属層と電極パッドとを電気的に接続する工程を行う。これによると、信頼性の高い半導体装置を、効率よく製造することができる。
（２）この半導体装置の製造方法において、
前記電極パッドと前記金属層とを電気的に接続する工程では、置換めっき法によって前記酸化膜を前記導電体に置換して、前記電気的接続部を形成してもよい。これによると、酸化膜を除去する工程を行うことなく、電気的接続部を形成することができるため、さらに効率よく半導体装置を製造することができる。
（３）この半導体装置の製造方法において、
前記電極パッドはアルミニウムで形成されてなり、
前記電気的接続部を、ニッケルで形成してもよい。
（４）この半導体装置の製造方法において、
前記電気的接続部及び前記金属層上に、第２の金属層を形成する工程をさらに含んでもよい。これによると、さらに信頼性の高い半導体装置を製造することができる。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。図１（Ａ）〜図７は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、半導体基板１０を用意することを含む。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、ウエハ状をなしていてもよい（図１（Ａ）参照）。ウエハ状の半導体基板１０は、複数の半導体装置となる領域１１を含んでいてもよい。ただし、半導体基板１０は、チップ状をなしていてもよい。半導体基板１０には、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２が形成されていてもよい（図１（Ｂ）参照）。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
半導体基板１０は、図１（Ｂ）に示すように、電極パッド１４を有する。電極パッド１４は、半導体基板１０の内部と電気的に接続されていてもよい。電極パッド１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない導電体を含めて、電極パッド１４と称してもよい。電極パッド１４は、例えば、アルミニウムによって形成されていてもよい。電極パッド１４は、半導体基板の内部配線の一部であってもよい。このとき、電極パッド１４は、半導体基板の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極パッド１４は、アルミニウム又は銅等の金属で形成されていてもよい。
半導体基板１０は、図１（Ｂ）に示すように、パッシベーション膜１６を有する。パッシベーション膜１６には、開口１７が形成されてなる。開口１７は、電極パッド１４とオーバーラップするように形成されてなる。開口１７は、電極パッド１４の中央領域とオーバーラップするように形成されていてもよい。パッシベーション膜１６は、電極パッド１４を部分的に覆うように形成されていてもよい。パッシベーション膜は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、パッシベーション膜１６は、ポリイミド樹脂等の有機絶縁膜であってもよい。
半導体基板１０は、図１（Ｂ）に示すように、電極パッド１４におけるパッシベーション膜１６の開口１７とオーバーラップする領域１５を覆う酸化膜１８を有する。酸化膜１８は、パッシベーション膜１６の開口１７内に形成されていてもよい。酸化膜１８は、電極パッド１４の表面に形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、パッシベーション膜１６上に樹脂突起２０を形成することを含む（図２（Ｃ）参照）。樹脂突起２０は、既に公知となっているいずれかの材料によって形成してもよい。例えば、樹脂突起２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）、フェノール樹脂等の樹脂で形成してもよい。樹脂突起２０を形成する方法は特に限定されるものではないが、以下、図２（Ａ）〜図２（Ｃ）を参照して、樹脂突起２０を形成する方法の一例について説明する。はじめに、図２（Ａ）に示すように、パッシベーション膜１６（半導体基板１０）上に、樹脂材料２２を設ける。そして、図２（Ｂ）に示すように、樹脂材料２２をパターニングする。その後、樹脂材料２２を硬化（例えば熱硬化）させることによって、図２（Ｃ）に示すように、樹脂突起２０を形成してもよい。なお、樹脂突起２０の形状は特に限定されるものではない。例えば、樹脂突起２０は、直線状に形成されていてもよい（図６参照）。このとき、半導体基板１０の領域１１の境界に沿って延びるように形成されていてもよい。領域１１が長方形をなす場合、樹脂突起２０は、領域１１の長辺に沿って延びるように形成されていてもよい。そして、樹脂突起２０の表面は、曲面になっていてもよい。このとき、樹脂突起２０の断面形状は、半円状をなしていてもよい。樹脂突起２０を形成する工程で、樹脂材料２２を溶融させ、その後硬化させることによって、表面が曲面になるように樹脂突起２０を形成することができる。ただし、樹脂突起２０は、半球状をなしていてもよい（図示せず）。なお、樹脂突起２０は、パッシベーション膜１６の開口１７を避けて配置してもよい。
本実施の形態に係る半導体装置の製造方法は、パッシベーション膜１６及び樹脂突起２０上を通る金属層３０を形成することを含む（図３（Ｂ）参照）。金属層３０を形成する方法は特に限定されない。例えば、スパッタリングによって金属箔３２を形成し（図３（Ａ）参照）、その後、金属箔３２をパターニングすることによって金属層３０を形成してもよい（図３（Ｂ）参照）。すなわち、金属層３０は、パターニングされていてもよい。金属層３０は、配線パターンであってもよい。金属層３０の構成も特に限定されるものではない。例えば、金属層３０は、複数層で形成されていてもよい。このとき、金属層３０は、チタンタングステンによって形成された第１の層と、金によって形成された第２の層とを含んでいてもよい（図示せず）。あるいは、金属層３０は、単層で形成されていてもよい。金属層３０は、パッシベーション膜１６と接触するように形成してもよい。このとき、金属層３０を、樹脂突起２０の両側で、パッシベーション膜１６に接触するように形成してもよい。また、金属層３０は、酸化膜１８と接触するように形成してもよい。このとき、金属層３０を、部分的に、パッシベーション膜１６の開口１７内に入り込むように形成してもよい。また、金属層３０は、酸化膜１８を部分的に露出させるように形成してもよい。例えば、金属層３０は、図３（Ｂ）に示すように、酸化膜１８を露出させる貫通穴３４を有するように形成してもよい。
本実施の形態に係る半導体装置の製造方法は、図４（Ａ）及び図４（Ｂ）に示すように、酸化膜１８の少なくとも一部を導電体に置き換えて、電極パッド１４と金属層３０とを電気的に接続する電気的接続部４０を形成することを含む。本工程では、酸化膜１８のすべてを導電体に置き換えて、電気的接続部４０を形成してもよい（図４（Ｂ）参照）。本工程は、例えば、置換めっきによって行ってもよい。すなわち、置換めっき法によって酸化膜１８を導電体に置換して、電気的接続部４０を形成してもよい。金属層３０が、酸化膜１８を露出させる貫通穴３４を有する場合、酸化膜１８とめっき浴（めっき液）とを接触させることができるため、置換めっきが可能になる。また、金属層３０を、酸化膜１８と接触するように形成することで、電気的接続部４０と金属層３０とを、確実に接触させることができる。なお、電気的接続部４０の材料は特に限定されないが、ニッケルによって形成してもよい。このとき、電極パッド１４は、アルミニウムによって形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、図５に示すように、金属層３０及び電気的接続部４０上に、第２の金属層４２を形成することを含んでいてもよい。第２の金属層４２によると、金属層３０と電気的接続部４０との電気的な接続信頼性を高めることができる。あるいは、金属層４２を電気的接続部４０形成時に、同時に形成しても良い。すなわち、金属層３０を電極パッド１４とを同一金属材料を用いた場合には、置換めっき法により、電極パッド１４と、金属層３０上に電気的接続部４０と金属層４２を同時に形成できる。また、金属層３０として、置換めっき可能な材料を用いれば、電極パッド１４と同一材料を用いなくても、置換めっき法により、金属層４２と電気的接続部４０を同時に形成することが可能である。ただし、第２の金属層４２を形成する工程を行わず、半導体装置の製造工程を終了してもよい（図４（Ｂ）参照）。そして、半導体基板１０を個片に切断する工程や検査工程などを経て、図６に示す、半導体装置１を製造してもよい。
一般的に、金属は空気（酸素）と接触すると酸化し、酸化膜が形成される。そして、酸化膜は、金属に較べて電気抵抗が高い。そのため、電極パッドの表面に酸化膜が形成されると、電極パッドを他の導電部材と電気的に接続させることが難しくなる。そのため、電極パッドの表面に酸化膜が形成された場合、これを除去する工程の後に、電極パッドと他の導電部材とを電気的に接続させる工程が行われていた。
ところで、先に説明したように、本実施の形態に係る半導体装置の製造方法では、酸化膜１８を導電体に置換することによって、電気的接続部４０を形成する。そのため、本方法によると、酸化膜１８を除去する工程を行うことなく電気的接続部４０を形成することができる。すなわち、酸化膜１８を除去する工程を行うことなく、電極パッド１４と金属層３０とを電気的に接続することができる。そのため、本方法によると、信頼性の高い半導体装置を効率よく製造することが可能になる。
なお、電極に酸化膜が形成されている場合、酸化膜を除去するためには、Ａｒガスを利用する方法が一般的である。しかし、Ａｒガスは、樹脂に作用して、その表面を炭化させることが知られている。そして、樹脂は、炭化することによって、絶縁抵抗が低下する。そのため、樹脂表面に複数の配線が引き回される場合には、酸化膜を除去する工程を行うことで、配線間の絶縁抵抗が低下する事態が発生することが予想される。
しかし、本方法によると、酸化膜を除去する工程が不要になるため、樹脂突起２０の表面の絶縁抵抗を低下させることなく半導体装置を製造することができる。そのため、信頼性の高い半導体装置を製造することが可能になる。また、金属層３０上に金属層４２を形成した場合には、めっき法により厚い導電層を形成できるため、配線層の強度が増し、半導体装置の使用状況による断線やクラックの発生を低減でき、さらに、配線の抵抗を大きく下げることにより、高速な信号の伝送を行うことが出来るようになる。
図７には、半導体装置１が実装された電子モジュール１０００を示す。図７に示す例では、半導体装置１は、基板２に実装されている。ここで、基板２はリジッド基板（例えばガラス基板、シリコン基板）であってもよいし、フレキシブル基板（例えばフィルム基板）であってもよい。半導体装置１は、金属層３０が形成された面が基板２と対向するように搭載されていてもよい。このとき、基板２の配線と金属層３０とは、接触して電気的に接続されていてもよい。詳しくは、基板２の配線と金属層３０における樹脂突起２０の上端部とオーバーラップする部分とが、接触して電気的に接続されていてもよい。これによると、樹脂突起２０の弾性力によって、金属層３０を、基板２の配線に押し付けることができる。そのため、電気的な接続信頼性の高い半導体装置を提供することができる。また、半導体装置１は、接着剤（樹脂系接着剤）によって、基板２に接着されていてもよい。なお、電子モジュール１０００は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。そして、半導体装置１は、表示デバイスを制御するドライバＩＣであってもよい。
（変形例）
以下、図８〜図１０を参照して、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法について説明する。
本変形例に係る半導体装置の製造方法は、図８に示すように、金属層３５を形成することを含む。金属層３５は、金属箔であってもよい。金属層３５は、樹脂突起２０の表面をすべて覆うように形成してもよい。金属層３５は、開口３６を有するように形成してもよい。開口３６は、酸化膜１８の少なくとも一部を露出させるように形成されていてもよい。例えば、酸化膜１８、パッシベーション膜１６及び樹脂突起２０のすべてを覆うように金属箔を形成した後に、酸化膜１８を露出させる開口３６を形成することによって、金属層３５を形成してもよい。
本変形例に係る半導体装置の製造方法は、図９（Ａ）及び図９（Ｂ）に示すように、酸化膜１８の少なくとも一部を導電体に置き換えて、電極パッド１４と金属層３５とを電気的に接続する電気的接続部４５を形成することを含む。本工程は、図９（Ａ）に示すように、酸化膜１８の一部を除去することを含んでいてもよい。例えば、酸化膜１８における金属層３５の開口３６とオーバーラップする部分を除去してもよい。このとき、Ａｒガスを利用して、酸化膜１８を除去してもよい。これによって、電極パッド１４の一部を露出させてもよい。その後、開口３６の内側に導電体を設けることによって、図９（Ｂ）に示すように、電気的接続部４５を形成してもよい。
本変形例に係る半導体装置の製造方法は、図１０に示すように、金属層３５をパターニングすることを含む。金属層３５をパターニングして、配線パターン３７を形成してもよい。
以上の方法によって、半導体装置を製造してもよい。本方法によると、酸化膜１８を除去する際には、図８に示すように、樹脂突起２０は金属層３５に覆われている。そのため、Ａｒガスを利用して酸化膜１８を除去する工程を行った場合でも、樹脂突起２０の表面が炭化することを防止することができる。そのため、本方法によると、配線パターン３７の間で電気的なショートが発生しにくい、信頼性の高い半導体装置を製造することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）及び図１（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図２（Ａ）〜図２（Ｃ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図３（Ａ）及び図３（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図４（Ａ）及び図４（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図５は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図８は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。 図９（Ａ）及び図９（Ｂ）は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。 図１０は、本発明を適用した実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。
符号の説明
１…半導体装置、 １０…半導体基板、 １１…領域、 １２…集積回路、 １４…電極パッド、 １５…領域、 １６…パッシベーション膜、 １７…開口、 １８…酸化膜、 ２０…樹脂突起、 ２２…樹脂材料、 ３０…金属層、 ３２…金属箔、 ３４…貫通穴、 ３５…金属層、 ３６…開口、 ３７…配線パターン、 ４０…電気的接続部、 ４２…第２の金属層、 ４５…電気的接続部

Claims (5)

  1. 電極パッドと、前記電極パッドとオーバーラップする開口が形成されたパッシベーション膜と、前記開口とオーバーラップする位置に設けられた酸化膜とを有する半導体基板を用意する工程と、
    前記パッシベーション膜上に樹脂突起を形成する工程と、
    前記樹脂突起上に位置する第１の部分と、前記酸化膜上に位置する第２の部分と、前記酸化膜とオーバーラップする位置に位置する貫通穴と、を有する金属層を形成する工程と、
    前記金属層を形成する工程後、前記酸化膜の少なくとも一部を導電体に置き換えて、前記電極パッドと、前記金属層の前記第２の部分の前記電極パッドと対向する面と、に接する電気的接続部を形成する工程と、
    を含む半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記電気的接続部を形成する工程では、置換めっき法によって前記酸化膜を前記導電体に置換する半導体装置の製造方法。
  3. 請求項１又は請求項２記載の半導体装置の製造方法において、
    前記電極パッドはアルミニウムで形成されてなり、
    前記電気的接続部を、ニッケルで形成する半導体装置の製造方法。
  4. 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
    前記金属層上に、第２の金属層を形成する工程をさらに含む半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記第２の金属層を形成する工程は、前記電気的接続部を形成する工程と同時に行う半導体装置の製造方法。
JP2005180483A 2005-06-21 2005-06-21 半導体装置の製造方法 Expired - Fee Related JP4061506B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005180483A JP4061506B2 (ja) 2005-06-21 2005-06-21 半導体装置の製造方法
US11/424,167 US7763536B2 (en) 2005-06-21 2006-06-14 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005180483A JP4061506B2 (ja) 2005-06-21 2005-06-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007005357A JP2007005357A (ja) 2007-01-11
JP4061506B2 true JP4061506B2 (ja) 2008-03-19

Family

ID=37573944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005180483A Expired - Fee Related JP4061506B2 (ja) 2005-06-21 2005-06-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7763536B2 (ja)
JP (1) JP4061506B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4142041B2 (ja) * 2005-03-23 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
JP5057113B2 (ja) * 2009-11-17 2012-10-24 セイコーエプソン株式会社 半導体装置および電子部品並びにそれらの製造方法
US10141292B2 (en) * 2016-10-13 2018-11-27 Samsung Display Co., Ltd. Driving chip bump having irregular surface profile, display panel connected thereto and display device including the same
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772350A (en) 1980-10-24 1982-05-06 Toshiba Corp Fabrication of semiconductor device
JPH01247578A (ja) 1988-03-30 1989-10-03 Toshiba Corp 高密度実装部品の製造方法
JPH02272737A (ja) 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JPH0370129A (ja) 1989-08-10 1991-03-26 Toshiba Corp 半導体装置の製造方法
JPH05251455A (ja) 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
JP3087819B2 (ja) * 1995-09-04 2000-09-11 日本電信電話株式会社 はんだバンプ実装用端子電極形成方法
EP1050905B1 (en) * 1999-05-07 2017-06-21 Shinko Electric Industries Co. Ltd. Method of producing a semiconductor device with insulating layer
DE60022458T2 (de) * 1999-06-15 2006-06-22 Fujikura Ltd. Halbleitergehäuse, halbleitervorrichtung, elektronikelement und herstellung eines halbleitergehäuses
JP3596864B2 (ja) 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
JP3949505B2 (ja) * 2002-04-26 2007-07-25 シャープ株式会社 接続端子及びその製造方法並びに半導体装置及びその製造方法
JP2006303379A (ja) * 2005-04-25 2006-11-02 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007005357A (ja) 2007-01-11
US20060286790A1 (en) 2006-12-21
US7763536B2 (en) 2010-07-27

Similar Documents

Publication Publication Date Title
US20040092099A1 (en) Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP2006294692A (ja) 半導体装置およびその製造方法
JP2008091640A (ja) 電子装置およびその製造方法
JP2008091639A (ja) 電子装置およびその製造方法
JP5017872B2 (ja) 半導体装置及びその製造方法
JP2007042769A (ja) 半導体装置
US7936073B2 (en) Semiconductor device and method of manufacturing the same
KR100743947B1 (ko) 반도체 장치 및 그 제조 방법
US7763536B2 (en) Method of manufacturing a semiconductor device
CN100438005C (zh) 半导体装置
CN112992841A (zh) 线路基板
US7544598B2 (en) Semiconductor device and method of manufacturing the same
JP2004327480A (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
CN102190279B (zh) 半导体装置
JP4654790B2 (ja) 半導体装置及びその製造方法
JP4968424B2 (ja) 半導体装置
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006287094A (ja) 半導体装置及びその製造方法
JP2006351922A (ja) 半導体装置の製造方法
JP2007012811A (ja) 半導体装置の製造方法
JP3726694B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008103584A (ja) 半導体装置及び電子デバイス、並びに、それらの製造方法
JP2006005220A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees