[go: up one dir, main page]

CN112992841A - 线路基板 - Google Patents

线路基板 Download PDF

Info

Publication number
CN112992841A
CN112992841A CN202010096556.0A CN202010096556A CN112992841A CN 112992841 A CN112992841 A CN 112992841A CN 202010096556 A CN202010096556 A CN 202010096556A CN 112992841 A CN112992841 A CN 112992841A
Authority
CN
China
Prior art keywords
substrate
patterned
contact opening
layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010096556.0A
Other languages
English (en)
Inventor
杨凯铭
林晨浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN112992841A publication Critical patent/CN112992841A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种线路基板，包括基板、线路增层结构以及绝缘层。基板具有第一表面以及与第一表面相对的第二表面。基板包括多个图案化接垫。图案化接垫设置于基板的第一表面上且具有接触开口。线路增层结构设置于基板的第一表面上。线路增层结构包括内连线叠层以及多个导电柱。导电柱电连接内连线叠层及图案化接垫。绝缘层设置于基板与线路增层结构之间。

Description

线路基板
技术领域
本发明涉及一种基板，尤其涉及一种线路基板。
背景技术
随着半导体封装技术的演进，半导体装置(semiconductor device)已开发出不同的封装型态，例如：打线式(wire bonding)、覆晶式(flip chip)或混合式(hybrid，即覆晶式配合打线式)。
上述使用焊球或凸块的接合技术，会使用焊料进行接合，但其接合面容易因长时间产生疲劳而分离、焊球在制程中容易产生缺陷影响可靠度、且接点的阻值较高。
发明内容
本发明是针对一种线路基板，适于进行低温接合组装，且具有优良的接合可靠度与接合质量以及优良的电气特性。
根据本发明的实施例，线路基板包括基板、线路增层结构以及绝缘层。基板具有第一表面以及与第一表面相对的第二表面。基板包括多个图案化接垫设置于基板的第一表面上，各图案化接垫具有接触开口。线路增层结构设置于基板的第一表面上，包括内连线叠层以及多个导电柱。这些导电柱电连接内连线叠层以及这些图案化接垫。绝缘层设置于基板与线路增层结构之间。
在根据本发明的实施例的线路基板中，上述的各导电柱对应抵接各接触开口。
在根据本发明的实施例的线路基板中，上述的接触开口的壁面为倾斜面，且接触开口远离第一表面的孔径大于接触开口邻近第一表面的孔径。
在根据本发明的实施例的线路基板中，上述的各图案化接垫还包括图案化金属层，接触开口设置于图案化金属层上，且接触开口的深度小于图案化金属层的厚度。
在根据本发明的实施例的线路基板中，上述的各图案化接垫还包括图案化金属层，接触开口设置于图案化金属层上，且接触开口贯穿图案化金属层的厚度并暴露基板的第一表面。
在根据本发明的实施例的线路基板中，上述的各导电柱对应抵接各接触开口并接触第一表面。
在根据本发明的实施例的线路基板中，上述的线路基板还包括多个蚀刻停止层设置于第一表面上，各所述图案化接垫对应各所述蚀刻停止层设置，且各蚀刻停止层位于各图案化接垫与基板之间。
在根据本发明的实施例的线路基板中，上述的各图案化接垫还包括图案化金属层，接触开口设置于图案化金属层上，且接触开口贯穿图案化金属层的厚度并暴露蚀刻停止层。
在根据本发明的实施例的线路基板中，上述的各导电柱对应抵接各接触开口并接触蚀刻停止层。
在根据本发明的实施例的线路基板中，上述的绝缘层环绕这些导电柱并填满这些导电柱之间的间隙，且绝缘层覆盖这些图案化接垫。
基于上述，由于本发明的线路基板可以直接将接触开口制作于图案化接垫上，因此可以省去额外设置介电层，以简化制程、减少成本。此外，由于本实施例的导电柱与接触开口的壁面之间产生一应力集中点，故能有效降低压合的温度，并能降低接合所需的力量。因此，本发明可以达成铜对铜对接的需求，适于降低制程的需求并减少制造成本，并提升导电柱与图案化接垫的结合可靠度及接合质量，还具有优良的电气特性而能提升线路基板的信号传输速度及质量。此外，设置于基板与线路增层结构之间的绝缘层除了可以提升接合力外，还能保护导电柱与图案化接垫不受环境中水气的影响，且更具有良好的弹性及可挠性而能吸收应力以提升线路基板抗冲击的能力，进一步增加线路基板的接合可靠度及接合质量。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1A至图1D是本发明一实施例的一种线路基板的制造流程剖面示意图；
图2是本发明另一实施例的线路基板的剖面示意图；
图3是本发明再一实施例的线路基板的剖面示意图。
附图标号说明
10、10A、10B：线路基板；
100：线路增层结构；
110：载板；
120：内连线叠层；
122：图案化内连线；
124：介电层；
140：导电柱；
160：绝缘层；
200、200A、200B：基板；
220：外层介电层；
221：第一表面；
222：第二表面；
224：导通孔；
240、240A、240B：图案化接垫；
242、242A、242B：图案化金属层；
244、244A、244B：接触开口；
260：接点；
280：蚀刻停止层；
D：深度；
H1、H2：厚度；
L：长度；
W：宽度。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
下文列举一些实施例并配合所附附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为了方便理解，下述说明中相同的元件将以相同的符号标示来说明。
另外，关于文中所使用的“第一”、“第二”...等用语，并非表示顺序或顺位的意思，应知其是为了区别以相同技术用语描述的元件或操作。
其次，在本文中所使用的用词“包含”、“包括”、“具有”等，均为开放性的用语；也就是指包含但不限于。
再者，在本文中所使用的用词“接触”、“相接”、“接合”等，如无特别说明，则可代表直接接触或者通过其他膜层间接地接触。
图1A至图1D是本发明一实施例的一种线路基板的制造流程剖面示意图。请先参考图1D，图1D是本发明一实施例的线路基板10的剖面示意图。线路基板10包括基板200、线路增层结构100以及绝缘层160设置于基板200与线路增层结构100之间。在本实施例中，线路增层结构100上设置有多个导电柱140，且这些导电柱140电连接至基板200上的多个图案化接垫240。藉此，基板200与线路增层结构100之间的接合可靠度与接合质量可被提升，而使线路基板10具有优良的电气特性。以下将以一实施例简单说明线路基板10的制造流程。
请参考图1A，图1A是本发明的线路增层结构100的剖面示意图。首先，提供一载板110。载板110的材料可包括玻璃、陶瓷、高分子材料或硅。举例来说，载板110的材料可以是多晶硅(Poly-silicon)、碳化硅(Silicon carbide，SiC)、石墨烯(Graphene)、氮化铝(Aluminum Nitride，AlN)或其他适用材质，但本发明不以此为限。
接着，于载板110上形成多层内连线122与多层介电层124。在一些实施例中，形成内连线122与介电层124的步骤之前，可先在载板110上形成一层离形膜，再将内连线122与介电层124形成于离形膜上。
在本实施例中，多层内连线122与多层介电层124可以交互堆叠而形成多层堆叠的内连线叠层120。从另一角度来说，内连线叠层120可以是重配置线路层(redistributionlayer，RDL)，而由介电层124、配置在介电层124的相对两侧的图案化内连线122及贯穿介电层124并连通至图案化内连线122的导电孔(未标示)所构成的多层线路，亦可为单层线路或具有其他组成方式的多层线路，但本发明不以此为限。在此须说明的是，图1A仅示意性地示出四层内连线122与四层介电层124交互堆叠的四层内连线叠层120，但图1A的结构并非用以限定本发明。在其他实施例中，内连线叠层120可选择性地包括一层、两层、三层、五层或更多层的内连线与介电层。
在本实施例中，基于导电性的考量，内连线122的材料包括金属材料、金属氮化物、金属硅化物或其组合。所述金属材料可例如是钛、铜、镍、钯、金、银或其合金，但本发明不以此为限。内连线122的形成方法包括物理气相沉积法、化学气相沉积法、电镀制程或化学镀(electroless plating)制程，所述物理气相沉积法可例如是溅镀法或蒸镀法，但本发明不以此为限。
在本实施例中，介电层124的材料包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其他合适的材料、或上述至少二种材料的堆叠层)、有机材料(例如：聚酰亚胺(polyimide,PI)、聚苯唑(PBO)、硅胶(silicone)、环氧树脂(epoxy)、苯并环丁烯(BCB)等其他合适的材料、或上述至少二种材料的堆叠层)、或其他合适的材料、或上述的组合，本发明不以此为限。
请参考图1A，接着将多个导电柱140形成在内连线叠层120上。在本实施例中，导电柱140设置于内连线122上并电连接内连线叠层120的内连线122。导电柱140可为电镀凸块或蚀刻凸块，其材料与内连线122可以相同或不同，包括金属材料。所述金属材料可例如是钛、铜、镍、钯、金、银或其合金，但本发明不以此为限。导电柱140的形成方法可包括先形成一层导电材料于内连线叠层120上，再通过微影蚀刻以图案化出多个电性连接至内连线122的导电柱140，但本发明不以此为限。在本实施例中，这些导电柱140的其中任一者的直径可为5微米(micrometer)至60微米，且这些导电柱140的其中任一者的高度可为5微米至35微米，但本发明不以此为限。在本实施例中，导电柱140的高度可定义为由导电柱140接触内连线叠层120的介面，沿着所述介面的法线方向上延伸至远离内连线叠层120的导电柱140的表面的最远距离。
在本实施例中，可接着在内连线叠层120上设置一层绝缘层160以覆盖这些导电柱140及内连线叠层120。在本实施例中，绝缘层160的材料包括有机材料或无机材料。举例来说，可以包括环氧树脂(epoxy)、丙烯酸系树脂、聚酰亚胺(polyimide,PI)、聚苯唑(PBO)、硅胶(silicone)、苯并环丁烯(BCB)或其他合适材料，但本发明不以此为限。绝缘层160可作为钝化层以保护内连线叠层120及导电柱140，并提升对环境中水气及氧气的防护性。此外，绝缘层160还可以提供后续线路增层结构100固定至基板200的接合力，以提升线路基板10的接合质量及可靠性。
在本实施例中，绝缘层160可以完全包覆这些导电柱140。也就是说，设置在线路增层结构100上的绝缘层160的厚度可以大于导电柱140的厚度，但本发明不以此为限。在一些实施例中，绝缘层160的厚度也可以等于或小于导电柱140的厚度。
在另一些实施例中，绝缘层160也可以设置于基板200上，以保护基板200上的线路或接垫，但不以此为限。
请参考图1B，图1B是本发明的基板200的剖面示意图。在本实施例中，基板200例如为具有线路层的有机基板(organic substrate)，包括外层介电层220以及设置于外层介电层220上的多个图案化接垫240或接点260(terminal)，但本发明不以此为限。在一些实施例中，基板200也可以是无核心基板(coreless)、印刷电路板(printed circuit board,PCB)、任意层印刷电路板(any-layer printed circuit board)或是应用高密度连接板(HighDensity Interconnect,HDI)技术，但不以此为限。
在本实施例中，基板200包括有核基板(core)或无核心基板(coreless)，也可以是绝缘基板、可挠式基板、玻璃基板或其组合，本发明不以此为限。外层介电层220可以是胶片(PrePreg)或是其他合适的介电材料，本发明不以此为限。
如图1B所示，基板200(或者是外层介电层220)具有第一表面221以及相对第一表面221的第二表面222。在本实施例中，多个图案化接垫240设置于基板200的第一表面221上。在本实施例中，图案化接垫240可以是外层介电层220上的信号导线的一部分，但本发明不以此为限。在一些实施例中，图案化接垫240也可以与信号导线分别设置但可彼此连接。另外，多个接点260设置于基板200的第二表面222上。在本实施例中，还可选择性地在外层介电层220中形成导通孔224，以将位于基板200的第一表面221上的图案化接垫240与基板200内部线路互相连接，但本发明不以此为限。上述导通孔224的形成方式包括微影蚀刻、机械钻孔、激光钻孔或是其他合适的方法，本发明不以此为限。
在本实施例中，图案化接垫240与接点260的材料可例如是钛、铜、镍、钯、金、银或其合金，但本发明不以此为限。
值得注意的是，本实施例的图案化接垫240具有接触开口244。具体来说，图案化接垫240包括图案化金属层242以及设置于图案化金属层242上的接触开口244。在本实施例中，图案化接垫240的形成方式可包括先形成一层金属材料层(未示出)，接着于金属材料层上设置一层光阻层(photoresist)，再对所述光阻层进行显影。之后，对金属材料层通过铜蚀刻液进行蚀刻。上述铜蚀刻液例如包括硫酸双氧水(H2SO4+H2O2)、氯化铁(FeCl3)、氯化铵氨铜(H8ClCuNO2)、氯化铜(CuCl2)、氢氟酸(HF)、稀释氢氟酸(DHF)或是缓冲氧化蚀刻液(BOE)，但本发明不以此为限。藉此，可以将光阻层的图案转移至金属材料层，进而直接形成图案化金属层242以及图案化金属层242上的接触开口244。如此一来，可以简化制程，节省成本。
在一些实施例中，也可以直接形成具有接触开口244的图案化接垫240。在另一些实施例中，还可以在形成图案化金属层242后，再通过激光钻孔或机械钻孔形成接触开口244。
在本实施例中，图案化接垫240(或图案化金属层242)可符合精细线路(finepitch)的需求。举例来说，图案化接垫240的长度L可为15微米至80微米，但不以此为限。在一些实施例中，长度L可为40微米至60微米或60微米至80微米。在本实施例中，长度L可定义为图案化接垫240沿着第一表面221延伸的最大长度。
在本实施例中，图案化接垫240(或图案化金属层242)的厚度H1可为5微米至35微米，但不以此为限。在一些实施例中，厚度H1可为6微米至10微米或10微米至18微米。在本实施例中，厚度H1可定义为图案化接垫240于垂直基板200的方向上，在第一表面221上的最大厚度。
在本实施例中，接触开口244于远离第一表面221的孔径大于接触开口244于邻近第一表面221的孔径。举例说明，接触开口244于远离第一表面221处的孔径逐渐往邻近第一表面221处缩小，使得接触开口244的壁面为倾斜面，且所述壁面与接触开口244的底面之间可具有夹角。在本实施例中，所述夹角可为0度至90度，但本发明不以此为限。在一些实施例中，夹角可为30度或60度。
在本实施例中，接触开口244于远离第一表面221的孔径可具有宽度W。上述宽度W可为5微米至60微米，但不以此为限。在一些实施例中，宽度W可为10微米至15微米或15微米至30微米。在本实施例中，宽度W可定义为接触开口244于远离第一表面221的孔径的最大宽度。
在本实施例中，接触开口244的深度D可为5微米至35微米，但不以此为限。在一些实施例中，深度D可为6微米至10微米或10微米至18微米。在本实施例中，深度D可定义为接触开口244于垂直基板200的方向上，在第一表面221上的最大深度。在本实施例中，深度D可以小于图案化接垫240(或图案化金属层242)的厚度H1。也就是说，接触开口244不会贯穿图案化金属层242，而是在图案化金属层242上形成具有适当深度的凹槽。
在一些实施例中，导电柱140的高度(未标示)可以大于或等于接触开口244的深度D，但不以此为限。
在本实施例中，接触开口244于俯视上的外型并不特别限定，其可以是三角型、矩形、多边型、圆形、椭圆形或不规则形。接触开口244于剖视上的外型可以是锥形(taper)或碗形，但不以此为限。
在本实施例中，于形成接触开口244后可以选择性地清洗基板200，以将可能存在的杂质或灰尘去除，以进一步提升后续进行接合时的可靠度及质量。
请参考图1C，接着将线路增层结构100压合至基板200上。举例来说，线路增层结构100可以压合并设置于基板200的第一表面221上。线路增层结构100的导电柱140对应至第一表面221上的图案化接垫240，且各导电柱140对应抵接各接触开口244。在本实施例中，导电柱140可以通过热压合而填满接触开口244。如此一来，导电柱140可以电连接图案化接垫240，以在内连线叠层120与图案化接垫240之间将线路增层结构100电连接至基板200的导线与接垫。
在本实施例中，导电柱140的材料与图案化接垫240的材料可以相同，例如是钛、铜、镍、钯、金、银或其合金，但本发明不以此为限。
请参考图1C，于将线路增层结构100压合至基板200上的步骤中，同时也会将绝缘层160压合至基板200上。于上述步骤中，压合至图案化接垫240及接触开口244的导电柱140可将覆盖导电柱140的绝缘层160推开，而不会影响导电柱140抵接至接触开口244。此外，绝缘层160可以位于基板200与线路增层结构100之间，以环绕这些导电柱140并填满这些导电柱140之间的间隙。另外，绝缘层160更可以覆盖图案化接垫240。如此一来，绝缘层160可以将线路增层结构100牢靠的固定至基板200上，进一步提升导电柱140与图案化接垫240之间的接合可靠度以及接合质量，使线路基板10具有优良的电气特性。此外，绝缘层160更可以保护导电柱140与图案化接垫240不受环境中水气的影响，且更具有良好的弹性及可挠性而能吸收应力以提升线路基板10抗冲击的能力，进一步增加接合可靠度及接合质量。
请参考图1C及图1D，将载板110移除。在本实施例中，移除载板110的方法例如包括通过照光、加热、外加机械力(例如：剥离)或是通过激光解离而将载板110与线路增层结构100分离。至此，已完成线路基板10的制程。
值得注意的是，由于本发明实施例的线路基板10可以直接将接触开口244制作于图案化接垫240的图案化金属层242上，因此可以省去额外设置介电层于图案化金属层242上并设置开口暴露出图案化金属层242的步骤，而可以简化制程、减少成本。
此外，由于接触开口244的壁面为倾斜面，因此在进行压合的步骤时，可以在常压的环境下，于压合温度小于或等于200℃的条件下，进行金属对金属的接合制程。具体来说，当导电柱140为导电铜柱且图案化接垫240为铜接垫时，导电柱140在接触到接触开口244的倾斜铜侧壁之后，导电柱140与接触开口244的倾斜壁面之间产生一应力集中点，因此能有效降低压合的温度，并能降低接合所需的力量。此外，于接合前，导电柱140的表面不须先进行清洁，也不需通过化学研磨制程使其表面平坦。另外，于接合后，线路基板10也不需经过额外的退火处理。因此，本实施例所示的铜对铜的接合方式，适于降低制程的需求并减少制造成本，还可以达成铜对铜对接的需求，提升导电柱140与图案化接垫240的结合可靠度及接合质量，具有良好的弹性及可挠性，更具有优良的电气特性而能提升线路基板10的信号传输速度及质量。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，关于省略了相同技术内容的部分说明可参考前述实施例，下述实施例中不再重复赘述。
图2是本发明另一实施例的线路基板的剖面示意图。请参考图1D及图2，本实施例的线路基板10A与图1D的线路基板10相似，主要的差异在于：线路基板10A的图案化接垫240A包括图案化金属层242A及接触开口244A。接触开口244A设置于图案化金属层242A上，且接触开口244A贯穿图案化金属层242A的厚度，并暴露基板200A的第一表面221。也就是说，接触开口244A的深度可以等于图案化金属层242A的厚度。
在上述的设置下，对应抵接至接触开口244A的导电柱140可以接触第一表面221。如此一来，可以简化形成接触开口244A的制程工艺、进一步地达成薄化的需求还可获致与上述实施例相同的效果。
图3是本发明再一实施例的线路基板的剖面示意图。请参考图1D及图3，本实施例的线路基板10B与图1D的线路基板10相似，主要的差异在于：线路基板10B还包括多个蚀刻停止层280设置于基板200B的第一表面221上。蚀刻停止层280对应图案化接垫240B(或图案化金属层242B)设置。具体来说，在形成图案化接垫240B的步骤之前，可先形成一层蚀刻停止材料(未示出)于第一表面221上，再通过微影蚀刻工艺对蚀刻停止材料进行图案化以形成蚀刻停止层280。在本实施例中，蚀刻停止层280可以共形地填入基板200B于第一表面221上的导通孔224。
在本实施例中，蚀刻停止层280的材料包括钛、锡、钼、铝或其他合适的材料，本发明不以此为限。在本实施例中，蚀刻停止层280的厚度H2可为5纳(nanometer)米至100纳米，但不以此为限。在一些实施例中，厚度H2可为5纳米至10纳米或10纳米至20纳米。在本实施例中，厚度H2可定义为蚀刻停止层280于垂直基板200的方向上，在第一表面221上的最大厚度。
接着，在蚀刻停止层280上对应地设置图案化接垫240B。举例来说，在蚀刻停止层280上设置图案化金属层242B，然后在图案化金属层242B形成接触开口244B。在一些实施例中，图案化金属层242B的边缘与蚀刻停止层280切齐，但本发明不以此为限。在上述的设置下，蚀刻停止层280位于图案化接垫240B(或图案化金属层242B)与基板200之间。在本实施例中，图案化接垫240B的厚度可以大于蚀刻停止层280的厚度H2，但本发明不以此为限。在一些实施例中，图案化接垫240B的厚度也可以等于或小于蚀刻停止层280的厚度H2。
在本实施例中，接触开口244B于垂直基板200的方向上的正投影不重叠导通孔224于垂直基板200的方向上的正投影，但本发明不以此为限。
在本实施例中，接触开口244B可以贯穿图案化金属层242B的厚度，并暴露蚀刻停止层280。也就是说，接触开口244B的深度可以等于图案化金属层242B的厚度。在上述的设置下，在对图案化金属层242B进行显影及蚀刻的步骤中，可以通过蚀刻停止层280来减少蚀刻液对基板200的影响。如此一来，可以减少制程对基板200的影响，还能使图案化接垫240B可以形成在大致平坦的蚀刻停止层280上，使后续接触开口244B与导电柱140的对接能够可靠，进而能提升线路基板10B质量。
在本实施例中，对应抵接至接触开口244B的导电柱140可以接触蚀刻停止层280。如此一来，线路基板10B除了具有简化制程工艺及保护基板200外，还能通过蚀刻停止层280提升接合可靠度及质量并具有良好的电气特性。此外，线路基板10B还可获致与上述实施例相同的效果。
综上所述，由于本发明一实施例的线路基板可以直接将接触开口制作于图案化接垫上，因此可以省去额外设置介电层，以简化制程、减少成本。此外，由于接触开口的壁面为倾斜面，因此可以在常压及低温(温度小于或等于200℃)的环境下，进行压合及铜对铜接合制程。本实施例的导电柱在接触到接触开口的倾斜面之后，导电柱与接触开口的壁面之间产生一应力集中点，故能有效降低压合的温度，并能降低接合所需的力量。因此，本实施例所示的铜对铜的接合方式，适于降低制程的需求并减少制造成本，还可以达成铜对铜对接的需求，提升导电柱与图案化接垫的结合可靠度及接合质量，具有良好的弹性及可挠性，更具有优良的电气特性而能提升线路基板的信号传输速度及质量。
此外，设置于基板与线路增层结构之间的绝缘层除了可以提升接合力外，还可以环绕导电柱并覆盖图案化接垫。藉此，绝缘层可以保护导电柱与图案化接垫不受环境中水气的影响，且更具有良好的弹性及可挠性而能吸收应力以提升线路基板抗冲击的能力，进一步增加线路基板的接合可靠度及接合质量。
另外，线路基板还可以通过蚀刻停止层来减少蚀刻液制程对基板的影响，还能使图案化接垫可以平坦，提升接触开口与导电柱的接合可靠度及质量，进而使线路基板具有优良的质量及电气特性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种线路基板，其特征在于，包括：
基板，具有第一表面以及与所述第一表面相对的第二表面，所述基板包括：
多个图案化接垫，设置于所述基板的所述第一表面上，各所述图案化接垫具有接触开口；
线路增层结构，设置于所述基板的所述第一表面上，包括：
内连线叠层；以及
多个导电柱，所述多个导电柱电连接所述内连线叠层以及所述多个图案化接垫；以及
绝缘层设置于所述基板与所述线路增层结构之间。
2.根据权利要求1所述的线路基板，其特征在于，各所述导电柱对应抵接各所述接触开口。
3.根据权利要求1所述的线路基板，其特征在于，所述接触开口的壁面为倾斜面，且所述接触开口远离所述第一表面的孔径大于所述接触开口邻近所述第一表面的孔径。
4.根据权利要求1所述的线路基板，其特征在于，各所述图案化接垫还包括图案化金属层，所述接触开口设置于所述图案化金属层上，且所述接触开口的深度小于所述图案化金属层的厚度。
5.根据权利要求1所述的线路基板，其特征在于，各所述图案化接垫还包括图案化金属层，所述接触开口设置于所述图案化金属层上，且所述接触开口贯穿所述图案化金属层的厚度并暴露所述基板的所述第一表面。
6.根据权利要求5所述的线路基板，其特征在于，各所述导电柱对应抵接各所述接触开口并接触所述第一表面。
7.根据权利要求1所述的线路基板，其特征在于，还包括多个蚀刻停止层设置于所述第一表面上，各所述图案化接垫对应各所述蚀刻停止层设置，且各所述蚀刻停止层位于各所述图案化接垫与所述基板之间。
8.根据权利要求7所述的线路基板，其特征在于，各所述图案化接垫还包括图案化金属层，所述接触开口设置于所述图案化金属层上，且所述接触开口贯穿所述图案化金属层的厚度并暴露所述蚀刻停止层。
9.根据权利要求7所述的线路基板，其特征在于，各所述导电柱对应抵接各所述接触开口并接触所述蚀刻停止层。
10.根据权利要求1所述的线路基板，其特征在于，所述绝缘层环绕所述多个导电柱并填满所述多个导电柱之间的间隙，且所述绝缘层覆盖所述多个图案化接垫。
CN202010096556.0A 2019-12-16 2020-02-14 线路基板 Pending CN112992841A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108146006 2019-12-16
TW108146006A TWI698972B (zh) 2019-12-16 2019-12-16 線路基板

Publications (1)

Publication Number Publication Date
CN112992841A true CN112992841A (zh) 2021-06-18

Family

ID=72602207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010096556.0A Pending CN112992841A (zh) 2019-12-16 2020-02-14 线路基板

Country Status (2)

Country Link
CN (1) CN112992841A (zh)
TW (1) TWI698972B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11540396B2 (en) 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN114126190A (zh) * 2020-08-28 2022-03-01 欣兴电子股份有限公司 电路板结构及其制作方法
CN115348725A (zh) * 2021-05-13 2022-11-15 欣兴电子股份有限公司 电路板结构及其制作方法
TWI762310B (zh) * 2021-05-13 2022-04-21 欣興電子股份有限公司 電路板結構及其製作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246411A (ja) * 2001-02-16 2002-08-30 Ricoh Co Ltd 半導体装置及びその製造方法
US6593224B1 (en) * 2002-03-05 2003-07-15 Bridge Semiconductor Corporation Method of manufacturing a multilayer interconnect substrate
JP2004335921A (ja) * 2003-05-12 2004-11-25 Fujikura Ltd 多層配線板、多層基板用基材およびそれらの製造方法
US20080122079A1 (en) * 2006-08-16 2008-05-29 Phoenix Precision Technology Corporation Package substrate and manufacturing method thereof
CN101236942A (zh) * 2008-03-04 2008-08-06 日月光半导体制造股份有限公司 集成电路基板及其制造方法
US9299650B1 (en) * 2013-09-25 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof
US20160240503A1 (en) * 2015-02-13 2016-08-18 Advanced Semiconductor Engineering, Inc. Bonding structure for semiconductor package and method of manufacturing the same
CN106711104A (zh) * 2011-10-20 2017-05-24 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
CN107960009A (zh) * 2016-10-17 2018-04-24 南亚电路板股份有限公司 电路板结构与其制造方法
US20190306987A1 (en) * 2018-04-02 2019-10-03 Unimicron Technology Corp. Circuit board, package structure and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI636710B (zh) * 2017-03-21 2018-09-21 欣興電子股份有限公司 線路板堆疊結構及其製作方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246411A (ja) * 2001-02-16 2002-08-30 Ricoh Co Ltd 半導体装置及びその製造方法
US6593224B1 (en) * 2002-03-05 2003-07-15 Bridge Semiconductor Corporation Method of manufacturing a multilayer interconnect substrate
JP2004335921A (ja) * 2003-05-12 2004-11-25 Fujikura Ltd 多層配線板、多層基板用基材およびそれらの製造方法
US20080122079A1 (en) * 2006-08-16 2008-05-29 Phoenix Precision Technology Corporation Package substrate and manufacturing method thereof
CN101236942A (zh) * 2008-03-04 2008-08-06 日月光半导体制造股份有限公司 集成电路基板及其制造方法
CN106711104A (zh) * 2011-10-20 2017-05-24 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
US9299650B1 (en) * 2013-09-25 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof
US20160240503A1 (en) * 2015-02-13 2016-08-18 Advanced Semiconductor Engineering, Inc. Bonding structure for semiconductor package and method of manufacturing the same
CN107960009A (zh) * 2016-10-17 2018-04-24 南亚电路板股份有限公司 电路板结构与其制造方法
US20190306987A1 (en) * 2018-04-02 2019-10-03 Unimicron Technology Corp. Circuit board, package structure and method of manufacturing the same

Also Published As

Publication number Publication date
TWI698972B (zh) 2020-07-11
TW202125757A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
US10943873B2 (en) Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
JP4775007B2 (ja) 半導体装置及びその製造方法
JP4271590B2 (ja) 半導体装置及びその製造方法
TWI698972B (zh) 線路基板
JP4790297B2 (ja) 半導体装置およびその製造方法
KR100764055B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
US8610268B2 (en) Semiconductor element, semiconductor element mounted board, and method of manufacturing semiconductor element
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2007273624A (ja) 半導体装置及びその製造方法
US7763536B2 (en) Method of manufacturing a semiconductor device
JP4967340B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
KR20080045017A (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
CN102190279B (zh) 半导体装置
US10993332B2 (en) Circuit substrate
US8258009B2 (en) Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof
JP4528018B2 (ja) 半導体装置及びその製造方法
CN101937901A (zh) 线路基板及其制作方法与封装结构
JP2020129680A (ja) インターポーザ及びインターポーザの製造方法
JP2004281880A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
CN110828317B (zh) 封装基板结构与其接合方法
JP2006287094A (ja) 半導体装置及びその製造方法
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210618

RJ01 Rejection of invention patent application after publication