JP4055700B2 - 半導体装置 - Google Patents

Description

本発明は、主表面側および主裏面側に主電極を有する半導体素子の主裏面側に第１の金属体、主表面側に第２の金属体および第３の金属体を接合するとともに、半導体素子の接地側の主電極の基準電位をモニターするための基準端子を備え、これらを樹脂でモールドしてなる半導体装置に関する。

図６は、この種の半導体装置の一般的な概略断面構成を示す図である。この図６に示されるような半導体装置としては、たとえば、特許文献１に記載の半導体装置が提案されている。

図６において、半導体素子１０は、たとえばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの縦型パワー素子であり、上面側が素子形成面である主表面、下面側が主裏面である。

この半導体素子１０の主裏面側には、電極と放熱体とを兼ねる第１の金属体２０が、はんだなどの第１の導電性接合部材５１を介して電気的・熱的に接合されている。また、半導体素子１０の主表面側には、第２の金属体４０が、はんだなどの第２の導電性接合部材５２を介して電気的・熱的に接合されている。

さらに、第２の金属体４０における半導体素子１０側の面とは反対側の面には、電極と放熱体とを兼ねる第３の金属体３０が、はんだなどの第３の導電性接合部材５３を介して電気的・熱的に接合されている。

また、半導体素子１０の周囲には、基準端子Ｊ１が設けられており、半導体素子１０の主表面と基準端子Ｊ１とは、ボンディングワイヤ７０を介して電気的に接続されている。そして、装置のほぼ全体が樹脂８０によりモールドされ封止されている。

ここにおいて、図７は、図６中の半導体素子１０近傍部を模式的に示す拡大断面図であり、図８は、半導体素子１０をその主表面側から見たときの構成を模式的に示す平面図である。

図７、図８に示されるように、半導体素子１０の主表面には、複数個のセルブロックＴｒが配列された形となっている。個々のセルブロックＴｒは、たとえば複数個のトランジスタ等の素子の集合体として構成されている。

そして、各セルブロックＴｒの上には、主表面側における主電極１１が形成されている。また、図示しないが、半導体素子１０の主裏面側にも主電極が形成されている。ここで、半導体素子１０の主電極としては、たとえば主表面側の主電極がエミッタ電極、主裏面側の主電極がコレクタ電極とすることができる。

つまり、半導体素子１０の主裏面側の主電極は、第１の金属体２０と第１の導電性接合部材５１を介して電気的に接続され、半導体素子１０の主表面側の主電極１１は、第２の導電性接合部材５２、第２の金属体４０および第３の導電性接合部材５３を介して第３の金属体３０と電気的に接続されている。

また、図８に示されるように、一般に、従来では半導体素子１０の最外周に位置するセルブロックＴｒは、当該セルブロックＴｒと導通するパッド１２を介して基準端子Ｊ１と電気的に接続されている。

なお、図８中において、基準端子Ｊ１と電気的に接続されているパッド１２以外の他のパッド１２ａは、半導体素子１０におけるゲート電極等の信号電極用のパッドであり、当該他のパッド１２ａは、この半導体装置に備えられている図示しない信号端子にボンディングワイヤ等を介して電気的に接続されている。

そして、半導体素子１０においては両主電極間に大電流が流れるが、基準端子Ｊ１においては、両主電極のうちの接地側の主電極の基準電位をモニターするようになっている。たとえば、エミッタ電極など、半導体素子１０における主表面側の主電極における基準電位が、基準端子Ｊ１にてモニターされるようになっている。
特開２００３−１１００６４号公報

しかしながら、この種の半導体装置においては、装置の小型化にともなって、半導体素子１０の実装密度が大きくなるなどにより、半導体素子１０の発熱密度も大きくなってくる。

このようなことから、上記図６において、半導体素子１０と第２の金属体４０との間を接合する第２の導電性接合部材５２にてクラックが発生すると、半導体素子１０における主電極間の導通が悪化し、その結果、基準電位が変動してしまう。

具体的には、図７に示されるように、クラックＫは、第２の導電性接合部材５２の外周側から発生する。つまり、図８に示されるように、複数個のセルブロックＴｒのうち、半導体素子１０の最外周に位置するセルブロックＴｒの部分にて、第２の導電性接合部材５２が剥離する。

すると、この半導体素子１０の最外周に位置するセルブロックＴｒの部分では、主電極１１が用をなさなくなるため、この最外周に位置するセルブロックＴｒと導通している基準端子Ｊ１において、基準電位が変動してしまう。そして、基準電位が変動すると、半導体素子１０の動作特性に悪影響を及ぼす。

そこで、本発明は上記問題に鑑み、主表面側および主裏面側に主電極を有する半導体素子の主裏面側に第１の金属体、主表面側に第２の金属体および第３の金属体を接合するとともに、半導体素子の接地側の主電極の基準電位をモニターするための基準端子を備え、これらを樹脂でモールドしてなる半導体装置において、半導体素子の主表面側と第２の金属体とを接合する導電性接合部材にクラックが発生しても、基準電位が変動するのを極力防止することを目的とする。

本発明は、従来では、基準電位を半導体素子における最外周に位置するセルブロックから取り込んでいたため、導電性接合部材の外周部に発生するクラックの影響を敏感に受けていたことに着目してなされたものである。

すなわち、請求項１〜請求項７に記載の発明では、主表面および主裏面にそれぞれ主電極を有するとともに主表面側に複数個のセルブロック（Ｔｒ）を有する半導体素子（１０）と、半導体素子（１０）の主裏面の主電極に第１の導電性接合部材（５１）を介して接合され、電極と放熱体とを兼ねる第１の金属体（２０）と、半導体素子（１０）の主表面の主電極に第２の導電性接合部材（５２）を介して接合された第２の金属体（４０）と、第２の金属体（４０）における半導体素子（１０）側の面とは反対側の面に第３の導電性接合部材（５３）を介して接合され、電極と放熱体とを兼ねる第３の金属体（３０）と、半導体素子（１０）における接地側の主電極の基準電位をモニターするための基準端子（Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５）と、を備え、装置のほぼ全体が樹脂（８０）でモールドされてなる半導体装置において、次のような特徴点を有するものである。

・半導体素子（１０）における複数個のセルブロック（Ｔｒ）のうち半導体素子（１０）の最外周に位置するセルブロック（Ｔｒ）以外のセルブロック（Ｔｒ）と基準端子（Ｔ１〜Ｔ５）とが導通しており、当該導通部から基準電位を取り込むようになっていること。本発明は、この点を特徴としている。

それによれば、基準端子（Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５）は、半導体素子（１０）における最外周に位置するセルブロック（Ｔｒ）以外のセルブロック（Ｔｒ）から基準電位を取り込むようにしているため、第２の導電性接合部材（５２）の外周部に発生するクラックの影響を受けにくいものにすることができる。

つまり、第２の導電性接合部材（５２）の外周部にクラックが発生しても、そのクラックの発生部以外の部位に位置し正常に作動するセルブロック（Ｔｒ）から、基準端子（Ｔ１〜Ｔ５）が基準電位を取り込むことができる。

よって、本発明によれば、半導体素子（１０）の主表面側と第２の金属体（４０）とを接合する第２の導電性接合部材（５２）にクラックが発生しても、基準電位が変動するのを極力防止することができる。

ここで、請求項１に記載の発明のように、基準端子（Ｔ１）としては、第３の金属体（３０）に一体に設けられたものにすることができる。

また、請求項２に記載の発明のように、基準端子（Ｔ２）としては、第３の金属体（３０）の周囲に設けられるとともに、第３の金属体（３０）とボンディングワイヤ（７０）を介して電気的に接続されたものにすることができる。

また、請求項３に記載の発明のように、基準端子（Ｔ３、Ｔ４）としては、第２の金属体（４０）の周囲に設けられるとともに、第２の金属体（４０）とボンディングワイヤ（７０）を介して電気的に接続されたものにすることができる。

さらに、請求項４に記載の発明のように、請求項３に記載の半導体装置においては、第２の金属体（４０）における第３の金属体（３０）に対向する面には、第３の金属体（３０）に対して引っ込んだ面であって第３の導電性接合部材（５３）が設けられていない段差面（４１）が設けられており、この段差面（４１）にボンディングワイヤ（７０）が接続されているものにできる。

また、請求項５に記載の発明のように、請求項３に記載の半導体装置においては、ボンディングワイヤ（７０）は、第２の金属体（４０）における第３の導電性接合部材（５３）が配置されている面に接続されており、ボンディングワイヤ（７０）のうち第２の金属体（４０）への接続部は、第３の導電性接合部材（５３）に埋設されているものにすることができる。

また、請求項６、７に記載の発明では、第１の導電性接合部材（５１）、第２の導電性接合部材（５２）および第３の導電性接合部材（５３）は、Ｓｎ系はんだであることを特徴としている。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置Ｓ１の概略断面構成を示す図である。

この図１に示されるように、本実施形態の半導体装置Ｓ１は、半導体素子としての半導体チップ１０と、第１の金属体としての下側ヒートシンク２０と、第３の金属体としての上側ヒートシンク３０と、第２の金属体としてのヒートシンクブロック４０と、これらの間に介在する各導電性接合部材５１、５２、５３と、基準端子Ｔ１と、モールド樹脂８０とを備えて構成されている。

この構成の場合、半導体チップ１０の下面と下側ヒートシンク２０の上面との間は、第１の導電性接合部材によって接合されている。

また、半導体チップ１０の上面とヒートシンクブロック４０の下面との間は、第２の導電性接合部材５２によって接合されている。

さらに、ヒートシンクブロック４０の上面と上側ヒートシンク３０の下面との間は、第３の導電性接合部材５３によって接合されている。

ここで、これら第１、第２、第３の導電性接合部材５１、５２、５３としては、はんだや導電性接着剤等を採用することができる。本例の半導体装置においては、これら第１、第２、第３の導電性接合部材５１、５２、５３として、Ｓｎ（すず）系はんだを用いている。

これにより、上記構成においては、半導体チップ１０の上面では、第２の導電性接合部材５２、ヒートシンクブロック４０、第３の導電性接合部材５３および上側ヒートシンク３０を介して放熱が行われ、半導体チップ１０の下面では、第１の導電性接合部材５１から下側ヒートシンク２０を介して放熱が行われる構成となっている。

ここで、半導体素子１０としては、特に限定されるものではないが、本実施形態において半導体素子として用いられている上記半導体チップ１０は、たとえばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やサイリスタ等のパワー半導体素子から構成することができる。

具体的には、上記半導体チップ１０の形状は、たとえば矩形状の薄板状とすることができる。そして、図１において、半導体チップ１０の上面側が素子形成面である主表面、下面側が主裏面である。

また、本実施形態の半導体チップ１０の主表面には、上記図８に示されるものと同様に、たとえば複数個のトランジスタ等の素子の集合体としての複数個のセルブロックＴｒが配列された形となっている。

また、上記図８に示されるものと同様に、本実施形態の半導体チップ１０においても、各セルブロックＴｒの上には、主表面側における主電極１１が形成されており、主裏面側にも主電極が形成されている。

そして、本実施形態の半導体チップ１０の主電極としては、たとえば主表面側の主電極がエミッタ電極、主裏面側の主電極がコレクタ電極とできることも、上記図８に示されるものと同様である。

つまり、本実施形態においても、半導体チップ１０の主裏面側の主電極は、第１の金属体である下側ヒートシンク２０に対して第１の導電性接合部材５１を介して電気的に接続され、半導体チップ１０の主表面側の主電極は、第２の導電性接合部材５２を介して第２の金属体であるヒートシンクブロック４０に対して電気的に接続されている。

さらに、ヒートシンクブロック４０における半導体チップ１０側の面とは反対側の面にて、第３の導電性接合部材５３を介して第３の金属体である上側ヒートシンク３０とヒートシンクブロック４０とが電気的に接続されている。

ここで、下側ヒートシンク２０、上側ヒートシンク３０およびヒートシンクブロック４０は、たとえば、銅合金もしくはアルミ合金等の熱伝導性および電気伝導性の良い金属で構成されている。また、ヒートシンクブロック４０としては、一般的な鉄合金を用いてもよい。

また、下側ヒートシンク２０は、たとえば、全体としてほぼ長方形状の板材とすることができる。また、この下側ヒートシンク２０には、端子部２１が突設されているが、この端子部２１は、半導体チップ１０の主裏面側の主電極であるたとえばコレクタ電極の取り出し電極となっている。

また、ヒートシンクブロック４０は、たとえば、半導体チップ１０よりも１回り小さい程度の大きさの矩形状の板材とすることができる。

このヒートシンクブロック４０は、半導体チップ１０と上側ヒートシンク３０との間に介在し、半導体チップ１０と上側ヒートシンク３０とを熱的および電気的に接続するとともに、半導体チップ１０から後述するボンディングワイヤ７０を引き出す際の当該ワイヤの高さを確保する等のために、半導体チップ１０と上側ヒートシンク３０との間の高さを確保する役割を有している。

さらに、上側ヒートシンク３０も、たとえば、全体としてほぼ長方形状の板材で構成することができる。また、この上側ヒートシンク３０にも、端子部３１が突設されているが、この端子部３１は、半導体チップ１０の主表面側の主電極であるたとえばエミッタ電極の取り出し電極となっている。

ここで、下側ヒートシンク２０の端子部２１および上側ヒートシンク３０の端子部３１は、それぞれ上述したように、半導体チップ１０の主電極の取り出し電極であり、これら端子部２１、３１は、半導体装置Ｓ１において外部配線部材等との接続を行うために設けられているものである。

このように、下側ヒートシンク２０および上側ヒートシンク３０は、それぞれ、電極と放熱体とを兼ねる第１の金属体および第３の金属体として構成されており、半導体装置Ｓ１において半導体チップ１０からの放熱を行う機能を有するとともに半導体チップ１０の電極としての機能も有する。

また、半導体チップ１０の周囲には、リードフレーム等からなる信号端子６０が設けられている。この信号端子６０は、半導体チップ１０の主表面に設けられている信号電極（たとえばゲート電極）と導通するものである。

本実施形態では、半導体チップ１０と信号端子６０とは、ワイヤ７０によって結線され、電気的に接続されている。このワイヤ７０はワイヤボンディング等により形成され、金やアルミ等からなるものである。

また、本実施形態においても、半導体チップ１０における接地側の主電極の基準電位をモニターするための基準端子Ｔ１が備えられている。本実施形態では、たとえばエミッタ電極など、半導体チップ１０における主表面側の主電極における基準電位が、基準端子Ｔ１にてモニターされるようになっている。

ここで、本実施形態独自の構成として、半導体チップ１０における複数個のセルブロックＴｒ（上記図８参照）のうち半導体チップ１０の最外周に位置するセルブロックＴｒ以外のセルブロックＴｒと基準端子Ｔ１とが導通しており、当該導通部から基準電位を取り込むようになっている。

具体的に、本実施形態では、図１に示されるように、基準端子Ｔ１を、第３の金属体である上側ヒートシンク３０に一体に設けられたものとしている。この基準端子Ｔ１は、上側ヒートシンク３０と一体に成形されたり、上側ヒートシンク３０に溶接されるなどにより上側ヒートシンク３０に一体化することができる。

本例では、基準端子Ｔ１は、上側ヒートシンク３０の端面から突出するように、上側ヒートシンク３０に対して設けたものとしている。なお、可能ならば、基準端子Ｔ１は、上側ヒートシンク３０の上面から突出したものであってもよい。

これにより、基準端子Ｔ１は、第２の導電性接合部材５２、ヒートシンクブロック４０、第３の導電性接合部材５３および上側ヒートシンク３０を介して、半導体チップ１０における主表面の主電極と導通した形となる。

つまり、基準端子Ｔ１は、半導体チップ１０における複数個のセルブロックＴｒ（上記図８参照）の全体と導通した形となり、その結果、半導体チップ１０における最外周に位置するセルブロックＴｒ以外のセルブロックＴｒとも導通することになる。そして、基準端子Ｔ１は、当該導通部から基準電位を取り込むことができるようになっている。

さらに、本実施形態の半導体装置Ｓ１においては、装置Ｓ１のほぼ全体が樹脂８０によりモールドされ封止されている。具体的には、図１に示されるように、一対のヒートシンク２０、３０の隙間、並びに、半導体チップ１０およびヒートシンクブロック４０の周囲部分には、樹脂８０が充填封止されている。

この樹脂８０は、たとえばエポキシ樹脂等の通常のモールド材料を採用することができる。また、ヒートシンク２０、３０等を樹脂８０でモールドするにあたっては、上下型からなる成形型（図示しない）を使用し、トランスファーモールド法によって容易に行うことができる。

このように、本実施形態の半導体装置Ｓ１は、基本的には、縦型パワー素子である半導体チップ１０の表裏の主面に金属体２０、３０、４０を導電性接着剤５１〜５３を介して電気的・熱的に接続してなるとともに基準端子Ｔ１を備えた樹脂モールドタイプの半導体装置として構成されている。

次に、上記した構成の半導体装置Ｓ１の製造方法について、図１を参照して、簡単に説明する。まず、下側ヒートシンク２０の上面に、半導体チップ１０とヒートシンクブロック４０をはんだ付けする工程を実行する。

この場合、下側ヒートシンク２０の上面に、たとえばＳｎ系はんだからなるはんだ箔を介して半導体チップ１０を積層するとともに、この半導体チップ１０の上に、同じはんだ箔を介してヒートシンクブロック４０を積層する。

この後、加熱装置（リフロー装置）によって、はんだの融点以上に昇温することにより、上記はんだ箔を溶融させてから、硬化させる。

続いて、半導体チップ１０と信号端子６０とをワイヤボンディングする工程を実行する。これにより、ワイヤ７０によって半導体チップ１０と信号端子６０とが結線され電気的に接続される。

次いで、ヒートシンクブロック４０の上に上側ヒートシンク３０をはんだ付けする工程を実行する。この場合、ヒートシンクブロック４０の上にはんだ箔を介して上側ヒートシンク３０を載せる。そして、加熱装置によって上記はんだ箔を溶融させてから、硬化させる。

こうして、溶融した各々のはんだ箔が硬化すれば、硬化したはんだが、第１、第２、第３の導電性接合部材５１、５２、５３として構成されることになる。

そして、これら導電性接合部材５１〜５３を介して、下側ヒートシンク２０、半導体チップ１０、ヒートシンクブロック４０、上側ヒートシンク３０間の接合および電気的・熱的接続を実現することができる。

なお、第１、第２および第３の導電性接合部材５１、５２、５３として導電性接着剤を用いた場合にも、上記工程において、はんだを導電性接着剤に置き換え、導電性接着剤の塗布や硬化を行うことにより、下側ヒートシンク２０、半導体チップ１０、ヒートシンクブロック４０、上側ヒートシンク３０間の接合および電気的・熱的接続を実現することができる。

しかる後、図示しない成形型を使用して、ヒートシンク２０、３０の隙間及び外周部等に樹脂８０を充填する工程を実行する。これにより、図１に示されるように、ヒートシンク２０、３０の隙間及び外周部等に、樹脂８０が充填封止される。

そして、樹脂８０が硬化した後、成形型内から半導体装置Ｓ１を取り出せば、半導体装置Ｓ１が完成する。

なお、半導体装置Ｓ１においては、上記構成の場合、下側ヒートシンク２０の下面および上側ヒートシンク３０の上面が、それぞれ露出するように樹脂モールドされている。これにより、ヒートシンク２０、３０の放熱性が高められている。

ところで、本実施形態によれば、主表面および主裏面にそれぞれ主電極を有するとともに主表面側に複数個のセルブロックＴｒを有する半導体チップ１０と、半導体チップ１０の主裏面の主電極に第１の導電性接合部材５１を介して接合された下側ヒートシンク２０と、半導体チップ１０の主表面の主電極に第２の導電性接合部材５２を介して接合されたヒートシンクブロック４０と、ヒートシンクブロック４０における半導体チップ１０側の面とは反対側の面に第３の導電性接合部材５３を介して接合された上側ヒートシンク３０と、半導体チップ１０における接地側の主電極の基準電位をモニターするための基準端子Ｔ１と、を備え、装置のほぼ全体が樹脂８０でモールドされてなる半導体装置Ｓ１が提供される。

そして、本実施形態では、この半導体装置Ｓ１において、半導体チップ１０における複数個のセルブロックＴｒのうち半導体チップ１０の最外周に位置するセルブロックＴｒ以外のセルブロックＴｒと基準端子Ｔ１とが導通しており、当該導通部から基準電位を取り込むようになっていることを主たる特徴としている。

具体的に本実施形態では、この主特徴点たる構成を、基準端子Ｔ１を、上側ヒートシンク３０に一体に設けられたものとすることにより、実現している。

それによれば、基準端子Ｔ１は、半導体チップ１０における最外周に位置するセルブロックＴｒ以外のセルブロックＴｒから基準電位を取り込むことができる。そのため、基準電位は、第２の導電性接合部材５２の外周部に発生するクラックの影響を受けにくいものにできる。

つまり、第２の導電性接合部材５２の外周部にクラックが発生しても、そのクラックの発生部以外の部位に位置し正常に作動するセルブロックＴｒから、ヒートシンクブロック４０および上側ヒートシンク３０を介して、基準端子Ｔ１が基準電位を取り込むことができる。

よって、本実施形態によれば、半導体チップ１０の主表面側と第２の金属体であるヒートシンクブロック４０とを接合する第２の導電性接合部材５２にクラックが発生しても、基準電位が変動するのを極力防止することができる。

（第２実施形態）
図２は、本発明の第２実施形態に係る半導体装置Ｓ２の概略断面構成を示す図である。上記第１実施形態との相違点を中心に述べる。

上記第１実施形態では、基準端子Ｔ１を、上側ヒートシンク３０に一体に設けられたものとすることにより、半導体チップ１０における最外周に位置するセルブロックＴｒ以外のセルブロックＴｒと基準端子Ｔ１とを導通させた構成を実現している。

それに対して、本実施形態では、図２に示されるように、基準端子Ｔ２は、第３の金属体である上側ヒートシンク３０の周囲に設けられるとともに、上側ヒートシンク３０とボンディングワイヤ７０を介して電気的に接続されたものである。

本実施形態の半導体装置Ｓ２は、たとえば、上記第１実施形態の半導体装置の製造方法において、第１、第２、第３の導電性接合部材５１、５２、５３を介して、下側ヒートシンク２０、半導体チップ１０、ヒートシンクブロック４０、上側ヒートシンク３０間の接合および電気的・熱的接続を実現した後、基準端子Ｔ２と上側ヒートシンク３０とのワイヤボンディングを行い、その後、上記と同様に、樹脂モールドを行うことにより、製造することができる。

そして、本実施形態においても、第２の導電性接合部材５２の外周部にクラックが発生しても、そのクラックの発生部以外の部位に位置し正常に作動するセルブロックＴｒから、ヒートシンクブロック４０、上側ヒートシンク３０およびボンディングワイヤ７０を介して、基準端子Ｔ２が基準電位を取り込むことができる。

よって、本実施形態によれば、半導体チップ１０の主表面側と第２の金属体であるヒートシンクブロック４０とを接合する第２の導電性接合部材５２にクラックが発生しても、基準電位が変動するのを極力防止することができる。

（第３実施形態）
図３は、本発明の第３実施形態に係る半導体装置Ｓ３の概略断面構成を示す図である。上記第１実施形態との相違点を中心に述べる。

本実施形態では、図３に示されるように、基準端子Ｔ３は、第２の金属体であるヒートシンクブロック４０の周囲に設けられるとともに、ヒートシンクブロック４０とボンディングワイヤ７０を介して電気的に接続されたものである。

特に、本実施形態では、図３に示されるように、ヒートシンクブロック４０における上側ヒートシンク３０に対向する面には、上側ヒートシンク３０に対して引っ込んだ面であって第３の導電性接合部材５３が設けられていない段差面４１が設けられており、この段差面４１にボンディングワイヤ７０が接続されている。

本実施形態の半導体装置Ｓ３は、たとえば、次のようにして製造することができる。

上記第１実施形態の半導体装置の製造方法において、硬化したはんだ箔を介して下側ヒートシンク２０、半導体チップ１０、ヒートシンクブロック４０間の接合および電気的・熱的接続を実現する。

その後、半導体チップ１０と信号端子６０とをワイヤボンディングするとともに、基準端子Ｔ３とヒートシンクブロック４０の段差面４１とのワイヤボンディングを行う。次に、上記と同様に、上側ヒートシンク３０のはんだ接合、樹脂モールドを行う。これにより、本実施形態の半導体装置Ｓ３を製造することができる。

そして、本実施形態においても、第２の導電性接合部材５２の外周部にクラックが発生しても、そのクラックの発生部以外の部位に位置し正常に作動するセルブロックＴｒから、ヒートシンクブロック４０およびボンディングワイヤ７０を介して、基準端子Ｔ３が基準電位を取り込むことができる。

よって、本実施形態によれば、半導体チップ１０の主表面側と第２の金属体であるヒートシンクブロック４０とを接合する第２の導電性接合部材５２にクラックが発生しても、基準電位が変動するのを極力防止することができる。

（第４実施形態）
図４は、本発明の第４実施形態に係る半導体装置Ｓ４の概略断面構成を示す図である。本実施形態は、上記第３実施形態を変形したものであり、上記第３実施形態との相違点を中心に述べる。

本実施形態も、図４に示されるように、上記第３実施形態と同様に、基準端子Ｔ４は、第２の金属体であるヒートシンクブロック４０の周囲に設けられるとともに、ヒートシンクブロック４０とボンディングワイヤ７０を介して電気的に接続されたものである。

ここで、本実施形態では、ヒートシンクブロック４０におけるボンディングワイヤ７０の接続形態が、上記第３実施形態とは相違している。

すなわち、図４に示されるように、ボンディングワイヤ７０は、ヒートシンクブロック４０における第３の導電性接合部材５３が配置されている面に接続されている。そして、当該ボンディングワイヤ７０のうちヒートシンクブロック４０への接続部は、第３の導電性接合部材５３に埋設されている。

この本実施形態の半導体装置Ｓ４も、上記第３実施形態における半導体装置の製造方法と同様の製造方法により、製造することができる。

そして、本実施形態においても、第２の導電性接合部材５２の外周部にクラックが発生しても、そのクラックの発生部以外の部位に位置し正常に作動するセルブロックＴｒから、ヒートシンクブロック４０およびボンディングワイヤ７０を介して、基準端子Ｔ４が基準電位を取り込むことができる。

よって、本実施形態によれば、半導体チップ１０の主表面側と第２の金属体であるヒートシンクブロック４０とを接合する第２の導電性接合部材５２にクラックが発生しても、基準電位が変動するのを極力防止することができる。

（第５実施形態）
図５は、本発明の第５実施形態に係る半導体装置の要部を示す概略平面図であり、半導体チップ１０を、当該半導体チップ１０の主表面側から見たときの平面構成を模式的に示す平面図である。

図５に示されるように、本実施形態では、基準端子Ｔ５は、従来の基準端子と同様に、半導体チップ１０の周囲に設けられている（上記図６、図８参照）。

しかしながら、本実施形態では、上記図８とは異なり、半導体チップ１０における複数個のセルブロックＴｒのうち半導体チップ１０の最外周に位置するセルブロックＴｒ以外のセルブロックＴｒと基準端子Ｔ５とを、ボンディングワイヤ７０を介して電気的に接続することにより、導通させている。

図５では、半導体チップ１０の最外周に位置するセルブロックＴｒの内側に位置するセルブロックＴｒ（図５中の右から２番目のセルブロックＴｒ）とパッド１２とが導通しており、このパッド１２と基準端子Ｔ５とがボンディングワイヤ７０を介して結線され、電気的に接続されている。

そして、本実施形態においても、第２の導電性接合部材５２の外周部にクラックが発生しても、そのクラックの発生部以外の部位に位置し正常に作動するセルブロックＴｒから、ボンディングワイヤ７０を介して、基準端子Ｔ５が基準電位を取り込むようにすることができる。

よって、本実施形態によれば、半導体チップ１０の主表面側と第２の金属体であるヒートシンクブロック４０とを接合する第２の導電性接合部材５２にクラックが発生しても、基準電位が変動するのを極力防止することができる。

（他の実施形態）
なお、半導体素子としては、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やサイリスタ等のパワー半導体素子に限定されるものではなく、主表面側および主裏面側に主電極を有するものであればよい。

要するに、本発明は、主表面側および主裏面側に主電極を有する半導体素子の主裏面側に第１の金属体、主表面側に第２の金属体および第３の金属体を接合するとともに、半導体素子の接地側の主電極の基準電位をモニターするための基準端子を備え、これらを樹脂でモールドしてなる半導体装置において、基準端子が、半導体素子における最外周に位置するセルブロック以外のセルブロックから基準電位を取り込むようにしたことを要部とするものである。そして、その他の細部については適宜設計変更が可能である。

本発明の第１実施形態に係る半導体装置の概略断面構成を示す図である。 本発明の第２実施形態に係る半導体装置の概略断面構成を示す図である。 本発明の第３実施形態に係る半導体装置の概略断面構成を示す図である。 本発明の第４実施形態に係る半導体装置の概略断面構成を示す図である。 本発明の第５実施形態に係る半導体装置の要部を示す概略平面図である。 従来の半導体装置の一般的な概略断面構成を示す図である。 図６中の半導体素子の近傍部を模式的に示す拡大断面図である。 半導体素子をその主表面側から見たときの構成を模式的に示す平面図である。

符号の説明

１０…半導体素子としての半導体チップ、
２０…第１の金属体としての下側ヒートシンク、
３０…第２の金属体としてのヒートシンクブロック、
４０…第３の金属体としての上側ヒートシンク、４１…段差面、
５１…第１の導電性接着剤、５２…第２の導電性接着剤、
５３…第３の導電性接着剤、７０…ボンディングワイヤ、８０…樹脂、
Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５…基準端子、Ｔｒ…セルブロック。

Claims (7)

1. 主表面および主裏面にそれぞれ主電極を有するとともに前記主表面側に複数個のセルブロック（Ｔｒ）を有する半導体素子（１０）と、
   前記半導体素子（１０）の主裏面の主電極に第１の導電性接合部材（５１）を介して接合され、電極と放熱体とを兼ねる第１の金属体（２０）と、
   前記半導体素子（１０）の主表面の主電極に第２の導電性接合部材（５２）を介して接合された第２の金属体（４０）と、
   前記第２の金属体（４０）における前記半導体素子（１０）側の面とは反対側の面に第３の導電性接合部材（５３）を介して接合され、電極と放熱体とを兼ねる第３の金属体（３０）と、
   前記半導体素子（１０）における接地側の主電極の基準電位をモニターするための基準端子（Ｔ１）と、を備え、
   装置のほぼ全体が樹脂（８０）でモールドされてなり、
   前記半導体素子（１０）における前記複数個のセルブロック（Ｔｒ）のうち前記半導体素子（１０）の最外周に位置するセルブロック（Ｔｒ）以外のセルブロック（Ｔｒ）と前記基準端子（Ｔ１）とが導通しており、当該導通部から基準電位を取り込むようになっている半導体装置であって、
   前記基準端子（Ｔ１）は、前記第３の金属体（３０）に一体に設けられたものであることを特徴とする半導体装置。
2. 主表面および主裏面にそれぞれ主電極を有するとともに前記主表面側に複数個のセルブロック（Ｔｒ）を有する半導体素子（１０）と、
   前記半導体素子（１０）の主裏面の主電極に第１の導電性接合部材（５１）を介して接合され、電極と放熱体とを兼ねる第１の金属体（２０）と、
   前記半導体素子（１０）の主表面の主電極に第２の導電性接合部材（５２）を介して接合された第２の金属体（４０）と、
   前記第２の金属体（４０）における前記半導体素子（１０）側の面とは反対側の面に第３の導電性接合部材（５３）を介して接合され、電極と放熱体とを兼ねる第３の金属体（３０）と、
   前記半導体素子（１０）における接地側の主電極の基準電位をモニターするための基準端子（Ｔ２）と、を備え、
   装置のほぼ全体が樹脂（８０）でモールドされてなり、
   前記半導体素子（１０）における前記複数個のセルブロック（Ｔｒ）のうち前記半導体素子（１０）の最外周に位置するセルブロック（Ｔｒ）以外のセルブロック（Ｔｒ）と前記基準端子（Ｔ２）とが導通しており、当該導通部から基準電位を取り込むようになっている半導体装置であって、
   前記基準端子（Ｔ２）は、前記第３の金属体（３０）の周囲に設けられるとともに、前記第３の金属体（３０）とボンディングワイヤ（７０）を介して電気的に接続されたものであることを特徴とする半導体装置。
3. 主表面および主裏面にそれぞれ主電極を有するとともに前記主表面側に複数個のセルブロック（Ｔｒ）を有する半導体素子（１０）と、
   前記半導体素子（１０）の主裏面の主電極に第１の導電性接合部材（５１）を介して接合され、電極と放熱体とを兼ねる第１の金属体（２０）と、
   前記半導体素子（１０）の主表面の主電極に第２の導電性接合部材（５２）を介して接合された第２の金属体（４０）と、
   前記第２の金属体（４０）における前記半導体素子（１０）側の面とは反対側の面に第３の導電性接合部材（５３）を介して接合され、電極と放熱体とを兼ねる第３の金属体（３０）と、
   前記半導体素子（１０）における接地側の主電極の基準電位をモニターするための基準端子（Ｔ３、Ｔ４）と、を備え、
   装置のほぼ全体が樹脂（８０）でモールドされてなり、
   前記半導体素子（１０）における前記複数個のセルブロック（Ｔｒ）のうち前記半導体素子（１０）の最外周に位置するセルブロック（Ｔｒ）以外のセルブロック（Ｔｒ）と前記基準端子（Ｔ３、Ｔ４）とが導通しており、当該導通部から基準電位を取り込むようになっている半導体装置であって、
   前記基準端子（Ｔ３、Ｔ４）は、前記第２の金属体（４０）の周囲に設けられるとともに、前記第２の金属体（４０）とボンディングワイヤ（７０）を介して電気的に接続されたものであることを特徴とする半導体装置。
4. 前記第２の金属体（４０）における前記第３の金属体（３０）に対向する面には、第３の金属体（３０）に対して引っ込んだ面であって前記第３の導電性接合部材（５３）が設けられていない段差面（４１）が設けられており、
   この段差面（４１）に前記ボンディングワイヤ（７０）が接続されていることを特徴とする請求項３に記載の半導体装置。
5. 前記ボンディングワイヤ（７０）は、前記第２の金属体（４０）における前記第３の導電性接合部材（５３）が配置されている面に接続されており、
   前記ボンディングワイヤ（７０）のうち前記第２の金属体（４０）への接続部は、前記第３の導電性接合部材（５３）に埋設されていることを特徴とする請求項３に記載の半導体装置。
6. 前記第１の導電性接合部材（５１）、前記第２の導電性接合部材（５２）および前記第３の導電性接合部材（５３）は、Ｓｎ系はんだであることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
7. 主表面および主裏面にそれぞれ主電極を有するとともに前記主表面側に複数個のセルブロック（Ｔｒ）を有する半導体素子（１０）と、
   前記半導体素子（１０）の主裏面の主電極に第１の導電性接合部材（５１）を介して接合され、電極と放熱体とを兼ねる第１の金属体（２０）と、
   前記半導体素子（１０）の主表面の主電極に第２の導電性接合部材（５２）を介して接合された第２の金属体（４０）と、
   前記第２の金属体（４０）における前記半導体素子（１０）側の面とは反対側の面に第３の導電性接合部材（５３）を介して接合され、電極と放熱体とを兼ねる第３の金属体（３０）と、
   前記半導体素子（１０）における接地側の主電極の基準電位をモニターするための基準端子（Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５）と、を備え、
   装置のほぼ全体が樹脂（８０）でモールドされてなり、
   前記半導体素子（１０）における前記複数個のセルブロック（Ｔｒ）のうち前記半導体素子（１０）の最外周に位置するセルブロック（Ｔｒ）以外のセルブロック（Ｔｒ）と前記基準端子（Ｔ１〜Ｔ５）とが導通しており、当該導通部から基準電位を取り込むようになっている半導体装置であって、
   前記第１の導電性接合部材（５１）、前記第２の導電性接合部材（５２）および前記第３の導電性接合部材（５３）は、Ｓｎ系はんだであることを特徴とする半導体装置。

Images