JP4054403B2

JP4054403B2 - 磁性薄膜メモリ

Info

Publication number: JP4054403B2
Application number: JP11104097A
Authority: JP
Inventors: 直樹西村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-04-28
Filing date: 1997-04-28
Publication date: 2008-02-27
Anticipated expiration: 2017-04-28
Also published as: JPH10302457A

Description

【０００１】
【発明の属する技術分野】
本発明は、磁化の向きによって情報を記録し、磁気抵抗効果によって再生する磁性薄膜メモリ素子およびそれを用いた磁性薄膜メモリに関するものである。
【０００２】
【従来の技術】
磁性薄膜メモリは半導体メモリと同じく可動部のない固体メモリであるが、電源が断たれても情報を失わず、繰り返し書き換え回数が無限回であり、放射線が入射しても記録内容が消失する危険性がない等、半導体メモリと比較して有利な点がある。特に近年、巨大磁気抵抗（ＧＭＲ）効果を利用した薄膜磁気メモリは、従来から提案されている異方性磁気抵抗効果を用いた磁性薄膜メモリと比較して大きな出力が得られるため注目されている。
【０００３】
例えば日本応用磁気学会誌ＶＯＬ．２０、ｐ２２（１９９６）には、図２２に示したように硬質磁性膜ＨＭ／非磁性膜ＮＭ／軟磁性膜ＳＭ／非磁性膜ＮＭなる構成要素を複数回積層してメモリー素子とした固体メモリが提案されている。このメモリー素子には金属導体と接合されてセンス線Ｓが、また、絶縁膜Ｉによって上記センス線Ｓと絶縁されたワード線Ｗが、各々設けられており、このワード線電流およびセンス線電流によって発生する磁界により情報の書き込みを行う。具体的には図２３に示したように、ワード線Ｗに電流Ｉを流し電流の向きＩＤによって異なる方向の磁界を発生させて硬質磁性膜ＨＭの磁化反転を行いメモリー状態“０”，“１”の記録を行う。例えば同図（ａ）に示すように正の電流を流して、同図（ｂ）に示すように右向きの磁界を発生させて硬質磁性膜ＨＭに“１”の記録を行い、また同図（ｃ）に示すように負の電流を流して、同図（ｄ）に示すように左向きの磁界を発生させて硬質磁性膜ＨＭに“０”の記録を行う。
【０００４】
情報の読み出しは図２４に示すようにワード線Ｗに記録電流より小さい電流Ｉを流して軟磁性膜ＳＭの磁化反転のみを起こし、その際の抵抗変化を測定する。巨大磁気抵抗効果を利用すれば軟磁性膜ＳＭと硬質磁性膜ＨＭの磁化が平行の場合と反平行の場合で抵抗値が異なるので、そのとき生ずる抵抗変化により“１”と“０”のメモリー状態を判別することができる。
【０００５】
同図（ａ）に示したような正から負のパルスを印加すると、軟磁性膜は右向きから左向きとなり、メモリー状態“１”に対しては、同図（ｂ）のように小さい抵抗値から同図（ｃ）のように大きい抵抗値に変化する。メモリー状態“０”に対しては、同図（ｄ）のように大きい抵抗値から同図（ｅ）のように小さい抵抗値に変化する。このようにして抵抗の変化を読み取れば、記録後の軟磁性膜ＳＭの磁化状態に関わらず硬質磁性膜ＨＭに記録した情報の読み出しが可能であり、非破壊読み出しが可能である。
【０００６】
【発明が解決しようとする課題】
しかし、上記構成の磁性薄膜メモリは、ビットセルの面積を小さくするに伴って、磁性層内部で生じる反磁界（自己減磁界）が無視できなくなり、記録保持する磁性層の磁化方向が一方向に定まらず不安定となってしまう。従って上記構成の磁性薄膜メモリは、ビットセルを微細化すると共に情報の保存ができず、高集積化が不可能であるといった欠点を有していた。
【０００７】
本発明は、これらの点に鑑み、ビットセルを微細化する際に問題となる磁性薄膜の反磁界をなくし、高集積化を可能にした磁性薄膜メモリを提供することを目的とする。
【０００８】
また、本発明はさらに安定した記録再生を実現し、非磁性層の製造マージンが広く、再生時間が短く、ノイズの少ない再生を実現する磁性薄膜メモリの記録再生方法提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、基板上に、膜面内の一方向に磁化配向し低い保磁力を有する第１磁性層と、この第１磁性層の磁化配向と平行または反平行に磁化配向し第１磁性層よりも高い保磁力を有する第２磁性層と、この第１磁性層と第２磁性層との層間に設けられた非磁性層とを有し、前記第１磁性層の磁化方向とこの第２磁性層の磁化方向が平行のときは低い抵抗値を示し、反平行のときは平行状態に比較して高い抵抗値を示す磁気抵抗素子を用いた磁性薄膜メモリ素子であって、前記第１磁性層および第２磁性層と共に前記非磁性層を囲むように前記第１磁性層および第２磁性層に接して第３磁性層が設けられ、外部磁界が０のときには前記第１磁性層の磁化方向と前記第２磁性層の磁化方向が反平行状態を示して第１磁性層、第２磁性層および第３磁性層により前記この非磁性層を囲む閉磁路を構成することを特徴とする磁性薄膜メモリ素子に関する。
【００１０】
第１磁性層および第２磁性層は、磁性層内部の内で主に膜面内方向に磁化配向しており、第３磁性層は第１磁性層と第２磁性層の磁化状態が安定になるように磁化配向する。
【００１１】
第３磁性層の磁気異方性は、第１磁性層および第２磁性層の磁気異方性より小さいことが好ましい。
【００１２】
第３磁性層は、ＮｉＦｅおよびＮｉＦｅＣｏ等のＮｉおよびＦｅを主要構成成分とする金属膜からなることが好ましい。
【００１３】
また、第３磁性層は、垂直磁化膜を用いることも好ましく、例えばＧｄＦｅ、ＴｂＦｅおよびＮｄＦｅからなる群より選ばれる少なくとも１種の合金を含む金属膜からなることが好ましい。特にＧｄＦｅ、およびＴｂＦｅが好ましい。
【００１４】
第３磁性層は、第１磁性層および第２磁性層の側面に接して設けられるか、または第１磁性層と第２磁性層の層間にあって非磁性層の一部を置換する形で非磁性層の両端に設けられることが好ましい。
【００１５】
本発明の磁性薄膜素子は、直列に配列して隣接する磁性薄膜素子同士を接続して用いられる。第３磁性層を、第１磁性層および第２磁性層の側面に接して設ける場合は、第３磁性層は直列に並んだメモリ素子の間を充填する形で設けると構造が簡略になって好ましい。この場合には第３磁性層の上部に良導体が設けられ、両端のメモリ素子の一部に接するように設けられることがメモリセル間の抵抗値を小さくできるために好ましい。この良導体はＡｌ等の抵抗率の低い材料を主成分とすることがよい。そして第３磁性層はＮｉＦｅおよびＮｉＦｅＣｏ等のＮｉおよびＦｅを主要構成成分として含む金属膜を用いることがさらに好ましい。
【００１６】
第３磁性層を、第１磁性層と第２磁性層の層間に設けて非磁性層の一部を置換する形で非磁性層の両端に設ける場合は、第３磁性層の全体の長さは、磁気抵抗効果を妨げないために、非磁性層の長さの３分の１以下として調整することが好ましい。さらにこの場合、第３磁性層は垂直磁化状態にあるので、第３磁性層は垂直磁化膜を用いることが好ましく、材料としてはＧｄＦｅおよびＴｂＦｅからなる群より選ばれる少なくとも１種の合金を含む金属膜を用いることが好ましく、特にＧｄＦｅまたはＴｂＦｅの合金膜が好ましい。
【００１７】
第１磁性層の保磁力は、第２磁性層の保磁力よりも小さく、具体的には、第１磁性層の保磁力は第２磁性層の保磁力の半分以下であることが好ましい。第２磁性層の保磁力は５［Ｏｅ］以上で５０［Ｏｅ］以下であることがさらに好ましく、この場合、第１磁性層の保磁力は、２［Ｏｅ］以上で２５［Ｏｅ］以下であることが好ましい。
【００１８】
本発明の磁性薄膜メモリ素子の非磁性層は良導体である。好ましくは、ＣｕおよびＣｕＡｌ、ＣｕＡｕ、ＣｕＡｇ等のＣｕを構成成分とする良導体を用いると、磁性層とフェルミエネルギー準位が近く、密着性もよいので抵抗の差が生じ易く好ましい。最も好ましくはＣｕである。
【００１９】
非磁性層の膜厚は５オングストローム以上６０オングストローム以下であることが好ましい。
【００２０】
第１磁性層はＮｉ、ＦｅおよびＣｏからなる群より選ばれる少なくとも１種を構成成分とする金属膜からなることが好ましい。
【００２１】
また第１磁性層は、ＣｏおよびＦｅを主要構成成分とするアモルファス合金膜からなることが好ましい。
【００２２】
第１磁性層の膜厚は２０オングストローム以上２００オングストローム以下であることが好ましい。
【００２３】
第２磁性層はＦｅおよび／またはＣｏを主要構成成分とする金属膜からなることが好ましい。
【００２４】
また、前記第２磁性層の膜厚は２０オングストローム以上２００オングストローム以下であることが好ましい。
【００２５】
本発明の磁性薄膜メモリ素子の第１磁性層および第２磁性層は、膜面内の一方向に磁化配向しており、このために膜面内に一軸異方性をもたせることが好ましい。この磁化容易軸をもたせるには、第１磁性層および第２磁性層の幅と長さの比が２以上となるように形成すると容易に達成することができる。本出願において磁性層、素子等の「長さ」とは、磁化方向の距離をいうものとし、「幅」とは、長さと直角方向の距離をいうものとする。
【００２６】
また別の方法として、第１磁性層および第２磁性層を、成膜する際に膜面内の一方向に１０［Ｏｅ］以上の外部磁界を印加して行うことが好ましい。さらに好ましくは、５０［Ｏｅ］以上の磁界を成膜中に一方向に印加するのがよい。第１磁性層および第２磁性層の長さと幅の比が２以上として、長さ方向に磁界を印加するとさらに効果的である。
【００２７】
用いられる基板は、特に制限はないが、シリコン基板を用いることが好ましい。メモリ動作に必要なスイッチング素子、センス回路、ドライバー、アンプ等の半導体素子を本発明の磁性薄膜メモリ素子と同一の基板上に作成することが可能となるからである。
【００２８】
また、本発明の磁性薄膜メモリ素子では、第１磁性層および第２磁性層の長さ（磁化方向）を０．４μｍ以下にすることが可能であり、メモリの集積度が高く本発明の効果が顕著になるため好ましい。さらに０．２μｍ以下とすることができる。
【００２９】
また磁性薄膜メモリ素子を複数個直列に配列させて用いる場合に、前記第２磁性層の間隔を０．１μｍ以下にすることが可能であり、集積度が向上しかつ、本発明の効果が顕著になるため好ましい。
【００３０】
本発明の磁性薄膜メモリは、マトリックス状に配列された複数の前記磁性薄膜メモリ素子と、縦または横方向に並ぶこの磁性薄膜メモリ素子を直列に接続するセンス線と、このセンス線と交差する方向に並ぶ前記磁性薄膜メモリ素子列に近接して設けられる第１ワード線と、この第１ワード線と交差する方向に並ぶ前記磁性薄膜メモリ素子列に近接して設けられる第２ワード線とを備えている。
【００３１】
この場合の情報の記録は、前記第１ワード線と第２ワード線に電流を流しこの電流により生じる合成磁界により前記第２磁性層の磁化方向を定め、前記ワード線の電流を流す方向を変えることにより“０”と“１”の状態を記録するで行うことができる。
【００３２】
また、本発明の磁性薄膜メモリは、マトリックス状に配列された複数の前記の磁性薄膜メモリ素子と、縦または横方向に並ぶこの磁性薄膜メモリ素子を直列に接続するセンス線と、このセンス線と交差する方向に並ぶ前記磁性薄膜メモリ素子列に近接して設けられるワード線とを備えたものである。
【００３３】
この場合の情報の記録は、ワード線とセンス線に電流を流しこの電流により生じる合成磁界により前記第２磁性層の磁化方向を定め、前記ワード線の電流を流す方向を変えることにより“０”と“１”の状態を記録する方法で行うことができる。
【００３４】
本発明において、このようにマトリックス状に配列された磁性薄膜メモリに記録された情報を再生するには、再生時にワード線に電流を流し、この電流により生じる磁界の方向と前記第１磁性層の磁化方向が反平行であるときに、この第１磁性層の磁化方向平行に反転させることにより生じる抵抗変化を検出することで行うことができる。
【００３５】
再生の際、ワード線に流れる電流により生じる磁界は、保磁力の小さい第１磁性層の反転磁界より大きく、保磁力の大きい第２磁性層の反転磁界より小さいことが、記録を壊すことなく確実に再生できるため好ましい。
【００３６】
前記抵抗変化は、縦または横方向に並ぶメモリ素子を直列に接続するセンス線の両端で測定することが好ましい。
【００３７】
また再生の際に、前記のワード線に流す電流を一方向のみのパルス電流とし、その際の抵抗変化の有無を測定することで記録された情報を検出するようにすると、再生時間が短縮し好ましい。
【００３８】
また、前記のワード線に流す電流を双方向のパルス電流とし、ワード線に流れる電流が反転する際の抵抗変化を検出してもよい。
【００３９】
本発明の薄膜磁気メモリは、特にワード線とセンス線を用いて記録を行う場合には、第２磁性層にワード線からの強い磁化がかかることが必要なので、基板、第１磁性層、非磁性層、第２磁性層、絶縁層およびワード線がこの順で積層されることが好ましい。
【００４０】
【発明の実施の形態】
本発明の磁性薄膜メモリ素子においては、保存時には記録に関わる磁性膜が閉磁路を構成するため、反磁界による悪影響をなくすことが可能であり、安定に磁化情報を保存できる。従って、１ビットのセル幅を小さくすることができ、集積度の高い磁性薄膜メモリを実現することができる。
【００４１】
また隣接セルに漏洩磁界が漏れ出さないため、より安定に情報の記録再生を行うことが可能となる。
【００４２】
また、再生を１パルスで行うことができるためアクセス時間を短縮することができる。
【００４３】
また非磁性層の製造マージンを広げることが可能であり、再生時の抵抗ばらつきを抑えることができＳ／Ｎを向上させることができる。
【００４４】
［磁性薄膜メモリ素子の構成］
次に本発明を図面を用いてより詳細に説明する。図１および図５は本発明の磁性薄膜メモリ素子の一例を示す断面説明図である。図１において、１は第１磁性層、２は第２磁性層、３は第３磁性層、４は非磁性層を示す。また矢印は各磁性層における主な磁化方向を示している。また図２は図１の構成のメモリ素子の磁化状態をより詳細に示したものである。また図３は図１の構成のメモリ素子の磁化状態を第１磁性層側の上面から示したものである。
【００４５】
図１に示すように、本発明に関わる磁気抵抗薄膜素子は、膜面内の一方向に磁化方向がある第１磁性層１および第２磁性層２が、非磁性層を介して積層されており、第１磁性層および第２磁性層の側面には第３磁性層３が設けられており、全体として第１磁性層および第２磁性層および第３磁性層が非磁性層を囲むように配置されている。
【００４６】
外部磁界が０の保存状態では、第１磁性層の磁化と第２磁性層の磁化は反平行であって、第３磁性層を介して閉磁路構成となっている。
【００４７】
図１には、それぞれの層の磁化方向として主な向きを示したが、詳細には第３磁性層の磁化は図２に示すように緩やかに曲がって環状のループを作っており、安定なエネルギー状態が実現されている。
【００４８】
第３磁性層は、環状ループのうち曲率の大きいところを担っているため、第３磁性層は、第１磁性層および第２磁性層に比べて磁気異方性、保磁力が小さく透磁率が高く、容易に任意の磁化方向をとれる材料が好ましい。また第３磁性層に磁壁エネルギーが小さい材料を選択することも、スピンがカーブする場合に起きる磁壁エネルギーの上昇を抑えるために好ましい。
【００４９】
第３磁性層の材料としては、磁歪定数、磁気異方性が小さく、第１磁性層、第２磁性層より保磁力が小さい磁性材料が好ましい。このようなものとしてＮｉおよびＦｅを主要構成成分とする金属膜が挙げられ、具体的にはＮｉＦｅおよびＮｉＦｅＣｏ等を挙げることができる。
また、第３磁性層の材料として垂直磁化膜を用いることも好ましく、ＧｄＦｅおよびＴｂＦｅからなる群より選ばれる少なくとも１種の合金を含む金属膜等が用いられる。この合金としては、Ｇｄ _ｘＦｅ _{１００−ｘ} およびＴｂ_ｘＦｅ_{１００−ｘ}等を挙げることができる。これらの垂直磁化膜については、ｘは元素組成で１０以上３５以下が好ましい。これらの合金はさらにＣｏ等の添加元素を混入させて用いることができる。
【００５０】
なお、図１では、第３磁性層は、第１磁性層および非磁性層および第２磁性層の側面に接するように配置されているが、図５に示したように、第３磁性層３を第１磁性層１および第２磁性層２の中間に配置して、非磁性層４の一部を置き換える形で設けてもよい。図５の構成を磁化状態を詳細に示すと図６のように閉磁路を構成しており、この場合磁化の環状ループの曲率の大きいところは第１磁性層および第２磁性層中に存在している。第１磁性層を上から見ると図７に示す磁化状態になっている。
【００５１】
この場合には、第３磁性層３の占有範囲を大きくしすぎると磁気抵抗効果が低下するので、第３磁性層の合計の長さは非磁性層の長さに対して３分の１以内にすることが好ましい。より好ましくは４分の１以下である。図５の構成の素子の場合は、第３磁性層は、閉磁路のうち主に垂直磁化領域を受け持つ部分なので垂直磁化成分が大きい材料を用いるのがより好ましい。
【００５２】
また上述では図１および図５の構成のメモリ素子を示したが、これらを兼ね備えた構成でもよく、第１磁性層および第２磁性層が第３磁性層を介して、図８に示したように全体として環状の磁化ループが形成される形で形成されればよい。
次に第１磁性層と第２磁性層と非磁性層の特徴を示す。第１磁性層は、第２磁性層と環状ループを形成すると共に、第２磁性層に保存された磁化情報を巨大磁気抵抗効果を利用して読み出すために設けられたものである。
【００５３】
第１磁性層は、Ｎｉ、ＦｅおよびＣｏからなる群より選ばれる少なくとも１種を構成成分とする金属膜からなることが好ましい。この金属（合金）としては、例えばＮｉＦｅ、ＮｉＦｅＣｏ、ＦｅＣｏおよびＣｏＦｅＢ等を挙げることができる。ＮｉＦｅの元素組成は、Ｎｉ_xＦｅ_100-xとした場合、ｘは３５以上８６以下が好ましい。また、ＮｉＦｅＣｏの元素組成は、Ｎｉ_x（Ｆｅ_100-yＣｏ_y）_100-xとした場合、ｘは１０以上７０以下、ｙは３０以上９０以下が好ましく、さらにｙは６０以上８５以下が好ましい。
【００５４】
また、第１磁性層として、ＣｏおよびＦｅを主要構成成分とするアモルファス合金からなることも好ましい。具体的には、Ｃｏ₈₄Ｆｅ₉Ｂ₇、Ｃｏ₇₂Ｆｅ₈Ｂ₂₀等の組成をもつＣｏＦｅＢ等のアモルファス磁性体が挙げられる。
【００５５】
第２磁性層は、主に磁化情報を保存する目的で設けられたもので、“０”、“１”の情報に応じて磁化の向きが決定される。第２磁性層は、第１磁性層と同じく巨大磁気抵抗効果が効率的に発生すること、および安定に磁化状態を保存できることが必要である。
【００５６】
第２磁性層は、Ｆｅおよび／またはＣｏを主要構成成分とする金属膜からなることが好ましい。例えばＦｅ、ＦｅＣｏ、Ｃｏ等の金属（合金）を挙げることができる。また、Ｐｔ等の添加元素を加えてもよい。ＣｏにＦｅを添加すると保磁力は小さくなり、Ｐｔを添加すると保磁力は大きくなるので、第２磁性層を例えばＣｏ_100-x-yＦｅ_xＰｔ_yとして元素組成ｘおよびｙを調節して保磁力を制御すればよい。
【００５７】
第１磁性層の膜厚は、散乱型の巨大磁気抵抗効果が効率よく発生するように設定されることが必要である。具体的には、第１磁性層の膜厚が電子の平均自由行程より大幅に大きくなると、フォノン散乱を受けてその効果が薄れるため、少なくとも２００オングストローム以下であることが好ましい。さらに好ましくは１５０オングストローム以下がよい。しかし、薄すぎるとセルの抵抗値が小さくなり再生信号出力が減少し、また磁化を保持できなくなる場合があるので、２０オングストローム以上が好ましく、さらには８０オングストローム以上が好ましい。第２磁性層の膜厚も第１磁性層の場合と同様に、散乱型の巨大磁気抵抗効果が効率よく発生するように設定されるため、少なくとも２００オングストローム以下であることが好ましい。さらに好ましくは１５０オングストローム以下がよい。しかしあまり薄すぎるとメモリ保持性能が劣化し、またセルの抵抗値が小さくなり再生信号出力が減少してしまう場合があるので、２０オングストローム以上が好ましく、さらには８０オングストローム以上が好ましい。
【００５８】
非磁性層は良導体からなり、好ましくは、Ｃｕを主成分として用いることが、磁性層とフェルミエネルギー準位が近く、密着性もよいため、磁化方向が変わるときに界面で抵抗が生じ易く大きな磁気抵抗比を得るのに好都合である。また、非磁性層の膜厚は５オングストローム以上６０オングストローム以下であることが好ましい。
【００５９】
また、本発明では、第１磁性層と非磁性層の間もしくは第２磁性層と非磁性層の間またはその両方の間に、Ｃｏを主成分とする磁性層を設けると、磁気抵抗比が高くなるため、より高いＳ／Ｎ比が得られるため好ましい。この場合のＣｏを主成分とする層の厚みは２０オングストローム以下が好ましい。
【００６０】
また本発明ではＳ／Ｎを向上させるために、｛第１磁性層／非磁性層／第２磁性層／非磁性層｝を１つのユニットとして、このユニットを積層してもよい。積層する組数は多いほどＭＲ比が大きくなり好ましいが、積層組数を余り多くすると磁性層と非磁性層の界面に乱れを生じやすくなるので、積層の回数は４０組以下が好ましく、さらに３〜２０組程度とするのが好ましい。
【００６１】
［メモリの構成］
次に本発明の磁性膜メモリ素子を多数配列して固体メモリを作成する場合のメモリセルの配列構造について詳細に説明する。
【００６２】
図１６は、本発明の磁性薄膜メモリの例を上面から見た図である。メモリセル１７は１個の磁性薄膜メモリ素子を有する１個の記憶単位である。この図では多数のメモリセル１７のうち一部のみ図示し他の部分は省略している。メモリセル１７は直列に並んでセンス線７を構成している。図１６では横方向にセンス線を配置したが、縦方向にセンス線を配置してもよい。
【００６３】
ワード線５は同図には示していない絶縁層を介してメモリセル１７の直上におかれ、センス線と直交して配置されている。センス線７の下部には、図示していないがワード線６が設けられている場合がある。
【００６４】
主にワード線は記録をするために設けられ、センス線は再生信号を取り出すために設けられたものである。各ワード線と各センス線の両端には駆動回路領域９、１０、１１が設けられ、この領域には、各ワード線および各センス線を選択駆動するためのデコーダー、ドライバ等の半導体素子が設けられている。またセンス線の端部には再生信号を増幅するセンスアンプが組み込まれている。
【００６５】
本発明の磁性薄膜メモリ素子の基板としては、シリコン基板を用いることが好ましい。上述の半導体素子を本発明のメモリ素子と同一基板上に作成することが可能となるからである。
【００６６】
次に図１６に示したメモリにおけるメモリセルの配列例を具体的に述べる。図１２は図１で示した本発明の磁性薄膜メモリ素子を直列に配列した構造例を立体的に示したものである。
【００６７】
この図は、３個のメモリセル部分を抜き出したものであり、メモリ素子１０１、１０２、１０３が直列に配列されて、各メモリ素子の上部には５１，５２，５３等のワード線５が設けられている。また、メモリセルの下部には別のワード線６が設けられている。
【００６８】
同図には省略しているが各ワード線とメモリセル間には絶縁層が充填されており、ワード線とメモリセル間が電気的に導通するのを防いでいる。
【００６９】
メモリセル間は良導体７１で接続されており、センス線７はメモリ素子１０１、１０２、１０３を直列に結んで構成されている。この良導体７１は第１磁性層および第２磁性層よりも抵抗率の低い材料が用いられ、例えばＡｌ等のが好ましい。再生時にはセンス線に電流を流すため第３磁性層を電流が通過する。この際に第３磁性層の磁化状態が再生信号に影響を与えると好ましくないので、これを避けるために第３磁性層のセンス線方向の長さは５００オングストローム以上とするのが好ましい。
【００７０】
本発明の磁性薄膜メモリ素子の別の配列構造例を図１３および図１４に示した。図１２の構成ではメモリセル間に良導体７１を設けたが図１３で示した構成例では、良導体７１を設けずに第３磁性層を直列に並んだメモリ素子の間を充填する形で設けている。第３磁性層は他のメモリ素子との素子間を分離する目的も兼ねており、図１２の構成と比較して構造が簡略になって好ましい。
【００７１】
ただし第３磁性層は磁性体のためＡｌ等の配線材料よりも抵抗値が比較的大きく、直列に接続するとメモリセル以外の配線部分の抵抗値が大きくなり十分な再生出力が得られない場合がある。これを防ぐために、図１４に示したように第３磁性層の上部に、第１磁性層および第２磁性層よりも抵抗率の低い良導体８を設けてもよい。こうするとメモリセル間の抵抗値を小さくすることができるので、再生出力を改善することができる。この良導体８はＡｌ等の抵抗率の低い材料を用いるのが好ましい。また良導体８は再生信号を劣化させない程度に両端のメモリ素子、図１４の例では第２磁性層の一部に接して設けるとさらに効果的である。本発明の磁性薄膜メモリ素子の別の配列構造例を図１５に示した。この場合メモリ素子は図５に示した素子の構成となっている。この場合にはメモリ素子間は図１２で示したと同じく良導体７１で接続して配線部分の抵抗を小さくする。図１２から図１５に示したようにワード線５および６は対象とするメモリセルの磁性層のみの磁化反転が生じるように磁性層近傍に位置することが必要である。また図１２、図１３、図１４、図１５にはワード線６を示しているが、後述するようにワード線６は必ずしも設ける必要がなく省くことが可能である。
【００７２】
本発明の磁性薄膜メモリは、従来の磁性薄膜メモリと異なり、セルサイズを小さくしても磁化情報の保存性を保つことが可能である。この本発明の効果を以下に比較例と共に示す。
【００７３】
本発明の磁性薄膜メモリ素子は図３に示すように、第１磁性層の磁化および同図に示していない第２磁性層の磁化は一方向に一様に配向している。これは、第３磁性層によって第１磁性層および第２磁性層の反磁界が解消されているからである。
【００７４】
図４には比較例として図９（ａ）のような横方向に容易軸を持つ単層の磁性膜の磁化状態を上面から見た図を示した。単層の磁性膜では、内部で大きな反磁界が発生するため、図４に示すようにスピンが端面に行くにつれて徐々に回転し端面に対して平行になるように配向する。
【００７５】
また別の比較例として図９（ｂ）に示した本発明の磁性薄膜メモリから第３磁性層を省いた２層磁性膜で反平行の磁化状態にある磁性膜では、一つの層の磁化がもう一つの層に反磁界を低減する向きに作用するため、単層の磁性膜と比較すると状況はやや改善される。しかしこの場合でも、端面においてはプラスもしくはマイナスの磁化が並んで存在しそれらの相互反発によりエネルギーが高くなる。このため、スピンは中央部から端面に向かうに従って徐々に回転し、端面に対して平行になるように配向する。
【００７６】
このように図９（ａ）および（ｂ）に示した比較例の構成の磁性膜では、スピンの向きが一様でないため磁化情報を安定に保存することが困難になり磁化情報が消されてしまうという大きな問題が生じる。
【００７７】
このスピン配向の不均一性の程度は磁性層の内部に生じる反磁界の大きさに依存し、反磁界が大きくなればなるほど磁化の保存性は悪化する。反磁界の大きさは、磁性膜を円盤形の楕円体と仮定すれば大まかな値を見積もることができる。
【００７８】
図１０（ａ）には、比較例として図９（ａ）に示した単層磁性膜１１１の反磁界Ｈｄを磁性層の長さＬに対して示した。ここで磁性層の幅は長さに等しいとし、飽和磁化は典型的なパーマロイ（Ｎｉ₈₀Ｆｅ₂₀）の値である８００ｅｍｕ／ｃｃ、磁性層の膜厚を１００オングストロームとした。磁性層長さＬが１μｍ以下では、反磁界は１００［Ｏｅ］以上の非常に大きな値になることがわかる。
【００７９】
図１０（ｂ）には、別の比較例として図９（ｂ）に示した２層膜について同様に求めた。この場合も磁性層の幅の長さに等しいとし、飽和磁化は、８００ｅｍｕ／ｃｃ、磁性層１２１、磁性層１２２の膜厚はどちらも１００オングストローム、非磁性層１２３の膜厚は２０オングストロームとした。この２層膜の場合は、一方の磁性層１２１に生じる反磁界は他層１２２からの静磁界Ｈｓｔで緩和されるので、実効的に磁性層内部にかかる磁界Ｈｄ−Ｈｓｔを求めた。ここでＨｓｔは、磁化がスピンカーリングすることなく端面に存在したと仮定した。実際にはスピンカーリングするためＨｓｔは求められた値より小さくなるが、それでも磁性膜の長さＬが０．４μｍ以下で急激にＨｄ−Ｈｓｔは、大きくなることがわかる。
【００８０】
後述するように第２磁性層の保磁力は、ワード電流の大きさの制約から５［Ｏｅ］以上５０［Ｏｅ］以下にすることが好ましく、さらに好ましくは１０［Ｏｅ］から３０［Ｏｅ］程度にするのがよい。反磁界の大きさが保持力の１０分の１程度では安定な磁化保存は困難である。このため従来の技術である２層磁性膜の反平行磁化状態を用いても、０．４μｍ磁性体長さのメモリセルでは磁化の安定な保存が困難になり、反磁界が１０［Ｏｅ］を超える０．２μｍ長さでは、従来の磁化構造では磁化の安定な保存は不可能であることがわかる。
【００８１】
これに対して図１０（ｃ）には、図１０（ｂ）に第３磁性層を設けた本発明の閉磁路構成からなる磁性膜について、反磁界（磁性体内部で発生する磁界Ｈｉｎ）を示したが、磁性膜の長さＬによらず０であり、磁化の配向性を妨げる反磁界の大きさが、効果的に抑えられている。従って本発明の磁性薄膜メモリ素子は、メモリセルを微細化して高集積化した際も、安定に磁化情報の保存が可能である。また、本発明のメモリ素子は、第１磁性層および第２磁性層が０．４μｍ以下の長さのメモリセルでその効果が大きくなり、さらに、０．２μｍ以下の長さでより本発明の効果が大きくなることがわかる。即ち本発明の磁性薄膜メモリ素子は、形成工程上許容される程度のサイズまで小さくすることができる。
【００８２】
さらに本発明の磁性薄膜メモリ素子は外部に漏洩磁界が発生しないことが特徴である。このため、セルサイズを小さくしてもより安定に情報の記録再生を行うのが可能である。
【００８３】
この本発明の効果を比較例と共に図１１に示す。図１１（ａ）、（ｂ）は図９（ａ）、（ｂ）に示した従来の単層膜または２層膜のメモリ素子を直列に並べたときに、隣接するメモリ素子の側面に発生する面内方向の磁界の大きさＨｎを磁性膜間の距離ｄに対してプロットしたものである。図１１（ｃ）も同様に図１２〜１５に示したような本発明の磁性薄膜メモリ素子について、隣接するメモリ素子の側面に発生する面内方向の磁界の大きさＨｎを隣り合うメモリ素子の第１磁性層間もしくは第２磁性層間の距離ｄに対してプロットしたものである。磁性膜の長さは全て０．２μｍとした。
【００８４】
図１１（ａ）から、比較例である単層磁性膜では、０．６μｍ以下のメモリ素子間距離ｄで５［Ｏｅ］以上の磁界が発生し、図１１（ｂ）から別の比較例である２層の磁性膜では、０．１μｍ以下のメモリ素子間距離ｄで１［Ｏｅ］以上の磁界が発生することがわかる。第２磁性層の保磁力は５［Ｏｅ］以上５０［Ｏｅ］以下にすることが好ましく、さらに好ましくは１０［Ｏｅ］から３０［Ｏｅ］程度にするのがよく、後述するように再生時には記録時の半分以下の磁界を印加するのが好ましいので、５［Ｏｅ］から２０［Ｏｅ］以下の発生磁界で磁化反転させることがより好ましい。
【００８５】
このため隣接のメモリ素子から発生する１［Ｏｅ］の磁界は、ワード線から発生させる磁界に対して記録時は１０分の１程度、再生時は５分の１程度の大きさになり得るため記録再生時、特には再生時に誤動作の大きな原因となり得る。従って従来のセル構造では、集積度を上げるためにセル間の幅を小さくすることが困難となり高集積化が不可能である。
【００８６】
これに対して、本発明の磁性薄膜メモリ素子では、図１１（ｃ）に示したように隣接セルに漏洩磁界が漏れ出さないため、より安定に情報の記録再生を行うことが可能となる。また、本発明の効果は、隣接するメモリ素子の第２磁性層同士の間隔が０．６μｍ以下で効果が大きくなり、さらに０．１μｍ以下の間隔でより本発明の効果が大きくなることがわかる。
【００８７】
なお、上の説明では、比較例の一つとして本発明の磁性薄膜メモリから第３磁性層を取り除いた２層磁性層については、反平行の磁化状態となっているとして説明した。この２層磁性層は、非磁性層の膜厚によっては２層間の磁化は反平行となるが、非磁性層の膜厚を厚くするに従って平行、反平行状態が繰り返すため、磁化が反平行となる非磁性層の膜厚マージンが狭いといった問題がある。このため反平行の磁化状態を１つのメモリ上にある数多くのメモリ素子で安定的に実現することは困難である。
【００８８】
これに対して本発明のメモリ素子を用いて構成したメモリでは、非磁性層の膜厚にあまりよらず数多くのメモリ素子において安定的に反平行の磁化状態が実現できるため、高集積化されたメモリにおいても情報保存および安定な記録再生が可能である。
【００８９】
また、比較例である従来の磁性薄膜では、形状が幅と長さが等しい形、例えば上から見て正方形または円形のような形状にした場合には、面内方向に磁化配向させるのに十分な磁気異方性を出すのは困難であった。従って従来の磁性薄膜メモリでは長さと幅の比を２から３倍以上にして形状異方性により磁化配向させるようにしていた。しかしこの場合においても、上述のようにスピン乱れが生じるため室温付近でも磁性が消失する、いわゆる超常磁性（スーパーパラ磁性）現象が起き易く、磁化の保存が不安定になるといった問題があった。
【００９０】
これに対して、本発明の磁性薄膜メモリは、磁性薄膜の形状が正方形の場合でも環状ループにすることによって比較的大きな異方性が生じる。このためメモリセルを正方形にしても情報安定性を確保することができ結果として集積度を飛躍的に高めることができる。本発明の磁性薄膜メモリを比較的高温の条件下で使用する可能性がある場合等は、長さと幅の比を１より大きくして形状異方性を出してより高くしてより保存性を高めるようにしてもよい。この場合は形状異方性の効果は長さと幅の比が２以上でその効果が明確になる。このため磁性薄膜メモリ素子の長さと幅の比は２以上とするのがよい。この場合には第３磁性層は長さ方向に設けるのがよい。
【００９１】
また別の磁気異方性を誘起する方法として、成膜中に磁界を印加する方法があり、この方法は容易であってかつ有効である。これを行うには、第１磁性層および第２磁性層の成膜中に永久磁石等を用いて基板に対して面内の一方向に磁界を印加すればよい。磁界の強度は１０［Ｏｅ］以上の外部磁界を印加して行うことが好ましい。さらに好ましくは５０［Ｏｅ］以上の磁界を成膜中に一方向に印加するのがよい。この場合第３磁性層は、磁界を印加した方向に設けるのがよい。
【００９２】
［記録方法］
次に本発明の磁性薄膜メモリ素子を用いた記録方法の例を示す。本発明のメモリセルには、図１６および図１２から図１５に示したように少なくとも５１、５２および５３等のワード線５およびセンス線７の２本の電極線が設けられており、この各線に電流を流せばアンペールの法則に従って磁界が発生する。これら２本の電極線は直交しているため発生する磁界も直交しており、メモリセルの磁性層にかかる磁界はこれらの直交する磁界のベクトル和となる。この状態でワード線電流により第２磁性層が反転できる程度の大きさの磁界を印加すれば第２磁性層の磁化は所望の方向に配向して記録が行われる。従って、マトリックス上の多数のセルから特定のセルのみの記録を行うことが可能である。なお、磁化反転の可否は、磁性層のアステロイド曲線で記述される。
【００９３】
第２磁性層は、安定に磁化状態を保存することが好ましいので、高い保磁力を有することが必要である。しかし、同時にワード線がエレクトロマイグレーションによって断線するのを防ぐため、および消費電力を抑えるためには、小さい電流によって発生する弱い磁界で第２磁性層の磁化を反転できることが好ましく、このためには、第２磁性層は低い保磁力を有することが必要である。この両方の要請を満たすように第２磁性層の保磁力は決定される。具体的には第２磁性層の保磁力は５［Ｏｅ］以上で５０［Ｏｅ］以下が好ましい。さらに好ましくは１０［Ｏｅ］以上で３０［Ｏｅ］以下が好ましい。
【００９４】
上述のようにワード線５およびセンス線７で本発明の基本的な記録および後述する再生を行うことができるので、図１２から図１５に示したワード線６は必ずしも設ける必要はないが、より大きな磁界を発生させるためにワード線５と直交するワード線６を用いて記録および後述する再生を行ってもよい。また、メモリ素子の上にあるワード線５を省いてメモリ素子の下にあるワード線６をセンス線７と直交する方向に配置してもよい。しかし半導体素子とメモリ素子を同一基板上に作り込む場合、ワード線はメモリ素子を成膜後に作成する方が製造が容易になる。このため基板／第１磁性層／非磁性層／第２磁性層／絶縁層／ワード線の順序で構成するのが好ましい。
【００９５】
また、保磁力を制御する等の目的で基板の上に、バッファー層を設けてその上にメモリ素子を形成してもよい。これは、バッファー層を設けることにより、異なるメモリセル間の保磁力のばらつきを抑えることができたり、保磁力の絶対値を制御することが容易になるからである。前記バッファー層として、例えばＳｉＮ等の絶縁材料が好ましい。
【００９６】
［再生方法］
次に本発明の磁性薄膜メモリを用いた再生方法の例を示す。
【００９７】
本発明の磁性薄膜メモリ素子は、スピン依存散乱による巨大磁気抵抗（ＧＭＲ）効果を示し、その抵抗値は、第１磁性層と第２磁性層の磁化が平行のときは低く、反平行のときは高くなる。再生の際には、磁性薄膜メモリ素子の上部または下部にあるワード線に記録時よりも弱い電流を流して小さい磁界を発生させる。この磁界は、再生の際に保存した磁化情報が消えないようにするため、第１磁性層のみが反転し第２磁性層は反転しない大きさとする。第１磁性層の保磁力は第２磁性層の保磁力よりも小さいことが必要である。十分な発生磁界のマージンを確保するためには、第１磁性層の保磁力は第２磁性層の保磁力の半分以下であることが好ましく、さらに好ましくは３分の１以下がよい。またワード線から発生する磁界を、第１磁性層の反転磁界よりも大きく、第２磁性層の反転磁界よりも小さい値になるように、電流値を設定する。
【００９８】
図１７は、本発明の磁性薄膜メモリ素子について“０”，“１”の磁化保存時および再生時の磁化状態を示したものである。図１８は、図１７のメモリ素子に左向きの磁界を印加した場合の、磁界Ｈと抵抗Ｒの時間応答を示したものである。例えば図１７（ａ）に示したように第２磁性層２の磁化が左向きの状態で保存されているとする。
【００９９】
ここで図１８（ａ）に示すように時間Ｔ１において左向きの磁界−Ｈ１を印加すると、第１磁性層１の磁化は右向きから反転して図１７（ｂ）に示すように左向きとなる。従って図１８（ｂ）に示すように抵抗は大きい値Ｒ１から小さい値Ｒ２に変化する。またＴ２の時間で磁界が０になると、本発明の磁性薄膜メモリは環状のループを形成するので、第１磁性層は再び右向きとなって図１８（ａ）の磁化状態に戻って、抵抗値はＲ１に戻る。
【０１００】
次に第２磁性層の磁化が図１７（ｃ）に示すように右向きであるとする。この場合第１磁性層の磁化は左向きとなっているため、磁界を左向き−Ｈ１を印加しても第１磁性層の磁化の向きは反転せず抵抗変化はない（図１８（ｃ））。従って抵抗変化がある場合とない場合の差を電流値もしくは電圧値で測定することで、第２磁性層の磁化状態を検出することが可能である。なお、第３磁性層は、第１磁性層の磁化が第２磁性層と平行になった場合は、第１磁性層および第２磁性層が磁界印加中で最も安定な状態に磁化配向して安定化する。
【０１０１】
本発明の磁性薄膜メモリでは記録後に必ず第１磁性層と第２磁性層の磁化は反平行になっているため、上述で示したような一方向の磁界のみでの再生が可能である。これに対して比較例である、本発明の磁性薄膜メモリから第３磁性層を排除した従来構造の２層磁性層の場合は、上述のように反平行磁化状態を１つのメモリ上にある数多くのメモリ素子で安定的に実現することは困難である。これに対して本発明のメモリ素子を用いて構成されたメモリでは、数多くのメモリ素子において安定的に反平行の磁化状態が実現できるため、上述に記したような１パルス電流による高速アクセス可能な再生方法が実現可能となる。
【０１０２】
本発明の磁性薄膜メモリを用いた再生方法の別の例を示す。上述の方法では、ワード線に一定方向の電流を流して左向きの磁界のみを発生させる場合を示したが、その後の時間において逆向きの電流を流して右向きの磁界Ｈ１を発生させてもよい。図１９は本発明のメモリ素子に左向きの磁界を印加し、次いで右向きの磁界を印加した場合の磁界Ｈと抵抗Ｒの時間応答を示したものである。時間Ｔ１とＴ２の間では左向きの磁界−Ｈ１を印加し、時間Ｔ２とＴ３の間では右向きの磁界を印加したとすると、磁化状態が図１７（ａ）の場合、磁界の向きを逆転させた時間Ｔ２で図１９（ｂ）に示したように抵抗Ｒは低い値Ｒ２から高い値Ｒ１に変化する。
【０１０３】
また磁化状態が図１７（ｃ）の場合には、右向きの磁界が印加されたＴ２とＴ３の間で第１磁性層１の磁化方向が左向きから右向きに反転し図１７（ｄ）のようになる。従って、図１９（ｃ）に示したように磁界の向きを逆転させた時間Ｔ２で、抵抗Ｒは高い値Ｒ１から低い値Ｒ２に変化する。即ち、この再生方法では、どちらの磁化状態でも抵抗の変化が見られるので時間Ｔ２において抵抗の時間微分値を測定すれば、再生に要する時間が長くなるが、より精度のよい検出ができる。
【０１０４】
なお、上述では１セルのみの再生について記したが、現実にはマトリックス上に多数のセルが配置されており特定のセルの磁化情報のみを再生する必要がある。このためには記録と同じように、対象となるセルに接続されているセンス線に電流を流すと同時にセンス線と直交するワード線にも電流を流して磁界を発生させて、対象セルの第１磁性層のみが磁界のアステロイド曲線の外側の磁界がかかるようすることで達成される。または、直交する２本のワード線を用いて特定のセルの第１磁性層のみを反転させることができる。
【０１０５】
前記抵抗変化は、縦または横方向に並ぶメモリ素子を直列に接続するセンス線の両端で測定される。具体的には図１６に示した１１または１０の部分に抵抗変化を検出するための半導体素子が配置されており、一本のセンス線に並んだセルを順次再生することが可能である。
【０１０６】
本発明の磁性薄膜メモリ素子は、磁界を印加していない状態では、第１磁性層と第２磁性層の磁化は常に逆向きとなっており、このためアクセスしない他のメモリセルの抵抗値は、常に一定となっている。従って、本発明の磁気抵抗素子を用いた再生方法は、メモリセルの磁化状態が定まっていない従来の方法と比較して、抵抗のばらつきが無くなるためよりノイズの少なく精度のよい検出が可能である。
【０１０７】
本発明の記録再生にはパルス電流を用いるが、このパルスの時間幅は、長すぎると、アクセス速度が遅くなったり、消費電力が大きくなる。一方短すぎると、適切な記録再生が行われなくなる。このため一回のパルスの時間幅は、１ｎｓから５００μｓの間にするのがよく、さらに好ましくは４ｎｓから１００ｎｓの間にするのがよい。また電流は多く流すと配線材料のエレクトロマイグレーションが発生して断線の危険が増し、少ない場合は良好な記録再生が実現しなくなる場合がある。電流値は、電線の断面積も考慮して定めることができるが、通常１０μＡから５００ｍＡの間にすることが好ましい。さらに好ましくは、５０μＡから１０ｍＡの間である。
【０１０８】
【実施例】
［実施例１］
次に本発明の磁性薄膜メモリ素子を作製して動作を確認した。メモリ素子の成膜および加工はマグネトロンスパッタ装置およびフォーカスイオンビーム装置を用いて行った。スパッタ成膜は、スパッタチャンバーを５×１０^-5Ｐａの高真空にした後、スパッタガスとしてＡｒガスを導入して０．１Ｐａとして、Ｓｉ基板上に第１磁性層としてＮｉ₁₄Ｆｅ₁₃Ｃｏ₇₃（膜厚８０オングストローム）、非磁性層としてＣｕ（膜厚２０オングストローム）、第２磁性層としてＦｅ₂₀Ｃｏ₈₀（膜厚１００オングストローム）を順に成膜した。各層の膜厚の制御は、スパッタ電力を調整することで行った。磁性層の元素組成比は、Ｎｉ、Ｆｅ、Ｃｏのターゲットの各々のスパッタ電力を調節することで行った。
【０１０９】
次にこの膜を０．２μｍ×０．４μｍの大きさに加工したのち、膜の長さ方向の側面に接するように第３磁性層としてＮｉ₅₀Ｆｅ₅₀を成膜および加工して、図１の構成の本発明の磁性薄膜メモリ素子を作成した。第３磁性層の幅は第１、２磁性層と同じ０．２μｍで長さは０．３μｍとし膜厚は第１、２磁性層と非磁性層の全膜厚と同じ２００オングストロームとして、側面両側に付け、図１と同じ構成となるようにした。その後、第３磁性層に両端にＩｎをつけて抵抗測定用の電極とした後、保護層としてＳｉＮ層を５０００オングストローム成膜した。
【０１１０】
この素子の抵抗変化を膜面内方向に磁界を印加して測定した。図２０は、十分に磁界を印加したときの抵抗値との差ΔＲを磁界に対してプロットしたものである。
【０１１１】
同図（ａ）に示したように、磁界をマイナス方向に印加すると、−Ｈ１の磁界でΔＲ＝０となり、それ以後、磁界が大きくしても変化はなかった。次に磁界を減少すると、−Ｈ１より小さい−Ｈ０の磁界で抵抗値は大きくなり、元の値に戻った。さらに磁界を今度はプラス方向に印加したところ、Ｈ２の磁界でΔＲ＝０となり、それ以後、磁界を大きくしても変化はなかった。次に磁界を減少すると、Ｈ２の磁界より小さいＨ０の磁界で抵抗値は大きくなり、元の値に戻った。
【０１１２】
次に再び、磁界をマイナス方向に印加すると、同図（ｂ）に示したように、今度は−Ｈ２の磁界でΔＲ＝０となり、それ以後、磁界を大きくしても変化はなかった。次に磁界を減少すると、−Ｈ０の磁界で抵抗値は大きくなり、元の値に戻った。さらに磁界を今度はプラス方向に印加したところ、Ｈ１の磁界でΔＲ＝０となり、それ以後、磁界を大きくしても変化はなかった。次に磁界を減少すると、Ｈ０の磁界で抵抗値は大きくなり、元の値に戻った。
【０１１３】
最終的に同図（ｃ）に示した形のループとなり、図１７に示した磁化状態のうち、図２０（ａ）の図は、（ａ），（ｂ），（ａ），（ｄ），（ｃ）の順で移行し、さらに図２０（ｂ）の図は、（ｃ）の磁化状態から（ｂ），（ａ），（ｄ），（ａ）の磁化状態へと順に遷移したと推定される。それぞれの磁界の値は、Ｈ０＝３［Ｏｅ］、Ｈ１＝７［Ｏｅ］，Ｈ２＝１６［Ｏｅ］，ΔＲ／Ｒは１１％であった。また図２０（ｃ）のループを１０００回繰り返した後に、同じように磁界と抵抗の測定を行ったが、磁界の値および抵抗値、抵抗変化は初回の測定と同じであった。
【０１１４】
従って本磁性薄膜メモリ素子は、１６［Ｏｅ］の磁界を印加することで磁界方向にしたがった情報記録が可能となり、７［Ｏｅ］の磁界印加で記録した情報が再生でき、繰り返し記録再生耐久性に優れた安定な情報記録再生が可能であることが確かめられた。
【０１１５】
［比較例１］
次に本発明の効果を確かめるために実施例１の磁性薄膜メモリ素子から第３磁性層を取り除いた以外は同じ構成のメモリ素子を作成した。その後、同様に磁界を印加して抵抗の変化を観測した。すると初回は図２０（ｃ）に類似した磁界と抵抗のループが得られたが、Ｈ２に相当する磁界が５［Ｏｅ］から１０［Ｏｅ］までの幅をもち、かつＨ１に相当する磁界が２［Ｏｅ］から７［Ｏｅ］までの幅をもつため、十分に再生できる磁界を印加すると第２磁性層の磁化が不安定になることがわかった。次いで磁界ループを繰り返したところ、徐々にループの形が乱れ、５８回目には全くループが現れなくなり、記録再生が不可能な状態となった。
【０１１６】
［実施例２］
次に磁性膜の幅と長さを０．２μｍ×０．３μｍとし、第１磁性層および第２磁性層の成膜時に１００［Ｏｅ］の外部磁界を印加して磁気異方性を誘起した以外は、実施例１と同じ構成の本発明の磁性薄膜メモリ素子を作成した。次いで実施例１と同じように磁界と抵抗のループを測定したところ、Ｈ０＝２［Ｏｅ］，Ｈ１＝５［Ｏｅ］，Ｈ２＝１２［Ｏｅ］，ΔＲ／Ｒは８％のループが得られ、１０００回繰り返した後も変化はなかった。
【０１１７】
［比較例２］
次に本発明の効果を確かめるために実施例２の磁性薄膜メモリ素子から第３磁性層を取り除いた以外は同じ構成のメモリ素子を作成し、同様に評価した。この場合、初回からループが現れず、記録再生が不可能であった。
【０１１８】
［実施例３］
図１に示した構成のメモリ素子を用いて８ビットの磁性薄膜メモリを作成した。図２１にその構造の断面を示す。作成は次のように行った。
まず、Ｓｉ基板上に、厚み１μｍ、幅０．２μｍでワード線３２をスパッタリングおよびフォトエッチング技術により成膜加工した。
【０１１９】
第１磁性層としてＮｉ₈₀Ｆｅ₂₀（膜厚８０オングストローム）、非磁性層としてＣｕ（膜厚２０オングストローム）、第２磁性層としてＦｅ₂₀Ｃｏ₈₀（膜厚１００オングストローム）を順に成膜した。各層の膜厚および磁性層の元素組成比は、Ｎｉ、Ｆｅ、Ｃｏのターゲットのスパッタ電力を調節することで行った。第１磁性層および第２磁性層の成膜の際には、磁性層に一軸磁気異方性が生じるように、永久磁石によって膜面内方向に１００［Ｏｅ］の磁界が一方向にかかるように印加して行った。
【０１２０】
次にフォトエッチング技術により幅０．３μｍ、長さ０．３μｍの島状に加工して直列に４個、並列に２個、計８個のメモリセルを作製して８ビットのメモリを作成した。セル間の間隔は０．１μｍとした。この場合、長さ方向は成膜中に磁界を印加した方向と同一として磁化容易軸が環状ループ方向になるようにした。次に第２磁性層上に残っているフォトレジスト膜を残したまま、第１、２磁性層の側面に接するように、第３磁性層３としてＮｉ₅₀Ｆｅ₅₀を成膜した。
【０１２１】
その後、第３磁性層の上部には、良導体８としてＡｌを成膜した。膜厚は４００オングストローム、幅は０．２μｍとして図に示したように第２磁性層に一部が接するようにした。
【０１２２】
その後、絶縁層３４としてＳｉＮを４００オングストローム厚で成膜した後、０．２μｍ幅、０．２μｍ厚のワード線３１を垂直方向に、Ｗを用いて成膜して形成した。その後、第３磁性層の接した素子の両面にＩｎにより抵抗測定用のＣｕ線をつけた。
【０１２３】
次に、この素子のワード線３１およびワード線３２の両線に８００μＡの電流を流して、磁界を発生させて８個のセルに各々“０”または“１”の記録を行った。次にメモリセル１７を直列に繋げて構成されたセンス線に、図１８に示した要領で１０μＡの電流を流しながらワード線３１にパルス幅５０μｓを電流パルスを流して磁界を発生させたところ、各々のセルの情報を独立に再生することが確認できた。このときの磁気抵抗比は約７％であった。
【０１２４】
［実施例４］
実施例３の要領で第１磁性層としてＣｏ₈₄Ｆｅ₉Ｂ₇を１２０オングストローム、非磁性層としてＣｕを、第２磁性層としてＣｏを１００オングストローム、第３磁性層としてＮｉ₇₀Ｆｅ₃₀を第１磁性層、非磁性層、第２磁性層の全膜厚と同じ膜厚として図１の本発明の磁性薄膜メモリ素子を作成した。この本発明のメモリ素子の非磁性層膜厚を１５オングストロームから４０オングストロームまで５オングストロームおきに変化させた。表１に第１磁性層と第２磁性層の磁化の向きが平行である場合を強磁性配列Ｆ、反平行である場合を反強磁性配列ＡＦと示した。
【０１２５】
【表１】

本発明の素子の場合は、膜厚を変化させても常に反強磁性配列が実現し、非磁性層の膜厚に対するマージンが広いことが判明した。
【０１２６】
［比較例３］
実施例４と同じ構成で第３磁性層を除去した構成の２層磁性層からなる比較例のメモリ素子を作成し、非磁性層膜厚を同様に変化させた。表１に結果を示したが、非磁性層の膜厚が５オングストロームずれると反強磁性配列から強磁性配列になり、非磁性層の膜厚に対してのマージンが極めて狭いことが判明した。
【０１２７】
【発明の効果】
本発明によれば、ビットセルを微細化する際に問題となる磁性薄膜の反磁界をなくし、高集積化を可能にした磁性薄膜メモリを提供することができる。
【０１２８】
また、本発明によれば、さらに安定した記録再生を実現し、非磁性層の製造マージンが広く、再生時間が短く、ノイズの少ない再生を実現する磁性薄膜メモリの記録再生方法提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例である磁性薄膜メモリ素子の構造断面説明図である。矢印は磁化方向に示す。
【図２】本発明の一実施例である磁性薄膜メモリ素子の磁化状態を詳細に示した断面説明図である。
【図３】本発明の一実施例である磁性薄膜メモリ素子の磁化状態を上面から詳細に示した説明図である。
【図４】比較例の磁性薄膜メモリ素子の磁化状態を上面から詳細に示した説明図である。
【図５】本発明の一実施例である磁性薄膜メモリ素子の構造断面説明図である。
【図６】本発明の一実施例である磁性薄膜メモリ素子の磁化状態を詳細に示した断面説明図である。
【図７】本発明の一実施例である磁性薄膜メモリの磁化状態を上面から詳細に示した説明図である。
【図８】本発明の一実施例である磁性薄膜メモリ素子の磁化状態を示した立体説明図である。
【図９】比較例の磁性薄膜メモリ素子の構造断面説明図である。
（ａ）単層磁性膜の磁化状態を示した図。
（ｂ）２層磁性膜の磁化状態を示した図。
【図１０】正方形の形状の磁性体について内部磁界の磁性体長さＬに対する依存性を示した図である。
（ａ）比較例である単層膜について反磁界Ｈｄを示した図。
（ｂ）比較例である２層膜について一つの層の反磁界Ｈｄからもう一つの層からの静磁界Ｈｓｔを差し引いたＨｄ−Ｈｓｔを示した図。
（ｃ）本発明の磁性薄膜メモリ素子について示した図。
【図１１】面内方向の漏洩磁界Ｈｎの磁性体側面からの距離ｄに対する依存性を示したものである。
（ａ）比較例である単層膜について反磁界Ｈｄを示した図。
（ｂ）比較例である２層膜について一つの層の反磁界Ｈｄからもう一つの層からの静磁界Ｈｓｔを差し引いたＨｄ−Ｈｓｔを示した図。
（ｃ）本発明の磁性薄膜メモリ素子について示した図。
【図１２】本発明の一実施例である磁性薄膜メモリ素子の配列構造を示した立体説明図である。
【図１３】本発明の一実施例である磁性薄膜メモリ素子の配列構造を示した立体説明図である。
【図１４】本発明の一実施例である磁性薄膜メモリ素子の配列構造を示した立体説明図である。
【図１５】本発明の一実施例である磁性薄膜メモリ素子の配列構造を示した立体説明図である。
【図１６】本発明の一実施例である磁性薄膜メモリの全体図である。
【図１７】（ａ），（ｃ）本発明の磁性薄膜メモリ素子の“０”，“１”の磁化保存状態を示した図。
（ｂ），（ｄ）本発明の磁性薄膜メモリの“０”，“１”の再生時の磁化状態を示した図。
【図１８】本発明の磁気抵抗素子を用いた再生方法の一例を磁界および抵抗の時間変化で説明した図である。
（ａ）磁界Ｈの時間Ｔ応答を示した図。
（ｂ）図１７（ａ）の磁化状態を再生する場合の抵抗値Ｒの時間Ｔ応答を示した図。
（ｃ）図１７（ｃ）の磁化状態を再生する場合の抵抗値Ｒの時間Ｔ応答を示した図。
【図１９】本発明の磁気抵抗素子を用いた再生方法の一例を磁界および抵抗の時間変化で説明した図である。
（ａ）磁界Ｈの時間Ｔ応答を示した図。
（ｂ）図１７（ａ）の磁化状態を再生する場合の抵抗値Ｒの時間Ｔ応答を示した図。
（ｃ）図１７（ｃ）の磁化状態を再生する場合の抵抗値Ｒの時間Ｔ応答を示した図。
【図２０】（ａ）〜（ｃ）実施例１に示した本発明の磁気抵抗素子の磁気抵抗変化値ΔＲを印加磁界Ｈで示した図である。
【図２１】実施例３に示した本発明のメモリ素子群の断面図である。
【図２２】巨大磁気抵抗効果を用いた従来の磁性薄膜メモリを示す磁性薄膜の断面説明図である。Ｗはワード線、Ｓはセンス線、Ｉは絶縁層、ＨＭは硬質磁性層、ＳＭは軟磁性膜、ＮＭは非磁性膜を示す。
【図２３】巨大磁気抵抗効果を用いた従来の磁性薄膜メモリの記録動作を示す図である。
（ａ），（ｃ）ワード電流Ｉの時間Ｔ応答を示す図。
（ｂ），（ｄ）従来の磁性薄膜メモリの磁化状態を示す図、ＩＤは電流の向き、Ｗはワード線、Ｓはセンス線、Ｉは絶縁層、ＨＭは硬質磁性膜、ＳＭは軟磁性膜、ＮＭは非磁性膜を示す。
【図２４】巨大磁気抵抗効果を用いた従来の磁性薄膜メモリの再生動作を示す図である。
（ａ），（ｃ）ワード電流Ｉの時間Ｔ応答を示す図。
（ｂ），（ｄ）従来の磁性薄膜メモリの磁化状態を示す図、ＩＤは電流の向き、Ｗはワード線、Ｓはセンス線、Ｉは絶縁層、ＨＭは硬質磁性膜、ＳＭは軟磁性膜、ＮＭは非磁性膜を示す。
【符号の説明】
１第１磁性層
２第２磁性層
３第３磁性層
４非磁性層
５、５１、５２、５３ワード線
６ワード線
７センス線
７１良導体
８良導体
９、１０、１１駆動回路領域
１０１、１０２、１０３メモリ素子

Claims

基板上に、膜面内の一方向に磁化配向し低い保磁力を有する第１磁性層と、該第１磁性層の磁化配向と平行または反平行に磁化配向し前記第１磁性層よりも高い保磁力を有する第２磁性層と、前記第１磁性層と第２磁性層との層間に設けられた非磁性層とを有し、前記第１磁性層の磁化方向と第２磁性層の磁化方向が平行のときは低い抵抗値を示し、反平行のときは前記平行状態に比較して高い抵抗値を示す磁気抵抗素子を用いた複数の磁性薄膜メモリ素子からなる磁性薄膜メモリであって、
前記第１磁性層および第２磁性層と共に前記非磁性層を囲むように前記第１磁性層および第２磁性層に接して第３磁性層が設けられ、外部磁界が０のときには前記第１磁性層の磁化方向と前記第２磁性層の磁化方向が反平行状態を示して第１磁性層、第２磁性層および第３磁性層によりこの非磁性層を囲む閉磁路が構成され、
前記第３磁性層が、直列に並んだ前記磁性薄膜メモリ素子間を充填するように設けられ、
前記磁性薄膜メモリ素子を構成する前記第１磁性層、前記第２磁性層および前記非磁性層に、前記第１磁性層、前記第２磁性層の磁化方向と垂直な側面で接していることを特徴とする磁性薄膜メモリ。
前記第１磁性層および第２磁性層の磁化方向の長さが０．４μｍ以下であることを特徴とする請求項１記載の磁性薄膜メモリ。
隣接する磁性薄膜メモリ素子を構成する第２磁性層の間隔が０．１μｍ以下であることを特徴とする請求項１又は２に記載の磁性薄膜メモリ。
前記第３磁性層の磁気異方性が、前記第１磁性層および前記第２磁性層の磁気異方性より小さいことを特徴とする請求項１から３のいずれか１項に記載の磁性薄膜メモリ。
前記第３磁性層はＮｉおよびＦｅを主要構成成分とする金属膜からなることを特徴とする請求項１から４のいずれか１項に記載の磁性薄膜メモリ。
前記第３磁性層はＧｄＦｅ、ＮｄＦｅおよびＴｂＦｅからなる群より選ばれる少なくとも１種の合金を含む金属膜からなることを特徴とする請求項１から４のいずれか１項に記載の磁性薄膜メモリ。
前記第１磁性層および前記第２磁性層の長さと幅の比が２以上であり、長さ方向に前記第３磁性層が設けられていることを特徴とする請求項１から６のいずれか１項に記載の磁性薄膜メモリ。
前記第１磁性層と前記非磁性層の間、および／または前記第２磁性層と前記非磁性層の間にＣｏを構成成分として含む金属膜からなる磁性層が設けられていることを特徴とする請求項１から７のいずれか１項に記載の磁性薄膜メモリ。
縦または横方向に並ぶ前記複数の磁性薄膜メモリ素子を直列に接続するセンス線と、このセンス線と交差する方向に並ぶ前記磁性薄膜メモリ素子列に近接して設けられるワード線とを備えた請求項１から８のいずれか１項に記載の磁性薄膜メモリ。