JP4019081B2 - Electronic device with electronic components mounted - Google Patents
Electronic device with electronic components mounted Download PDFInfo
- Publication number
- JP4019081B2 JP4019081B2 JP2005046343A JP2005046343A JP4019081B2 JP 4019081 B2 JP4019081 B2 JP 4019081B2 JP 2005046343 A JP2005046343 A JP 2005046343A JP 2005046343 A JP2005046343 A JP 2005046343A JP 4019081 B2 JP4019081 B2 JP 4019081B2
- Authority
- JP
- Japan
- Prior art keywords
- main body
- lead
- semiconductor device
- mounting
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は半導体装置およびその製造方法ならびに電子装置に関する。 The present invention relates to a semiconductor device, a manufacturing method thereof, and an electronic device.
IC,LSI等半導体装置の封止(パッケージ)形態として、気密封止,非気密封止等がある。また、半導体装置の実装形態の違いにより、リード挿入型,表面実装型がある。たとえば、SIP(Single Inline Package),ZIP (Zigzag Inline Package),PGA(Pin Grid Array) 等は基板の挿入孔にリードを挿入するリード挿入型パッケージであり、SOP (Small Outline L-Leaded Package) ,SOJ(Small Outline J-Leaded Package) ,QFP(Quad Flat Package),QFJ(Quad Flat J-Leaded Package) ,BGA(Ball Grid Array)は表面実装型パッケージである。前記SOP,SOJは、ICチップを封止したパッケージの2方向にリードピン(リード)を出す構造であり、前記QFP,QFJはパッケージの4方向にリードピンを出す構造である(例えば、非特許文献1)。 Examples of the sealing (package) form of a semiconductor device such as an IC or LSI include hermetic sealing and non-hermetic sealing. Further, there are a lead insertion type and a surface mounting type depending on the mounting form of the semiconductor device. For example, SIP (Single Inline Package), ZIP (Zigzag Inline Package), PGA (Pin Grid Array), etc. are lead insertion type packages in which leads are inserted into the insertion holes of the substrate, SOP (Small Outline L-Leaded Package), SOJ (Small Outline J-Leaded Package), QFP (Quad Flat Package), QFJ (Quad Flat J-Leaded Package), and BGA (Ball Grid Array) are surface mount packages. The SOP and SOJ have a structure in which lead pins (leads) are provided in two directions of a package in which an IC chip is sealed, and the QFP and QFJ have a structure in which lead pins are provided in four directions of the package (for example, Non-Patent Document 1). ).
従来のSOP,SOJ,QFP,QFJ,BGA等の表面実装型半導体装置やPGA型半導体装置は、パッケージの全体が実装基板に対面するように実装することから、チップサイズよりも基板実装面積を小さくすることができない。このため、チップサイズの大型化,多ピン化によりパッケージが大型化し、基板実装面積が増大する。前記多ピン化においては、リードピンピッチ確保等のためにインナーリード部が増大し、パッケージが大きくなる。 Conventional surface-mount semiconductor devices such as SOP, SOJ, QFP, QFJ, and BGA, and PGA-type semiconductor devices are mounted so that the entire package faces the mounting substrate. Therefore, the board mounting area is smaller than the chip size. Can not do it. For this reason, an increase in chip size and an increase in the number of pins increase the size of the package and increase the board mounting area. In the case of increasing the number of pins, the inner lead portion increases to ensure the lead pin pitch and the package becomes larger.
一方、パッケージの一辺のみからリードを突出させる従来のSIP,ZIPは、リード挿入型半導体装置であり、基板実装面積を小さくできる特長がある。しかし、リード挿入型半導体装置のように縦実装型半導体装置は、パッケージの基板搭載方向にリードを集めるため、多ピン化を図ると、リードを引き回すインナーリード部が大きくなり、チップサイズに比べてパッケージサイズが格段に大きくなる。多ピン化することで、パッケージの長さが著しく長くなるため、パッケージ形態のもつ基板実装面積を小さくできる有効性がなくなる。したがって、従来では、たとえば、40ピン程度のものしか実用化されていない。 On the other hand, conventional SIPs and ZIPs in which leads protrude from only one side of the package are lead insertion type semiconductor devices, and have the feature that the board mounting area can be reduced. However, vertical mounting type semiconductor devices, such as lead insertion type semiconductor devices, collect leads in the direction of package mounting on the board. Therefore, when the number of pins is increased, the inner lead portion around which the leads are routed becomes larger, compared to the chip size. Package size is significantly increased. By increasing the number of pins, the length of the package is remarkably increased, and the effectiveness of reducing the board mounting area of the package form is lost. Therefore, conventionally, for example, only about 40 pins have been put into practical use.
本発明の目的は、小型の縦実装型の半導体装置およびその製造方法を提供することにある。 An object of the present invention is to provide a small vertically mounted semiconductor device and a manufacturing method thereof.
本発明の他の目的は、基板実装面積の縮小化が図れる縦実装型の半導体装置およびその製造方法を提供することにある。 Another object of the present invention is to provide a vertically mounted semiconductor device that can reduce the substrate mounting area and a method of manufacturing the same.
本発明の他の目的は、半導体装置の実装面積の縮小化が達成できる電子装置を提供することにある。 Another object of the present invention is to provide an electronic device that can achieve a reduction in the mounting area of a semiconductor device.
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。 The following is a brief description of an outline of typical inventions disclosed in the present application.
(本発明の電子装置に組み込む半導体装置)
(1)上下に亘って偏平となる本体部と、前記本体部の底面から突出する複数のリードと、前記本体部内に組み込まれる少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とを有する半導体装置であって、前記リードの一部は前記本体部の底面および偏平面以外の少なくとも一面から本体部外に突出するとともに折り返されて前記本体部の偏平面に沿って延在し、先端は前記本体部底面から突出するリードと並んで配列されている。
(Semiconductor device incorporated in electronic device of the present invention)
(1) A main body portion that is flat across the top and bottom, a plurality of leads protruding from the bottom surface of the main body portion, at least one semiconductor chip incorporated in the main body portion, an electrode of the semiconductor chip, A semiconductor device having a connection means for electrically connecting the tip of the lead, wherein a part of the lead protrudes from the bottom surface of the main body portion and from at least one surface other than the flat surface and is folded back and The front end of the main body extends along an uneven plane, and the tip is aligned with the lead protruding from the bottom of the main body.
(2)上下に亘って偏平となる本体部と、前記本体部の偏平面に直接的または間接的に固定される複数の重畳部と、前記本体部の内部から各重畳部に亘って配設される複数のリードと、前記本体部の底面から突出するリードと、前記重畳部に絶縁的に支持されかつ重畳部の下方から突出する複数のリードと、前記本体部内に封止された少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とからなり、前記本体部から重畳部に延在するリードは重畳部でそのまま延在して重畳部の下方に突出するリードに連なっている。 (2) A main body portion that is flat across the top and bottom, a plurality of overlapping portions that are directly or indirectly fixed to the flat surface of the main body portion, and a portion extending from the inside of the main body portion to each overlapping portion. A plurality of leads, a lead protruding from the bottom surface of the main body, a plurality of leads insulatedly supported by the overlapping portion and protruding from below the overlapping portion, and at least one sealed in the main body A semiconductor chip, and a connecting means for electrically connecting the electrode of the semiconductor chip and the tip of the lead in the main body, and the lead extending from the main body to the overlapping portion extends as it is in the overlapping portion. It is connected to the lead protruding below the overlapping portion.
(3)前記手段(2)において、前記本体部および前記重畳部ならびに前記本体部と重畳部との間のリードは、1枚のフレキシブル配線基板に固定されている。 (3) In the means (2), the main body portion, the overlapping portion, and the leads between the main body portion and the overlapping portion are fixed to a single flexible wiring board.
(4)前記手段(2)において、前記本体部の下面から熱伝導性の良好な材質からなる板状の放熱板を突出させ、かつ少なくとも前記放熱板の一部は前記本体部の他の面から本体部外に突出させている。 (4) In the means (2), a plate-like heat radiation plate made of a material having good thermal conductivity is projected from the lower surface of the main body portion, and at least a part of the heat radiation plate is another surface of the main body portion. Projecting from the main body.
(5)前記手段(2)において、前記重畳部の少なくとも1つは熱伝導性の良好な材質からなる放熱板となり、少なくとも一端は本体部の一縁より外側に突出している。 (5) In the means (2), at least one of the overlapping portions is a heat radiating plate made of a material having good thermal conductivity, and at least one end protrudes outward from one edge of the main body.
(6)前記手段(2)において、前記本体部または重畳部の偏平面には実装基板に挿入固定される固定ピンを有する補強板が固定されている。 (6) In the means (2), a reinforcing plate having a fixing pin inserted and fixed to the mounting board is fixed to the flat surface of the main body portion or the overlapping portion.
(7)前記手段(2)において、前記本体部および重畳部の下方に突出するリードは、一部がリード挿入型構造となり他部が表面実装型構造となっている。 (7) In the means (2), a part of the leads protruding below the main body part and the overlapping part has a lead insertion type structure and the other part has a surface mount type structure.
(8)上下に亘って偏平となる本体部と、前記本体部の偏平面に直接的または間接的に固定される複数の重畳部と、前記本体部の内部から各重畳部に亘って配設される複数のリードと、前記本体部の底面から突出するリードと、前記重畳部に絶縁的に支持されかつ重畳部の下方から突出する複数のリードと、前記本体部内に封止された少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とからなり、前記重畳部のうちの少なくとも一部の重畳部では少なくとも1つの半導体チップが組み込まれ、重畳部に延在するリード先端と前記半導体チップの電極は電気的接続手段によって接続され、半導体チップ等電子部品が組み込まれない重畳部では前記本体部から重畳部に延在するリードは重畳部でそのまま延在して重畳部の下方に突出するリードに連なっている。 (8) A main body portion that is flat across the top and bottom, a plurality of overlapping portions that are directly or indirectly fixed to the flat surface of the main body portion, and a portion extending from the inside of the main body portion to each overlapping portion. A plurality of leads, a lead protruding from the bottom surface of the main body, a plurality of leads insulatedly supported by the overlapping portion and protruding from below the overlapping portion, and at least one sealed in the main body And a connecting means for electrically connecting the electrode of the semiconductor chip and the tip of the lead in the main body, and at least one of the overlapping portions incorporates at least one semiconductor chip. The tip of the lead extending to the overlapping portion and the electrode of the semiconductor chip are connected by an electrical connection means, and the overlapping portion where an electronic component such as a semiconductor chip is not incorporated extends from the main body portion to the overlapping portion. Leads are continuous with the lead projecting downward integrating unit extends directly in superimposing unit.
(9)前記手段(8)において、前記本体部および重畳部ならびに前記本体部と重畳部との間のリード等は1枚のフレキシブル配線基板に固定されている。 (9) In the means (8), the main body portion and the overlapping portion, the leads between the main body portion and the overlapping portion, and the like are fixed to one flexible wiring board.
(本発明の電子装置に組み込む半導体装置の製造方法)
(10)上下に亘って偏平となる本体部と、前記本体部の偏平面に直接的または間接的に固定される複数の重畳部と、前記本体部の内部から各重畳部に亘って配設される複数のリードと、前記本体部の底面から突出するリードと、前記重畳部に絶縁的に支持されかつ重畳部の下方から突出する複数のリードと、前記本体部内に封止された少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とからなり、前記本体部から重畳部に延在するリードは重畳部でそのまま延在して重畳部の下方に突出するリードに連なる半導体装置の製造方法であって、前記本体部部分を形成するリードパターンおよび前記重畳部部分を形成するリードパターンならびに前記本体部と重畳部との間のリードパターンを有するリードフレームを用意する工程と、前記本体部および重畳部を形成する工程と、不要リードフレーム部分を切断除去する工程と、前記本体部と重畳部との間のリード部分で折り返し、各重畳部を本体部に直接的または間接的に重ね、かつ固定する。
(Manufacturing method of semiconductor device incorporated in electronic device of the present invention)
(10) A main body portion that is flat across the top and bottom, a plurality of overlapping portions that are directly or indirectly fixed to the flat surface of the main body portion, and disposed from the inside of the main body portion to each overlapping portion. A plurality of leads, a lead protruding from the bottom surface of the main body, a plurality of leads insulatedly supported by the overlapping portion and protruding from below the overlapping portion, and at least one sealed in the main body A semiconductor chip, and a connecting means for electrically connecting the electrode of the semiconductor chip and the tip of the lead in the main body, and the lead extending from the main body to the overlapping portion extends as it is in the overlapping portion. A method of manufacturing a semiconductor device connected to a lead projecting below an overlapping portion, the lead pattern forming the main body portion, the lead pattern forming the overlapping portion, and between the main body portion and the overlapping portion A step of preparing a lead frame having a card pattern, a step of forming the main body portion and the overlapping portion, a step of cutting and removing unnecessary lead frame portions, and a lead portion between the main body portion and the overlapping portion, The overlapping portion is directly or indirectly overlapped and fixed to the main body portion.
(11)上下に亘って偏平となる本体部と、前記本体部の偏平面に直接的または間接的に固定される複数の重畳部と、前記本体部の内部から各重畳部に亘って配設される複数のリードと、前記本体部の底面から突出するリードと、前記重畳部に絶縁的に支持されかつ重畳部の下方から突出する複数のリードと、前記本体部内に封止された少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とからなり、前記重畳部のうちの少なくとも一部の重畳部では少なくとも1つの半導体チップが組み込まれ、重畳部に延在するリード先端と前記半導体チップの電極は電気的接続手段によって接続され、半導体チップ等電子部品が組み込まれない重畳部では前記本体部から重畳部に延在するリードは重畳部でそのまま延在して重畳部の下方に突出するリードに連なる半導体装置の製造方法であって、前記本体部部分を形成するリードパターンおよび前記重畳部部分を形成するリードパターンならびに前記本体部と重畳部との間のリードパターン有するリードフレームを用意する工程と、前記本体部および重畳部を形成する工程と、不要リードフレーム部分を切断除去する工程と、前記本体部と重畳部との間のリード部分で折り返し、各重畳部を本体部に直接的または間接的に重ね、かつ固定する。 (11) A main body portion that is flat across the top and bottom, a plurality of overlapping portions that are directly or indirectly fixed to the flat surface of the main body portion, and disposed from the inside of the main body portion to each overlapping portion. A plurality of leads, a lead protruding from the bottom surface of the main body, a plurality of leads insulatedly supported by the overlapping portion and protruding from below the overlapping portion, and at least one sealed in the main body And a connecting means for electrically connecting the electrode of the semiconductor chip and the tip of the lead in the main body, and at least one of the overlapping portions incorporates at least one semiconductor chip. The leading end of the lead extending to the overlapping portion and the electrode of the semiconductor chip are connected by an electrical connection means, and in the overlapping portion where an electronic component such as a semiconductor chip is not incorporated, it extends from the main body portion to the overlapping portion. The lead is a method of manufacturing a semiconductor device connected to a lead that extends as it is in the overlapping portion and protrudes below the overlapping portion, a lead pattern that forms the main body portion, a lead pattern that forms the overlapping portion, and A step of preparing a lead frame having a lead pattern between the main body portion and the overlapping portion; a step of forming the main body portion and the overlapping portion; a step of cutting and removing unnecessary lead frame portions; and the main body portion and the overlapping portion. It is folded at the lead portion between and the overlapping portions are directly or indirectly overlapped and fixed to the main body portion.
(12)上下に亘って偏平となる本体部と、前記本体部の偏平面に直接的または間接的に固定される複数の重畳部と、前記本体部の内部から各重畳部に亘って配設される複数のリードと、前記本体部の底面から突出するリードと、前記重畳部に絶縁的に支持されかつ重畳部の下方から突出する複数のリードと、前記本体部内に封止された少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とからなり、前記重畳部のうちの少なくとも一部の重畳部では少なくとも1つの半導体チップが組み込まれ、重畳部に延在するリード先端と前記半導体チップの電極は電気的接続手段によって接続され、半導体チップ等電子部品が組み込まれない重畳部では前記本体部から重畳部に延在するリードは重畳部でそのまま延在して重畳部の下方に突出するリードに連なり、前記本体部および重畳部ならびに前記本体部と重畳部との間のリードは1枚のフレキシブル配線基板に支持されてなる半導体装置の製造方法であって、前記本体部部分を形成するリードパターンおよび前記重畳部部分を形成するリードパターンならびに前記本体部と重畳部との間のリードパターンを有するフレキシブル配線基板を用意する工程と、前記本体部および重畳部を形成する工程と、不要フレキシブル配線基板部分を切断除去する工程と、前記本体部と重畳部との間のフレキシブル配線基板部分で折り返し、各重畳部を本体部に直接的または間接的に重ね、かつ固定する。 (12) A main body portion that is flat across the top and bottom, a plurality of overlapping portions that are directly or indirectly fixed to the flat surface of the main body portion, and disposed from the inside of the main body portion to each overlapping portion. A plurality of leads, a lead protruding from the bottom surface of the main body, a plurality of leads insulatedly supported by the overlapping portion and protruding from below the overlapping portion, and at least one sealed in the main body And a connecting means for electrically connecting the electrode of the semiconductor chip and the tip of the lead in the main body, and at least one of the overlapping portions incorporates at least one semiconductor chip. The leading end of the lead extending to the overlapping portion and the electrode of the semiconductor chip are connected by an electrical connection means, and in the overlapping portion where an electronic component such as a semiconductor chip is not incorporated, it extends from the main body portion to the overlapping portion. The lead that extends as it is in the overlapping portion and continues to the lead protruding below the overlapping portion, and the lead between the main body portion and the overlapping portion and the main body portion and the overlapping portion are supported by a single flexible wiring board. A method for manufacturing a semiconductor device comprising: a lead pattern for forming the main body portion; a lead pattern for forming the overlapping portion; and a flexible wiring board having a lead pattern between the main body and the overlapping portion. A step of forming the main body portion and the overlapping portion, a step of cutting and removing unnecessary flexible wiring board portions, and a flexible wiring board portion between the main body portion and the overlapping portion, and folding each overlapping portion into the main body. Overlay and fix directly or indirectly on the part.
(電子装置)
(13)実装基板と、前記実装基板に実装される半導体装置とを有する電子装置であって、前記半導体装置は上下に亘って偏平となる本体部と、前記本体部の底面から突出する複数のリードと、前記本体部内に組み込まれる少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とを有し、前記リードの一部は前記本体部の底面および偏平面以外の少なくとも一面から本体部外に突出するとともに折り返されて前記本体部の偏平面に沿って延在し、先端は前記本体部底面から突出するリードと並んで配列されている。
(Electronic device)
(13) An electronic device having a mounting substrate and a semiconductor device mounted on the mounting substrate, wherein the semiconductor device is flattened vertically and has a plurality of protrusions protruding from the bottom surface of the main body portion A lead; at least one semiconductor chip incorporated in the main body; and an electrode for connecting the electrode of the semiconductor chip to a tip of the lead in the main body, wherein a part of the lead is the main body. Projecting out of the main body part from at least one surface other than the bottom surface and the flat surface of the part and folded back and extending along the flat surface of the main body part, and the tip is arranged side by side with the lead projecting from the bottom surface of the main body part Yes.
(14)前記手段(13)において、前記本体部の偏平面に沿って延在するリード部分は前記本体部に直接的または間接的に重なりかつ固定される重畳部で支持されている。 (14) In the means (13), the lead portion extending along the uneven plane of the main body is supported by an overlapping portion that is directly or indirectly overlapped and fixed to the main body.
(15)前記手段(14)において、前記重畳部の少なくとも1つには、半導体チップが組み込まれ、所定のリードと前記半導体チップの電極は接続手段によって接続されている。 (15) In the means (14), a semiconductor chip is incorporated in at least one of the overlapping portions, and a predetermined lead and an electrode of the semiconductor chip are connected by a connecting means.
(16)より具体的には、電子装置は、互いに離間して設けられた複数の取り付け部と、前記取り付け部間を電気的に接続し少なくとも前記複数の取り付け部間はフレキシブル配線部材によって構成された配線板と、前記取り付け部のそれぞれに取り付けられた半導体チップとを有し、
前記複数の部品取り付け部は、ひとつの半導体チップのみが搭載された部品取り付け部と複数の半導体チップが搭載された部品取り付け部とを含み、
前記半導体チップが取り付けられた状態で前記複数の半導体チップが前記ひとつの半導体チップに対し重畳しかつ互いに固定されるように前記取り付け部間を延長するフレキシブル配線部材部分で折り曲げて、前記半導体チップが互いに重畳積層された実装構造を有することを特徴とする。
(16) More specifically, in the electronic device, a plurality of mounting portions provided apart from each other and the mounting portions are electrically connected, and at least the plurality of mounting portions are configured by a flexible wiring member. A wiring board, and a semiconductor chip attached to each of the attachment parts,
The plurality of component mounting portions include a component mounting portion on which only one semiconductor chip is mounted and a component mounting portion on which a plurality of semiconductor chips are mounted,
Said folded flexible wiring member portion in which the state where the semiconductor chip is mounted a plurality of semiconductor chips to extend between the mounting portion so that fixed to each other superimposed vital to said single semiconductor chip, the semiconductor chip It has a mounting structure in which they are stacked one on top of another.
(17)また、より具体的な他の電子装置は、互いに離間して設けられた複数の取り付け部と、
前記取り付け部間を電気的に接続し少なくとも前記複数の取り付け部間はフレキシブル配線部材によって構成された配線板と、
ひとつの半導体チップのみが搭載された部品取り付け部と複数の半導体チップが搭載された部品取り付け部とを含むように、前記複数の取り付け部のそれぞれに取り付けられた複数の半導体チップとを含み、
前記複数の半導体チップが取り付けられた状態で前記複数の半導体チップが前記ひとつの半導体チップに対し重畳しかつ互いに固定されるように前記取り付け部間を延長するフレキシブル配線部材部分で折り曲げて、前記半導体チップが互いに重畳積層された実装構造を有することを特徴とする。
また、より具体的な他の電子装置は、互いに離間して設けられた複数の取り付け部と、前記取り付け部間を電気的に接続し少なくとも前記複数の取り付け部間はフレキシブル配線部材によって構成された配線板と、前記取り付け部のそれぞれに取り付けられた半導体チップとを有し、
前記複数の部品取り付け部は、ひとつの半導体チップのみが搭載された部品取り付け部と複数の半導体チップが搭載された部品取り付け部とを含み、
前記半導体チップが取り付けられた状態で前記複数の半導体チップが前記ひとつの半導体チップに対し重畳するように前記取り付け部間を延長するフレキシブル配線部材部分で折り曲げて実装されてなり、
前記複数の半導体チップが搭載された部品取り付け部は、折り重ね実装されたとき、前記ひとつの半導体チップのみが搭載された部品取り付け部の広がり内に収まる大きさに形成されており、
前記半導体チップが互いに重畳積層されかつ折り重ねられた実装体の広がり大きさが前記ひとつの半導体チップが搭載された部品取り付け部の広がり大きさになるように構成された実装構造を有することを特徴とする。
(17) Further, another more specific electronic device includes a plurality of mounting portions provided apart from each other,
A wiring board that is electrically connected between the attachment portions and at least between the plurality of attachment portions is constituted by a flexible wiring member;
As one component mounting unit only semiconductor chip is mounted and a plurality of semiconductor chips and a component mounting portion mounted, and a plurality of semiconductor chips attached to each of the plurality of mounting portions,
By bending in the flexible wiring member portion extending between said mounting portion so that the fixed superimposed life-and-death together relative to said plurality of said plurality in a state where the semiconductor chip is mounted the semiconductor chip is the one semiconductor chip, the semiconductor It has a mounting structure in which chips are stacked one on top of another.
Further, another more specific electronic device is configured such that a plurality of attachment portions provided apart from each other and the attachment portions are electrically connected, and at least the plurality of attachment portions are configured by a flexible wiring member. A wiring board, and a semiconductor chip attached to each of the attachment parts,
The plurality of component mounting portions include a component mounting portion on which only one semiconductor chip is mounted and a component mounting portion on which a plurality of semiconductor chips are mounted,
In a state where the semiconductor chip is attached, the plurality of semiconductor chips are mounted by being bent at a flexible wiring member part extending between the attachment parts so as to overlap with the one semiconductor chip,
The component mounting portion on which the plurality of semiconductor chips are mounted is formed in a size that fits within the spread of the component mounting portion on which only the one semiconductor chip is mounted when folded and mounted.
The mounting structure is configured such that the mounting size of the mounting body in which the semiconductor chips are stacked and folded on each other is the same as the mounting size of the component mounting portion on which the one semiconductor chip is mounted. And
(本発明の電子装置に組み込む半導体装置)
前記(1)の手段によれば、本体部の底面から突出したリードはそのまま実装用リードとして使用されるとともに、本体部の底面および偏平面を除く他の面から突出したリードも折り返されて前記本体部の底面側に延在させられて実装用リードとして使用される構造となっていることから、リード数が多くても本体部の小型化が図れる。
(Semiconductor device incorporated in electronic device of the present invention)
According to the means (1), the lead protruding from the bottom surface of the main body is used as a mounting lead as it is, and the lead protruding from the other surface excluding the bottom surface and the flat surface of the main body is also folded back to Since the structure extends to the bottom side of the main body and is used as a mounting lead, the main body can be downsized even if the number of leads is large.
また、実装基板に取り付けられる実装用リードは、本体部底面から突出するリードと、本体部の偏平面に沿って延在するリードとからなるため、リード数が多くても実装面積の縮小化が図れる。 Also, the mounting leads attached to the mounting board are composed of leads protruding from the bottom surface of the main body and leads extending along the flat surface of the main body, so that the mounting area can be reduced even if the number of leads is large. I can plan.
前記(2)の手段によれば、本体部の底面から突出したリードはそのまま実装用リードとして使用されるとともに、本体部の底面および偏平面を除く他の面から突出したリードも折り返されて前記本体部の底面側に延在させられて実装用リードとして使用される構造となっていることから、リード数が多くても本体部と重畳部とからなる半導体装置本体の小型化が図れる。また、実装面積の縮小化が図れる。 According to the means (2), the lead protruding from the bottom surface of the main body is used as a mounting lead as it is, and the lead protruding from the other surface excluding the bottom surface and the flat surface of the main body is also folded back and Since the structure extends to the bottom surface side of the main body and is used as a mounting lead, the semiconductor device main body composed of the main body and the overlapping portion can be downsized even if the number of leads is large. In addition, the mounting area can be reduced.
また、本体部の偏平面に沿って延在するリード部分は重畳部で支持され、かつ前記重畳部は本体部に固定されているため、実装用リードはそれぞれ強固に支持されることになる。 In addition, since the lead portion extending along the flat surface of the main body is supported by the overlapping portion, and the overlapping portion is fixed to the main body, the mounting leads are firmly supported.
前記(3)の手段によれば、フレキシブル配線基板を使うことで配線数を増やせ、リード部分の折り返しが容易となる。 According to the means (3), the number of wires can be increased by using a flexible wiring board, and the lead portion can be easily folded.
前記(4)の手段によれば、前記本体部の下面から板状の放熱板を突出させ、かつ少なくとも前記放熱板の一部は前記本体部の他の面から本体部外に突出させていることから、本体部内の半導体チップから放出される熱の放散が可能となり、半導体装置の安定動作が達成できる。 According to the means (4), a plate-like heat radiating plate protrudes from the lower surface of the main body, and at least a part of the heat radiating plate protrudes from the other surface of the main body to the outside of the main body. Therefore, it is possible to dissipate heat released from the semiconductor chip in the main body, and a stable operation of the semiconductor device can be achieved.
前記(5)の手段によれば、前記重畳部の少なくとも1つは熱伝導性の良好な材質からなる放熱板となっているため、リードを介して前記本体部内の半導体チップから放出される熱の放散が可能となり、半導体装置の安定動作が達成できる。 According to the means (5), since at least one of the overlapping portions is a heat radiating plate made of a material having good thermal conductivity, heat released from the semiconductor chip in the main body portion via the leads. The semiconductor device can be stably operated.
前記(6)の手段によれば、前記本体部または重畳部の偏平面には実装基板に挿入固定される固定ピンを有する補強板が固定されていることから、半導体装置の実装の機械的強度が高くなる。 According to the means of (6), since the reinforcing plate having the fixing pin inserted and fixed to the mounting substrate is fixed to the flat surface of the main body portion or the overlapping portion, the mechanical strength of mounting the semiconductor device Becomes higher.
前記(7)の手段によれば、半導体装置の実装時、リード挿入型構造のリードで実装用の位置決めができるため、他の表面実装型構造のリードの実装の位置決めが自動的に行える。 According to the means (7), when mounting the semiconductor device, positioning for mounting can be performed automatically with the lead of the lead insertion type structure, so that the mounting of the lead of another surface mounting type structure can be automatically performed.
前記(8)の手段によれば、本体部の底面から突出したリードはそのまま実装用リードとして使用されるとともに、本体部の底面および偏平面を除く他の面から突出したリードも折り返されて前記本体部の底面側に延在させられて実装用リードとして使用される構造となっていることから、リード数が多くても本体部と重畳部とからなる半導体装置本体の小型化が図れる。また、実装面積の縮小化が図れる。 According to the means (8), the lead protruding from the bottom surface of the main body is used as a mounting lead as it is, and the lead protruding from the other surface except the bottom surface and the flat surface of the main body is also folded back and Since the structure extends to the bottom surface side of the main body and is used as a mounting lead, the semiconductor device main body composed of the main body and the overlapping portion can be downsized even if the number of leads is large. In addition, the mounting area can be reduced.
また、本体部の偏平面に沿って延在するリード部分は重畳部で支持され、かつ前記重畳部は本体部に固定されているため、実装用リードはそれぞれ強固に支持されることになる。 In addition, since the lead portion extending along the flat surface of the main body is supported by the overlapping portion, and the overlapping portion is fixed to the main body, the mounting leads are firmly supported.
また、前記重畳部のうちの少なくとも一部の重畳部では少なくとも1つの半導体チップが組み込まれていることから、半導体チップの組み込み数の増大が図れ、より高集積化が達成できる。 Moreover, since at least one semiconductor chip is incorporated in at least a part of the superimposition units, the number of semiconductor chips can be increased, and higher integration can be achieved.
前記(9)の手段によれば、フレキシブル配線基板を使うことで配線数を増やせ、リード部分の折り返しが容易となり、組立作業が容易となる。 According to the means (9), the number of wires can be increased by using the flexible wiring board, the lead portion can be easily folded back, and the assembling work is facilitated.
(本発明の電子装置に組み込む半導体装置の製造方法)
前記(10)の手段によれば、リードフレームを使用して前記本体部および重畳部を形成した後、前記リードフレームの不要部分を切断除去し、かつ前記本体部と重畳部との間のリード部分を折り返して各重畳部を本体部に直接的または間接的に重ねて固定して半導体装置を製造するため、小型でかつ実装面積を小さくできる半導体装置を容易に製造することができる。
(Manufacturing method of semiconductor device incorporated in electronic device of the present invention)
According to the means of (10), after forming the main body portion and the overlapping portion using a lead frame, unnecessary portions of the lead frame are cut and removed, and the lead between the main body portion and the overlapping portion is formed. Since the semiconductor device is manufactured by folding the portion and fixing each overlapping portion directly or indirectly on the main body portion, the semiconductor device can be easily manufactured with a small size and a small mounting area.
前記(11)の手段によれば、リードフレームを使用して前記本体部および重畳部を形成した後、前記リードフレームの不要部分を切断除去し、かつ前記本体部と重畳部との間のリード部分を折り返して各重畳部を本体部に直接的または間接的に重ねて固定して半導体装置を製造するため、小型でかつ実装面積を小さくできる半導体装置を容易に製造することができる。 According to the means of (11), after forming the main body portion and the overlapping portion using a lead frame, unnecessary portions of the lead frame are cut and removed, and the lead between the main body portion and the overlapping portion is formed. Since the semiconductor device is manufactured by folding the portion and fixing each overlapping portion directly or indirectly on the main body portion, the semiconductor device can be easily manufactured with a small size and a small mounting area.
前記(12)の手段によれば、1枚のフレキシブル配線基板を使用して前記本体部および重畳部を形成した後、前記フレキシブル配線基板の不要部分を切断除去し、かつ前記本体部と重畳部との間のフレキシブル配線基板部分を折り返して各重畳部を本体部に直接的または間接的に重ねて固定して半導体装置を製造するため、小型でかつ実装面積を小さくできる半導体装置を容易に製造することができる。 According to the means of (12), after forming the main body portion and the overlapping portion using a single flexible wiring board, unnecessary portions of the flexible wiring substrate are cut and removed, and the main body portion and the overlapping portion are formed. Since the semiconductor device is manufactured by folding the flexible wiring board part between and directly overlapping the main body part directly or indirectly to manufacture the semiconductor device, it is easy to manufacture a semiconductor device that is small and has a small mounting area. can do.
(電子装置)
前記(13)の手段によれば、半導体装置の本体部の底面から突出したリードはそのまま実装用リードとして使用されるとともに、本体部の底面および偏平面を除く他の面から突出したリードも折り返されて前記本体部の底面側に延在させられて実装用リードとして使用される構造となっていることから、リード数が多くても実装面積の縮小化を図ることができる。
(Electronic device)
According to the means (13), the lead protruding from the bottom surface of the main body of the semiconductor device is used as a mounting lead as it is, and the lead protruding from the other surface except the bottom surface and the flat surface of the main body is also folded. Thus, the mounting area can be reduced even if the number of leads is large, because the structure is extended to the bottom surface side of the main body and used as a mounting lead.
前記(14)の手段によれば、前記本体部の偏平面に沿って延在するリード部分は前記本体部に直接的または間接的に重なりかつ固定される重畳部で支持されていることから実装用リードの機械的強度が高く、実装の信頼性が高い。 According to the above means (14), the lead portion extending along the flat plane of the main body is supported by the overlapping portion that is directly or indirectly overlapped and fixed to the main body. The lead mechanical strength is high and the mounting reliability is high.
前記(15)の手段によれば、前記本体部以外の重畳部の少なくとも1つには、半導体チップが組み込まれていることから、半導体装置はより高集積となり、電子装置の高集積化が達成される。 According to the means (15), since the semiconductor chip is incorporated in at least one of the overlapping portions other than the main body, the semiconductor device is more highly integrated, and the electronic device is highly integrated. Is done.
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof is omitted.
図1は本発明の実施例1である半導体装置と実装基板を示す斜視図、図2は本実施例1の半導体装置の実装状態を示す斜視図、図3は本実施例1の半導体装置の外観を示す図、図4は本実施例1の半導体装置のリード例を示す説明図、図5は本実施例1における本体部と重畳部との相関を示す概念的な展開図、図6は本実施例1における本体部と重畳部との相関を示す展開図である。 1 is a perspective view showing a semiconductor device and a mounting substrate according to a first embodiment of the present invention, FIG. 2 is a perspective view showing a mounting state of the semiconductor device according to the first embodiment, and FIG. 3 is a perspective view of the semiconductor device according to the first embodiment. FIG. 4 is an explanatory view showing a lead example of the semiconductor device of the first embodiment, FIG. 5 is a conceptual development view showing the correlation between the main body portion and the overlapping portion in the first embodiment, and FIG. It is an expanded view which shows the correlation with the main-body part in a present Example 1, and a superimposition part.
(半導体装置)
本実施例1の半導体装置1は縦実装型の半導体装置となり、外観的には、図1および図3(a:正面図,b:左側面図,c:平面図)に示すように、矩形板状の本体部2と、この本体部2の前面および後面にそれぞれ直接的または間接的に重ねて固定された3つの重畳部3b,3c,3dと、前記本体部2の上面および両側面から突出しかつ途中で折り返されて各重畳部3b,3c,3dの周面内に進入するリード(連結用リード)4b,4c,4dと、前記本体部2および重畳部3b,3c,3dの各底面から下方に突出するリード(実装用リード)5a,5b,5c,5dとからなっている。
(Semiconductor device)
The
前記重畳部3b,3c,3dは、リードを支持補強する役割と、各リード間隔を一定に保つ役割を果たす。重畳部3b,3c,3dは、前記本体部2の各面から突出するリードを、その面ごとそれぞれ封止支持する。
The overlapping
また、前記重畳部3b,3c,3dは前記本体部2と同じ大きさとなっている。したがって、本実施例1の半導体装置1は、本体部2とこの本体部2に重なった重畳部3b,3c,3dによって半導体装置本体6が構成され、この上下に亘って偏平となる半導体装置本体6の底面からリード5a,5b,5c,5dを4列に並んで突出させた縦実装型半導体装置となる。
The overlapping
前記本体部2および重畳部3b,3c,3dは、後述するが、トランスファモールドによる封止体によって形成されている。図5に示すように、前記本体部2は通常のレジンパッケージ型半導体装置のパッケージと同様に内部に半導体チップを組み込む構造となっているが、前記重畳部3b,3c,3dは、単にリード5を両面側から封止するだけの構造となっている。したがって、重畳部3b,3c,3dの厚さは本体部2に比較して薄くなっている。
The
そこで、リード列間のピッチを一定とするため、リード5dは、図1に示すように、途中で1段外側に階段状に屈曲させてある。
Therefore, in order to make the pitch between the lead rows constant, the
本実施例1の半導体装置1では、リード5a,5b,5c,5dはリード挿入型となり、リード5a,5b,5c,5dの先端形状は、図4(a)〜(c)に示すような形状になっている。すなわち、リード5は、図4(a)に示すように両側から細くなるもの、図4(b)に示すように片側から細くなるもの、図4(c)に示すように途中で1段屈曲したものとなっている。前記屈曲部分や細くくびれた部分から幅が太くなる部分は、実装基板の挿入孔の縁にぶつかり、必要以上にリードが挿入されないようになる。
In the
前記重畳部3b,3c,3dは、図示しない接着剤や接着テープを介して直接的または間接的に本体部2の広い偏平面(前面および後面)に固定されている。本体部2および重畳部3b,3c,3dは、図6に示すように、たとえば、トランスファモールドによって平面的に形成される。その後、中央の本体部2の左側の重畳部3bをリード4bの途中で折り返して本体部2の前面に重ねて接着した後、右側の重畳部3cをリード4cの途中で折り返して前記重畳部3b上に接着固定し、その後上側の重畳部3dをリード4dの途中で背面側に折り返して前記本体部2の後面に接着固定する。
The overlapping
図5および図6は、本実施例1の半導体装置1の製造において、リードフレームの各部をトランスファモールドによって封止して本体部2および重畳部3b,3c,3dを形成した後、不要なリードフレーム部分を切断除去した状態を示す図であり、図5は本体部2および重畳部3b,3c,3dに封止されたものが分かる状態とした模式的展開図である。
FIGS. 5 and 6 show unnecessary leads after the
図5で分かるように、前記本体部2の内部中央には、4隅をタブ吊りリード15で支持された矩形のタブ16が位置している。そして、このタブ16上には、半導体チップ(ICチップ)17が固定されている。また、本体部2の4辺から本体部2の内部に延在するリード5aおよびリード4b,4c,4dの先端は、前記タブ16の周囲に臨んでいる。前記リード5aおよびリード4b,4c,4dの先端と、前記半導体チップ17の図示しない電極は導電性のワイヤ18で接続されている。
As shown in FIG. 5, a
また、前記重畳部3b,3c,3dにおいて、各リード5は、重畳部3b,3c,3dが連結用リード4b,4c,4dの中間で折り返された際、重畳部3b,3c,3dから突出する5b,5c,5dが、本体部2のリード5aと並列となるように、重畳部3b,3cでは屈曲し、重畳部3dでは直進するパターンとなっている。
Further, in the overlapping
なお、重畳部でのリードの屈曲パターンを適当に選択すれば、図28に示すように、本体部2に直接的または間接的に重なる重畳部を4つ(重畳部3b,3c,3d,3e)とすることもできる。図28の半導体装置の場合は、前記重畳部3b,3c,3d,3eの一端からそれぞれ実装用リード5a,5b,5c,5d,5eが出る構造となるため、より一層の多リード化が実現できる。図28の半導体装置1の場合では、重畳部3b,3c,3d,3eのうちの幾つかあるいは全部に半導体チップを組み込めば、さらなる高機能化,高集積化が実現できる。また、本発明の半導体装置はさらに重畳部を多くしてもよい。
If the lead bending pattern in the overlapping portion is appropriately selected, four overlapping portions (overlapping
本実施例1の半導体装置1は、従来のQFPパッケージのように、矩形パッケージとなる本体部2の4辺からそれぞれリードを突出させる構造を採用していることから、多リード化が達成できる。また、本体部2の3辺から突出したリードを折り返しかつ屈曲させて本体部2の偏平面に沿って延在させて実装用リードとして使用するため、従来の縦実装型半導体装置構成とすることができる。これによって、小型でかつ多リードの半導体装置1を提供できることになる。また、半導体装置1は縦実装型構造となることから、実装面積の縮小化も達成できる。
Since the
本実施例1の場合は、前記本体部2はレジンパッケージ構成となっているが、半導体チップを内蔵したセラミックパッケージ構成や金属のケースからなるキャンパッケージ構成でもよい。また、他の実施例として後述するように、前記重畳部3b,3c,3dの内の全部または幾つかは、半導体チップを組み込むものでもよい。
In the case of the first embodiment, the
また、本実施例1では、本体部2に半導体チップを組み込む構造となっているが、本発明では、前記本体部2においてリードのみを支持(封止)する構造であっても何ら支障を来さない。
In the first embodiment, the semiconductor chip is incorporated in the
また、前記連結用リード4b,4c,4dは封止体から露出し、ショートのおそれがあることから、樹脂やエナメル等絶縁物質をリード表面に塗布または再封止しても良い。
Further, since the connecting
(電子装置)
ここで、本実施例1の半導体装置1の製造方法を説明する前に、本実施例1の半導体装置1を実装した電子装置について説明する。
(Electronic device)
Here, before describing the manufacturing method of the
図1において、半導体装置1の下方に示すものは、実装基板7である。この実装基板7には、前記半導体装置1のリード5a,5b,5c,5dを挿入するための挿入孔9が設けられている。また、図示はしないが、各挿入孔9の縁は導体で形成されるとともに、配線に繋がっている。
In FIG. 1, what is shown below the
図2は半導体装置1が実装基板7に実装された状態、すなわち、電子装置の一部を示すものである。実装基板7の各挿入孔9に挿入されたリード5a,5b,5c,5dは、図示しない半田等の接合材によって固定されている。
FIG. 2 shows a state in which the
本実施例1の電子装置においては、半導体装置1の本体部2の底面から突出したリード5aはそのまま実装用リードとして使用されるとともに、本体部2の底面および偏平面を除く他の面から突出したリード5b,5c,5dも折り返されて前記本体部2の底面側に延在させられて実装用リードとして使用される構造となっていることから、リード数が多くても実装面積の縮小化を図ることができる。
In the electronic device according to the first embodiment, the
また、本実施例1の電子装置においては、前記本体部2の偏平面に沿って延在するリード部分は、前記本体部2に固定される重畳部3b,3c,3dで支持されていることから実装用の各リード5a,5b,5c,5dの機械的強度が高く、実装の信頼性が高くなる。
In the electronic device of the first embodiment, the lead portion extending along the flat surface of the
また、本実施例1の半導体装置1において、重畳部3b,3c,3dの少なくとも一つに半導体チップを組み込む構造とすれば、半導体装置はより高集積なものとなり、電子装置の高集積化が達成できる。
Further, in the
(半導体装置の製造方法)
つぎに、本実施例1の半導体装置1の製造方法について説明する。図5乃至図8は本実施例1の半導体装置の製造方法に係わる図であって、図5は本体部と重畳部との相関を示す概念的な展開図、図6は本体部と重畳部との相関を示す展開図、図7は半導体装置の製造の各工程を示す平面図、図8は半導体装置の製造の各工程を示す平面図である。
(Method for manufacturing semiconductor device)
Next, a method for manufacturing the
本実施例1の半導体装置の製造方法は、要約すると、上下に亘って偏平となる本体部2と、前記本体部2の偏平面に直接的または間接的に固定される複数の重畳部3b,3c,3dと、前記本体部2の内部から各重畳部3b,3c,3dに亘って配設される複数のリード(連結用リード4b,4c,4d)と、前記本体部2の底面から突出するリード(実装用リード5a)と、前記重畳部3b,3c,3dに絶縁的に支持されかつ重畳部の下方から突出する複数のリード(実装用リード5b,5c,5d)と、前記本体部2内に封止された少なくとも一つの半導体チップ17と、前記半導体チップ17の電極と前記本体部2内のリード5の先端を電気的に接続する接続手段(ワイヤ18によるワイヤボンディング)とからなり、前記本体部2から重畳部3b,3c,3dに延在するリード(連結用リード4b,4c,4d)は重畳部3b,3c,3dでそのまま延在して重畳部3b,3c,3dの下方に突出するリード(実装用リード5b,5c,5d)に連なる半導体装置1の製造方法であって、前記本体部部分を形成するリードパターン(本体部リードパターン22)および前記重畳部部分を形成するリードパターン(重畳部リードパターン23b,23c,23d)ならびに前記本体部2と重畳部3b,3c,3dとの間のリードパターン(連結用リード4b,4c,4d)を有するリードフレーム20を用意する工程と、前記本体部2および重畳部3b,3c,3dを形成する工程と、不要リードフレーム部分を切断除去する工程と、前記本体部2と重畳部3b,3c,3dとの間のリード部分(連結用リード4b,4c,4d)で折り返し、各重畳部3b,3c,3dを本体部2に直接的または間接的に重ね、かつ固定する方法である。
In summary, the manufacturing method of the semiconductor device according to the first embodiment has a
つぎに、具体的に本実施例1の半導体装置の製造方法について説明する。 Next, a method for manufacturing the semiconductor device of Example 1 will be specifically described.
最初に、図7(a)に示すように、リードフレーム20を用意する。リードフレーム20は、0.15〜0.2mm程度の厚さの金属板をエッチングや精密プレスによってパターニングされたものとなっている。金属としては、42アロイやコバール等のFe−Ni系合金や銅合金が使用される。
First, as shown in FIG. 7A, a
リードフレーム20は、図7(a)に示すように所定部分を打ち抜いた枠構成の矩形枠板21となり、矩形枠板21の下部中央に前記本体部2を形成する本体部リードパターン22が設けられている。また、前記本体部リードパターン22の両側には重畳部リードパターン23b,23cが設けられている。また、前記本体部リードパターン22の上方には重畳部リードパターン23dが設けられている。この説明部分では、上方,下方は図面を記載した用紙の上縁側または下縁側を示すことにする。また、両側とは用紙の両側縁側を示すことにする。
As shown in FIG. 7A, the
前記本体部リードパターン22は、図5にも示すように矩形のタブ16と、このタブ16の4隅を支持する4本のタブ吊りリード15と、前記タブ16の4辺にそれぞれに先端を臨ませ、他端を前記重畳部リードパターン23b,23c,23d内に延在させる複数のリード5とからなっている。
As shown in FIG. 5, the main
前記タブ吊りリード15は矩形枠板21に連結されている。
The
前記本体部リードパターン22から4方向に延在するリード5において、本体部リードパターン22の下側に延在するリード5は平行に延在してそれぞれ矩形枠板21に連なっている。この部分のリード5は本体部2の実装用リード5aとなる。
In the
前記本体部リードパターン22の上側に突出する複数のリード5は相互に平行に上方に直進して重畳部リードパターン23d内を通り矩形枠板21に連なる。矩形枠板21に連なるリード5部分は、重畳部3dの実装用リード5dとなる。各実装用リード5dは、直交して延在する細いダム24dに支持されている。
The plurality of
前記本体部リードパターン22の両側に延在するリード5は、重畳部リードパターン23b,23c内に進んだ後、斜め下方にそれぞれ45度屈曲し、その後再び屈曲して下方に延在する。この先端部分は、重畳部3b,3cの実装用リード5b,5cとなる。前記実装用リード5a,5b,5cはともに平行となる。そして、これら実装用リード5a,5b,5cは、直交する細いダム24a,24b,24cに途中を支持される構造となっている。
The
前記リード5において、本体部リードパターン22と重畳部リードパターン23b,23c,23dとの間の部分を、特に連結用リード(リード4b,4c,4d)と呼称する。連結用リード4b,4c,4dの内、連結用リード4b,4cは同じ長さとなるが、連結用リード4dは、前述のように本体部2に対する重ね合わせ状態が異なることから、すなわち、重畳部3b,3cは本体部2に直接的に重なるが、重畳部3dは本体部2に重ねられた重畳部3cに重なることから、図6および図7(d)に示すように長くなっている。
In the
前記リードフレーム20は、必要に応じて各所がメッキ処理されている。
The
つぎに、前記リードフレーム20に対して、図7(b)に示すようにタブ16上に半導体チップ17が固定される。半導体チップ17の固定は、通常取られる方法、たとえば、金とシリコンの共晶合金によるもの、銀ペースト等の導電性樹脂(接着剤)によるもの、接着テープによるものが採用される。
Next, the
つぎに、図7(c)および図5に示すように、前記半導体チップ17の図示しない電極と、半導体チップ17の周辺に先端を臨ませるリード5の先端部分が導電性のワイヤ18で接続される。この電気的接続手段は、バンプを利用したフェイスダウン構造,ビームリード構造等としても良い。
Next, as shown in FIGS. 7C and 5, the electrode (not shown) of the
つぎに、図7(d)および図6に示すように、本体部リードパターン22部分と3つの重畳部リードパターン23b,23c,23d部分に対して、トランスファモールドによって封止を行い封止体25(本体部2および重畳部3b,3c,3d)を形成する。
Next, as shown in FIGS. 7D and 6, the main
つぎに、図8(a)に示すように、不要なリードフレーム部分、すなわち、ダム24a,24b,24c,24dが切断除去されるとともに、実装用リード5a,5b,5c,5dが矩形枠板21から切り離される。しかし、タブ16はタブ吊りリード15を介して矩形枠板21に支持されている。この際、モールド時に発生したレジンバリも除去する。この時必要ならば、図3(b)5cのようにリードを成形して折り曲げる。
Next, as shown in FIG. 8A, unnecessary lead frame portions, that is,
なお、本実施例1では、その後の作業性を良くするために、前記タブ16をタブ吊りリード15で矩形枠板21に固定した状態としてあるが、この時点でタブ16の付け根でタブ吊りリード15を切断し、本体部2や重畳部3b,3c,3dをリードフレーム20から完全に分離させ、図6の状態としても良い。
In the first embodiment, the
つぎに、図8(b)に示すように、重畳部3b,3c,3dの偏平面において、重畳部3b,3cにあっては前面に接着剤や接着テープ等の接着剤26を付け、重畳部3dにあっては後面に接着剤26を付ける。接着剤の代わりに接着テープを付けても良い。接着剤26の場合は、必要に応じて加熱炉で硬化を促進させても良い。
Next, as shown in FIG. 8 (b), on the flat surfaces of the overlapping
つぎに、図8(c)に示すように、重畳部3b,3c,3dを本体部2に対して折り返して重ねて接着する。すなわち、最初に前記連結用リード4bを前面側に折り返して重畳部3bを本体部2に重ねて接着する。その後、連結用リード4cを前面側に折り返して重畳部3cを本体部2に固定された重畳部3bに重ねて接着する。また、連結用リード4dを後面側に折り返して重畳部3dを本体部2の後面に重ねて接着する。重畳部3b,3c,3dの本体部2に対する直接的または間接的な固定によって、図8(d)に示すように本体部2と重畳部3b,3c,3dからなる半導体装置本体6が形成される。
Next, as shown in FIG. 8C, the overlapping
つぎに、図8(e)に示すように、タブ吊りリード15を本体部2の付け根から切断することによって半導体装置1が製造されることになる。
Next, as shown in FIG. 8 (e), the
本実施例1によればつぎのような効果が得られる。 According to the first embodiment, the following effects can be obtained.
(1)本実施例1の半導体装置1は、本体部2の底面から突出したリード5aはそのまま実装用リードとして使用されるとともに、本体部2の底面および偏平面を除く他の面から突出したリードも折り返されて前記本体部の底面側に延在させられて実装用リード5b,5c,5dとして使用される構造となっていることから、リード数が多くても本体部の小型化が図れる。
(1) In the
(2)本実施例1の半導体装置1は、本体部2の両側面および上面から突出させたリードを本体部2の偏平面となる前面および後面に沿って延在させるが、これらのリードは薄い重畳部3b,3c,3dで支持されていることから、本体部2と重畳部3b,3c,3dからなる半導体装置本体6の厚さは薄くできる。
(2) In the
(3)前記(1)および(2)により、半導体装置1は実装面積の小さい半導体装置となる。
(3) By the above (1) and (2), the
(4)本実施例1の半導体装置1は、実装用リード5aは本体部2に支持され、実装用リード5b,5c,5dは重畳部3b,3c,3dに支持されていることから、実装用リードはそれぞれ強固に支持されることになる。
(4) In the
(5)本実施例1の半導体装置の製造方法によれば、リードフレーム20を使用して前記本体部2および重畳部3b,3c,3dを形成した後、前記リードフレーム20の不要部分を切断除去し、かつ前記本体部2と重畳部3b,3c,3dとの間のリード部分(連結用リード4b,4c,4d)を折り返して各重畳部3b,3c,3dを本体部2に直接的または間接的に重ねて固定して半導体装置1を製造するため、小型でかつ実装面積を小さくできる半導体装置を容易に製造することができる。
(5) According to the method of manufacturing the semiconductor device of the first embodiment, after forming the
つぎに、本実施例1において下記のような手法を採用しても良い。 Next, the following method may be employed in the first embodiment.
たとえば、リードの変形を防ぐため、所定部分を絶縁性の樹脂テープやフィルムを張り付けても良い。 For example, in order to prevent the lead from being deformed, an insulating resin tape or film may be attached to the predetermined portion.
また、連結用リード等の各リード間を切断成形時に切り離す補強用のフレームで固定しても良い。 Further, each lead such as a connecting lead may be fixed with a reinforcing frame that separates the leads at the time of cutting.
また、半導体チップの搭載方法として、一度配線基板に取り付けてワイヤボンディングし、その配線基板とリードフレームを再度ボンディングして取り付ける構造も考えられる。この場合、リードフレームにはタブを設けなくとも良い場合もある。 Further, as a method for mounting a semiconductor chip, a structure in which the semiconductor chip is once attached to a wiring board and wire-bonded, and the wiring board and the lead frame are again bonded and attached can be considered. In this case, the lead frame may not be provided with a tab.
図9は本実施例1の第1変形例による半導体装置の側面図である。この半導体装置1では、実装用リード5a,5b,5cをそれぞれジグザクに配置した構造となっている。リード配列をジグザグとすることによって、リードピッチをより小さくでき、実装の効率化を高めることができる。
FIG. 9 is a side view of a semiconductor device according to a first modification of the first embodiment. The
図10(a),(b)は本実施例1の第2変形例による半導体装置を示す図である。この実施例の半導体装置1は実装用リード5a,5b,5c,5dを表面実装型としたものである。この方法ではスルーホールが無いため、基板裏面を有効に使用できる。
FIGS. 10A and 10B are views showing a semiconductor device according to a second modification of the first embodiment. In the
図11(a),(b)は本実施例1の第3変形例による半導体装置を示す図である。この実施例の半導体装置1は、実装用リードのうちの一部をリード挿入型リード30となり、他部が表面実装型リード31となっていることから、半導体装置1の実装時、リード挿入型リード30で実装用の位置決めができるため、他の表面実装型リード31の実装の位置決めが自動的に行え、基板実装時の装置ズレが防げ、実装用スルーホールが少ないため基板裏面を有効に使用できる。
FIGS. 11A and 11B are views showing a semiconductor device according to a third modification of the first embodiment. In the
図12は本発明の実施例2である半導体装置を示す図、図13は本実施例2の半導体装置の製造における本体部とリードとの相関を示す平面図である。 FIG. 12 is a diagram showing a semiconductor device according to a second embodiment of the present invention, and FIG. 13 is a plan view showing the correlation between the main body and leads in the manufacture of the semiconductor device according to the second embodiment.
本実施例2の半導体装置1は、最もシンプルな構造の縦実装型半導体装置である。
The
本実施例2の半導体装置1は、要約すると、図12および図13に示すように、上下に亘って偏平となる本体部2と、前記本体部2の底面から突出する複数のリード5(実装用リード5a)と、前記本体部2内に組み込まれる少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とを有する半導体装置であって、前記リード5の一部は前記本体部2の底面および偏平面以外の少なくとも一面から本体部2外に突出するとともに折り返されて前記本体部2の偏平面35に沿って延在し、先端のリード5(実装用リード5d)は前記本体部2底面から突出するリード(実装用リード5a)と並んで配列されている構造となっている。
In summary, as shown in FIGS. 12 and 13, the
つぎに、本実施例2の半導体装置1について具体的に説明する。
Next, the
半導体装置1は、図12および図13に示すように、上下に偏平となり、内部に半導体チップを組み込んだ矩形状の本体部2と、前記本体部2の底面から突出する複数の実装用リード5aと、前記本体部2の上面から突出した複数のリード5とからなっている。前記本体部2の上面から突出した複数のリード5は、本体部2の付け根近傍で本体部2の前面側に折り返されて本体部2の偏平面35に重ねられている。
As shown in FIGS. 12 and 13, the
本体部2の前面の偏平面35には、図13に示すように、上下に延びる溝36が平行に設けられ、折り返されたリード5は、各溝36に嵌まり込んでいる。また、嵌まり込んだリード5は図示しない接合材によって本体部2に固定されている。
As shown in FIG. 13, vertically extending
前記溝36から下に延在するリード5は実装用リード5dとして使用される。実装用リード5aおよび実装用リード5dは平行に並ぶ。
The
本実施例2の半導体装置1は、本体部2の底面から突出したリードはそのまま実装用リード5aとして使用されるとともに、本体部2の底面および偏平面35を除く他の面から突出したリード5も折り返されて前記本体部2の底面側に延在させられて実装用リード5dとして使用される構造となっていることから、リード数が多くても本体部2の小型化が図れる。
In the
また、実装基板に取り付けられる実装用リード5a,5dは、本体部2の底面から突出するリードと、本体部の偏平面に沿って延在するリードとからなるため、リード数が多くても実装面積の縮小化が図れる。
Further, the mounting leads 5a and 5d attached to the mounting substrate are composed of a lead protruding from the bottom surface of the
本実施例2の半導体装置1においては、たとえば、前記溝36に嵌め込んだリード5は、必ずしも固定する必要はない。また、前記溝36を設けることなく、折り返したリード5を本体部2の偏平面35側に沿わせるようにするだけでも良い。
In the
図14は本発明の実施例3である半導体装置を示す図、図15は本実施例3の半導体装置の製造における本体部と重畳部の相関を示す展開図である。 FIG. 14 is a diagram showing a semiconductor device that is Embodiment 3 of the present invention, and FIG. 15 is a development view showing the correlation between the main body and the overlapping portion in the manufacture of the semiconductor device of Embodiment 3.
本実施例3の半導体装置1は、本実施例2の半導体装置1において、本体部2の前面側に折り返したリードをレジンパッケージからなる重畳部3dで封止支持した構造となるものである。
The
本実施例3では、本体部2と重畳部3dとの重ね合わせ精度を上げるため、図15に示すように、本体部2の前面の偏平面35に位置決め用の突子37を2つ設けるとともに、重畳部3dの対応する面に、前面および後面突子37に対応して凹部38を2つ設けた構造となっている。
In the third embodiment, two positioning
これによって、本体部2に重畳部3dを重ね合わせる際、凹部38に突子37を押し込み嵌合させることによって、本体部2に対して重畳部3dを高精度に重ね合わせることができる。
As a result, when the superimposing
図16乃至図18は本実施例3の第1変形例による半導体装置に係わる図であり、図16は半導体装置を示す図、図17は半導体装置の製造において本体部と重畳部が展開された状態を示す展開図、図18は半導体装置における位置決め爪を示す説明図である。 16 to 18 are diagrams related to the semiconductor device according to the first modification of the third embodiment. FIG. 16 is a diagram illustrating the semiconductor device. FIG. 17 is a diagram in which the main body and the overlapping portion are expanded in the manufacture of the semiconductor device. FIG. 18 is an explanatory view showing a positioning claw in the semiconductor device.
本変形例の半導体装置1は、図14および図15で示す本実施例3の半導体装置1における本体部2と重畳部3dの固定構造例を示すものである。本変形例では、本体部2の両端側に、図18に示すような突出した位置決め爪39を設けるとともに、重畳部3dの対応する位置に前記位置決め爪39が通過できる位置決め溝40を設けてなるものである。
The
本体部2に重畳部3dを重ね合わせる際、前記位置決め爪39は位置決め溝40を通過して重畳部3dの反対面の縁に弾力的に引っ掛かり、本体部2と重畳部3dが一体化される。
When the overlapping
本変形例の半導体装置1では、位置決め用の位置決め爪39および位置決め溝40を設けることで、本体部2と重畳部3dの重ね合わせ精度が高くなるとともに、半導体装置本体6の固定も確実になる。
In the
図19は本実施例3の第2変形例による半導体装置を示す図、図20は本実施例3の第2変形例による半導体装置の製造において本体部と重畳部の相関を示す展開図である。 FIG. 19 is a diagram illustrating a semiconductor device according to a second modification of the third embodiment, and FIG. 20 is a development view illustrating the correlation between the main body and the overlapping portion in the manufacture of the semiconductor device according to the second modification of the third embodiment. .
本変形例は本実施例3の第1変形例と同様に、半導体装置1における本体部2と重畳部3dの固定構造に関するものである。本変形例では、図20に示すように、重畳部3dの両側面からリードを幅広い状態で一枚突出させて固定用リード41とする。そして、この固定用リード41を、図19に示すように、本体部2の両端部分に折り曲げて引っ掛ける。この場合、図20に示すように、前記固定用リード41を受け入れる受け溝42を本体部2に設けておいても良い。
Similar to the first modification of the third embodiment, the present modification relates to a fixing structure of the
図21は本発明の実施例4である半導体装置を示す図、図22は本実施例4の半導体装置の製造において本体部と重畳部が展開された状態を示す概念的平面図である。 FIG. 21 is a diagram showing a semiconductor device that is Embodiment 4 of the present invention, and FIG. 22 is a conceptual plan view showing a state in which the main body portion and the overlapping portion are developed in the manufacture of the semiconductor device of Embodiment 4.
本実施例4の半導体装置1は、本体部2内のタブ16(すなわち、リード5を形成する板材)をそのまま本体部2の上下面から突出させて幅広い一枚とし、放熱板45として使用したものである。すなわち、リードやタブ16を構成する材料は前述のように、熱伝導性の良好な金属板で形成されるため、放熱板として使用できる。
In the
そこで、本実施例4では、本体部2の底面から突出するリード部分を実装用放熱板46として使用する。本実施例4の半導体装置1においては、実装用リードは表面実装型となっていることから,前記実装用放熱板46も表面実装型構造となっている。本体部2の上面から突出する放熱板45は、放熱のためにそのまま真っ直ぐ上方に延在している。
Therefore, in the fourth embodiment, the lead portion protruding from the bottom surface of the
また、本実施例4の半導体装置1では、前記重畳部3b,3cは平行に延在する複数のリード5の一面に張り付けた板で形成されている。重畳部3b,3c,3dは、金属板,セラミック板,樹脂板からなり、絶縁性の接着剤や接着テープを介してリード5に接着されている。この重畳部3b,3c,3dは、リード補強の役割を果たす。
In the
本実施例4の半導体装置1は、本体部2から板状の放熱板45が外に向かって突出する構造となっていることから、本体部2内の半導体チップ17から放出される熱の放散が可能となり、半導体装置1の安定動作が達成できる。
The
また、本実施例4の半導体装置1においては、重畳部3b,3cは板体となり、トランスファモールドによる封止体構造と比較して薄くなるため、半導体装置本体6の厚さをさらに薄くでき、半導体装置1の薄型化や実装面積の縮小化が達成できる。
Moreover, in the
図23は本発明の実施例5である半導体装置を示す図、図24は本実施例5の半導体装置の製造において本体部と重畳部が展開された状態を示す概念的平面図である。
FIG. 23 is a diagram showing a semiconductor device that is
本実施例5の半導体装置1は、本体部2から左右側方および上方に延在するリード5を、前記本実施例4の場合と同様に金属板,セラミック板,樹脂板からなる重畳部3b,3c,3dで支持補強した構造となっている。本体部2の各面から突出するリードは、その面ごとのリードずつ各重畳部3b,3c,3dに絶縁性の接着剤や接着テープで固定される。
In the
また、前記重畳部3b,3c,3dの内、本体部2の両側の重畳部3b,3cは、その上端が本体部2の1縁(1辺)よりも外側に長く突出している。
Further, among the overlapping
本実施例5の半導体装置1においては、重畳部3b,3cが放熱板となっているため、リード5を介して前記本体部2内の半導体チップ17から放出される熱の外部への放散が可能となり、半導体装置1の安定動作が達成できる。
In the
また、本実施例5の半導体装置1は、重畳部3b,3c,3dは板体となり、トランスファモールドによる封止体構造と比較して薄くなるため、半導体装置本体6の厚さをさらに薄くでき、半導体装置1の薄型化や実装面積の縮小化が達成できる。
Further, in the
本実施例5では、前記重畳部3b,3c,3dの少なくとも1つは熱伝導性の良好な材質からなる放熱板となっていれば良い。また、前記放熱板は、放熱効果を保つためにも、放熱板の一端が本体部2の一縁(1辺)より外側に突出している必要がある。
In the fifth embodiment, at least one of the overlapping
図25は本発明の実施例6である半導体装置を示す図であり、図25(a)は半導体装置1の正面図、図25(a)は左側面図である。
FIG. 25 is a diagram showing a semiconductor device that is
本実施例6の半導体装置1は、実装用リード5a,5b,5c,5dが表面実装型となる半導体装置1において、前記重畳部3dの偏平面に、実装基板に挿入される固定ピン50を有する補強板51が固定されている。前記固定ピン50は両側に2本設けられている。
In the
本実施例6の半導体装置1は、重畳部3dの偏平面には実装基板に固定される固定ピン50を有する補強板51が固定されていることから、半導体装置の実装の機械的強度が高くなる。すなわち、固定ピン50を実装基板に挿入固定することによって、高さのある表面実装型半導体装置の実装時の倒れや位置ずれを防止することができ、実装の作業性が向上する。
In the
本実施例6では、固定ピン50を有する補強板51は重畳部が少ない場合は、本体部2に直接設けても良い。
In the sixth embodiment, the reinforcing
図26は本発明の実施例7である半導体装置の製造において本体部とリード補強部が展開された状態を示す概念的平面図である。 FIG. 26 is a conceptual plan view showing a state in which the main body portion and the lead reinforcing portion are developed in the manufacture of the semiconductor device according to the seventh embodiment of the present invention.
本実施例7の半導体装置1は、リードフレームの代わりにフレキシブル配線基板52を使用したもので、本体部リードパターン22部分に矩形枠からなる樹脂流れ止め枠53を使用してポッティングで樹脂封止して本体部2を形成する。
The
また、重畳部リードパターン23b,23c,23d部分では、リード5およびフレキシブル配線基板52に補強板としての重畳部3b,3c,3dを張り付ける。
In the overlapping
本実施例7の場合も、重畳部3b,3c,3dを本体部2に直接的または間接的に重ねて固定して、半導体装置1を製造する。
Also in the case of the seventh embodiment, the overlapping
本実施例7の半導体装置1は、フレキシブル配線基板52を使うことで配線数を増やせる。また、フレキシブル配線基板52を使うことでリード部分(連結用リード)の折り返しが容易となり、組立の作業性が向上する。
In the
本実施例7において、半導体チップ(ICチップ)17の搭載方法として、図のように半導体チップ17をフレキシブル配線基板52に直付けで搭載し、ワイヤボンディングで配線接続する場合、一度他の配線基板に取り付けてワイヤボンディングし、フレキシブル配線基板52を再度ボンディングして取り付ける場合、バンプを付けた配線を半導体チップ17の電極パッド部にギャングボンディングで一括して取り付ける方法等が考えられる。フレキシブル基板は折り返し部(4b,4c,4d)のみフレキシブルで他部は通常の基板でできたものでもよい。
In the seventh embodiment, as a method of mounting the semiconductor chip (IC chip) 17, when the
また、実装基板に実装するリード先端部は、金属ピンをフレキシブル配線基板52に取り付けたものとしてもよい。
In addition, the lead tip portion to be mounted on the mounting board may have a metal pin attached to the
図27は本発明の実施例8である半導体装置の製造において本体部と重畳部が展開された状態を示す概念的平面図である。 FIG. 27 is a conceptual plan view showing a state in which the main body portion and the overlapping portion are developed in the manufacture of the semiconductor device according to the eighth embodiment of the present invention.
本実施例8の半導体装置1は、半導体チップ等電子部品を本体部以外の重畳部に組み込む例である。また、この場合、半導体装置1を製造するためにリードフレームを使用してもよいが、この例の場合は本実施例7の場合同様にフレキシブル配線基板を使用したものである。
The
本実施例8の半導体装置1の構造について、その製造を説明することによって説明する。
The structure of the
本実施例8の半導体装置1は、図27に示すように、その製造において、フレキシブル配線基板60が用意される。このフレキシブル配線基板60は、本体部2と3つの重畳部3b,3c,3dを形成する部分および連結用リード4b,4c,4dを配置する部分を有する。
As shown in FIG. 27, the
そして、前記本体部2および重畳部3b,3c,3dを形成する部分には、前記本実施例7の場合と同様に、樹脂流れ止め枠53が設けられている。
And the resin
本体部2の形成部分では、半導体チップ17はフレキシブル配線基板60に直に取り付けられる。
In the formation part of the
重畳部3b,3c,3dの形成部分では、樹脂流れ止め枠53の内側にマルチチップモジュール板61が取り付けられる。そして、このマルチチップモジュール板61に半導体チップ17やチップコンデンサやチップ抵抗等からなるチップ型電子部品62が固定される。
The
マルチチップモジュール板61の配線(パッド)と、半導体チップ17の電極はワイヤ18で接続される。また、マルチチップモジュール板61の配線(パッド)と、所定のリード5(実装用リード5b,5c,5dや連結用リード4b,4c,4d)の先端はワイヤ18で接続される。
The wires (pads) of the
四か所の樹脂流れ止め枠53内には、樹脂が封止されて、本体部2,重畳部3b,3c,3dが形成される。四か所の樹脂流れ止め枠53内には、たとえば、ポッティングによって樹脂が流し込まれる。
The resin is sealed in the four resin flow stop frames 53 to form the
図27に示すフレキシブル配線基板60は、図示はしてないが、本体部2に対して直接的または間接的に重畳部3b,3c,3dを重ねて、半導体装置を製造する。
A
これによって、マルチチップ構造の半導体装置(マルチチップモジュールが製造されることになる。 As a result, a semiconductor device having a multichip structure (a multichip module is manufactured).
本実施例8の半導体装置の場合、前記半導体チップ17の電極の接続手段としては、半導体チップ17にバンプを形成しておき、一括して半導体チップ17を配線(パッド)に固定するようにしても良い。
In the case of the semiconductor device according to the eighth embodiment, as the electrode connecting means of the
また、完成品のICパッケージをフレキシブル配線基板60に半田付けや導電性接着剤を使用して搭載することも可能である。フレキシブル基板は折り返し部(4b,4c,4d)のみフレキシブルで他部は通常の基板でもよい。
It is also possible to mount the finished IC package on the
また、基板に実装するリード先端部は金属ピンをフレキシブル配線基板に取り付けたものも考えられる。 Further, the lead tip portion mounted on the substrate may have a metal pin attached to the flexible wiring substrate.
本実施例8の半導体装置は、本体部2以外の重畳部3b,3c,3dに半導体チップ17やチップ型電子部品61を搭載することから、集積度は格段に高くなり、半導体装置の実装面積の縮小化が達成できる。
In the semiconductor device according to the eighth embodiment, since the
また、本実施例8の半導体装置1は、フレキシブル配線基板60を使うことで配線数を増やせる。また、フレキシブル配線基板60を使うことで、リード部分の折り返しが容易となり、組立の作業性が良好となる。
Further, in the
本実施例8の半導体装置は、本体部2の底面から突出したリードはそのまま実装用リード5aとして使用されるとともに、本体部2の底面および偏平面を除く他の面から突出したリードも折り返されて前記本体部2の底面側に延在させられて実装用リード5b,5c,5dとして使用される構造となっていることから、リード数が多くても本体部の小型化が図れる。また、実装面積の縮小化が図れる。
In the semiconductor device of the eighth embodiment, the lead protruding from the bottom surface of the
本実施例8では、一部の重畳部には電子部品を組み込まない構造としても良い。この場合、半導体チップ等の電子部品を組み込まない重畳部においては、前記本体部から重畳部に延在するリードは重畳部でそのまま延在して重畳部の下方に突出するリード(実装用リード)に連なる構造とする。 In the eighth embodiment, a structure in which an electronic component is not incorporated in some of the overlapping portions may be employed. In this case, in the overlapping portion that does not incorporate an electronic component such as a semiconductor chip, the lead extending from the main body portion to the overlapping portion extends as it is in the overlapping portion and protrudes below the overlapping portion (mounting lead). The structure is connected to
図28は本発明の実施例9である半導体装置の製造において本体部と重畳部が展開された状態を示す平面図である。 FIG. 28 is a plan view showing a state in which the main body portion and the overlapping portion are developed in the manufacture of the semiconductor device according to the ninth embodiment of the present invention.
本実施例9の半導体装置は、図28に示すように、本体部2に対して、4つの重畳部3b,3c,3d,3eを有するものであり、本体部2に対して直接的または間接的に重畳部3b,3c,3d,3eを重ねることによって半導体装置が製造できる。本体部2や重畳部3d,3eの形状は、重ね具合によって適宜選択すれば良い。
As shown in FIG. 28, the semiconductor device of the ninth embodiment has four overlapping
本実施例9の半導体装置1では、たとえば、本体部2以外の全ての重畳部3b,3c,3d,3eに半導体チップやチップ型電子部品等を組み込むようにすることでさらに高集積化が可能となり、実装面積の縮小化が達成できることになる。
In the
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor.
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
(1)半導体装置は、従来のQFPパッケージのように、矩形パッケージとなる本体部2の4辺からそれぞれリードを突出させる構造を採用していることから、多リード化が達成できる。
(1) Since the semiconductor device employs a structure in which the leads protrude from the four sides of the
(2)半導体装置は、本体部の3辺から突出したリードを折り返しかつ屈曲させて本体部の偏平面に沿って延在させて実装用リードとして使用するため、従来の縦実装型半導体装置構成とすることができ、小型化および実装面積の縮小化が達成できる。 (2) Since the semiconductor device is used as a mounting lead by folding and bending the lead protruding from the three sides of the main body and extending it along the flat surface of the main body, the conventional vertical mounting type semiconductor device configuration Thus, a reduction in size and a reduction in mounting area can be achieved.
(3)前記(1)および(3)により、小型,多リードでかつ実装面積の縮小化が図れる半導体装置を提供することができる。 (3) According to the above (1) and (3), it is possible to provide a semiconductor device that is small, has multiple leads, and can reduce the mounting area.
(4)半導体装置は、本体部とこの本体部に重ねられる複数の重畳部を有するが、前記重畳部にも半導体チップ等電子部品を組み込むことによって、一層の高集積化が達成できる。 (4) Although the semiconductor device has a main body portion and a plurality of overlapping portions that are superimposed on the main body portion, further integration can be achieved by incorporating electronic components such as a semiconductor chip in the overlapping portion.
1…半導体装置、2…本体部、3b,3c,3d,3e…重畳部、4b,4c,4d,4e…リード(連結用リード)、5a,5b,5c,5d,5e…リード(実装用リード)、6…半導体装置本体、7…実装基板、9…挿入孔、15…タブ吊りリード、16…タブ、17…半導体チップ、18…ワイヤ、20…リードフレーム、21…矩形枠板、22…本体部リードパターン、23b,23c,23d…重畳部リードパターン、24a,24b,24c,24d…ダム、25…封止体、26…接着剤、30…リード挿入型リード、31…表面実装型リード、35…偏平面、36…溝、37…突子、38…凹部、39…位置決め爪、40…位置決め溝、41…固定用リード、42…受け溝、45…放熱板、46…実装用放熱板、50…固定ピン、51…補強板、52…フレキシブル配線基板、53…樹脂流れ止め枠、60…フレキシブル配線基板、61…マルチチップモジュール板、62…チップ型電子部品。
DESCRIPTION OF
Claims (3)
前記複数の部品取り付け部は、ひとつの半導体チップのみが搭載された部品取り付け部と複数の半導体チップが搭載された部品取り付け部とを含み、
前記半導体チップが取り付けられた状態で前記複数の半導体チップが前記ひとつの半導体チップに対し重畳しかつ互いに固定されるように前記取り付け部間を延長するフレキシブル配線部材部分で折り曲げて、前記半導体チップが互いに重畳積層された実装構造を有することを特徴とする電子装置。 A plurality of mounting portions provided at a distance from each other, a wiring board that is electrically connected between the mounting portions, and at least the plurality of mounting portions are configured by a flexible wiring member, and is attached to each of the mounting portions. A semiconductor chip,
The plurality of component mounting portions include a component mounting portion on which only one semiconductor chip is mounted and a component mounting portion on which a plurality of semiconductor chips are mounted,
Said folded flexible wiring member portion in which the state where the semiconductor chip is mounted a plurality of semiconductor chips to extend between the mounting portion so that fixed to each other superimposed vital to said single semiconductor chip, the semiconductor chip An electronic device having a mounting structure in which the layers are stacked one upon another.
前記取り付け部間を電気的に接続し少なくとも前記複数の取り付け部間はフレキシブル配線部材によって構成された配線板と、
ひとつの半導体チップのみが搭載された部品取り付け部と複数の半導体チップが搭載された部品取り付け部とを含むように、前記複数の取り付け部のそれぞれに取り付けられた複数の半導体チップとを含み、
前記複数の半導体チップが取り付けられた状態で前記複数の半導体チップが前記ひとつの半導体チップに対し重畳しかつ互いに固定されるように前記取り付け部間を延長するフレキシブル配線部材部分で折り曲げて、前記半導体チップが互いに重畳積層された実装構造を有することを特徴とする電子装置。 A plurality of attachment portions provided apart from each other;
A wiring board that is electrically connected between the attachment portions and at least between the plurality of attachment portions is constituted by a flexible wiring member;
As one component mounting unit only semiconductor chip is mounted and a plurality of semiconductor chips and a component mounting portion mounted, and a plurality of semiconductor chips attached to each of the plurality of mounting portions,
By bending in the flexible wiring member portion extending between said mounting portion so that the fixed superimposed life-and-death together relative to said plurality of said plurality in a state where the semiconductor chip is mounted the semiconductor chip is the one semiconductor chip, the semiconductor An electronic device having a mounting structure in which chips are stacked on top of each other.
前記複数の部品取り付け部は、ひとつの半導体チップのみが搭載された部品取り付け部と複数の半導体チップが搭載された部品取り付け部とを含み、 The plurality of component mounting portions include a component mounting portion on which only one semiconductor chip is mounted and a component mounting portion on which a plurality of semiconductor chips are mounted,
前記半導体チップが取り付けられた状態で前記複数の半導体チップが前記ひとつの半導体チップに対し重畳するように前記取り付け部間を延長するフレキシブル配線部材部分で折り曲げて実装されてなり、 In a state where the semiconductor chip is attached, the plurality of semiconductor chips are mounted by being bent at a flexible wiring member part extending between the attachment parts so as to overlap with the one semiconductor chip,
前記複数の半導体チップが搭載された部品取り付け部は、折り重ね実装されたとき、前記ひとつの半導体チップのみが搭載された部品取り付け部の広がり内に収まる大きさに形成されており、 The component mounting portion on which the plurality of semiconductor chips are mounted is formed in a size that fits within the spread of the component mounting portion on which only the one semiconductor chip is mounted when folded and mounted.
前記半導体チップが互いに重畳積層されかつ折り重ねられた実装体の広がり大きさが前記ひとつの半導体チップが搭載された部品取り付け部の広がり大きさになるように構成された実装構造を有することを特徴とする電子装置。 The mounting structure is configured such that the mounting size of the mounting body in which the semiconductor chips are stacked and folded on each other is the same as the mounting size of the component mounting portion on which the one semiconductor chip is mounted. An electronic device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005046343A JP4019081B2 (en) | 2005-02-23 | 2005-02-23 | Electronic device with electronic components mounted |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005046343A JP4019081B2 (en) | 2005-02-23 | 2005-02-23 | Electronic device with electronic components mounted |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002295586A Division JP3670636B2 (en) | 2002-10-09 | 2002-10-09 | Electronic device with electronic components mounted |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005150773A JP2005150773A (en) | 2005-06-09 |
JP4019081B2 true JP4019081B2 (en) | 2007-12-05 |
Family
ID=34698299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005046343A Expired - Fee Related JP4019081B2 (en) | 2005-02-23 | 2005-02-23 | Electronic device with electronic components mounted |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4019081B2 (en) |
-
2005
- 2005-02-23 JP JP2005046343A patent/JP4019081B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005150773A (en) | 2005-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2992814B2 (en) | Semiconductor package | |
US6303997B1 (en) | Thin, stackable semiconductor packages | |
JP3526788B2 (en) | Method for manufacturing semiconductor device | |
US7808084B1 (en) | Semiconductor package with half-etched locking features | |
JP2005183951A (en) | Heat dissipation type stacked package and module mounted with the same | |
JP4417150B2 (en) | Semiconductor device | |
JP2000294719A (en) | Lead frame, semiconductor device using the same, and method of manufacturing the same | |
JP6636846B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2007027287A (en) | Semiconductor device and its manufacturing process | |
JP3072291B1 (en) | Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same | |
JP2002134674A (en) | Semiconductor device and manufacturing method thereof | |
JPH10284873A (en) | Semiconductor integrated circuit device, IC card, and lead frame used for manufacturing the same | |
JP4635471B2 (en) | Semiconductor device and manufacturing method thereof, mounting structure of semiconductor device, and lead frame | |
JP2008091418A (en) | Semiconductor device, and its manufacturing method | |
JP3670636B2 (en) | Electronic device with electronic components mounted | |
JP4019081B2 (en) | Electronic device with electronic components mounted | |
JP4207791B2 (en) | Semiconductor device | |
JP2004207415A (en) | Semiconductor module, electronic device, and method of manufacturing semiconductor module | |
JPH09107047A (en) | Semiconductor device, manufacturing method thereof, and electronic device | |
JP2000183275A (en) | Semiconductor device | |
US20240395675A1 (en) | Semiconductor device and mounting structure thereof | |
JP2001135767A (en) | Semiconductor device and method of manufacturing the same | |
JP2003142650A (en) | Electronic device with electronic components mounted | |
KR100351920B1 (en) | semiconductor device and method for fabricating the same | |
JPH07122701A (en) | Semiconductor device, manufacturing method thereof, and lead frame for PGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060914 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070921 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |