[go: up one dir, main page]

JP3670636B2 - Electronic device with electronic components mounted - Google Patents

Electronic device with electronic components mounted Download PDF

Info

Publication number
JP3670636B2
JP3670636B2 JP2002295586A JP2002295586A JP3670636B2 JP 3670636 B2 JP3670636 B2 JP 3670636B2 JP 2002295586 A JP2002295586 A JP 2002295586A JP 2002295586 A JP2002295586 A JP 2002295586A JP 3670636 B2 JP3670636 B2 JP 3670636B2
Authority
JP
Japan
Prior art keywords
main body
lead
semiconductor device
component
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002295586A
Other languages
Japanese (ja)
Other versions
JP2003124425A (en
Inventor
敏幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002295586A priority Critical patent/JP3670636B2/en
Publication of JP2003124425A publication Critical patent/JP2003124425A/en
Application granted granted Critical
Publication of JP3670636B2 publication Critical patent/JP3670636B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a vertical mounting type semiconductor device which is small and a mounting area is reduced. SOLUTION: There are provided a body part which is vertically flat, a plurality of overlapping parts stacked directly or indirectly on the flat surface of the body part, a lead protruding from the bottom surface of the body part, a plurality of leads which are insulated and supported by the overlapping part and protrude from below the overlapping part, a plurality of leads which are disposed across the overlapping parts from inside the body part and are insulated and supported by the overlapping part, at least one semiconductor chip sealed in the body part, and a connection means which electrically connects the electrode of the semiconductor chip to the inner end of the lead in the body part. The lead extending from the body part to the overlapping part continues to the lead protruding below the overlapping part.

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法ならびに電子装置に関する。
【０００２】
【従来の技術】
ＩＣ，ＬＳＩ等半導体装置の封止（パッケージ）形態として、気密封止，非気密封止等がある。また、半導体装置の実装形態の違いにより、リード挿入型，表面実装型がある。たとえば、ＳＩＰ（Single Inline Package)，ＺＩＰ (Zigzag Inline Package)，ＰＧＡ（Pin Grid Array) 等は基板の挿入孔にリードを挿入するリード挿入型パッケージであり、ＳＯＰ (Small Outline L-Leaded Package) ，ＳＯＪ（Small Outline J-Leaded Package) ，ＱＦＰ（Quad Flat Package)，ＱＦＪ（Quad Flat J-Leaded Package) ，ＢＧＡ（Ball Grid Array)は表面実装型パッケージである。前記ＳＯＰ，ＳＯＪは、ＩＣチップを封止したパッケージの２方向にリードピン（リード）を出す構造であり、前記ＱＦＰ，ＱＦＪはパッケージの４方向にリードピンを出す構造である。
【０００３】
これらのパッケージ技術については、日経ＢＰ社発行「ＶＬＳＩパッケージング技術（上）」1993年５月15日発行、Ｐ76〜Ｐ84に記載されている。
【０００４】
【発明が解決しようとする課題】
従来のＳＯＰ，ＳＯＪ，ＱＦＰ，ＱＦＪ，ＢＧＡ等の表面実装型半導体装置やＰＧＡ型半導体装置は、パッケージの全体が実装基板に対面するように実装することから、チップサイズよりも基板実装面積を小さくすることができない。このため、チップサイズの大型化，多ピン化によりパッケージが大型化し、基板実装面積が増大する。前記多ピン化においては、リードピンピッチ確保等のためにインナーリード部が増大し、パッケージが大きくなる。
【０００５】
一方、パッケージの一辺のみからリードを突出させる従来のＳＩＰ，ＺＩＰは、リード挿入型半導体装置であり、基板実装面積を小さくできる特長がある。しかし、リード挿入型半導体装置のように縦実装型半導体装置は、パッケージの基板搭載方向にリードを集めるため、多ピン化を図ると、リードを引き回すインナーリード部が大きくなり、チップサイズに比べてパッケージサイズが格段に大きくなる。多ピン化することで、パッケージの長さが著しく長くなるため、パッケージ形態のもつ基板実装面積を小さくできる有効性がなくなる。したがって、従来では、たとえば、４０ピン程度のものしか実用化されていない。
【０００６】
本発明の目的は、小型の縦実装型の半導体装置およびその製造方法を提供することにある。
【０００７】
本発明の他の目的は、基板実装面積の縮小化が図れる縦実装型の半導体装置およびその製造方法を提供することにある。
【０００８】
本発明の他の目的は、半導体装置の実装面積の縮小化が達成できる電子装置を提供することにある。
【０００９】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１１】
（半導体装置）
（１）上下に亘って偏平となる本体部と、前記本体部の底面から突出する複数のリードと、前記本体部内に組み込まれる少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とを有する半導体装置であって、前記リードの一部は前記本体部の底面および偏平面以外の少なくとも一面から本体部外に突出するとともに折り返されて前記本体部の偏平面に沿って延在し、先端は前記本体部底面から突出するリードと並んで配列されている。
【００１２】
（２）上下に亘って偏平となる本体部と、前記本体部の偏平面に直接的または間接的に固定される複数の重畳部と、前記本体部の内部から各重畳部に亘って配設される複数のリードと、前記本体部の底面から突出するリードと、前記重畳部に絶縁的に支持されかつ重畳部の下方から突出する複数のリードと、前記本体部内に封止された少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とからなり、前記本体部から重畳部に延在するリードは重畳部でそのまま延在して重畳部の下方に突出するリードに連なっている。
【００１３】
（３）前記手段（２）において、前記本体部および前記重畳部ならびに前記本体部と重畳部との間のリードは、１枚のフレキシブル配線基板に固定されている。
【００１４】
（４）前記手段（２）において、前記本体部の下面から熱伝導性の良好な材質からなる板状の放熱板を突出させ、かつ少なくとも前記放熱板の一部は前記本体部の他の面から本体部外に突出させている。
【００１５】
（５）前記手段（２）において、前記重畳部の少なくとも１つは熱伝導性の良好な材質からなる放熱板となり、少なくとも一端は本体部の一縁より外側に突出している。
【００１６】
（６）前記手段（２）において、前記本体部または重畳部の偏平面には実装基板に挿入固定される固定ピンを有する補強板が固定されている。
【００１７】
（７）前記手段（２）において、前記本体部および重畳部の下方に突出するリードは、一部がリード挿入型構造となり他部が表面実装型構造となっている。
【００１８】
（８）上下に亘って偏平となる本体部と、前記本体部の偏平面に直接的または間接的に固定される複数の重畳部と、前記本体部の内部から各重畳部に亘って配設される複数のリードと、前記本体部の底面から突出するリードと、前記重畳部に絶縁的に支持されかつ重畳部の下方から突出する複数のリードと、前記本体部内に封止された少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とからなり、前記重畳部のうちの少なくとも一部の重畳部では少なくとも１つの半導体チップが組み込まれ、重畳部に延在するリード先端と前記半導体チップの電極は電気的接続手段によって接続され、半導体チップ等電子部品が組み込まれない重畳部では前記本体部から重畳部に延在するリードは重畳部でそのまま延在して重畳部の下方に突出するリードに連なっている。
【００１９】
（９）前記手段（８）において、前記本体部および重畳部ならびに前記本体部と重畳部との間のリード等は１枚のフレキシブル配線基板に固定されている。
【００２０】
（半導体装置の製造方法）
（１０）上下に亘って偏平となる本体部と、前記本体部の偏平面に直接的または間接的に固定される複数の重畳部と、前記本体部の内部から各重畳部に亘って配設される複数のリードと、前記本体部の底面から突出するリードと、前記重畳部に絶縁的に支持されかつ重畳部の下方から突出する複数のリードと、前記本体部内に封止された少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とからなり、前記本体部から重畳部に延在するリードは重畳部でそのまま延在して重畳部の下方に突出するリードに連なる半導体装置の製造方法であって、前記本体部部分を形成するリードパターンおよび前記重畳部部分を形成するリードパターンならびに前記本体部と重畳部との間のリードパターンを有するリードフレームを用意する工程と、前記本体部および重畳部を形成する工程と、不要リードフレーム部分を切断除去する工程と、前記本体部と重畳部との間のリード部分で折り返し、各重畳部を本体部に直接的または間接的に重ね、かつ固定する。
【００２１】
（１１）上下に亘って偏平となる本体部と、前記本体部の偏平面に直接的または間接的に固定される複数の重畳部と、前記本体部の内部から各重畳部に亘って配設される複数のリードと、前記本体部の底面から突出するリードと、前記重畳部に絶縁的に支持されかつ重畳部の下方から突出する複数のリードと、前記本体部内に封止された少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とからなり、前記重畳部のうちの少なくとも一部の重畳部では少なくとも１つの半導体チップが組み込まれ、重畳部に延在するリード先端と前記半導体チップの電極は電気的接続手段によって接続され、半導体チップ等電子部品が組み込まれない重畳部では前記本体部から重畳部に延在するリードは重畳部でそのまま延在して重畳部の下方に突出するリードに連なる半導体装置の製造方法であって、前記本体部部分を形成するリードパターンおよび前記重畳部部分を形成するリードパターンならびに前記本体部と重畳部との間のリードパターン有するリードフレームを用意する工程と、前記本体部および重畳部を形成する工程と、不要リードフレーム部分を切断除去する工程と、前記本体部と重畳部との間のリード部分で折り返し、各重畳部を本体部に直接的または間接的に重ね、かつ固定する。
【００２２】
（１２）上下に亘って偏平となる本体部と、前記本体部の偏平面に直接的または間接的に固定される複数の重畳部と、前記本体部の内部から各重畳部に亘って配設される複数のリードと、前記本体部の底面から突出するリードと、前記重畳部に絶縁的に支持されかつ重畳部の下方から突出する複数のリードと、前記本体部内に封止された少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とからなり、前記重畳部のうちの少なくとも一部の重畳部では少なくとも１つの半導体チップが組み込まれ、重畳部に延在するリード先端と前記半導体チップの電極は電気的接続手段によって接続され、半導体チップ等電子部品が組み込まれない重畳部では前記本体部から重畳部に延在するリードは重畳部でそのまま延在して重畳部の下方に突出するリードに連なり、前記本体部および重畳部ならびに前記本体部と重畳部との間のリードは１枚のフレキシブル配線基板に支持されてなる半導体装置の製造方法であって、前記本体部部分を形成するリードパターンおよび前記重畳部部分を形成するリードパターンならびに前記本体部と重畳部との間のリードパターンを有するフレキシブル配線基板を用意する工程と、前記本体部および重畳部を形成する工程と、不要フレキシブル配線基板部分を切断除去する工程と、前記本体部と重畳部との間のフレキシブル配線基板部分で折り返し、各重畳部を本体部に直接的または間接的に重ね、かつ固定する。
【００２３】
（電子装置）
（１３）実装基板と、前記実装基板に実装される半導体装置とを有する電子装置であって、前記半導体装置は上下に亘って偏平となる本体部と、前記本体部の底面から突出する複数のリードと、前記本体部内に組み込まれる少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とを有し、前記リードの一部は前記本体部の底面および偏平面以外の少なくとも一面から本体部外に突出するとともに折り返されて前記本体部の偏平面に沿って延在し、先端は前記本体部底面から突出するリードと並んで配列されている。
【００２４】
（１４）前記手段（１３）において、前記本体部の偏平面に沿って延在するリード部分は前記本体部に直接的または間接的に重なりかつ固定される重畳部で支持されている。
【００２５】
（１５）前記手段（１４）において、前記重畳部の少なくとも１つには、半導体チップが組み込まれ、所定のリードと前記半導体チップの電極は接続手段によって接続されている。
【００２６】
【発明の実施の形態】
（半導体装置）
前記（１）の手段によれば、本体部の底面から突出したリードはそのまま実装用リードとして使用されるとともに、本体部の底面および偏平面を除く他の面から突出したリードも折り返されて前記本体部の底面側に延在させられて実装用リードとして使用される構造となっていることから、リード数が多くても本体部の小型化が図れる。
【００２７】
また、実装基板に取り付けられる実装用リードは、本体部底面から突出するリードと、本体部の偏平面に沿って延在するリードとからなるため、リード数が多くても実装面積の縮小化が図れる。
【００２８】
前記（２）の手段によれば、本体部の底面から突出したリードはそのまま実装用リードとして使用されるとともに、本体部の底面および偏平面を除く他の面から突出したリードも折り返されて前記本体部の底面側に延在させられて実装用リードとして使用される構造となっていることから、リード数が多くても本体部と重畳部とからなる半導体装置本体の小型化が図れる。また、実装面積の縮小化が図れる。
【００２９】
また、本体部の偏平面に沿って延在するリード部分は重畳部で支持され、かつ前記重畳部は本体部に固定されているため、実装用リードはそれぞれ強固に支持されることになる。
【００３０】
前記（３）の手段によれば、フレキシブル配線基板を使うことで配線数を増やせ、リード部分の折り返しが容易となる。
【００３１】
前記（４）の手段によれば、前記本体部の下面から板状の放熱板を突出させ、かつ少なくとも前記放熱板の一部は前記本体部の他の面から本体部外に突出させていることから、本体部内の半導体チップから放出される熱の放散が可能となり、半導体装置の安定動作が達成できる。
【００３２】
前記（５）の手段によれば、前記重畳部の少なくとも１つは熱伝導性の良好な材質からなる放熱板となっているため、リードを介して前記本体部内の半導体チップから放出される熱の放散が可能となり、半導体装置の安定動作が達成できる。
【００３３】
前記（６）の手段によれば、前記本体部または重畳部の偏平面には実装基板に挿入固定される固定ピンを有する補強板が固定されていることから、半導体装置の実装の機械的強度が高くなる。
【００３４】
前記（７）の手段によれば、半導体装置の実装時、リード挿入型構造のリードで実装用の位置決めができるため、他の表面実装型構造のリードの実装の位置決めが自動的に行える。
【００３５】
前記（８）の手段によれば、本体部の底面から突出したリードはそのまま実装用リードとして使用されるとともに、本体部の底面および偏平面を除く他の面から突出したリードも折り返されて前記本体部の底面側に延在させられて実装用リードとして使用される構造となっていることから、リード数が多くても本体部と重畳部とからなる半導体装置本体の小型化が図れる。また、実装面積の縮小化が図れる。
【００３６】
また、本体部の偏平面に沿って延在するリード部分は重畳部で支持され、かつ前記重畳部は本体部に固定されているため、実装用リードはそれぞれ強固に支持されることになる。
【００３７】
また、前記重畳部のうちの少なくとも一部の重畳部では少なくとも１つの半導体チップが組み込まれていることから、半導体チップの組み込み数の増大が図れ、より高集積化が達成できる。
【００３８】
前記（９）の手段によれば、フレキシブル配線基板を使うことで配線数を増やせ、リード部分の折り返しが容易となり、組立作業が用意となる。
【００３９】
（半導体装置の製造方法）
前記（１０）の手段によれば、リードフレームを使用して前記本体部および重畳部を形成した後、前記リードフレームの不要部分を切断除去し、かつ前記本体部と重畳部との間のリード部分を折り返して各重畳部を本体部に直接的または間接的に重ねて固定して半導体装置を製造するため、小型でかつ実装面積を小さくできる半導体装置を容易に製造することができる。
【００４０】
前記（１１）の手段によれば、リードフレームを使用して前記本体部および重畳部を形成した後、前記リードフレームの不要部分を切断除去し、かつ前記本体部と重畳部との間のリード部分を折り返して各重畳部を本体部に直接的または間接的に重ねて固定して半導体装置を製造するため、小型でかつ実装面積を小さくできる半導体装置を容易に製造することができる。
【００４１】
前記（１２）の手段によれば、１枚のフレキシブル配線基板を使用して前記本体部および重畳部を形成した後、前記フレキシブル配線基板の不要部分を切断除去し、かつ前記本体部と重畳部との間のフレキシブル配線基板部分を折り返して各重畳部を本体部に直接的または間接的に重ねて固定して半導体装置を製造するため、小型でかつ実装面積を小さくできる半導体装置を容易に製造することができる。
【００４２】
（電子装置）
前記（１３）の手段によれば、半導体装置の本体部の底面から突出したリードはそのまま実装用リードとして使用されるとともに、本体部の底面および偏平面を除く他の面から突出したリードも折り返されて前記本体部の底面側に延在させられて実装用リードとして使用される構造となっていることから、リード数が多くても実装面積の縮小化を図ることができる。
【００４３】
前記（１４）の手段によれば、前記本体部の偏平面に沿って延在するリード部分は前記本体部に直接的または間接的に重なりかつ固定される重畳部で支持されていることから実装用リードの機械的強度が高く、実装の信頼性が高い。
【００４４】
前記（１５）の手段によれば、前記本体部以外の重畳部の少なくとも１つには、半導体チップが組み込まれていることから、半導体装置はより高集積となり、電子装置の高集積化が達成される。
【００４５】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００４６】
【発明の実施の形態】
（実施形態１）
図１は本発明の一実施形態（実施形態１）である半導体装置と実装基板を示す斜視図、図２は本実施形態１の半導体装置の実装状態を示す斜視図、図３は本実施形態１の半導体装置の外観を示す図、図４は本実施形態１の半導体装置のリード例を示す説明図、図５は本実施形態１における本体部と重畳部との相関を示す概念的な展開図、図６は本実施形態１における本体部と重畳部との相関を示す展開図である。
【００４７】
（半導体装置）
本実施形態１の半導体装置１は縦実装型の半導体装置となり、外観的には、図１および図３（ａ：正面図，ｂ：左側面図，ｃ：平面図）に示すように、矩形板状の本体部２と、この本体部２の前面および後面にそれぞれ直接的または間接的に重ねて固定された３つの重畳部３ｂ，３ｃ，３ｄと、前記本体部２の上面および両側面から突出しかつ途中で折り返されて各重畳部３ｂ，３ｃ，３ｄの周面内に進入するリード（連結用リード）４ｂ，４ｃ，４ｄと、前記本体部２および重畳部３ｂ，３ｃ，３ｄの各底面から下方に突出するリード（実装用リード）５ａ，５ｂ，５ｃ，５ｄとからなっている。
【００４８】
前記重畳部３ｂ，３ｃ，３ｄは、リードを支持補強する役割と、各リード間隔を一定に保つ役割を果たす。重畳部３ｂ，３ｃ，３ｄは、前記本体部２の各面から突出するリードを、その面ごとそれぞれ封止支持する。
【００４９】
また、前記重畳部３ｂ，３ｃ，３ｄは前記本体部２と同じ大きさとなっている。したがって、本実施形態１の半導体装置１は、本体部２とこの本体部２に重なった重畳部３ｂ，３ｃ，３ｄによって半導体装置本体６が構成され、この上下に亘って偏平となる半導体装置本体６の底面からリード５ａ，５ｂ，５ｃ，５ｄを４列に並んで突出させた縦実装型半導体装置となる。
【００５０】
前記本体部２および重畳部３ｂ，３ｃ，３ｄは、後述するが、トランスファモールドによる封止体によって形成されている。図５に示すように、前記本体部２は通常のレジンパッケージ型半導体装置のパッケージと同様に内部に半導体チップを組み込む構造となっているが、前記重畳部３ｂ，３ｃ，３ｄは、単にリード５を両面側から封止するだけの構造となっている。したがって、重畳部３ｂ，３ｃ，３ｄの厚さは本体部２に比較して薄くなっている。
【００５１】
そこで、リード列間のピッチを一定とするため、リード５ｄは、図１に示すように、途中で１段外側に階段状に屈曲させてある。
【００５２】
本実施形態１の半導体装置１では、リード５ａ，５ｂ，５ｃ，５ｄはリード挿入型となり、リード５ａ，５ｂ，５ｃ，５ｄの先端形状は、図４（ａ）〜（ｃ）に示すような形状になっている。すなわち、リード５は、図４（ａ）に示すように両側から細くなるもの、図４（ｂ）に示すように片側から細くなるもの、図４（ｃ）に示すように途中で１段屈曲したものとなっている。前記屈曲部分や細くくびれた部分から幅が太くなる部分は、実装基板の挿入孔の縁にぶつかり、必要以上にリードが挿入されないようになる。
【００５３】
前記重畳部３ｂ，３ｃ，３ｄは、図示しない接着剤や接着テープを介して直接的または間接的に本体部２の広い偏平面（前面および後面）に固定されている。本体部２および重畳部３ｂ，３ｃ，３ｄは、図６に示すように、たとえば、トランスファモールドによって平面的に形成される。その後、中央の本体部２の左側の重畳部３ｂをリード４ｂの途中で折り返して本体部２の前面に重ねて接着した後、右側の重畳部３ｃをリード４ｃの途中で折り返して前記重畳部３ｂ上に接着固定し、その後上側の重畳部３ｄをリード４ｄの途中で背面側に折り返して前記本体部２の後面に接着固定する。
【００５４】
図５および図６は、本実施形態１の半導体装置１の製造において、リードフレームの各部をトランスファモールドによって封止して本体部２および重畳部３ｂ，３ｃ，３ｄを形成した後、不要なリードフレーム部分を切断除去した状態を示す図であり、図５は本体部２および重畳部３ｂ，３ｃ，３ｄに封止されたものが分かる状態とした模式的展開図である。
【００５５】
図５で分かるように、前記本体部２の内部中央には、４隅をタブ吊りリード１５で支持された矩形のタブ１６が位置している。そして、このタブ１６上には、半導体チップ（ＩＣチップ）１７が固定されている。また、本体部２の４辺から本体部２の内部に延在するリード５ａおよびリード４ｂ，４ｃ，４ｄの先端は、前記タブ１６の周囲に臨んでいる。前記リード５ａおよびリード４ｂ，４ｃ，４ｄの先端と、前記半導体チップ１７の図示しない電極は導電性のワイヤ１８で接続されている。
【００５６】
また、前記重畳部３ｂ，３ｃ，３ｄにおいて、各リード５は、重畳部３ｂ，３ｃ，３ｄが連結用リード４ｂ，４ｃ，４ｄの中間で折り返された際、重畳部３ｂ，３ｃ，３ｄから突出する５ｂ，５ｃ，５ｄが、本体部２のリード５ａと並列となるように、重畳部３ｂ，３ｃでは屈曲し、重畳部３ｄでは直進するパターンとなっている。
【００５７】
なお、重畳部でのリードの屈曲パターンを適当に選択すれば、図２８に示すように、本体部２に直接的または間接的に重なる重畳部を４つ（重畳部３ｂ，３ｃ，３ｄ，３ｅ）とすることもできる。図２８の半導体装置の場合は、前記重畳部３ｂ，３ｃ，３ｄ，３ｅの一端からそれぞれ実装用リード５ａ，５ｂ，５ｃ，５ｄ，５ｅが出る構造となるため、より一層の多リード化が実現できる。図２８の半導体装置１の場合では、重畳部３ｂ，３ｃ，３ｄ，３ｅのうちの幾つかあるいは全部に半導体チップを組み込めば、さらなる高機能化，高集積化が実現できる。また、本発明の半導体装置はさらに重畳部を多くしてもよい。
【００５８】
本実施形態１の半導体装置１は、従来のＱＦＰパッケージのように、矩形パッケージとなる本体部２の４辺からそれぞれリードを突出させる構造を採用していることから、多リード化が達成できる。また、本体部２の３辺から突出したリードを折り返しかつ屈曲させて本体部２の偏平面に沿って延在させて実装用リードとして使用するため、従来の縦実装型半導体装置構成とすることができる。これによって、小型でかつ多リードの半導体装置１を提供できることになる。また、半導体装置１は縦実装型構造となることから、実装面積の縮小化も達成できる。
【００５９】
本実施形態１の場合は、前記本体部２はレジンパッケージ構成となっているが、半導体チップを内蔵したセラミックパッケージ構成や金属のケースからなるキャンパッケージ構成でもよい。また、他の実施形態として後述するように、前記重畳部３ｂ，３ｃ，３ｄの内の全部または幾つかは、半導体チップを組み込むものでもよい。
【００６０】
また、本実施形態１では、本体部２に半導体チップを組み込む構造となっているが、本発明では、前記本体部２においてリードのみを支持（封止）する構造であっても何ら支障を来さない。
【００６１】
また、前記連結用リード４ｂ，４ｃ，４ｄは封止体から露出し、ショートのおそれがあることから、樹脂やエナメル等絶縁物質をリード表面に塗布または再封止しても良い。
【００６２】
（電子装置）
ここで、本実施形態１の半導体装置１の製造方法を説明する前に、本実施形態１の半導体装置１を実装した電子装置について説明する。
【００６３】
図１において、半導体装置１の下方に示すものは、実装基板７である。この実装基板７には、前記半導体装置１のリード５ａ，５ｂ，５ｃ，５ｄを挿入するための挿入孔９が設けられている。また、図示はしないが、各挿入孔９の縁は導体で形成されるとともに、配線に繋がっている。
【００６４】
図２は半導体装置１が実装基板７に実装された状態、すなわち、電子装置の一部を示すものである。実装基板７の各挿入孔９に挿入されたリード５ａ，５ｂ，５ｃ，５ｄは、図示しない半田等の接合材によって固定されている。
【００６５】
本実施形態１の電子装置においては、半導体装置１の本体部２の底面から突出したリード５ａはそのまま実装用リードとして使用されるとともに、本体部２の底面および偏平面を除く他の面から突出したリード５ｂ，５ｃ，５ｄも折り返されて前記本体部２の底面側に延在させられて実装用リードとして使用される構造となっていることから、リード数が多くても実装面積の縮小化を図ることができる。
【００６６】
また、本実施形態１の電子装置においては、前記本体部２の偏平面に沿って延在するリード部分は、前記本体部２に固定される重畳部３ｂ，３ｃ，３ｄで支持されていることから実装用の各リード５ａ，５ｂ，５ｃ，５ｄの機械的強度が高く、実装の信頼性が高くなる。
【００６７】
また、本実施形態１の半導体装置１において、重畳部３ｂ，３ｃ，３ｄの少なくとも一つに半導体チップを組み込む構造とすれば、半導体装置はより高集積なものとなり、電子装置の高集積化が達成できる。
【００６８】
（半導体装置の製造方法）
つぎに、本実施形態１の半導体装置１の製造方法について説明する。図５乃至図８は本実施形態１の半導体装置の製造方法に係わる図であって、図５は本体部と重畳部との相関を示す概念的な展開図、図６は本体部と重畳部との相関を示す展開図、図７は半導体装置の製造の各工程を示す平面図、図８は半導体装置の製造の各工程を示す平面図である。
【００６９】
本実施形態１の半導体装置の製造方法は、要約すると、上下に亘って偏平となる本体部２と、前記本体部２の偏平面に直接的または間接的に固定される複数の重畳部３ｂ，３ｃ，３ｄと、前記本体部２の内部から各重畳部３ｂ，３ｃ，３ｄに亘って配設される複数のリード（連結用リード４ｂ，４ｃ，４ｄ）と、前記本体部２の底面から突出するリード（実装用リード５ａ）と、前記重畳部３ｂ，３ｃ，３ｄに絶縁的に支持されかつ重畳部の下方から突出する複数のリード（実装用リード５ｂ，５ｃ，５ｄ）と、前記本体部２内に封止された少なくとも一つの半導体チップ１７と、前記半導体チップ１７の電極と前記本体部２内のリード５の先端を電気的に接続する接続手段（ワイヤ１８によるワイヤボンディング）とからなり、前記本体部２から重畳部３ｂ，３ｃ，３ｄに延在するリード（連結用リード４ｂ，４ｃ，４ｄ）は重畳部３ｂ，３ｃ，３ｄでそのまま延在して重畳部３ｂ，３ｃ，３ｄの下方に突出するリード（実装用リード５ｂ，５ｃ，５ｄ）に連なる半導体装置１の製造方法であって、前記本体部部分を形成するリードパターン（本体部リードパターン２２）および前記重畳部部分を形成するリードパターン（重畳部リードパターン２３ｂ，２３ｃ，２３ｄ）ならびに前記本体部２と重畳部３ｂ，３ｃ，３ｄとの間のリードパターン（連結用リード４ｂ，４ｃ，４ｄ）を有するリードフレーム２０を用意する工程と、前記本体部２および重畳部３ｂ，３ｃ，３ｄを形成する工程と、不要リードフレーム部分を切断除去する工程と、前記本体部２と重畳部３ｂ，３ｃ，３ｄとの間のリード部分（連結用リード４ｂ，４ｃ，４ｄ）で折り返し、各重畳部３ｂ，３ｃ，３ｄを本体部２に直接的または間接的に重ね、かつ固定する方法である。
【００７０】
つぎに、具体的に本実施形態１の半導体装置の製造方法について説明する。
【００７１】
最初に、図７（ａ）に示すように、リードフレーム２０を用意する。リードフレーム２０は、０．１５〜０．２ｍｍ程度の厚さの金属板をエッチングや精密プレスによってパターニングされたものとなっている。金属としては、４２アロイやコバール等のＦｅ−Ｎｉ系合金や銅合金が使用される。
【００７２】
リードフレーム２０は、図７（ａ）に示すように所定部分を打ち抜いた枠構成の矩形枠板２１となり、矩形枠板２１の下部中央に前記本体部２を形成する本体部リードパターン２２が設けられている。また、前記本体部リードパターン２２の両側には重畳部リードパターン２３ｂ，２３ｃが設けられている。また、前記本体部リードパターン２２の上方には重畳部リードパターン２３ｄが設けられている。この説明部分では、上方，下方は図面を記載した用紙の上縁側または下縁側を示すことにする。また、両側とは用紙の両側縁側を示すことにする。
【００７３】
前記本体部リードパターン２２は、図５にも示すように矩形のタブ１６と、このタブ１６の４隅を支持する４本のタブ吊りリード１５と、前記タブ１６の４辺にそれぞれに先端を臨ませ、他端を前記重畳部リードパターン２３ｂ，２３ｃ，２３ｄ内に延在させる複数のリード５とからなっている。
【００７４】
前記タブ吊りリード１５は矩形枠板２１に連結されている。
【００７５】
前記本体部リードパターン２２から４方向に延在するリード５において、本体部リードパターン２２の下側に延在するリード５は平行に延在してそれぞれ矩形枠板２１に連なっている。この部分のリード５は本体部２の実装用リード５ａとなる。
【００７６】
前記本体部リードパターン２２の上側に突出する複数のリード５は相互に平行に上方に直進して重畳部リードパターン２３ｄ内を通り矩形枠板２１に連なる。矩形枠板２１に連なるリード５部分は、重畳部３ｄの実装用リード５ｄとなる。各実装用リード５ｄは、直交して延在する細いダム２４ｄに支持されている。
【００７７】
前記本体部リードパターン２２の両側に延在するリード５は、重畳部リードパターン２３ｂ，２３ｃ内に進んだ後、斜め下方にそれぞれ４５度屈曲し、その後再び屈曲して下方に延在する。この先端部分は、重畳部３ｂ，３ｃの実装用リード５ｂ，５ｃとなる。前記実装用リード５ａ，５ｂ，５ｃはともに平行となる。そして、これら実装用リード５ａ，５ｂ，５ｃは、直交する細いダム２４ａ，２４ｂ，２４ｃに途中を支持される構造となっている。
【００７８】
前記リード５において、本体部リードパターン２２と重畳部リードパターン２３ｂ，２３ｃ，２３ｄとの間の部分を、特に連結用リード（リード４ｂ，４ｃ，４ｄ）と呼称する。連結用リード４ｂ，４ｃ，４ｄの内、連結用リード４ｂ，４ｃは同じ長さとなるが、連結用リード４ｄは、前述のように本体部２に対する重ね合わせ状態が異なることから、すなわち、重畳部３ｂ，３ｃは本体部２に直接的に重なるが、重畳部３ｄは本体部２に重ねられた重畳部３ｃに重なることから、図６および図７（ｄ）に示すように長くなっている。
【００７９】
前記リードフレーム２０は、必要に応じて各所がメッキ処理されている。
【００８０】
つぎに、前記リードフレーム２０に対して、図７（ｂ）に示すようにタブ１６上に半導体チップ１７が固定される。半導体チップ１７の固定は、通常取られる方法、たとえば、金とシリコンの共晶合金によるもの、銀ペースト等の導電性樹脂（接着剤）によるもの、接着テープによるものが採用される。
【００８１】
つぎに、図７（ｃ）および図５に示すように、前記半導体チップ１７の図示しない電極と、半導体チップ１７の周辺に先端を臨ませるリード５の先端部分が導電性のワイヤ１８で接続される。この電気的接続手段は、バンプを利用したフェイスダウン構造，ビームリード構造等としても良い。
【００８２】
つぎに、図７（ｄ）および図６に示すように、本体部リードパターン２２部分と３つの重畳部リードパターン２３ｂ，２３ｃ，２３ｄ部分に対して、トランスファモールドによって封止を行い封止体２５（本体部２および重畳部３ｂ，３ｃ，３ｄ）を形成する。
【００８３】
つぎに、図８（ａ）に示すように、不要なリードフレーム部分、すなわち、ダム２４ａ，２４ｂ，２４ｃ，２４ｄが切断除去されるとともに、実装用リード５ａ，５ｂ，５ｃ，５ｄが矩形枠板２１から切り離される。しかし、タブ１６はタブ吊りリード１５を介して矩形枠板２１に支持されている。この際、モールド時に発生したレジンバリも除去する。この時必要ならば、図３（ｂ）５ｃのようにリードを成形して折り曲げる。
【００８４】
なお、本実施形態１では、その後の作業性を良くするために、前記タブ１６をタブ吊りリード１５で矩形枠板２１に固定した状態としてあるが、この時点でタブ１６の付け根でタブ吊りリード１５を切断し、本体部２や重畳部３ｂ，３ｃ，３ｄをリードフレーム２０から完全に分離させ、図６の状態としても良い。
【００８５】
つぎに、図８（ｂ）に示すように、重畳部３ｂ，３ｃ，３ｄの偏平面において、重畳部３ｂ，３ｃにあっては前面に接着剤や接着テープ等の接着剤２６を付け、重畳部３ｄにあっては後面に接着剤２６を付ける。接着剤の代わりに接着テープを付けても良い。接着剤２６の場合は、必要に応じて加熱炉で硬化を促進させても良い。
【００８６】
つぎに、図８（ｃ）に示すように、重畳部３ｂ，３ｃ，３ｄを本体部２に対して折り返して重ねて接着する。すなわち、最初に前記連結用リード４ｂを前面側に折り返して重畳部３ｂを本体部２に重ねて接着する。その後、連結用リード４ｃを前面側に折り返して重畳部３ｃを本体部２に固定された重畳部３ｂに重ねて接着する。また、連結用リード４ｄを後面側に折り返して重畳部３ｄを本体部２の後面に重ねて接着する。重畳部３ｂ，３ｃ，３ｄの本体部２に対する直接的または間接的な固定によって、図８（ｄ）に示すように本体部２と重畳部３ｂ，３ｃ，３ｄからなる半導体装置本体６が形成される。
【００８７】
つぎに、図８（ｅ）に示すように、タブ吊りリード１５を本体部２の付け根から切断することによって半導体装置１が製造されることになる。
【００８８】
本実施形態１によればつぎのような効果が得られる。
【００８９】
（１）本実施形態１の半導体装置１は、本体部２の底面から突出したリード５ａはそのまま実装用リードとして使用されるとともに、本体部２の底面および偏平面を除く他の面から突出したリードも折り返されて前記本体部の底面側に延在させられて実装用リード５ｂ，５ｃ，５ｄとして使用される構造となっていることから、リード数が多くても本体部の小型化が図れる。
【００９０】
（２）本実施形態１の半導体装置１は、本体部２の両側面および上面から突出させたリードを本体部２の偏平面となる前面および後面に沿って延在させるが、これらのリードは薄い重畳部３ｂ，３ｃ，３ｄで支持されていることから、本体部２と重畳部３ｂ，３ｃ，３ｄからなる半導体装置本体６の厚さは薄くできる。
【００９１】
（３）前記（１）および（２）により、半導体装置１は実装面積の小さい半導体装置となる。
【００９２】
（４）本実施形態１の半導体装置１は、実装用リード５ａは本体部２に支持され、実装用リード５ｂ，５ｃ，５ｄは重畳部３ｂ，３ｃ，３ｄに支持されていることから、実装用リードはそれぞれ強固に支持されることになる。
【００９３】
（５）本実施形態１の半導体装置の製造方法によれば、リードフレーム２０を使用して前記本体部２および重畳部３ｂ，３ｃ，３ｄを形成した後、前記リードフレーム２０の不要部分を切断除去し、かつ前記本体部２と重畳部３ｂ，３ｃ，３ｄとの間のリード部分（連結用リード４ｂ，４ｃ，４ｄ）を折り返して各重畳部３ｂ，３ｃ，３ｄを本体部２に直接的または間接的に重ねて固定して半導体装置１を製造するため、小型でかつ実装面積を小さくできる半導体装置を容易に製造することができる。
【００９４】
つぎに、本実施形態１において下記のような手法を採用しても良い。
【００９５】
たとえば、リードの変形を防ぐため、所定部分を絶縁性の樹脂テープやフィルムを張り付けても良い。
【００９６】
また、連結用リード等の各リード間を切断成形時に切り離す補強用のフレームで固定しても良い。
【００９７】
また、半導体チップの搭載方法として、一度配線基板に取り付けてワイヤボンディングし、その配線基板とリードフレームを再度ボンディングして取り付ける構造も考えられる。この場合、リードフレームにはタブを設けなくとも良い場合もある。
【００９８】
図９は本実施形態１の第１変形例による半導体装置の側面図である。この半導体装置１では、実装用実装用リード５ａ，５ｂ，５ｃをそれぞれジグザクに配置した構造となっている。リード配列をジグザグとすることによって、リードピッチをより小さくでき、実装の効率化を高めることができる。
【００９９】
図１０（ａ），（ｂ）は本実施形態１の第２変形例による半導体装置を示す図である。この実施形態の半導体装置１は実装用リード５ａ，５ｂ，５ｃ，５ｄを表面実装型としたものである。この方法ではスルーホールが無いため、基板裏面を有効に使用できる。
【０１００】
図１１（ａ），（ｂ）は本実施形態１の第３変形例による半導体装置を示す図である。この実施形態の半導体装置１は、実装用リードのうちの一部をリード挿入型リード３０となり、他部が表面実装型リード３１となっていることから、半導体装置１の実装時、リード挿入型リード３０で実装用の位置決めができるため、他の表面実装型リード３１の実装の位置決めが自動的に行え、基板実装時の装置ズレが防げ、実装用スルーホールが少ないため基板裏面を有効に使用できる。
【０１０１】
（実施形態２）
図１２は本発明の他の実施形態（実施形態２）である半導体装置を示す図、図１３は本実施形態２の半導体装置の製造における本体部とリードとの相関を示す平面図である。
【０１０２】
本実施形態２の半導体装置１は、最もシンプルな構造の縦実装型半導体装置である。
【０１０３】
本実施形態２の半導体装置１は、要約すると、図１２および図１３に示すように、上下に亘って偏平となる本体部２と、前記本体部２の底面から突出する複数のリード５（実装用リード５ａ）と、前記本体部２内に組み込まれる少なくとも一つの半導体チップと、前記半導体チップの電極と前記本体部内のリードの先端を電気的に接続する接続手段とを有する半導体装置であって、前記リード５の一部は前記本体部２の底面および偏平面以外の少なくとも一面から本体部２外に突出するとともに折り返されて前記本体部２の偏平面３５に沿って延在し、先端のリード５（実装用リード５ｄ）は前記本体部２底面から突出するリード（実装用リード５ａ）と並んで配列されている構造となっている。
【０１０４】
つぎに、本実施形態２の半導体装置１について具体的に説明する。
【０１０５】
半導体装置１は、図１２および図１３に示すように、上下に偏平となり、内部に半導体チップを組み込んだ矩形状の本体部２と、前記本体部２の底面から突出する複数の実装用リード５ａと、前記本体部２の上面から突出した複数のリード５とからなっている。前記本体部２の上面から突出した複数のリード５は、本体部２の付け根近傍で本体部２の前面側に折り返されて本体部２の偏平面３５に重ねられている。
【０１０６】
本体部２の前面の偏平面３５には、図１３に示すように、上下に延びる溝３６が平行に設けられ、折り返されたリード５は、各溝３６に嵌まり込んでいる。また、嵌まり込んだリード５は図示しない接合材によって本体部２に固定されている。
【０１０７】
前記溝３６から下に延在するリード５は実装用リード５ｄとして使用される。実装用リード５ａおよび実装用リード５ｄは平行に並ぶ。
【０１０８】
本実施形態２の半導体装置１は、本体部２の底面から突出したリードはそのまま実装用リード５ａとして使用されるとともに、本体部２の底面および偏平面３５を除く他の面から突出したリード５も折り返されて前記本体部２の底面側に延在させられて実装用リード５ｄとして使用される構造となっていることから、リード数が多くても本体部２の小型化が図れる。
【０１０９】
また、実装基板に取り付けられる実装用リード５ａ，５ｄは、本体部２の底面から突出するリードと、本体部の偏平面に沿って延在するリードとからなるため、リード数が多くても実装面積の縮小化が図れる。
【０１１０】
本実施形態２の半導体装置１においては、たとえば、前記溝３６に嵌め込んだリード５は、必ずしも固定する必要はない。また、前記溝３６を設けることなく、折り返したリード５を本体部２の偏平面３５側に沿わせるようにするだけでも良い。
【０１１１】
（実施形態３）
図１４は本発明の他の実施形態（実施形態３）である半導体装置を示す図、図１５は本実施形態３の半導体装置の製造における本体部と重畳部の相関を示す展開図である。
【０１１２】
本実施形態３の半導体装置１は、本実施形態２の半導体装置１において、本体部２の前面側に折り返したリードをレジンパッケージからなる重畳部３ｄで封止支持した構造となるものである。
【０１１３】
本実施形態３では、本体部２と重畳部３ｄとの重ね合わせ精度を上げるため、図１５に示すように、本体部２の前面の偏平面３５に位置決め用の突子３７を２つ設けるとともに、重畳部３ｄの対応する面に、前面および後面突子３７に対応して凹部３８を２つ設けた構造となっている。
【０１１４】
これによって、本体部２に重畳部３ｄを重ね合わせる際、凹部３８に突子３７を押し込み嵌合させることによって、本体部２に対して重畳部３ｄを高精度に重ね合わせることができる。
【０１１５】
図１６乃至図１８は本実施形態３の第１変形例による半導体装置に係わる図であり、図１６は半導体装置を示す図、図１７は半導体装置の製造において本体部と重畳部が展開された状態を示す展開図、図１８は半導体装置における位置決め爪を示す説明図である。
【０１１６】
本変形例の半導体装置１は、図１４および図１５で示す本実施形態３の半導体装置１における本体部２と重畳部３ｄの固定構造例を示すものである。本変形例では、本体部２の両端側に、図１８に示すような突出した位置決め爪３９を設けるとともに、重畳部３ｄの対応する位置に前記位置決め爪３９が通過できる位置決め溝４０を設けてなるものである。
【０１１７】
本体部２に重畳部３ｄを重ね合わせる際、前記位置決め爪３９は位置決め溝４０を通過して重畳部３ｄの反対面の縁に弾力的に引っ掛かり、本体部２と重畳部３ｄが一体化される。
【０１１８】
本変形例の半導体装置１では、位置決め用の位置決め爪３９および位置決め溝４０を設けることで、本体部２と重畳部３ｄの重ね合わせ精度が高くなるとともに、半導体装置本体６の固定も確実になる。
【０１１９】
図１９は本実施形態３の第２変形例による半導体装置を示す図、図２０は本実施形態３の第２変形例による半導体装置の製造において本体部と重畳部の相関を示す展開図である。
【０１２０】
本変形例は本実施形態３の第１変形例と同様に、半導体装置１における本体部２と重畳部３ｄの固定構造に関するものである。本変形例では、図２０に示すように、重畳部３ｄの両側面からリードを幅広い状態で一枚突出させて固定用リード４１とする。そして、この固定用リード４１を、図１９に示すように、本体部２の両端部分に折り曲げて引っ掛ける。この場合、図２０に示すように、前記固定用リード４１を受け入れる受け溝４２を本体部２に設けておいても良い。
【０１２１】
（実施形態４）
図２１は本発明の他の実施形態（実施形態４）である半導体装置を示す図、図２２は本実施形態４の半導体装置の製造において本体部と重畳部が展開された状態を示す概念的平面図である。
【０１２２】
本実施形態４の半導体装置１は、本体部２内のタブ１６（すなわち、リード５を形成する板材）をそのまま本体部２の上下面から突出させて幅広い一枚とし、放熱板４５として使用したものである。すなわち、リードやタブ１６を構成する材料は前述のように、熱伝導性の良好な金属板で形成されるため、放熱板として使用できる。
【０１２３】
そこで、本実施形態４では、本体部２の底面から突出するリード部分を実装用放熱板４６として使用する。本実施形態４の半導体装置１においては、実装用リードは表面実装型となっていることから，前記実装用放熱板４６も表面実装型構造となっている。本体部２の上面から突出する放熱板４５は、放熱のためにそのまま真っ直ぐ上方に延在している。
【０１２４】
また、本実施形態１の半導体装置１では、前記重畳部３ｂ，３ｃは平行に延在する複数のリード５の一面に張り付けた板で形成されている。重畳部３ｂ，３ｃ，３ｄは、金属板，セラミック板，樹脂板からなり、絶縁性の接着剤や接着テープを介してリード５に接着されている。この重畳部３ｂ，３ｃ，３ｄは、リード補強の役割を果たす。
【０１２５】
本実施形態４の半導体装置１は、本体部２から板状の放熱板４５が外に向かって突出する構造となっていることから、本体部２内の半導体チップ１７から放出される熱の放散が可能となり、半導体装置１の安定動作が達成できる。
【０１２６】
また、本実施形態４の半導体装置１においては、重畳部３ｂ，３ｃは板体となり、トランスファモールドによる封止体構造と比較して薄くなるため、半導体装置本体６の厚さをさらに薄くでき、半導体装置１の薄型化や実装面積の縮小化が達成できる。
【０１２７】
（実施形態５）
図２３は本発明の他の実施形態（実施形態５）である半導体装置を示す図、図２４は本実施形態５の半導体装置の製造において本体部と重畳部が展開された状態を示す概念的平面図である。
【０１２８】
本実施形態５の半導体装置１は、本体部２から左右側方および上方に延在するリード５を、前記本実施形態４の場合と同様に金属板，セラミック板，樹脂板からなる重畳部３ｂ，３ｃ，３ｄで支持補強した構造となっている。本体部２の各面から突出するリードは、その面ごとのリードずつ各重畳部３ｂ，３ｃ，３ｄに絶縁性の接着剤や接着テープで固定される。
【０１２９】
また、前記重畳部３ｂ，３ｃ，３ｄの内、本体部２の両側の重畳部３ｂ，３ｃは、その上端が本体部２の１縁（１辺）よりも外側に長く突出している。
【０１３０】
本実施形態５の半導体装置１においては、重畳部３ｂ，３ｃが放熱板となっているため、リード５を介して前記本体部２内の半導体チップ１７から放出される熱の外部への放散が可能となり、半導体装置１の安定動作が達成できる。
【０１３１】
また、本実施形態５の半導体装置１は、重畳部３ｂ，３ｃ，３ｄは板体となり、トランスファモールドによる封止体構造と比較して薄くなるため、半導体装置本体６の厚さをさらに薄くでき、半導体装置１の薄型化や実装面積の縮小化が達成できる。
【０１３２】
本実施形態５では、前記重畳部３ｂ，３ｃ，３ｄの少なくとも１つは熱伝導性の良好な材質からなる放熱板となっていれば良い。また、前記放熱板は、放熱効果を保つためにも、放熱板の一端が本体部２の一縁（１辺）より外側に突出している必要がある。
【０１３３】
（実施形態６）
図２５は本発明の他の実施形態（実施形態６）である半導体装置を示す図であり、図２５（ａ）は半導体装置１の正面図、図２５（ａ）は左側面図である。
【０１３４】
本実施形態６の半導体装置１は、実装用リード５ａ，５ｂ，５ｃ，５ｄが表面実装型となる半導体装置１において、前記重畳部３ｄの偏平面に、実装基板に挿入される固定ピン５０を有する補強板５１が固定されている。前記固定ピン５０は両側に２本設けられている。
【０１３５】
本実施形態６の半導体装置１は、重畳部３ｄの偏平面には実装基板に固定される固定ピン５０を有する補強板５１が固定されていることから、半導体装置の実装の機械的強度が高くなる。すなわち、固定ピン５０を実装基板に挿入固定することによって、高さのある表面実装型半導体装置の実装時の倒れや位置ずれを防止することができ、実装の作業性が向上する。
【０１３６】
本実施形態６では、固定ピン５０を有する補強板５１は重畳部が少ない場合は、本体部２に直接設けても良い。
【０１３７】
（実施形態７）
図２６は本発明の他の実施形態（実施形態７）である半導体装置の製造において本体部とリード補強部が展開された状態を示す概念的平面図である。
【０１３８】
本実施形態７の半導体装置１は、リードフレームの代わりにフレキシブル配線基板５２を使用したもので、本体部リードパターン２２部分に矩形枠からなる樹脂流れ止め枠５３を使用してポッティングで樹脂封止して本体部２を形成する。
【０１３９】
また、重畳部リードパターン２３ｂ，２３ｃ，２３ｄ部分では、リード５およびフレキシブル配線基板５２に補強板としての重畳部３ｂ，３ｃ，３ｄを張り付ける。
【０１４０】
本実施形態７の場合も、重畳部３ｂ，３ｃ，３ｄを本体部２に直接的または間接的に重ねて固定して、半導体装置１を製造する。
【０１４１】
本実施形態７の半導体装置１は、フレキシブル配線基板５２を使うことで配線数を増やせる。また、フレキシブル配線基板５２を使うことでリード部分（連結用リード）の折り返しが容易となり、組立の作業性が向上する。
【０１４２】
本実施形態７において、半導体チップ（ＩＣチップ）１７の搭載方法として、図のように半導体チップ１７をフレキシブル配線基板５２に直付けで搭載し、ワイヤボンディングで配線接続する場合、一度他の配線基板に取り付けてワイヤボンディングし、フレキシブル配線基板５２を再度ボンディングして取り付ける場合、バンプを付けた配線を半導体チップ１７の電極パッド部にギャングボンディングで一括して取り付ける方法等が考えられる。フレキシブル基板は折り返し部（４ｂ，４ｃ，４ｄ）のみフレキシブルで他部は通常の基板でできたものでもよい。
【０１４３】
また、実装基板に実装するリード先端部は、金属ピンをフレキシブル配線基板５２に取り付けたものとしてもよい。
【０１４４】
（実施形態８）
図２７は本発明の他の実施形態（実施形態８）である半導体装置の製造において本体部と重畳部が展開された状態を示す概念的平面図である。
【０１４５】
本実施形態８の半導体装置１は、半導体チップ等電子部品を本体部以外の重畳部に組み込む例である。また、この場合、半導体装置１を製造するためにリードフレームを使用してもよいが、この例の場合は本実施形態７の場合同様にフレキシブル配線基板を使用したものである。
【０１４６】
本実施形態８の半導体装置１の構造について、その製造を説明することによって説明する。
【０１４７】
本実施形態８の半導体装置１は、図２７に示すように、その製造において、フレキシブル配線基板６０が用意される。このフレキシブル配線基板６０は、本体部２と３つの重畳部３ｂ，３ｃ，３ｄを形成する部分および連結用リード４ｂ，４ｃ，４ｄを配置する部分を有する。
【０１４８】
そして、前記本体部２および重畳部３ｂ，３ｃ，３ｄを形成する部分には、前記本実施形態７の場合と同様に、樹脂流れ止め枠５３が設けられている。
【０１４９】
本体部２の形成部分では、半導体チップ１７はフレキシブル配線基板６０に直に取り付けられる。
【０１５０】
重畳部３ｂ，３ｃ，３ｄの形成部分では、樹脂流れ止め枠５３の内側にマルチチップモジュール板６１が取り付けらる。そして、このマルチチップモジュール板６１に半導体チップ１７やチップコンデンサやチップ抵抗等からなるチップ型電子部品６２が固定される。
【０１５１】
マルチチップモジュール板６１の配線（パッド）と、半導体チップ１７の電極はワイヤ１８で接続される。また、マルチチップモジュール板６１の配線（パッド）と、所定のリード５（実装用リード５ｂ，５ｃ，５ｄや連結用リード４ｂ，４ｃ，４ｄ）の先端はワイヤ１８で接続される。
【０１５２】
四か所の樹脂流れ止め枠５３内には、樹脂が封止されて、本体部２，重畳部３ｂ，３ｃ，３ｄが形成される。四か所の樹脂流れ止め枠５３内には、たとえば、ポッティングによって樹脂が流し込まれる。
【０１５３】
図２７に示すフレキシブル配線基板６０は、図示はしてないが、本体部２に対して直接的または間接的に重畳部３ｂ，３ｃ，３ｄを重ねて、半導体装置を製造する。
【０１５４】
これによって、マルチチップ構造の半導体装置（マルチチップモジュールが製造されることになる。
【０１５５】
本実施形態８の半導体装置の場合、前記半導体チップ１７の電極の接続手段としては、半導体チップ１７にバンプを形成しておき、一括して半導体チップ１７を配線（パッド）に固定するようにしても良い。
【０１５６】
また、完成品のＩＣパッケージをフレキシブル配線基板６０に半田付けや導電性接着剤を使用して搭載することも可能である。フレキシブル基板は折り返し部（４ｂ，４ｃ，４ｄ）のみフレキシブルで他部は通常の基板でもよい。
【０１５７】
また、基板に実装するリード先端部は金属ピンをフレキシブル配線基板に取り付けたものも考えられる。
【０１５８】
本実施形態８の半導体装置は、本体部２以外の重畳部３ｂ，３ｃ，３ｄに半導体チップ１７やチップ型電子部品６１を搭載することから、集積度は格段に高くなり、半導体装置の実装面積の縮小化が達成できる。
【０１５９】
また、本実施形態８の半導体装置１は、フレキシブル配線基板６０を使うことで配線数を増やせる。また、フレキシブル配線基板６０を使うことで、リード部分の折り返しが容易となり、組立の作業性が良好となる。
【０１６０】
本実施形態８の半導体装置は、本体部２の底面から突出したリードはそのまま実装用リード５ａとして使用されるとともに、本体部２の底面および偏平面を除く他の面から突出したリードも折り返されて前記本体部２の底面側に延在させられて実装用リード５ｂ，５ｃ，５ｄとして使用される構造となっていることから、リード数が多くても本体部の小型化が図れる。また、実装面積の縮小化が図れる。
【０１６１】
本実施形態８では、一部の重畳部には電子部品を組み込まない構造としても良い。この場合、半導体チップ等の電子部品を組み込まない重畳部においては、前記本体部から重畳部に延在するリードは重畳部でそのまま延在して重畳部の下方に突出するリード（実装用リード）に連なる構造とする。
【０１６２】
（実施形態９）
図２８は本発明の他の実施形態（実施形態９）である半導体装置の製造において本体部と重畳部が展開された状態を示す平面図である。
【０１６３】
本実施形態９の半導体装置は、図２８に示すように、本体部２に対して、４つの重畳部３ｂ，３ｃ，３ｄ，３ｅを有するものであり、本体部２に対して直接的または間接的に重畳部３ｂ，３ｃ，３ｄ，３ｅを重ねることによって半導体装置が製造できる。本体部２や重畳部３ｄ，３ｅの形状は、重ね具合によって適宜選択すれば良い。
【０１６４】
本実施形態９の半導体装置１では、たとえば、本体部２以外の全ての重畳部３ｂ，３ｃ，３ｄ，３ｅに半導体チップやチップ型電子部品等を組み込むようにすることでさらに高集積化が可能となり、実装面積の縮小化が達成できることになる。
【０１６５】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１６６】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１６７】
（１）半導体装置は、従来のＱＦＰパッケージのように、矩形パッケージとなる本体部２の４辺からそれぞれリードを突出させる構造を採用していることから、多リード化が達成できる。
【０１６８】
（２）半導体装置は、本体部の３辺から突出したリードを折り返しかつ屈曲させて本体部の偏平面に沿って延在させて実装用リードとして使用するため、従来の縦実装型半導体装置構成とすることができ、小型化および実装面積の縮小化が達成できる。
【０１６９】
（３）前記（１）および（３）により、小型，多リードでかつ実装面積の縮小化が図れる半導体装置を提供することができる。
【０１７０】
（４）半導体装置は、本体部とこの本体部に重ねられる複数の重畳部を有するが、前記重畳部にも半導体チップ等電子部品を組み込むことによって、一層の高集積化が達成できる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体装置と実装基板を示す斜視図である。
【図２】本実施形態１の半導体装置の実装状態を示す斜視図である。
【図３】本実施形態１の半導体装置の外観を示す図である。
【図４】本実施形態１の半導体装置のリード例を示す説明図である。
【図５】本実施形態１の半導体装置の製造における本体部と重畳部との相関を示す概念的な展開図である。
【図６】本実施形態１の半導体装置の製造における本体部と重畳部との相関を示す展開図である。
【図７】本実施形態１の半導体装置の製造の各工程を示す平面図である。
【図８】本実施形態１の半導体装置の製造の各工程を示す平面図である。
【図９】本実施形態１の第１変形例による半導体装置の側面図である。
【図１０】本実施形態１の第２変形例による半導体装置を示す図である。
【図１１】本実施形態１の第３変形例による半導体装置を示す図である。
【図１２】本発明の他の実施形態（実施形態２）である半導体装置を示す図である。
【図１３】本実施形態２の半導体装置の製造における本体部とリードとの相関を示す平面図である。
【図１４】本発明の他の実施形態（実施形態３）である半導体装置を示す図である。
【図１５】本実施形態３の半導体装置の製造における本体部と重畳部の相関を示す展開図である。
【図１６】本実施形態３の第１変形例による半導体装置を示す図である。
【図１７】本実施形態３の第１変形例による半導体装置の製造における本体部と重畳部の相関を示す展開図である。
【図１８】本実施形態３の第１変形例による半導体装置における位置決め爪を示す説明図である。
【図１９】本実施形態３の第２変形例による半導体装置を示す図である。
【図２０】本実施形態３の第２変形例による半導体装置の製造において本体部と重畳部の相関を示す展開図である。
【図２１】本発明の他の実施形態（実施形態４）である半導体装置を示す図である。
【図２２】本実施形態４の半導体装置の製造において本体部と重畳部が展開された状態を示す概念的平面図である。
【図２３】本発明の他の実施形態（実施形態５）である半導体装置を示す図である。
【図２４】本実施形態５の半導体装置の製造において本体部と重畳部が展開された状態を示す概念的平面図である。
【図２５】本発明の他の実施形態（実施形態６）である半導体装置を示す図である。
【図２６】本発明の他の実施形態（実施形態７）である半導体装置の製造において本体部とリード補強部が展開された状態を示す概念的平面図である。
【図２７】本発明の他の実施形態（実施形態８）である半導体装置の製造において本体部と重畳部が展開された状態を示す概念的平面図である。
【図２８】本発明の他の実施形態（実施形態９）である半導体装置の製造において本体部と重畳部が展開された状態を示す平面図である。
【符号の説明】
１…半導体装置、２…本体部、３ｂ，３ｃ，３ｄ，３ｅ…重畳部、４ｂ，４ｃ，４ｄ，４ｅ…リード（連結用リード）、５ａ，５ｂ，５ｃ，５ｄ，５ｅ…リード（実装用リード）、６…半導体装置本体、７…実装基板、９…挿入孔、１５…タブ吊りリード、１６…タブ、１７…半導体チップ、１８…ワイヤ、２０…リードフレーム、２１…矩形枠板、２２…本体部リードパターン、２３ｂ，２３ｃ，２３ｄ…重畳部リードパターン、２４ａ，２４ｂ，２４ｃ，２４ｄ…ダム、２５…封止体、２６…接着剤、３０…リード挿入型リード、３１…表面実装型リード、３５…偏平面、３６…溝、３７…突子、３８…凹部、３９…位置決め爪、４０…位置決め溝、４１…固定用リード、４２…受け溝、４５…放熱板、４６…実装用放熱板、５０…固定ピン、５１…補強板、５２…フレキシブル配線基板、５３…樹脂流れ止め枠、６０…フレキシブル配線基板、６１…マルチチップモジュール板、６２…チップ型電子部品。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, a manufacturing method thereof, and an electronic device.
[0002]
[Prior art]
Examples of the sealing (package) form of a semiconductor device such as an IC or LSI include hermetic sealing and non-hermetic sealing. Further, there are a lead insertion type and a surface mounting type depending on the mounting form of the semiconductor device. For example, SIP (Single Inline Package), ZIP (Zigzag Inline Package), PGA (Pin Grid Array), etc. are lead insertion type packages in which leads are inserted into the insertion holes of the substrate, SOP (Small Outline L-Leaded Package), SOJ (Small Outline J-Leaded Package), QFP (Quad Flat Package), QFJ (Quad Flat J-Leaded Package), and BGA (Ball Grid Array) are surface mount packages. The SOP and SOJ have a structure in which lead pins (leads) are provided in two directions of the package in which the IC chip is sealed, and the QFP and QFJ have a structure in which lead pins are provided in four directions of the package.
[0003]
These packaging technologies are described in Nikkei BP "VLSI packaging technology (above)", May 15, 1993, P76-P84.
[0004]
[Problems to be solved by the invention]
Conventional surface-mount semiconductor devices such as SOP, SOJ, QFP, QFJ, and BGA, and PGA-type semiconductor devices are mounted so that the entire package faces the mounting substrate. Therefore, the board mounting area is smaller than the chip size. Can not do it. For this reason, an increase in chip size and an increase in the number of pins increase the size of the package and increase the board mounting area. In the case of increasing the number of pins, the inner lead portion increases to ensure the lead pin pitch and the package becomes larger.
[0005]
On the other hand, conventional SIPs and ZIPs in which leads protrude from only one side of the package are lead insertion type semiconductor devices, and have the feature that the board mounting area can be reduced. However, vertical mounting type semiconductor devices, such as lead insertion type semiconductor devices, collect leads in the direction of package mounting on the board. Therefore, when the number of pins is increased, the inner lead portion around which the leads are routed becomes larger, compared to the chip size. Package size is significantly increased. By increasing the number of pins, the length of the package is remarkably increased, and the effectiveness of reducing the board mounting area of the package form is lost. Therefore, conventionally, for example, only about 40 pins have been put into practical use.
[0006]
An object of the present invention is to provide a small vertically mounted semiconductor device and a manufacturing method thereof.
[0007]
Another object of the present invention is to provide a vertically mounted semiconductor device that can reduce the substrate mounting area and a method of manufacturing the same.
[0008]
Another object of the present invention is to provide an electronic device that can achieve a reduction in the mounting area of a semiconductor device.
[0009]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0010]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0011]
(Semiconductor device)
(1) A main body portion that is flat across the top and bottom, a plurality of leads protruding from the bottom surface of the main body portion, at least one semiconductor chip incorporated in the main body portion, an electrode of the semiconductor chip, A semiconductor device having a connection means for electrically connecting the tip of the lead, wherein a part of the lead protrudes from the bottom surface of the main body portion and from at least one surface other than the flat surface and is folded back and The front end of the main body extends along the flat surface, and the tip is arranged side by side with the lead protruding from the bottom of the main body.
[0012]
(2) A main body portion that is flat across the top and bottom, a plurality of overlapping portions that are directly or indirectly fixed to the flat surface of the main body portion, and a portion extending from the inside of the main body portion to each overlapping portion. A plurality of leads, a lead protruding from the bottom surface of the main body, a plurality of leads insulatedly supported by the overlapping portion and protruding from below the overlapping portion, and at least one sealed in the main body A semiconductor chip, and a connecting means for electrically connecting the electrode of the semiconductor chip and the tip of the lead in the main body, and the lead extending from the main body to the overlapping portion extends as it is in the overlapping portion. It is connected to the lead protruding below the overlapping portion.
[0013]
(3) In the means (2), the main body portion, the overlapping portion, and the leads between the main body portion and the overlapping portion are fixed to a single flexible wiring board.
[0014]
(4) In the means (2), a plate-like heat radiation plate made of a material having good thermal conductivity is projected from the lower surface of the main body portion, and at least a part of the heat radiation plate is another surface of the main body portion. Projecting from the main body.
[0015]
(5) In the means (2), at least one of the overlapping portions is a heat radiating plate made of a material having good thermal conductivity, and at least one end protrudes outward from one edge of the main body.
[0016]
(6) In the means (2), a reinforcing plate having a fixing pin inserted and fixed to the mounting board is fixed to the flat surface of the main body portion or the overlapping portion.
[0017]
(7) In the means (2), a part of the leads protruding below the main body part and the overlapping part has a lead insertion type structure and the other part has a surface mount type structure.
[0018]
(8) A main body portion that is flat across the top and bottom, a plurality of overlapping portions that are directly or indirectly fixed to the flat surface of the main body portion, and a portion extending from the inside of the main body portion to each overlapping portion. A plurality of leads, a lead protruding from the bottom surface of the main body, a plurality of leads insulatedly supported by the overlapping portion and protruding from below the overlapping portion, and at least one sealed in the main body And a connecting means for electrically connecting the electrode of the semiconductor chip and the tip of the lead in the main body, and at least one of the overlapping portions incorporates at least one semiconductor chip. The tip of the lead extending to the overlapping portion and the electrode of the semiconductor chip are connected by an electrical connection means, and the overlapping portion where an electronic component such as a semiconductor chip is not incorporated extends from the main body portion to the overlapping portion. Leads are continuous with the lead projecting downward integrating unit extends directly in superimposing unit.
[0019]
(9) In the means (8), the main body portion and the overlapping portion, the leads between the main body portion and the overlapping portion, and the like are fixed to one flexible wiring board.
[0020]
(Method for manufacturing semiconductor device)
(10) A main body portion that is flat across the top and bottom, a plurality of overlapping portions that are directly or indirectly fixed to the flat surface of the main body portion, and disposed from the inside of the main body portion to each overlapping portion. A plurality of leads, a lead protruding from the bottom surface of the main body, a plurality of leads insulatedly supported by the overlapping portion and protruding from below the overlapping portion, and at least one sealed in the main body A semiconductor chip, and a connecting means for electrically connecting the electrode of the semiconductor chip and the tip of the lead in the main body, and the lead extending from the main body to the overlapping portion extends as it is in the overlapping portion. A method of manufacturing a semiconductor device connected to a lead projecting below an overlapping portion, the lead pattern forming the main body portion, the lead pattern forming the overlapping portion, and between the main body portion and the overlapping portion A step of preparing a lead frame having a card pattern, a step of forming the main body portion and the overlapping portion, a step of cutting and removing unnecessary lead frame portions, and a lead portion between the main body portion and the overlapping portion, The overlapping portion is directly or indirectly overlapped and fixed to the main body portion.
[0021]
(11) A main body portion that is flat across the top and bottom, a plurality of overlapping portions that are directly or indirectly fixed to the flat surface of the main body portion, and disposed from the inside of the main body portion to each overlapping portion. A plurality of leads, a lead protruding from the bottom surface of the main body, a plurality of leads insulatedly supported by the overlapping portion and protruding from below the overlapping portion, and at least one sealed in the main body And a connecting means for electrically connecting the electrode of the semiconductor chip and the tip of the lead in the main body, and at least one of the overlapping portions incorporates at least one semiconductor chip. The leading end of the lead extending to the overlapping portion and the electrode of the semiconductor chip are connected by an electrical connection means, and in the overlapping portion where an electronic component such as a semiconductor chip is not incorporated, it extends from the main body portion to the overlapping portion. The lead is a method of manufacturing a semiconductor device connected to a lead that extends as it is in the overlapping portion and protrudes below the overlapping portion, a lead pattern that forms the main body portion, a lead pattern that forms the overlapping portion, and A step of preparing a lead frame having a lead pattern between the main body portion and the overlapping portion; a step of forming the main body portion and the overlapping portion; a step of cutting and removing unnecessary lead frame portions; and the main body portion and the overlapping portion. It is folded at the lead portion between and the overlapping portions are directly or indirectly overlapped and fixed to the main body portion.
[0022]
(12) A main body portion that is flat across the top and bottom, a plurality of overlapping portions that are directly or indirectly fixed to the flat surface of the main body portion, and disposed from the inside of the main body portion to each overlapping portion. A plurality of leads, a lead protruding from the bottom surface of the main body, a plurality of leads insulatedly supported by the overlapping portion and protruding from below the overlapping portion, and at least one sealed in the main body And a connecting means for electrically connecting the electrode of the semiconductor chip and the tip of the lead in the main body, and at least one of the overlapping portions incorporates at least one semiconductor chip. The leading end of the lead extending to the overlapping portion and the electrode of the semiconductor chip are connected by an electrical connection means, and in the overlapping portion where an electronic component such as a semiconductor chip is not incorporated, it extends from the main body portion to the overlapping portion. The lead that extends as it is in the overlapping portion and continues to the lead protruding below the overlapping portion, and the lead between the main body portion and the overlapping portion and the main body portion and the overlapping portion are supported by a single flexible wiring board. A method for manufacturing a semiconductor device comprising: a lead pattern for forming the main body portion; a lead pattern for forming the overlapping portion; and a flexible wiring board having a lead pattern between the main body and the overlapping portion. A step of forming the main body portion and the overlapping portion, a step of cutting and removing unnecessary flexible wiring board portions, and a flexible wiring board portion between the main body portion and the overlapping portion, and folding each overlapping portion into the main body. Overlay and fix directly or indirectly on the part.
[0023]
(Electronic device)
(13) An electronic device having a mounting substrate and a semiconductor device mounted on the mounting substrate, wherein the semiconductor device is flattened vertically and has a plurality of protrusions protruding from the bottom surface of the main body portion A lead; at least one semiconductor chip incorporated in the main body; and an electrode for connecting the electrode of the semiconductor chip to a tip of the lead in the main body, wherein a part of the lead is the main body. Projecting out of the main body part from at least one surface other than the bottom surface and the flat surface of the part and folded back and extending along the flat surface of the main body part, and the tip is arranged side by side with the lead projecting from the bottom surface of the main body part Yes.
[0024]
(14) In the means (13), the lead portion extending along the uneven plane of the main body is supported by an overlapping portion that is directly or indirectly overlapped and fixed to the main body.
[0025]
(15) In the means (14), a semiconductor chip is incorporated in at least one of the overlapping portions, and a predetermined lead and an electrode of the semiconductor chip are connected by a connecting means.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
(Semiconductor device)
According to the means (1), the lead protruding from the bottom surface of the main body is used as a mounting lead as it is, and the lead protruding from the other surface excluding the bottom surface and the flat surface of the main body is also folded back to Since the structure extends to the bottom side of the main body and is used as a mounting lead, the main body can be downsized even if the number of leads is large.
[0027]
Also, the mounting leads attached to the mounting board are composed of leads protruding from the bottom surface of the main body and leads extending along the flat surface of the main body, so that the mounting area can be reduced even if the number of leads is large. I can plan.
[0028]
According to the means (2), the lead protruding from the bottom surface of the main body is used as a mounting lead as it is, and the lead protruding from the other surface excluding the bottom surface and the flat surface of the main body is also folded back and Since the structure extends to the bottom surface side of the main body and is used as a mounting lead, the semiconductor device main body composed of the main body and the overlapping portion can be downsized even if the number of leads is large. In addition, the mounting area can be reduced.
[0029]
In addition, since the lead portion extending along the flat surface of the main body is supported by the overlapping portion, and the overlapping portion is fixed to the main body, the mounting leads are firmly supported.
[0030]
According to the means (3), the number of wires can be increased by using a flexible wiring board, and the lead portion can be easily folded.
[0031]
According to the means (4), a plate-like heat radiating plate protrudes from the lower surface of the main body, and at least a part of the heat radiating plate protrudes from the other surface of the main body to the outside of the main body. Therefore, it is possible to dissipate heat released from the semiconductor chip in the main body, and a stable operation of the semiconductor device can be achieved.
[0032]
According to the means (5), since at least one of the overlapping portions is a heat radiating plate made of a material having good thermal conductivity, heat released from the semiconductor chip in the main body portion via the leads. The semiconductor device can be stably operated.
[0033]
According to the means of (6), since the reinforcing plate having the fixing pin inserted and fixed to the mounting substrate is fixed to the flat surface of the main body portion or the overlapping portion, the mechanical strength of mounting the semiconductor device Becomes higher.
[0034]
According to the means (7), when mounting the semiconductor device, positioning for mounting can be performed automatically with the lead of the lead insertion type structure, so that the mounting of the lead of another surface mounting type structure can be automatically performed.
[0035]
According to the means (8), the lead protruding from the bottom surface of the main body is used as a mounting lead as it is, and the lead protruding from the other surface except the bottom surface and the flat surface of the main body is also folded back and Since the structure extends to the bottom surface side of the main body and is used as a mounting lead, the semiconductor device main body composed of the main body and the overlapping portion can be downsized even if the number of leads is large. In addition, the mounting area can be reduced.
[0036]
In addition, since the lead portion extending along the flat surface of the main body is supported by the overlapping portion, and the overlapping portion is fixed to the main body, the mounting leads are firmly supported.
[0037]
Moreover, since at least one semiconductor chip is incorporated in at least a part of the superimposition units, the number of semiconductor chips can be increased, and higher integration can be achieved.
[0038]
According to the means (9), the number of wires can be increased by using the flexible wiring board, the lead portion can be easily folded back, and assembly work is prepared.
[0039]
(Method for manufacturing semiconductor device)
According to the means of (10), after forming the main body portion and the overlapping portion using a lead frame, unnecessary portions of the lead frame are cut and removed, and the lead between the main body portion and the overlapping portion is formed. Since the semiconductor device is manufactured by folding the portion and fixing each overlapping portion directly or indirectly on the main body portion, the semiconductor device can be easily manufactured with a small size and a small mounting area.
[0040]
According to the means of (11), after forming the main body portion and the overlapping portion using a lead frame, unnecessary portions of the lead frame are cut and removed, and the lead between the main body portion and the overlapping portion is formed. Since the semiconductor device is manufactured by folding the portion and fixing each overlapping portion directly or indirectly on the main body portion, the semiconductor device can be easily manufactured with a small size and a small mounting area.
[0041]
According to the means of (12), after forming the main body portion and the overlapping portion using a single flexible wiring board, unnecessary portions of the flexible wiring substrate are cut and removed, and the main body portion and the overlapping portion are formed. Since the semiconductor device is manufactured by folding the flexible wiring board part between and directly overlapping the main body part directly or indirectly to manufacture the semiconductor device, it is easy to manufacture a semiconductor device that is small and has a small mounting area. can do.
[0042]
(Electronic device)
According to the means (13), the lead protruding from the bottom surface of the main body of the semiconductor device is used as a mounting lead as it is, and the lead protruding from the other surface except the bottom surface and the flat surface of the main body is also folded. Accordingly, the mounting area can be reduced even if the number of leads is large because the structure is extended to the bottom surface side of the main body and used as a mounting lead.
[0043]
According to the above means (14), the lead portion extending along the flat plane of the main body is supported by the overlapping portion that is directly or indirectly overlapped and fixed to the main body. The lead mechanical strength is high and the mounting reliability is high.
[0044]
According to the means (15), since the semiconductor chip is incorporated in at least one of the overlapping portions other than the main body, the semiconductor device is more highly integrated, and the electronic device is highly integrated. Is done.
[0045]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment of the invention, and the repetitive description thereof is omitted.
[0046]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
1 is a perspective view showing a semiconductor device and a mounting substrate according to an embodiment (Embodiment 1) of the present invention, FIG. 2 is a perspective view showing a mounting state of the semiconductor device of Embodiment 1, and FIG. 3 is this embodiment. FIG. 4 is an explanatory view showing a lead example of the semiconductor device of the first embodiment, and FIG. 5 is a conceptual development showing the correlation between the main body and the overlapping portion in the first embodiment. FIG. 6 and FIG. 6 are development views showing the correlation between the main body portion and the overlapping portion in the first embodiment.
[0047]
(Semiconductor device)
The semiconductor device 1 of the first embodiment is a vertically mounted semiconductor device, and is externally rectangular as shown in FIGS. 1 and 3 (a: front view, b: left side view, c: plan view). From the plate-like main body 2, three overlapping portions 3 b, 3 c, 3 d fixed directly or indirectly on the front and rear surfaces of the main body 2, and from the upper surface and both side surfaces of the main body 2 Leads (coupling leads) 4b, 4c, 4d that protrude and are folded back and enter into the peripheral surfaces of the overlapping portions 3b, 3c, 3d, and the bottom surfaces of the main body 2 and the overlapping portions 3b, 3c, 3d And leads (mounting leads) 5a, 5b, 5c, and 5d protruding downward.
[0048]
The overlapping portions 3b, 3c, and 3d serve to support and reinforce the leads and keep the intervals between the leads constant. The overlapping portions 3b, 3c, 3d seal and support the leads protruding from the respective surfaces of the main body 2 together with the respective surfaces.
[0049]
The overlapping portions 3b, 3c, 3d are the same size as the main body portion 2. Therefore, in the semiconductor device 1 according to the first embodiment, the semiconductor device body 6 is configured by the main body portion 2 and the overlapping portions 3b, 3c, and 3d overlapping the main body portion 2, and the semiconductor device body is flattened vertically. 6 is a vertically mounted semiconductor device in which leads 5a, 5b, 5c, and 5d are projected from the bottom surface of 6 in a row.
[0050]
The main body 2 and the overlapping portions 3b, 3c, 3d are formed by a sealing body by transfer molding, as will be described later. As shown in FIG. 5, the main body 2 has a structure in which a semiconductor chip is incorporated in the same manner as a package of a normal resin package type semiconductor device. However, the overlapping portions 3b, 3c, 3d are simply leads 5 It is the structure which only seals from both sides. Therefore, the thickness of the overlapping portions 3b, 3c, 3d is thinner than that of the main body portion 2.
[0051]
Therefore, in order to make the pitch between the lead rows constant, the leads 5d are bent stepwise outward one step in the middle as shown in FIG.
[0052]
In the semiconductor device 1 according to the first embodiment, the leads 5a, 5b, 5c, and 5d are of the lead insertion type, and the tip shapes of the leads 5a, 5b, 5c, and 5d are as shown in FIGS. It has a shape. That is, the lead 5 is thinned from both sides as shown in FIG. 4A, thinned from one side as shown in FIG. 4B, and bent one step in the middle as shown in FIG. 4C. It has become. A portion whose width becomes wider from the bent portion or the narrowed portion collides with the edge of the insertion hole of the mounting board, and the lead is not inserted more than necessary.
[0053]
The overlapping portions 3b, 3c, 3d are fixed directly or indirectly to a wide flat surface (front surface and rear surface) of the main body 2 via an adhesive or an adhesive tape (not shown). As shown in FIG. 6, the main body 2 and the overlapping portions 3b, 3c, 3d are formed in a planar manner, for example, by transfer molding. After that, the left overlapping portion 3b of the central body portion 2 is folded back in the middle of the lead 4b and overlapped and adhered to the front surface of the main body portion 2, and then the right overlapping portion 3c is folded back in the middle of the lead 4c. Then, the upper overlapping portion 3d is folded back to the back side in the middle of the lead 4d to be bonded and fixed to the rear surface of the main body portion 2.
[0054]
FIGS. 5 and 6 show unnecessary leads after the main body 2 and the overlapping portions 3b, 3c, and 3d are formed by sealing each part of the lead frame by transfer molding in the manufacture of the semiconductor device 1 of the first embodiment. FIG. 5 is a schematic development view showing a state in which the frame portion is cut and removed, and FIG. 5 shows a state in which what is sealed in the main body portion 2 and the overlapping portions 3b, 3c, and 3d can be seen.
[0055]
As shown in FIG. 5, a rectangular tab 16 having four corners supported by tab suspension leads 15 is located in the center of the main body 2. A semiconductor chip (IC chip) 17 is fixed on the tab 16. Leads 5 a and leads 4 b, 4 c, 4 d extending from the four sides of the main body 2 to the inside of the main body 2 face the periphery of the tab 16. Lead ends of the leads 5a and leads 4b, 4c, 4d and electrodes (not shown) of the semiconductor chip 17 are connected by conductive wires 18.
[0056]
Further, in the overlapping portions 3b, 3c, 3d, each lead 5 protrudes from the overlapping portions 3b, 3c, 3d when the overlapping portions 3b, 3c, 3d are folded back between the connecting leads 4b, 4c, 4d. The overlapping portions 3b and 3c are bent and the overlapping portion 3d goes straight so that 5b, 5c, and 5d are parallel to the lead 5a of the main body portion 2.
[0057]
If the lead bending pattern in the overlapping portion is appropriately selected, four overlapping portions (overlapping portions 3b, 3c, 3d, 3e) that directly or indirectly overlap the main body portion 2 as shown in FIG. ). In the case of the semiconductor device of FIG. 28, since the mounting leads 5a, 5b, 5c, 5d, and 5e are projected from one end of the overlapping portions 3b, 3c, 3d, and 3e, respectively, further increase in the number of leads is realized. it can. In the case of the semiconductor device 1 of FIG. 28, further enhancement in functionality and integration can be realized by incorporating a semiconductor chip into some or all of the overlapping portions 3b, 3c, 3d, and 3e. Further, the semiconductor device of the present invention may have more overlapping portions.
[0058]
Since the semiconductor device 1 according to the first embodiment employs a structure in which leads are protruded from the four sides of the main body 2 that is a rectangular package, as in the conventional QFP package, it is possible to achieve multiple leads. Further, since the leads protruding from the three sides of the main body 2 are folded and bent and extended along the flat surface of the main body 2 to be used as mounting leads, a conventional vertical mounting type semiconductor device configuration is adopted. Can do. As a result, a small and multi-lead semiconductor device 1 can be provided. Further, since the semiconductor device 1 has a vertical mounting structure, the mounting area can be reduced.
[0059]
In the case of the first embodiment, the main body 2 has a resin package configuration, but it may have a ceramic package configuration incorporating a semiconductor chip or a can package configuration made of a metal case. In addition, as will be described later as another embodiment, all or some of the overlapping portions 3b, 3c, 3d may incorporate a semiconductor chip.
[0060]
In the first embodiment, the semiconductor chip is incorporated into the main body 2. However, in the present invention, even if the main body 2 supports (seal) only the leads, there is no problem. No.
[0061]
Further, since the connecting leads 4b, 4c and 4d are exposed from the sealing body and may cause a short circuit, an insulating material such as resin or enamel may be applied or resealed on the lead surface.
[0062]
(Electronic device)
Here, before describing the manufacturing method of the semiconductor device 1 of the first embodiment, an electronic device in which the semiconductor device 1 of the first embodiment is mounted will be described.
[0063]
In FIG. 1, what is shown below the semiconductor device 1 is a mounting substrate 7. The mounting substrate 7 is provided with an insertion hole 9 for inserting the leads 5a, 5b, 5c and 5d of the semiconductor device 1. Although not shown, the edge of each insertion hole 9 is formed of a conductor and is connected to the wiring.
[0064]
FIG. 2 shows a state in which the semiconductor device 1 is mounted on the mounting substrate 7, that is, a part of the electronic device. The leads 5a, 5b, 5c, 5d inserted into the respective insertion holes 9 of the mounting substrate 7 are fixed by a bonding material such as solder (not shown).
[0065]
In the electronic device according to the first embodiment, the lead 5a protruding from the bottom surface of the main body 2 of the semiconductor device 1 is used as it is as a mounting lead and protrudes from the bottom surface of the main body 2 and other surfaces other than the flat surface. Since the leads 5b, 5c, 5d are folded and extended to the bottom surface side of the main body 2 to be used as mounting leads, the mounting area can be reduced even if the number of leads is large. Can be achieved.
[0066]
Further, in the electronic device according to the first embodiment, the lead portion extending along the flat surface of the main body 2 is supported by the overlapping portions 3b, 3c, and 3d fixed to the main body 2. Therefore, the mechanical strength of each of the leads 5a, 5b, 5c, 5d for mounting is high, and the mounting reliability is increased.
[0067]
Further, in the semiconductor device 1 of the first embodiment, if the semiconductor chip is incorporated in at least one of the overlapping portions 3b, 3c, 3d, the semiconductor device is more highly integrated, and the electronic device is highly integrated. Can be achieved.
[0068]
(Method for manufacturing semiconductor device)
Next, a method for manufacturing the semiconductor device 1 according to the first embodiment will be described. 5 to 8 are diagrams relating to the method of manufacturing the semiconductor device according to the first embodiment. FIG. 5 is a conceptual development view showing the correlation between the main body and the overlapping portion. FIG. 6 is the main body and the overlapping portion. FIG. 7 is a plan view showing each process of manufacturing the semiconductor device, and FIG. 8 is a plan view showing each process of manufacturing the semiconductor device.
[0069]
In summary, the manufacturing method of the semiconductor device of the first embodiment includes a main body 2 that is flattened vertically and a plurality of overlapping portions 3b that are directly or indirectly fixed to the flat surface of the main body 2. 3c, 3d, a plurality of leads (connection leads 4b, 4c, 4d) disposed from the inside of the main body 2 to the overlapping portions 3b, 3c, 3d, and protruding from the bottom surface of the main body 2 Leads (mounting leads 5a), a plurality of leads (mounting leads 5b, 5c, 5d) that are insulatedly supported by the overlapping portions 3b, 3c, 3d and project from below the overlapping portions, and the main body portion 2 and at least one semiconductor chip 17 sealed in 2 and connection means (wire bonding by a wire 18) for electrically connecting the electrode of the semiconductor chip 17 and the tip of the lead 5 in the main body 2 , The main body The leads (connecting leads 4b, 4c, 4d) extending from the superimposing portions 3b, 3c, 3d to the superposed portions 3b, 3c, 3d are directly extended by the superposing portions 3b, 3c, 3d and projecting below the superposed portions 3b, 3c, 3d. In the method of manufacturing the semiconductor device 1 connected to (the mounting leads 5b, 5c, 5d), a lead pattern (main body lead pattern 22) forming the main body portion and a lead pattern (superimposing) forming the overlapping portion. Part lead patterns 23b, 23c, 23d) and a lead frame 20 having lead patterns (connecting leads 4b, 4c, 4d) between the main body part 2 and the overlapping parts 3b, 3c, 3d; A step of forming the main body 2 and the overlapping portions 3b, 3c, 3d, a step of cutting and removing unnecessary lead frame portions, the main body 2 and the overlapping portions 3b, 3c, Lead portion between the d (connecting leads 4b, 4c, 4d) folded in, the superimposing unit 3b, 3c, 3d lap directly or indirectly to the main body portion 2, and a method of fixing.
[0070]
Next, a method for manufacturing the semiconductor device according to the first embodiment will be specifically described.
[0071]
First, as shown in FIG. 7A, a lead frame 20 is prepared. The lead frame 20 is formed by patterning a metal plate having a thickness of about 0.15 to 0.2 mm by etching or precision pressing. As the metal, a Fe—Ni alloy such as 42 alloy or Kovar or a copper alloy is used.
[0072]
As shown in FIG. 7A, the lead frame 20 becomes a rectangular frame plate 21 having a frame structure in which a predetermined portion is punched out, and a main body lead pattern 22 that forms the main body portion 2 is provided at the lower center of the rectangular frame plate 21. It has been. Further, overlapping portion lead patterns 23 b and 23 c are provided on both sides of the main body portion lead pattern 22. An overlapping portion lead pattern 23 d is provided above the main body portion lead pattern 22. In this explanation, the upper and lower sides indicate the upper edge side or the lower edge side of the paper on which the drawings are described. Further, both sides indicate both side edges of the paper.
[0073]
As shown in FIG. 5, the main body lead pattern 22 has a rectangular tab 16, four tab suspension leads 15 that support four corners of the tab 16, and tips on the four sides of the tab 16. The other end is composed of a plurality of leads 5 that extend in the overlapping portion lead patterns 23b, 23c, and 23d.
[0074]
The tab suspension lead 15 is connected to the rectangular frame plate 21.
[0075]
In the lead 5 extending in four directions from the main body lead pattern 22, the lead 5 extending below the main body lead pattern 22 extends in parallel and is connected to the rectangular frame plate 21. This portion of the lead 5 serves as a mounting lead 5 a of the main body 2.
[0076]
The plurality of leads 5 projecting upward from the main body lead pattern 22 go straight upward in parallel with each other, pass through the overlapping lead pattern 23d, and continue to the rectangular frame plate 21. A portion of the lead 5 connected to the rectangular frame plate 21 becomes a mounting lead 5d of the overlapping portion 3d. Each mounting lead 5d is supported by a thin dam 24d extending perpendicularly.
[0077]
The leads 5 extending on both sides of the main body lead pattern 22 are advanced into the overlapping portion lead patterns 23b and 23c, then bent obliquely downward by 45 degrees, then bent again and extended downward. The tip portions become mounting leads 5b and 5c of the overlapping portions 3b and 3c. The mounting leads 5a, 5b, 5c are all parallel. These mounting leads 5a, 5b, 5c are structured to be supported in the middle by orthogonal thin dams 24a, 24b, 24c.
[0078]
In the lead 5, the portion between the main body lead pattern 22 and the overlapping portion lead patterns 23b, 23c, 23d is particularly called a connecting lead (leads 4b, 4c, 4d). Of the connecting leads 4b, 4c and 4d, the connecting leads 4b and 4c have the same length, but the connecting lead 4d has a different overlapping state with respect to the main body 2 as described above, that is, the overlapping portion. Although 3b and 3c directly overlap the main body 2, the overlapping portion 3d is overlapped with the overlapping portion 3c overlapped with the main body 2, so that it is long as shown in FIGS. 6 and 7D.
[0079]
The lead frame 20 is plated at various places as necessary.
[0080]
Next, the semiconductor chip 17 is fixed on the tab 16 with respect to the lead frame 20 as shown in FIG. The semiconductor chip 17 may be fixed by a commonly used method such as a gold-silicon eutectic alloy, a conductive resin (adhesive) such as silver paste, or an adhesive tape.
[0081]
Next, as shown in FIGS. 7C and 5, the electrode (not shown) of the semiconductor chip 17 and the tip portion of the lead 5 that faces the tip of the semiconductor chip 17 are connected by a conductive wire 18. The This electrical connection means may be a face-down structure using a bump, a beam lead structure, or the like.
[0082]
Next, as shown in FIGS. 7D and 6, the main body lead pattern 22 portion and the three overlapping portion lead patterns 23b, 23c, and 23d portions are sealed by transfer molding, and the sealing body 25 is used. (Body part 2 and superposition parts 3b, 3c, 3d) are formed.
[0083]
Next, as shown in FIG. 8A, unnecessary lead frame portions, that is, dams 24a, 24b, 24c, and 24d are cut and removed, and the mounting leads 5a, 5b, 5c, and 5d are rectangular frame plates. Detach from 21. However, the tab 16 is supported by the rectangular frame plate 21 via the tab suspension lead 15. At this time, resin burrs generated during molding are also removed. At this time, if necessary, the lead is formed and bent as shown in FIG.
[0084]
In the first embodiment, the tab 16 is fixed to the rectangular frame plate 21 with the tab suspension lead 15 in order to improve the subsequent workability. At this point, the tab suspension lead is attached to the base of the tab 16. 15 may be cut to completely separate the main body 2 and the overlapping portions 3b, 3c, and 3d from the lead frame 20, and the state shown in FIG.
[0085]
Next, as shown in FIG. 8 (b), on the flat surfaces of the overlapping portions 3b, 3c, 3d, an adhesive 26 such as an adhesive or an adhesive tape is attached to the front surface of the overlapping portions 3b, 3c. In the part 3d, the adhesive 26 is attached to the rear surface. An adhesive tape may be attached instead of the adhesive. In the case of the adhesive 26, curing may be promoted in a heating furnace as necessary.
[0086]
Next, as shown in FIG. 8C, the overlapping portions 3b, 3c, and 3d are folded back and adhered to the main body portion 2. That is, first, the connecting lead 4b is folded back to the front side, and the overlapping portion 3b is overlapped and bonded to the main body portion 2. Thereafter, the connecting lead 4 c is folded back to the front side, and the overlapping portion 3 c is overlapped and bonded to the overlapping portion 3 b fixed to the main body portion 2. Further, the connecting lead 4d is folded back to the rear surface side, and the overlapping portion 3d is overlapped and adhered to the rear surface of the main body portion 2. By directly or indirectly fixing the overlapping portions 3b, 3c, 3d to the main body portion 2, as shown in FIG. 8D, a semiconductor device body 6 including the main body portion 2 and the overlapping portions 3b, 3c, 3d is formed. The
[0087]
Next, as shown in FIG. 8 (e), the semiconductor device 1 is manufactured by cutting the tab suspension lead 15 from the base of the main body 2.
[0088]
According to the first embodiment, the following effects can be obtained.
[0089]
(1) In the semiconductor device 1 according to the first embodiment, the lead 5a protruding from the bottom surface of the main body 2 is used as it is as a mounting lead and protrudes from the other surface except the bottom surface and the flat surface of the main body 2. Since the lead is also folded and extended to the bottom surface side of the main body portion and used as the mounting leads 5b, 5c, 5d, the main body portion can be downsized even if the number of leads is large. .
[0090]
(2) In the semiconductor device 1 of the first embodiment, the leads protruding from the both side surfaces and the upper surface of the main body portion 2 are extended along the front surface and the rear surface which are the flat surfaces of the main body portion 2. Since it is supported by the thin overlapping portions 3b, 3c, 3d, the thickness of the semiconductor device body 6 including the main body portion 2 and the overlapping portions 3b, 3c, 3d can be reduced.
[0091]
(3) By the above (1) and (2), the semiconductor device 1 becomes a semiconductor device with a small mounting area.
[0092]
(4) In the semiconductor device 1 of the first embodiment, the mounting lead 5a is supported by the main body 2, and the mounting leads 5b, 5c, 5d are supported by the overlapping portions 3b, 3c, 3d. Each lead for use will be firmly supported.
[0093]
(5) According to the manufacturing method of the semiconductor device of the first embodiment, after forming the main body 2 and the overlapping portions 3b, 3c, 3d using the lead frame 20, unnecessary portions of the lead frame 20 are cut. The lead portions (connecting leads 4b, 4c, 4d) between the main body portion 2 and the overlapping portions 3b, 3c, 3d are folded back to directly connect the overlapping portions 3b, 3c, 3d to the main body portion 2. Alternatively, since the semiconductor device 1 is manufactured by being indirectly overlapped and fixed, it is possible to easily manufacture a semiconductor device that is small and has a small mounting area.
[0094]
Next, the following method may be employed in the first embodiment.
[0095]
For example, in order to prevent the lead from being deformed, an insulating resin tape or film may be attached to the predetermined portion.
[0096]
Further, each lead such as a connecting lead may be fixed with a reinforcing frame that separates the leads at the time of cutting.
[0097]
Further, as a method for mounting a semiconductor chip, a structure in which the semiconductor chip is once attached to a wiring board and wire-bonded, and the wiring board and the lead frame are again bonded and attached can be considered. In this case, the lead frame may not be provided with a tab.
[0098]
FIG. 9 is a side view of a semiconductor device according to a first modification of the first embodiment. The semiconductor device 1 has a structure in which mounting leads 5a, 5b, and 5c for mounting are arranged in a zigzag manner. By making the lead arrangement zigzag, the lead pitch can be made smaller and the mounting efficiency can be improved.
[0099]
10A and 10B are views showing a semiconductor device according to a second modification of the first embodiment. In the semiconductor device 1 of this embodiment, the mounting leads 5a, 5b, 5c, and 5d are of the surface mounting type. Since there is no through hole in this method, the back surface of the substrate can be used effectively.
[0100]
FIGS. 11A and 11B are views showing a semiconductor device according to a third modification of the first embodiment. In the semiconductor device 1 of this embodiment, a part of the mounting leads is a lead insertion type lead 30 and the other part is a surface mounting type lead 31. Therefore, when the semiconductor device 1 is mounted, the lead insertion type Since positioning for mounting is possible with the lead 30, positioning of other surface mounting type leads 31 can be automatically performed, device misalignment during board mounting can be prevented, and the back side of the board can be used effectively because there are few mounting through holes. it can.
[0101]
(Embodiment 2)
FIG. 12 is a view showing a semiconductor device according to another embodiment (Embodiment 2) of the present invention, and FIG. 13 is a plan view showing the correlation between the main body and the leads in the manufacture of the semiconductor device of Embodiment 2.
[0102]
The semiconductor device 1 of Embodiment 2 is a vertically mounted semiconductor device having the simplest structure.
[0103]
To summarize, as shown in FIGS. 12 and 13, the semiconductor device 1 of the second embodiment has a main body 2 that is flat in the vertical direction and a plurality of leads 5 (mounting) that protrude from the bottom surface of the main body 2. A semiconductor device having a lead 5a), at least one semiconductor chip incorporated in the main body 2, and connection means for electrically connecting an electrode of the semiconductor chip and a tip of the lead in the main body A part of the lead 5 protrudes outside the main body 2 from at least one surface other than the bottom surface and the flat surface of the main body 2 and is folded back to extend along the flat surface 35 of the main body 2. The leads 5 (mounting leads 5d) are arranged side by side with the leads (mounting leads 5a) protruding from the bottom surface of the main body 2.
[0104]
Next, the semiconductor device 1 of the second embodiment will be specifically described.
[0105]
As shown in FIGS. 12 and 13, the semiconductor device 1 is flattened up and down and has a rectangular main body 2 in which a semiconductor chip is incorporated, and a plurality of mounting leads 5 a protruding from the bottom surface of the main body 2. And a plurality of leads 5 projecting from the upper surface of the main body 2. The plurality of leads 5 protruding from the upper surface of the main body 2 are folded back to the front side of the main body 2 near the base of the main body 2 and overlapped with the flat surface 35 of the main body 2.
[0106]
As shown in FIG. 13, vertically extending grooves 36 are provided in parallel on the flat surface 35 on the front surface of the main body 2, and the folded leads 5 are fitted into the grooves 36. The fitted lead 5 is fixed to the main body 2 by a bonding material (not shown).
[0107]
The lead 5 extending downward from the groove 36 is used as a mounting lead 5d. The mounting lead 5a and the mounting lead 5d are arranged in parallel.
[0108]
In the semiconductor device 1 according to the second embodiment, the lead protruding from the bottom surface of the main body portion 2 is used as the mounting lead 5a as it is, and the lead 5 protruding from the other surface except the bottom surface and the flat surface 35 of the main body portion 2. Is also folded and extended to the bottom side of the main body 2 to be used as the mounting lead 5d, so that the main body 2 can be downsized even if the number of leads is large.
[0109]
Further, the mounting leads 5a and 5d attached to the mounting substrate are composed of a lead protruding from the bottom surface of the main body 2 and a lead extending along the flat surface of the main body, so that even if the number of leads is large, the mounting leads The area can be reduced.
[0110]
In the semiconductor device 1 according to the second embodiment, for example, the lead 5 fitted in the groove 36 does not necessarily need to be fixed. Alternatively, the folded lead 5 may be provided along the flat surface 35 side of the main body 2 without providing the groove 36.
[0111]
(Embodiment 3)
FIG. 14 is a view showing a semiconductor device according to another embodiment (Embodiment 3) of the present invention, and FIG. 15 is a development view showing the correlation between the main body and the overlapping portion in the manufacture of the semiconductor device of Embodiment 3.
[0112]
The semiconductor device 1 according to the third embodiment has a structure in which the lead folded back to the front side of the main body 2 is sealed and supported by the overlapping portion 3d made of a resin package in the semiconductor device 1 according to the second embodiment.
[0113]
In the third embodiment, two positioning protrusions 37 are provided on the flat surface 35 of the front surface of the main body 2 as shown in FIG. In addition, two concave portions 38 corresponding to the front and rear protrusions 37 are provided on the corresponding surface of the overlapping portion 3d.
[0114]
As a result, when the superimposing portion 3d is superposed on the main body portion 2, the superimposing portion 3d can be superposed on the main body portion 2 with high accuracy by pressing and fitting the protrusion 37 into the concave portion 38.
[0115]
FIGS. 16 to 18 are diagrams related to the semiconductor device according to the first modification of the third embodiment, FIG. 16 is a diagram illustrating the semiconductor device, and FIG. 17 is an exploded view of the main body and the overlapping portion in the manufacturing of the semiconductor device. FIG. 18 is an explanatory view showing a positioning claw in the semiconductor device.
[0116]
The semiconductor device 1 according to the present modification shows an example of a fixing structure of the main body 2 and the overlapping portion 3d in the semiconductor device 1 according to the third embodiment shown in FIGS. In this modification, projecting positioning claws 39 as shown in FIG. 18 are provided on both end sides of the main body 2, and positioning grooves 40 through which the positioning claws 39 can pass are provided at corresponding positions of the overlapping portion 3d. Is.
[0117]
When the overlapping portion 3d is overlapped with the main body portion 2, the positioning claw 39 passes through the positioning groove 40 and is elastically hooked to the edge of the opposite surface of the overlapping portion 3d, so that the main body portion 2 and the overlapping portion 3d are integrated. .
[0118]
In the semiconductor device 1 of this modification, by providing the positioning claw 39 and the positioning groove 40, the overlay accuracy of the main body 2 and the superimposing portion 3d is increased, and the fixing of the semiconductor device main body 6 is also ensured. .
[0119]
FIG. 19 is a diagram illustrating a semiconductor device according to a second modification of the third embodiment, and FIG. 20 is a development view illustrating the correlation between the main body and the overlapping portion in the manufacture of the semiconductor device according to the second modification of the third embodiment. .
[0120]
Similar to the first modification of the third embodiment, the present modification relates to a fixing structure of the main body 2 and the overlapping part 3d in the semiconductor device 1. In this modification, as shown in FIG. 20, one lead is projected in a wide state from both side surfaces of the overlapping portion 3 d to form a fixing lead 41. Then, as shown in FIG. 19, the fixing lead 41 is bent and hooked to both end portions of the main body 2. In this case, as shown in FIG. 20, a receiving groove 42 for receiving the fixing lead 41 may be provided in the main body 2.
[0121]
(Embodiment 4)
FIG. 21 is a diagram illustrating a semiconductor device according to another embodiment (embodiment 4) of the present invention, and FIG. 22 is a conceptual diagram illustrating a state in which the main body and the overlapping portion are expanded in the manufacture of the semiconductor device according to the fourth embodiment. It is a top view.
[0122]
In the semiconductor device 1 of the fourth embodiment, the tab 16 in the main body 2 (that is, the plate material forming the lead 5) is projected as it is from the upper and lower surfaces of the main body 2 to form a wide single sheet, which is used as the heat radiating plate 45. Is. That is, since the material constituting the leads and tabs 16 is formed of a metal plate having good thermal conductivity as described above, it can be used as a heat sink.
[0123]
Therefore, in the fourth embodiment, a lead portion protruding from the bottom surface of the main body 2 is used as the mounting heat sink 46. In the semiconductor device 1 according to the fourth embodiment, since the mounting lead is a surface mounting type, the mounting heat sink 46 also has a surface mounting type structure. The heat radiating plate 45 protruding from the upper surface of the main body 2 extends straight upward for heat dissipation.
[0124]
In the semiconductor device 1 according to the first embodiment, the overlapping portions 3b and 3c are formed of a plate attached to one surface of a plurality of leads 5 extending in parallel. The overlapping portions 3b, 3c, and 3d are made of a metal plate, a ceramic plate, and a resin plate, and are bonded to the lead 5 via an insulating adhesive or adhesive tape. The overlapping portions 3b, 3c, 3d play a role of lead reinforcement.
[0125]
The semiconductor device 1 according to the fourth embodiment has a structure in which a plate-like heat radiating plate 45 projects outward from the main body 2, so that heat radiated from the semiconductor chip 17 in the main body 2 is dissipated. Therefore, stable operation of the semiconductor device 1 can be achieved.
[0126]
Further, in the semiconductor device 1 of the fourth embodiment, the overlapping portions 3b and 3c are plate bodies, and are thinner than the sealing body structure by transfer molding, so that the thickness of the semiconductor device body 6 can be further reduced. The semiconductor device 1 can be thinned and the mounting area can be reduced.
[0127]
(Embodiment 5)
FIG. 23 is a diagram illustrating a semiconductor device according to another embodiment (embodiment 5) of the present invention, and FIG. 24 is a conceptual diagram illustrating a state in which the main body portion and the overlapping portion are expanded in the manufacture of the semiconductor device according to the fifth embodiment. It is a top view.
[0128]
In the semiconductor device 1 according to the fifth embodiment, the lead 5 extending from the main body 2 to the left and right sides and upwards is overlapped with the overlapping portion 3b made of a metal plate, a ceramic plate, and a resin plate as in the fourth embodiment. , 3c and 3d. The lead protruding from each surface of the main body 2 is fixed to each overlapping portion 3b, 3c, 3d by an insulating adhesive or adhesive tape for each surface.
[0129]
Further, among the overlapping portions 3 b, 3 c, 3 d, the upper ends of the overlapping portions 3 b, 3 c on both sides of the main body 2 protrude longer outside one edge (one side) of the main body 2.
[0130]
In the semiconductor device 1 of the fifth embodiment, since the overlapping portions 3b and 3c are heat radiating plates, the heat released from the semiconductor chip 17 in the main body portion 2 through the leads 5 is dissipated to the outside. Thus, stable operation of the semiconductor device 1 can be achieved.
[0131]
Further, in the semiconductor device 1 of the fifth embodiment, the overlapping portions 3b, 3c, and 3d are plate bodies, and are thinner than the sealing body structure by transfer molding, so that the thickness of the semiconductor device body 6 can be further reduced. Thus, the semiconductor device 1 can be thinned and the mounting area can be reduced.
[0132]
In the fifth embodiment, at least one of the overlapping portions 3b, 3c, 3d may be a heat radiating plate made of a material having good thermal conductivity. Moreover, in order to maintain the heat dissipation effect, the one end of the heat dissipation plate needs to protrude outward from one edge (one side) of the main body 2.
[0133]
(Embodiment 6)
FIG. 25 is a view showing a semiconductor device according to another embodiment (sixth embodiment) of the present invention. FIG. 25 (a) is a front view of the semiconductor device 1, and FIG. 25 (a) is a left side view.
[0134]
In the semiconductor device 1 according to the sixth embodiment, in the semiconductor device 1 in which the mounting leads 5a, 5b, 5c, and 5d are of the surface mounting type, the fixing pin 50 to be inserted into the mounting substrate is provided on the flat surface of the overlapping portion 3d. The reinforcing plate 51 is fixed. Two fixing pins 50 are provided on both sides.
[0135]
In the semiconductor device 1 according to the sixth embodiment, since the reinforcing plate 51 having the fixing pins 50 fixed to the mounting substrate is fixed to the flat surface of the overlapping portion 3d, the mechanical strength of mounting the semiconductor device is high. Become. In other words, by inserting and fixing the fixing pin 50 to the mounting substrate, it is possible to prevent the tilting and displacement of the mounted surface mount semiconductor device and to improve the mounting workability.
[0136]
In the sixth embodiment, the reinforcing plate 51 having the fixing pin 50 may be provided directly on the main body 2 when there are few overlapping portions.
[0137]
(Embodiment 7)
FIG. 26 is a conceptual plan view showing a state in which the main body portion and the lead reinforcing portion are developed in the manufacture of the semiconductor device according to another embodiment (Embodiment 7) of the present invention.
[0138]
The semiconductor device 1 according to the seventh embodiment uses a flexible wiring board 52 instead of a lead frame, and uses a resin flow stop frame 53 made of a rectangular frame at the main body lead pattern 22 portion to perform resin sealing by potting. Thus, the main body 2 is formed.
[0139]
In the overlapping portion lead patterns 23b, 23c, and 23d, the overlapping portions 3b, 3c, and 3d as reinforcing plates are attached to the leads 5 and the flexible wiring board 52.
[0140]
Also in the case of the seventh embodiment, the overlapping portions 3b, 3c, and 3d are overlapped and fixed directly or indirectly on the main body portion 2 to manufacture the semiconductor device 1.
[0141]
The semiconductor device 1 of the seventh embodiment can increase the number of wirings by using the flexible wiring board 52. Further, the use of the flexible wiring board 52 facilitates the folding back of the lead portion (connecting lead) and improves the assembly workability.
[0142]
In the seventh embodiment, as a method for mounting the semiconductor chip (IC chip) 17, when the semiconductor chip 17 is mounted directly on the flexible wiring board 52 as shown in the figure and connected by wire bonding, another wiring board is once used. In the case where the flexible wiring board 52 is bonded again and attached, a method of attaching the bumped wiring to the electrode pad portion of the semiconductor chip 17 by gang bonding can be considered. The flexible substrate may be flexible only in the folded portions (4b, 4c, 4d), and the other portion may be made of a normal substrate.
[0143]
In addition, the lead tip portion to be mounted on the mounting board may have a metal pin attached to the flexible wiring board 52.
[0144]
(Embodiment 8)
FIG. 27 is a conceptual plan view showing a state where the main body portion and the overlapping portion are developed in the manufacture of a semiconductor device according to another embodiment (Embodiment 8) of the present invention.
[0145]
The semiconductor device 1 according to the eighth embodiment is an example in which an electronic component such as a semiconductor chip is incorporated in an overlapping portion other than the main body portion. In this case, a lead frame may be used to manufacture the semiconductor device 1, but in this example, a flexible wiring board is used as in the case of the seventh embodiment.
[0146]
The structure of the semiconductor device 1 of the eighth embodiment will be described by explaining its manufacture.
[0147]
As shown in FIG. 27, the semiconductor device 1 of the eighth embodiment is provided with a flexible wiring board 60 in its manufacture. The flexible wiring board 60 has a portion for forming the main body 2 and the three overlapping portions 3b, 3c, 3d and a portion for arranging the connecting leads 4b, 4c, 4d.
[0148]
And the resin flow stop frame 53 is provided in the part which forms the said main-body part 2 and the superimposition part 3b, 3c, 3d similarly to the case of the said Embodiment 7. FIG.
[0149]
In the formation part of the main body 2, the semiconductor chip 17 is directly attached to the flexible wiring board 60.
[0150]
The multichip module plate 61 is attached to the inside of the resin flow stop frame 53 at the formation portion of the overlapping portions 3b, 3c, 3d. A chip-type electronic component 62 composed of the semiconductor chip 17, a chip capacitor, a chip resistor, or the like is fixed to the multichip module plate 61.
[0151]
The wires (pads) of the multichip module board 61 and the electrodes of the semiconductor chip 17 are connected by wires 18. The wires (pads) of the multichip module board 61 are connected to the tips of predetermined leads 5 (mounting leads 5b, 5c, 5d and connecting leads 4b, 4c, 4d) by wires 18.
[0152]
The resin is sealed in the four resin flow stop frames 53 to form the main body 2 and the overlapping portions 3b, 3c, 3d. Resin is poured into the four resin flow stop frames 53 by, for example, potting.
[0153]
A flexible wiring substrate 60 shown in FIG. 27, although not shown, manufactures a semiconductor device by superimposing overlapping portions 3b, 3c, and 3d directly or indirectly on the main body 2.
[0154]
As a result, a semiconductor device having a multichip structure (a multichip module is manufactured).
[0155]
In the case of the semiconductor device of the eighth embodiment, as the electrode connecting means of the semiconductor chip 17, bumps are formed on the semiconductor chip 17, and the semiconductor chip 17 is fixed to the wiring (pad) at once. Also good.
[0156]
It is also possible to mount the finished IC package on the flexible wiring board 60 by soldering or using a conductive adhesive. The flexible substrate may be flexible only in the folded portions (4b, 4c, 4d), and the other portion may be a normal substrate.
[0157]
Further, the lead tip portion mounted on the substrate may have a metal pin attached to the flexible wiring substrate.
[0158]
In the semiconductor device according to the eighth embodiment, since the semiconductor chip 17 and the chip-type electronic component 61 are mounted on the overlapping portions 3b, 3c, and 3d other than the main body 2, the degree of integration is remarkably increased, and the mounting area of the semiconductor device is increased. Can be reduced.
[0159]
Further, the semiconductor device 1 of the eighth embodiment can increase the number of wirings by using the flexible wiring board 60. Further, by using the flexible wiring board 60, the lead portion can be easily folded, and the assembly workability is improved.
[0160]
In the semiconductor device of the eighth embodiment, the lead protruding from the bottom surface of the main body 2 is used as the mounting lead 5a as it is, and the lead protruding from the other surface except the bottom surface and the flat surface of the main body 2 is also folded back. Thus, the main body 2 is extended to the bottom surface side and used as the mounting leads 5b, 5c, 5d, so that the main body can be downsized even if the number of leads is large. In addition, the mounting area can be reduced.
[0161]
In the eighth embodiment, a structure in which an electronic component is not incorporated in some of the overlapping portions may be employed. In this case, in the overlapping portion that does not incorporate an electronic component such as a semiconductor chip, the lead extending from the main body portion to the overlapping portion extends as it is in the overlapping portion and protrudes below the overlapping portion (mounting lead). The structure is connected to
[0162]
(Embodiment 9)
FIG. 28 is a plan view showing a state in which the main body portion and the overlapping portion are developed in the manufacture of a semiconductor device according to another embodiment (Embodiment 9) of the present invention.
[0163]
As shown in FIG. 28, the semiconductor device according to the ninth embodiment has four overlapping portions 3 b, 3 c, 3 d, and 3 e with respect to the main body 2, and directly or indirectly with respect to the main body 2. In particular, the semiconductor device can be manufactured by overlapping the overlapping portions 3b, 3c, 3d, and 3e. The shapes of the main body 2 and the overlapping portions 3d and 3e may be appropriately selected depending on the degree of overlap.
[0164]
In the semiconductor device 1 according to the ninth embodiment, for example, further integration can be achieved by incorporating a semiconductor chip, a chip-type electronic component, or the like into all the overlapping portions 3b, 3c, 3d, 3e other than the main body portion 2. Thus, a reduction in the mounting area can be achieved.
[0165]
Although the invention made by the present inventor has been specifically described based on the embodiment, the present invention is not limited to the embodiment described above, and various modifications can be made without departing from the scope of the invention. Nor.
[0166]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
[0167]
(1) Since the semiconductor device employs a structure in which the leads protrude from the four sides of the main body 2 which is a rectangular package, as in the conventional QFP package, it is possible to achieve multiple leads.
[0168]
(2) Since the semiconductor device is used as a mounting lead by folding and bending the lead protruding from the three sides of the main body and extending it along the flat surface of the main body, the conventional vertical mounting type semiconductor device configuration Thus, a reduction in size and a reduction in mounting area can be achieved.
[0169]
(3) According to the above (1) and (3), it is possible to provide a semiconductor device that is small, has multiple leads, and can reduce the mounting area.
[0170]
(4) Although the semiconductor device has a main body portion and a plurality of overlapping portions that are superimposed on the main body portion, further integration can be achieved by incorporating electronic components such as a semiconductor chip in the overlapping portion.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a semiconductor device and a mounting substrate according to an embodiment (Embodiment 1) of the present invention.
FIG. 2 is a perspective view showing a mounting state of the semiconductor device according to the first embodiment.
FIG. 3 is a diagram illustrating an appearance of a semiconductor device according to the first embodiment.
FIG. 4 is an explanatory diagram showing a lead example of the semiconductor device according to the first embodiment;
FIG. 5 is a conceptual development view showing a correlation between a main body part and an overlapping part in the manufacture of the semiconductor device according to the first embodiment;
6 is a development view showing a correlation between a main body and an overlapping portion in the manufacture of the semiconductor device of Embodiment 1. FIG.
7 is a plan view showing each process of manufacturing the semiconductor device of Embodiment 1. FIG.
FIG. 8 is a plan view showing each process of manufacturing the semiconductor device of the first embodiment.
FIG. 9 is a side view of a semiconductor device according to a first modification of the first embodiment.
FIG. 10 is a diagram showing a semiconductor device according to a second modification of the first embodiment.
FIG. 11 is a diagram showing a semiconductor device according to a third modification of the first embodiment.
FIG. 12 is a view showing a semiconductor device according to another embodiment (Embodiment 2) of the present invention.
13 is a plan view showing a correlation between a main body and leads in manufacturing the semiconductor device of Embodiment 2. FIG.
FIG. 14 is a diagram showing a semiconductor device according to another embodiment (Embodiment 3) of the present invention.
FIG. 15 is a development view showing a correlation between a main body part and an overlapping part in the manufacture of the semiconductor device of the third embodiment.
FIG. 16 is a diagram illustrating a semiconductor device according to a first modification of the third embodiment.
FIG. 17 is a development view showing a correlation between a main body and an overlapping portion in the manufacture of a semiconductor device according to a first modification of the third embodiment.
FIG. 18 is an explanatory view showing a positioning claw in a semiconductor device according to a first modification of the third embodiment.
FIG. 19 is a diagram illustrating a semiconductor device according to a second modification of the third embodiment.
FIG. 20 is a development view showing a correlation between a main body and an overlapping portion in the manufacture of a semiconductor device according to a second modification of the third embodiment.
FIG. 21 is a diagram showing a semiconductor device according to another embodiment (Embodiment 4) of the present invention.
FIG. 22 is a conceptual plan view showing a state in which a main body portion and an overlapping portion are unfolded in the manufacture of the semiconductor device of Embodiment 4;
FIG. 23 is a diagram showing a semiconductor device in another embodiment (Embodiment 5) of the present invention.
24 is a conceptual plan view showing a state in which a main body portion and an overlapping portion are unfolded in the manufacture of the semiconductor device of Embodiment 5. FIG.
FIG. 25 is a diagram showing a semiconductor device in another embodiment (Embodiment 6) of the present invention.
FIG. 26 is a conceptual plan view showing a state in which a main body portion and a lead reinforcing portion are developed in the manufacture of a semiconductor device according to another embodiment (Embodiment 7) of the present invention.
FIG. 27 is a conceptual plan view showing a state in which a main body portion and an overlapping portion are developed in the manufacture of a semiconductor device according to another embodiment (Embodiment 8) of the present invention;
FIG. 28 is a plan view showing a state in which a main body portion and an overlapping portion are developed in the manufacture of a semiconductor device according to another embodiment (Embodiment 9) of the present invention;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Main-body part, 3b, 3c, 3d, 3e ... Overlapping part, 4b, 4c, 4d, 4e ... Lead (connection lead), 5a, 5b, 5c, 5d, 5e ... Lead (for mounting) Lead), 6 ... Semiconductor device body, 7 ... Mounting board, 9 ... Insertion hole, 15 ... Tab suspension lead, 16 ... Tab, 17 ... Semiconductor chip, 18 ... Wire, 20 ... Lead frame, 21 ... Rectangular frame plate, 22 ... Main body lead pattern, 23b, 23c, 23d ... Superimposed lead pattern, 24a, 24b, 24c, 24d ... Dam, 25 ... Sealed body, 26 ... Adhesive, 30 ... Lead insertion type lead, 31 ... Surface mount type Lead, 35 ... flat surface, 36 ... groove, 37 ... protrusion, 38 ... recess, 39 ... positioning claw, 40 ... positioning groove, 41 ... fixing lead, 42 ... receiving groove, 45 ... heat sink, 46 ... for mounting Heat sink, 50 ... fixed Down, 51 ... reinforcing plate 52 ... flexible wiring board, 53 ... resin flow fiddle, 60 ... flexible wiring board, 61 ... multi-chip module board, 62 ... chip-type electronic component.

Claims (7)

離間配置された複数の部品取り付け部と、前記部品取り付け部間を相互に電気的に接続する配線部とを有する基板部材と、前記複数の部品取り付け部のそれぞれに取り付けられた電子部品とを有し、
前記複数の部品取り付け部は実質的に同じ大きさの矩形面形状に構成され、前記電子部品はそれぞれ矩形面内に配置されており、
隣接する前記電子部品は前記基板部材の同一面側に取り付けられており、
前記電子部品の少なくともひとつはＩＣ，ＬＳＩ等の半導体部品であり、
前記複数の部品取り付け部は、ひとつの電子部品のみが搭載された部品取り付け部と複数の電子部品が搭載された部品取り付け部とを含み、
前記基板部材を前記配線部部分で折り返して、前記複数の電子部品が互いに直接あるいは間接的に重畳して固定されてなることを特徴とする電子装置。A board member having a plurality of component mounting parts spaced apart, a wiring part electrically connecting the component mounting parts to each other, and an electronic component attached to each of the plurality of component mounting parts. And
The plurality of component mounting portions are configured in a rectangular surface shape having substantially the same size, and the electronic components are each disposed in the rectangular surface,
The adjacent electronic components are attached to the same side of the board member,
At least one of the electronic components is a semiconductor component such as an IC or LSI,
The plurality of component mounting portions include a component mounting portion on which only one electronic component is mounted and a component mounting portion on which a plurality of electronic components are mounted,
An electronic apparatus comprising: the substrate member folded back at the wiring portion, and the plurality of electronic components being fixed directly or indirectly overlapping each other. 前記基板部材はフレキシブル配線部材からなることを特徴とする請求項１記載の電子装置。  The electronic device according to claim 1, wherein the substrate member is a flexible wiring member. 互いに離間して設けられた複数の部品取り付け部と、前記部品取り付け部間を電気的に接続する配線層と、前記複数の部品取り付け部と前記配線層を保持するフレキシブル部材からなる配線基板と、前記部品取り付け部のそれぞれに取り付けられた電子部品とを有し、
前記複数の部品取り付け部は実質的に同じ大きさの矩形面形状に構成され、前記電子部品はそれぞれ矩形面内に配置されており、
前記電子部品の少なくともひとつはＩＣ，ＬＳＩ等の半導体部品であり、
前記複数の部品取り付け部は、ひとつの電子部品のみが搭載された部品取り付け部と複数の電子部品が搭載された部品取り付け部とを含み、
前記電子部品が取り付けられた状態で前記複数の部品取り付け部が互いに重畳するように前記部品取り付け部間を延長するフレキシブル部材部分で折り曲げて、前記電子部品が互いに重畳積層した状態に固定されてなる実装構造を有することを特徴とする電子装置。A plurality of component mounting portions provided apart from each other; a wiring layer that electrically connects the component mounting portions; a wiring board that includes a flexible member that holds the plurality of component mounting portions and the wiring layer; An electronic component attached to each of the component attachment portions,
The plurality of component mounting portions are configured in a rectangular surface shape having substantially the same size, and the electronic components are each disposed in the rectangular surface,
At least one of the electronic components is a semiconductor component such as an IC or LSI,
The plurality of component mounting portions include a component mounting portion on which only one electronic component is mounted and a component mounting portion on which a plurality of electronic components are mounted,
The electronic component is fixed in a state where the electronic components are stacked on top of each other by being bent at a flexible member portion extending between the component mounting portions so that the plurality of component mounting portions overlap each other with the electronic components attached. An electronic device having a mounting structure. 互いに離間して設けられ互いに実質的に同じ大きさの矩形面形状に構成された複数の部品取り付け部と、前記部品取り付け部間を電気的に接続し少なくとも前記複数の部品取り付け部間はフレキシブル配線部材によって構成された配線層と、前記部品取り付け部の前記矩形面内にそれぞれに取り付けられた電子部品とを有し、
前記電子部品の少なくともひとつはＩＣ，ＬＳＩ等の半導体部品であり、
前記複数の部品取り付け部は、ひとつの電子部品のみが搭載された部品取り付け部と複数の電子部品が搭載された部品取り付け部とを含み、
前記電子部品が取り付けられた状態で前記複数の部品取り付け部が互いに重畳するように前記部品取り付け部間を延長するフレキシブル部材部分で折り曲げて、前記電子部品が互いに重畳積層した状態に固定されてなる実装構造を有することを特徴とする電子装置。A plurality of component mounting portions that are spaced apart from each other and configured in a rectangular surface shape having substantially the same size are electrically connected between the component mounting portions and at least the flexible wiring between the plurality of component mounting portions is provided. A wiring layer constituted by members, and an electronic component attached to each of the rectangular surfaces of the component attachment portion,
At least one of the electronic components is a semiconductor component such as an IC or LSI,
The plurality of component mounting portions include a component mounting portion on which only one electronic component is mounted and a component mounting portion on which a plurality of electronic components are mounted,
The electronic component is fixed in a state where the electronic components are stacked on top of each other by being bent at a flexible member portion extending between the component mounting portions so that the plurality of component mounting portions overlap each other with the electronic components attached. An electronic device having a mounting structure. 前記複数の部品取り付け部のそれぞれに半導体チップが取り付けられ、複数の半導体チップが重畳積層されてなることを特徴とする請求項１乃至請求項４のいずれか１項に記載の電子装置。  5. The electronic device according to claim 1, wherein a semiconductor chip is attached to each of the plurality of component attachment portions, and the plurality of semiconductor chips are stacked one upon the other. 半導体チップを含む複数の電子部品と、前記電子部品間を電気的に接続する配線層を有するフレキシブル配線板とを有し、
前記電子部品と前記配線層が接続された状態で前記複数の電子部品が重畳積層されるように前記フレキシブル配線板を折り返して実装した構成を有する電子装置であって、
前記重畳積層構造は、ひとつの電子部品のみが搭載された層と複数の電子部品が搭載された層とを含み、前記重畳積層構造の大きさは実質的に前記ひとつの電子部品のみが搭載された層の矩形面の大きさに構成されてなることを特徴とする電子装置。A plurality of electronic components including a semiconductor chip, and a flexible wiring board having a wiring layer for electrically connecting the electronic components,
An electronic device having a configuration in which the flexible wiring board is folded and mounted so that the plurality of electronic components are stacked and stacked in a state where the electronic component and the wiring layer are connected,
The superimposed stacked structure includes a layer on which only one electronic component is mounted and a layer on which a plurality of electronic components are mounted, and the size of the stacked stacked structure is substantially mounted on only the one electronic component. An electronic device characterized by being configured to have a rectangular surface size. 複数の半導体チップと、前記半導体チップ間を電気的に接続する配線層を有するフレキシブル配線板とを有し、
前記半導体チップと前記配線層が接続された状態で前記複数の半導体チップが重畳積層されるように前記フレキシブル配線板を折り返して実装した構成を有する電子装置であって、
前記重畳積層構造は、ひとつの半導体チップのみが搭載された層と複数の半導体チップが搭載された層とを含み、前記重畳積層構造の大きさは実質的に前記ひとつの半導体チップのみが搭載された層の矩形面の大きさに構成されてなることを特徴とする電子装置。A plurality of semiconductor chips, and a flexible wiring board having a wiring layer for electrically connecting the semiconductor chips,
An electronic device having a configuration in which the flexible wiring board is folded and mounted so that the plurality of semiconductor chips are superimposed and stacked in a state where the semiconductor chip and the wiring layer are connected,
The superimposed stacked structure includes a layer on which only one semiconductor chip is mounted and a layer on which a plurality of semiconductor chips are mounted, and the size of the stacked stacked structure is substantially mounted on only the one semiconductor chip. An electronic device characterized in that it is configured to have a rectangular surface size.
JP2002295586A 2002-10-09 2002-10-09 Electronic device with electronic components mounted Expired - Fee Related JP3670636B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002295586A JP3670636B2 (en) 2002-10-09 2002-10-09 Electronic device with electronic components mounted

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002295586A JP3670636B2 (en) 2002-10-09 2002-10-09 Electronic device with electronic components mounted

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7265134A Division JPH09107047A (en) 1995-10-13 1995-10-13 Semiconductor device, manufacturing method thereof, and electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005046343A Division JP4019081B2 (en) 2005-02-23 2005-02-23 Electronic device with electronic components mounted

Publications (2)

Publication Number Publication Date
JP2003124425A JP2003124425A (en) 2003-04-25
JP3670636B2 true JP3670636B2 (en) 2005-07-13

Family

ID=19197249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002295586A Expired - Fee Related JP3670636B2 (en) 2002-10-09 2002-10-09 Electronic device with electronic components mounted

Country Status (1)

Country Link
JP (1) JP3670636B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602007007201D1 (en) * 2006-04-07 2010-07-29 Koninkl Philips Electronics Nv ELASTICALLY DEFORMABLE INTEGRATED CIRCUIT
JP2016076727A (en) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2003124425A (en) 2003-04-25

Similar Documents

Publication Publication Date Title
JP2992814B2 (en) Semiconductor package
JP3526788B2 (en) Method for manufacturing semiconductor device
JP4417150B2 (en) Semiconductor device
JP2000294719A (en) Lead frame, semiconductor device using the same, and method of manufacturing the same
JP3072291B1 (en) Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same
JP2000223622A (en) Semiconductor device, method of manufacturing the same, and mounting structure using the same
JP2002134674A (en) Semiconductor device and manufacturing method thereof
JP2000091488A (en) Resin-sealed semiconductor device and circuit member used therein
JPH10284873A (en) Semiconductor integrated circuit device, IC card, and lead frame used for manufacturing the same
JP4635471B2 (en) Semiconductor device and manufacturing method thereof, mounting structure of semiconductor device, and lead frame
JP3670636B2 (en) Electronic device with electronic components mounted
JP3183063B2 (en) Semiconductor device
JP3183064B2 (en) Semiconductor device
JP4019081B2 (en) Electronic device with electronic components mounted
JPH09107047A (en) Semiconductor device, manufacturing method thereof, and electronic device
JP2000183275A (en) Semiconductor device
JP2001135767A (en) Semiconductor device and method of manufacturing the same
JP2004207415A (en) Semiconductor module, electronic device, and method of manufacturing semiconductor module
JPH09312372A (en) Method for manufacturing semiconductor device
JPH11163197A (en) Semiconductor mounting board
JPH0922959A (en) Semiconductor device and semiconductor device unit
US20240395675A1 (en) Semiconductor device and mounting structure thereof
JPH07122701A (en) Semiconductor device, manufacturing method thereof, and lead frame for PGA
JP2003142650A (en) Electronic device with electronic components mounted
KR100351920B1 (en) semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050315

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080422

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees