JP3976420B2 - 光半導体装置 - Google Patents
光半導体装置 Download PDFInfo
- Publication number
- JP3976420B2 JP3976420B2 JP29554998A JP29554998A JP3976420B2 JP 3976420 B2 JP3976420 B2 JP 3976420B2 JP 29554998 A JP29554998 A JP 29554998A JP 29554998 A JP29554998 A JP 29554998A JP 3976420 B2 JP3976420 B2 JP 3976420B2
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light emitting
- light
- light receiving
- film substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、受光素子を、または発光素子と受光素子とを樹脂封止した光半導体装置に関するものであり、特に装置の薄形化に関するものである。
【０００２】
【従来の技術】
最近、サブノートパソコン、携帯情報端末、電子スチルカメラ等のマルチメディア機器がめざましい発展を遂げている。これらの機器は、携帯性を求められることから外部とのデータ送受信にも簡便なものが要求され、赤外線等の光信号を用いることによりコードレスで外部機器と本体とを接続する装置を備えたものが多い。その中でも光信号として波長が８７０ｎｍの赤外線を用いるＩｒＤＡ(Infrared Data Association)規格が最も普及している。
【０００３】
ＩｒＤＡ通信を利用するためには、接続すべき両方の機器に、赤外線信号を発する発光素子と、赤外線信号を受ける受光素子とを備える必要がある。発光素子と受光素子とは、それぞれ別個のパッケージとして電子機器に組み込まれる場合もあるし、両者が１つのパッケージに収納されたモジュールとして供給される場合もある。
【０００４】
図４に、発光素子と受光素子とを１つのパッケージに収納した赤外線データ通信用の半導体装置の例を示す（例えば、特開平１０−７０３０４号）。この装置は、装置本体１内に、半導体チップの形態で提供された受光素子２と発光素子３とを収納したもので、少なくとも赤外線に対して透明な樹脂で樹脂モールドしたものである。特に受光素子２においては、受光用のホトダイオードＰＤと、アンプ回路等の周辺回路とを同一チップ内に集積化する場合もある。
【０００５】
半導体チップで提供された受光素子２のホトダイオードＰＤは、半導体チップの表面に対して垂直方向に光を受ける構造になっている。そのため、受光素子２、発光素子３共に、半導体チップに対して垂直に光信号６を発光／受光する構造になっており、該光信号６の集光のために各素子の上方に、半球体レンズ４、５を樹脂で形成している。
【０００６】
【発明が解決しようとする課題】
電子機器における軽薄短小化の要求に対応するためには、プリント基板上に固着する電子部品自体の高さを制限することが不可欠である。しかしながら、光信号６がプリント基板に対して垂直方向に導入するように図５の装置本体１を実装すると、レンズ４、５の存在等により装置本体１の高さが高く、全体の薄形化が困難である欠点があった。
【０００７】
一方、図５に示すようにリードを折り曲げてレンズ４、５を横にすることで、プリント基板７に対して水平方向に光信号６を導入する様にする事も可能である。しかし、受光素子２と発光素子３の半導体チップを垂直に立てるようにして実装することから、実装時の高さを半導体チップの大きさ以下にすることが原理的に不可能であり、やはり薄形化が困難である欠点があった。
【０００８】
【課題を解決するための手段】
本発明は前述の課題に鑑みて成され、フィルム基板と、該フィルム基板の表面に描画された内部電極と、
前記フィルム基板を貫通して前記内部電極に電気接続され、前記フィルム基板の裏面側に形成されたバンプ電極と、前記フィルム基板の表面に固定された、光信号と電気信号とを変換する半導体チップと、前記半導体チップを被覆してパッケージ外形を形成する樹脂層と、前記半導体チップの上部に設けられた反射面とを具備し、
前記パッケージ外形の側面から入出する光信号を前記反射面で反射させて前記半導体チップ表面に到達するように構成したことを特徴とするものである。
【０００９】
【発明の実施の形態】
以下、本発明の第１の実施の形態を図面を参照しながら、詳細に説明する。本実施の形態は受光素子２と発光素子３とを１つのパッケージに収納したもので、図１（Ａ）（Ｂ）は本発明の構造を示す断面図、図２は平面図である。尚、図１（Ａ）は受光素子３部分のＡＡ線断面図を、図１（Ｂ）は発光素子３部分のＢＢ線断面図を各々示している。
【００１０】
これらの図中、符号２０はフィルム基板を示している。フィルム基板２０は膜厚が６０〜１２０μｍ程度のエポキシ系絶縁フィルムからなり、その中央付近には半導体チップを搭載するための領域が２箇所に設けられ、その周辺には金メッキ層によって内部電極２１が描画されている。前記２箇所の領域には、受光素子２と発光素子３とが各々絶縁性の接着剤によって固定されている。
【００１１】
受光素子２は、半導体チップとして提供されたＰＩＮホトダイオード等であり、これと共にＢＩＰ型素子、ＭＯＳ型素子等による、周辺の駆動回路等を同一チップ上に集積化した半導体チップでもよい。図２の符号ＰＤは受光素子２のホトダイオード部分（受光面）を示している。半導体チップの表面には電極パッド２２が形成され、ボンディングワイヤ２３によって電極パッド２２と内部電極２１とが接続されている。
【００１２】
発光素子３は、例えば波長８７０ｎｍの赤外光を発光するＬＥＤダイオードチップである。ＬＥＤはＧａＡｓのような化合物半導体からなり、チップの全体で発光して全方位に光が発散する素子である。そのため、チップ周囲に円錐形の「お椀」のような形状の反射板を形成し、発光素子３からの光信号６を傾斜した側壁で上方向に反射させ、光を集めるような構造とするのもよい。
【００１３】
フィルム基板２０上に固着された発光素子２と受光素子３は、赤外光あるいは紫外光に対して透明な樹脂でトランスファーモールドされる。樹脂は封止体２４を構成し、フィルム基板２１の裏面側は露出する。
【００１４】
フィルム基板２０の裏面側には、多数のバンプ電極２５を有する。フィルム基板２１の所望箇所に貫通孔（図示せず）が設けられており、この貫通孔を介して、バンプ電極２５と内部電極２１とが電気的に接続している。そして、バンプ電極２５を外部接続用の端子としてこの封止体２４が実装される。
【００１５】
而して、受光素子２のホトダイオード部分ＰＤの上部には、樹脂を凹ませた溝２６を形成し、溝２６の側壁によって平坦な反射面２７を構成している。反射面２７は、水平面に対して３５〜４５度程度の傾斜角度を有し、封止体２４をトランスファーモールドする際に、金型に溝２６に対応する雄型部分を形成しておくことによって形成するか、あるいは完成後に封止体２４の表面を削ることで形成される。そして、反射面２７は、封止体２４の側面２５ａから導入させた光信号６を、反射させて受光素子２のホトダイオード部分ＰＤに到達させる役割を果たす。
【００１６】
尚、反射面２７は、その境界における材料の屈折率の違いにより反射面となる。そのために、封止体２４の全体が梨地加工されているのに対して、反射面２７表面はそれより表面荒さが小さい鏡面加工としている。反射面２７に関しては、反射率を向上するために、その表面を遮光性の金属被膜などで覆っても良い。更には、集光が可能なパラボラ状の湾曲面としても良い。
【００１７】
上記の受光素子２に対して、発光素子３側にも同様に溝２６と反射面２７とを形成する。受光素子２側とはその傾斜角度などの設計を別にできるように別個に設けてあるが、１個の連続した溝でも形成が可能である。発光素子３から発光された信号光６を反射面２７で反射し、封止体２４の側面２５ａから外部に出射する機能を有する。
【００１８】
封止体２４の側面２４ａは、金型から引き抜くために５〜１０度のテーパ角θを有している。このテーパ角θにより、側面２４ａで光信号６が屈曲して封止体２４内部を伝搬する。反射面２７は、封止体２４内部で伝搬する光信号６の角度に合わせて、受光素子２又は発光素子３のチップ表面に対して垂直に光信号６が出入射できるように、その角度が設計されている。
【００１９】
側面２４ａから光信号６を出入射させるという制約上、反射面２７はホトダイオードＰＤの全表面と発光素子３の全表面を覆うことが必要である。この時に、ボンディングパッド２２と内部電極２１の配置を考慮することにより、ボンディングワイヤ２３が溝２６の最深部３０を横断しないように配置することができる（図２参照）。即ち、発光素子３にあっては内部電極２１を側面２４ａ側に配置すること、そして受光素子２にあってはボンディングパッド２２と内部電極２１を他の側面２４ｂ側に配置するのである。これにより、ボンディングワイヤ２３が溝２６の最深部３０よりも高い位置を通過しても両者の干渉を防止でき、溝２６を深く形成することができる。溝２６を深くできることは、封止体２４の高さｔを薄くできるのである。
【００２０】
この様に、光信号６の伝達経路を折り曲げることによって、封止体２４の厚みｔが薄い半導体装置を得ることができる。これによって、係る装置をプリント基板上に表面実装した時にプリント基板全体の高さを低く抑えることができ、更には前記プリント基板に対して水平方向に光信号６を出入射することができるので、電子機器の薄形化を推進することができるものである。尚、光半導体装置としては、受光素子２と発光素子３の両方を封止した構造の他、どちらか一方を封止した装置であっても良い。
【００２１】
図３は、本発明の第２の実施の形態を説明するための平面図である。封止体２４の側面２４ａに凸状の湾曲面からなるレンズ２８を形成した例である。同一箇所には同一の符号を付して説明を省略する。
【００２２】
レンズ２８は、封止体２４の樹脂層と一体的に形成するのが簡便であり、その表面は受光素子２又は発光素子３の表面に対して垂直な中心軸に対して半径ｒをもつ円筒曲面（但し金型からのはく離を考慮したテーパ角θを有する）の一部で構成されるか、あるいは半径ｒの球面の一部で構成されている。これらのレンズ２８は、反射面２７での反射を考慮した上で、受光素子２のホトダイオード部分ＰＤの表面または発光素子３の表面か、或いは表面よりもやや深い位置に焦点を持つように考慮されている。そして、レンズ２８は、封止体２４の他の側面２４ａから出入射させる光信号６を集光する役割を果たす。集光機能を持たせることにより、発光強度／受光感度を増大することができる。
【００２３】
【発明の効果】
以上説明したように、本発明によれば、反射面２７を設けることにより光信号６を反射させて受光素子２に到達させる構成としたので、樹脂の側面２４ａから光信号６の出入斜を行える光半導体装置を実現できる利点を有する。この装置は、封止体２４の全体の高さｔを薄くできるので、プリント基板に実装したときに大幅な薄形化を実現できるものである。
【００２４】
また、フィルム基板２０を用いることにより、内部電極２１を任意の位置に配置できるので、ボンディングワイヤ２３と溝２６の最深部３０との干渉を防止した配置が可能である利点を有する。
【００２５】
さらに、リードレスタイプであるので、装置の実装面積を低減できる利点を有する。
【図面の簡単な説明】
【図１】第１の実施の形態を説明する断面図である。
【図２】第１の実施の形態を説明する平面図である。
【図３】第２の実施の形態を説明する平面図である。
【図４】従来例を説明する斜視図である。
【図５】従来例を説明する斜視図である。
【発明の属する技術分野】
本発明は、受光素子を、または発光素子と受光素子とを樹脂封止した光半導体装置に関するものであり、特に装置の薄形化に関するものである。
【０００２】
【従来の技術】
最近、サブノートパソコン、携帯情報端末、電子スチルカメラ等のマルチメディア機器がめざましい発展を遂げている。これらの機器は、携帯性を求められることから外部とのデータ送受信にも簡便なものが要求され、赤外線等の光信号を用いることによりコードレスで外部機器と本体とを接続する装置を備えたものが多い。その中でも光信号として波長が８７０ｎｍの赤外線を用いるＩｒＤＡ(Infrared Data Association)規格が最も普及している。
【０００３】
ＩｒＤＡ通信を利用するためには、接続すべき両方の機器に、赤外線信号を発する発光素子と、赤外線信号を受ける受光素子とを備える必要がある。発光素子と受光素子とは、それぞれ別個のパッケージとして電子機器に組み込まれる場合もあるし、両者が１つのパッケージに収納されたモジュールとして供給される場合もある。
【０００４】
図４に、発光素子と受光素子とを１つのパッケージに収納した赤外線データ通信用の半導体装置の例を示す（例えば、特開平１０−７０３０４号）。この装置は、装置本体１内に、半導体チップの形態で提供された受光素子２と発光素子３とを収納したもので、少なくとも赤外線に対して透明な樹脂で樹脂モールドしたものである。特に受光素子２においては、受光用のホトダイオードＰＤと、アンプ回路等の周辺回路とを同一チップ内に集積化する場合もある。
【０００５】
半導体チップで提供された受光素子２のホトダイオードＰＤは、半導体チップの表面に対して垂直方向に光を受ける構造になっている。そのため、受光素子２、発光素子３共に、半導体チップに対して垂直に光信号６を発光／受光する構造になっており、該光信号６の集光のために各素子の上方に、半球体レンズ４、５を樹脂で形成している。
【０００６】
【発明が解決しようとする課題】
電子機器における軽薄短小化の要求に対応するためには、プリント基板上に固着する電子部品自体の高さを制限することが不可欠である。しかしながら、光信号６がプリント基板に対して垂直方向に導入するように図５の装置本体１を実装すると、レンズ４、５の存在等により装置本体１の高さが高く、全体の薄形化が困難である欠点があった。
【０００７】
一方、図５に示すようにリードを折り曲げてレンズ４、５を横にすることで、プリント基板７に対して水平方向に光信号６を導入する様にする事も可能である。しかし、受光素子２と発光素子３の半導体チップを垂直に立てるようにして実装することから、実装時の高さを半導体チップの大きさ以下にすることが原理的に不可能であり、やはり薄形化が困難である欠点があった。
【０００８】
【課題を解決するための手段】
本発明は前述の課題に鑑みて成され、フィルム基板と、該フィルム基板の表面に描画された内部電極と、
前記フィルム基板を貫通して前記内部電極に電気接続され、前記フィルム基板の裏面側に形成されたバンプ電極と、前記フィルム基板の表面に固定された、光信号と電気信号とを変換する半導体チップと、前記半導体チップを被覆してパッケージ外形を形成する樹脂層と、前記半導体チップの上部に設けられた反射面とを具備し、
前記パッケージ外形の側面から入出する光信号を前記反射面で反射させて前記半導体チップ表面に到達するように構成したことを特徴とするものである。
【０００９】
【発明の実施の形態】
以下、本発明の第１の実施の形態を図面を参照しながら、詳細に説明する。本実施の形態は受光素子２と発光素子３とを１つのパッケージに収納したもので、図１（Ａ）（Ｂ）は本発明の構造を示す断面図、図２は平面図である。尚、図１（Ａ）は受光素子３部分のＡＡ線断面図を、図１（Ｂ）は発光素子３部分のＢＢ線断面図を各々示している。
【００１０】
これらの図中、符号２０はフィルム基板を示している。フィルム基板２０は膜厚が６０〜１２０μｍ程度のエポキシ系絶縁フィルムからなり、その中央付近には半導体チップを搭載するための領域が２箇所に設けられ、その周辺には金メッキ層によって内部電極２１が描画されている。前記２箇所の領域には、受光素子２と発光素子３とが各々絶縁性の接着剤によって固定されている。
【００１１】
受光素子２は、半導体チップとして提供されたＰＩＮホトダイオード等であり、これと共にＢＩＰ型素子、ＭＯＳ型素子等による、周辺の駆動回路等を同一チップ上に集積化した半導体チップでもよい。図２の符号ＰＤは受光素子２のホトダイオード部分（受光面）を示している。半導体チップの表面には電極パッド２２が形成され、ボンディングワイヤ２３によって電極パッド２２と内部電極２１とが接続されている。
【００１２】
発光素子３は、例えば波長８７０ｎｍの赤外光を発光するＬＥＤダイオードチップである。ＬＥＤはＧａＡｓのような化合物半導体からなり、チップの全体で発光して全方位に光が発散する素子である。そのため、チップ周囲に円錐形の「お椀」のような形状の反射板を形成し、発光素子３からの光信号６を傾斜した側壁で上方向に反射させ、光を集めるような構造とするのもよい。
【００１３】
フィルム基板２０上に固着された発光素子２と受光素子３は、赤外光あるいは紫外光に対して透明な樹脂でトランスファーモールドされる。樹脂は封止体２４を構成し、フィルム基板２１の裏面側は露出する。
【００１４】
フィルム基板２０の裏面側には、多数のバンプ電極２５を有する。フィルム基板２１の所望箇所に貫通孔（図示せず）が設けられており、この貫通孔を介して、バンプ電極２５と内部電極２１とが電気的に接続している。そして、バンプ電極２５を外部接続用の端子としてこの封止体２４が実装される。
【００１５】
而して、受光素子２のホトダイオード部分ＰＤの上部には、樹脂を凹ませた溝２６を形成し、溝２６の側壁によって平坦な反射面２７を構成している。反射面２７は、水平面に対して３５〜４５度程度の傾斜角度を有し、封止体２４をトランスファーモールドする際に、金型に溝２６に対応する雄型部分を形成しておくことによって形成するか、あるいは完成後に封止体２４の表面を削ることで形成される。そして、反射面２７は、封止体２４の側面２５ａから導入させた光信号６を、反射させて受光素子２のホトダイオード部分ＰＤに到達させる役割を果たす。
【００１６】
尚、反射面２７は、その境界における材料の屈折率の違いにより反射面となる。そのために、封止体２４の全体が梨地加工されているのに対して、反射面２７表面はそれより表面荒さが小さい鏡面加工としている。反射面２７に関しては、反射率を向上するために、その表面を遮光性の金属被膜などで覆っても良い。更には、集光が可能なパラボラ状の湾曲面としても良い。
【００１７】
上記の受光素子２に対して、発光素子３側にも同様に溝２６と反射面２７とを形成する。受光素子２側とはその傾斜角度などの設計を別にできるように別個に設けてあるが、１個の連続した溝でも形成が可能である。発光素子３から発光された信号光６を反射面２７で反射し、封止体２４の側面２５ａから外部に出射する機能を有する。
【００１８】
封止体２４の側面２４ａは、金型から引き抜くために５〜１０度のテーパ角θを有している。このテーパ角θにより、側面２４ａで光信号６が屈曲して封止体２４内部を伝搬する。反射面２７は、封止体２４内部で伝搬する光信号６の角度に合わせて、受光素子２又は発光素子３のチップ表面に対して垂直に光信号６が出入射できるように、その角度が設計されている。
【００１９】
側面２４ａから光信号６を出入射させるという制約上、反射面２７はホトダイオードＰＤの全表面と発光素子３の全表面を覆うことが必要である。この時に、ボンディングパッド２２と内部電極２１の配置を考慮することにより、ボンディングワイヤ２３が溝２６の最深部３０を横断しないように配置することができる（図２参照）。即ち、発光素子３にあっては内部電極２１を側面２４ａ側に配置すること、そして受光素子２にあってはボンディングパッド２２と内部電極２１を他の側面２４ｂ側に配置するのである。これにより、ボンディングワイヤ２３が溝２６の最深部３０よりも高い位置を通過しても両者の干渉を防止でき、溝２６を深く形成することができる。溝２６を深くできることは、封止体２４の高さｔを薄くできるのである。
【００２０】
この様に、光信号６の伝達経路を折り曲げることによって、封止体２４の厚みｔが薄い半導体装置を得ることができる。これによって、係る装置をプリント基板上に表面実装した時にプリント基板全体の高さを低く抑えることができ、更には前記プリント基板に対して水平方向に光信号６を出入射することができるので、電子機器の薄形化を推進することができるものである。尚、光半導体装置としては、受光素子２と発光素子３の両方を封止した構造の他、どちらか一方を封止した装置であっても良い。
【００２１】
図３は、本発明の第２の実施の形態を説明するための平面図である。封止体２４の側面２４ａに凸状の湾曲面からなるレンズ２８を形成した例である。同一箇所には同一の符号を付して説明を省略する。
【００２２】
レンズ２８は、封止体２４の樹脂層と一体的に形成するのが簡便であり、その表面は受光素子２又は発光素子３の表面に対して垂直な中心軸に対して半径ｒをもつ円筒曲面（但し金型からのはく離を考慮したテーパ角θを有する）の一部で構成されるか、あるいは半径ｒの球面の一部で構成されている。これらのレンズ２８は、反射面２７での反射を考慮した上で、受光素子２のホトダイオード部分ＰＤの表面または発光素子３の表面か、或いは表面よりもやや深い位置に焦点を持つように考慮されている。そして、レンズ２８は、封止体２４の他の側面２４ａから出入射させる光信号６を集光する役割を果たす。集光機能を持たせることにより、発光強度／受光感度を増大することができる。
【００２３】
【発明の効果】
以上説明したように、本発明によれば、反射面２７を設けることにより光信号６を反射させて受光素子２に到達させる構成としたので、樹脂の側面２４ａから光信号６の出入斜を行える光半導体装置を実現できる利点を有する。この装置は、封止体２４の全体の高さｔを薄くできるので、プリント基板に実装したときに大幅な薄形化を実現できるものである。
【００２４】
また、フィルム基板２０を用いることにより、内部電極２１を任意の位置に配置できるので、ボンディングワイヤ２３と溝２６の最深部３０との干渉を防止した配置が可能である利点を有する。
【００２５】
さらに、リードレスタイプであるので、装置の実装面積を低減できる利点を有する。
【図面の簡単な説明】
【図１】第１の実施の形態を説明する断面図である。
【図２】第１の実施の形態を説明する平面図である。
【図３】第２の実施の形態を説明する平面図である。
【図４】従来例を説明する斜視図である。
【図５】従来例を説明する斜視図である。
Claims (3)
- フィルム基板と、該フィルム基板の表面に描画された内部電極と、前記フィルム基板を貫通して前記内部電極に電気接続され、前記フィルム基板の裏面側に形成されたバンプ電極と、前記フィルム基板の表面に固定された発光素子と、前記半導体チップを被覆してパッケージ外形を形成する樹脂層と、前記半導体チップの上部に設けられた溝からなる反射面とを具備し、前記発光素子から発光した光が、前記反射面で反射されて前記パッケージ外形の一側面から出力される半導体装置であって、
前記内部電極と前記発光素子とは、ボンディングワイヤにより電気的に接続され、
前記内部電極は、前記ボンディングワイヤが前記溝の最深部を横断しないように配置されることを特徴とする光半導体装置。 - 前記パッケージ外形における前記一側面と対向する他側面と、前記最深部と、の間には、前記内部電極は配置されないことを特徴とする請求項１に記載の光半導体装置。
- 前記反射面は、前記発光素子の全表面を覆うように配置されていることを特徴とする請求項２記載の光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29554998A JP3976420B2 (ja) | 1998-10-16 | 1998-10-16 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29554998A JP3976420B2 (ja) | 1998-10-16 | 1998-10-16 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124478A JP2000124478A (ja) | 2000-04-28 |
| JP3976420B2 true JP3976420B2 (ja) | 2007-09-19 |
Family
ID=17822092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29554998A Expired - Fee Related JP3976420B2 (ja) | 1998-10-16 | 1998-10-16 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3976420B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258308A (ja) | 2009-04-27 | 2010-11-11 | Sharp Corp | 半導体装置およびコネクタ |
| JP5524301B2 (ja) * | 2012-09-07 | 2014-06-18 | シャープ株式会社 | 半導体モジュール |
| WO2017203953A1 (ja) * | 2016-05-27 | 2017-11-30 | ローム株式会社 | 半導体装置 |
-
1998
- 1998-10-16 JP JP29554998A patent/JP3976420B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124478A (ja) | 2000-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459347B1 (ko) | 광 반도체 장치 및 이것을 실장한 광 반도체 모듈 | |
| KR101176819B1 (ko) | 조도?근접센서 패키지 및 그 제조 방법 | |
| JPH1126816A (ja) | 赤外線データ通信モジュール | |
| TWI257709B (en) | Optical communication module | |
| JP3851418B2 (ja) | 赤外線データ通信モジュール | |
| US20070194339A1 (en) | Optical data communication module | |
| JP4172558B2 (ja) | 赤外線通信デバイス | |
| JP3976420B2 (ja) | 光半導体装置 | |
| US7302125B2 (en) | Optical device and optical apparatus | |
| JP3985363B2 (ja) | 光伝送素子 | |
| JP3976419B2 (ja) | 光半導体装置 | |
| JP2000077686A (ja) | 半導体装置の実装構造 | |
| JP4159147B2 (ja) | 半導体装置 | |
| JP2000124479A (ja) | 光半導体装置 | |
| JP2000133834A (ja) | 光半導体装置 | |
| JP4301588B2 (ja) | ホトカプラ装置 | |
| JP4969055B2 (ja) | 光通信モジュール | |
| JPH1041539A (ja) | 赤外線送受信モジュールの構造 | |
| CN222339920U (zh) | 光电封装结构 | |
| JP2000068531A (ja) | 光半導体装置 | |
| JPH11330539A (ja) | 光半導体装置 | |
| US20240347666A1 (en) | Optoelectronic device | |
| JP2000077685A (ja) | 半導体装置の実装構造 | |
| JP2000124476A (ja) | 光半導体装置 | |
| JP3115773B2 (ja) | プラグ・ジャック式光電共用伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |