JP3969190B2 - 撮像信号処理方法、撮像信号処理装置、撮像装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子の撮像信号処理方法および装置並びに撮像装置に関する。より詳細には、ＣＭＯＳ型撮像素子や増幅型撮像素子など、画素にて得た画素信号を電流信号として出力する電流出力方式の固体撮像素子から出力された撮像信号の直流レベルを一定値に保持するクランプ技術に関する。
【０００２】
【従来の技術】
一般に、固体撮像装置は、フォトダイオードなどで構成された各受光素子で光電変換を行ない、発生した電荷を検出回路によって検出し、その後増幅し、順次出力する。この検出回路は、検出動作とリセット動作を交互に行なう場合が殆どで、リセットノイズといわれるノイズ信号を発生し、その影響で画素ごとにオフセット成分を生じる。また、この検出回路が受光素子ごとに設けられている、いわゆる増幅型固体撮像素子の場合には、この検出回路自体のばらつきが問題となり、固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）といわれるノイズ信号の発生原因となる。このＦＰＮ信号は既知である相関２重サンプリング（Correlated Double Sampling：以下ＣＤＳという）といわれる信号処理方式によって取り除くことができる。
【０００３】
一方、ＣＤＳ回路によってノイズ除去された信号は、ＰＧＡ（Programmable Gain Amp ：可変利得増幅器）などの信号処理を通過した後、Ａ／Ｄ変換器（アナログデジタル変換器）によってデジタル信号へと変換され、デジタル信号処理によって映像信号が形成される。
【０００４】
また、一般には、固体撮像装置から出力される信号のＤＣレベル（直流レベル）は、電源電圧、温度、あるいは半導体製造プロセスなどのバラ付きなどさまざまな要因で変動するため、画素信号がＣＤＳ回路、ＰＧＡ、Ａ／Ｄ変換器と通過していく間に、クランプ回路を用いて任意の時間に任意のＤＣレベルにクランプ（保持）する。たとえば、固体撮像装置の場合、ＤＣレベルは、撮像素子のＯＰＢ（OPtical Black ：光学的黒）レベルを基準レベルに合わせることで行なわれることが多い。このクランプ回路の実現方法としては、従来より様々な構成が提案されている。
【０００５】
図１２は、従来より用いられている固体撮像装置の構成例を示す概略ブロック図である。ここで図１２（Ａ）〜図１２（Ｄ）に示す構成では、電流出力型の固体撮像素子を用いる場合を例に説明する。固体撮像素子３から出力された電流モードの撮像信号は、Ｉ／Ｖ（電流電圧）変換回路９０２で電圧信号に変換され、ＣＤＳ回路９０３、ＰＧＡ９０４、ＤＣシフト回路９０５、Ａ／Ｄ変換器９０６と通過し、最終的にはデジタル信号処理回路へと送出される。
【０００６】
クランプ回路９００としては、Ａ／Ｄ変換器９０６の手前に配された差動増幅器９０７により、出力信号レベルと基準電圧源９０８の基準電圧とを比較して、その差がなくなるようにＤＣシフト回路９０５に帰還をかけてクランプをかける構成としている。
【０００７】
この構成では、クランプをかけるための帰還信号をＰＧＡ９０４の後に帰還しているが、さらに手前に帰還する構成とすることもできる。たとえばＰＧＡ９０４の手前に帰還する場合は、ＰＧＡ９０４の入力信号レベルが管理されるため、ＤＣレベルのバラツキによってＰＧＡ９０４のダイナミックレンジが減少することを防ぐ効果も得られる。ただし、ＣＤＳ回路９０３の手前に帰還することは現実的でない。ＣＤＳ回路９０３の減算処理によって、一度ＤＣ成分が除去されてしまうからである。ＣＤＳ回路９０３の手前に帰還することは不可能ではないが、前記事情により、ＣＤＳ後に再度ＤＣレベルを合わせることが必要になるので、事実上ＣＤＳ回路９０３の手前に帰還する構成のクランプ回路が無駄になる。
【０００８】
これに対して図１２（Ｂ）は、ＣＤＳ回路９０３のダイナミックレンジ確保のために、もう１つ独立のクランプ回路９０１を備えた点に特徴を有する。図示するように、ＣＤＳ回路９０３の手前にＤＣシフト回路９０９を挿入し、ＣＤＳ回路９０３の入力レベルが任意の基準電圧源９２２の直流電圧と等しくなるように差動増幅器９１０によってモニタし、帰還をかける構成としている。
【０００９】
このように、図１２（Ａ）や図１２（Ｂ）で示した従来のクランプ回路は、信号のＤＣレベルの変動を吸収することで、映像信号の黒浮きや黒沈みといった問題を防ぐとともに、ＣＤＳ回路９０３やＰＧＡ９０４といったアナログ回路のダイナミックレンジ確保という観点からも必要とされている。
【００１０】
ここで問題となるのは、図１２（Ａ）や図１２（Ｂ）に例示した従来の固体撮像装置においては、クランプをかけるために必ずＤＣシフト回路が必要とされ、システムがより複雑化していくということである。一般的に、ＣＤＳ回路やＰＧＡといった信号処理回路は、電圧で信号を処理するものであり、この場合、クランプ回路もやはり電圧信号に帰還をかけることで実現される。したがって、ＤＣシフト回路９０５，９０９は、電圧加算器のようなものを用いて構成されるが、場合によっては大きめの容量素子を用いて一度信号のＤＣ成分をカットしてしまうようなやり方もある。
【００１１】
図１２（Ｃ）は、図１２（Ａ）におけるＤＣシフト回路９０５を電圧加算器を用いて構成した場合の例を示す。抵抗素子９１１，９１２，９１３、および差動増幅器９１４、基準電圧源９１５から構成されるのが電圧加算器で、可変利得増幅器９０４の出力電圧に、差動増幅器９０７の出力電圧を足し合わせたものをＡ／Ｄ変換器９０６へと出力する。Ａ／Ｄ変換器９０６の入力電圧をバッファ９１６を介してスイッチ素子９１７の入力端へ渡し、このスイッチ素子９１７をクランプパルスで制御することによりクランプ電位をホールドコンデンサ９１８に保持する。差動増幅器９０７は、スイッチ素子９１７で制御される任意の時間において、Ａ／Ｄ変換器９０６の入力電圧を監視し、それが基準電圧源９０８と同じ電圧になるように適当な電圧を抵抗素子９１２、すなわち電圧加算器の入力に対して帰還をかけることになる。
【００１２】
図１２（Ｄ）は、図１２（Ａ）におけるＤＣシフト回路９０５を容量素子を用いて構成した場合の例を示す。可変利得増幅器９０４の出力信号を容量素子９１７で受け取り、そのＤＣ成分をカットし、バッファ９１８を介してＡ／Ｄ変換器９０６へと出力する。失ったＤＣ成分はスイッチ素子９１９で制御される任意の時間に差動増幅器９０７によって与えられ、容量素子９１７によって保持される。差動増幅器９０７はＡ／Ｄ変換器９０６の入力信号電圧を監視し、それが基準電圧源９０８と同じになるように容量素子９１７に対して帰還をかけることになる。
【００１３】
このように、電圧信号に対してクランプをかける場合に必要なＤＣシフト回路は、図１２（Ｃ）のような電圧加算器や、図１２（Ｄ）のように容量素子を用いる必要があり、回路規模の増大やレイアウト面積増大の原因となる。特に、大きめの容量素子を半導体基板上に形成することはレイアウト面積の問題上難しく、かといって半導体外部に出してしまう場合にはＰＡＤ（端子）数増大といった新たな問題を引き起こす。
【００１４】
【発明が解決しようとする課題】
以上のように、従来の固体撮像装置においては、電流電圧変換回路、ＣＤＳ回路、ＰＧＡ、あるいはＡ／Ｄ変換器などの複雑なアナログ信号処理回路を必要としてきた上に、システム上、撮像信号のＤＣレベルを安定させるクランプ回路が必要であり、このため図１２（Ｃ）や図１２（Ｄ）に示すように、ＤＣシフト回路が新たに必要となり、これが、システムの更なる複雑化の原因となっていた。
【００１５】
本発明は、上記事情に鑑みてなされたものであり、電圧加算器などを利用したＤＣシフト回路などの特別な回路を用いることなくクランプ回路を構成することのできる撮像信号処理方法および装置並びに撮像装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明に係る撮像信号処理方法は、固体撮像素子から電流信号として出力される撮像信号の出力レベル（直流レベル）を一定値に保持する撮像信号処理方法であって、撮像信号を電圧信号に変換し、この変換した電圧信号における所定期間の出力レベルを検知し、この検知した出力レベルと予め定められている基準電圧値との差が略零となるように、撮像信号にクランプ電流を帰還することとした。加えて、撮像信号にクランプ電流を帰還する際、リセット期間に前記撮像信号への帰還を停止させた前記クランプ電流を、前記電圧信号を変換する動作基準点を設定するための基準電圧源に還流させることとした。
【００１７】
本発明に係る撮像信号処理装置は、前記本発明に係る撮像信号処理方法を実施する装置であって、撮像信号を電圧信号に変換する電流電圧変換部と、電流電圧変換部により変換された電圧信号における所定期間の出力レベルを検知し、この検知した出力レベルと予め定められている基準電圧値とを比較することで出力レベルと基準電圧値との差を求める出力レベル比較部と、出力レベル比較部が求めた出力レベルと基準電圧値との差が略零となるように撮像信号にクランプ電流を帰還する電流帰還部とを備えた。ここで、電流帰還部は、リセット期間に撮像信号への帰還を停止させたクランプ電流を、電流電圧部の動作基準点を設定するための基準電圧源に還流させる。
【００１８】
電流帰還部としては、たとえば、電圧信号がゲート端子に印加されるＭＯＳトランジスタを含み、このＭＯＳトランジスタの定電流特性を用いてクランプ電流を生成するものとすればよい。
【００１９】
出力レベル比較部は、電流電圧変換部により変換された電圧信号における所定期間の出力レベルと予め定められている基準電圧値としての基準出力電圧とを比較する構成とする。
【００２０】
また本発明に係る撮像信号処理装置は、固体撮像素子の各画素から画素信号線を介して出力される電流信号に含まれているオフセット成分を電流モードで抑制する電流型ＣＤＳ機能を備えた電流信号検出部と組み合わせるのが好ましい。
【００２１】
この電流型ＣＤＳ機能を備えた電流信号検出部としては、リセット期間に対応する入力フェーズ時に電流信号におけるリセット期間の電流成分を受けて保持し、検出期間に対応する出力フェーズ時には入力フェーズ時に保持した電流成分を出力するカレントコピアを具備し、電流信号における検出期間には、この検出期間の成分とカレントコピアの電流入出力端子から出力される成分との差を求めることで固定パターンノイズを抑制する構成を取り得る。
【００２２】
また、電流信号をオンオフするスイッチ素子と、リセット期間におけるスイッチ素子のオン時に電流信号を受けて当該電流信号に応じた電圧を保持する容量素子と、固体撮像素子側に接続された入力側の素子と出力側の素子とがミラー接続されたカレントミラー回路とを具備し、電流信号における検出期間には、カレントミラー回路の出力側の素子から出力される検出期間の成分と容量素子が保持している電圧に応じた電流成分との差を求めることで固定パターンノイズを抑制する構成としてもよい。
【００２３】
あるいは、電流信号をオンオフするスイッチ素子と、リセット期間における記スイッチ素子のオン時に電流信号を受けてこの電流信号に応じた電圧を保持する容量素子と、容量素子の側に配された入力側の素子と出力側の素子とがミラー接続されたカレントミラー回路とを具備し、電流信号における検出期間には、この検出期間の成分と容量素子が保持している電圧に応じた電流成分であってカレントミラー回路の出力側の素子から出力された電流成分との差を求めることで固定パターンノイズを抑制する構成とすることもできる。
【００２４】
なお、カレントコピアを具備する構成の電流信号検出部と組み合わせる場合には、電流帰還部は、リセット期間には撮像信号へのクランプ電流の帰還を停止する構成とすることが好ましい。さらには、リセット期間に撮像信号への帰還を停止させたクランプ電流を、たとえば電流電圧変換部の動作基準点を規定する基準電圧源など、予め定められた基準電圧源に還流させる構成とすると、より好ましい。
【００２５】
本発明に係る撮像装置は、各画素からの電流信号を画素信号線を介して出力する固体撮像素子と、本発明に係る撮像信号処理装置とを具備したものである。
【００２６】
【作用】
上記構成においては、出力レベル比較部が、固体撮像素子から出力される電流モードの撮像信号を電流電圧変換した電圧信号で検知することで、撮像信号における所定期間の出力レベルを検知する。そして、この検知した出力レベルと予め定められている基準電圧値とを比較することで撮像信号の出力レベルと基準電圧値との差を求める。電流帰還部は、出力レベル比較部が求めた出力レベルと基準電圧値との差が略零となるように、電流モードの撮像信号にクランプ電流を帰還する。
【００２７】
つまり、上記構成においては、従来のような電圧信号でフィードバックする構成のクランプとは異なり、電流帰還型のクランプ構成を用いて信号電流に直接クランプ電流を加えることで、撮像信号の出力レベルを制御する。
【００２８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００２９】
図１は、電流出力方式の固体撮像素子と本発明に係る撮像信号処理装置とを備えた撮像装置の一実施形態の構成例を示す図である。この撮像装置１は、固体撮像素子３として、たとえばＣＭＯＳ型撮像素子を備えている。また撮像装置１は、固体撮像素子３の後段に、電圧動作点設定部７および電流サンプリング部９を具備した電流信号検出部５と電流クランプ部２６とを備えている。なお、固体撮像素子３と電流信号検出部５および電流クランプ部２６とを１つの半導体基板上に形成してもよい。
【００３０】
図１（Ａ）において、固体撮像素子３を構成する感光部（センサアレイ）１０の単位画素１１は、フォトダイオード１２、増幅用トランジスタ１３、垂直選択用トランジスタ１４、およびリセット用トランジスタ１５によって構成されている。これらトランジスタ１３〜１５として、本例では、ＮchＭＯＳトランジスタが用いられている。単位画素１１がＸ方向（列方向）およびＹ方向（行方向）に配列されて画素部を構成している。なお、ここでは、図面の簡略化のために、ｍ行ｎ列の画素のみを示している。
【００３１】
単位画素１１において、垂直選択用トランジスタ１４のゲート電極には垂直走査回路１６から垂直選択線１７を通して垂直走査パルスφＶｍが与えられ、リセット用トランジスタ１５のゲート電極には垂直走査回路１６から垂直リセット線１８を通して垂直リセットパルスφＶR ｍが与えられる。また、フォトダイオード１２で光電変換された信号電荷は増幅用トランジスタ１３で信号電流に変換され、垂直選択用トランジスタ１４を通して垂直信号線１９に出力される。
【００３２】
垂直信号線１９と水平信号線２０との間には、水平選択用トランジスタ２１が接続されている。この水平選択用トランジスタ２１のゲート電極には、水平走査回路２２から水平走査パルスφＨｎが与えられる。これにより、画素１１から垂直信号線１９に出力された信号電流は、水平選択用トランジスタ２１を通して水平信号線２０に流れる。
【００３３】
水平信号線２０の一方の端部には、電流信号検出部５が接続され、その内部の電圧動作点設定部７および電流サンプリング部９を介して、さらに電流クランプ部２６が接続されている。電流信号検出部５としては、たとえば、本願出願人による特願２００２−１０２１０８号に記載の、電流モードのＣＤＳ処理機能を備えたものを使用するのが好ましい。
【００３４】
電圧動作点設定部７は、常に水平信号線２０の電圧を略一定レベル（たとえばＧＮＤレベル付近）に安定に保つ。電流サンプリング部９は、画素信号線の一例である水平信号線２０を通じて画素信号を電流として受け取り、その電流をサンプリングすることによって、電流信号中に含まれているオフセット電流を取り除き、純粋な信号だけを取り出す。これにより、画素信号内に含まれるＦＰＮ（固定パターンノイズ）を抑圧する。
【００３５】
電流クランプ部２６は、水平信号線２０から電流信号検出部５を通して入力される信号電流の所定位置（具体的には光学的黒レベル；ＯＰＢ）をクランプすることで、電流信号の基準レベルであるＯＰＢレベルを一定値に保持する。この電流クランプ部２６の後段には、必要に応じて、電流クランプ部２６から入力される信号電流を信号電圧に変換して出力する電流電圧変換回路が設けられる。
【００３６】
固体撮像素子３は、感光部（センサアレイ）１０にフォトダイオード１１が縦横に並べられている他（図１（Ｂ）を参照）、垂直および水平の各走査回路などの出力制御回路や出力回路（ともに図示せず）などを備えている。必要に応じて、個々のフォトダイオード１１上にマイクロレンズを配して撮像対象の画を集光する構成としてもよい。
【００３７】
図１（Ｂ）に示すように、感光部１０の端の一部には、フォトダイオード１１の上部を遮光したセンサ列（遮光部）を並べてある。この部分の出力は常に光の無い部分で黒のレベル（光学的黒レベル）となるが、このような画素をＯＰＢ画素という。このＯＰＢ画素は、垂直走査の開始側の数ライン（ライン；１水平走査期間）分と、水平走査の開始側の数画素分だけ設けられるのが一般的である。
【００３８】
電流クランプ部２６は、電流モードで電流信号検出部５から出力された撮像信号における所定期間の直流レベルを検知し、この検知した直流レベルと予め定められている基準値との差が略零となるように、撮像信号にクランプ電流を帰還する。具体的には、この電流クランプ部２６は、出力回路２０２と、クランプ回路２５０と、加算部２８０とを有している。この電流クランプ部２６は、ＯＰＢ画素の出力信号を検知し、その値と予め設定した基準値との大小の比較を行なう。本実施形態においては、電流信号検出部５から出力される電流信号を出力回路２０２にて電圧信号に変換し、この電圧信号中のＯＰＢレベルと電圧基準値とをクランプ回路２５０にて比較する。
【００３９】
そして、クランプ回路２５０は、ＯＰＢ画素の出力が電圧基準値よりも大きければ小さくなるように、比較結果に応じてクランプレベル（つまりＯＰＢレベル）を変動させＯＰＢ画素の出力レベルを基準値に収束させるよう負帰還制御を行なう。本構成例では、電流信号検出部５によるＣＤＳ処理の後に電流クランプ部２６からの帰還信号を電流（クランプ電流）で加算しており、これにより、その後の信号のＤＣレベルを希望する値（予め設定した基準値）に変動させることが可能である。
【００４０】
図２は、上記構成の撮像装置１における電流クランプ部２６の機能構成を、撮像装置１の全体とともに示したブロック図である。図示するように、電流クランプ部２６は、電流利得を制御する可変利得増幅器（ＰＧＡ）２００と、電流信号を電圧信号に変換する出力回路２０２の一例である電流電圧変換部（以下電流電圧変換部２２０という）と、クランプ回路２５０とを備える。
【００４１】
クランプ回路２５０は、電流電圧変換部２２０から出力された電圧信号Ｓ３を監視（モニタリング）してその結果をクランプ電流Ｓcpとして出力する電流出力型の差動増幅器２５２を有する。つまり、電流出力型の差動増幅器２５２は、撮像信号における所定期間の出力レベルを検知し、この検知した出力レベルと予め定められている基準電圧値とを比較することで出力レベルと基準電圧値との差を求める出力レベル比較部と、出力レベルと基準電圧値との差が略零となるように撮像信号にクランプ電流を帰還する電流帰還部との、両機能を備える。
【００４２】
たとえば、電流出力型の差動増幅器２５２の所定位置（場所は回路構成により変わる）には、クランプのタイミングを規定するクランプパルスが入力される。具体的には、固体撮像素子３のＯＰＢ画素位置に応じたパルスが入力されることで、ＯＰＢクランプが実現される。
【００４３】
また電流クランプ部２６は、可変利得増幅器２００により所定レベルに電流増幅された電流信号Ｓ１と差動増幅器２５２からのクランプ電流Ｓcpとを加算して合成電流Ｓ２を出力する電流加算部２８０と、差動増幅器２５２の動作基準点を設定する動作基準点設定部の一例である基準電圧源２９０とを備える。電流クランプ部２６の後段には、アナログ信号をデジタル信号に変換する信号処理系統用のＡ／Ｄ変換器２８が接続されている。
【００４４】
この構成において、電流信号検出部５は、電流型の固体撮像素子３から出力された撮像信号を、電流信号のままＣＤＳの減算処理をして電流信号Ｓ０として検出し、この電流信号Ｓ０を可変利得増幅器２００に供給する。可変利得増幅器２００は、電流信号検出部５にてＣＤＳ処理された電流信号Ｓ０を所定レベルに増幅し電流加算部２８０の一方の端子に供給する。電流電圧変換部２２０は、電流加算部２８０から供給される電流信号Ｓ２を電圧信号Ｓ３に変換する。この電圧信号Ｓ３は、信号処理系用の多ビット（たとえば８〜１１ビット）のＡ／Ｄ変換器２８によりデジタル信号に変換される。
【００４５】
クランプ回路２５０を構成する差動増幅器２５２は、電流電圧変換部２２０から出力される電圧信号Ｓ３の光学的黒レベルの電圧値を監視し、その結果をクランプ電流Ｓcpとして電流加算部２８０に供給して、電流モードで電流電圧変換部２２０の入力に帰還をかける。つまり、固体撮像素子３、電流信号検出部５、可変利得増幅器２００、電流電圧変換部２２０などが純粋な信号成分以外にオフセット成分を出力してしまうので、出力信号にはＤＣレベル変動が起こってしまう。これをクランプ電流Ｓcpにより吸収するために、クランプ回路２５０が設けられている。
【００４６】
この構成例のクランプ機能は、電流電圧変換部２２０から出力される電圧信号Ｓ３のＯＰＢ画素の出力レベルを差動増幅器２５２で任意の基準電圧源２９０の基準電圧Ｖ１と比較し、その差がなくなるように電流の形で可変利得増幅器２００の後に帰還をかけることで実現している。すでに電流信号検出部５にてＣＤＳの減算処理が終了しているため、この位置でクランプをかけることができる。
【００４７】
また、電流で帰還をかけるため、抵抗などを利用した電圧加算器のような特別な回路が不要であり、単純に可変利得増幅器２００からの信号電流Ｓ１にクランプ電流Ｓcpを加えるだけで、ＯＰＢ画素の信号成分のＤＣレベルを制御することができるという利点がある。このため、システムを単純化することができ、部品点数も削減することができる。
【００４８】
また、ＣＤＳ機能を有する電流信号検出部５や可変利得増幅器２００は、電流信号で信号処理を行なうため、限られた電源電圧のなかで信号を処理する場合において、電圧信号で処理するよりも回路のダイナミックレンジを確保しやすいという利点もある。このため、従来技術の図１２で例示したような、ＣＤＳ回路９０３のダイナミックレンジ確保のための独立したＤＣシフト回路９０９のようなものは特に必要とせず、電流電圧変換部２２０で電圧信号に変換する手前に一度電流クランプ部２６で帰還をかけるだけで、アナログ回路のダイナミックレンジ確保という目的も達成することができる。
【００４９】
また、この例では、電流信号検出部５の後に可変利得増幅器２００を入れているが、ＣＤＳ機能を有する電流信号検出部５の手前に可変利得増幅器２００を入れることもでき、特に必要ない場合は可変利得増幅器２００を省略することもできる。また、可変利得増幅器２００に限らず、電流型のサンプルホールド回路など、他の回路ブロックが挿入されてもよい。
【００５０】
なお、この例では、クランプ電流を可変利得増幅器２００の後段に帰還しているが、電流信号検出部５の直後に帰還することもできる。この場合、可変利得増幅器２００のゲインを変えたときに、固体撮像素子３および電流信号検出部５の出すオフセット成分と、それを除去するためのクランプ電流に同じようにゲインが掛かるため、可変利得増幅器２００のゲインを変えたときにクランプが外れにくいという利点がある。ただし、クランプ電流のノイズ成分も一緒にゲイン制御されてしまい、ゲインアップされたときにはＳ／Ｎ上不利になる虞れがある。
【００５１】
図３は、電流信号検出部５の一実施形態の構成例を示す図である。ここで図３（Ａ）は、その回路図、図３（Ｂ）は動作を説明するためのタイミングチャートである。図示する構成は、電圧動作点設定部７としてカレントミラー７０を使用し、電流サンプリング部９としてカレントコピア（電流記憶セル）９０を使用した点に特徴を有する。なお、この構成は、本願出願人による特願２００２−１０２１０８号に記載の電流信号検出部の一実施形態の構成と同じである。
【００５２】
カレントミラー７０は、固体撮像素子３の画素信号線の一例である水平信号線２０を介して出力される電流信号を受け取り、この受け取った電流信号の大きさに対応する大きさの電流信号を出力する電流／電流変換部の一例である。
【００５３】
このカレントミラー７０は、図３（Ａ）に示すように、ドレインおよびゲートが水平信号線２０に共通に接続され、かつソースが電位の基準であるグランドに接続された入力側の素子としてのＮchＭＯＳトランジスタＱ７１と、このＮchＭＯＳトランジスタＱ７１とゲートが共通に接続され、かつソースがグランド（ＧＮＤ）に接続された出力側の素子としてのＮchＭＯＳトランジスタＱ７２とから構成されている。すなわち、固体撮像素子３から信号が流れてくる画素信号線２０をＮchＭＯＳトランジスタＱ７１，Ｑ７２からなるカレントミラー７０に接続する。両ＮchＭＯＳトランジスタＱ７１，Ｑ７２としては同じ特性のものが用いられる。
【００５４】
また、図３（Ａ）に示すように、カレントコピア９０は、入出力端子としてのドレインがＮchＭＯＳトランジスタＱ７２のドレインと接続され、ソースが電源線ＶＤＤに接続されたＰchＭＯＳトランジスタＱ９１と、このＰchＭＯＳトランジスタＱ９１のゲートと電源線ＶＤＤとの間に接続されたサンプリング用の容量素子Ｃ９１と、ＰchＭＯＳトランジスタＱ９１のゲートとドレイン間に接続されたスイッチ素子ＳＷ９１と、ＰchＭＯＳトランジスタＱ９１のドレインと電流出力端子Ioutとの間に接続されたスイッチ素子ＳＷ９２とから構成されている。
【００５５】
すなわち、先ず、カレントミラー７０の出力、つまりＮchＭＯＳトランジスタＱ７２のドレイン端子を、ＰchＭＯＳトランジスタＱ９１のドレイン端子に接続する。ＰchＭＯＳトランジスタＱ９１のゲートには、サンプリング用の容量素子Ｃ９１が電源電圧ＶＤＤとの間に接続され、また、ゲートとドレインの間にスイッチ素子ＳＷ９１が挿入され、カレントコピア９０として構成される。
【００５６】
ＮchＭＯＳトランジスタＱ７２とＰchＭＯＳトランジスタＱ９１のドレイン端子同士をつないだノードの先には、スイッチ素子ＳＷ９２が接続され、出力端子Ioutに接続される。
【００５７】
ここで、図３（Ａ１）に示すように、スイッチ素子ＳＷ９１を導通状態、スイッチ素子ＳＷ９２を非導通状態に制御するとカレントコピア９０は入力フェーズとなり、図３（Ａ２）に示すように、スイッチ素子ＳＷ９１を非導通状態、スイッチ素子ＳＷ９２を導通状態に制御するとカレントコピア９０は出力フェーズとなる。
【００５８】
なお、この図３（Ａ）の例では、固体撮像素子３が増幅トランジスタ１３としてＮchＭＯＳトランジスタを備えているので、これに応じて、カレントミラー７０としてＮchＭＯＳトランジスタを、カレントコピア９０としてＰchＭＯＳトランジスタをそれぞれ使用しているが、固体撮像素子３が、増幅トランジスタ１３としてＰchＭＯＳトランジスタを備えている場合には、カレントミラー７０およびカレントコピア９０の形態も、図３（Ａ）にて使用しているトランジスタのＮchとＰchの極性を反転させたものを使用すればよい。
【００５９】
図３（Ｂ）には、固体撮像素子３の出力信号波形ＩINと合わせて、スイッチ素子ＳＷ９１の制御パルスΦＲＳＴ、スイッチ素子ＳＷ９２の制御パルスΦＤＥＴ、および出力端子Ioutに現れる出力信号波形Ioutとが示されている。ただし、制御パルスΦＲＳＴ，ΦＤＥＴは、ハイ（Ｈ）期間にそれぞれのスイッチ素子を導通状態（オン）、ロー（Ｌ）期間に非導通状態（オフ）に制御するものとする。このΦＲＳＴとΦＤＥＴのスイッチ制御によって、ＰchＭＯＳトランジスタＱ９１および容量素子Ｃ９１はカレントコピアとして動作する。
【００６０】
固体撮像素子３から水平信号線２０を介して、カレントミラー７０のＮｃｈＭＯＳトランジスタＱ７１に、図３（Ｂ）に示す信号波形の信号電流ＩINが供給される。この信号波形は、電流出力型の固体撮像素子の一般的な出力信号波形と同じである。たとえば、１画素期間内にはリセット期間と検出期間とがあり、リセット期間にはオフセット成分の信号Ioffが、検出期間には検出電流“Ioff−Isig”が出力される。その差分であるIsigが本来必要な信号電流となる。
【００６１】
固体撮像素子３から出力されたこの信号電流ＩINは、画素信号線２０を介してＮchＭＯＳトランジスタＱ７１，Ｑ７２から構成されるカレントミラー７０に供給される。カレントミラー７０は入力と出力の電流が同じになるように働くため、ＮchＭＯＳトランジスタＱ７１に入力された信号電流は、そのままＮchＭＯＳトランジスタＱ７２のドレインに現れる。
【００６２】
固体撮像素子３の出力信号ＩINがリセット期間にあるときには、図３（Ａ１）に示すように、制御パルスΦＲＳＴのＨ期間によってスイッチ素子ＳＷ９１を導通状態、制御パルスΦＤＥＴのＬ期間によってスイッチ素子ＳＷ９２を非導通状態に制御する。このときカレントコピア９０は入力フェーズとなり、固体撮像素子３からカレントミラー７０を介して流れてきた電流Ioffをすべて入力する。
【００６３】
そして、このときの信号電流（オフセット成分）Ioffの大きさに応じた電圧がＰchＭＯＳトランジスタＱ９１のゲート端子に現れ、次の瞬間スイッチ素子ＳＷ９１を非導通状態にすることで、そのときのゲート電圧を容量素子Ｃ９１が記憶する。このカレントコピア９０は出力フェーズとなり、先に入力したオフセット電流Ioffを記憶し、そのまま流し続けようとする。
【００６４】
この状態で次に固体撮像素子３の出力信号ＩINは検出期間に移り、“Ioff−Isig”という信号がカレントミラー７０を介して流れ込んでくるが、カレントコピア９０は出力フェーズにあるため、先に容量素子Ｃ９１に記憶した電流Ioffを流し続けようとする。このときスイッチ素子ＳＷ９２を導通状態にしてやることで、カレントコピア９０の記憶した電流Ioffと、カレントミラー７０を介して流れ込んでくる信号電流“Ioff−Isig”の差分だけがIout端子に現れることになる。すなわち、“Iout＝Ioff−（Ioff−Isig）＝Isig”となり、オフセット成分Ioffを含まない純粋な信号IsigだけがIout端子に現れることになる。
【００６５】
このように、図３に示した構成を用いることで、ＦＰＮの原因となるオフセット電流Ioffを取り除き、本来の信号成分Isigだけを出力端子Ioutから電流信号Ioutとして取り出すことができ、電流モードのＣＤＳ処理機能（すなわちＦＰＮ抑制機能）を実現することができる。なお、この出力電流信号は連続波となっていないが、サンプリングによって連続波に変換される。
【００６６】
この回路は、ＮchＭＯＳトランジスタＱ７１，Ｑ７２からなる１つのカレントミラー７０と、ＰchＭＯＳトランジスタＱ９１、容量素子Ｃ９１、およびスイッチ素子ＳＷ９１，ＳＷ９２からなる１つのカレントコピア９０だけで構成され、非常に回路構成が簡単で素子数が少ないという特徴を持つ。また、電流サンプリング部９として機能するカレントコピア９０に対する制御も、リセット期間中に記憶、検出期間中に出力と、２つのフェーズを持つだけなので、非常に制御が簡単であるという特徴をもつ。
【００６７】
また、画素信号線２０の電位は、カレントミラー７０を構成するダイオード接続されたＮchＭＯＳトランジスタＱ７１によって常に決定され、ＮchＭＯＳトランジスタＱ７１のＶth＋その時の電流値とトランジスタサイズに応じたバイアス値となる。トランジスタのＶthとサイズを適切に選択することよってＧＮＤ付近で常に安定にすることができる。そして、これにより、固体撮像素子３内の増幅トランジスタ１３は常に良好な増幅率を保ち、リニアリティの悪化を防ぐことができる。
【００６８】
図４は、撮像装置１のより具体的な構成例を示した図であって、上記図３に示したカレントコピアを利用する電流信号検出部５の一実施形態とともに、可変利得増幅器２００や電流電圧変換部２２０の一実施形態を示したものである。
【００６９】
電流信号検出部５の後段に設けられた可変利得増幅器２００は、ＮchＭＯＳトランジスタＱ２０１，Ｑ２０２，Ｑ２０３，Ｑ２０４、このＮchＭＯＳトランジスタＱ２０１〜Ｑ２０４のそれぞれ対応するように設けられた電流源Ｉ２０１，Ｉ２０２，Ｉ２０３，Ｉ２０４、およびＮchＭＯＳトランジスタＱ２０２〜Ｑ２０４と対応する電流源Ｉ２０２〜Ｉ２０４のそれぞれの間に配されたスイッチ素子ＳＷ２０２ａ，ＳＷ２０２ｂ，ＳＷ２０３ａ，ＳＷ２０３ｂ，ＳＷ２０４ａ，ＳＷ２０４ｂを備えたカレントミラー回路により構成されている。
【００７０】
図示した例では、電流入力側にＮchＭＯＳトランジスタＱ２０１および電流源Ｉ２０１が配され、電流出力側にＮchＭＯＳトランジスタＱ２０２〜Ｑ２０４および電流源Ｉ２０２〜Ｉ２０４がスイッチ切替え可能に配されている。つまり、出力側にカレントミラー回路の出力段を３並列した構成としている。ただしこれは、必要なゲインに応じて構成されるもので、特に３並列に限るわけではない。また、ＮchＭＯＳトランジスタでカレントミラー回路を構成しているが、ＰchＭＯＳトランジスタを用いて構成してもよい。
【００７１】
電流信号検出部５から出力された電流信号Ｓ０は、カレントミラー構成の可変利得増幅器２００の入力側であるＮchＭＯＳトランジスタＱ２０２のゲート端子に入力される。カレントミラー回路は単に入力された電流をそのミラー比に応じて出力するだけであるが、そのミラー比を可変にすることで可変利得動作させることができる。ここで、ミラー比を可変にするために設けられたのが、スイッチ素子ＳＷ２０２ａ〜ＳＷ２０４ｂである。このスイッチ素子ＳＷ２０２ａ〜ＳＷ２０４ｂを必要なゲインに応じて導通させると、ミラー比を決定することができる。また、電流信号検出部５からの信号電流Ｓ１が“０”になっても、可変利得増幅器２００が動作するように、バイアス電流を流す機構として、電流源Ｉ２０１〜Ｉ２０４を備えている。
【００７２】
この可変利得増幅器２００の後段に設けられた電流電圧変換部２２０は、差動増幅器２２２と、この差動増幅器２２２の反転入力端子（−）と出力端子との間に配された抵抗素子２２４と、差動増幅器２２２の非反転入力端子（＋）と基準電圧（具体的にはＧＮＤ（接地））との間に配された基準電圧源２２６とを備える。基準電圧源２２６は、電流電圧変換部２２０にて電流電圧変換作用を行なう場合の電圧の基準となるものである。
【００７３】
可変利得増幅器２００から出力された電流信号Ｓ１は、電流電圧変換部２２０を構成する差動増幅器２２２の反転入力端子（−）に直接に入力される。また、差動増幅器２２２の反転入力端子（−）には、電流モードのクランプ機能を有する差動増幅器２５２からクランプ電流Ｓcpも直接に入力される。
【００７４】
つまり、この構成によれば、差動増幅器２２２の反転入力端子（−）にて、可変利得増幅器２００からの電流信号Ｓ１と、差動増幅器２５２からのクランプ電流Ｓcpとが合成され、差動増幅器２２２にて直ちに電圧信号Ｓ３に変換される。差動増幅器２２２の反転入力端子（−）にて直接に電流加算しているので、抵抗などを利用した電圧加算器のような特別な回路は必要としないので、部品点数を削減することができる。電流出力型の固体撮像素子３との組合せにマッチした電流型のクランプ回路とすることができる。
【００７５】
この構成において、差動増幅器２５２は、スイッチ素子２５４で制御される任意の時間（前例ではＯＰＢのタイミング）において、Ａ／Ｄ変換器２８の入力電圧、つまり電流電圧変換部２２０から出力された電圧信号Ｓ３を監視し、差動増幅器２５２の非反転入力端子（＋）に接続された基準電圧源２９０の電圧との差がなくなるように、電流電圧変換部２２０の入力（本例では差動増幅器２２２の反転入力端子（−））に対して電流モードで帰還をかける。なお、スイッチ素子２５４がオフしている期間に、オン時に監視していた値を保持するために、サンプルホールド回路などを差動増幅器２５２の手前に挿入してもよい。
【００７６】
ここで、このような電流帰還型の電流クランプ部２６によれば、電圧帰還型の場合に必要だった電圧加算器や、ＤＣ成分をカットするための容量素子などが不要になり、単純に信号電流Ｓ１にクランプ電流Ｓcpを加えるだけでクランプができる。このため、部品点数を削減することができ、また信号が通過する回路数を減らすことができるため、ノイズの混入なども少なくすることができる。
【００７７】
また、クランプ電流を注入する回路自体は、たとえばＭＯＳトランジスタの定電流特性を用いることで簡単に形成することができ、システムの複雑化を抑えることができる。特に、図４で例示した電流信号検出部５のような電流型のＣＤＳ回路を構成することで、電流帰還型のクランプ回路を用いることができ、システムの単純化に貢献する。たとえば、ＣＭＯＳトランジスタなどを用いて、固体撮像素子３、電流信号検出部５、および電流クランプ部２６を、一体的に半導体基板上に構成することもできる。
【００７８】
さらに、ＣＤＳ機能を有する電流信号検出部５や可変利得増幅器２００は電流型の信号処理を行なうため、限られた電源電圧のなかで信号を処理する場合において、電圧信号で処理するよりも回路のダイナミックレンジを確保しやすいという利点もある。
【００７９】
図５は、クランプ回路２５０の具体的な構成例を示す図である。ここで、図５（Ａ）に示す一例は、電流出力型の差動増幅器２５２をＣＭＯＳトランジスタで具体的に構成した場合を示している。電流出力型の差動増幅器２５２は、差動増幅器２５２ａと、ＰchＭＯＳトランジスタ２５２ｂと、サンプリング回路２５２ｃとから構成されている。サンプリング回路２５２ｃは、スイッチ素子２５２ｄとホールドコンデンサ２５２ｅとを含む。ホールドコンデンサ２５２ｅは、クランプパルスで規定されるクランプ期間にサンプリングした差動増幅器２５２ａの出力電圧を保持する。
【００８０】
また、クランプ回路２５０は、サンプリング回路２５２ｃとＰchＭＯＳトランジスタ２５２ｂとの間に、ホールドコンデンサ２５２ｅに保持されているサンプリング電圧を受けて、それに応じてＰchＭＯＳトランジスタ２５２ｂのゲート端子を制御するクランプ電圧Ｖcpを発生する制御電圧発生回路２６０を有する。
【００８１】
ＰchＭＯＳトランジスタ２５２ｂのソース端子は電圧源（本例ではＶＤＤ）に接続され、ドレイン端子は電流電圧変換部２２０の入力に接続される。図４に示した電流電圧変換部２２０との対応では、ドレイン端子は差動増幅器２２２の反転入力端子（−）に接続され、ＰchＭＯＳトランジスタ２５２ｂで生成されたクランプ電流Ｓcpが差動増幅器２２２の反転入力端子（−）に入力される構成とする。
【００８２】
ＰchＭＯＳトランジスタ２５２ｂが飽和領域で動作するような電圧を制御電圧発生回路２６０が加えることで、ＰchＭＯＳトランジスタ２５２ｂはゲート−ソース間の電圧に応じた電流を流す電流源として動作する。つまり、ＰchＭＯＳトランジスタ２５２ｂは、制御電圧発生回路２６０から出力されるクランプ電圧Ｖcpをクランプ電流Ｓcpに変換する電圧電流変換部として機能する。これにより、クランプ回路２５０は、電流出力型のクランプ回路としての機能を果たすことができる。
【００８３】
なお、制御電圧発生回路２６０を用いることなく、ホールドコンデンサ２５２ｅに保持されているサンプリング電圧を直接ＰchＭＯＳトランジスタ２５２ｂのゲート端子に加える構成としても、出力信号のＤＣレベルを制御する、つまりクランプ機能を作動させることができる。
【００８４】
また、図５（Ａ）に示す一例では、ＰchＭＯＳトランジスタ２５２ｂのみでクランプ電流Ｓcpを電流電圧変換部２２０の入力に供給する構成としているが、ＰchＭＯＳトランジスタ２５２ｂをＮchＭＯＳトランジスタに置き換えて、電流電圧変換部２２０の入力からクランプ電流ＳcpをＮchＭＯＳトランジスタ側に引き込む構成としてもよい。また、ＰchＭＯＳトランジスタおよびＮchＭＯＳトランジスタの両方を用いて、電流の流れる方向を切り替えて使う構成とすることもできる。
【００８５】
また、図５（Ａ）に示す一例では、ＰchＭＯＳトランジスタ２５２ｂを用いて、制御電圧発生回路２６０から出力されるクランプ電圧Ｖcpをクランプ電流Ｓcpに変換するようにしていたが、これに限らず、差動増幅器２５２ａの出力端子を電流出力型の構成とすることで、制御電圧発生回路２６０やＭＯＳトランジスタなどによる電圧電流変換部を設けることなく、その電流出力型の差動増幅器の出力にて直接にクランプ電流Ｓcpを発生させる構成とすることもできる。
【００８６】
図５（Ｂ）に示す第２例は、ＰchＭＯＳトランジスタ２５２ｂのドレイン端子に３端子スイッチ素子２５８を挿入した構成例を示している。３端子スイッチ素子２５８は、入力端子ａがＰchＭＯＳトランジスタ２５２ｂのドレイン端子と接続され、一方の出力端子ｂが電流電圧変換部２２０の入力部に接続され、他方の出力端子ｃが電流電圧変換部２２０の動作基準点と接続される構成とする。
【００８７】
図４に示した電流電圧変換部２２０との対応では、出力端子ｂは差動増幅器２２２の反転入力端子（−）に接続され、ＰchＭＯＳトランジスタ２５２ｂで生成されたクランプ電流Ｓcpが３端子スイッチ素子２５８を介して差動増幅器２２２の反転入力端子（−）に入力される構成とする。また、出力端子ｃは電流電圧変換部２２０の非反転入力端子（＋）と接続され、その非反転入力端子（＋）に接続された基準電圧源２２６と同じ基準電圧Ｖ２が印加されるようにする。以下、３端子スイッチ素子２５８の役割について説明する。
【００８８】
図３にて電流信号検出部５の具体例を挙げたように、カレントコピアセルを用いて電流モードでＣＤＳ処理をする場合、リセット期間にサンプリングのためにスイッチ素子ＳＷ９２を閉じる必要がある。このとき、可変利得増幅器２００やクランプ回路２５０には信号電流Ｓ１が流れてこないことになるので、電流電圧変換部２２０には、クランプ電流Ｓcpだけが流れ込むことになる。
【００８９】
クランプ電流Ｓcpは信号電流が流れている期間に電流電圧変換部２２０のダイナミックレンジがきちんと確保されるように流れているため、信号電流Ｓ１がなくなってしまうと、クランプ電流Ｓcpのせいで電流電圧変換部２２０が一時的にそのダイナミックレンジをはずしてしまう可能性がある。一般的に差動増幅器を用いて作られているＩ／Ｖ変換回路の場合は、一旦ダイナミックレンジから外れてしまうと動作スピードが極端に遅くなるなど、通常の動作状態に復帰するのに時間がかかる場合がある。
【００９０】
このような問題を避けるために、スイッチ素子ＳＷ９２のオンオフ制御と同じタイミングでスイッチ素子２５８をオンオフ制御する。すなわち、スイッチ素子ＳＷ９２が非導通状態になって信号電流Ｓ１が電流電圧変換部２２０側に流れてこなくなったときに、スイッチ素子２５８を出力端子ｂから切断して電流電圧変換部２２０の入力部とＰchＭＯＳトランジスタ２５２ｂとを切り離す。これにより、電流電圧変換部２２０に入力される撮像信号Ｓ１へのクランプ電流Ｓcpの帰還を停止することで、電流電圧変換部２２０へのクランプ電流Ｓcpの流入を防ぎ、ダイナミックレンジをはずしてしまうことを防ぐようにする。
【００９１】
また、単純にスイッチ素子２５８を切断してしまうと、ＰchＭＯＳトランジスタ２５２ｂからのクランプ電流Ｓcpが流れ込む先を失い、クランプ電流Ｓcpの電流値が“０”になってしまう。すると次にスイッチ素子２５８を出力端子ｂ側に接続してクランプ電流Ｓcpを流し始めたときに、所望の電流値に落ち着くまでに時間がかかってしまうため、規定の時間内に信号を忠実に再現できなくなってしまう虞れがある。
【００９２】
そこで、スイッチ素子２５８を単純にオンオフ制御するのではなく、図５（Ｂ）に示すように、スイッチ素子ＳＷ９２を非導通状態にするときにはスイッチ素子２５８を出力端子ｂから出力端子ｃ側に切り替え、電流電圧変換部２２０の非反転入力端子（＋）側に接続することで、この非反転入力端子（＋）の接続されている基準電圧源２２６につなぎ変える。つまり、スイッチ素子ＳＷ９２を非導通状態にするリセット期間には、撮像信号へのクランプ電流Ｓcpの帰還を停止させるとともに、この帰還を停止させたクランプ電流Ｓcpを、電流電圧変換部２２０の動作基準点を設定するための基準電圧源２２６に向けて還流させる。
【００９３】
こうすることで、クランプ電流Ｓcpを流し込むＰchＭＯＳトランジスタ２５２ｂから見れば、クランプ電流Ｓcpを電流電圧変換部２２０に流し込んでいるときも、遮断（カット）しているときも、見かけ上何も変わらないように見えるため、常に制御電圧発生回路２６０によって制御された電流を流し続けることができ、クランプ電流Ｓcpの安定性を保つことができる。つまり、常にクランプ電流Ｓcpの安定性を保ち、次に再びクランプ電流Ｓcpを撮像信号Ｓ１に流し込むときにすぐに所望の電流が得られるようになる。
【００９４】
図５（Ｃ）に示す第３例は、制御電圧発生回路２６０の具体的な構成例を示している。この制御電圧発生回路２６０は、差動増幅器２６２、ＰchＭＯＳトランジスタ２６４、および抵抗素子２６６を有する。ＰchＭＯＳトランジスタ２６４は、ソース端子が電圧源（本例ではＶＤＤ）に接続され、ゲート端子がＰchＭＯＳトランジスタ２５２ｂのゲート端子と共通に差動増幅器２６２の出力端子と接続され、ドレイン端子が差動増幅器２６２の非反転入力端子（＋）と接続されている。差動増幅器２６２の反転入力端子（−）に差動増幅器２５２ａの出力電圧が入力される。
【００９５】
この構成において、制御電圧発生回路２６０は、差動増幅器２５２ａの出力電圧を受けて、ＰchＭＯＳトランジスタ２５２ｂを駆動するのに適当な電圧を発生する。すなわち、差動増幅器２６２は、差動増幅器２５２ａの出力電圧と、抵抗素子２６６に加わる電圧が同じになるようにＰchＭＯＳトランジスタ２６４のゲート電圧を制御する。このとき、ＰchＭＯＳトランジスタ２６４に流れる電流は、抵抗素子２６６とそれに加わる電圧とで制御されるため、その電流値を流せるだけのＰchＭＯＳトランジスタ２６４のゲート電圧が自動的に決まる。
【００９６】
ＰchＭＯＳトランジスタ２６４とその後段のＰchＭＯＳトランジスタ２５２ｂの能力（性能／特性）を全く同じにして、かつＰchＭＯＳトランジスタ２６４，２５２ｂが飽和領域で動作するようにその能力や抵抗素子２６６の値を決めておくと、ＰchＭＯＳトランジスタ２６４のゲート電圧をそのままＰchＭＯＳトランジスタ２５２ｂのゲート端子にも供給することで、ＰchＭＯＳトランジスタ２６４，２５２ｂの流れる電流を全く同じにすることができる。つまり、ＰchＭＯＳトランジスタ２５２ｂが流すクランプ電流Ｓcpを抵抗素子２６６とそれに加わる電圧とで制御することができる。
【００９７】
なお、図５（Ｃ）で挙げた制御電圧発生回路２６０の構成例はあくまで一例であって、その他さまざまな構成例を取り得る。たとえば、差動増幅器２５２ａをコンパレータとして使用し、その後段の制御電圧発生回路２６０をデジタル回路を用いてさまざまな処理を行なう構成、すなわちデジタル回路による演算処理部を備えた構成としてもよい。この場合には、デジタル回路の処理結果（デジタル値）をＤ／Ａ変換器を用いてアナログ信号（たとえば電圧信号）に戻し、ＰchＭＯＳトランジスタ２５２ｂの入力電圧として供給することで、ＰchＭＯＳトランジスタ２５２ｂにてクランプ電流Ｓcpを発生させることもできる。
【００９８】
以上説明したように、上記実施形態の構成によれば、電流帰還型のクランプ回路を用いるようにしたので、電圧帰還型の場合に必要だった電圧加算器やＤＣ成分カットするための容量素子などが不要になり、単純に信号電流にクランプ電流を帰還するだけでＤＣクランプが可能となる。このため、部品点数を削減することができ、また信号が通過する回路数を減らすことができるため、ノイズの混入なども少なくすることができる。
【００９９】
加えて、図５にて具体的構成例を示したように、クランプ電流を注入する回路自体は、ＭＯＳトランジスタの定電流特性を用いることで簡単に形成することができ、システムの複雑化を抑えることができる。さらに、電流型の信号処理を行なう構成のＣＤＳ回路やＰＧＡ回路と組合せることで、限られた電源電圧のなかで信号を処理する場合において、電圧信号で処理するよりも回路のダイナミックレンジを確保しやすいという効果を享受することもできる。
【０１００】
図６は、電流信号検出部５の他の実施形態の構成例を示す図である。ここで図６（Ａ）は、その回路図、図６（Ｂ）は動作を説明するためのタイミングチャートである。なお、この構成は、本願出願人による特願２００２−１０２１０８号に記載の電流信号検出部の第６実施形態の構成と同じである。
【０１０１】
この実施形態の電流信号検出部５は、電圧動作点設定部７として図３に示した実施形態と同様にカレントミラー７０を使用する一方、電流サンプリング部９として、図３に示した実施形態のカレントコピア９０に代えて、スイッチ素子ＳＷ８１、スイッチ素子ＳＷ８１のオン時に電流信号を受けて当該電流信号に応じた電圧を保持する容量素子Ｃ８１、およびカレントミラー８０、スイッチ素子ＳＷ８１がオンしているときに他のトランジスタとの間でカレントミラーを形成するトランジスタＱ８３を使用する点に特徴を有する。スイッチ素子ＳＷ８１および容量素子Ｃ８１からなるサンプル・アンド・ホールド（Ｓ／Ｈ）回路と、カレントミラーとによって、カレントコピア９０と同様の作用をさせるものである。
【０１０２】
カレントミラー８０は、電圧動作点設定部７として機能するカレントミラー７０の構成要素であるＮchＭＯＳトランジスタＱ７２のドレイン側に、ドレインおよびゲートが共通に接続され、かつソースが電源ＶＤＤに接続された入力側の素子であるＰchＭＯＳトランジスタＱ８１と、このＰchＭＯＳトランジスタＱ８１とゲートが共通に接続され、かつソースが電源ＶＤＤに接続された出力側の素子であるＰchＭＯＳトランジスタＱ８２とから構成されている。両ＰchＭＯＳトランジスタＱ８１，Ｑ８２としては同じ特性のものが用いられる。
【０１０３】
また、ＮchＭＯＳトランジスタＱ７１のゲートは、スイッチ素子ＳＷ８１を介して容量素子Ｃ８１の一端およびＮchＭＯＳトランジスタＱ８３のゲートに接続されている。容量素子Ｃ８１の他端およびＮchＭＯＳトランジスタＱ８３のソースは、電圧基準であるＧＮＤに接続されている。
【０１０４】
スイッチ素子ＳＷ８１には、これを制御する制御パルスΦＲＳＴが供給され、制御パルスΦＲＳＴがＨ期間のみスイッチ素子ＳＷ８１は導通（オン）するものとする。図６に示すように、固体撮像素子３の出力電流がリセット期間にあるときのみ、スイッチ素子ＳＷ８１を導通（オン）させる。スイッチ素子ＳＷ８１がオンしているとき、ＮchＭＯＳトランジスタＱ７１，Ｑ８３はカレントミラーを形成する。
【０１０５】
次に、この実施形態の電流信号検出部５の動作を説明する。先ず、ＮchＭＯＳトランジスタＱ７１，Ｑ７２はカレントミラー７０を形成しており、ＮchＭＯＳトランジスタＱ７２はＮchＭＯＳトランジスタＱ７１の受け取った信号電流ＩINをそのまま流すように動作する。さらに、ＮchＭＯＳトランジスタＱ７２の出力電流は、ＰchＭＯＳトランジスタＱ８１，Ｑ８２から形成されたカレントミラー８０に入力され、ＰchＭＯＳトランジスタＱ８２ドレインにそのまま出力電流として表れる。
【０１０６】
たとえば、固体撮像素子３の出力電流がリセット期間にあるときには、カレントミラー７０は、オフセット電流IoffをそのままＰchＭＯＳトランジスタＱ８１，Ｑ８２からなるカレントミラー８０に入力し、さらにカレントミラー８０は、リセット期間のオフセット電流IoffをそのままＮchＭＯＳトランジスタＱ８３や出力端子Ioutに向けて出力する。
【０１０７】
また、このリセット期間には、スイッチ素子ＳＷ８１を介してＮchＭＯＳトランジスタＱ７１，Ｑ８３のゲート同士が接続されカレントミラーを形成するため、リセット期間のオフセット電流Ioffが、そのままＮchＭＯＳトランジスタＱ８３のドレインに現れる。また、このとき、ＮchＭＯＳトランジスタＱ７１のゲートは、スイッチ素子ＳＷ８１を介して容量素子Ｃ８１と接続されるので、ＮchＭＯＳトランジスタＱ７１のゲート電圧は容量素子Ｃ８１に記憶保持される。
【０１０８】
ここで、ＮchＭＯＳトランジスタＱ８３とＰchＭＯＳトランジスタＱ８２の電流の差分が出力端子Ioutに出力されることになるが、この時点ではＮchＭＯＳトランジスタＱ８３とＰchＭＯＳトランジスタＱ８２はお互い同じ大きさのオフセット電流Ioffを流しているため、図６（Ｂ）に示すように、出力電流Ioutは“０”である。
【０１０９】
次に、固体撮像素子３の出力電流が検出期間では、スイッチ素子ＳＷ８１は非導通状態（オフ）にある。このとき、リセット期間にＮchＭＯＳトランジスタＱ７１が流していた電流に対応したゲート電圧が容量素子Ｃ８１に記憶保持され、ＮchＭＯＳトランジスタＱ８３のゲートに供給されている。このため、ＮchＭＯＳトランジスタＱ８３は、スイッチ素子ＳＷ８１がオフのときにも、容量素子Ｃ８１に記憶された電圧に応じた電流を流す。
【０１１０】
ＮchＭＯＳトランジスタＱ７１，Ｑ８１を同じサイズにしておくと、スイッチ素子ＳＷ８１がオフ時にもＮchＭＯＳトランジスタＱ８３は、結果的に固体撮像素子３のリセット期間のオフセット電流Ioffを記憶し、流し続ける。つまり、ＮchＭＯＳトランジスタＱ８３は、先のリセット期間のオフセット電流Ioffを記憶したままである。
【０１１１】
また、検出期間には、ＮchＭＯＳトランジスタＱ７２はＮchＭＯＳトランジスタＱ７１とカレントミラーを形成しているため、検出期間の検出電流“Ioff−Isig”をそのままＰchＭＯＳトランジスタＱ８１，Ｑ８２からなるカレントミラー８０に入力し、さらにカレントミラー８０は、検出期間の検出電流“Ioff−Isig”をそのままＮchＭＯＳトランジスタＱ８３や出力端子Ioutに向けて出力する。
【０１１２】
ここで、ＮchＭＯＳトランジスタＱ８３とＰchＭＯＳトランジスタＱ８２の電流の差分が出力端子Ioutに出力されることになるため、図６（Ｂ）に示すように、“Iout＝（Ioff−Isig）−Ioff＝−Isig”となって、信号成分だけが出力端子Ioutから出力されることになる。つまり、リセット期間のオフセット電流IoffをＮchＭＯＳトランジスタＱ８３から流し、検出期間の検出電流“Ioff−Isig”をＰchＭＯＳトランジスタＱ８１，Ｑ８２からなるカレントミラー８０で折り返して流すことで引き算を行なうことで、オフセット成分Ioffを含まない純粋な信号成分“−Isig”を生成するようにしている。
【０１１３】
要するに、電流サンプリング部９は、電流信号ＩINにおける検出期間には、カレントミラー８０の出力側の素子であるＰchＭＯＳトランジスタＱ８２から出力される電流成分“Ioff−Isig”と容量素子Ｃ８１が保持している電圧に応じた電流成分Ioffとの差を求めることで、オフセット成分が抑制された信号成分“−Isig”を抽出する。
【０１１４】
このように、電流サンプリング部９としてカレントコピアを用いない図６に示す実施形態の構成においても、カレントコピアを用いた一〜第５実施形態と出力電流の向きが逆にはなるが、ＦＰＮの原因となるオフセット電流Ioffを取り除き、本来の信号成分“−Isig”だけを出力端子Ioutから電流信号Ioutとして取り出すことができ、電流モードのＣＤＳ回路としての機能を果たすことができる。
【０１１５】
なお、図３に示す実施形態と異なり、リセット期間にスイッチ素子ＳＷ８１への制御信号ΦＲＳＴがオフのときには、リセットノイズ成分が出力端子Ioutに現れるが、連続した信号電圧にする過程、すなわち、電流クランプ部２６内の電流電圧変換部２２０によるＩ／Ｖ変換後にサンプル・アンド・ホールド回路によって連続信号に変換される過程で、取り除くことができるので問題とならない。
【０１１６】
また、この実施形態の回路も、ＮchＭＯＳトランジスタＱ７１，Ｑ７２からなる１つのカレントミラー７０と、スイッチ素子ＳＷ８１、容量素子Ｃ８１、およびＰchＭＯＳトランジスタＱ８１，Ｑ８２からなる１つのカレントミラー８０、並びにスイッチ素子ＳＷ８１がオンしているときにＮchＭＯＳトランジスタＱ７１との間でカレントミラーを形成するＮchＭＯＳトランジスタＱ８３で構成される電流サンプリング部９だけで構成され、先の実施形態とほぼ同様に非常に回路構成が簡単で素子数が少ないという特徴を持つ。また、電流サンプリング部９の制御も、リセット期間中に記憶、検出期間中に出力と、２つのフェーズを持つだけなので、非常に制御が簡単であるという特徴をもつ。
【０１１７】
図７は、クランプ回路の他の実施形態の構成例を示す図である。ここで、図７（Ａ）は、その構成を示すブロック図であり、図７（Ｂ）は、このクランプ回路にて使用されるパルス信号のタイミングチャートである。
【０１１８】
本実施形態のクランプ回路３００の構成は、信号処理系統用のＡ／Ｄ変換器２８とは独立に設けられた専用のＡ／Ｄ変換部を含むデジタル回路の演算処理部を備え、デジタル回路の処理結果（デジタル値）をＤ／Ａ変換器を用いてアナログ電圧信号に戻し、ＰchＭＯＳトランジスタ２５２ｂの入力電圧として供給することで、ＰchＭＯＳトランジスタ２５２ｂにてクランプ電流Ｓcpを発生させる構成とした点に特徴を有する。また、このクランプ回路３００は、応答速度が比較的高速のスタートアップモードと、応答速度が比較的低速のノーマルモードの何れか一方で動作可能に構成されている。
【０１１９】
図７（Ａ）に示すように、本実施形態のクランプ回路３００は、先の実施形態のクランプ回路２５０における差動増幅器２５２ａに相当する比較器（コンパレータ）３０２と、比較パルスＣＰの数をカウントするアップダウンカウンタ３０４と、アップダウンカウンタ３０４のカウント値ＣＮＴが所定条件に合致するか否かを判定する判定回路３０６とを備える。アップダウンカウンタ３０４のリセット端子ＲＳＴには、インバータ３０８で垂直同期信号ＶＳを反転させた反転垂直同期信号ＮＶＳが入力され、この反転垂直同期信号ＮＶＳごとにカウント値CNT1がリセットされるようになっている。
【０１２０】
また、クランプ回路３００は、アップダウンカウント機能を有するレジスタカウンタ３１０と、レジスタカウンタ３１０のカウント値CNT2を直接にアナログ電圧に変換するＤ／Ａ変換器３１２と、Ｄ／Ａ変換器３１２から出力されたアナログ電圧を電流信号に変換する電圧電流変換器（Ｖ／Ｉ変換器）３１４とを備える。電圧電流変換器３１４から出力される電流信号（クランプ電流Ｓcp）は、電流電圧変換部２２０の入力部へ供給される。
【０１２１】
レジスタカウンタ３１０から電流電圧変換部２２０までの制御系統は、カウント値CNT2をアップすればＯＰＢレベルが上昇し、逆にカウント値CNT2がダウンすればＯＰＢレベルを低下させるような極性とする。電圧電流変換器３１４としては、先の実施形態のクランプ回路２５０におけるＰchＭＯＳトランジスタ２５２ｂを用いればよい。この場合、Ｄ／Ａ変換器３１２の出力をＰchＭＯＳトランジスタ２５２ｂのゲート端子に接続する。前記のような制御極性となるように、必要に応じて反転増幅器を設けるなどすればよい。
【０１２２】
レジスタカウンタ３１０は、クランプ回路３００の動作モードに応じて、カウントする対象が異なるようになっている。この仕組みのために、クランプ回路３００は、モード切替判定回路３２０と、このモード切替判定回路３２０の制御の元でレジスタカウンタ３１０のクロック端子ＣＫに入力されるパルスを垂直同期信号ＶＳおよび比較パルスＣＰの何れか一方に切り替える第１スイッチ３２２と、同じくレジスタカウンタ３１０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力される信号を比較器３０２の出力および判定回路３０６の何れか一方に切り替える第２スイッチ３２４とを備える。
【０１２３】
アップダウンカウンタ３０４とレジスタカウンタ３１０とは、カウント対象が異なるものの、基本的な動作はアップダウンカウント機能を備える点で同じである。ただし、レジスタカウンタ３１０のカウント値CNT2は、直接後段のＤ／Ａ変換器３１２のレジスタ値を担うことになるので、レジスタカウンタ３１０には、収束させたいＯＰＢレベルに応じた初期値Ｄ１がセットされる。
【０１２４】
そして、電流電圧変換部２２０から得られる撮像信号Ｓ３をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換器２８とは独立に、信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベル比較用のＡ／Ｄ変換部として、比較器３０２や、アップダウンカウンタ３０４あるいはレジスタカウンタ３１０が設けられている。
【０１２５】
たとえば、スタートアップモード時には、比較器３０２とレジスタカウンタ３１０により、事実上のサンプリング周波数が比較パルスＣＰの周波数となる実質的に１ビットのＡ／Ｄ変換部が構成される。またノーマルモード時には、比較器３０２とアップダウンカウンタ３０４により、実質的に１ビットのＡ／Ｄ変換部が構成される。また、判定回路３０６やレジスタカウンタ３１０は、直流レベル比較用のＡ／Ｄ変換部として機能する比較器３０２やアップダウンカウンタ３０４もしくは当該レジスタカウンタ３１０により得られたデジタルデータに基づいて、直流レベルと基準値との差に応じた制御電圧信号をデジタル信号処理により求めるデジタル演算処理部として機能する。
【０１２６】
クランプ回路３００にて使用される動作制御用の垂直同期信号ＶＳおよび比較パルスＣＰは図示しない図示しないタイミングジェネレータから発せられる。ここで、図７（Ｂ）に示すように、垂直同期信号ＶＳは、１フレーム（または１フィールド）の最初に送出されるパルスである。また比較パルスＣＰは、感光部１０の各水平走査ライン（１Ｈ）の最初に送出される水平同期信号ＨＳに連動して、水平走査方向の先頭側におけるＯＰＢ画素位置で送出されるパルスである。この比較パルスＣＰは、固体撮像素子３の水平走査方向の先頭側に用意されたＯＰＢ画素の任意の１列の出力信号と基準電圧を比較パルスＣＰのタイミングで比較するためのものである。なお、垂直走査方向の先頭側におけるＯＰＢ画素位置では、この比較パルスＣＰが送出されないようにする。
【０１２７】
比較器３０２の一方の入力端子には基準電圧発生回路３０３から基準電圧Ｖ３が入力される。基準電圧発生回路３０３は、固定の基準電圧ではなく、比較パルスＣＰごとに略一定幅でスイングさせた（高電圧側と低電圧側とを交互に切り替えた）基準電圧Ｖ３を発生する。基準電圧Ｖ３はＯＰＢレベルを収束させたい電圧であり、その中央値Ｖ３０とスイング幅ΔＶ３は、電流クランプ部２６の後段の信号処理に合わせて決まる。
【０１２８】
比較器３０２は、この基準電圧Ｖ３と電流電圧変換部２２０から出力される電圧信号Ｓ３との大小を比較し結果をデジタル値で出力する。具体的には、“基準電圧Ｖ３＞電圧信号Ｓ３”であれば“Ｈ；ハイ”を出力し、それ以外は“Ｌ：ロー”を出力する。この比較結果は、スタートアップ時にはレジスタカウンタ３１０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力され、ノーマルモード時にはアップダウンカウンタ３０４のアップ／ダウン切替端子（Ｕ／Ｄ）に入力される。
【０１２９】
アップダウンカウンタ３０４および判定回路３０６は、ノーマルモード時にのみ動作する部分である。アップダウンカウンタ３０４は、このアップ／ダウン切替端子（Ｕ／Ｄ）が“Ｈ”すなわち“基準電圧Ｖ３＞電圧信号Ｓ３”のときに比較パルスＣＰがクロック端子ＣＫに入力されるとカウント値CNT1を“＋１”する。逆に、アップ／ダウン切替端子（Ｕ／Ｄ）が“Ｌ”すなわち“基準電圧Ｖ３≦電圧信号Ｓ３”のときに比較パルスＣＰがクロック端子ＣＫに入力されるとカウント値CNT1を“−１”する。
【０１３０】
ここで図７（Ｂ）に示すように、比較パルスＣＰは、ＯＰＢ画素位置で送出されるものなので、結果として、比較器３０２とアップダウンカウンタ３０４とにより、水平走査方向のＯＰＢ画素の所定列の出力信号Ｓ３と基準電圧Ｖ３を比較パルスＣＰのタイミングで比較し、その比較結果をアップダウンカウンタ３０４のカウント値CNT1に反映させることになる。
【０１３１】
アップダウンカウンタ３０４のカウント値CNT1は、判定回路３０６の一方の入力端子に入力される。判定回路３０６は、具体的にはデジタルコンパレータとして構成されており、判定基準としてＤ０（デジタル値）が他方の入力端子に入力されている。
【０１３２】
判定回路３０６は、アップダウンカウンタ３０４のカウント値CNT1が正の判定基準値“Ｄ０”を上回ったら、次の垂直同期信号ＶＳでレジスタカウンタ３１０のカウント値CNT2を“−１”する信号を出力する。逆に、負の判定基準値“−Ｄ０”を下回ったら、レジスタカウンタ３１０のカウント値CNT2を“＋１”する信号を出力する。判定回路３０６の出力は、レジスタカウンタ３１０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力される。
【０１３３】
比較器３０２の比較出力を使用するのがスタートアップモード時にはレジスタカウンタ３１０、ノーマルモード時にはアップダウンカウンタ３０４である点で異なるものの、その比較出力に基づくカウント動作は、スタートアップモードとノーマルモードともに、水平同期信号ＨＳ後の比較パルスＣＰで行なう。つまり、実質的には、基準電圧Ｖ３とＯＰＢレベルとの比較動作は水平同期信号ＨＳ後の比較パルスＣＰのみで行なわれる。
【０１３４】
よって、この比較パルスＣＰがアクティブ以外の時間帯は比較器３０２や基準電圧発生回路３０３は動作不要である。むしろ動作させておくと、比較器３０２や基準電圧発生回路３０３にはＤＣ電流が流れ、消費電流の無駄になるので、比較パルスＣＰがアクティブのタイミングだけイネーブル（Enable）であればよい。そこで、本実施形態では、オンオフ制御部３０９により、水平同期信号ＨＳで立ち上がり比較パルスＣＰで立ち下がる制御信号を作り、この制御信号で比較器３０２や基準電圧発生回路３０３にイネーブル（Enable）をかけるように構成している。オンオフ制御部３０９の具体的な回路は図示を省略する。これにより、消費電流を削減することができる。
【０１３５】
上記構成のクランプ回路３００は、スタートアップモードおよびノーマルモードの何れにおいても、電流電圧変換部２２０の出力する電圧信号Ｓ３のＯＰＢ画素出力レベルが基準電圧Ｖ３より大きいとき比較器３０２の出力が“Ｌ”になるように接続され、レジスタカウンタ３１０のカウント値CNT2を“１”小さくし、Ｄ／Ａ変換器３１２のアナログ出力を“１ＬＳＢ”分小さくするように作用する。この結果、電流電圧変換部２２０のＯＰＢ画素出力レベル（ＯＰＢレベル）も小さくなり基準電圧Ｖ３との差が減少するように、全体が負帰還制御システムを形成する。
【０１３６】
比較パルスＣＰと垂直同期信号ＶＳとは、図７（Ｂ）から分かるように、比較パルスＣＰの方が高周波数である。よって、電圧電流変換器３１４のレジスタ値を設定するレジスタカウンタ３１０のクロック入力端子ＣＫに比較パルスＣＰが入力されているときには、全体の制御系は比較的高速に動作する。クランプ回路３００は、この動作状態をスタートアップモードとする。一方、クロック入力端子ＣＫに垂直同期信号ＶＳが入力されているときには、全体の制御系は比較的低速に動作する。クランプ回路３００は、この状態をノーマルモードとする。
【０１３７】
ところで、ＯＰＢ画素出力と基準電圧Ｖ３との差が電圧電流変換器３１４の“１ＬＳＢ”の変動による出力の変化より小さくなると、比較ごとに電圧電流変換器３１４の出力電圧を上げ下げするような状態になる。この状態は、上記のデジタル制御の観点からいえば安定点ということができるが、この電圧変動が画像ムラに現れると安定点とはいえず、むしろ発振状態と捉えるの方が適切である。一方、この状態は、ＯＰＢ画素出力と基準電圧Ｖ３が十分近いことを示している。
【０１３８】
そこで、実際の制御に際しては、ＯＰＢ画素出力が基準電圧Ｖ３から大きく離れているときに基準電圧Ｖ３に近づける動作状態をスタートアップモード（モード出力Ｌ）とし、比較パルスＣＰに基づいてレジスタカウンタ３１０をカウント動作させることで比較的高速に動作させる。そして、スタートアップモードで動作させたときにＯＰＢ画素出力と基準電圧Ｖ３とが十分近い状態となったことをモード切替判定回路３２０が検知したら低速動作のノーマルモード（モード出力Ｈ）に移行させる。そして、ノーマルモード時には、上記発振状態が生じないよう、スタートアップモード時よりも低速且つ低感度で動作させることとする。
【０１３９】
モード切替判定回路３２０は、Ｄ／Ａ変換器３１２の出力電圧の上げ状態から下げ状態への変化を監視することでＯＰＢ画素出力が基準電圧Ｖ３に近づいたか否かを判断する。この判断方法としては、Ｄ／Ａ変換器３１２の出力電圧の上げ状態から下げ状態への変化をレジスタカウンタ３１０のカウント値CNT2の状態で判断するような１回で行なうことも可能である。また、数回の上げ下げをカウントして検知することも可能である。
【０１４０】
図８は、クランプ回路３００におけるスタートアップモードの制御動作を示すフローチャートである。先ずクランプ回路３００は、“スタートアップモードの初期化”を行なう（Ｓ１００）。たとえば、モード切替判定回路３２０はモード出力を“Ｌ”にセットする。またクランプ回路３００は、レジスタカウンタ３１０に初期値Ｄ１をセットする。これを受けて、電圧電流変換器３１４から初期値Ｄ１に応じた電圧が出力され、これを受けた電圧電流変換器３１４が初期のクランプ電流Ｓcpを電流電圧変換部２２０の入力部に供給する。
【０１４１】
次に、クランプ回路３００は、電流電圧変換部２２０の電圧信号Ｓ３が示すＯＰＢレベルと基準電圧Ｖ３とを比較し、この比較結果を、Ｄ／Ａ変換器３１２のレジスタ値を担うレジスタカウンタ３１０に入力する。結果の取り込みはＯＰＢ画素を出力しているタイミングで立ち上がる比較パルスＣＰで行なうことによりＯＰＢ画素と基準電圧Ｖ３の比較結果として反映する。
【０１４２】
具体的には、先ず、比較器３０２とレジスタカウンタ３１０とにより、電流電圧変換部２２０の電圧信号Ｓ３が示すＯＰＢレベルと基準電圧Ｖ３とを比較パルスＣＰに基づいて比較する（Ｓ１０２）。ＯＰＢレベルが基準電圧Ｖ３よりも大きければ、レジスタカウンタ３１０は、レジスタカウンタ値CNT2を“−１”する（Ｓ１０２−ＹＥＳ，Ｓ１１０）。これを受けて、Ｄ／Ａ変換器３１２は、その出力電圧を低下させる（Ｓ１１２）。これにより、ＯＰＢレベルが低下する（Ｓ１１４）。この後、ステップＳ１０２に戻り、次の水平走査について上記処理（Ｓ１０２〜Ｓ１１４）を繰り返す。つまり、ＯＰＢレベルが基準電圧Ｖ３以下となるまで、水平走査のＯＰＢ画素ごとに上記処理を繰り返すことでＯＰＢレベルを基準電圧Ｖ３まで低下させる。
【０１４３】
逆に、ＯＰＢレベルが基準電圧Ｖ３以下のとき（小さいか等しいとき）は、レジスタカウンタ３１０はレジスタカウンタ値CNT2を“＋１”する（Ｓ１０２−ＮＯ，Ｓ１２０）。これを受けて、Ｄ／Ａ変換器３１２は、その出力電圧を上昇させる（Ｓ１２２）。これにより、ＯＰＢレベルが低上昇する（Ｓ１２４）。この後、ステップＳ１０２に戻り、次の水平走査について上記処理（Ｓ１０２〜Ｓ１２４）を繰り返す。つまり、ＯＰＢレベルが基準電圧Ｖ３以上となるまで、水平走査のＯＰＢ画素ごとに上記処理を繰り返すことでＯＰＢレベルを基準電圧Ｖ３まで上昇させる。
【０１４４】
この過程で、モード切替判定回路３２０は、レジスタカウンタ３１０のカウント値CNT2を監視し、カウント値CNT2のアップからダウンへの変化、あるいはダウンからアップへの変化の回数をカウントする（Ｓ１３０）。そして、このカウント数が予め定めてあるノーマルモードへの切替条件を満足するか否かを判定する（Ｓ１３２）。切替条件を満足するときには、モード切替判定回路３２０は、モード出力を“Ｌ”から“Ｈ”に切り替えることで、クランプ回路３００をノーマルモードに移行させる（Ｓ１３４）。
【０１４５】
ステップＳ１２２，Ｓ１３２によるＯＰＢレベル制御電圧の切替えは比較パルスＣＰごとになされるので、比較的高速の制御動作となる。つまり、スタートアップモード時には、ＯＰＢクランプレベルを設定値に急速に収束させるモードとして動作させることができる。
【０１４６】
なお、ノーマルモードに移行した後、何らかの原因でクランプ動作が不安定になりＯＰＢレベルが所定範囲外になったときには、モード切替判定回路３２０は、モード出力を“Ｈ”から“Ｌ”に切り替えることで、クランプ回路３００をスタートアップモードに移行させる（Ｓ１４０）。これにより、上記の高速な引き込み動作を再起動することができる。
【０１４７】
図９は、クランプ回路３００におけるノーマルモードの制御動作を説明する図である。ここで、図９（Ａ）は制御手順を示すフローチャートであり、図９（Ｂ）は、基準電圧発生回路３０３が発生する基準電圧Ｖ３の一例を示す図である。
【０１４８】
スタートアップモードからノーマルモードに移行すると、クランプ回路３００は、先ずアップダウンカウンタ３０４のカウント値CNT1を初期化する（Ｓ２００）。また、このノーマルモードでは、比較器３０２の比較出力を、垂直同期信号ＶＳで毎回クリアされるレジスタカウンタ３１０側に切り替え入力する。
【０１４９】
そして、１フレーム中、ＯＰＢ画素出力のレベルが基準電圧Ｖ３より大きければ“＋１”、小さければ“−１”を繰り返し、カウンタ値CNT1が正の基準値“Ｄ０”を上回ったら、判定回路３０６が次の垂直同期信号ＶＳでレジスタカウンタ３１０のカウント値CNT2を“−１”する信号を送る。逆に、負の基準値“−Ｄ０”を下回ったら、カウント値CNT2“＋１”する信号を送る。
【０１５０】
具体的には、先ず、比較器３０２とアップダウンカウンタ３０４とにより、電流電圧変換部２２０の電圧信号Ｓ３が示すＯＰＢレベルと基準電圧Ｖ３とを比較パルスＣＰに基づいて比較する（Ｓ２０２）。ＯＰＢレベルが基準電圧Ｖ３よりも大きければ、アップダウンカウンタ３０４は、カウンタ値CNT1を“＋１”する（Ｓ２０４）。逆に、ＯＰＢレベルが基準電圧Ｖ３以下のとき（小さいか等しいとき）は、アップダウンカウンタ３０４はカウンタ値CNT1を“−１”する（Ｓ２０６）。判定回路３０６は、カウント値CNT1と判定基準Ｄ０とを比較し、その結果をレジスタカウンタ３１０に入力する。レジスタカウンタ３１０のクロック端子ＣＫには垂直同期信号ＶＳが入力されており、レジスタカウンタ３１０は、判定回路３０６の判定結果を垂直同期信号ＶＳごとにチェックする（Ｓ２１０）。
【０１５１】
ここで図９（Ｂ）に示すように、基準電圧発生回路３０３は、ノーマルモード時の基準電圧Ｖ３を比較パルスＣＰごとに変動幅ΔＶ３だけ上下に変動させている。これに応じて、たとえば、アップダウンカウンタ３０４のカウント値CNT1が“±６４”を超えたところでレジスタカウンタ３１０を動作させるように判定回路３０６に、判定基準値Ｄ０として“６４”をセットする。ＯＰＢ画素出力が基準電圧Ｖ３の大きいレベル“Ｖ３＋”より大きい場合、アップダウンカウンタ３０４は比較パルスＣＰの都度に“＋１”を繰り返し６４回目の比較で“＋６４”に達する（Ｓ２０２，Ｓ２０４，Ｓ２１０）。
【０１５２】
そして、カウンタ値CNT1が正の基準値“Ｄ０”（前例では６４）を上回っていると判定回路３０６の判定結果が示しているときには、レジスタカウンタ３１０は、次の垂直同期信号ＶＳと同時にカウント値CNT2を“−１”する（Ｓ２２０）。これを受けて、Ｄ／Ａ変換器３１２は、その出力電圧を低下させる（Ｓ２２２）。これにより、ＯＰＢレベルが低下する（Ｓ２２４）。この後、ステップＳ２００に戻り、次のフレームについて上記処理（Ｓ２００〜Ｓ２２４）を繰り返す。つまり、ＯＰＢ画素出力が基準電圧Ｖ３の中央値Ｖ３０に近づくまで、上記処理を繰り返す。
【０１５３】
逆に、ＯＰＢ画素出力が基準電圧Ｖ３の小さいレベル“Ｖ３−”より大きい場合、アップダウンカウンタ３０４は比較パルスＣＰの都度に“−１”を繰り返し６４回目の比較で“−６４”に達する（Ｓ２０２，Ｓ２０６，Ｓ２１０）。そして、カウンタ値CNT1が負の基準値“−Ｄ０”（前例では−６４）を下回っていると判定回路３０６の判定結果が示しているときには、レジスタカウンタ３１０は、次の垂直同期信号ＶＳと同時にカウント値CNT2を“＋１”する（Ｓ２３０）。これを受けて、Ｄ／Ａ変換器３１２は、その出力電圧を上昇させる（Ｓ２３２）。これにより、ＯＰＢレベルが上昇する（Ｓ２３４）。この後、ステップＳ２００に戻り、次のフレームについて上記処理（Ｓ２００〜Ｓ２３４）を繰り返す。つまり、ＯＰＢ画素出力が基準電圧Ｖ３の中央値Ｖ３０に近づくまで、上記処理を繰り返す。
【０１５４】
一方、ＯＰＢ画素出力が基準電圧Ｖ３の大きいレベル“Ｖ３＋”と小さいレベル“Ｖ３−”の間にあるときは、比較パルスＣＰに基づく比較ごとにアップダウンカウンタ３０４は、そのカウント値CNT1に対する“＋１”と“−１”を繰り返すことになる。この結果、アップダウンカウンタは“±６４”に達することができずクランプレベルは固定されたままとなる。このように、基準電圧Ｖ３の変動幅ΔＶ３は、クランプ回路３００の不感帯として作用する。クランプレベルは、レジスタカウンタ３１０のカウント値CNT2をＤ／Ａ変換器３１２でアナログ値に直したものに対応するもので離散的な値をとる。Ｄ／Ａ変換器３１２の１ＬＳＢ分に応じたクランプレベル変動分より基準電圧Ｖ３の変動幅ΔＶ３を大きくとることで、ＯＰＢ画素出力を不感帯に落とし込むことができる。
【０１５５】
つまり、このノーマルモードでは、スタートアップモードよりも低感度でＯＰＢクランプ動作をさせることができる。またこのことにより、ノイズに対する安定性を確保することができる。ただし現実には、ＯＰＢ画素出力にノイズが混入するため平均的には不感帯に落ち込んでいても、瞬間的には変動幅を超えることがある。ノイズが大きい場合、確率的に先の例でいえば６４回カウントアップあるいはカウントダウンすることもありえる。この変動は、次のフレームで戻る確率が高く、これを繰り返すと面フリッカとなる。この場合は、基準電圧Ｖ３の変動幅ΔＶ３を調整することにより、ＯＰＢクランプの感度を設定することができる。
【０１５６】
また、ノーマルモードではレジスタカウンタ３１０の変化を垂直同期信号ＶＳに同期して行なう。つまり事実上のサンプリング周波数が垂直同期信号ＶＳの周波数となる。これは１枚の画像の先頭部分でクランプレベルを変化させることを意味する。これにより、画像途中にクランプノイズが混入することを防ぐことができるという効果がある。また、ステップＳ２２２，Ｓ２３２によるＯＰＢレベル制御電圧の切替えは垂直同期信号ＶＳごとになされるので、比較的ゆっくりとした制御動作となる。この点では、ＯＰＢクランプ制御を安定的に動作させる上で効果が高い。つまり、ノーマルモードでは、ＯＰＢレベルが基準値にほぼ収束したところで、クランプレベルの変動に対し感度の低い状態で動作させることができる。
【０１５７】
なお、ノーマルモードに移行した後、何らかの原因でクランプ動作が不安定になりＯＰＢレベルが所定範囲外になったときには（Ｓ２０２）、モード切替判定回路３２０は、モード出力を“Ｈ”から“Ｌ”に切り替えることで、クランプ回路３００をスタートアップモードに移行させる（Ｓ２４０）。これにより、スタートアップモードによる高速な引き込み動作を再起動することができる。
【０１５８】
以上のように、デジタル回路による演算処理部は、固体撮像素子３が出力する光学的黒レベル（ＯＰＢ）をある一定の設定値に固定させるために必要なＤＣシフト量、つまり固体撮像素子３におけるＯＰＢクランプレベルをデジタル値で保持することにより、アナログ値で保持するときのような、外付け容量を必要としない。このため、部品点数の削減や実装面積の縮小しつつ、画面内での黒レベル変動を抑えるＯＰＢクランプ機能をデジタル処理にて実現することができる。
【０１５９】
また、クランプレベルをデジタル化する回路（Ａ／Ｄ変換器）を信号系統とは独立に設けることで、低分解能のＡ／Ｄ変換器を利用することができる。たとえば、ＯＰＢレベルのデジタル化を比較器３０２つまり１ビットでデジタル化するコンパレータを利用することができ、多ビットのＡ／Ｄ変換器を使う場合に比べ、サンプリング周波数を低くすることでデジタルノイズの問題を緩和し回路規模を小さくすることができる。よって、クランプ回路３００を固体撮像素子３と同一の半導体基板上に集積することにより、高集積化が可能なクランプシステムを有する固体撮像装置を提供することができる。
【０１６０】
また、ＯＰＢレベルの変動に対する動作速度や感度の違う複数のモードを切替制御する、たとえば高速且つ通常感度のスタートアップモードと、低速且つ不感帯付きのノーマルモードとを持つことにより、高速の引き込みとノイズに対する安定性という相反する特性を持たせることができる。これにより、スタンバイ解除時や、ＰＧＡのゲイン変更などによる急激なオフセット量の変動に伴なう大幅なクランプレベルの変動に対し、急速に値を収束させることができ、また安定状態においては感度を抑えることにより、ノイズによるクランプレベルの変動を抑えることができる。
【０１６１】
図１０は、クランプ回路２５０の他の構成例を示すブロック図である。上記実施形態の構成では、電流信号検出部５にて得られた信号電流Ｓ０を電流電圧変換部２２０で電圧信号Ｓ３に変換し、この電圧信号Ｓ３を監視してＤＣクランプを実現していたが、本実施形態では、撮像信号を電流モードのままで監視するように構成した点に特徴を有する。
【０１６２】
この構成のクランプ回路２５０は、電流信号検出部５からの信号電流Ｓ２を受け取るカレントミラー構成の電流検知回路２９３と、カレントミラー構成の基準電流源２９６とを備えている。電流検知回路２９３は、受け取った信号電流をＳ２を差動増幅器２５２に渡すカレントミラー部２９４と、カレントミラー部２９４で射影された信号電流Ｓ２を受け取り電流電圧変換部２２０に渡すカレントミラー部２９５とを含む。
【０１６３】
差動増幅器２５２の所定位置（場所は回路構成により変わる）には、クランプのタイミングを規定するクランプパルスが入力される。具体的には、固体撮像素子３のＯＰＢ画素位置に応じたパルスが入力されることで、ＯＰＢクランプが実現される。この差動増幅器２５２は、電流入力且つ電流出力型のものであり、電流検知回路２９３のカレントミラー部２９４にて検知された信号電流Ｓ２（もしくはこれに対応する電流）と基準電流源２９６で規定される基準電流Ｓ４とを比較して、その差がなくなるように電流加算部２８０にクランプ電流Ｓcpを帰還する。これにより、電流クランプ部２６の後段に設けられた電流電圧変換部２２０の入力部では、信号電流Ｓ２のＤＣレベルが一定値に保持される。
【０１６４】
図１１は、撮像信号を電流モードのままで監視する構成の他の例を示す図である。この構成のクランプ回路２５０は、電流信号検出部５からの信号電流Ｓ２をスイッチ素子２９７ａを介して受け取るカレントミラー構成の電流検知回路２９８と、カレントミラー構成の基準電流源２９９とを備えている。
スイッチ素子２９７ａは、クランプパルスで制御されクランプレベルを監視するタイミングを規定する。これに対応するように、クランプ回路２５０と電流電圧変換部２２０との間にはクランプパルスと逆極性のパルスで制御されるスイッチ素子２９７ｂが設けられる。このスイッチ素子２９７ｂは、クランプパルスを逆極性にするためのインバータ２９７ｃを介して、クランプパルスにより制御される。
【０１６５】
差動増幅器２５２は、電流入力且つ電流出力型のものであり、電流検知回路２９８で検知された信号電流Ｓ２（もしくはこれに対応する電流）と基準電流源２９９で規定される基準電流Ｓ４とを比較して、その差がなくなるように電流加算部２８０にクランプ電流Ｓcpを帰還する。これにより、電流クランプ部２６の後段に設けられた電流電圧変換部２２０の入力部では、信号電流Ｓ２のＤＣレベルが一定値に保持される。
【０１６６】
なお図１０や図１１に示した電流モードのままで監視する構成においても、電流信号検出部５と電流加算部２８０との間に、可変利得増幅器２００を設けてもよい。そしてこの場合にも、クランプ電流Ｓcpの帰還先は、可変利得増幅器２００の前段側および後段側（電流加算部２８０の手前）の何れであってもよい。
【０１６７】
以上説明したように、上記の各実施形態によれば、ＣＭＯＳセンサなどの電流出力型の固体撮像素子との組合せにおいて、撮像信号の直流レベルを安定化させるクランプ回路を電流帰還型のクランプ回路としたことで、従来のような電圧帰還型の構成の場合に必要だった電圧加算器やＤＣ成分カットするための容量素子などが不要になり、単純に信号電流にクランプ電流を帰還するだけで、出力信号のＤＣレベルを安定化する直流クランプが可能となる。このため、部品点数を削減することができ、また信号が通過する回路数を減らすことができるため、ノイズの混入なども少なくすることができる。
【０１６８】
さらに、クランプ電流を注入する回路自体は、ＭＯＳトランジスタの定電流特性を用いることで簡単に形成することができ、システムの単純化や素子数の低減に貢献することができる。つまり、電流出力型の固体撮像素子との組合せにおいて、電流信号検出部を構成する電圧動作点設定部や電流サンプリング部あるいはクランプ部をすべて電流動作型の構成とすることで、撮像部（受光部／画素部）と同一の半導体基板に電流信号検出部やクランプ部を形成した一体型の固体撮像素子そのものを撮像装置とすることができ、非常に都合がよい。
【０１６９】
また、ＣＤＳ回路やＰＧＡ回路も電流型の信号処理を行なう構成とし、これらと電流帰還型のクランプ部とを組み合わせることで、限られた電源電圧のなかで信号を処理する場合において、電圧信号で処理するよりも回路のダイナミックレンジを確保しやすいという利点もある。
【０１７０】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１７１】
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組み合わせにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１７２】
たとえば、上記実施形態では、電流モードでＣＤＳ機能をなす電流信号検出部５の具体例として、本願出願人による特願２００２−１０２１０８号に記載の第１あるいは第６実施形態の構成を利用したが、これに限らず、特願２００２−１０２１０８号に記載のその他の実施形態の構成を利用することもできる。勿論、特願２００２−１０２１０８号に記載の構成例に限らず、固体撮像素子３にて取得した信号を電流信号で電流クランプ部２６側に伝達する構成のものであればよい。たとえば、“IEEE TRANSACTIONS ON ELECTRON DEVICE,VOL44,No10「On-Focal-Plane Signal Processing for Current-Mode Active Pixel Sensors；以下文献１という）”にて提案されてる、２セル構成のカレントコピアを用いたＦＰＮ抑制回路（ＣＤＳ回路）と組み合わせてもかまわない。
【０１７３】
またたとえば、固体撮像素子３と電流クランプ部２６との間に電流モードで動作するＣＤＳ回路を備えていなくてもよい。この場合、電流クランプ部２６の後段にて電圧モードでＣＤＳ処理をすればよい。ただしこの場合、前述の説明から分かるように、全体としての回路規模が大幅に増えるので、得策ではない。つまり、電流信号として撮像信号を出力する固体撮像素子３と電流モードでクランプ動作する電流クランプ部２６との組合せにおいては、その間に電流モードでＣＤＳ処理する電流信号検出部５を設ける構成が最も好ましい構成となる。そして、これにより、部材を極力少なくすることができ、スペースやコストの面で効果が大きい。
【０１７４】
また上記実施形態では、ＭＯＳトランジスタを用いて、電圧動作点設定部や電流サンプリング部、あるいはクランプ電流を撮像信号に帰還するための電流帰還部を構成する例を説明したが、接合（Junction）型電界効果トランジスタやバイポーラ（Bipolar ）型トランジスタを用いた構成であってもよい。
【０１７５】
さらに、上記実施形態では感光部が行列状（２次元状）に配されたエリアセンサを例に説明したが、これに限らず、ラインセンサであってもよい。
【０１７６】
また、上記実施形態で述べた各回路を、これらとは相補関係となるものに変形可能なのはいうまでもない。
【０１７７】
【発明の効果】
以上のように、本発明によれば、電流帰還型のクランプ回路を用いることによって、電圧帰還型の場合に必要だった電圧加算器や、ＤＣ成分カットするための容量素子などが不要になり、単純に信号電流にクランプ電流を加えてやるだけで直流クランプが可能となる。このため、出力信号のＤＣレベルの安定化やアナログ回路のダイナミックレンジの確保とともに、システムの単純化や素子数の低減に貢献することができる。特に、ＣＭＯＳセンサなどの電流出力型の固体撮像素子および電流動作型のＣＤＳ回路と組み合わせる場合に有効である。
【図面の簡単な説明】
【図１】 電流出力方式の固体撮像素子と本発明に係る撮像信号処理装置とを備えた撮像装置の一実施形態の構成例を示す図である。
【図２】 電流クランプ部を撮像装置の全体とともに示したブロック図である。
【図３】 電流信号検出部の一実施形態の構成例を示す図である。
【図４】 撮像装置のより具体的な構成例を示した図である。
【図５】 クランプ回路の具体的な構成例を示す図である。
【図６】 電流信号検出部の他の実施形態の構成例を示す図である。
【図７】 クランプ回路の他の実施形態の構成例を示す図である。
【図８】 クランプ回路におけるスタートアップモードの制御動作を示すフローチャートである。
【図９】 クランプ回路におけるノーマルモードの制御動作を説明する図である。
【図１０】 クランプ回路の他の構成例を示すブロック図である。
【図１１】 撮像信号を電流モードのままで監視する構成の他の例を示す図である。
【図１２】 従来より用いられている固体撮像装置の構成例を示す概略ブロック図である。
【符号の説明】
１…撮像装置、３…固体撮像素子、５…電流信号検出部、７…電圧動作点設定部、９…電流サンプリング部、２６…電流クランプ部、２８…Ａ／Ｄ変換器、２００…可変利得増幅器、２２０…電流電圧変換部、２５０…クランプ回路、２５２…差動増幅器、２６０…制御電圧発生回路、２８０…電流加算部、２９０…基準電圧源、３００…クランプ回路、３０２…比較器、３０３…基準電圧発生回路、３０４…アップダウンカウンタ、３０６…判定回路、３０９…オンオフ制御部、３１０…レジスタカウンタ、３１２…Ｄ／Ａ変換器、３１４…電圧電流変換器、３２０…モード切替判定回路

Claims (12)

1. 固体撮像素子から電流信号として出力される撮像信号の出力レベルを一定値に保持する撮像信号処理方法であって、
   前記撮像信号を電圧信号に変換し、該電圧信号における所定期間の出力レベルを検知し、この検知した出力レベルと予め定められている基準電圧値との差が略零となるように、前記撮像信号にクランプ電流を帰還することを有し、
   前記撮像信号にクランプ電流を帰還する際、リセット期間に前記撮像信号への帰還を停止させた前記クランプ電流を、前記電圧信号に変換する動作基準点を設定するための基準電圧源に還流させる
   ことを特徴とする撮像信号処理方法。
2. 固体撮像素子から電流信号として出力される撮像信号の出力レベルを一定値に保持する撮像信号処理装置であって、
   前記撮像信号を電圧信号に変換する電流電圧変換部と、
   前記電流電圧変換部により変換された電圧信号における所定期間の出力レベルを検知し、この検知した前記出力レベルと予め定められている基準電圧値とを比較することで前記出力レベルと前記基準電圧値との差を求める出力レベル比較部と、
   前記出力レベル比較部が求めた前記出力レベルと前記基準電圧値との差が略零となるように前記撮像信号にクランプ電流を帰還する電流帰還部とを備え、
   前記電流帰還部は、リセット期間に前記撮像信号への帰還を停止させた前記クランプ電流を、前記電流電圧部の動作基準点を設定するための基準電圧源に還流させる
   ことを特徴とする撮像信号処理装置。
3. 前記出力レベル比較部は、前記電流電圧変換部により変換された前記電圧信号における前記所定期間の出力レベルと、前記予め定められている基準電圧値としての基準出力電圧とを比較する
   ことを特徴とする請求項２に記載の撮像信号処理装置。
4. 前記出力レベル比較部は、前記出力レベルと前記基準電圧値との差に応じた制御電圧信号を出力する制御電圧発生部を有し、
   前記電流帰還部は、前記制御電圧発生部から出力された前記制御電圧信号に基づいて前記クランプ電流を生成する電圧電流変換部を有する
   ことを特徴とする請求項２に記載の撮像信号処理装置。
5. 前記電圧電流変換部は、前記制御電圧信号がゲート端子に印加されるＭＯＳトランジスタを含み、当該ＭＯＳトランジスタの定電流特性を用いて前記クランプ電流を生成する
   ことを特徴とする請求項４に記載の撮像信号処理装置。
6. 前記固体撮像素子の各画素から画素信号線を介して出力される電流信号に含まれているオフセット成分を抑制する電流信号検出部であって、
   前記画素信号線を介して出力される前記電流信号を、この電流信号の形態のままで受け取り、前記画素ごとに、受け取った前記電流信号におけるリセット期間の成分をサンプリングし、このサンプリングした成分と前記電流信号における検出期間の成分との差を求め、これにより、前記オフセット成分が抑制された前記撮像信号を抽出する電流信号検出部を有し、
   前記出力レベル比較部は、前記電流信号検出部が検出した前記撮像信号における前記所定期間の出力レベルを検知する
   ことを特徴とする請求項２に記載の撮像信号処理装置。
7. 前記電流信号検出部は、前記リセット期間に対応する入力フェーズ時に前記電流信号における前記リセット期間の電流成分を受けて保持し、前記検出期間に対応する出力フェーズ時には前記入力フェーズ時に保持した電流成分を出力するカレントコピアを具備し、
   前記電流信号における検出期間には、当該検出期間の成分と前記カレントコピアの前記電流入出力端子から出力される成分との差を求める
   ことを特徴とする請求項６に記載の撮像信号処理装置。
8. 前記電流電圧変換部は、前記基準電圧源により動作基準点が設定され、前記固体撮像素子から出力される電流モードの撮像信号を電圧信号に変換する
   ことを特徴とする請求項２に記載の撮像信号処理装置。
9. 前記出力レベル比較部は、前記撮像信号をデジタル信号に変換しデジタル信号処理をする信号処理系統用のＡ／Ｄ変換部とは独立に、前記信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣る出力レベル比較用のＡ／Ｄ変換部を有する
   ことを特徴とする請求項２に記載の撮像信号処理装置。
10. 前記出力レベル比較用のＡ／Ｄ変換部は、前記撮像信号における前記所定期間の出力レベルと前記予め定められている基準値とを比較する１ビットのＡ／Ｄ変換部である
    ことを特徴とする請求項９に記載の撮像信号処理装置。
11. 前記出力レベル比較部は、前記出力レベル比較用のＡ／Ｄ変換部により得られた前記所定期間の出力レベルを表すデジタルデータに基づいて、前記出力レベルと前記基準値との差に応じた制御電圧信号をデジタル信号処理により求めるデジタル演算処理部を有し、
    前記電流帰還部は、前記デジタル演算処理部により得られた前記制御電圧信号に基づいて前記クランプ電流を生成する電圧電流変換部を有する
    ことを特徴とする請求項９に記載の撮像信号処理装置。
12. 各画素からの電流信号を画素信号線を介して出力する固体撮像素子と、
    前記固体撮像素子から前記電流信号として出力される撮像信号を電圧信号に変換する電流電圧変換部と、
    前記電流電圧変換部により変換された電圧信号における所定期間の出力レベルを検知し、この検知した前記出力レベルと予め定められている基準電圧値とを比較することで前記出力レベルと前記基準電圧値との差を求める出力レベル比較部と、
    前記出力レベル比較部が求めた前記出力レベルと前記基準電圧値との差が略零となるように前記撮像信号にクランプ電流を帰還する電流帰還部とを備え、
    前記電流帰還部は、リセット期間に前記撮像信号への帰還を停止させた前記クランプ電流を、前記電流電圧部の動作基準点を設定するための基準電圧源に還流させる
    ことを特徴とする撮像装置。

Images