JP3664035B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3664035B2 JP3664035B2 JP2000092969A JP2000092969A JP3664035B2 JP 3664035 B2 JP3664035 B2 JP 3664035B2 JP 2000092969 A JP2000092969 A JP 2000092969A JP 2000092969 A JP2000092969 A JP 2000092969A JP 3664035 B2 JP3664035 B2 JP 3664035B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mos transistor
- voltage
- transistor
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 176
- 238000006243 chemical reaction Methods 0.000 claims description 138
- 239000003990 capacitor Substances 0.000 claims description 97
- 239000011159 matrix material Substances 0.000 claims description 20
- 230000035945 sensitivity Effects 0.000 claims description 15
- 238000009795 derivation Methods 0.000 claims description 4
- 230000003321 amplification Effects 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 50
- 238000009792 diffusion process Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 241000255777 Lepidoptera Species 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置に関するものであり、特に画素を二次元に配置した固体撮像装置に関する。
【０００２】
【従来の技術】
フォトダイオード等の光電変換素子（感光素子）と、その光電変換素子で発生した光電荷を出力信号線へ取り出す手段とを含む画素をマトリクス状（行列状）に配してなる二次元固体撮像装置は種々の用途に供されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方、ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して直接読み出すようになっていた。
【０００３】
ここで、従来のＭＯＳ型固体撮像装置の１画素当りの構成を図２９に示し説明する。同図において、ＰＤはフォトダイオードであり、そのカソードがＭＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ２のソースに接続されている。ＭＯＳトランジスタＴ１のソースはＭＯＳトランジスタＴ３のドレインに接続され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖoutへ接続されている。またＭＯＳトランジスタＴ１，Ｔ２のドレインには直流電圧ＶPDが印加され、フォトダイオードのアノードには直流電圧ＶPSが印加されている。
【０００４】
フォトダイオードＰＤに光が入射すると、光電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３のゲートにパルス信号φＶを与えてＭＯＳトランジスタＴ３をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通って出力信号線へ導出される。このようにして入射光量に比例した出力電流を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトランジスタＴ２をＯＮすることでＭＯＳトランジスタＴ１のゲート電圧を初期化させることができる。
【０００５】
【発明が解決しようとする課題】
このように、従来のＭＯＳ型の固体撮像装置は各画素においてフォトダイオードで発生しＭＯＳトランジスタのゲートに蓄積された光電荷をそのまま読み出すものであったからダイナミックレンジが狭く、そのため露光量を精密に制御しなければならず、しかも露光量を精密に制御しても暗い部分が黒くつぶれたり、明るい部分が飽和したりしていた。一方、本出願人は、入射した光量に応じた光電流を発生しうる感光手段と、光電流を入力するＭＯＳトランジスタと、このＭＯＳトランジスタをサブスレッショルド電流が流れうる状態にバイアスするバイアス手段とを備え、光電流を対数変換するようにした固体撮像装置を提案した（特開平３−１９２７６４号公報参照）。このような固体撮像装置は、広いダイナミックレンジを有しているものの、低輝度の場合の特性やＳ／Ｎ比などが十分でないという問題があった。
【０００６】
本発明はこのような点に鑑みなされたものであって、高輝度から低輝度までの幅広い被写体を高精細に撮像することのできる固体撮像装置を提供することを目的とする。又、本発明の他の目的は、画素の出力を大きく得ることができる固体撮像装置を提供することにある。又、本発明の他の目的は、Ｓ／Ｎ比の良好な撮像信号を得ることができる固体撮像装置を提供することにある。更に、本発明の他の目的は、同一の光電変換手段でダイナミックレンジの広い状態とダイナミックレンジの狭い状態との切換が可能な固体撮像装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため請求項１に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた固体撮像装置において、前記光電変換手段の動作状態を、前記感光素子への入射光量とは独立して、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする。
【０００８】
又、請求項２に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた固体撮像装置において、前記光電変換手段の動作状態を、前記光電変換手段に送出される信号に基づいて、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする。
【０００９】
又、請求項３に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた固体撮像装置において、前記光電変換手段の動作状態を、前記感光素子への同一の入射光量に対して前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする。
【００１０】
請求項１〜請求項３のような構成の固体撮像装置によると、被写体の輝度状態及び撮像時の環境に応じて、ダイナミックレンジを変更することができる。例えば、フォトダイオードで発生した光電荷をＭＯＳトランジスタを用いて変換する場合、このＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させると、対数変換状態（第２状態）となり、ダイナミックレンジが大きくとれる。しかしながら、低輝度で動く被写体を撮像すると、対数変換動作では、残像が目立つようになる。
【００１１】
それは、対数変換動作では、ＭＯＳトランジスタがＯＮ状態となっていてフォトダイオードの発生する電気信号をリアルタイムで対数変換してＭＯＳトランジスタから出力するが、ＭＯＳトランジスタのゲート側の電荷及びこのゲートに接続されたフォトダイオードの寄生容量などに蓄積された電荷が放電されず、前の情報が残るからである。これは、輝度が低い場合に特に目立つ。又、対数変換では、一般に変換出力が小さいので、Ｓ／Ｎ比（信号／ノイズ比）が悪い。
【００１２】
これに対して、ＭＯＳトランジスタをＯＦＦ状態にしている線形変換状態（第１状態）では、ダイナミックレンジは狭いが、光電変換手段から出力される信号は大きく得られるので、Ｓ／Ｎ比がよい。又、ＯＦＦ状態のＭＯＳトランジスタのゲートやフォトダイオードで光電荷が積分されることと、リセットされることにより、前の情報が残らないようにできる。
【００１３】
従って、低輝度から高輝度の広い範囲にわたる被写体の撮像には、光電変換手段を第２状態（対数変換）に切り換えて使用し、低輝度の被写体や、輝度範囲の狭い被写体の撮像には、光電変換手段を第１状態（線形変換）に切り換えて使用すると良い。
【００１４】
又、請求項４に記載の固体撮像装置のように、前記光電変換手段から出力される電気信号を積分するキャパシタを設けるとともに、該キャパシタで積分した信号を出力信号とすることにより、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。
【００１５】
請求項５に記載の固体撮像装置は、請求項４に記載の固体撮像装置において、前記積分した信号を前記出力信号線へ出力した後に、前記キャパシタの電荷を放出するリセット手段を有することを特徴とする。このような固体撮像装置において、そのリセット手段を、例えば、請求項６のように、第１電極と第２電極と制御電極とを備え、前記キャパシタの一端に第１電極が接続されたトランジスタで構成すると、該トランジスタの制御電極に印加する電圧のレベルを変化して該トランジスタを導通させることにより、前記キャパシタに蓄積された電荷を簡単に放出することができる。
【００１６】
請求項７に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素の光電変換手段の動作状態を、前記感光素子への入射光量とは独立して、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする。
【００１７】
又、請求項８に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素の光電変換手段の動作状態を、前記光電変換手段に送出される信号に基づいて、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする。
【００１８】
又、請求項９に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素の光電変換手段の動作状態を、前記感光素子への同一の入射光量に対して前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする。
【００１９】
請求項７〜請求項９のような構成の固体撮像装置によると、被写体の輝度状態及び撮像時の環境に応じて、ダイナミックレンジを変更することができるデジタルカメラやビデオカメラを実現することができる。又、請求項１０に記載の固体撮像装置のように、前記各画素が、前記光電変換手段の出力信号を増幅する増幅用トランジスタを有し、該増幅用トランジスタの出力信号を前記導出路を介して前記出力信号線へ出力するようになっていると、各画素からの信号が大きく安定した状態で読み出される。
【００２０】
更に、請求項１１に記載するように、請求項１０に記載の固体撮像装置において、前記出力信号線に接続されたその総数が全画素数より少ない負荷抵抗又は定電流源を有するような固体撮像装置であっても良い。この負荷抵抗又は定電流源を設けることによって、各画素から出力される電流信号を電圧信号として読み出すことができる。このような固体撮像装置において、請求項１２に記載するように、前記負荷抵抗又は定電流源は、前記出力信号線に接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続された制御電極とを有するトランジスタであっても良い。
【００２１】
請求項１２に記載の固体撮像装置において、請求項１３に記載するように、前記増幅用トランジスタを、直流電圧が印加された第１電極と、前記導出路へ信号を出力する第２電極と、前記光電変換手段の出力信号が入力される制御電極と、を備えるＮチャネルのＭＯＳトランジスタとするとき、前記増幅用トランジスタの第１電極に印加される直流電圧を、前記負荷抵抗又は定電流源となるトランジスタの第２電極に接続される直流電圧よりも高電位とすればよい。又、請求項１４に記載するように、前記増幅用トランジスタを、直流電圧が印加された第１電極と、前記導出路へ信号を出力する第２電極と、前記光電変換手段の出力信号が入力される制御電極と、を備えるＰチャネルのＭＯＳトランジスタとするとき、前記増幅用トランジスタの第１電極に印加される直流電圧を、前記負荷抵抗又は定電流源となるトランジスタの第２電極に接続される直流電圧よりも低電位とすればよい。
【００２２】
更に、請求項７〜１４のいずれかに記載の固体撮像装置において、請求項１５に記載するように、前記導出路に、全画素の中から所定のものを順次選択し、選択された画素から増幅された信号を出力信号線に導出するスイッチを設けることによって、各画素から前記出力信号線に出力される信号を順次読み出してシリアルデータとして出力することができる。
【００２３】
請求項１６に記載の固体撮像装置は、請求項１〜請求項１５のいずれかに記載の固体撮像装置において、前記光電変換手段が、第１電極に直流電圧が印加された光電変換素子と、第１電極と第２電極と制御電極とを備え、第１電極及び制御電極が光電変換素子の第２電極に接続され、光電変換素子からの出力電流が流れ込む第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの制御電極に接続され、第２電極から電気信号を出力する第２のトランジスタとから構成され、前記第１のトランジスタの第１電極と第２電極の間の電位差を変化させることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り換えることができることを特徴とする。
【００２４】
このような構成の固体撮像装置によると、前記第１のトランジスタの第１電極と第２電極の間の電位差を変えることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り換えて、そのダイナミックレンジの大きさを変更することができる。
【００２５】
請求項１７に記載の固体撮像装置は、請求項１〜請求項１５のいずれかに記載の固体撮像装置において、前記光電変換手段が、第１電極に直流電圧が印加された光電変換素子と、第１電極と第２電極と制御電極とを備え、第１電極が光電変換素子の第２電極に接続され、光電変換素子からの出力電流が流れ込むとともに第２電極と制御電極が接続された第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第１電極に接続され、第２電極から電気信号を出力する第２のトランジスタとから構成され、前記第１のトランジスタの第１電極と第２電極の間の電位差を変化させることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り換えることができることを特徴とする。
【００２６】
このような構成の固体撮像装置によると、前記第１のトランジスタの第１電極と第２電極の間の電位差を変えることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り換えて、そのダイナミックレンジの大きさを変更することができる。
【００２７】
請求項１８に記載の固体撮像装置は、請求項１〜請求項１７に記載の固体撮像装置において、前記光電変換手段が前記第１状態で動作して電気信号を前記出力信号線へ出力した後に、前記光電変換手段を初期化するためのリセット手段が設けられたことを特徴とする。
【００２８】
請求項１９に記載の固体撮像装置は、請求項１６又は請求項１７に記載の固体撮像装置において、第１電極と第２電極と制御電極とを備え、第１電極が前記第１、第２のトランジスタの制御電極に接続されるとともに第２電極が直流電圧に接続された第３のトランジスタを有し、前記光電変換手段が前記第１状態で動作して電気信号を前記出力信号線へ出力した後に、第３のトランジスタの制御電極に印加する電圧のレベルを変化させて第３のトランジスタを導通させ、前記第１、第２のトランジスタに蓄積された電荷を放出させることによって、前記光電変換手段をリセットすることを特徴とする。
【００２９】
このような固体撮像装置において、前記光電変換手段を前記第１状態で動作させたとき、前記光電変換素子からの出力電流に応じて前記第２のトランジスタの制御電極の電圧を変化させるために、前記第１、第２のトランジスタに蓄積させた電荷を、前記第３のトランジスタによって放出して、光電変換手段をリセットすることができる。
【００３０】
請求項２０に記載の固体撮像装置は、請求項１〜請求項１５のいずれかに記載の固体撮像装置において、前記光電変換手段が、第２電極に直流電圧が印加された光電変換素子と、第１電極と第２電極と制御電極とを備え、第２電極が前記光電変換素子の第１電極に接続された第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第２電極に接続され、第２電極から電気信号を出力する第２のトランジスタと、から構成され、前記第１のトランジスタの制御電極に与える電圧を変化させることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り替えることができることを特徴とする。
【００３１】
このような固体撮像装置によると、前記第１のトランジスタをサブスレッショルド領域で動作するように該第１のトランジスタの制御電極に電圧を与えることによって、前記光電変換手段を第２状態（対数変換）で動作させることができる。又、前記第１のトランジスタを非導通状態になるように制御電極に電圧を与えることによって、第２のトランジスタの制御電極に電荷を蓄積させて、前記光電変換手段を第１状態（線形変換）で動作させることができる。
【００３２】
請求項２１に記載するように、第１電極と第２電極と制御電極とを備え、第１電極が前記第１のトランジスタの第２電極に接続されるとともに第２電極が前記光電変換素子の第１電極に接続されることによって、前記第１のトランジスタ及び前記光電変換素子と直列に接続された第３のトランジスタを設けて、前記光電変換手段を前記第１状態で動作させる場合は、前記第３のトランジスタを常に導通状態にし、前記光電変換手段を前記第２状態で動作させる場合は、撮像動作させるときは前記第３のトランジスタを導通状態にし、又、各画素のバラツキを検出するときは前記第３のトランジスタを非導通状態にするようにしても構わない。
【００３３】
このように第３のトランジスタを設けたとき、前記光電変換手段を第１状態で動作させる場合、撮像動作させるときは前記第１のトランジスタを非導通状態にし、又、リセットするときは前記第１のトランジスタを導通状態にして前記第２のトランジスタの制御電極の電圧をリセットする。又、前記光電変換手段を第２状態で動作させる場合、撮像動作させるときは前記第３のトランジスタを導通状態にして前記第１のトランジスタをサブスレッショルド領域で動作させる。又、この場合、各画素の感度のバラツキを検出するときは前記第３のトランジスタを非導通状態にするとともに、前記第１のトランジスタの第１電極に印加する電圧を変化させて、前記第１のトランジスタの閾値電圧によって生じる各画素の感度のバラツキを検出する。
【００３４】
請求項２２に記載の固体撮像装置は、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極とゲート電極が接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタのゲート電極にゲート電極が接続された第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのゲート電極に第１電極が接続され、第２電極が直流電圧に接続されるとともに、ゲート電極に入力される電圧のレベルの切り換えによって、前記第１ＭＯＳトランジスタのゲート電極に蓄積された電荷を放出してリセットする第３ＭＯＳトランジスタとを有し、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタの第２電極と前記フォトダイオードの他方の電極の電位を接近させることにより前記第１ＭＯＳトランジスタを不作動状態とするとともに、電気信号を出力した後、前記第３ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第３ＭＯＳトランジスタを導通させて、少なくとも前記第１ＭＯＳトランジスタの第１電極及びゲート電極に蓄積された電荷を放出してリセットすることを特徴とする。
【００３５】
請求項２３に記載の固体撮像装置は、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極が接続され、第２電極とゲート電極が同一の直流電圧に接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第１電極にゲート電極が接続された第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタの第１電極に第１電極が接続され、第２電極が直流電圧に接続されるとともに、そのゲート電極に入力する電圧のレベルを切り換えることによって、前記第１ＭＯＳトランジスタの第１電極に蓄積された電荷を放出してリセットする第３ＭＯＳトランジスタとを有し、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタの第２電極と前記フォトダイオードの他方の電極の電位を接近させることにより前記第１ＭＯＳトランジスタを不作動状態とするとともに、電気信号を出力した後、前記第３ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第３ＭＯＳトランジスタを導通させて、少なくとも前記第１ＭＯＳトランジスタの第１電極及び前記第２ＭＯＳトランジスタのゲート電極に蓄積された電荷を放出してリセットすることを特徴とする。
【００３６】
請求項２４に記載の固体撮像装置は、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極が接続され、ゲート電極が直流電圧に接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第１電極にゲート電極が接続された第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタの第１電極に第１電極が接続され、第２電極が直流電圧に接続されるとともに、そのゲート電極に入力する電圧のレベルを切り換えることによって、前記第１ＭＯＳトランジスタの第１電極に蓄積された電荷を放出してリセットする第３ＭＯＳトランジスタとを有し、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタの第２電極と前記フォトダイオードの他方の電極の電位を接近させることにより前記第１ＭＯＳトランジスタを不作動状態とするとともに、電気信号を出力した後、前記第３ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第３ＭＯＳトランジスタを導通させて、少なくとも前記第１ＭＯＳトランジスタの第１電極及び前記第２ＭＯＳトランジスタのゲート電極に蓄積された電荷を放出してリセットすることを特徴とする。
【００３７】
請求項２５に記載の固体撮像装置は、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと、第１電極と第２電極とゲート電極とを備えた第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第２電極にゲート電極が接続された第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタの第２電極に第１電極が接続され、第２電極が前記補とダイオードの一方の電極に接続された第３ＭＯＳトランジスタとを有し、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えて前記第１ＭＯＳトランジスタを非導通状態とするとともに、電気信号を出力した後、前記第１ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第１ＭＯＳトランジスタを導通させ、前記第１ＭＯＳトランジスタの第１電極に印加される電圧を前記第２ＭＯＳトランジスタのゲート電極に与えてリセットすることを特徴とする。
【００３８】
請求項２６に記載の固体撮像装置は、請求項２５に記載の固体撮像装置において、前記第１ＭＯＳトランジスタの第２電極に第１電極が接続され、第２電極が前記フォトダイオードの一方の電極に接続された第３ＭＯＳトランジスタを有し、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させる場合は、常に前記第３ＭＯＳトランジスタを導通状態にし、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させる場合は、撮像させるときは前記第３ＭＯＳトランジスタを導通状態にし、又、各画素のバラツキを検出するときは前記第３ＭＯＳトランジスタを非導通状態にすることを特徴とする。
【００３９】
請求項２７に記載の固体撮像装置は、請求項２２〜請求項２６のいずれかに記載の固体撮像装置において、前記画素が、第１電極が前記第２ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを有することを特徴とする。
【００４０】
請求項２８に記載の固体撮像装置は、請求項２２〜請求項２４のいずれかに記載の固体撮像装置において、前記画素が、第１電極が直流電圧に接続され、ゲート電極が前記第２ＭＯＳトランジスタの第２電極に接続されるとともに、前記第２ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第４ＭＯＳトランジスタを有することを特徴とする。このような構成の固体撮像装置において、請求項２９に記載するように、前記画素に、第１電極が前記第４ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを設けて、この第５ＭＯＳトランジスタを行選択用のスイッチとすることができる。
【００４１】
請求項２８又は請求項２９の固体撮像装置において、請求項３０に記載するように、前記画素に、前記第２ＭＯＳトランジスタの第２電極に一端が接続され他端が前記第１ＭＯＳトランジスタの第２電極が接続される信号線に接続されるとともに、前記第２ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第２ＭＯＳトランジスタを介してリセットされるキャパシタを設けても良い。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。更に、前記第２ＭＯＳトランジスタの第１電極にリセット電圧を与えることによって、前記第２ＭＯＳトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。
【００４２】
又、請求項３１に記載するように、前記画素において、前記第２ＭＯＳトランジスタの第１電極が直流電圧に接続されるとともに、前記第２ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第６ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの第２電極に一端が接続され他端が前記第１ＭＯＳトランジスタの第２電極が接続される信号線に接続されるとともに、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第６ＭＯＳトランジスタを介してリセットされるキャパシタと、を設けても良い。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。更に、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧を与えることによって、前記第６ＭＯＳトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。
【００４３】
請求項２５又は請求項２６に記載の固体撮像装置において、請求項３２に記載するように、前記画素に、前記画素が、第１電極が直流電圧に接続され、ゲート電極が前記第２ＭＯＳトランジスタの第２電極に接続されるとともに、前記第２ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第４ＭＯＳトランジスタ設けた構成としても構わない。又、このような構成の固体撮像装置において、請求項３３に記載するように、前記画素に、第１電極が前記第４ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを設けても構わない。
【００４４】
又、請求項３２又は請求項３３に記載の固体撮像装置において、請求項３４に記載するように、前記画素に、前記第２ＭＯＳトランジスタの第２電極に一端が接続され他端が直流電圧に接続されるとともに、前記第２ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第２ＭＯＳトランジスタを介してリセットされるキャパシタを設けても良い。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。更に、前記第２ＭＯＳトランジスタの第１電極にリセット電圧を与えることによって、前記第２ＭＯＳトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。
【００４５】
このような構成の固体撮像装置において、請求項３５に記載するように、前記第２ＭＯＳトランジスタが前記第１ＭＯＳトランジスタと逆の極性のＭＯＳトランジスタとしても構わない。
【００４６】
又、請求項３６に記載するように、前記画素において、前記第２ＭＯＳトランジスタの第１電極が直流電圧に接続されるとともに、前記画素が、前記第２ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第６ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの第２電極に一端が接続され他端が直流電圧に接続されるとともに、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第６ＭＯＳトランジスタを介してリセットされるキャパシタと、を設けても構わない。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。更に、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧を与えることによって、前記第６ＭＯＳトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。
【００４７】
このような構成の固体撮像装置において、請求項３７に記載するように、前記第２及び第６ＭＯＳトランジスタを前記第１ＭＯＳトランジスタと逆の極性のＭＯＳトランジスタとしても構わない。
【００４８】
請求項３８に記載の固体撮像装置は、請求項２２〜請求項３７のいずれかに記載の固体撮像装置において、前記画素に対し前記出力信号線を介して接続された負荷抵抗又は定電流源を成すＭＯＳトランジスタを備えていることを特徴とする。
【００４９】
【発明の実施の形態】
＜画素構成の第１例＞
以下、本発明の固体撮像装置の各実施形態を図面を参照して説明する。図１は本発明の一実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略し、図２に示す第１の実施形態において示している。
【００５０】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ２が図示の如く１つずつ設けられている。出力信号線６−１を例にとって説明すると、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。尚、後述するように各画素内にはスイッチ用のＮチャネルの第５ＭＯＳトランジスタＴ５も設けられている。ここで、ＭＯＳトランジスタＴ５は行の選択を行うものであり、トランジスタＱ２は列の選択を行うものである。
【００５１】
＜第１の実施形態＞
図１に示した画素構成の第１例の各画素に適用される第１の実施形態について、図面を参照して説明する。図２は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。
【００５２】
図２において、ｐｎフォトダイオードＰＤが感光部（光電変換部）を形成している。そのフォトダイオードＰＤのアノードは第１ＭＯＳトランジスタＴ１のドレインとゲート、第２ＭＯＳトランジスタＴ２のゲート、及び第３ＭＯＳトランジスタＴ３のドレインに接続されている。ＭＯＳトランジスタＴ２のソースは行選択用の第５ＭＯＳトランジスタのＴ５のドレインに接続されている。ＭＯＳトランジスタのソースは出力信号線６（この出力信号線６は図１の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ３，Ｔ５は、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００５３】
又、フォトダイオードＰＤのカソードには直流電圧ＶPDが印加されるようになっている。一方、ＭＯＳトランジスタＴ１のソースには信号φＶPSが印加され、ＭＯＳトランジスタＴ２のソースには他端に信号φＶPSが印加されるキャパシタＣの一端が接続される。ＭＯＳトランジスタＴ３のソースには直流電圧ＶRBが印加されるとともに、そのゲートには信号φＶRSが入力される。ＭＯＳトランジスタＴ２のドレインには信号φＤが入力される。又、ＭＯＳトランジスタＴ５のゲートには信号φＶが入力される。尚、本実施形態において、信号φＶPSは、２値的に変化するものとし、ＭＯＳトランジスタＴ１，Ｔ２をサブスレッショルド領域で動作させるための電圧をローレベルとし、直流電圧ＶPDと略等しい電圧をハイレベルとする。
【００５４】
この実施形態において、信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、単一の画素において出力信号線６に導出される出力信号をフォトダイオードＰＤが入射光に応じて出力する電気信号（以下、「光電流」という。）に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。以下、これらの各場合について説明する。
【００５５】
（１） 光電流を自然対数的に変換して出力する場合。
まず、信号φＶPSをローレベルとし、ＭＯＳトランジスタＴ１，Ｔ２がサブスレッショルド領域で動作するようにバイアスされているときの動作について、図２及び図３を用いて説明する。このとき、ＭＯＳトランジスタＴ３のゲートには、ローレベルの信号φＶRSが与えられるので、ＭＯＳトランジスタＴ３はＯＦＦとなり、実質的に存在しないことと等価になる。
【００５６】
ところで、フォトダイオードＰＤは、例えば、図３（ａ）のように、Ｐ型の半導体基板（以下、「Ｐ型基板」という。）１０に、Ｎ型ウェル層１１を形成するとともに、そのＮ型ウェル層１１にＰ型拡散層１２を設けることによって形成される。又、ＭＯＳトランジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を形成し、且つ、そのＮ型拡散層１３，１４間のチャンネル上に順次、酸化膜１５とポリシリコン層１６を形成することによって構成される。ここで、Ｎ型ウェル層１１がフォトダイオードＰＤのカソード側を形成するとともに、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１のドレイン、ソースを形成するとともに、酸化膜１５及びポリシリコン層１６がそれぞれゲート絶縁膜とゲート電極を形成する。このような構成のフォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルは、信号φＶPSがローレベルのとき、図３（ｂ）のようになる。
【００５７】
図２の回路において、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１，Ｔ２のゲートに発生する。この電圧により、ＭＯＳトランジスタＴ２に電流が流れ、キャパシタＣには前記光電流の積分値を自然対数的に変換した値と同等の電荷が蓄積される。つまり、キャパシタＣとＭＯＳトランジスタＴ２のソースとの接続ノードａに、前記光電流の積分値を自然対数的に変換した値に比例した電圧が生じることになる。ただし、このとき、ＭＯＳトランジスタＴ５はＯＦＦの状態であるとする。
【００５８】
次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、キャパシタＣに蓄積された電荷が、出力電流として出力信号線６に導出される。この出力信号線６に導出される電流は前記光電流の積分値を自然対数的に変換した値となる。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、信号読み出し後、トランジスタＴ５をＯＦＦする。この後、トランジスタＴ５をＯＦＦとするとともに信号φＤをローレベルにしてトランジスタＴ２を通して信号φＤの信号線路へキャパシタＣに蓄積された電荷を放電することによって、キャパシタＣ及び接続ノードａの電位が初期化される。このような動作を所定の時間間隔で繰り返すことにより、刻々と変化する被写体像を広いダイナミックレンジで連続的に撮像することができる。尚、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままである。
【００５９】
（２） 光電流を線形的に変換して出力する場合。
次に、信号φＶPSをハイレベルとしたときの動作について説明する。このとき、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルは、図３（ｃ）のようになる。よって、ＭＯＳトランジスタＴ１は実質的にＯＦＦ状態となり、ＭＯＳトランジスタＴ１のソース・ドレイン間に電流が流れない。又、ＭＯＳトランジスタＴ３のゲートに与える信号φＶRSをローレベルに保ち、ＭＯＳトランジスタＴ３はＯＦＦする。
【００６０】
そして、まず、ＭＯＳトランジスタＴ５をＯＦＦするとともに信号φＤをローレベル（信号φＶPSよりも低い電位）にするとキャパシタＣの電荷がトランジスタＴ２を通して信号φＤの信号線路へ放電され、それによってキャパシタＣをリセットして、接続ノードａの電位を例えば直流電圧ＶPDより低い電位に初期化する。この電位はキャパシタＣによって保持される。その後、φＤをハイレベル（直流電圧ＶPDと同じ又は直流電圧ＶPDに近い電位）に戻す。このような状態において、フォトダイオードＰＤに光が入射すると光電流が発生する。このとき、ＭＯＳトランジスタＴ１のバックゲートとゲートとの間やフォトダイオードＰＤの接合容量などでキャパシタを構成するので、光電流による電荷が主としてＭＯＳトランジスタＴ１，Ｔ２のゲートに蓄積される。よって、ＭＯＳトランジスタＴ１，Ｔ２のゲート電圧が前記光電流を積分した値に比例した値になる。
【００６１】
今、接続ノードａの電位が直流電圧ＶPDより低いので、ＭＯＳトランジスタＴ２はＯＮし、ＭＯＳトランジスタＴ２のゲート電圧に応じたドレイン電流がＭＯＳトランジスタＴ２を流れ、ＭＯＳトランジスタＴ２のゲート電圧に比例した量の電荷がキャパシタＣに蓄積される。よって、接続ノードａの電位が前記光電流を積分した値に比例した値になる。次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、キャパシタＣに蓄積された電荷が、出力電流として出力信号線６に導出される。この出力電流は前記光電流の積分値を線形的に変換した値となる。
【００６２】
このようにして入射光量に比例した信号（出力電流）を読み出すことができる。又、この後、トランジスタＴ５をＯＦＦとするとともに信号φＤをローレベルにしてトランジスタＴ２を通して信号φＤの信号線路へ放電することによって、キャパシタＣ及び接続ノードａの電位が初期化される。しかる後、ＭＯＳトランジスタＴ３のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ３をＯＮとして、フォトダイオードＰＤ、トランジスタＴ１のドレイン電圧及びトランジスタＴ１，Ｔ２のゲート電圧を初期化させる。このような動作を所定の時間間隔で繰り返すことにより、刻々と変化する被写体像をＳ／Ｎ比の良好な状態で連続的に撮像することができる。
【００６３】
このように、本実施形態においては、簡単な電位操作により、入射光量とは独立して、同一の画素で複数の出力特性を切り換えることが可能になる。即ち、各画素へ送る信号に基づいて、感光素子（フォトダイオードＰＤ）の入射光量が同じであっても、任意に対数変換して出力する状態と、線形的に変換して出力する状態とを切り換えることができる。
【００６４】
尚、信号を対数変換して出力する状態から線形変換して出力する状態に切り換える際には、まずφＶPSの電位調整により出力の切り換えを行ってから、ＭＯＳトランジスタＴ３によるＭＯＳトランジスタＴ１などのリセットを行うことが好ましい。一方、信号を線形変換して出力する状態から対数変換して出力する状態に切り換える際には、ＭＯＳトランジスタＴ３によるＭＯＳトランジスタＴ１などのリセットは特に必要ない。これは、ＭＯＳトランジスタＴ１が完全なＯＦＦ状態ではないことに起因してＭＯＳトランジスタＴ１に蓄積されたキャリアは逆極性のキャリアによってうち消されるためである。
【００６５】
又、各画素からの信号読み出しは電荷結合素子（ＣＣＤ）を用いて行うようにしてもかまわない。この場合、図２のＭＯＳトランジスタＴ５に相当するポテンシャルレベルを可変としたポテンシャルの障壁を設けることにより、ＣＣＤへの電荷読み出しを行えばよい。
【００６６】
＜画素構成の第２例＞
図４は本発明の他の実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図４ではこれらについて省略し、図６以降の各実施形態において示している。
【００６７】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が図示の如く１組ずつ設けられている。出力信号線６−１を例にとって説明すると、ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。
【００６８】
画素Ｇ11〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を出力するＮチャネルのＭＯＳトランジスタＴａが設けられている。ＭＯＳトランジスタＴａと上記ＭＯＳトランジスタＱ１との接続関係は図５（ａ）のようになる。このＭＯＳトランジスタＴａは、第２、第３、第６、第７、第１１、及び第１２の実施形態では、第４ＭＯＳトランジスタＴ４に、第４、第５、第８〜第１０、及び第１３の実施形態では、第２ＭＯＳトランジスタＴ２に相当する。ここで、ＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに接続される直流電圧ＶPD’との関係はＶPD’＞ＶPS’であり、直流電圧ＶPS’は例えばグランド電圧（接地）である。この回路構成は上段のＭＯＳトランジスタＴａのゲートに信号が入力され、下段のＭＯＳトランジスタＱ１のゲートには直流電圧ＤＣが常時印加される。このため下段のＭＯＳトランジスタＱ１は抵抗又は定電流源と等価であり、図５（ａ）の回路はソースフォロワ型の増幅回路となっている。この場合、ＭＯＳトランジスタＴａから増幅出力されるのは電流であると考えてよい。
【００６９】
ＭＯＳトランジスタＱ２は水平走査回路３によって制御され、スイッチ素子として動作する。尚、後述するように図６以降の各実施形態の画素内にはスイッチ用のＮチャネルの第５ＭＯＳトランジスタＴ５も設けられている。この第５ＭＯＳトランジスタＴ５も含めて表わすと、図５（ａ）の回路は正確には図５（ｂ）のようになる。即ち、ＭＯＳトランジスタＴ５がＭＯＳトランジスタＱ１とＭＯＳトランジスタＴａとの間に挿入されている。ここで、ＭＯＳトランジスタＴ５は行の選択を行うものであり、トランジスタＱ２は列の選択を行うものである。尚、図４および図５に示す構成は以下に説明する第２の実施形態〜第１３の実施形態に共通の構成である。
【００７０】
図５のように構成することにより信号のゲインを大きく出力することができる。従って、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が容易になる。また、増幅回路の負荷抵抗部分を構成するトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線６−１、６−２、・・・、６−ｍごとに設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。
【００７１】
＜第２の実施形態＞
図４に示した画素構成の第２例の各画素に適用される第２の実施形態について、図面を参照して説明する。図６は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図２に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００７２】
図６に示すように、本実施形態では、図２に示す画素に、接続ノードａにゲートが接続され接続ノードａにかかる電圧に応じた電流増幅を行う第４ＭＯＳトランジスタＴ４と、このＭＯＳトランジスタＴ４のソースにドレインが接続された行選択用の第５ＭＯＳトランジスタＴ５と、接続ノードａにドレインが接続されキャパシタＣ及び接続ノードａの電位の初期化を行う第６ＭＯＳトランジスタＴ６とが付加された構成となる。ＭＯＳトランジスタＴ５のソースは出力信号線６（この出力信号線６は図４の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ４〜Ｔ６も、ＭＯＳトランジスタＴ１〜Ｔ３と同様に、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００７３】
又、ＭＯＳトランジスタＴ２，Ｔ４のドレインには直流電圧ＶPDが印加され、ＭＯＳトランジスタＴ５のゲートには信号φＶが入力される。又、ＭＯＳトランジスタＴ６のソースには直流電圧ＶRB2が印加されるとともに、そのゲートには信号φＶRS2が入力される。尚、本実施形態において、ＭＯＳトランジスタＴ１〜Ｔ３及びキャパシタＣは、第１の実施形態（図２）と同様の動作を行い、信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、出力信号線６に導出される出力信号を光電流に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。以下これらの各場合における動作を説明する。
【００７４】
（１） 光電流を自然対数的に変換して出力する場合。
まず、信号φＶPSをローレベルとし、ＭＯＳトランジスタＴ１，Ｔ２がサブスレッショルド領域で動作するようにバイアスされているときの動作について、説明する。このとき、ＭＯＳトランジスタＴ３のゲートには、第１の実施形態と同様にローレベルの信号φＶRSが与えられるので、ＭＯＳトランジスタＴ３はＯＦＦとなり、実質的に存在しないことと等価になる。
【００７５】
フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１，Ｔ２のゲートに発生する。この電圧により、ＭＯＳトランジスタＴ２に電流が流れ、キャパシタＣには前記光電流の積分値を自然対数的に変換した値と同等の電荷が蓄積される。つまり、キャパシタＣとＭＯＳトランジスタＴ２のソースとの接続ノードａに、前記光電流の積分値を自然対数的に変換した値に比例した電圧が生じることになる。ただし、このとき、ＭＯＳトランジスタＴ５，Ｔ６はＯＦＦ状態である。
【００７６】
次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ４，Ｔ５を通って出力信号線６に導出される。今、ＭＯＳトランジスタＴ４のゲートにかかる電圧は、接続ノードａにかかる電圧であるので、出力信号線６に導出される電流は前記光電流の積分値を自然対数的に変換した値となる。
【００７７】
このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ５をＯＦＦにするとともに、ＭＯＳトランジスタＴ６のゲートにハイレベルの信号φＶRS2を与えることでＭＯＳトランジスタＴ６をＯＮとして、キャパシタＣ及び接続ノードａの電位を初期化させることができる。尚、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままである。
【００７８】
（２） 光電流を線形的に変換して出力する場合。
次に、信号φＶPSをハイレベルとしたときの動作について説明する。このとき、ＭＯＳトランジスタＴ３のゲートにローレベルの信号φＶRSを与えて、ＭＯＳトランジスタＴ３はＯＦＦとする。そして、まず、ＭＯＳトランジスタＴ６のゲートにハイレベルの信号φＶRS2を与えて該ＭＯＳトランジスタＴ６をＯＮすることによりキャパシタＣをリセットするとともに、接続ノードａの電位を直流電圧ＶPDより低い電位ＶRB2に初期化する。この電位はキャパシタＣによって保持される。その後、信号φＶRS2をローレベルとして、ＭＯＳトランジスタＴ６をＯＦＦとする。このような状態において、フォトダイオードＰＤに光が入射すると光電流が発生する。このとき、ＭＯＳトランジスタＴ１のバックゲートとゲートとの間やフォトダイオードＰＤの接合容量でキャパシタを構成するので、光電流による電荷がＭＯＳトランジスタＴ１のゲート及びドレインに蓄積される。よって、ＭＯＳトランジスタＴ１，Ｔ２のゲート電圧が前記光電流を積分した値に比例した値になる。
【００７９】
今、接続ノードａの電位が直流電圧ＶPDより低いので、ＭＯＳトランジスタＴ２はＯＮし、ＭＯＳトランジスタＴ２のゲート電圧に応じたドレイン電流がＭＯＳトランジスタＴ２を流れ、ＭＯＳトランジスタＴ２のゲート電圧に比例した量の電荷がキャパシタＣに蓄積される。よって、接続ノードａの電位が前記光電流を積分した値に比例した値になる。次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ４，Ｔ５を通って出力信号線６に導出される。ＭＯＳトランジスタＴ４のゲートにかかる電圧は、接続ノードａの電圧であるので、出力信号線６に導出される電流は前記光電流の積分値を線形的に変換した値となる。
【００８０】
このようにして入射光量に比例した信号（出力電流）を読み出すことができる。信号読み出し後は、まず、ＭＯＳトランジスタＴ５をＯＦＦにするとともに、ＭＯＳトランジスタＴ３のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ３をＯＮとして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン電圧、及びＭＯＳトランジスタＴ１，Ｔ２のゲート電圧を初期化させる。次に、ＭＯＳトランジスタＴ６のゲートにハイレベルの信号φＶRS2を与えることでＭＯＳトランジスタＴ６をＯＮとして、キャパシタＣ及び接続ノードａの電位を初期化させる。
【００８１】
＜第３の実施形態＞
第３の実施形態について、図面を参照して説明する。図７は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図６に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００８２】
図７に示すように、本実施形態では、ＭＯＳトランジスタＴ２のドレインに信号φＤを与えることによってキャパシタＣ及び接続ノードａの電位を初期化するようにし、それによってＭＯＳトランジスタＴ６を削除した構成となっている。その他の構成は第２の実施形態（図６）と同一である。尚、信号φＤのハイレベル期間では、キャパシタＣで積分が行なわれ、ローレベル期間では、キャパシタＣの電荷がＭＯＳトランジスタＴ２を通して放電され、キャパシタＣの電圧及びＭＯＳトランジスタＴ４のゲートは略クロックφＤのローレベル電圧になる（リセット）。本実施形態では、ＭＯＳトランジスタＴ６を省略できる分、構成がシンプルになる。
【００８３】
この実施形態において、出力電流を光電流に対して自然対数的に変換させる場合は、ＭＯＳトランジスタＴ３をＯＦＦ状態に固定し、信号φＶPSを直流電圧ＶPDよりも低い電圧にするとともに、信号φＤをハイレベル（例えば、直流電圧ＶPDと略等しい電圧）にして、光電流の積分値を自然対数的に変換した値と同等の電荷をキャパシタＣに蓄積する。そして、所定のタイミングでＭＯＳトランジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流をＭＯＳトランジスタＴ４，Ｔ５を通して出力信号線６に導出する。
【００８４】
その後、ＭＯＳトランジスタＴ５をＯＦＦするとともに信号φＤをローレベル（信号φＶPSよりも低い電圧）にすると、キャパシタＣの電荷がＭＯＳトランジスタＴ２を通して信号φＤの信号線路へ放電され、それによって、キャパシタＣ及び接続ノードａの電圧が初期化される。
【００８５】
これに対して、出力電流を光電流に対して線形的に変換させる場合は、まず、ＭＯＳトランジスタＴ３をＯＦＦにして、信号φＶPSの電圧を直流電圧ＶPDと略等しくするとともに信号φＤをハイレベルにする。これに先だって、ＭＯＳトランジスタＴ２を用いた初期化動作を行うことによって、第２の実施形態と同様に接続ノードａの直流電圧ＶPDより低い電圧となっている。このような状態で、光電流の積分値を線形的に変換した値と同等の電荷をキャパシタＣに蓄積する。そして、所定のタイミングでＭＯＳトランジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流をＭＯＳトランジスタＴ４，Ｔ５を通して出力信号線６に導出する。
【００８６】
その後、まず、信号φＤをローレベルにしてキャパシタＣの電荷をＭＯＳトランジスタＴ２を通して信号φＤの信号線路に放電して、接続ノードａの電圧を信号φＶPSの電圧より低い電圧に初期化する。続いて、ＭＯＳトランジスタＴ３をＯＮして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン電圧、及びＭＯＳトランジスタＴ１，Ｔ２のゲート電圧を初期化する。
【００８７】
＜第４の実施形態＞
第４の実施形態について、図面を参照して説明する。図８は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図７に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００８８】
図８に示すように、本実施形態では、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶPDが印加されるとともに、キャパシタＣ及びＭＯＳトランジスタＴ４を削除した構成となっている。その他の構成は第３の実施形態（図７）と同一である。
【００８９】
このような構成の回路において、第３の実施形態と同様に、信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、出力信号線６に導出される出力信号を光電流に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。
【００９０】
このように信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ２のゲート電圧をフォトダイオードＰＤで発生する光電流に対して自然対数的に、又は、線形的に変化させることによって、前記光電流に対して自然対数的に、又は、線形的に比例した値のドレイン電流がＭＯＳトランジスタＴ２を流れる。そして、ＭＯＳトランジスタＴ５のゲートに信号φＶを与えてＯＮとすると、前記光電流に対して自然対数的に、又は、線形的に比例した値のドレイン電流が、ＭＯＳトランジスタＴ５を通して出力信号線６に導出される。このとき、ＭＯＳトランジスタＴ２及びＭＯＳトランジスタＱ１（図４）の導通時抵抗とそれらを流れる電流によって決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号として出力信号線６に現れる。このようにして信号が読み出された後、ＭＯＳトランジスタＴ５がＯＦＦになる。入射光量に対して線形的に比例した信号が読み出された場合、この信号を読み出した後、ＭＯＳトランジスタＴ３をＯＮにして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン電圧、及びＭＯＳトランジスタＴ１，Ｔ２のゲート電圧を初期化する。
【００９１】
尚、本実施形態では上記第３の実施形態のように、光信号をキャパシタＣで一旦積分するということを行わないので、積分時間が不要となり、又、キャパシタＣのリセットも不要であるので、その分信号処理の高速化が図れる。又、本実施形態では、第３の実施形態に比し、キャパシタＣ及びＭＯＳトランジスタＴ４を省略できる分、構成が更にシンプルになり画素サイズを小さくすることができる。
【００９２】
＜第５の実施形態＞
第５の実施形態について、図面を参照して説明する。図９は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図８に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００９３】
図９に示すように、本実施形態では、フォトダイオードＰＤのカソードに信号φＶPDが入力され、ＭＯＳトランジスタＴ１のソースに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶDDが印加される。その他の構成は第４の実施形態（図８）と同一である。
【００９４】
このような構造の画素において、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより高いハイレベルにして、ＭＯＳトランジスタＴ１，Ｔ２をサブスレッショルド領域で動作させる。このとき、ＭＯＳトランジスタＴ５をＯＮにすると、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSと同等のローレベルにして、ＭＯＳトランジスタＴ５をＯＮにすると、入射光量に比例した信号を読み出すことができる。
【００９５】
このように、本実施形態は、第４の実施形態の直流電圧ＶPDを信号φＶPDに、信号φＶPSを直流電圧ＶPSに変更したものである。よって、上記したように、出力電流を入射光量に対して自然対数的に変換する場合と線形的に変換する場合と切り換えるために、第４の実施形態で信号φＶPSのレベルを切り換える代わりに、本実施形態では信号φＶPDを切り換える。それ以外の動作については、第４の実施形態における動作と同様である。
【００９６】
＜第６の実施形態＞
第６の実施形態について、図面を参照して説明する。図１０は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。又、図１１は、画素内のＭＯＳトランジスタＴ１とフォトダイオードＰＤの構成を示す断面図と、ＭＯＳトランジスタＴ１のソース、ゲート、ドレインそれぞれのポテンシャルを示す図である。尚、図７に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００９７】
図１０に示すように、本実施形態では、第３の実施形態（図７）のようにＭＯＳトランジスタＴ１のドレインとゲートを接続せずに、ソースとゲートを接続するようにしている。第３の実施形態における画素の構造をこのように変更した画素の動作について、図１０及び図１１を使用して説明する。
【００９８】
ところで、フォトダイオードＰＤは、例えば、図１１（ａ）のように、Ｐ型基板１０に、Ｎ型ウェル層１１を形成するとともに、そのＮ型ウェル層１１にＰ型拡散層１２を設けることによって形成される。又、ＭＯＳトランジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を形成し、且つ、そのＮ型拡散層１３，１４間のチャンネル上に順次、酸化膜１５とポリシリコン層１６を形成することによって構成される。ここで、Ｎ型ウェル層１１がフォトダイオードＰＤのカソード側を形成するとともに、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１のドレイン、ソースを形成するとともに、酸化膜１５及びポリシリコン層１６がそれぞれゲート絶縁膜とゲート電極を形成する。
【００９９】
（１） 光電流を自然対数的に変換して出力する場合。
まず、信号φＶPSを直流電圧ＶPDに対して十分低い電圧となるローレベルとしたときの動作について説明する。このようにすることによって、ＭＯＳトランジスタＴ１のソース・ドレイン間の電圧差を大きくして、図１１（ｂ）のようにゲート・ソース間に発生する電圧をスレッショルド電圧ＶTHより小さくする。このようにすることによって、ＭＯＳトランジスタＴ１がサブスレッショルド領域で動作するようにバイアスされているときと同様の状態となる。そのため、フォトダイオードＰＤに光が入射して光電流が発生すると、ＭＯＳトランジスタのサブスレッショルド特性により、第１の実施形態で説明したように、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１の第１電極（ここではドレイン）に発生する。
【０１００】
その後の動作は、第３の実施形態（図７）と同様の動作を行う。即ち、キャパシタＣに前記光電流を自然対数的に変換した値と同等の電荷が蓄積される。このとき、ＭＯＳトランジスタＴ５をＯＮにすると、キャパシタＣへ蓄積された電荷に比例した電流がＭＯＳトランジスタＴ４，Ｔ５を通り、出力信号線６へ導出される。このようにして、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。その後、ＭＯＳトランジスタＴ５をＯＦＦするとともに、信号φＤをローレベルにし、キャパシタＣの電荷をＭＯＳトランジスタＴ２を通して信号φＤの信号線路に放電して、キャパシタＣ及び接続ノードａの電圧を初期化する。又、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままであり、ＭＯＳトランジスタＴ３はＯＦＦとなっている。
【０１０１】
（２） 光電流を線形的に変換して出力する場合。
次に、信号φＶPSを直流電圧ＶPDより若干低い電位となるハイレベルとしたときの動作について説明する。このとき、ＭＯＳトランジスタＴ１において、ソース、ゲート、ドレインのポテンシャルの関係は、図１１（ｃ）のようになり、ＭＯＳトランジスタＴ１は実質的にカットオフ状態となる。よって、ＭＯＳトランジスタＴ１のソース・ドレイン間に電流が流れない。又、ＭＯＳトランジスタＴ３のゲートにローレベルの信号φＶRSを与えて、ＭＯＳトランジスタＴ３はＯＦＦとする。
【０１０２】
そして、まず、ＭＯＳトランジスタＴ２のドレインにローレベルの信号φＤを与えることによって、第３の実施形態（図７）と同様に、キャパシタＣをリセットするとともに、接続ノードａの電位を直流電圧ＶPDより低い電位にする。その後、信号φＤをハイレベルとする。その後の動作については、第３の実施形態と同様の動作を行う。即ち、フォトダイオードＰＤに光が入射して光電流が発生すると、ＭＯＳトランジスタＴ１のバックゲートとゲートとの間やフォトダイオードＰＤの接合容量でキャパシタを構成するので、光電流による電荷が主としてＭＯＳトランジスタＴ１，Ｔ２のゲートに蓄積される。よって、ＭＯＳトランジスタＴ１，Ｔ２のゲート電圧が前記光電流を積分した値に比例した値になる。
【０１０３】
今、接続ノードａの電位が直流電圧ＶPDより低いので、ＭＯＳトランジスタＴ２がＯＮし、ＭＯＳトランジスタＴ２のゲート電圧に応じたドレイン電流がＭＯＳトランジスタＴ２を流れ、ＭＯＳトランジスタＴ２のゲート電圧に比例した量の電荷がキャパシタＣに蓄積される。よって、接続ノードａの電位が前記光電流を積分した値に比例した値になる。このとき、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ４，Ｔ５を通って出力信号線６に導出される。
【０１０４】
このようにして入射光量に比例した信号（出力電流）を画素から読み出すことができる。信号読み出し後は、まず、ＭＯＳトランジスタＴ５をＯＦＦにするとともに、ＭＯＳトランジスタＴ３のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ３をＯＮとして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン電圧、及びＭＯＳトランジスタＴ２のゲート電圧を初期化させる。次に、ＭＯＳトランジスタＴ２のドレインにローレベルの信号φＤを与えることでＭＯＳトランジスタＴ２を通してキャパシタＣの電荷を放電して、キャパシタＣ及び接続ノードａの電位を初期化させる。
【０１０５】
＜第７の実施形態＞
第７の実施形態について、図面を参照して説明する。図１２は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図１０に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１０６】
図１２に示すように、本実施形態では、ＭＯＳトランジスタＴ１のゲートに直流電圧ＶRGが印加される。このとき、予め直流電圧ＶRGを信号φＶPSよりも若干高くするなどして調整することによって、ＭＯＳトランジスタＴ１のソースとフォトダイオードＰＤのカソードとの間の電圧差を小さくする。このようにすることによって、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させる場合、信号φＶPSの電圧を第６の実施形態のように直流電圧ＶPDに比べて極端に低くしなくても、ＭＯＳトランジスタＴ１のポテンシャルが先の図１１（ｂ）で説明したときのものと同様の状態になる。よって、第６の実施形態と比べて、信号φＶPSがハイレベルであるときの電圧とローレベルのときの電圧の差が小さくなる。尚、本実施形態において、入射光量又は入射光量の対数値に比例した信号（出力電流）を出力するときの動作は、第６の実施形態（図１０）と同様であるので、詳細な説明は省略する。
【０１０７】
＜第８の実施形態＞
第８の実施形態について、図面を参照して説明する。図１３は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図１０に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１０８】
図１３に示すように、本実施形態では、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶPDが印加されるとともに、キャパシタＣ及びＭＯＳトランジスタＴ４を削除した構成となっている。その他の構成は第６の実施形態（図１０）と同一である。
【０１０９】
このように、本実施形態の構成と第６の実施形態の構成との関係は、第４の実施形態の構成（図８）と第３の実施形態の構成（図７）との関係と同一である。よって、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１〜Ｔ３において、第６の実施形態におけるフォトダイオードＰＤ及びＭＯＳトランジスタＴ１〜Ｔ３と同様の動作を行い、又、ＭＯＳトランジスタＴ３，Ｔ５において、第４の実施形態におけるＭＯＳトランジスタＴ３，Ｔ５と同様の動作を行う。
【０１１０】
＜第９の実施形態＞
第９の実施形態について、図面を参照して説明する。図１４は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図１３に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１１１】
図１４に示すように、フォトダイオードＰＤのカソードに信号φＶPDが入力され、ＭＯＳトランジスタＴ１のソースに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶDDが印加される。又、本実施形態の構成と第８の実施形態（図１３）の構成との関係は、第５の実施形態の構成（図９）と第４の実施形態の構成（図８）との関係と同一である。よって、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより十分高いハイレベルにして、ＭＯＳトランジスタＴ１，Ｔ２をサブスレッショルド領域で動作させる。このとき、ＭＯＳトランジスタＴ５をＯＮにすると、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより若干高い電位となるローレベルにして、ＭＯＳトランジスタＴ１のゲート及びドレインに電荷を蓄積させる。このとき、ＭＯＳトランジスタＴ５をＯＮにすると、入射光量に比例した信号を読み出すことができる。
【０１１２】
＜第１０の実施形態＞
第１０の実施形態について、図面を参照して説明する。図１５は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図１２に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１１３】
図１５に示すように、本実施形態では、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶPDが印加されるとともに、キャパシタＣ及びＭＯＳトランジスタＴ４を削除した構成となっている。その他の構成は第７の実施形態（図１２）と同一である。
【０１１４】
このように、本実施形態の構成と第７の実施形態の構成との関係は、第４の実施形態の構成（図８）と第３の実施形態の構成（図７）との関係と同一である。よって、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１〜Ｔ３において、第７の実施形態におけるフォトダイオードＰＤ及びＭＯＳトランジスタＴ１〜Ｔ３と同様の動作を行い、又、ＭＯＳトランジスタＴ３，Ｔ５において、第４の実施形態におけるＭＯＳトランジスタＴ３，Ｔ５と同様の動作を行う。
【０１１５】
＜第１１の実施形態＞
第１１の実施形態について、図面を参照して説明する。図３０は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図６に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１１６】
図３０に示すように、本実施形態では、画素の出力側を構成するＭＯＳトランジスタＴ２，Ｔ４，Ｔ５，Ｔ６及びキャパシタＣが、図６の画素と同様の構成をしている。このような図３０の画素において、フォトダイオードＰＤのアノード及びキャパシタＣの一端に直流電圧ＶPSが印加され、ＭＯＳトランジスタＴ１のドレインに信号φＶPDが与えられるとともにそのソースがＭＯＳトランジスタＴ２のゲートに接続される。又、ＭＯＳトランジスタＴ１のソースにドレインが接続されるとともにフォトダイオードＰＤのカソードにソースが接続された第７ＭＯＳトランジスタＴ７が設けられる。更に、ＭＯＳトランジスタＴ１のゲートには信号φＶPGが与えられ、ＭＯＳトランジスタＴ７のゲートには信号φＳが与えられる。
【０１１７】
（１） 光電流を自然対数的に変換して出力する場合。
このとき、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるための電圧を第１電圧とし、ＭＯＳトランジスタＴ１の閾値のバラツキを検出するために、直流電圧ＶPSに略等しい値となる電圧を第２電圧とする。
【０１１８】
（１−ａ）撮像動作
信号φＶPDを第１電圧として、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるとともに、ＭＯＳトランジスタＴ７のゲートに与えられる信号φＳをハイレベルにし、ＭＯＳトランジスタＴ７をＯＮの状態にする。このとき、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１のソース及びＭＯＳトランジスタＴ２のゲートに発生する。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ１のソースに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ１のソース電圧が低くなる。
【０１１９】
このようにして光電流に対して自然対数的に変化した電圧がＭＯＳトランジスタＴ２のゲートに現れると、まず、ＭＯＳトランジスタＴ６のゲートにハイレベルの信号φＶRS2を与えてＭＯＳトランジスタＴ６をＯＮにして、キャパシタＣ及び接続ノードａの電圧をリセットする。このとき、接続ノードａの電圧をＭＯＳトランジスタＴ２が動作できるようにＭＯＳトランジスタＴ２のゲート電圧により決定される表面ポテンシャルより低い電圧になるようにリセットする。次に、信号φＶRS2をローレベルにしてＭＯＳトランジスタＴ６をＯＦＦにした後、信号φＶをハイレベルにしてＭＯＳトランジスタＴ５をＯＮにする。
【０１２０】
このとき、接続ノードａの電圧がＭＯＳトランジスタＴ６によってリセットされることで、ＭＯＳトランジスタＴ２が動作を行い、ＭＯＳトランジスタＴ２のゲート電圧によって決定される表面ポテンシャルをサンプルした電圧がＭＯＳトランジスタＴ４のゲートに与えられる。よって、ＭＯＳトランジスタＴ４のゲート電圧が入射光量を対数変換した値に比例した値となるため、ＭＯＳトランジスタＴ５をＯＮにしたとき、前記光電流を自然対数的に変換した値となる電流が、ＭＯＳトランジスタＴ４，Ｔ５を介して出力信号線６に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ５をＯＦＦにする。
【０１２１】
（１−ｂ）感度のバラツキ検出
各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図３１に示す。上記のように、パルス信号φＶRS2がＭＯＳトランジスタＴ６のゲートに与えられて接続ノードａの電圧がリセットされた後、パルス信号φＶがＭＯＳトランジスタＴ５のゲートに与えられて、出力信号が読み出されると、まず、信号φＳをローレベルにして、ＭＯＳトランジスタＴ７をＯＦＦにする。そして、信号φＶPDを第２電圧にして、ＭＯＳトランジスタＴ１のドレイン・ソース間に負の電荷を蓄積させる。
【０１２２】
次に、信号φＶPDを第１電圧に戻すと、この蓄積された負の電荷が信号φＶPDの信号線に流れ出して、ＭＯＳトランジスタＴ１のソースに負の電荷が蓄積された状態になる。この負の電荷の蓄積量は、ゲート・ソース間の閾値電圧によって決まる。このように、ＭＯＳトランジスタＴ１のソースに負の電荷が蓄積されると、ＭＯＳトランジスタＴ６のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて出力信号を読み出す。
【０１２３】
このとき、読み出された出力信号は、ＭＯＳトランジスタＴ１の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、撮像動作が行えるように、信号φＳをハイレベルにしてＭＯＳトランジスタＴ７をＯＮにする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。
【０１２４】
（２）光電流を線形的に変換して出力する場合。
このとき、信号φＶPDの電圧は、ＭＯＳトランジスタＴ２の動作点となる電圧である第３電圧とする（ＭＯＳトランジスタＴ２が正しく作動するように回路構成が最適化されていれば、信号φＶPDの電圧を先の第１電圧とすることも可能である。）。又、このとき、信号φＳは常にハイレベルで、信号φＳがゲートに与えられるＭＯＳトランジスタＴ７は、常にＯＮ状態である。このようにすることによって、ＭＯＳトランジスタＴ１が図２９のリセット用のＭＯＳトランジスタに、ＭＯＳトランジスタＴ２が図２９の信号増幅用のＭＯＳトランジスタに相当した構成になる。
【０１２５】
（２−ａ）撮像動作
まず、信号φＶPGをローレベルにして、リセット用のＭＯＳトランジスタＴ１をＯＦＦの状態にする。このように、リセット用のＭＯＳトランジスタＴ１をＯＦＦにすると、フォトダイオードＰＤに光電流が流れることによって、ＭＯＳトランジスタＴ２のゲート電圧が変化する。即ち、フォトダイオードＰＤより負の光電荷がＭＯＳトランジスタＴ２のゲートに与えられ、ＭＯＳトランジスタＴ２のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ２のゲートに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ２のゲート電圧が低くなる。
【０１２６】
このようにして光電流に対して線形的に変化した電圧がＭＯＳトランジスタＴ２のゲートに現れると、まず、ＭＯＳトランジスタＴ６のゲートにハイレベルの信号φＶRS2を与えてＭＯＳトランジスタＴ６をＯＮにして、キャパシタＣ及び接続ノードａの電圧をリセットする。このとき、接続ノードａの電圧をＭＯＳトランジスタＴ２が動作できるようにＭＯＳトランジスタＴ２のゲート電圧で決定される表面ポテンシャルより低い電圧になるようにリセットする。次に、信号φＶRS2をローレベルにしてＭＯＳトランジスタＴ６をＯＦＦにした後、信号φＶをハイレベルにしてＭＯＳトランジスタＴ５をＯＮにする。
【０１２７】
このとき、接続ノードａの電圧がＭＯＳトランジスタＴ６によってリセットされることで、ＭＯＳトランジスタＴ２が動作を行い、ＭＯＳトランジスタＴ２のゲート電圧によって決定される表面ポテンシャルをサンプルした電圧がＭＯＳトランジスタＴ４のゲートに与えられる。よって、ＭＯＳトランジスタＴ４のゲート電圧が入射光量を積分した値に比例した値となるため、ＭＯＳトランジスタＴ５をＯＮにしたとき、前記光電流を線形的に変換した値となる電流が、ＭＯＳトランジスタＴ４，Ｔ５を介して出力信号線６に導出される。このようにして入射光量の値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ５をＯＦＦにする。
【０１２８】
（２−ｂ）リセット動作
各画素のリセットを行うときの、各信号のタイミングチャートを図３２に示す。上記のように、パルス信号φＶRS2がＭＯＳトランジスタＴ６のゲートに与えられて接続ノードａの電圧がリセットされた後、パルス信号φＶがＭＯＳトランジスタＴ５のゲートに与えられて、出力信号が読み出されると、まず、信号φＶPGをハイレベルにして、ＭＯＳトランジスタＴ１をＯＮにする。このようにＭＯＳトランジスタＴ１がＯＮになると、ＭＯＳトランジスタＴ２のゲートに第３電圧が与えられ、ＭＯＳトランジスタＴ２のゲート電圧がリセットされる。そして、信号φＶPGを再びローレベルにして、ＭＯＳトランジスタＴ１をＯＦＦにする。
【０１２９】
次に、ＭＯＳトランジスタＴ６のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて出力信号を読み出す。このとき、出力信号は、ＭＯＳトランジスタＴ２のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、再び上記した撮像動作が行われる。
【０１３０】
このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。尚、第３の実施形態（図７）のように、ＭＯＳトランジスタＴ２のドレインにパルス信号（例えば、φＶPD’）を与えるような構造にして、この信号φＶPD’によって、ＭＯＳトランジスタＴ２より接続ノードａの電圧をリセットできるようにすることで、図３０の構成の画素からＭＯＳトランジスタＴ６を省略した構成にしても構わない。
【０１３１】
＜第１２の実施形態＞
第１２の実施形態について、図面を参照して説明する。図３３は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図３０に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１３２】
図３３に示すように、本実施形態では、図３０の画素におけるＭＯＳトランジスタＴ２，Ｔ６をＰチャネルのＭＯＳトランジスタとし、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶPSが印加されるとともに、このＭＯＳトランジスタＴ２のソースに一端が接続されたキャパシタＣの他端に直流電圧ＶPDが印加される。又、ＭＯＳトランジスタＴ６のドレインに直流電圧ＶRB2が印加され、そのソースにＭＯＳトランジスタＴ４のゲートが接続される。その他の構成については、図３０の画素の構成と同様である。尚、ＭＯＳトランジスタＴ６のソースに印加される直流電圧ＶRB2は、ＶPSよりも高い電圧である。
【０１３３】
（１） 光電流を自然対数的に変換して出力する場合。
このとき、第１１の実施形態と同様に、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるための電圧を第１電圧とし、ＭＯＳトランジスタＴ１の閾値のバラツキを検出するために、直流電圧ＶPSに略等しい値となる電圧を第２電圧とする。
【０１３４】
（１−ａ）撮像動作
信号φＶPDを第１電圧として、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるとともに、ＭＯＳトランジスタＴ７のゲートに与えられる信号φＳをハイレベルにし、ＭＯＳトランジスタＴ７をＯＮの状態にする。尚、キャパシタＣ及び接続ノードａの電圧が、ＭＯＳトランジスタＴ６によってリセットされているものとする。このとき、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１のソース及びＭＯＳトランジスタＴ２のゲートに発生する。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ１のソースに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ１のソース電圧が低くなる。
【０１３５】
このようにして光電流に対して自然対数的に変化した電圧がＭＯＳトランジスタＴ２のゲートに現れると、接続ノードａがリセットされてＭＯＳトランジスタＴ２のゲート電圧により決定される表面ポテンシャルより高い電圧になっているので、キャパシタＣから正の電荷がＭＯＳトランジスタＴ２を介して流れる。このとき、ＭＯＳトランジスタＴ２のゲート電圧によって、キャパシタＣから流れる正の電荷量が決定される。即ち、強い光が入射されてＭＯＳトランジスタＴ１のソース電圧が低くなるときほど、キャパシタＣから流れる正の電荷量が多い。
【０１３６】
このようにしてキャパシタＣから正の電荷が流れ、接続ノードａの電圧が入射光量の積分値を対数変換した値に比例した値となる。そして、パルス信号φＶを与えてＭＯＳトランジスタＴ５をＯＮにしたとき、前記光電流の積分値を自然対数的に変換した値となる電流が、ＭＯＳトランジスタＴ４，Ｔ５を介して出力信号線６に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ５をＯＦＦにする。
【０１３７】
（１−ｂ）感度のバラツキ検出
各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図３４に示す。上記のように、パルス信号φＶがＭＯＳトランジスタＴ５のゲートに与えられて、出力信号が読み出されると、第１１の実施形態（図３１）と同様に、まず、信号φＳをローレベルにして、ＭＯＳトランジスタＴ７をＯＦＦにする。そして、信号φＶPDを第２電圧にして、ＭＯＳトランジスタＴ１のドレイン・ソース間に負の電荷を蓄積させる。
【０１３８】
次に、信号φＶPDを第１電圧に戻すと、この蓄積された負の電荷が信号φＶPDの信号線に流れ出して、ＭＯＳトランジスタＴ１のソースに負の電荷が蓄積された状態になる。この負の電荷の蓄積量は、ゲート・ソース間の閾値電圧によって決まる。このように、ＭＯＳトランジスタＴ１のソースに負の電荷が蓄積されると、ＭＯＳトランジスタＴ６のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて出力信号を読み出す。尚、ＭＯＳトランジスタＴ６のゲートに与えるパルス信号φＶRS2は、ローレベルのパルス信号である。
【０１３９】
このとき、読み出された出力信号は、ＭＯＳトランジスタＴ１の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、撮像動作が行えるように、信号φＳをハイレベルにしてＭＯＳトランジスタＴ７をＯＮにした後、ＭＯＳトランジスタＴ６のゲートにパルス信号φＶRS2を与えて接続ノードａの電圧をリセットする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。
【０１４０】
（２）光電流を線形的に変換して出力する場合。
このとき、第１１の実施形態と同様に、信号φＶPDの電圧は、ＭＯＳトランジスタＴ２の動作点となる電圧である第３電圧とする。又、このとき、信号φＳは常にハイレベルで、信号φＳがゲートに与えられるＭＯＳトランジスタＴ７は、常にＯＮ状態である。このようにすることによって、ＭＯＳトランジスタＴ１が図２９のリセット用のＭＯＳトランジスタに、ＭＯＳトランジスタＴ２が図２９の信号増幅用のＭＯＳトランジスタに相当した構成になる。
【０１４１】
（２−ａ）撮像動作
まず、第１１の実施形態と同様に、信号φＶPGをローレベルにして、リセット用のＭＯＳトランジスタＴ１をＯＦＦの状態にする。尚、キャパシタＣ及び接続ノードａの電圧が、ＭＯＳトランジスタＴ６によってリセットされているものとする。このように、リセット用のＭＯＳトランジスタＴ１をＯＦＦにすると、フォトダイオードＰＤに光電流が流れることによって、ＭＯＳトランジスタＴ２のゲート電圧が変化する。即ち、フォトダイオードＰＤより負の光電荷がＭＯＳトランジスタＴ２のゲートに与えられ、ＭＯＳトランジスタＴ２のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ２のゲートに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ２のゲート電圧が低くなる。
【０１４２】
このようにして光電流に対して線形的に変化した電圧がＭＯＳトランジスタＴ２のゲートに現れると、接続ノードａがリセットされてＭＯＳトランジスタＴ２のゲート電圧により決定される表面ポテンシャルより高い電圧になっているので、キャパシタＣから正の電荷がＭＯＳトランジスタＴ２を介して流れる。このとき、ＭＯＳトランジスタＴ２のゲート電圧によって、キャパシタＣから流れる正の電荷量が決定される。即ち、強い光が入射されてＭＯＳトランジスタＴ２のゲート電圧が低くなるときほど、キャパシタＣから流れる正の電荷量が多い。
【０１４３】
このようにしてキャパシタＣから正の電荷が流れ、接続ノードａの電圧が入射光量の積分値に比例した値となる。そして、パルス信号φＶを与えてＭＯＳトランジスタＴ５をＯＮにしたとき、前記光電流の積分値を線形的に変換した値となる電流が、ＭＯＳトランジスタＴ４，Ｔ５を介して出力信号線６に導出される。このようにして入射光量の積分値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ５をＯＦＦにする。
【０１４４】
（２−ｂ）リセット動作
各画素のリセットを行うときの、各信号のタイミングチャートを図３５に示す。上記のように、パルス信号φＶがＭＯＳトランジスタＴ５のゲートに与えられて、出力信号が読み出されると、まず、信号φＶPGをハイレベルにして、ＭＯＳトランジスタＴ１をＯＮにする。このようにＭＯＳトランジスタＴ１がＯＮになると、ＭＯＳトランジスタＴ２のゲートに第３電圧が与えられ、ＭＯＳトランジスタＴ２のゲート電圧がリセットされる。そして、信号φＶPGを再びローレベルにして、ＭＯＳトランジスタＴ１をＯＦＦにする。
【０１４５】
次に、ＭＯＳトランジスタＴ６のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて出力信号を読み出す。このとき、出力信号は、ＭＯＳトランジスタＴ２のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、もう一度ＭＯＳトランジスタＴ６のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、再び上記した撮像動作が行われる。尚、パルス信号φＶRS2は、ローレベルのパルス信号である。
【０１４６】
このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。尚、第３の実施形態（図７）のように、ＭＯＳトランジスタＴ２のドレインにパルス信号（例えば、φＶPS）を与えるような構造にして、この信号φＶPSによって、ＭＯＳトランジスタＴ２より接続ノードａの電圧をリセットできるようにすることで、図３３の構成の画素からＭＯＳトランジスタＴ６を省略した構成にしても構わない。尚、この場合は、ＭＯＳトランジスタＴ２のドレインに与えるパルス信号φＶPSをフォトダイオードＰＤのアノードに印加する直流電圧ＶPSとは異なる電源線から供給するようにする。
【０１４７】
＜第１３の実施形態＞
第１３の実施形態について、図面を参照して説明する。図３６は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図３０に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１４８】
図３６に示すように、本実施形態では、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶPDが印加されるとともに、キャパシタＣ及びＭＯＳトランジスタＴ４，Ｔ６を削除した構成となっている。その他の構成は、第１１の実施形態（図３０）と同一である。
【０１４９】
（１） 光電流を自然対数的に変換して出力する場合。
このとき、第１１の実施形態と同様に、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるための電圧を第１電圧とし、ＭＯＳトランジスタＴ１の閾値のバラツキを検出するために、直流電圧ＶPSに略等しい値となる電圧を第２電圧とする。
【０１５０】
（１−ａ）撮像動作
信号φＶPDを第１電圧として、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるとともに、ＭＯＳトランジスタＴ７のゲートに与えられる信号φＳをハイレベルにし、ＭＯＳトランジスタＴ７をＯＮの状態にする。このとき、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１のソース及びＭＯＳトランジスタＴ２のゲートに発生する。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ１のソースに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ１のソース電圧が低くなる。
【０１５１】
このようにして光電流に対して自然対数的に変化した電圧がＭＯＳトランジスタＴ２のゲートに現れると、パルス信号φＶが与えられてＭＯＳトランジスタＴ５をＯＮとして、前記光電流を自然対数的に変換した値となる電流が、ＭＯＳトランジスタＴ２，Ｔ５を介して出力信号線６に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ５をＯＦＦにする。
【０１５２】
（１−ｂ）感度のバラツキ検出
各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図３７に示す。上記のように、パルス信号φＶがＭＯＳトランジスタＴ５のゲートに与えられて、出力信号が読み出されると、第１１の実施形態（図３１）と同様に、まず、信号φＳをローレベルにして、ＭＯＳトランジスタＴ７をＯＦＦにする。そして、信号φＶPDを第２電圧にして、ＭＯＳトランジスタＴ１のドレイン・ソース間に負の電荷を蓄積させる。
【０１５３】
次に、信号φＶPDを第１電圧に戻すと、この蓄積された負の電荷が信号φＶPDの信号線に流れ出して、ＭＯＳトランジスタＴ１のソースに負の電荷が蓄積された状態になる。この負の電荷の蓄積量は、ゲート・ソース間の閾値電圧によって決まる。このように、ＭＯＳトランジスタＴ１のソースに負の電荷が蓄積されると、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて出力信号を読み出す。
【０１５４】
このとき、読み出された出力信号は、ＭＯＳトランジスタＴ１の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、撮像動作が行えるように、信号φＳをハイレベルにしてＭＯＳトランジスタＴ７をＯＮにする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。
【０１５５】
（２）光電流を線形的に変換して出力する場合。
このとき、第１１の実施形態と同様に、信号φＶPDの電圧は、ＭＯＳトランジスタＴ２の動作点となる電圧である第３電圧とする。又、このとき、信号φＳは常にハイレベルで、信号φＳがゲートに与えられるＭＯＳトランジスタＴ７は、常にＯＮ状態である。このようにすることによって、ＭＯＳトランジスタＴ１が図２９のリセット用のＭＯＳトランジスタに、ＭＯＳトランジスタＴ２が図２９の信号増幅用のＭＯＳトランジスタに相当した構成になる。
【０１５６】
（２−ａ）撮像動作
まず、第１１の実施形態と同様に、信号φＶPGをローレベルにして、リセット用のＭＯＳトランジスタＴ１をＯＦＦの状態にする。このように、リセット用のＭＯＳトランジスタＴ１をＯＦＦにすると、フォトダイオードＰＤに光電流が流れることによって、ＭＯＳトランジスタＴ２のゲート電圧が変化する。即ち、フォトダイオードＰＤより負の光電荷がＭＯＳトランジスタＴ２のゲートに与えられ、ＭＯＳトランジスタＴ２のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ２のゲートに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ２のゲート電圧が低くなる。
【０１５７】
このようにして光電流に対して線形的に変化した電圧がＭＯＳトランジスタＴ２のゲートに現れると、パルス信号φＶが与えられてＭＯＳトランジスタＴ５をＯＮにする。このとき、前記光電流の積分値を線形的に変換した値となる電流が、ＭＯＳトランジスタＴ２，Ｔ５を介して出力信号線６に導出される。このようにして入射光量の積分値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ５をＯＦＦにする。
【０１５８】
（２−ｂ）リセット動作
各画素のリセットを行うときの、各信号のタイミングチャートを図３８に示す。上記のように、パルス信号φＶがＭＯＳトランジスタＴ５のゲートに与えられて、出力信号が読み出されると、まず、信号φＶPGをハイレベルにして、ＭＯＳトランジスタＴ１をＯＮにする。このようにＭＯＳトランジスタＴ１がＯＮになると、ＭＯＳトランジスタＴ２のゲートに第３電圧が与えられ、ＭＯＳトランジスタＴ２のゲート電圧がリセットされる。そして、信号φＶPGを再びローレベルにして、ＭＯＳトランジスタＴ１をＯＦＦにする。
【０１５９】
次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて出力信号を読み出す。このとき、出力信号は、ＭＯＳトランジスタＴ２のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、再び上記した撮像動作が行われる。このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。
【０１６０】
以上説明した実施形態において、各画素からの信号読み出しは電荷結合素子（ＣＣＤ）を用いて行うようにしてもかまわない。この場合、ＭＯＳトランジスタＴ５に相当するポテンシャルレベルを可変としたポテンシャルの障壁を設けることにより、ＣＣＤへの電荷読み出しを行えばよい。
【０１６１】
又、以上説明した第１〜第１１及び第１３の実施形態は、画素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ７を全てＮチャネルのＭＯＳトランジスタで構成しているが、これらのＭＯＳトランジスタＴ１〜Ｔ７を全てＰチャネルのＭＯＳトランジスタで構成してもよい。又、第１２の実施形態において、画素内のＮチャネルのＭＯＳトランジスタをＰチャネルのＭＯＳトランジスタに、ＰチャネルのＭＯＳトランジスタをＮチャネルのＭＯＳトランジスタに変えて構成しても構わない。
【０１６２】
図１７及び図２０〜図２８には、上記第１〜第１０の実施形態をＰチャネルのＭＯＳトランジスタで構成した例である第１４〜第２３の実施形態を示している。又、図３９〜図４１には、上記第１１〜第１３の実施形態の画素のＭＯＳトランジスタを逆極性のＭＯＳトランジスタで構成した例である第２４〜第２６の実施形態を示している。そのため図１６〜図２８及び図３９〜図４１では接続の極性や印加電圧の極性が逆になっている。例えば、図１７（第１４の実施形態）において、フォトダイオードＰＤはアノードに直流電圧ＶPDに接続され、カソードが第１ＭＯＳトランジスタＴ１のドレインとゲートに接続され、また第２ＭＯＳトランジスタのゲートに接続されている。第１ＭＯＳトランジスタＴ１のソースは信号φＶPSが入力される。
【０１６３】
ところで、図１７のような画素が対数変換を行うとき、信号φＶPSの電圧と直流電圧ＶPDは、φＶPS＞ＶPD となっており、図２（第１の実施形態）と逆である。また、キャパシタＣの出力電圧は初期値が高い電圧で、積分によって降下する。また、第３ＭＯＳトランジスタＴ３をＯＮさせるときには、低い電圧をゲートに印加する。更に、図２０〜図２８、図３９及び図４１の実施形態（第１５〜第２４及び第２６の実施形態）において、第５ＭＯＳトランジスタＴ５や第６ＭＯＳトランジスタＴ６をＯＮさせるときには、低い電圧をゲートに印加する。又、図４０の実施形態（第２５の実施形態）において、第５ＭＯＳトランジスタＴ５をＯＮさせるときには低い電圧をゲートに印加し、そして、第６ＭＯＳトランジスタＴ６をＯＮさせるときには高い電圧をゲートに印加する。以上の通り、逆極性のＭＯＳトランジスタを用いる場合は、電圧関係や接続関係が一部異なるが、構成は実質的に同一であり、また基本的な動作も同一であるので、図１７、図２０〜図２８及び図３９〜図４１については図面で示すのみで、その構成や動作についての説明は省略する。
【０１６４】
第１４の実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図１６に示し、第１５〜第２６実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図１８に示している。図１６及び図１８については、図１及び図４と同一部分（同一の役割部分）に同一の符号を付して説明を省略する。以下、図１８の構成について簡単に説明する。列方向に配列された出力信号線６−１、６−２、・・・、６−ｍに対してＰチャネルのＭＯＳトランジスタＱ１とＰチャネルのＭＯＳトランジスタＱ２が接続されている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。ここで、ＭＯＳトランジスタＱ１は画素内のＰチャネルのＭＯＳトランジスタＴａと共に図１９（ａ）に示すような増幅回路を構成している。尚、ＭＯＳトランジスタＴａは、第１５、第１６、第１９、第２０、第２４及び第２５の実施形態では第４ＭＯＳトランジスタＴ４に相当し、又、第１７、第１８、第２１〜第２３及び第２６の実施形態では第２ＭＯＳトランジスタＴ２に相当する。
【０１６５】
この場合、ＭＯＳトランジスタＱ１はＭＯＳトランジスタＴａの負荷抵抗又は定電流源となっている。従って、このトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに接続される直流電圧ＶPD’との関係は、ＶPD’＜ＶPS’であり、直流電圧ＶPD’は例えばグランド電圧（接地）である。トランジスタＱ１のドレインはトランジスタＴａに接続され、ゲートには直流電圧が印加されている。ＰチャネルのＭＯＳトランジスタＱ２は水平走査回路３によって制御され、増幅回路の出力を最終的な信号線９へ導出する。第１５〜第２６の実施形態のように、画素内に設けられた第５ＭＯＳトランジスタＴ５を考慮すると、図１９（ａ）の回路は図１９（ｂ）のように表わされる。
【０１６６】
【発明の効果】
以上説明したように、本発明の固体撮像装置によれば、フォトダイオードなどの感光素子で発生した電気信号を対数変換して出力するか、線形的に変換して出力するかを自由に選択できる。従って、例えば、輝度範囲の広い被写体の撮像には対数変換に切り換えて使用し、低輝度の被写体や輝度範囲の狭い被写体の撮像には、線形変換に切り換えて使用するという使い分けができる。そして、そのことによって、低輝度から高輝度までの幅広い被写体を高精度に撮像できる。更に、能動素子をＭＯＳトランジスタで構成することにより高集積化が容易となり、周辺の処理回路（Ａ／Ｄコンバータ、デジタル・システム・プロセッサ、メモリ）等とともにワンチップ上に形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図２】本発明の第１の実施形態の１画素の構成を示す回路図。
【図３】本発明で使用する画素の構成及びポテンシャルの関係を表した図。
【図４】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図５】図４の一部の回路図。
【図６】本発明の第２の実施形態の１画素の構成を示す回路図。
【図７】本発明の第３の実施形態の１画素の構成を示す回路図。
【図８】本発明の第４の実施形態の１画素の構成を示す回路図。
【図９】本発明の第５の実施形態の１画素の構成を示す回路図。
【図１０】本発明の第６の実施形態の１画素の構成を示す回路図。
【図１１】第６の実施形態で使用する画素の構成及びポテンシャルの関係を表した図。
【図１２】本発明の第７の実施形態の１画素の構成を示す回路図。
【図１３】本発明の第８の実施形態の１画素の構成を示す回路図。
【図１４】本発明の第９の実施形態の１画素の構成を示す回路図。
【図１５】本発明の第１０の実施形態の１画素の構成を示す回路図。
【図１６】画素内の能動素子をＰチャネルのＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図１７】本発明の第１４の実施形態の１画素の構成を示す回路図。
【図１８】画素内の能動素子をＰチャネルのＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図１９】図１８の一部の回路図。
【図２０】本発明の第１５の実施形態の１画素の構成を示す回路図。
【図２１】本発明の第１６の実施形態の１画素の構成を示す回路図。
【図２２】本発明の第１７の実施形態の１画素の構成を示す回路図。
【図２３】本発明の第１８の実施形態の１画素の構成を示す回路図。
【図２４】本発明の第１９の実施形態の１画素の構成を示す回路図。
【図２５】本発明の第２０の実施形態の１画素の構成を示す回路図。
【図２６】本発明の第２１の実施形態の１画素の構成を示す回路図。
【図２７】本発明の第２２の実施形態の１画素の構成を示す回路図。
【図２８】本発明の第２３の実施形態の１画素の構成を示す回路図。
【図２９】従来例の１画素の構成を示す回路図。
【図３０】本発明の第１１の実施形態の１画素の構成を示す回路図。
【図３１】第１１の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図３２】第１１の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図３３】本発明の第１２の実施形態の１画素の構成を示す回路図。
【図３４】第１２の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図３５】第１２の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図３６】本発明の第１３の実施形態の１画素の構成を示す回路図。
【図３７】第１３の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図３８】第１３の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図３９】本発明の第２４の実施形態の１画素の構成を示す回路図。
【図４０】本発明の第２５の実施形態の１画素の構成を示す回路図。
【図４１】本発明の第２６の実施形態の１画素の構成を示す回路図。
【符号の説明】
Ｇ11〜Ｇｍｎ 画素
２ 垂直走査回路
３ 水平走査回路
４−１〜４−ｎ 行選択線
６−１〜６−ｍ 出力信号線
ＰＤ フォトダイオード
Ｔ１〜Ｔ７ 第１〜第７ＭＯＳトランジスタ
Ｃ キャパシタ
【発明の属する技術分野】
本発明は固体撮像装置に関するものであり、特に画素を二次元に配置した固体撮像装置に関する。
【０００２】
【従来の技術】
フォトダイオード等の光電変換素子（感光素子）と、その光電変換素子で発生した光電荷を出力信号線へ取り出す手段とを含む画素をマトリクス状（行列状）に配してなる二次元固体撮像装置は種々の用途に供されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方、ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して直接読み出すようになっていた。
【０００３】
ここで、従来のＭＯＳ型固体撮像装置の１画素当りの構成を図２９に示し説明する。同図において、ＰＤはフォトダイオードであり、そのカソードがＭＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ２のソースに接続されている。ＭＯＳトランジスタＴ１のソースはＭＯＳトランジスタＴ３のドレインに接続され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖoutへ接続されている。またＭＯＳトランジスタＴ１，Ｔ２のドレインには直流電圧ＶPDが印加され、フォトダイオードのアノードには直流電圧ＶPSが印加されている。
【０００４】
フォトダイオードＰＤに光が入射すると、光電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３のゲートにパルス信号φＶを与えてＭＯＳトランジスタＴ３をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通って出力信号線へ導出される。このようにして入射光量に比例した出力電流を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトランジスタＴ２をＯＮすることでＭＯＳトランジスタＴ１のゲート電圧を初期化させることができる。
【０００５】
【発明が解決しようとする課題】
このように、従来のＭＯＳ型の固体撮像装置は各画素においてフォトダイオードで発生しＭＯＳトランジスタのゲートに蓄積された光電荷をそのまま読み出すものであったからダイナミックレンジが狭く、そのため露光量を精密に制御しなければならず、しかも露光量を精密に制御しても暗い部分が黒くつぶれたり、明るい部分が飽和したりしていた。一方、本出願人は、入射した光量に応じた光電流を発生しうる感光手段と、光電流を入力するＭＯＳトランジスタと、このＭＯＳトランジスタをサブスレッショルド電流が流れうる状態にバイアスするバイアス手段とを備え、光電流を対数変換するようにした固体撮像装置を提案した（特開平３−１９２７６４号公報参照）。このような固体撮像装置は、広いダイナミックレンジを有しているものの、低輝度の場合の特性やＳ／Ｎ比などが十分でないという問題があった。
【０００６】
本発明はこのような点に鑑みなされたものであって、高輝度から低輝度までの幅広い被写体を高精細に撮像することのできる固体撮像装置を提供することを目的とする。又、本発明の他の目的は、画素の出力を大きく得ることができる固体撮像装置を提供することにある。又、本発明の他の目的は、Ｓ／Ｎ比の良好な撮像信号を得ることができる固体撮像装置を提供することにある。更に、本発明の他の目的は、同一の光電変換手段でダイナミックレンジの広い状態とダイナミックレンジの狭い状態との切換が可能な固体撮像装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため請求項１に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた固体撮像装置において、前記光電変換手段の動作状態を、前記感光素子への入射光量とは独立して、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする。
【０００８】
又、請求項２に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた固体撮像装置において、前記光電変換手段の動作状態を、前記光電変換手段に送出される信号に基づいて、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする。
【０００９】
又、請求項３に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた固体撮像装置において、前記光電変換手段の動作状態を、前記感光素子への同一の入射光量に対して前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする。
【００１０】
請求項１〜請求項３のような構成の固体撮像装置によると、被写体の輝度状態及び撮像時の環境に応じて、ダイナミックレンジを変更することができる。例えば、フォトダイオードで発生した光電荷をＭＯＳトランジスタを用いて変換する場合、このＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させると、対数変換状態（第２状態）となり、ダイナミックレンジが大きくとれる。しかしながら、低輝度で動く被写体を撮像すると、対数変換動作では、残像が目立つようになる。
【００１１】
それは、対数変換動作では、ＭＯＳトランジスタがＯＮ状態となっていてフォトダイオードの発生する電気信号をリアルタイムで対数変換してＭＯＳトランジスタから出力するが、ＭＯＳトランジスタのゲート側の電荷及びこのゲートに接続されたフォトダイオードの寄生容量などに蓄積された電荷が放電されず、前の情報が残るからである。これは、輝度が低い場合に特に目立つ。又、対数変換では、一般に変換出力が小さいので、Ｓ／Ｎ比（信号／ノイズ比）が悪い。
【００１２】
これに対して、ＭＯＳトランジスタをＯＦＦ状態にしている線形変換状態（第１状態）では、ダイナミックレンジは狭いが、光電変換手段から出力される信号は大きく得られるので、Ｓ／Ｎ比がよい。又、ＯＦＦ状態のＭＯＳトランジスタのゲートやフォトダイオードで光電荷が積分されることと、リセットされることにより、前の情報が残らないようにできる。
【００１３】
従って、低輝度から高輝度の広い範囲にわたる被写体の撮像には、光電変換手段を第２状態（対数変換）に切り換えて使用し、低輝度の被写体や、輝度範囲の狭い被写体の撮像には、光電変換手段を第１状態（線形変換）に切り換えて使用すると良い。
【００１４】
又、請求項４に記載の固体撮像装置のように、前記光電変換手段から出力される電気信号を積分するキャパシタを設けるとともに、該キャパシタで積分した信号を出力信号とすることにより、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。
【００１５】
請求項５に記載の固体撮像装置は、請求項４に記載の固体撮像装置において、前記積分した信号を前記出力信号線へ出力した後に、前記キャパシタの電荷を放出するリセット手段を有することを特徴とする。このような固体撮像装置において、そのリセット手段を、例えば、請求項６のように、第１電極と第２電極と制御電極とを備え、前記キャパシタの一端に第１電極が接続されたトランジスタで構成すると、該トランジスタの制御電極に印加する電圧のレベルを変化して該トランジスタを導通させることにより、前記キャパシタに蓄積された電荷を簡単に放出することができる。
【００１６】
請求項７に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素の光電変換手段の動作状態を、前記感光素子への入射光量とは独立して、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする。
【００１７】
又、請求項８に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素の光電変換手段の動作状態を、前記光電変換手段に送出される信号に基づいて、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする。
【００１８】
又、請求項９に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素の光電変換手段の動作状態を、前記感光素子への同一の入射光量に対して前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする。
【００１９】
請求項７〜請求項９のような構成の固体撮像装置によると、被写体の輝度状態及び撮像時の環境に応じて、ダイナミックレンジを変更することができるデジタルカメラやビデオカメラを実現することができる。又、請求項１０に記載の固体撮像装置のように、前記各画素が、前記光電変換手段の出力信号を増幅する増幅用トランジスタを有し、該増幅用トランジスタの出力信号を前記導出路を介して前記出力信号線へ出力するようになっていると、各画素からの信号が大きく安定した状態で読み出される。
【００２０】
更に、請求項１１に記載するように、請求項１０に記載の固体撮像装置において、前記出力信号線に接続されたその総数が全画素数より少ない負荷抵抗又は定電流源を有するような固体撮像装置であっても良い。この負荷抵抗又は定電流源を設けることによって、各画素から出力される電流信号を電圧信号として読み出すことができる。このような固体撮像装置において、請求項１２に記載するように、前記負荷抵抗又は定電流源は、前記出力信号線に接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続された制御電極とを有するトランジスタであっても良い。
【００２１】
請求項１２に記載の固体撮像装置において、請求項１３に記載するように、前記増幅用トランジスタを、直流電圧が印加された第１電極と、前記導出路へ信号を出力する第２電極と、前記光電変換手段の出力信号が入力される制御電極と、を備えるＮチャネルのＭＯＳトランジスタとするとき、前記増幅用トランジスタの第１電極に印加される直流電圧を、前記負荷抵抗又は定電流源となるトランジスタの第２電極に接続される直流電圧よりも高電位とすればよい。又、請求項１４に記載するように、前記増幅用トランジスタを、直流電圧が印加された第１電極と、前記導出路へ信号を出力する第２電極と、前記光電変換手段の出力信号が入力される制御電極と、を備えるＰチャネルのＭＯＳトランジスタとするとき、前記増幅用トランジスタの第１電極に印加される直流電圧を、前記負荷抵抗又は定電流源となるトランジスタの第２電極に接続される直流電圧よりも低電位とすればよい。
【００２２】
更に、請求項７〜１４のいずれかに記載の固体撮像装置において、請求項１５に記載するように、前記導出路に、全画素の中から所定のものを順次選択し、選択された画素から増幅された信号を出力信号線に導出するスイッチを設けることによって、各画素から前記出力信号線に出力される信号を順次読み出してシリアルデータとして出力することができる。
【００２３】
請求項１６に記載の固体撮像装置は、請求項１〜請求項１５のいずれかに記載の固体撮像装置において、前記光電変換手段が、第１電極に直流電圧が印加された光電変換素子と、第１電極と第２電極と制御電極とを備え、第１電極及び制御電極が光電変換素子の第２電極に接続され、光電変換素子からの出力電流が流れ込む第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの制御電極に接続され、第２電極から電気信号を出力する第２のトランジスタとから構成され、前記第１のトランジスタの第１電極と第２電極の間の電位差を変化させることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り換えることができることを特徴とする。
【００２４】
このような構成の固体撮像装置によると、前記第１のトランジスタの第１電極と第２電極の間の電位差を変えることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り換えて、そのダイナミックレンジの大きさを変更することができる。
【００２５】
請求項１７に記載の固体撮像装置は、請求項１〜請求項１５のいずれかに記載の固体撮像装置において、前記光電変換手段が、第１電極に直流電圧が印加された光電変換素子と、第１電極と第２電極と制御電極とを備え、第１電極が光電変換素子の第２電極に接続され、光電変換素子からの出力電流が流れ込むとともに第２電極と制御電極が接続された第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第１電極に接続され、第２電極から電気信号を出力する第２のトランジスタとから構成され、前記第１のトランジスタの第１電極と第２電極の間の電位差を変化させることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り換えることができることを特徴とする。
【００２６】
このような構成の固体撮像装置によると、前記第１のトランジスタの第１電極と第２電極の間の電位差を変えることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り換えて、そのダイナミックレンジの大きさを変更することができる。
【００２７】
請求項１８に記載の固体撮像装置は、請求項１〜請求項１７に記載の固体撮像装置において、前記光電変換手段が前記第１状態で動作して電気信号を前記出力信号線へ出力した後に、前記光電変換手段を初期化するためのリセット手段が設けられたことを特徴とする。
【００２８】
請求項１９に記載の固体撮像装置は、請求項１６又は請求項１７に記載の固体撮像装置において、第１電極と第２電極と制御電極とを備え、第１電極が前記第１、第２のトランジスタの制御電極に接続されるとともに第２電極が直流電圧に接続された第３のトランジスタを有し、前記光電変換手段が前記第１状態で動作して電気信号を前記出力信号線へ出力した後に、第３のトランジスタの制御電極に印加する電圧のレベルを変化させて第３のトランジスタを導通させ、前記第１、第２のトランジスタに蓄積された電荷を放出させることによって、前記光電変換手段をリセットすることを特徴とする。
【００２９】
このような固体撮像装置において、前記光電変換手段を前記第１状態で動作させたとき、前記光電変換素子からの出力電流に応じて前記第２のトランジスタの制御電極の電圧を変化させるために、前記第１、第２のトランジスタに蓄積させた電荷を、前記第３のトランジスタによって放出して、光電変換手段をリセットすることができる。
【００３０】
請求項２０に記載の固体撮像装置は、請求項１〜請求項１５のいずれかに記載の固体撮像装置において、前記光電変換手段が、第２電極に直流電圧が印加された光電変換素子と、第１電極と第２電極と制御電極とを備え、第２電極が前記光電変換素子の第１電極に接続された第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第２電極に接続され、第２電極から電気信号を出力する第２のトランジスタと、から構成され、前記第１のトランジスタの制御電極に与える電圧を変化させることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り替えることができることを特徴とする。
【００３１】
このような固体撮像装置によると、前記第１のトランジスタをサブスレッショルド領域で動作するように該第１のトランジスタの制御電極に電圧を与えることによって、前記光電変換手段を第２状態（対数変換）で動作させることができる。又、前記第１のトランジスタを非導通状態になるように制御電極に電圧を与えることによって、第２のトランジスタの制御電極に電荷を蓄積させて、前記光電変換手段を第１状態（線形変換）で動作させることができる。
【００３２】
請求項２１に記載するように、第１電極と第２電極と制御電極とを備え、第１電極が前記第１のトランジスタの第２電極に接続されるとともに第２電極が前記光電変換素子の第１電極に接続されることによって、前記第１のトランジスタ及び前記光電変換素子と直列に接続された第３のトランジスタを設けて、前記光電変換手段を前記第１状態で動作させる場合は、前記第３のトランジスタを常に導通状態にし、前記光電変換手段を前記第２状態で動作させる場合は、撮像動作させるときは前記第３のトランジスタを導通状態にし、又、各画素のバラツキを検出するときは前記第３のトランジスタを非導通状態にするようにしても構わない。
【００３３】
このように第３のトランジスタを設けたとき、前記光電変換手段を第１状態で動作させる場合、撮像動作させるときは前記第１のトランジスタを非導通状態にし、又、リセットするときは前記第１のトランジスタを導通状態にして前記第２のトランジスタの制御電極の電圧をリセットする。又、前記光電変換手段を第２状態で動作させる場合、撮像動作させるときは前記第３のトランジスタを導通状態にして前記第１のトランジスタをサブスレッショルド領域で動作させる。又、この場合、各画素の感度のバラツキを検出するときは前記第３のトランジスタを非導通状態にするとともに、前記第１のトランジスタの第１電極に印加する電圧を変化させて、前記第１のトランジスタの閾値電圧によって生じる各画素の感度のバラツキを検出する。
【００３４】
請求項２２に記載の固体撮像装置は、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極とゲート電極が接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタのゲート電極にゲート電極が接続された第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのゲート電極に第１電極が接続され、第２電極が直流電圧に接続されるとともに、ゲート電極に入力される電圧のレベルの切り換えによって、前記第１ＭＯＳトランジスタのゲート電極に蓄積された電荷を放出してリセットする第３ＭＯＳトランジスタとを有し、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタの第２電極と前記フォトダイオードの他方の電極の電位を接近させることにより前記第１ＭＯＳトランジスタを不作動状態とするとともに、電気信号を出力した後、前記第３ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第３ＭＯＳトランジスタを導通させて、少なくとも前記第１ＭＯＳトランジスタの第１電極及びゲート電極に蓄積された電荷を放出してリセットすることを特徴とする。
【００３５】
請求項２３に記載の固体撮像装置は、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極が接続され、第２電極とゲート電極が同一の直流電圧に接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第１電極にゲート電極が接続された第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタの第１電極に第１電極が接続され、第２電極が直流電圧に接続されるとともに、そのゲート電極に入力する電圧のレベルを切り換えることによって、前記第１ＭＯＳトランジスタの第１電極に蓄積された電荷を放出してリセットする第３ＭＯＳトランジスタとを有し、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタの第２電極と前記フォトダイオードの他方の電極の電位を接近させることにより前記第１ＭＯＳトランジスタを不作動状態とするとともに、電気信号を出力した後、前記第３ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第３ＭＯＳトランジスタを導通させて、少なくとも前記第１ＭＯＳトランジスタの第１電極及び前記第２ＭＯＳトランジスタのゲート電極に蓄積された電荷を放出してリセットすることを特徴とする。
【００３６】
請求項２４に記載の固体撮像装置は、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極が接続され、ゲート電極が直流電圧に接続された第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第１電極にゲート電極が接続された第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタの第１電極に第１電極が接続され、第２電極が直流電圧に接続されるとともに、そのゲート電極に入力する電圧のレベルを切り換えることによって、前記第１ＭＯＳトランジスタの第１電極に蓄積された電荷を放出してリセットする第３ＭＯＳトランジスタとを有し、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタの第２電極と前記フォトダイオードの他方の電極の電位を接近させることにより前記第１ＭＯＳトランジスタを不作動状態とするとともに、電気信号を出力した後、前記第３ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第３ＭＯＳトランジスタを導通させて、少なくとも前記第１ＭＯＳトランジスタの第１電極及び前記第２ＭＯＳトランジスタのゲート電極に蓄積された電荷を放出してリセットすることを特徴とする。
【００３７】
請求項２５に記載の固体撮像装置は、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと、第１電極と第２電極とゲート電極とを備えた第１ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第２電極にゲート電極が接続された第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタの第２電極に第１電極が接続され、第２電極が前記補とダイオードの一方の電極に接続された第３ＭＯＳトランジスタとを有し、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えて前記第１ＭＯＳトランジスタを非導通状態とするとともに、電気信号を出力した後、前記第１ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第１ＭＯＳトランジスタを導通させ、前記第１ＭＯＳトランジスタの第１電極に印加される電圧を前記第２ＭＯＳトランジスタのゲート電極に与えてリセットすることを特徴とする。
【００３８】
請求項２６に記載の固体撮像装置は、請求項２５に記載の固体撮像装置において、前記第１ＭＯＳトランジスタの第２電極に第１電極が接続され、第２電極が前記フォトダイオードの一方の電極に接続された第３ＭＯＳトランジスタを有し、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させる場合は、常に前記第３ＭＯＳトランジスタを導通状態にし、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させる場合は、撮像させるときは前記第３ＭＯＳトランジスタを導通状態にし、又、各画素のバラツキを検出するときは前記第３ＭＯＳトランジスタを非導通状態にすることを特徴とする。
【００３９】
請求項２７に記載の固体撮像装置は、請求項２２〜請求項２６のいずれかに記載の固体撮像装置において、前記画素が、第１電極が前記第２ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを有することを特徴とする。
【００４０】
請求項２８に記載の固体撮像装置は、請求項２２〜請求項２４のいずれかに記載の固体撮像装置において、前記画素が、第１電極が直流電圧に接続され、ゲート電極が前記第２ＭＯＳトランジスタの第２電極に接続されるとともに、前記第２ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第４ＭＯＳトランジスタを有することを特徴とする。このような構成の固体撮像装置において、請求項２９に記載するように、前記画素に、第１電極が前記第４ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを設けて、この第５ＭＯＳトランジスタを行選択用のスイッチとすることができる。
【００４１】
請求項２８又は請求項２９の固体撮像装置において、請求項３０に記載するように、前記画素に、前記第２ＭＯＳトランジスタの第２電極に一端が接続され他端が前記第１ＭＯＳトランジスタの第２電極が接続される信号線に接続されるとともに、前記第２ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第２ＭＯＳトランジスタを介してリセットされるキャパシタを設けても良い。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。更に、前記第２ＭＯＳトランジスタの第１電極にリセット電圧を与えることによって、前記第２ＭＯＳトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。
【００４２】
又、請求項３１に記載するように、前記画素において、前記第２ＭＯＳトランジスタの第１電極が直流電圧に接続されるとともに、前記第２ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第６ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの第２電極に一端が接続され他端が前記第１ＭＯＳトランジスタの第２電極が接続される信号線に接続されるとともに、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第６ＭＯＳトランジスタを介してリセットされるキャパシタと、を設けても良い。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。更に、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧を与えることによって、前記第６ＭＯＳトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。
【００４３】
請求項２５又は請求項２６に記載の固体撮像装置において、請求項３２に記載するように、前記画素に、前記画素が、第１電極が直流電圧に接続され、ゲート電極が前記第２ＭＯＳトランジスタの第２電極に接続されるとともに、前記第２ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第４ＭＯＳトランジスタ設けた構成としても構わない。又、このような構成の固体撮像装置において、請求項３３に記載するように、前記画素に、第１電極が前記第４ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを設けても構わない。
【００４４】
又、請求項３２又は請求項３３に記載の固体撮像装置において、請求項３４に記載するように、前記画素に、前記第２ＭＯＳトランジスタの第２電極に一端が接続され他端が直流電圧に接続されるとともに、前記第２ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第２ＭＯＳトランジスタを介してリセットされるキャパシタを設けても良い。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。更に、前記第２ＭＯＳトランジスタの第１電極にリセット電圧を与えることによって、前記第２ＭＯＳトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。
【００４５】
このような構成の固体撮像装置において、請求項３５に記載するように、前記第２ＭＯＳトランジスタが前記第１ＭＯＳトランジスタと逆の極性のＭＯＳトランジスタとしても構わない。
【００４６】
又、請求項３６に記載するように、前記画素において、前記第２ＭＯＳトランジスタの第１電極が直流電圧に接続されるとともに、前記画素が、前記第２ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第６ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの第２電極に一端が接続され他端が直流電圧に接続されるとともに、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第６ＭＯＳトランジスタを介してリセットされるキャパシタと、を設けても構わない。このような構成にすることによって、画素から出力される信号が、一旦キャパシタで積分された信号となるので、光源の変動成分や高周波のノイズがキャパシタで吸収されて除去される。更に、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧を与えることによって、前記第６ＭＯＳトランジスタを介してキャパシタ内の電荷が放出されてリセットされる。
【００４７】
このような構成の固体撮像装置において、請求項３７に記載するように、前記第２及び第６ＭＯＳトランジスタを前記第１ＭＯＳトランジスタと逆の極性のＭＯＳトランジスタとしても構わない。
【００４８】
請求項３８に記載の固体撮像装置は、請求項２２〜請求項３７のいずれかに記載の固体撮像装置において、前記画素に対し前記出力信号線を介して接続された負荷抵抗又は定電流源を成すＭＯＳトランジスタを備えていることを特徴とする。
【００４９】
【発明の実施の形態】
＜画素構成の第１例＞
以下、本発明の固体撮像装置の各実施形態を図面を参照して説明する。図１は本発明の一実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略し、図２に示す第１の実施形態において示している。
【００５０】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ２が図示の如く１つずつ設けられている。出力信号線６−１を例にとって説明すると、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。尚、後述するように各画素内にはスイッチ用のＮチャネルの第５ＭＯＳトランジスタＴ５も設けられている。ここで、ＭＯＳトランジスタＴ５は行の選択を行うものであり、トランジスタＱ２は列の選択を行うものである。
【００５１】
＜第１の実施形態＞
図１に示した画素構成の第１例の各画素に適用される第１の実施形態について、図面を参照して説明する。図２は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。
【００５２】
図２において、ｐｎフォトダイオードＰＤが感光部（光電変換部）を形成している。そのフォトダイオードＰＤのアノードは第１ＭＯＳトランジスタＴ１のドレインとゲート、第２ＭＯＳトランジスタＴ２のゲート、及び第３ＭＯＳトランジスタＴ３のドレインに接続されている。ＭＯＳトランジスタＴ２のソースは行選択用の第５ＭＯＳトランジスタのＴ５のドレインに接続されている。ＭＯＳトランジスタのソースは出力信号線６（この出力信号線６は図１の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ１，Ｔ２，Ｔ３，Ｔ５は、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００５３】
又、フォトダイオードＰＤのカソードには直流電圧ＶPDが印加されるようになっている。一方、ＭＯＳトランジスタＴ１のソースには信号φＶPSが印加され、ＭＯＳトランジスタＴ２のソースには他端に信号φＶPSが印加されるキャパシタＣの一端が接続される。ＭＯＳトランジスタＴ３のソースには直流電圧ＶRBが印加されるとともに、そのゲートには信号φＶRSが入力される。ＭＯＳトランジスタＴ２のドレインには信号φＤが入力される。又、ＭＯＳトランジスタＴ５のゲートには信号φＶが入力される。尚、本実施形態において、信号φＶPSは、２値的に変化するものとし、ＭＯＳトランジスタＴ１，Ｔ２をサブスレッショルド領域で動作させるための電圧をローレベルとし、直流電圧ＶPDと略等しい電圧をハイレベルとする。
【００５４】
この実施形態において、信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、単一の画素において出力信号線６に導出される出力信号をフォトダイオードＰＤが入射光に応じて出力する電気信号（以下、「光電流」という。）に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。以下、これらの各場合について説明する。
【００５５】
（１） 光電流を自然対数的に変換して出力する場合。
まず、信号φＶPSをローレベルとし、ＭＯＳトランジスタＴ１，Ｔ２がサブスレッショルド領域で動作するようにバイアスされているときの動作について、図２及び図３を用いて説明する。このとき、ＭＯＳトランジスタＴ３のゲートには、ローレベルの信号φＶRSが与えられるので、ＭＯＳトランジスタＴ３はＯＦＦとなり、実質的に存在しないことと等価になる。
【００５６】
ところで、フォトダイオードＰＤは、例えば、図３（ａ）のように、Ｐ型の半導体基板（以下、「Ｐ型基板」という。）１０に、Ｎ型ウェル層１１を形成するとともに、そのＮ型ウェル層１１にＰ型拡散層１２を設けることによって形成される。又、ＭＯＳトランジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を形成し、且つ、そのＮ型拡散層１３，１４間のチャンネル上に順次、酸化膜１５とポリシリコン層１６を形成することによって構成される。ここで、Ｎ型ウェル層１１がフォトダイオードＰＤのカソード側を形成するとともに、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１のドレイン、ソースを形成するとともに、酸化膜１５及びポリシリコン層１６がそれぞれゲート絶縁膜とゲート電極を形成する。このような構成のフォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルは、信号φＶPSがローレベルのとき、図３（ｂ）のようになる。
【００５７】
図２の回路において、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１，Ｔ２のゲートに発生する。この電圧により、ＭＯＳトランジスタＴ２に電流が流れ、キャパシタＣには前記光電流の積分値を自然対数的に変換した値と同等の電荷が蓄積される。つまり、キャパシタＣとＭＯＳトランジスタＴ２のソースとの接続ノードａに、前記光電流の積分値を自然対数的に変換した値に比例した電圧が生じることになる。ただし、このとき、ＭＯＳトランジスタＴ５はＯＦＦの状態であるとする。
【００５８】
次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、キャパシタＣに蓄積された電荷が、出力電流として出力信号線６に導出される。この出力信号線６に導出される電流は前記光電流の積分値を自然対数的に変換した値となる。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、信号読み出し後、トランジスタＴ５をＯＦＦする。この後、トランジスタＴ５をＯＦＦとするとともに信号φＤをローレベルにしてトランジスタＴ２を通して信号φＤの信号線路へキャパシタＣに蓄積された電荷を放電することによって、キャパシタＣ及び接続ノードａの電位が初期化される。このような動作を所定の時間間隔で繰り返すことにより、刻々と変化する被写体像を広いダイナミックレンジで連続的に撮像することができる。尚、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままである。
【００５９】
（２） 光電流を線形的に変換して出力する場合。
次に、信号φＶPSをハイレベルとしたときの動作について説明する。このとき、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルは、図３（ｃ）のようになる。よって、ＭＯＳトランジスタＴ１は実質的にＯＦＦ状態となり、ＭＯＳトランジスタＴ１のソース・ドレイン間に電流が流れない。又、ＭＯＳトランジスタＴ３のゲートに与える信号φＶRSをローレベルに保ち、ＭＯＳトランジスタＴ３はＯＦＦする。
【００６０】
そして、まず、ＭＯＳトランジスタＴ５をＯＦＦするとともに信号φＤをローレベル（信号φＶPSよりも低い電位）にするとキャパシタＣの電荷がトランジスタＴ２を通して信号φＤの信号線路へ放電され、それによってキャパシタＣをリセットして、接続ノードａの電位を例えば直流電圧ＶPDより低い電位に初期化する。この電位はキャパシタＣによって保持される。その後、φＤをハイレベル（直流電圧ＶPDと同じ又は直流電圧ＶPDに近い電位）に戻す。このような状態において、フォトダイオードＰＤに光が入射すると光電流が発生する。このとき、ＭＯＳトランジスタＴ１のバックゲートとゲートとの間やフォトダイオードＰＤの接合容量などでキャパシタを構成するので、光電流による電荷が主としてＭＯＳトランジスタＴ１，Ｔ２のゲートに蓄積される。よって、ＭＯＳトランジスタＴ１，Ｔ２のゲート電圧が前記光電流を積分した値に比例した値になる。
【００６１】
今、接続ノードａの電位が直流電圧ＶPDより低いので、ＭＯＳトランジスタＴ２はＯＮし、ＭＯＳトランジスタＴ２のゲート電圧に応じたドレイン電流がＭＯＳトランジスタＴ２を流れ、ＭＯＳトランジスタＴ２のゲート電圧に比例した量の電荷がキャパシタＣに蓄積される。よって、接続ノードａの電位が前記光電流を積分した値に比例した値になる。次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、キャパシタＣに蓄積された電荷が、出力電流として出力信号線６に導出される。この出力電流は前記光電流の積分値を線形的に変換した値となる。
【００６２】
このようにして入射光量に比例した信号（出力電流）を読み出すことができる。又、この後、トランジスタＴ５をＯＦＦとするとともに信号φＤをローレベルにしてトランジスタＴ２を通して信号φＤの信号線路へ放電することによって、キャパシタＣ及び接続ノードａの電位が初期化される。しかる後、ＭＯＳトランジスタＴ３のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ３をＯＮとして、フォトダイオードＰＤ、トランジスタＴ１のドレイン電圧及びトランジスタＴ１，Ｔ２のゲート電圧を初期化させる。このような動作を所定の時間間隔で繰り返すことにより、刻々と変化する被写体像をＳ／Ｎ比の良好な状態で連続的に撮像することができる。
【００６３】
このように、本実施形態においては、簡単な電位操作により、入射光量とは独立して、同一の画素で複数の出力特性を切り換えることが可能になる。即ち、各画素へ送る信号に基づいて、感光素子（フォトダイオードＰＤ）の入射光量が同じであっても、任意に対数変換して出力する状態と、線形的に変換して出力する状態とを切り換えることができる。
【００６４】
尚、信号を対数変換して出力する状態から線形変換して出力する状態に切り換える際には、まずφＶPSの電位調整により出力の切り換えを行ってから、ＭＯＳトランジスタＴ３によるＭＯＳトランジスタＴ１などのリセットを行うことが好ましい。一方、信号を線形変換して出力する状態から対数変換して出力する状態に切り換える際には、ＭＯＳトランジスタＴ３によるＭＯＳトランジスタＴ１などのリセットは特に必要ない。これは、ＭＯＳトランジスタＴ１が完全なＯＦＦ状態ではないことに起因してＭＯＳトランジスタＴ１に蓄積されたキャリアは逆極性のキャリアによってうち消されるためである。
【００６５】
又、各画素からの信号読み出しは電荷結合素子（ＣＣＤ）を用いて行うようにしてもかまわない。この場合、図２のＭＯＳトランジスタＴ５に相当するポテンシャルレベルを可変としたポテンシャルの障壁を設けることにより、ＣＣＤへの電荷読み出しを行えばよい。
【００６６】
＜画素構成の第２例＞
図４は本発明の他の実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図４ではこれらについて省略し、図６以降の各実施形態において示している。
【００６７】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が図示の如く１組ずつ設けられている。出力信号線６−１を例にとって説明すると、ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。
【００６８】
画素Ｇ11〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を出力するＮチャネルのＭＯＳトランジスタＴａが設けられている。ＭＯＳトランジスタＴａと上記ＭＯＳトランジスタＱ１との接続関係は図５（ａ）のようになる。このＭＯＳトランジスタＴａは、第２、第３、第６、第７、第１１、及び第１２の実施形態では、第４ＭＯＳトランジスタＴ４に、第４、第５、第８〜第１０、及び第１３の実施形態では、第２ＭＯＳトランジスタＴ２に相当する。ここで、ＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに接続される直流電圧ＶPD’との関係はＶPD’＞ＶPS’であり、直流電圧ＶPS’は例えばグランド電圧（接地）である。この回路構成は上段のＭＯＳトランジスタＴａのゲートに信号が入力され、下段のＭＯＳトランジスタＱ１のゲートには直流電圧ＤＣが常時印加される。このため下段のＭＯＳトランジスタＱ１は抵抗又は定電流源と等価であり、図５（ａ）の回路はソースフォロワ型の増幅回路となっている。この場合、ＭＯＳトランジスタＴａから増幅出力されるのは電流であると考えてよい。
【００６９】
ＭＯＳトランジスタＱ２は水平走査回路３によって制御され、スイッチ素子として動作する。尚、後述するように図６以降の各実施形態の画素内にはスイッチ用のＮチャネルの第５ＭＯＳトランジスタＴ５も設けられている。この第５ＭＯＳトランジスタＴ５も含めて表わすと、図５（ａ）の回路は正確には図５（ｂ）のようになる。即ち、ＭＯＳトランジスタＴ５がＭＯＳトランジスタＱ１とＭＯＳトランジスタＴａとの間に挿入されている。ここで、ＭＯＳトランジスタＴ５は行の選択を行うものであり、トランジスタＱ２は列の選択を行うものである。尚、図４および図５に示す構成は以下に説明する第２の実施形態〜第１３の実施形態に共通の構成である。
【００７０】
図５のように構成することにより信号のゲインを大きく出力することができる。従って、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が容易になる。また、増幅回路の負荷抵抗部分を構成するトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線６−１、６−２、・・・、６−ｍごとに設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。
【００７１】
＜第２の実施形態＞
図４に示した画素構成の第２例の各画素に適用される第２の実施形態について、図面を参照して説明する。図６は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図２に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００７２】
図６に示すように、本実施形態では、図２に示す画素に、接続ノードａにゲートが接続され接続ノードａにかかる電圧に応じた電流増幅を行う第４ＭＯＳトランジスタＴ４と、このＭＯＳトランジスタＴ４のソースにドレインが接続された行選択用の第５ＭＯＳトランジスタＴ５と、接続ノードａにドレインが接続されキャパシタＣ及び接続ノードａの電位の初期化を行う第６ＭＯＳトランジスタＴ６とが付加された構成となる。ＭＯＳトランジスタＴ５のソースは出力信号線６（この出力信号線６は図４の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ４〜Ｔ６も、ＭＯＳトランジスタＴ１〜Ｔ３と同様に、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００７３】
又、ＭＯＳトランジスタＴ２，Ｔ４のドレインには直流電圧ＶPDが印加され、ＭＯＳトランジスタＴ５のゲートには信号φＶが入力される。又、ＭＯＳトランジスタＴ６のソースには直流電圧ＶRB2が印加されるとともに、そのゲートには信号φＶRS2が入力される。尚、本実施形態において、ＭＯＳトランジスタＴ１〜Ｔ３及びキャパシタＣは、第１の実施形態（図２）と同様の動作を行い、信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、出力信号線６に導出される出力信号を光電流に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。以下これらの各場合における動作を説明する。
【００７４】
（１） 光電流を自然対数的に変換して出力する場合。
まず、信号φＶPSをローレベルとし、ＭＯＳトランジスタＴ１，Ｔ２がサブスレッショルド領域で動作するようにバイアスされているときの動作について、説明する。このとき、ＭＯＳトランジスタＴ３のゲートには、第１の実施形態と同様にローレベルの信号φＶRSが与えられるので、ＭＯＳトランジスタＴ３はＯＦＦとなり、実質的に存在しないことと等価になる。
【００７５】
フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１，Ｔ２のゲートに発生する。この電圧により、ＭＯＳトランジスタＴ２に電流が流れ、キャパシタＣには前記光電流の積分値を自然対数的に変換した値と同等の電荷が蓄積される。つまり、キャパシタＣとＭＯＳトランジスタＴ２のソースとの接続ノードａに、前記光電流の積分値を自然対数的に変換した値に比例した電圧が生じることになる。ただし、このとき、ＭＯＳトランジスタＴ５，Ｔ６はＯＦＦ状態である。
【００７６】
次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ４，Ｔ５を通って出力信号線６に導出される。今、ＭＯＳトランジスタＴ４のゲートにかかる電圧は、接続ノードａにかかる電圧であるので、出力信号線６に導出される電流は前記光電流の積分値を自然対数的に変換した値となる。
【００７７】
このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ５をＯＦＦにするとともに、ＭＯＳトランジスタＴ６のゲートにハイレベルの信号φＶRS2を与えることでＭＯＳトランジスタＴ６をＯＮとして、キャパシタＣ及び接続ノードａの電位を初期化させることができる。尚、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままである。
【００７８】
（２） 光電流を線形的に変換して出力する場合。
次に、信号φＶPSをハイレベルとしたときの動作について説明する。このとき、ＭＯＳトランジスタＴ３のゲートにローレベルの信号φＶRSを与えて、ＭＯＳトランジスタＴ３はＯＦＦとする。そして、まず、ＭＯＳトランジスタＴ６のゲートにハイレベルの信号φＶRS2を与えて該ＭＯＳトランジスタＴ６をＯＮすることによりキャパシタＣをリセットするとともに、接続ノードａの電位を直流電圧ＶPDより低い電位ＶRB2に初期化する。この電位はキャパシタＣによって保持される。その後、信号φＶRS2をローレベルとして、ＭＯＳトランジスタＴ６をＯＦＦとする。このような状態において、フォトダイオードＰＤに光が入射すると光電流が発生する。このとき、ＭＯＳトランジスタＴ１のバックゲートとゲートとの間やフォトダイオードＰＤの接合容量でキャパシタを構成するので、光電流による電荷がＭＯＳトランジスタＴ１のゲート及びドレインに蓄積される。よって、ＭＯＳトランジスタＴ１，Ｔ２のゲート電圧が前記光電流を積分した値に比例した値になる。
【００７９】
今、接続ノードａの電位が直流電圧ＶPDより低いので、ＭＯＳトランジスタＴ２はＯＮし、ＭＯＳトランジスタＴ２のゲート電圧に応じたドレイン電流がＭＯＳトランジスタＴ２を流れ、ＭＯＳトランジスタＴ２のゲート電圧に比例した量の電荷がキャパシタＣに蓄積される。よって、接続ノードａの電位が前記光電流を積分した値に比例した値になる。次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ４，Ｔ５を通って出力信号線６に導出される。ＭＯＳトランジスタＴ４のゲートにかかる電圧は、接続ノードａの電圧であるので、出力信号線６に導出される電流は前記光電流の積分値を線形的に変換した値となる。
【００８０】
このようにして入射光量に比例した信号（出力電流）を読み出すことができる。信号読み出し後は、まず、ＭＯＳトランジスタＴ５をＯＦＦにするとともに、ＭＯＳトランジスタＴ３のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ３をＯＮとして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン電圧、及びＭＯＳトランジスタＴ１，Ｔ２のゲート電圧を初期化させる。次に、ＭＯＳトランジスタＴ６のゲートにハイレベルの信号φＶRS2を与えることでＭＯＳトランジスタＴ６をＯＮとして、キャパシタＣ及び接続ノードａの電位を初期化させる。
【００８１】
＜第３の実施形態＞
第３の実施形態について、図面を参照して説明する。図７は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図６に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００８２】
図７に示すように、本実施形態では、ＭＯＳトランジスタＴ２のドレインに信号φＤを与えることによってキャパシタＣ及び接続ノードａの電位を初期化するようにし、それによってＭＯＳトランジスタＴ６を削除した構成となっている。その他の構成は第２の実施形態（図６）と同一である。尚、信号φＤのハイレベル期間では、キャパシタＣで積分が行なわれ、ローレベル期間では、キャパシタＣの電荷がＭＯＳトランジスタＴ２を通して放電され、キャパシタＣの電圧及びＭＯＳトランジスタＴ４のゲートは略クロックφＤのローレベル電圧になる（リセット）。本実施形態では、ＭＯＳトランジスタＴ６を省略できる分、構成がシンプルになる。
【００８３】
この実施形態において、出力電流を光電流に対して自然対数的に変換させる場合は、ＭＯＳトランジスタＴ３をＯＦＦ状態に固定し、信号φＶPSを直流電圧ＶPDよりも低い電圧にするとともに、信号φＤをハイレベル（例えば、直流電圧ＶPDと略等しい電圧）にして、光電流の積分値を自然対数的に変換した値と同等の電荷をキャパシタＣに蓄積する。そして、所定のタイミングでＭＯＳトランジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流をＭＯＳトランジスタＴ４，Ｔ５を通して出力信号線６に導出する。
【００８４】
その後、ＭＯＳトランジスタＴ５をＯＦＦするとともに信号φＤをローレベル（信号φＶPSよりも低い電圧）にすると、キャパシタＣの電荷がＭＯＳトランジスタＴ２を通して信号φＤの信号線路へ放電され、それによって、キャパシタＣ及び接続ノードａの電圧が初期化される。
【００８５】
これに対して、出力電流を光電流に対して線形的に変換させる場合は、まず、ＭＯＳトランジスタＴ３をＯＦＦにして、信号φＶPSの電圧を直流電圧ＶPDと略等しくするとともに信号φＤをハイレベルにする。これに先だって、ＭＯＳトランジスタＴ２を用いた初期化動作を行うことによって、第２の実施形態と同様に接続ノードａの直流電圧ＶPDより低い電圧となっている。このような状態で、光電流の積分値を線形的に変換した値と同等の電荷をキャパシタＣに蓄積する。そして、所定のタイミングでＭＯＳトランジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流をＭＯＳトランジスタＴ４，Ｔ５を通して出力信号線６に導出する。
【００８６】
その後、まず、信号φＤをローレベルにしてキャパシタＣの電荷をＭＯＳトランジスタＴ２を通して信号φＤの信号線路に放電して、接続ノードａの電圧を信号φＶPSの電圧より低い電圧に初期化する。続いて、ＭＯＳトランジスタＴ３をＯＮして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン電圧、及びＭＯＳトランジスタＴ１，Ｔ２のゲート電圧を初期化する。
【００８７】
＜第４の実施形態＞
第４の実施形態について、図面を参照して説明する。図８は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図７に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００８８】
図８に示すように、本実施形態では、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶPDが印加されるとともに、キャパシタＣ及びＭＯＳトランジスタＴ４を削除した構成となっている。その他の構成は第３の実施形態（図７）と同一である。
【００８９】
このような構成の回路において、第３の実施形態と同様に、信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、出力信号線６に導出される出力信号を光電流に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。
【００９０】
このように信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ２のゲート電圧をフォトダイオードＰＤで発生する光電流に対して自然対数的に、又は、線形的に変化させることによって、前記光電流に対して自然対数的に、又は、線形的に比例した値のドレイン電流がＭＯＳトランジスタＴ２を流れる。そして、ＭＯＳトランジスタＴ５のゲートに信号φＶを与えてＯＮとすると、前記光電流に対して自然対数的に、又は、線形的に比例した値のドレイン電流が、ＭＯＳトランジスタＴ５を通して出力信号線６に導出される。このとき、ＭＯＳトランジスタＴ２及びＭＯＳトランジスタＱ１（図４）の導通時抵抗とそれらを流れる電流によって決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号として出力信号線６に現れる。このようにして信号が読み出された後、ＭＯＳトランジスタＴ５がＯＦＦになる。入射光量に対して線形的に比例した信号が読み出された場合、この信号を読み出した後、ＭＯＳトランジスタＴ３をＯＮにして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン電圧、及びＭＯＳトランジスタＴ１，Ｔ２のゲート電圧を初期化する。
【００９１】
尚、本実施形態では上記第３の実施形態のように、光信号をキャパシタＣで一旦積分するということを行わないので、積分時間が不要となり、又、キャパシタＣのリセットも不要であるので、その分信号処理の高速化が図れる。又、本実施形態では、第３の実施形態に比し、キャパシタＣ及びＭＯＳトランジスタＴ４を省略できる分、構成が更にシンプルになり画素サイズを小さくすることができる。
【００９２】
＜第５の実施形態＞
第５の実施形態について、図面を参照して説明する。図９は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図８に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００９３】
図９に示すように、本実施形態では、フォトダイオードＰＤのカソードに信号φＶPDが入力され、ＭＯＳトランジスタＴ１のソースに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶDDが印加される。その他の構成は第４の実施形態（図８）と同一である。
【００９４】
このような構造の画素において、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより高いハイレベルにして、ＭＯＳトランジスタＴ１，Ｔ２をサブスレッショルド領域で動作させる。このとき、ＭＯＳトランジスタＴ５をＯＮにすると、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSと同等のローレベルにして、ＭＯＳトランジスタＴ５をＯＮにすると、入射光量に比例した信号を読み出すことができる。
【００９５】
このように、本実施形態は、第４の実施形態の直流電圧ＶPDを信号φＶPDに、信号φＶPSを直流電圧ＶPSに変更したものである。よって、上記したように、出力電流を入射光量に対して自然対数的に変換する場合と線形的に変換する場合と切り換えるために、第４の実施形態で信号φＶPSのレベルを切り換える代わりに、本実施形態では信号φＶPDを切り換える。それ以外の動作については、第４の実施形態における動作と同様である。
【００９６】
＜第６の実施形態＞
第６の実施形態について、図面を参照して説明する。図１０は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。又、図１１は、画素内のＭＯＳトランジスタＴ１とフォトダイオードＰＤの構成を示す断面図と、ＭＯＳトランジスタＴ１のソース、ゲート、ドレインそれぞれのポテンシャルを示す図である。尚、図７に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００９７】
図１０に示すように、本実施形態では、第３の実施形態（図７）のようにＭＯＳトランジスタＴ１のドレインとゲートを接続せずに、ソースとゲートを接続するようにしている。第３の実施形態における画素の構造をこのように変更した画素の動作について、図１０及び図１１を使用して説明する。
【００９８】
ところで、フォトダイオードＰＤは、例えば、図１１（ａ）のように、Ｐ型基板１０に、Ｎ型ウェル層１１を形成するとともに、そのＮ型ウェル層１１にＰ型拡散層１２を設けることによって形成される。又、ＭＯＳトランジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を形成し、且つ、そのＮ型拡散層１３，１４間のチャンネル上に順次、酸化膜１５とポリシリコン層１６を形成することによって構成される。ここで、Ｎ型ウェル層１１がフォトダイオードＰＤのカソード側を形成するとともに、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１のドレイン、ソースを形成するとともに、酸化膜１５及びポリシリコン層１６がそれぞれゲート絶縁膜とゲート電極を形成する。
【００９９】
（１） 光電流を自然対数的に変換して出力する場合。
まず、信号φＶPSを直流電圧ＶPDに対して十分低い電圧となるローレベルとしたときの動作について説明する。このようにすることによって、ＭＯＳトランジスタＴ１のソース・ドレイン間の電圧差を大きくして、図１１（ｂ）のようにゲート・ソース間に発生する電圧をスレッショルド電圧ＶTHより小さくする。このようにすることによって、ＭＯＳトランジスタＴ１がサブスレッショルド領域で動作するようにバイアスされているときと同様の状態となる。そのため、フォトダイオードＰＤに光が入射して光電流が発生すると、ＭＯＳトランジスタのサブスレッショルド特性により、第１の実施形態で説明したように、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１の第１電極（ここではドレイン）に発生する。
【０１００】
その後の動作は、第３の実施形態（図７）と同様の動作を行う。即ち、キャパシタＣに前記光電流を自然対数的に変換した値と同等の電荷が蓄積される。このとき、ＭＯＳトランジスタＴ５をＯＮにすると、キャパシタＣへ蓄積された電荷に比例した電流がＭＯＳトランジスタＴ４，Ｔ５を通り、出力信号線６へ導出される。このようにして、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。その後、ＭＯＳトランジスタＴ５をＯＦＦするとともに、信号φＤをローレベルにし、キャパシタＣの電荷をＭＯＳトランジスタＴ２を通して信号φＤの信号線路に放電して、キャパシタＣ及び接続ノードａの電圧を初期化する。又、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままであり、ＭＯＳトランジスタＴ３はＯＦＦとなっている。
【０１０１】
（２） 光電流を線形的に変換して出力する場合。
次に、信号φＶPSを直流電圧ＶPDより若干低い電位となるハイレベルとしたときの動作について説明する。このとき、ＭＯＳトランジスタＴ１において、ソース、ゲート、ドレインのポテンシャルの関係は、図１１（ｃ）のようになり、ＭＯＳトランジスタＴ１は実質的にカットオフ状態となる。よって、ＭＯＳトランジスタＴ１のソース・ドレイン間に電流が流れない。又、ＭＯＳトランジスタＴ３のゲートにローレベルの信号φＶRSを与えて、ＭＯＳトランジスタＴ３はＯＦＦとする。
【０１０２】
そして、まず、ＭＯＳトランジスタＴ２のドレインにローレベルの信号φＤを与えることによって、第３の実施形態（図７）と同様に、キャパシタＣをリセットするとともに、接続ノードａの電位を直流電圧ＶPDより低い電位にする。その後、信号φＤをハイレベルとする。その後の動作については、第３の実施形態と同様の動作を行う。即ち、フォトダイオードＰＤに光が入射して光電流が発生すると、ＭＯＳトランジスタＴ１のバックゲートとゲートとの間やフォトダイオードＰＤの接合容量でキャパシタを構成するので、光電流による電荷が主としてＭＯＳトランジスタＴ１，Ｔ２のゲートに蓄積される。よって、ＭＯＳトランジスタＴ１，Ｔ２のゲート電圧が前記光電流を積分した値に比例した値になる。
【０１０３】
今、接続ノードａの電位が直流電圧ＶPDより低いので、ＭＯＳトランジスタＴ２がＯＮし、ＭＯＳトランジスタＴ２のゲート電圧に応じたドレイン電流がＭＯＳトランジスタＴ２を流れ、ＭＯＳトランジスタＴ２のゲート電圧に比例した量の電荷がキャパシタＣに蓄積される。よって、接続ノードａの電位が前記光電流を積分した値に比例した値になる。このとき、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ４，Ｔ５を通って出力信号線６に導出される。
【０１０４】
このようにして入射光量に比例した信号（出力電流）を画素から読み出すことができる。信号読み出し後は、まず、ＭＯＳトランジスタＴ５をＯＦＦにするとともに、ＭＯＳトランジスタＴ３のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ３をＯＮとして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン電圧、及びＭＯＳトランジスタＴ２のゲート電圧を初期化させる。次に、ＭＯＳトランジスタＴ２のドレインにローレベルの信号φＤを与えることでＭＯＳトランジスタＴ２を通してキャパシタＣの電荷を放電して、キャパシタＣ及び接続ノードａの電位を初期化させる。
【０１０５】
＜第７の実施形態＞
第７の実施形態について、図面を参照して説明する。図１２は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図１０に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１０６】
図１２に示すように、本実施形態では、ＭＯＳトランジスタＴ１のゲートに直流電圧ＶRGが印加される。このとき、予め直流電圧ＶRGを信号φＶPSよりも若干高くするなどして調整することによって、ＭＯＳトランジスタＴ１のソースとフォトダイオードＰＤのカソードとの間の電圧差を小さくする。このようにすることによって、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させる場合、信号φＶPSの電圧を第６の実施形態のように直流電圧ＶPDに比べて極端に低くしなくても、ＭＯＳトランジスタＴ１のポテンシャルが先の図１１（ｂ）で説明したときのものと同様の状態になる。よって、第６の実施形態と比べて、信号φＶPSがハイレベルであるときの電圧とローレベルのときの電圧の差が小さくなる。尚、本実施形態において、入射光量又は入射光量の対数値に比例した信号（出力電流）を出力するときの動作は、第６の実施形態（図１０）と同様であるので、詳細な説明は省略する。
【０１０７】
＜第８の実施形態＞
第８の実施形態について、図面を参照して説明する。図１３は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図１０に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１０８】
図１３に示すように、本実施形態では、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶPDが印加されるとともに、キャパシタＣ及びＭＯＳトランジスタＴ４を削除した構成となっている。その他の構成は第６の実施形態（図１０）と同一である。
【０１０９】
このように、本実施形態の構成と第６の実施形態の構成との関係は、第４の実施形態の構成（図８）と第３の実施形態の構成（図７）との関係と同一である。よって、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１〜Ｔ３において、第６の実施形態におけるフォトダイオードＰＤ及びＭＯＳトランジスタＴ１〜Ｔ３と同様の動作を行い、又、ＭＯＳトランジスタＴ３，Ｔ５において、第４の実施形態におけるＭＯＳトランジスタＴ３，Ｔ５と同様の動作を行う。
【０１１０】
＜第９の実施形態＞
第９の実施形態について、図面を参照して説明する。図１４は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図１３に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１１１】
図１４に示すように、フォトダイオードＰＤのカソードに信号φＶPDが入力され、ＭＯＳトランジスタＴ１のソースに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶDDが印加される。又、本実施形態の構成と第８の実施形態（図１３）の構成との関係は、第５の実施形態の構成（図９）と第４の実施形態の構成（図８）との関係と同一である。よって、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより十分高いハイレベルにして、ＭＯＳトランジスタＴ１，Ｔ２をサブスレッショルド領域で動作させる。このとき、ＭＯＳトランジスタＴ５をＯＮにすると、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより若干高い電位となるローレベルにして、ＭＯＳトランジスタＴ１のゲート及びドレインに電荷を蓄積させる。このとき、ＭＯＳトランジスタＴ５をＯＮにすると、入射光量に比例した信号を読み出すことができる。
【０１１２】
＜第１０の実施形態＞
第１０の実施形態について、図面を参照して説明する。図１５は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図１２に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１１３】
図１５に示すように、本実施形態では、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶPDが印加されるとともに、キャパシタＣ及びＭＯＳトランジスタＴ４を削除した構成となっている。その他の構成は第７の実施形態（図１２）と同一である。
【０１１４】
このように、本実施形態の構成と第７の実施形態の構成との関係は、第４の実施形態の構成（図８）と第３の実施形態の構成（図７）との関係と同一である。よって、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１〜Ｔ３において、第７の実施形態におけるフォトダイオードＰＤ及びＭＯＳトランジスタＴ１〜Ｔ３と同様の動作を行い、又、ＭＯＳトランジスタＴ３，Ｔ５において、第４の実施形態におけるＭＯＳトランジスタＴ３，Ｔ５と同様の動作を行う。
【０１１５】
＜第１１の実施形態＞
第１１の実施形態について、図面を参照して説明する。図３０は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図６に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１１６】
図３０に示すように、本実施形態では、画素の出力側を構成するＭＯＳトランジスタＴ２，Ｔ４，Ｔ５，Ｔ６及びキャパシタＣが、図６の画素と同様の構成をしている。このような図３０の画素において、フォトダイオードＰＤのアノード及びキャパシタＣの一端に直流電圧ＶPSが印加され、ＭＯＳトランジスタＴ１のドレインに信号φＶPDが与えられるとともにそのソースがＭＯＳトランジスタＴ２のゲートに接続される。又、ＭＯＳトランジスタＴ１のソースにドレインが接続されるとともにフォトダイオードＰＤのカソードにソースが接続された第７ＭＯＳトランジスタＴ７が設けられる。更に、ＭＯＳトランジスタＴ１のゲートには信号φＶPGが与えられ、ＭＯＳトランジスタＴ７のゲートには信号φＳが与えられる。
【０１１７】
（１） 光電流を自然対数的に変換して出力する場合。
このとき、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるための電圧を第１電圧とし、ＭＯＳトランジスタＴ１の閾値のバラツキを検出するために、直流電圧ＶPSに略等しい値となる電圧を第２電圧とする。
【０１１８】
（１−ａ）撮像動作
信号φＶPDを第１電圧として、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるとともに、ＭＯＳトランジスタＴ７のゲートに与えられる信号φＳをハイレベルにし、ＭＯＳトランジスタＴ７をＯＮの状態にする。このとき、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１のソース及びＭＯＳトランジスタＴ２のゲートに発生する。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ１のソースに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ１のソース電圧が低くなる。
【０１１９】
このようにして光電流に対して自然対数的に変化した電圧がＭＯＳトランジスタＴ２のゲートに現れると、まず、ＭＯＳトランジスタＴ６のゲートにハイレベルの信号φＶRS2を与えてＭＯＳトランジスタＴ６をＯＮにして、キャパシタＣ及び接続ノードａの電圧をリセットする。このとき、接続ノードａの電圧をＭＯＳトランジスタＴ２が動作できるようにＭＯＳトランジスタＴ２のゲート電圧により決定される表面ポテンシャルより低い電圧になるようにリセットする。次に、信号φＶRS2をローレベルにしてＭＯＳトランジスタＴ６をＯＦＦにした後、信号φＶをハイレベルにしてＭＯＳトランジスタＴ５をＯＮにする。
【０１２０】
このとき、接続ノードａの電圧がＭＯＳトランジスタＴ６によってリセットされることで、ＭＯＳトランジスタＴ２が動作を行い、ＭＯＳトランジスタＴ２のゲート電圧によって決定される表面ポテンシャルをサンプルした電圧がＭＯＳトランジスタＴ４のゲートに与えられる。よって、ＭＯＳトランジスタＴ４のゲート電圧が入射光量を対数変換した値に比例した値となるため、ＭＯＳトランジスタＴ５をＯＮにしたとき、前記光電流を自然対数的に変換した値となる電流が、ＭＯＳトランジスタＴ４，Ｔ５を介して出力信号線６に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ５をＯＦＦにする。
【０１２１】
（１−ｂ）感度のバラツキ検出
各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図３１に示す。上記のように、パルス信号φＶRS2がＭＯＳトランジスタＴ６のゲートに与えられて接続ノードａの電圧がリセットされた後、パルス信号φＶがＭＯＳトランジスタＴ５のゲートに与えられて、出力信号が読み出されると、まず、信号φＳをローレベルにして、ＭＯＳトランジスタＴ７をＯＦＦにする。そして、信号φＶPDを第２電圧にして、ＭＯＳトランジスタＴ１のドレイン・ソース間に負の電荷を蓄積させる。
【０１２２】
次に、信号φＶPDを第１電圧に戻すと、この蓄積された負の電荷が信号φＶPDの信号線に流れ出して、ＭＯＳトランジスタＴ１のソースに負の電荷が蓄積された状態になる。この負の電荷の蓄積量は、ゲート・ソース間の閾値電圧によって決まる。このように、ＭＯＳトランジスタＴ１のソースに負の電荷が蓄積されると、ＭＯＳトランジスタＴ６のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて出力信号を読み出す。
【０１２３】
このとき、読み出された出力信号は、ＭＯＳトランジスタＴ１の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、撮像動作が行えるように、信号φＳをハイレベルにしてＭＯＳトランジスタＴ７をＯＮにする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。
【０１２４】
（２）光電流を線形的に変換して出力する場合。
このとき、信号φＶPDの電圧は、ＭＯＳトランジスタＴ２の動作点となる電圧である第３電圧とする（ＭＯＳトランジスタＴ２が正しく作動するように回路構成が最適化されていれば、信号φＶPDの電圧を先の第１電圧とすることも可能である。）。又、このとき、信号φＳは常にハイレベルで、信号φＳがゲートに与えられるＭＯＳトランジスタＴ７は、常にＯＮ状態である。このようにすることによって、ＭＯＳトランジスタＴ１が図２９のリセット用のＭＯＳトランジスタに、ＭＯＳトランジスタＴ２が図２９の信号増幅用のＭＯＳトランジスタに相当した構成になる。
【０１２５】
（２−ａ）撮像動作
まず、信号φＶPGをローレベルにして、リセット用のＭＯＳトランジスタＴ１をＯＦＦの状態にする。このように、リセット用のＭＯＳトランジスタＴ１をＯＦＦにすると、フォトダイオードＰＤに光電流が流れることによって、ＭＯＳトランジスタＴ２のゲート電圧が変化する。即ち、フォトダイオードＰＤより負の光電荷がＭＯＳトランジスタＴ２のゲートに与えられ、ＭＯＳトランジスタＴ２のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ２のゲートに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ２のゲート電圧が低くなる。
【０１２６】
このようにして光電流に対して線形的に変化した電圧がＭＯＳトランジスタＴ２のゲートに現れると、まず、ＭＯＳトランジスタＴ６のゲートにハイレベルの信号φＶRS2を与えてＭＯＳトランジスタＴ６をＯＮにして、キャパシタＣ及び接続ノードａの電圧をリセットする。このとき、接続ノードａの電圧をＭＯＳトランジスタＴ２が動作できるようにＭＯＳトランジスタＴ２のゲート電圧で決定される表面ポテンシャルより低い電圧になるようにリセットする。次に、信号φＶRS2をローレベルにしてＭＯＳトランジスタＴ６をＯＦＦにした後、信号φＶをハイレベルにしてＭＯＳトランジスタＴ５をＯＮにする。
【０１２７】
このとき、接続ノードａの電圧がＭＯＳトランジスタＴ６によってリセットされることで、ＭＯＳトランジスタＴ２が動作を行い、ＭＯＳトランジスタＴ２のゲート電圧によって決定される表面ポテンシャルをサンプルした電圧がＭＯＳトランジスタＴ４のゲートに与えられる。よって、ＭＯＳトランジスタＴ４のゲート電圧が入射光量を積分した値に比例した値となるため、ＭＯＳトランジスタＴ５をＯＮにしたとき、前記光電流を線形的に変換した値となる電流が、ＭＯＳトランジスタＴ４，Ｔ５を介して出力信号線６に導出される。このようにして入射光量の値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ５をＯＦＦにする。
【０１２８】
（２−ｂ）リセット動作
各画素のリセットを行うときの、各信号のタイミングチャートを図３２に示す。上記のように、パルス信号φＶRS2がＭＯＳトランジスタＴ６のゲートに与えられて接続ノードａの電圧がリセットされた後、パルス信号φＶがＭＯＳトランジスタＴ５のゲートに与えられて、出力信号が読み出されると、まず、信号φＶPGをハイレベルにして、ＭＯＳトランジスタＴ１をＯＮにする。このようにＭＯＳトランジスタＴ１がＯＮになると、ＭＯＳトランジスタＴ２のゲートに第３電圧が与えられ、ＭＯＳトランジスタＴ２のゲート電圧がリセットされる。そして、信号φＶPGを再びローレベルにして、ＭＯＳトランジスタＴ１をＯＦＦにする。
【０１２９】
次に、ＭＯＳトランジスタＴ６のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて出力信号を読み出す。このとき、出力信号は、ＭＯＳトランジスタＴ２のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、再び上記した撮像動作が行われる。
【０１３０】
このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。尚、第３の実施形態（図７）のように、ＭＯＳトランジスタＴ２のドレインにパルス信号（例えば、φＶPD’）を与えるような構造にして、この信号φＶPD’によって、ＭＯＳトランジスタＴ２より接続ノードａの電圧をリセットできるようにすることで、図３０の構成の画素からＭＯＳトランジスタＴ６を省略した構成にしても構わない。
【０１３１】
＜第１２の実施形態＞
第１２の実施形態について、図面を参照して説明する。図３３は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図３０に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１３２】
図３３に示すように、本実施形態では、図３０の画素におけるＭＯＳトランジスタＴ２，Ｔ６をＰチャネルのＭＯＳトランジスタとし、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶPSが印加されるとともに、このＭＯＳトランジスタＴ２のソースに一端が接続されたキャパシタＣの他端に直流電圧ＶPDが印加される。又、ＭＯＳトランジスタＴ６のドレインに直流電圧ＶRB2が印加され、そのソースにＭＯＳトランジスタＴ４のゲートが接続される。その他の構成については、図３０の画素の構成と同様である。尚、ＭＯＳトランジスタＴ６のソースに印加される直流電圧ＶRB2は、ＶPSよりも高い電圧である。
【０１３３】
（１） 光電流を自然対数的に変換して出力する場合。
このとき、第１１の実施形態と同様に、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるための電圧を第１電圧とし、ＭＯＳトランジスタＴ１の閾値のバラツキを検出するために、直流電圧ＶPSに略等しい値となる電圧を第２電圧とする。
【０１３４】
（１−ａ）撮像動作
信号φＶPDを第１電圧として、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるとともに、ＭＯＳトランジスタＴ７のゲートに与えられる信号φＳをハイレベルにし、ＭＯＳトランジスタＴ７をＯＮの状態にする。尚、キャパシタＣ及び接続ノードａの電圧が、ＭＯＳトランジスタＴ６によってリセットされているものとする。このとき、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１のソース及びＭＯＳトランジスタＴ２のゲートに発生する。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ１のソースに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ１のソース電圧が低くなる。
【０１３５】
このようにして光電流に対して自然対数的に変化した電圧がＭＯＳトランジスタＴ２のゲートに現れると、接続ノードａがリセットされてＭＯＳトランジスタＴ２のゲート電圧により決定される表面ポテンシャルより高い電圧になっているので、キャパシタＣから正の電荷がＭＯＳトランジスタＴ２を介して流れる。このとき、ＭＯＳトランジスタＴ２のゲート電圧によって、キャパシタＣから流れる正の電荷量が決定される。即ち、強い光が入射されてＭＯＳトランジスタＴ１のソース電圧が低くなるときほど、キャパシタＣから流れる正の電荷量が多い。
【０１３６】
このようにしてキャパシタＣから正の電荷が流れ、接続ノードａの電圧が入射光量の積分値を対数変換した値に比例した値となる。そして、パルス信号φＶを与えてＭＯＳトランジスタＴ５をＯＮにしたとき、前記光電流の積分値を自然対数的に変換した値となる電流が、ＭＯＳトランジスタＴ４，Ｔ５を介して出力信号線６に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ５をＯＦＦにする。
【０１３７】
（１−ｂ）感度のバラツキ検出
各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図３４に示す。上記のように、パルス信号φＶがＭＯＳトランジスタＴ５のゲートに与えられて、出力信号が読み出されると、第１１の実施形態（図３１）と同様に、まず、信号φＳをローレベルにして、ＭＯＳトランジスタＴ７をＯＦＦにする。そして、信号φＶPDを第２電圧にして、ＭＯＳトランジスタＴ１のドレイン・ソース間に負の電荷を蓄積させる。
【０１３８】
次に、信号φＶPDを第１電圧に戻すと、この蓄積された負の電荷が信号φＶPDの信号線に流れ出して、ＭＯＳトランジスタＴ１のソースに負の電荷が蓄積された状態になる。この負の電荷の蓄積量は、ゲート・ソース間の閾値電圧によって決まる。このように、ＭＯＳトランジスタＴ１のソースに負の電荷が蓄積されると、ＭＯＳトランジスタＴ６のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて出力信号を読み出す。尚、ＭＯＳトランジスタＴ６のゲートに与えるパルス信号φＶRS2は、ローレベルのパルス信号である。
【０１３９】
このとき、読み出された出力信号は、ＭＯＳトランジスタＴ１の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、撮像動作が行えるように、信号φＳをハイレベルにしてＭＯＳトランジスタＴ７をＯＮにした後、ＭＯＳトランジスタＴ６のゲートにパルス信号φＶRS2を与えて接続ノードａの電圧をリセットする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。
【０１４０】
（２）光電流を線形的に変換して出力する場合。
このとき、第１１の実施形態と同様に、信号φＶPDの電圧は、ＭＯＳトランジスタＴ２の動作点となる電圧である第３電圧とする。又、このとき、信号φＳは常にハイレベルで、信号φＳがゲートに与えられるＭＯＳトランジスタＴ７は、常にＯＮ状態である。このようにすることによって、ＭＯＳトランジスタＴ１が図２９のリセット用のＭＯＳトランジスタに、ＭＯＳトランジスタＴ２が図２９の信号増幅用のＭＯＳトランジスタに相当した構成になる。
【０１４１】
（２−ａ）撮像動作
まず、第１１の実施形態と同様に、信号φＶPGをローレベルにして、リセット用のＭＯＳトランジスタＴ１をＯＦＦの状態にする。尚、キャパシタＣ及び接続ノードａの電圧が、ＭＯＳトランジスタＴ６によってリセットされているものとする。このように、リセット用のＭＯＳトランジスタＴ１をＯＦＦにすると、フォトダイオードＰＤに光電流が流れることによって、ＭＯＳトランジスタＴ２のゲート電圧が変化する。即ち、フォトダイオードＰＤより負の光電荷がＭＯＳトランジスタＴ２のゲートに与えられ、ＭＯＳトランジスタＴ２のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ２のゲートに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ２のゲート電圧が低くなる。
【０１４２】
このようにして光電流に対して線形的に変化した電圧がＭＯＳトランジスタＴ２のゲートに現れると、接続ノードａがリセットされてＭＯＳトランジスタＴ２のゲート電圧により決定される表面ポテンシャルより高い電圧になっているので、キャパシタＣから正の電荷がＭＯＳトランジスタＴ２を介して流れる。このとき、ＭＯＳトランジスタＴ２のゲート電圧によって、キャパシタＣから流れる正の電荷量が決定される。即ち、強い光が入射されてＭＯＳトランジスタＴ２のゲート電圧が低くなるときほど、キャパシタＣから流れる正の電荷量が多い。
【０１４３】
このようにしてキャパシタＣから正の電荷が流れ、接続ノードａの電圧が入射光量の積分値に比例した値となる。そして、パルス信号φＶを与えてＭＯＳトランジスタＴ５をＯＮにしたとき、前記光電流の積分値を線形的に変換した値となる電流が、ＭＯＳトランジスタＴ４，Ｔ５を介して出力信号線６に導出される。このようにして入射光量の積分値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ５をＯＦＦにする。
【０１４４】
（２−ｂ）リセット動作
各画素のリセットを行うときの、各信号のタイミングチャートを図３５に示す。上記のように、パルス信号φＶがＭＯＳトランジスタＴ５のゲートに与えられて、出力信号が読み出されると、まず、信号φＶPGをハイレベルにして、ＭＯＳトランジスタＴ１をＯＮにする。このようにＭＯＳトランジスタＴ１がＯＮになると、ＭＯＳトランジスタＴ２のゲートに第３電圧が与えられ、ＭＯＳトランジスタＴ２のゲート電圧がリセットされる。そして、信号φＶPGを再びローレベルにして、ＭＯＳトランジスタＴ１をＯＦＦにする。
【０１４５】
次に、ＭＯＳトランジスタＴ６のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて出力信号を読み出す。このとき、出力信号は、ＭＯＳトランジスタＴ２のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、もう一度ＭＯＳトランジスタＴ６のゲートにパルス信号φＶRS2を与えて、接続ノードａの電圧をリセットした後、再び上記した撮像動作が行われる。尚、パルス信号φＶRS2は、ローレベルのパルス信号である。
【０１４６】
このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。尚、第３の実施形態（図７）のように、ＭＯＳトランジスタＴ２のドレインにパルス信号（例えば、φＶPS）を与えるような構造にして、この信号φＶPSによって、ＭＯＳトランジスタＴ２より接続ノードａの電圧をリセットできるようにすることで、図３３の構成の画素からＭＯＳトランジスタＴ６を省略した構成にしても構わない。尚、この場合は、ＭＯＳトランジスタＴ２のドレインに与えるパルス信号φＶPSをフォトダイオードＰＤのアノードに印加する直流電圧ＶPSとは異なる電源線から供給するようにする。
【０１４７】
＜第１３の実施形態＞
第１３の実施形態について、図面を参照して説明する。図３６は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図３０に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【０１４８】
図３６に示すように、本実施形態では、ＭＯＳトランジスタＴ２のドレインに直流電圧ＶPDが印加されるとともに、キャパシタＣ及びＭＯＳトランジスタＴ４，Ｔ６を削除した構成となっている。その他の構成は、第１１の実施形態（図３０）と同一である。
【０１４９】
（１） 光電流を自然対数的に変換して出力する場合。
このとき、第１１の実施形態と同様に、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるための電圧を第１電圧とし、ＭＯＳトランジスタＴ１の閾値のバラツキを検出するために、直流電圧ＶPSに略等しい値となる電圧を第２電圧とする。
【０１５０】
（１−ａ）撮像動作
信号φＶPDを第１電圧として、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるとともに、ＭＯＳトランジスタＴ７のゲートに与えられる信号φＳをハイレベルにし、ＭＯＳトランジスタＴ７をＯＮの状態にする。このとき、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１のソース及びＭＯＳトランジスタＴ２のゲートに発生する。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ１のソースに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ１のソース電圧が低くなる。
【０１５１】
このようにして光電流に対して自然対数的に変化した電圧がＭＯＳトランジスタＴ２のゲートに現れると、パルス信号φＶが与えられてＭＯＳトランジスタＴ５をＯＮとして、前記光電流を自然対数的に変換した値となる電流が、ＭＯＳトランジスタＴ２，Ｔ５を介して出力信号線６に導出される。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ５をＯＦＦにする。
【０１５２】
（１−ｂ）感度のバラツキ検出
各画素の感度のバラツキを検出するときの、各信号のタイミングチャートを図３７に示す。上記のように、パルス信号φＶがＭＯＳトランジスタＴ５のゲートに与えられて、出力信号が読み出されると、第１１の実施形態（図３１）と同様に、まず、信号φＳをローレベルにして、ＭＯＳトランジスタＴ７をＯＦＦにする。そして、信号φＶPDを第２電圧にして、ＭＯＳトランジスタＴ１のドレイン・ソース間に負の電荷を蓄積させる。
【０１５３】
次に、信号φＶPDを第１電圧に戻すと、この蓄積された負の電荷が信号φＶPDの信号線に流れ出して、ＭＯＳトランジスタＴ１のソースに負の電荷が蓄積された状態になる。この負の電荷の蓄積量は、ゲート・ソース間の閾値電圧によって決まる。このように、ＭＯＳトランジスタＴ１のソースに負の電荷が蓄積されると、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて出力信号を読み出す。
【０１５４】
このとき、読み出された出力信号は、ＭＯＳトランジスタＴ１の閾値電圧に応じた値となるため、これにより、各画素の感度のバラツキを検出することができる。そして、最後に、撮像動作が行えるように、信号φＳをハイレベルにしてＭＯＳトランジスタＴ７をＯＮにする。このように検出した感度のバラツキ検出を行って得られる信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。
【０１５５】
（２）光電流を線形的に変換して出力する場合。
このとき、第１１の実施形態と同様に、信号φＶPDの電圧は、ＭＯＳトランジスタＴ２の動作点となる電圧である第３電圧とする。又、このとき、信号φＳは常にハイレベルで、信号φＳがゲートに与えられるＭＯＳトランジスタＴ７は、常にＯＮ状態である。このようにすることによって、ＭＯＳトランジスタＴ１が図２９のリセット用のＭＯＳトランジスタに、ＭＯＳトランジスタＴ２が図２９の信号増幅用のＭＯＳトランジスタに相当した構成になる。
【０１５６】
（２−ａ）撮像動作
まず、第１１の実施形態と同様に、信号φＶPGをローレベルにして、リセット用のＭＯＳトランジスタＴ１をＯＦＦの状態にする。このように、リセット用のＭＯＳトランジスタＴ１をＯＦＦにすると、フォトダイオードＰＤに光電流が流れることによって、ＭＯＳトランジスタＴ２のゲート電圧が変化する。即ち、フォトダイオードＰＤより負の光電荷がＭＯＳトランジスタＴ２のゲートに与えられ、ＭＯＳトランジスタＴ２のゲート電圧が、光電流に対して線形的に変化した値になる。尚、このとき、フォトダイオードＰＤで発生した負の光電荷がＭＯＳトランジスタＴ２のゲートに流れ込むため、強い光が入射されるほどＭＯＳトランジスタＴ２のゲート電圧が低くなる。
【０１５７】
このようにして光電流に対して線形的に変化した電圧がＭＯＳトランジスタＴ２のゲートに現れると、パルス信号φＶが与えられてＭＯＳトランジスタＴ５をＯＮにする。このとき、前記光電流の積分値を線形的に変換した値となる電流が、ＭＯＳトランジスタＴ２，Ｔ５を介して出力信号線６に導出される。このようにして入射光量の積分値に比例した信号（出力電流）を読み出すと、ＭＯＳトランジスタＴ５をＯＦＦにする。
【０１５８】
（２−ｂ）リセット動作
各画素のリセットを行うときの、各信号のタイミングチャートを図３８に示す。上記のように、パルス信号φＶがＭＯＳトランジスタＴ５のゲートに与えられて、出力信号が読み出されると、まず、信号φＶPGをハイレベルにして、ＭＯＳトランジスタＴ１をＯＮにする。このようにＭＯＳトランジスタＴ１がＯＮになると、ＭＯＳトランジスタＴ２のゲートに第３電圧が与えられ、ＭＯＳトランジスタＴ２のゲート電圧がリセットされる。そして、信号φＶPGを再びローレベルにして、ＭＯＳトランジスタＴ１をＯＦＦにする。
【０１５９】
次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて出力信号を読み出す。このとき、出力信号は、ＭＯＳトランジスタＴ２のゲート電圧に応じた値となり、初期化されたときの出力信号として読み出される。そして、出力信号が読み出されると、再び上記した撮像動作が行われる。このように初期化されたときの信号を補正データとしてラインメモリなどのメモリに記憶し、各画素毎に、実際の撮像時の出力信号をこの補正データを用いて補正することによって、出力信号から画素のバラツキによる成分を取り除くことができる。
【０１６０】
以上説明した実施形態において、各画素からの信号読み出しは電荷結合素子（ＣＣＤ）を用いて行うようにしてもかまわない。この場合、ＭＯＳトランジスタＴ５に相当するポテンシャルレベルを可変としたポテンシャルの障壁を設けることにより、ＣＣＤへの電荷読み出しを行えばよい。
【０１６１】
又、以上説明した第１〜第１１及び第１３の実施形態は、画素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ７を全てＮチャネルのＭＯＳトランジスタで構成しているが、これらのＭＯＳトランジスタＴ１〜Ｔ７を全てＰチャネルのＭＯＳトランジスタで構成してもよい。又、第１２の実施形態において、画素内のＮチャネルのＭＯＳトランジスタをＰチャネルのＭＯＳトランジスタに、ＰチャネルのＭＯＳトランジスタをＮチャネルのＭＯＳトランジスタに変えて構成しても構わない。
【０１６２】
図１７及び図２０〜図２８には、上記第１〜第１０の実施形態をＰチャネルのＭＯＳトランジスタで構成した例である第１４〜第２３の実施形態を示している。又、図３９〜図４１には、上記第１１〜第１３の実施形態の画素のＭＯＳトランジスタを逆極性のＭＯＳトランジスタで構成した例である第２４〜第２６の実施形態を示している。そのため図１６〜図２８及び図３９〜図４１では接続の極性や印加電圧の極性が逆になっている。例えば、図１７（第１４の実施形態）において、フォトダイオードＰＤはアノードに直流電圧ＶPDに接続され、カソードが第１ＭＯＳトランジスタＴ１のドレインとゲートに接続され、また第２ＭＯＳトランジスタのゲートに接続されている。第１ＭＯＳトランジスタＴ１のソースは信号φＶPSが入力される。
【０１６３】
ところで、図１７のような画素が対数変換を行うとき、信号φＶPSの電圧と直流電圧ＶPDは、φＶPS＞ＶPD となっており、図２（第１の実施形態）と逆である。また、キャパシタＣの出力電圧は初期値が高い電圧で、積分によって降下する。また、第３ＭＯＳトランジスタＴ３をＯＮさせるときには、低い電圧をゲートに印加する。更に、図２０〜図２８、図３９及び図４１の実施形態（第１５〜第２４及び第２６の実施形態）において、第５ＭＯＳトランジスタＴ５や第６ＭＯＳトランジスタＴ６をＯＮさせるときには、低い電圧をゲートに印加する。又、図４０の実施形態（第２５の実施形態）において、第５ＭＯＳトランジスタＴ５をＯＮさせるときには低い電圧をゲートに印加し、そして、第６ＭＯＳトランジスタＴ６をＯＮさせるときには高い電圧をゲートに印加する。以上の通り、逆極性のＭＯＳトランジスタを用いる場合は、電圧関係や接続関係が一部異なるが、構成は実質的に同一であり、また基本的な動作も同一であるので、図１７、図２０〜図２８及び図３９〜図４１については図面で示すのみで、その構成や動作についての説明は省略する。
【０１６４】
第１４の実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図１６に示し、第１５〜第２６実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図１８に示している。図１６及び図１８については、図１及び図４と同一部分（同一の役割部分）に同一の符号を付して説明を省略する。以下、図１８の構成について簡単に説明する。列方向に配列された出力信号線６−１、６−２、・・・、６−ｍに対してＰチャネルのＭＯＳトランジスタＱ１とＰチャネルのＭＯＳトランジスタＱ２が接続されている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。ここで、ＭＯＳトランジスタＱ１は画素内のＰチャネルのＭＯＳトランジスタＴａと共に図１９（ａ）に示すような増幅回路を構成している。尚、ＭＯＳトランジスタＴａは、第１５、第１６、第１９、第２０、第２４及び第２５の実施形態では第４ＭＯＳトランジスタＴ４に相当し、又、第１７、第１８、第２１〜第２３及び第２６の実施形態では第２ＭＯＳトランジスタＴ２に相当する。
【０１６５】
この場合、ＭＯＳトランジスタＱ１はＭＯＳトランジスタＴａの負荷抵抗又は定電流源となっている。従って、このトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに接続される直流電圧ＶPD’との関係は、ＶPD’＜ＶPS’であり、直流電圧ＶPD’は例えばグランド電圧（接地）である。トランジスタＱ１のドレインはトランジスタＴａに接続され、ゲートには直流電圧が印加されている。ＰチャネルのＭＯＳトランジスタＱ２は水平走査回路３によって制御され、増幅回路の出力を最終的な信号線９へ導出する。第１５〜第２６の実施形態のように、画素内に設けられた第５ＭＯＳトランジスタＴ５を考慮すると、図１９（ａ）の回路は図１９（ｂ）のように表わされる。
【０１６６】
【発明の効果】
以上説明したように、本発明の固体撮像装置によれば、フォトダイオードなどの感光素子で発生した電気信号を対数変換して出力するか、線形的に変換して出力するかを自由に選択できる。従って、例えば、輝度範囲の広い被写体の撮像には対数変換に切り換えて使用し、低輝度の被写体や輝度範囲の狭い被写体の撮像には、線形変換に切り換えて使用するという使い分けができる。そして、そのことによって、低輝度から高輝度までの幅広い被写体を高精度に撮像できる。更に、能動素子をＭＯＳトランジスタで構成することにより高集積化が容易となり、周辺の処理回路（Ａ／Ｄコンバータ、デジタル・システム・プロセッサ、メモリ）等とともにワンチップ上に形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図２】本発明の第１の実施形態の１画素の構成を示す回路図。
【図３】本発明で使用する画素の構成及びポテンシャルの関係を表した図。
【図４】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図５】図４の一部の回路図。
【図６】本発明の第２の実施形態の１画素の構成を示す回路図。
【図７】本発明の第３の実施形態の１画素の構成を示す回路図。
【図８】本発明の第４の実施形態の１画素の構成を示す回路図。
【図９】本発明の第５の実施形態の１画素の構成を示す回路図。
【図１０】本発明の第６の実施形態の１画素の構成を示す回路図。
【図１１】第６の実施形態で使用する画素の構成及びポテンシャルの関係を表した図。
【図１２】本発明の第７の実施形態の１画素の構成を示す回路図。
【図１３】本発明の第８の実施形態の１画素の構成を示す回路図。
【図１４】本発明の第９の実施形態の１画素の構成を示す回路図。
【図１５】本発明の第１０の実施形態の１画素の構成を示す回路図。
【図１６】画素内の能動素子をＰチャネルのＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図１７】本発明の第１４の実施形態の１画素の構成を示す回路図。
【図１８】画素内の能動素子をＰチャネルのＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図１９】図１８の一部の回路図。
【図２０】本発明の第１５の実施形態の１画素の構成を示す回路図。
【図２１】本発明の第１６の実施形態の１画素の構成を示す回路図。
【図２２】本発明の第１７の実施形態の１画素の構成を示す回路図。
【図２３】本発明の第１８の実施形態の１画素の構成を示す回路図。
【図２４】本発明の第１９の実施形態の１画素の構成を示す回路図。
【図２５】本発明の第２０の実施形態の１画素の構成を示す回路図。
【図２６】本発明の第２１の実施形態の１画素の構成を示す回路図。
【図２７】本発明の第２２の実施形態の１画素の構成を示す回路図。
【図２８】本発明の第２３の実施形態の１画素の構成を示す回路図。
【図２９】従来例の１画素の構成を示す回路図。
【図３０】本発明の第１１の実施形態の１画素の構成を示す回路図。
【図３１】第１１の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図３２】第１１の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図３３】本発明の第１２の実施形態の１画素の構成を示す回路図。
【図３４】第１２の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図３５】第１２の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図３６】本発明の第１３の実施形態の１画素の構成を示す回路図。
【図３７】第１３の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図３８】第１３の実施形態で使用する画素の各素子に与える信号のタイミングチャート。
【図３９】本発明の第２４の実施形態の１画素の構成を示す回路図。
【図４０】本発明の第２５の実施形態の１画素の構成を示す回路図。
【図４１】本発明の第２６の実施形態の１画素の構成を示す回路図。
【符号の説明】
Ｇ11〜Ｇｍｎ 画素
２ 垂直走査回路
３ 水平走査回路
４−１〜４−ｎ 行選択線
６−１〜６−ｍ 出力信号線
ＰＤ フォトダイオード
Ｔ１〜Ｔ７ 第１〜第７ＭＯＳトランジスタ
Ｃ キャパシタ
Claims (38)
- 入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた固体撮像装置において、
前記光電変換手段の動作状態を、前記感光素子への入射光量とは独立して、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする固体撮像装置。 - 入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた固体撮像装置において、
前記光電変換手段の動作状態を、前記光電変換手段に送出される信号に基づいて、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする固体撮像装置。 - 入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた固体撮像装置において、
前記光電変換手段の動作状態を、前記感光素子への同一の入射光量に対して前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする固体撮像装置。 - 前記光電変換手段から出力される電気信号を積分するキャパシタを有し、該キャパシタで積分した信号を前記導出路を介して前記出力信号線へ導出することを特徴とする請求項１〜請求項３のいずれかに記載の固体撮像装置。
- 前記積分した信号を前記出力信号線へ出力した後に、前記キャパシタの電荷を放出するリセット手段を有することを特徴とする請求項４に記載の固体撮像装置。
- 前記リセット手段が、第１電極と第２電極と制御電極とを備え、前記キャパシタの一端に第１電極が接続されたトランジスタで構成され、
該トランジスタの制御電極に印加する電圧のレベルを変化して該トランジスタを導通させたとき、前記キャパシタに蓄積された電荷が放出されることを特徴とする請求項５に記載の固体撮像装置。 - 入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、
各画素の光電変換手段の動作状態を、前記感光素子への入射光量とは独立して、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする固体撮像装置。 - 入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、
各画素の光電変換手段の動作状態を、前記光電変換手段に送出される信号に基づいて、前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする固体撮像装置。 - 入射した光量に応じた電気信号を発生する感光素子を有する光電変換手段と該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた画素をマトリクス状に配してなる二次元の固体撮像装置において、
各画素の光電変換手段の動作状態を、前記感光素子への同一の入射光量に対して前記電気信号を線形的に変換する第１状態と、自然対数的に変換する第２状態とに切り換え可能としたことを特徴とする固体撮像装置。 - 前記各画素が、前記光電変換手段の出力信号を増幅する増幅用トランジスタを有しており、該増幅用トランジスタの出力信号を前記導出路を介して前記出力信号線へ出力することを特徴とする請求項７〜請求項９のいずれかに記載の固体撮像装置。
- 前記出力信号線に接続された負荷抵抗又は定電流源を有し、前記負荷抵抗又は定電流源の総数が全画素数より少ないことを特徴とする請求項１０に記載の固体撮像装置。
- 前記負荷抵抗又は定電流源は、前記出力信号線に接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続された制御電極とを有する抵抗用トランジスタであることを特徴とする請求項１１に記載の固体撮像装置。
- 前記増幅用トランジスタが、直流電圧が印加された第１電極と、前記導出路へ信号を出力する第２電極と、前記光電変換手段の出力信号が入力される制御電極と、を備えるＮチャネルのＭＯＳトランジスタであり、
前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも高電位であることを特徴とする請求項１２に記載の固体撮像装置。 - 前記増幅用トランジスタが、直流電圧が印加された第１電極と、前記導出路へ信号を出力する第２電極と、前記光電変換手段の出力信号が入力される制御電極と、を備えるＰチャネルのＭＯＳトランジスタであり、
前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも低電位であることを特徴とする請求項１２に記載の固体撮像装置。 - 前記導出路は、全画素の中から所定のものを順次選択し、選択された画素から増幅された信号を出力信号線に導出するスイッチを含むことを特徴とする請求項７〜請求項１４のいずれかに記載の固体撮像装置。
- 前記光電変換手段が、
第１電極に直流電圧が印加された光電変換素子と、
第１電極と第２電極と制御電極とを備え、第１電極及び制御電極が光電変換素子の第２電極に接続され、光電変換素子からの出力電流が流れ込む第１のトランジスタと、
第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの制御電極に接続され、第２電極から電気信号を出力する第２のトランジスタとから構成され、
前記第１のトランジスタの第１電極と第２電極の間の電位差を変化させることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り換えることができることを特徴とする請求項１〜請求項１５のいずれかに記載の固体撮像装置。 - 前記光電変換手段が、
第１電極に直流電圧が印加された光電変換素子と、
第１電極と第２電極と制御電極とを備え、第１電極が光電変換素子の第２電極に接続され、光電変換素子からの出力電流が流れ込むとともに第２電極と制御電極が接続された第１のトランジスタと、
第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第１電極に接続され、第２電極から電気信号を出力する第２のトランジスタとから構成され、
前記第１のトランジスタの第１電極と第２電極の間の電位差を変化させることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り換えることができることを特徴とする請求項１〜請求項１５のいずれかに記載の固体撮像装置。 - 前記光電変換手段が前記第１状態で動作して電気信号を前記出力信号線へ出力した後に前記光電変換手段を初期化するためのリセット手段が設けられたことを特徴とする請求項１〜請求項１７のいずれかに記載の固体撮像装置。
- 第１電極と第２電極と制御電極とを備え、第１電極が前記第１、第２のトランジスタの制御電極に接続されるとともに第２電極が直流電圧に接続された第３のトランジスタを有し、
前記光電変換手段が前記第１状態で動作して電気信号を前記出力信号線へ出力した後に、第３のトランジスタの制御電極に印加する電圧のレベルを変化させて第３のトランジスタを導通させ、前記第１、第２のトランジスタに蓄積された電荷を放出させることによって、前記光電変換手段をリセットすることを特徴とする請求項１６又は請求項１７に記載の固体撮像装置。 - 前記光電変換手段が、
第２電極に直流電圧が印加された光電変換素子と、
第１電極と第２電極と制御電極とを備え、第２電極が前記光電変換素子の第１電極に接続された第１のトランジスタと、
第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第２電極に接続され、第２電極から電気信号を出力する第２のトランジスタと、から構成され、
前記第１のトランジスタの制御電極に与える電圧を変化させることによって、光電変換手段の動作を、前記第１状態と前記第２状態とに切り替えることができることを特徴とする請求項１〜請求項１５のいずれかに記載の固体撮像装置。 - 第１電極と第２電極と制御電極とを備え、第１電極が前記第１のトランジスタの第２電極に接続されるとともに第２電極が前記光電変換素子の第１電極に接続されることによって、前記第１のトランジスタ及び前記光電変換素子と直列に接続された第３のトランジスタを有し、
前記光電変換手段を前記第１状態で動作させる場合は、前記第３のトランジスタを常に導通状態にし、
前記光電変換手段を前記第２状態で動作させる場合は、撮像動作させるときは前記第３のトランジスタを導通状態にし、又、各画素の感度のバラツキを検出するときは前記第３のトランジスタを非導通状態にすることを特徴とする請求項２０に記載の固体撮像装置。 - 画素をマトリクス状に配してなる二次元の固体撮像装置において、
各画素が、
フォトダイオードと、
該フォトダイオードの一方の電極に第１電極とゲート電極が接続された第１ＭＯＳトランジスタと、
該第１ＭＯＳトランジスタのゲート電極にゲート電極が接続された第２ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタのゲート電極に第１電極が接続され、第２電極が直流電圧に接続されるとともに、ゲート電極に入力される電圧のレベルの切り換えによって、前記第１ＭＯＳトランジスタのゲート電極に蓄積された電荷を放出してリセットする第３ＭＯＳトランジスタとを有し、
前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、
一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタの第２電極と前記フォトダイオードの他方の電極の電位を接近させることにより前記第１ＭＯＳトランジスタを不作動状態とするとともに、電気信号を出力した後、前記第３ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第３ＭＯＳトランジスタを導通させて、少なくとも前記第１ＭＯＳトランジスタの第１電極及びゲート電極に蓄積された電荷を放出してリセットすることを特徴とする固体撮像装置。 - 画素をマトリクス状に配してなる二次元の固体撮像装置において、
各画素が、
フォトダイオードと、
該フォトダイオードの一方の電極に第１電極が接続され、第２電極とゲート電極が同一の直流電圧に接続された第１ＭＯＳトランジスタと、
該第１ＭＯＳトランジスタの第１電極にゲート電極が接続された第２ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタの第１電極に第１電極が接続され、第２電極が直流電圧に接続されるとともに、そのゲート電極に入力する電圧のレベルを切り換えることによって、前記第１ＭＯＳトランジスタの第１電極に蓄積された電荷を放出してリセットする第３ＭＯＳトランジスタとを有し、
前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、
一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタの第２電極と前記フォトダイオードの他方の電極の電位を接近させることにより前記第１ＭＯＳトランジスタを不作動状態とするとともに、電気信号を出力した後、前記第３ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第３ＭＯＳトランジスタを導通させて、少なくとも前記第１ＭＯＳトランジスタの第１電極及び前記第２ＭＯＳトランジスタのゲート電極に蓄積された電荷を放出してリセットすることを特徴とする固体撮像装置。 - 画素をマトリクス状に配してなる二次元の固体撮像装置において、
各画素が、
フォトダイオードと、
該フォトダイオードの一方の電極に第１電極が接続され、ゲート電極が直流電圧に接続された第１ＭＯＳトランジスタと、
該第１ＭＯＳトランジスタの第１電極にゲート電極が接続された第２ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタの第１電極に第１電極が接続され、第２電極が直流電圧に接続されるとともに、そのゲート電極に入力する電圧のレベルを切り換えることによって、前記第１ＭＯＳトランジスタの第１電極に蓄積された電荷を放出してリセットする第３ＭＯＳトランジスタとを有し、
前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、
一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタの第２電極と前記フォトダイオードの他方の電極の電位を接近させることにより前記第１ＭＯＳトランジスタを不作動状態とするとともに、電気信号を出力した後、前記第３ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第３ＭＯＳトランジスタを導通させて、少なくとも前記第１ＭＯＳトランジスタの第１電極及び前記第２ＭＯＳトランジスタのゲート電極に蓄積された電荷を放出してリセットすることを特徴とする固体撮像装置。 - 画素をマトリクス状に配してなる二次元の固体撮像装置において、
各画素が、
フォトダイオードと、
第１電極と第２電極とゲート電極とを備え、前記フォトダイオードから出力される電気信号が第２電極に入力される第１ＭＯＳトランジスタと、
該第１ＭＯＳトランジスタの第２電極にゲート電極が接続された第２ＭＯＳトランジスタとを有し、
前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、
一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えて前記第１ＭＯＳトランジスタを非導通状態とするとともに、電気信号を出力した後、前記第１ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第１ＭＯＳトランジスタを導通させ、前記第１ＭＯＳトランジスタの第１電極に印加される電圧を前記第２ＭＯＳトランジスタのゲート電極に与えてリセットすることを特徴とする固体撮像装置。 - 前記第１ＭＯＳトランジスタの第２電極に第１電極が接続され、第２電極が前記フォトダイオードの一方の電極に接続された第３ＭＯＳトランジスタを有し、
前記フォトダイオードから出力される電気信号を線形的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させる場合は、常に前記第３ＭＯＳトランジスタを導通状態にし、
前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第２ＭＯＳトランジスタの第２電極から出力させる場合は、撮像させるときは前記第３ＭＯＳトランジスタを導通状態にし、又、各画素のバラツキを検出するときは前記第３ＭＯＳトランジスタを非導通状態にすることを特徴とする請求項２５に記載の固体撮像装置。 - 前記画素が、第１電極が前記第２ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを有することを特徴とする請求項２２〜請求項２６のいずれかに記載の固体撮像装置。
- 前記画素が、第１電極が直流電圧に接続され、ゲート電極が前記第２ＭＯＳトランジスタの第２電極に接続されるとともに、前記第２ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第４ＭＯＳトランジスタを有することを特徴とする請求項２２〜請求項２４のいずれかに記載の固体撮像装置。
- 前記画素が、第１電極が前記第４ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを有することを特徴とする請求項２８に記載の固体撮像装置。
- 前記画素が、前記第２ＭＯＳトランジスタの第２電極に一端が接続され他端が前記第１ＭＯＳトランジスタの第２電極が接続される信号線に接続されるとともに、前記第２ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第２ＭＯＳトランジスタを介してリセットされるキャパシタを有することを特徴とする請求項２８又は請求項２９に記載の固体撮像装置。
- 前記第２ＭＯＳトランジスタの第１電極が直流電圧に接続されるとともに、
前記画素が、
前記第２ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第６ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの第２電極に一端が接続され他端が前記第１ＭＯＳトランジスタの第２電極が接続される信号線に接続されるとともに、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第６ＭＯＳトランジスタを介してリセットされるキャパシタと、
を有することを特徴とする請求項２８又は請求項２９に記載の固体撮像装置。 - 前記画素が、第１電極が直流電圧に接続され、ゲート電極が前記第２ＭＯＳトランジスタの第２電極に接続されるとともに、前記第２ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第４ＭＯＳトランジスタを有することを特徴とする請求項２５又は請求項２６に記載の固体撮像装置。
- 前記画素が、第１電極が前記第４ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを有することを特徴とする請求項３２に記載の固体撮像装置。
- 前記画素が、前記第２ＭＯＳトランジスタの第２電極に一端が接続され他端が直流電圧に接続されるとともに、前記第２ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第２ＭＯＳトランジスタを介してリセットされるキャパシタを有することを特徴とする請求項３２又は請求項３３に記載の固体撮像装置。
- 前記第２ＭＯＳトランジスタが前記第１ＭＯＳトランジスタと逆の極性のＭＯＳトランジスタであることを特徴とする請求項３４に記載の固体撮像装置。
- 前記第２ＭＯＳトランジスタの第１電極が直流電圧に接続されるとともに、
前記画素が、
前記第２ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第６ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタの第２電極に一端が接続され他端が直流電圧に接続されるとともに、前記第６ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第６ＭＯＳトランジスタを介してリセットされるキャパシタと、
を有することを特徴とする請求項３２又は請求項３３に記載の固体撮像装置。 - 前記第２及び第６ＭＯＳトランジスタが前記第１ＭＯＳトランジスタと逆の極性のＭＯＳトランジスタであることを特徴とする請求項３６に記載の固体撮像装置。
- 前記画素に対し前記出力信号線を介して接続された負荷抵抗又は定電流源を成すＭＯＳトランジスタを備えていることを特徴とする請求項２２〜請求項３７のいずれかに記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000092969A JP3664035B2 (ja) | 1999-03-29 | 2000-03-28 | 固体撮像装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8638899 | 1999-03-29 | ||
| JP11-278357 | 1999-09-30 | ||
| JP27835799 | 1999-09-30 | ||
| JP11-86388 | 1999-09-30 | ||
| JP2000092969A JP3664035B2 (ja) | 1999-03-29 | 2000-03-28 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168311A JP2001168311A (ja) | 2001-06-22 |
| JP3664035B2 true JP3664035B2 (ja) | 2005-06-22 |
Family
ID=27305164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000092969A Expired - Lifetime JP3664035B2 (ja) | 1999-03-29 | 2000-03-28 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664035B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663683B2 (en) | 2006-07-18 | 2010-02-16 | Konica Minolta Holdings, Inc. | Solid state image sensing device which performs a linear conversion operation and a logarithmic conversion operation |
| US11457164B2 (en) | 2019-06-04 | 2022-09-27 | Samsung Electronics Co., Ltd. | Image sensing device |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4185771B2 (ja) * | 2002-12-27 | 2008-11-26 | シャープ株式会社 | 固体撮像装置 |
| KR100666697B1 (ko) * | 2003-10-20 | 2007-01-09 | 주식회사 애트랩 | 광센서 회로 |
| KR20060023890A (ko) * | 2004-09-11 | 2006-03-15 | 학교법인연세대학교 | 광응답특성을 제어할 수 있는 광대역 ｃｍｏｓ 이미지센서및 광응답특성 제어방법 |
| JP2006287343A (ja) * | 2005-03-31 | 2006-10-19 | Konica Minolta Holdings Inc | 固体撮像装置 |
| JP4648777B2 (ja) * | 2005-07-05 | 2011-03-09 | 本田技研工業株式会社 | 光センサ回路およびイメージセンサ |
| JP4594179B2 (ja) * | 2005-07-14 | 2010-12-08 | 本田技研工業株式会社 | 光センサ回路 |
| KR100892792B1 (ko) | 2007-08-10 | 2009-04-10 | 한양대학교 산학협력단 | 평판 표시 장치용 주변광 감지 회로 |
| EP1939847B1 (en) | 2006-12-27 | 2016-08-10 | IUCF-HYU (Industry-University Cooperation Foundation Hanyang University) | Ambient light sensor circuit and flat panel display device having the same |
| WO2008123119A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device provided with the photoelectric conversion device |
| JP5363237B2 (ja) * | 2009-08-10 | 2013-12-11 | ローム株式会社 | 光電変換回路及びそれに用いる光電変換素子 |
| JP6412781B2 (ja) * | 2014-11-25 | 2018-10-24 | 株式会社メガチップス | 画像センサ |
| JP7261098B2 (ja) * | 2019-06-18 | 2023-04-19 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 撮像装置 |
| JP2023040318A (ja) * | 2020-02-26 | 2023-03-23 | ソニーセミコンダクタソリューションズ株式会社 | 撮像回路および撮像装置 |
-
2000
- 2000-03-28 JP JP2000092969A patent/JP3664035B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663683B2 (en) | 2006-07-18 | 2010-02-16 | Konica Minolta Holdings, Inc. | Solid state image sensing device which performs a linear conversion operation and a logarithmic conversion operation |
| US11457164B2 (en) | 2019-06-04 | 2022-09-27 | Samsung Electronics Co., Ltd. | Image sensing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001168311A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3493405B2 (ja) | 固体撮像装置 | |
| KR100659443B1 (ko) | Ｘ-ｙ 어드레스가능 ｍｏｓ 화상 형성 장치 사용 방법, 화상 감지용 제품 및 ｘ-ｙ 어드레스가능 ｍｏｓ 화상 형성 장치 시스템 | |
| US7446805B2 (en) | CMOS active pixel with hard and soft reset | |
| CN105723700B (zh) | 具有恒定电压偏置的光电二极管的像素电路和相关的成像方法 | |
| JP3664035B2 (ja) | 固体撮像装置 | |
| US7019345B2 (en) | Photodiode CMOS imager with column-feedback soft-reset for imaging under ultra-low illumination and with high dynamic range | |
| US6836291B1 (en) | Image pickup device with integral amplification | |
| JP4770618B2 (ja) | 固体撮像装置 | |
| US6967682B1 (en) | Photoelectric converting device | |
| JP3724188B2 (ja) | 固体撮像装置 | |
| US6831691B1 (en) | Solid-state image pickup device | |
| US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
| JP4300635B2 (ja) | 固体撮像装置 | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| JP4345175B2 (ja) | 固体撮像装置 | |
| JP2001103379A (ja) | 固体撮像装置 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JP3824965B2 (ja) | 固体撮像素子 | |
| US7675562B2 (en) | CMOS image sensor including column driver circuits and method for sensing an image using the same | |
| US20010015404A1 (en) | Solid-state image-sensing device | |
| JP4292628B2 (ja) | 固体撮像装置 | |
| JP2001218113A (ja) | 固体撮像装置 | |
| JP4352571B2 (ja) | 固体撮像装置 | |
| JP2001036059A (ja) | 固体撮像装置 | |
| JPH11312799A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3664035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |