JP3824965B2

JP3824965B2 - 固体撮像素子

Info

Publication number: JP3824965B2
Application number: JP2002142596A
Authority: JP
Inventors: 尚樹木村
Original assignee: Toko Inc
Current assignee: Toko Inc
Priority date: 2002-05-17
Filing date: 2002-05-17
Publication date: 2006-09-20
Anticipated expiration: 2022-05-17
Also published as: US7067785B2; US20030213962A1; JP2003333433A

Description

【０００１】
【発明の属する技術分野】
本発明は、光電変換回路として利用する固体撮像素子に係るもので、ＭＯＳトランジスタを用いる固体撮像素子の回路構成に関するものである。
【０００２】
【従来の技術】
固体撮像素子には多くの種類があるが、その中の一つにＡＭＩ（Amplified MOS Imager）がある。これは、1個のフォトダイオードと3個のＮＭＯＳトランジスタで構成される。光電変換された信号（電子）によってフォトダイオードの電位が減少するが、その電位変化をＭＯＳトランジスタで増幅し、電流として読み出すものである。
【０００３】
図７は、そのようなＡＭＩ回路を示すもので、３つのＮＭＯＳトランジスタと1つのフォトダイオードから構成されている。リセットトランジスタＴＲをオンさせることにより、フォトダイオードＰＤに逆バイアスをかけると、空乏層が広がって接合容量が大きくなることによって、リセット電圧にセットされる。
【０００４】
このリセット後にリセットトランジスタＴＲとセレクトトランジスタＴＳがともにオフであれば、接合容量に蓄えられた電荷は行場がなく保持されることになる。もっともフォトダイオードのＰＮ接合面の界面付近ではリーク電流が発生する。このフォトダイオードに光が当たると、電子・正孔の再結合によりＧＮＤである基板側に電流が流出し、リセット電圧が下がる。そのときのリセット電圧を読み出すために、トランジスタＴＳをオンすることで、ＯＵＴ端子に出力が現れる。このリセット時の信号は、トランジスタＴＡによって増幅されている。
【０００５】
ＡＭＩの特徴として、リセット電圧はリセットトランジスタＴＲをスイッチ動作させた（スイッチ動作とはゲート電圧φＲの0からVDDのパルス電圧を印加して、完全にオン・オフさせる動作である）とき、次の計算で求められる。
VDD（＝φR）―Vth …▲１▼
となるため、リセット電圧はこの時点でVthにより制限され、かつ増幅トランジスタTAをソースフォロアとして使うことにより出力がソース側になるので、ここでもVth分出力電圧が下がることになる。図７に示したように出力はVthの２倍下がる。
【０００６】
また、セレクトトランジスタTSの動作領域を、仮に非飽和領域で使用したとして、セレクトトランジスタでの電圧降下分を0.1Vとすると、AMIの出力は次のようになる。
VDD―2Vth―0.1V …▲２▼
ここで、VDD：3.3V、Vth：0.7Vとすると、
3.3―２×0.7Ｖ−0.1Ｖ＝1.8Ｖ
となり、ダイナミックレンジは1.8Ｖとなる。
【０００７】
イメージセンサなどの検出センサにはＡ／Ｄコンバータが必要であり、例えば次段に10ビットのＡ／Ｄコンバータがあると、ＡＭＩからの出力1.8Ｖを1024（＝2¹⁰＝10ビット）に分割しなければならない。そうすると、
1.8／1024＝1．75ｍＶの比較電圧となってしまう。この比較電圧が大きいほどＡ／Ｄコンバータの誤動作が少なくなるので、画素部からの出力レンジを広くとることができれば比較電圧を大きくすることができる。
【０００８】
また、増幅型撮像素子などのセンサで深刻な問題になっているのは、閾値（Vth）のバラツキにより、画像としてディスプレイ上に表示したときに、画面の特定部分に縞模様が現れ、常に同じ位置に明るさが不均一な部分が現れてしまう。これは固定パターン雑音（Fixed Pattern Noise）と呼ばれる増幅型撮像素子に見られる雑音である。このため、通常のイメージセンサなどの検出センサでは、ノイズキャンセル回路で相関2重サンプル（CDS）を行うか、閾値のバラツキの少ないプロセスを採用する、といった対策が必要となる。
【０００９】
次に、動作タイミングを図８に示す。図８はトランジスタのスイッチングタイミングとフォトダイオードの電圧および出力の電圧を示している。先ず図７においてリセットトランジスタTRをオンさせ、フォトダイオードの電圧をリセット電圧にする。その後リセットトランジスタTRをオフさせるが、光が入射されないときは光電変換が起こらないので、リセット電圧が保たれたままである。このときにセレクトトランジスタTSをオンさせると、リセット電圧が増幅トランジスタTAで増幅され、信号が読み出される。
【００１０】
光が入射されたときには、リセット電圧にセットされた状態からフォトダイオードPDが入射光に応じて光電変換された電子を吸収するために、フォトダイオードの電位が減少して行く。この電位を読み出すときは、前記と同様にセレクトトランジスタTSをオンして、増幅トランジスタTAで増幅された信号を読み出す。通常のフレーム周波数（60Hz）で動作させたとして、リセットトランジスタTRでリセットされてから1/60秒で読み出される。
【００１１】
ここで、光が入射されないときと入射された時の出力を考える。図９は図８のタイミング図に、光が入射されない暗時と光が入射された明時に分けたときのリセット電位と出力電圧を加えたものである。リセットトランジスタTRとセレクトトランジスタTSは図８のときと同様の周期で駆動する。暗時は理想的にはリセット電圧が保持される。しかし、実際の素子ではフォトダイオードの拡散層の界面にリークが発生し、暗電流（リーク電流）として僅かな電流が流れるので、若干リセット電圧は落ちて行くが、そのときの出力を読み取る。明時は入射光に応じてフォトダイオードの接合容量に蓄積された電荷が流出するため、電位が減少して行き、その時の出力を読み取る。画素回路の後段でその電位差を求めることにより、光電変換の値を求めることができる。
【００１２】
CCD固体撮像素子に比較して消費電力が少ない、またCCDのように専用のプロセスが必要ないことから、CMOS型の固体撮像素子の開発が進められている。CMOSプロセスではゲート長がサブミクロンの領域にはいっており、益々集積化が進んでいる。その中でプロセス的なバラツキは重要な問題となっており、ノイズなどの問題をクリアするとともに高感度であることも要求される。増幅型の固体撮像素子であるＡＭＩ回路をみると、増幅トランジスタをソースフォロアとして使用するので、閾値のバラツキによって発生する固定パターン雑音（FPN）が欠点である。この閾値のバラツキは通常のCMOSプロセスで少なくとも10mVp-pは発生する。増幅型固体撮像素子では閾値のバラツキがそのまま出力のバラツキになってしまう。また、リセット電位はリセットトランジスタのソースフォロアでリセットされるために、出力を読み出すときには2×Vth（閾値）分下がった値になる。これによって、ダイナミックレンジが狭くなってしまう問題もある。
【００１３】
【発明が解決しようとする課題】
本発明は、これらの欠点を解決する固体撮像素子を提供するものである。すなわち、閾値のバラツキによる出力のバラツキを防止するとともに、出力が閾値によって下がってダイナミックレンジが狭くなることを防止できる固体撮像素子を提供するものである。
【００１４】
【課題を解決するための手段】
本発明は、リセットトランジスタ、セレクトトランジスタ、増幅トランジスタの種類と、それらとフォトダイオードの接続を改良することによって、上記の課題を解決するものである。すなわち、電圧源と出力端間にリセットスイッチ用とセレクトスイッチ用のMOSトランジスタを接続した接続点と、電圧源と接地間に接続されたソースがフォトダイオードと直列に接続されたMOS型トランジスタのゲートとを接続することに特徴を有するものである。
【００１５】
【実施例】
図１は、本発明の第1の実施例を示す回路図である。リセットスイッチ用P型MOSトランジスタTR、セレクトスイッチ用P型MOSトランジスタTS、リセット兼バイアス設定用N型MOSトランジスタTBの３つのトランジスタと埋め込みフォトダイオードBPDとからなる。トランジスタTRとトランジスタTSは電圧源と出力端間に直列に接続され、その接続点B.PとトランジスタTBのゲートを接続する。トランジスタTBはフォトダイオードBPDのカソードと直列に接続され電圧源と接地間に接続されている。これは、通常の固体撮像素子と同数の素子数であり、集積化の妨げにならない範囲である。フォトダイオードは埋め込みでなくともよいし、種類は問わずアバランシュダイオードでもよいが、埋め込みにすることによって暗電流を小さくすることができる。この場合、埋め込みフォトダイオードBPDはカソード側をトランジスタTBのソースに接続し、アノードを基板に落としてGNDに接続している。
【００１６】
図２は本発明の第2の実施例を示すもので、画素回路の構造としてリセット兼バイアス設定用トランジスタTBをP型MOSトランジスタとしたものである。リセットセレクトスイッチ用トランジスタをN型MOSトランジスタとしてもよいが、ダイナミックレンジが狭くなるのでP型のMOSトランジスタを使用したものである。トランジスタTBにP型MOSトランジスタを使用した場合はフォトダイオードのカソードをVDDに接続し、アノードをP型MOSトランジスタTBのソースに接続する。フォトダイオードのアノードをGNDに接続する回路では図１と同じような回路構成となる。この例ではトランジスタTRはVDDではなくVREFに接続する。VREFの値は各プロセスの閾値で決まり、
VREF＝VDD―Vth(PMOS)… ▲３▼
となる。この回路構成では、電圧はVDDとVREFと２系統となってしまうが、P型MOSトランジスタで統一されるため、集積化は容易となる。
【００１７】
次に回路の動作について説明する。AMIと異なり、スイッチングトランジスタはPMOSなので０Ｖ（＝LOW）のときにオンすると考える。また、PMOSトランジスタのスイッチング特性は、3.3V（＝HIGH）は劣化せずに通す。これがNMOSだとVDD（＝3.3V）信号は劣化してしまい、閾値分下がった信号を出力してしまうことになる。これを図７で考えると、フォトダイオードのリセット電圧は、
VDD―Vth＝3.3V―0.7＝2.6V（閾値を0.7Vとする。）
となり、その電圧を増幅トランジスタのソースフォロアで出力しているので、
2.6―0.7＝1.9（V）
となる
【００１８】
本発明による回路の動作を、図４〜図６を用いて説明する。まず、リセット時の動作を分かり易くするために、図１を図４に置き換えて説明する。本発明による回路は、リセットスイッチ用トランジスタTRがオン（ショート）すると、トランジスタの接続点（バイアス点）B.Pに3.3Vが加わる（PMOSなのでHIGHは劣化しない）。このとき、トランジスタTBのゲートに3.3Vが印加されるので、フォトダイオードPDには3.3V（＝VDD）―Vthのリセット電圧が蓄積される。また、セレクトスイッチ用トランジスタTSはオフ（オープン）状態である。フォトダイオードPDに電荷が蓄積されてリセット電圧にセットされた後にリセットスイッチ用トランジスタTRをオフすると、理想的にはフォトダイオード電圧は保持されるが、暗電流により少しずつ電圧が減少して行く。
【００１９】
次にトランジスタTRをオフしたときを図５に示す。この時の接続点B.Pの電圧は次式から求められる。
Vres＝VDD―Vth（∵Vres：リセット電圧）
V_S1＝Vres―V_D1（∵V_S1：入射光がS1の場合のPD電圧、V_D1：入射光がS1のときの光電変換によるPD電位の減少分）
V_OUT1＝V_S1＋Vth（V_OUT1：入射光がS1のときのB.P電圧であり、出力電圧であるのでVth分上昇した値である）
上記の３つの式より、
V_OUT1＝VDD―Vth―V_D1+Vth＝VDD― V_D1 …▲４▼
と求められる。
【００２０】
また、入射光がS1から変化してS2となったとして、そのときのPD電位の減少分をV_D2とし、出力をV_OUT2とすると、上式より
V_OUT2＝VDD― V_D2 …▲５▼
となり、▲４▼式と▲５▼式でそれぞれの入射光でのB.P電圧が求められる。
【００２１】
B.P電圧が決まった後の動作として、読み出しを行うために、セレクトスイッチ用トランジスタTSをオン。その状態を図６に示す。図５の時点では、リセット兼バイアス設定用トランジスタTBのゲート電圧であるB.P電圧はVgs（ゲート・ソース間）にできる寄生容量があるため保持される。これによって、B.P電圧を任意のタイミングで読み出せるので、低速から高速までの多様な回路に対応できる。
【００２２】
V_OUT1とV_OUT2をそれぞれ読み出したら、画素回路の次段で差分を取ればよい。それによって、雑音成分の少ない変化分のみを取り出すことができる。▲４▼式と▲５▼式から、次のように変化分が求められる。
V_OUT1―V_OUT2＝VDD―V_D1―（VDD― V_D2）＝V_D2―V_D1 …▲６▼
なお、図２に示した回路においても基本的には同じ動作となる。
【００２３】
通常のイメージセンサなどの検出センサでは、閾値のバラツキや雑音を取り除くためにノイズキャンセル回路やCDS回路（相関２重サンプル回路）を内蔵していることが多い。しかし、本発明による回路では、閾値に依存しない出力電圧が取り出せるので簡単なオペアンプで引き算させることができる。また、CDS回路を用いれば、通常の固体撮像素子よりも雑音成分の少ない信号を取り出すことができ、高Ｓ／Ｎ比、高感度の検出センサが実現する。
【００２４】
出力電圧の範囲（ダイナミックレンジ）は次のように求められる。また、参考として図３に波形図を示した。まず図１に示した回路について説明する。光が当たっていないときのPD電圧は最も高く、リセット電圧である。したがって、リセット電圧はVDD―Vthとなり、B.P電圧はVDDとなる。光が当たりPD電圧が0Vとなったときは、B.P電圧はNMOSトランジスタTBのVthとなる。よって、出力範囲（ダイナミックレンジ）はVDDからVthまでとなり、この場合VDD＝3.3V、Vth＝0.7Vとすると2.6Vとなる。
【００２５】
図２に示した場合、PMOSトランジスタの閾値Vthを0.8Vとする。フォトダイオードPDのカソードはVDDに接続されているので、PD電圧はフォトダイオードのアノードで見る。光が当たっていないときのPD電圧は最も高く、VDDとなる。したがってB.P電圧はPMOSのVth分下がるからVDD―Vthとなる。光が当たりフォトダイオードが電流を流すと電位が低下し、例えばPD電圧がVthまで下がると、B.P電圧はPD電圧からVth下がった電圧、すなわち0Vとなる。よって出力範囲はVDD―Vthから0Ｖまでとなり、ＰＭＯＳトランジスタのVthを0.8Ｖとしたので2.5Ｖとなる。
【００２６】
本発明による固体撮像素子は上記の例に限られるものではない。ＣＭＯＳのプロセスによるものだけでなく、広く電圧を出力する回路であれば応用できる。受光部は暗電流が少ない埋め込みダイオードが望ましいが、光電変換できる素子であれば種類は問わない。本発明によれば画素回路で固定パターン雑音が除かれるので、後段にノイズキャンセル回路を必要とはしないが、併用することによって通常の素子よりもさらに精度のよい信号を取り出すことができる。
【００２７】
【発明の効果】
本発明によれば、スイッチングトランジスタにP型MOSトランジスタを用いることによって出力範囲を広げることが可能となる。ダイナミックレンジを広げても素子数や制御端子を増やす必要がない。また、閾値のバラツキによる出力の劣化を防止でき、通常のプロセスで製造可能である。通常CMOS固体撮像素子では閾値のバラツキが10〜30mVはあるが、本発明によれば閾値を0.6Vから0.8Vと変化させたときでも1〜3mV程度となることが確認された。これは閾値が変化しても出力には影響しないことを意味する。
【図面の簡単な説明】
【図１】本発明の実施例を示す回路図
【図２】本発明の他の実施例を示す回路図
【図３】本発明による素子の動作の説明図
【図４】本発明による素子の動作の説明のための回路図
【図５】本発明による素子の動作の説明のための回路図
【図６】本発明による素子の動作の説明のための回路図
【図７】従来の素子を示す回路図
【図８】その動作の説明図
【図９】その動作の説明図
【符号の説明】
TR：リセットスイッチ用MOSトランジスタ
TS：セレクトスイッチ用MOSトランジスタ
TB：リセット兼バイアス設定用MOSトランジスタ
PD:フォトダイオード
B.P：バイアス点
OUT：出力端子

Claims

電圧源と出力端間に直列に接続されたリセットスイッチ用とセレクトスイッチ用のMOSトランジスタの接続点と、電圧源と接地間に接続され、ソースがフォトダイオードと直列に接続されたMOSトランジスタのゲートとを接続することを特徴とする固体撮像素子。
電圧源に接続されたリセットスイッチ用トランジスタとなるP型ＭＯＳトランジスタと直列に接続されたセレクトスイッチ用トランジスタとなるP型のＭＯＳトランジスタのドレインが出力端に接続され、
電圧源にドレインが接続されたリセット兼バイアス設定用トランジスタとなるN型のMOSトランジスタのソース側に直列接続されたフォトダイオードのアノードが接地され、
前記2つのP型のMOSトランジスタの接続点とN型のMOSトランジスタのゲートが接続されたことを特徴とする固体撮像素子。
基準電圧源に接続されたリセットスイッチ用トランジスタとなるP型ＭＯＳトランジスタと直列に接続されたセレクトスイッチ用トランジスタとなるP型のＭＯＳトランジスタのドレインが出力端に接続され、
電圧源にカソードが接続されたフォトダイオードのアノード側に直列接続されたリセット兼バイアス設定用トランジスタとなるP型のMOSトランジスタのドレインが接地され、
直列に接続されたリセットスイッチ用とセレクトスイッチ用P型のMOSトランジスタの接続点とリセット兼バイアス設定用P型のMOSトランジスタのゲートが接続されたことを特徴とする固体撮像素子。