JP3965562B2 - デバイスの製造方法、デバイス、電気光学装置及び電子機器 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、薄膜トランジスタ等の薄膜素子を含んで構成されるデバイス（半導体装置等）の製造方法及びこの製造方法により製造されるデバイスに関する。
【０００２】
【従来の技術】
液晶表示装置は、薄く軽量であり、消費電力が少ないという特徴を有することから、パーソナルコンピュータ、携帯電話、ディジタルスチルカメラ、液晶テレビなどの様々な電子機器に用いられている。
【０００３】
液晶表示装置では、薄膜トランジスタを用いて画素部が形成される。画素部を形成する薄膜トランジスタとしては、基板上にゲート電極を形成し、この上にチャネル領域やソース／ドレイン領域などの半導体層や絶縁層などを積層した逆スタガ型（あるいはボトムゲート型）の構造のものが多く用いられている。
【０００４】
このような薄膜トランジスタと、ゲート電極に信号を供給するための走査線、一方のソース／ドレイン領域に信号を供給するためのデータ線、他方のソース／ドレイン領域と接続され、液晶層に電圧を印加するための画素電極などを組み合わせて、液晶表示装置の画素回路が構成される。
【０００５】
【発明が解決しようとする課題】
上述した液晶表示装置などのデバイスを製造する際には、ＣＶＤ法やスパッタリング法などの気相堆積法（すなわち、真空プロセス）により薄膜を形成し、形成した薄膜のうちで不要な部分をフォトリソグラフィ法により除去（エッチング）するといったプロセスを何度か繰り返すことにより形成されるのが一般的である。
【０００６】
しかしながら、このような従来の製造方法は、（１）成膜とエッチングを何度も行うために製造時間が長くなる、（２）形成した薄膜のうち、多くの部分を除去することとなるために、原料の使用効率が悪い、（３）エッチング溶液などの廃棄物が多く発生し、処理コストがかさむ、などの不都合がある。これらの不都合により、従来の製造方法では、製造コストを低減することが難しかった。
【０００７】
このような不都合は、液晶表示装置の大画面化に伴い、母材となるガラス基板が大型化するほど顕著となる。また、このような不都合は、液晶表示装置の製造方法に限られるものではなく、薄膜トランジスタ等の薄膜素子を含んで構成される各種のデバイスに共通するものでもある。
【０００８】
本発明は、このような点に着目して創作されたものであり、製造コストを低減することを可能とするデバイスの製造方法を提供することを目的とする。
【０００９】
また、本発明は、低コスト化を図ることを可能とするデバイスを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、少なくともデバイスの一部の要素を、液体材料を使用して成膜するデバイスの製造方法であって、基板上にデバイスを構成する複数の要素の領域を割り当てる工程と、複数の要素の領域のうち少なくとも液体材料を使用する要素の領域の外周を壁で囲む隔壁を形成する隔壁形成工程と、隔壁による壁によって囲まれた領域に液体材料を塗布し、熱処理を加えて成膜する成膜工程と、を含んでいる。
【００１１】
デバイスの一部の要素の領域の外周を壁で囲む隔壁を形成し、この隔壁による壁によって囲まれた領域に液体材料を塗布して薄膜を成膜することにより、デバイスを構成する要素を形成しているので、ＣＶＤ法やスパッタリング法などの気相堆積法とフォトリソグラフィ法を組み合わせた従来プロセスを行う回数を少なくして製造プロセスを簡略化し、製造時間を短縮することが可能となる。また、隔壁による壁を設けていることから、液体材料を塗布する範囲を必要最小限の範囲に抑えることができるので原料の使用効率がよく、エッチングの回数が少なくなることから廃棄物の量を削減することが可能となる。したがって、製造コストの低減が可能となる。このような本発明の利点は、製造対象となるデバイスが大きくなるほど顕著となる。
【００１２】
上述したデバイスとしては、基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域をこの順番に積層して形成される薄膜トランジスタと、この薄膜トランジスタに電流を供給するための配線を含んだものが考えられる。この場合に、上述した隔壁形成工程では、ゲート電極、ゲート絶縁膜及びチャネル領域が形成された後の基板上に、ソース／ドレイン領域を形成すべき第１の領域の外周を壁で囲むとともに、配線を形成すべき第２の領域を壁で囲む隔壁を形成し、成膜工程では、第１の領域内にソース／ドレイン領域となるドーピングされた半導体膜を形成するとともに、第２の領域内に配線となる導電膜を形成することが望ましい。これにより、薄膜トランジスタと配線を含んで構成されるデバイスを製造する際の製造コストを低減することが可能となる。
【００１３】
また、本発明は、少なくともデバイスの一部の要素を、液体材料を使用して成膜するデバイスの製造方法であって、基板上にデバイスを構成する複数の要素の領域を割り当てる工程と、複数の要素の領域のうち液体材料を使用すべき複数の要素の領域の各々の外周を壁で囲む隔壁を形成する隔壁形成工程と、この隔壁による壁によって囲まれた複数の領域のうち第１のグループの要素のものに第１の液体材料を塗布し、熱処理を加えて成膜する第１の成膜工程と、壁によって囲まれた複数の領域のうち第２のグループの要素のものに第２の液体材料を塗布し、熱処理を加えて成膜する第２の成膜工程と、を含んでいる。
【００１４】
デバイスの一部の要素の領域の外周を壁で囲む隔壁を形成し、この隔壁による壁によって囲まれた複数の領域のそれぞれに、複数の液体材料を塗り分けて複数種類の薄膜を成膜することにより、デバイスを構成する要素を形成しているので、ＣＶＤ法やスパッタリング法などの気相堆積法とフォトリソグラフィ法を組み合わせた従来プロセスを行う回数を少なくして製造プロセスを簡略化し、製造時間を短縮することが可能となる。特に、従来プロセスでは、複数種類の薄膜を成膜して所望の形状に形成するためには、複数回のプロセスを繰り返す必要があったが、本発明では、そのようなプロセスを行うことなく複数種類の薄膜の成膜が可能であり、製造プロセスの大幅な簡略化が可能となる。また、隔壁による壁を設けていることから、液体材料を塗布する範囲を必要最小限の範囲に抑えることができるので、原料の使用効率がよく、エッチングの回数が少なくなることから廃棄物の量を削減することが可能となる。したがって、製造コストの低減が可能となる。このような本発明の利点は、製造対象となるデバイスが大きくなるほど顕著となる。
【００１５】
上述したデバイスとしては、基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域をこの順番に積層して形成される薄膜トランジスタと、この薄膜トランジスタに電流を供給するための配線を含んだものが考えられる。この場合に、上述した隔壁形成工程は、ゲート電極、ゲート絶縁膜及びチャネル領域が形成された後の基板上に、ソース／ドレイン領域を形成すべき第１の領域の外周を壁で囲むとともに、配線を形成すべき第２の領域を壁で囲む隔壁を形成し、第１の成膜工程は、第１の領域内にソース／ドレイン領域となるドーピングされた半導体膜を形成し、第２の成膜工程は、第２の領域内に配線となる導電膜を形成することが望ましい。これにより、薄膜トランジスタと配線を含んで構成されるデバイスを製造する際の製造コストを低減することが可能となる。
【００１６】
上述したソース／ドレイン領域は、ケイ素化合物及びドーパント源を含有する液体材料を使用して成膜されるドーピングされたシリコン膜であることが望ましい。ケイ素化合物の具体例としては、シクロペンタシラン（Ｓｉ_５Ｈ_１０）など、１個以上の環状構造を持ったものに、紫外線を照射することによって光重合させて高次シランとしたものが挙げられる。また、ドーパント源の具体例としては、リンなどの５族元素あるいはホウ素などの３族元素を含有する物質が挙げられる。このようなケイ素化合物及びドーパント源を含有する液体材料を使用することにより、ドーパントが高濃度にドーピングされたシリコン膜を容易に形成することが可能となる。
【００１７】
上述した配線は、導電性微粒子を含有する液体材料を使用して成膜される導電膜であることが望ましい。ここで、導電性微粒子としては、金、銀、銅、パラジウム、ニッケルなどのいずれかを含有する金属微粒子や、導電性ポリマーや超電導体の微粒子などが挙げられるが、特に金属微粒子が望ましい。このような導電性微粒子を含有する液体材料を使用することにより、良好な導電膜を容易に形成することが可能となる。この導電膜からなる配線は、薄膜トランジスタのソース／ドレイン領域に接続される信号線に用いることが好適である。
【００１８】
上述したデバイスが、所定の機能を有し、薄膜トランジスタと接続される機能領域を更に含んでいる場合に、上述した隔壁形成工程は、第１及び第２の領域に加えて、機能領域を形成すべき第３の領域を壁で囲む隔壁を形成し、成膜工程は、ドーピングされた半導体膜及び導電膜に加えて、機能領域となる薄膜を形成することが望ましい。具体的には、機能領域としては、電気光学装置の画素部を構成する画素電極などが挙げられる。
【００１９】
また、デバイスが、所定の機能を有し、薄膜トランジスタと接続される機能領域を更に含んでいる場合には、上述した隔壁形成工程において、第１及び第２の領域に加えて、機能領域を形成すべき第３の領域を壁で囲む隔壁を形成するようにし、かつ、第３の領域内に第３の液体材料を塗布して熱処理を行い、機能領域となる薄膜を形成する第３の成膜工程を更に含むことが望ましい。具体的には、機能領域としては、電気光学装置の画素部を構成する画素電極などが挙げられる。
【００２０】
画素電極などの機能領域を形成する薄膜についても、隔壁を形成し、液体材料を塗布することによって形成することにより、製造プロセスのさらなる簡略化による製造時間の短縮、原料の使用効率の向上、廃棄物の削減を図ることが可能となり、製造コストをより一層低減することが可能となる。
【００２１】
上述した隔壁形成工程は、基板上に絶縁膜を形成し、この絶縁膜に液体材料を使用する要素の領域を露出する開口部を形成することにより、隔壁を形成することが望ましい。これにより、液体材料を使用する複数の要素の領域の外周を壁で囲む隔壁を同一プロセスによって同時に形成することができる。
【００２２】
上述した隔壁を形成する絶縁膜は、ポリイミド膜であることが望ましい。これにより、隔壁を容易に形成することが可能となる。特に、感光性のポリイミド溶剤を使用した場合には、基板上に感光性のポリイミド溶剤を塗布して乾燥させた後に開口部に対応する領域を露光、現像して除去し（ポリイミド溶剤がポジ型の場合）、その後焼成することによって隔壁を形成することが可能である。
【００２３】
上述した液体材料（第１乃至第３の液体材料を含む）は、液滴吐出法を用いて充填されることが望ましい。これにより、滴下位置及び滴下量を適切に制御し、かつ高速に液体材料の充填を行うことが可能となる。
【００２４】
また、チャネル領域は、液滴吐出法を用いて、ケイ素化合物を含有する第４の液体材料をゲート絶縁膜上に吐出して形成してもよい。これにより、製造プロセスをさらに簡略化することが可能となる。
【００２５】
また、上述した第２の成膜工程における熱処理と、第３の成膜工程における熱処理は、同時に行うことが望ましい。これにより、製造プロセスをさらに簡略化することが可能となる。
【００２６】
なお、第２の成膜工程と第３の成膜工程は、別の場所への成膜工程であるので、それぞれの焼成時の処理温度や、その他のプロセス上条件を考慮した上で可能ならば順序を入れ替えて、先に第３の成膜工程を行なった後、第２の成膜工程を行なってもかまわない。
【００２７】
また、隔壁形成工程は、さらに隔壁の表面を液体材料に対して撥液性を付与する工程を含むことが望ましい。
【００２８】
また、第２の成膜工程においては、ソース／ドレイン領域と配線の間に第２の液体材料または第３の液体材料を吐出することにより、ソース／ドレイン領域と配線を電気的に接続する接続部を形成することが望ましい。配線の形成時に、接続部についても併せて形成することにより、製造プロセスのさらなる簡略化が可能となる。
【００２９】
また、第３の成膜工程においては、ソース／ドレイン領域と機能領域の間に第２の液体材料または第３の液体材料を吐出することにより、ソース／ドレイン領域と機能領域を電気的に接続する接続部を形成することが望ましい。機能領域の形成時に、接続部についても併せて形成することにより、製造プロセスのさらなる簡略化が可能となる。
【００３０】
本発明は、上述したいずれかの製造方法によって製造されるデバイスでもある。これにより、デバイスの低コスト化を図ることが可能となる。
【００３１】
より具体的には、本発明のデバイスは、以下に述べるような構成を有するものである。すなわち、本発明は、基板上に形成される複数の要素を含んで構成されるデバイスであって、複数の要素のうち、少なくとも一部の要素の外周を壁で囲むように隔壁が設けられている。
【００３２】
また、デバイスが、基板上に、ゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域をこの順番に積層して形成される薄膜トランジスタと、この薄膜トランジスタに電流を供給するための配線を含んでいる場合に、上述した隔壁は、少なくともソース／ドレイン領域及び配線の外周を壁で囲むように設けられていることが望ましい。また、隔壁は、ポリイミド膜であることが望ましい。
【００３３】
また、デバイスが、薄膜トランジスタと接続されて所定の機能を実現する機能領域を更に備えている場合に、上述した隔壁は、ソース／ドレイン領域、配線及び機能領域のそれぞれの外周を囲むようにして設けられていることが望ましい。また、機能領域は、電気光学装置の画素部を構成する画素電極であることが望ましい。
【００３４】
上述したソース／ドレイン領域は、ケイ素化合物及びドーパント源を含有する液体材料を用いて形成されたシリコン膜であることが望ましい。
【００３５】
上述した配線は、導電性微粒子を含有する液体材料を用いて形成された導電膜であることが望ましい。また、導電性微粒子は、金、銀、銅、パラジウム、ニッケルのいずれかを含有する金属微粒子であることが望ましい。
【００３６】
また、本発明は、上述したデバイスを含んで電気光学装置（液晶表示装置、有機エレクトロルミネッセンス表示装置など）でもある。特に、電気光学装置は、液晶表示装置であることが望ましい。
【００３７】
また、本発明は、上述した電気光学装置を備える電子機器でもある。電子機器を一例としては、パーソナルコンピュータや液晶テレビなどが挙げられる。
【００３８】
【発明の実施の形態】
以下、本発明を適用した一実施形態の液晶表示装置とその製造方法について、図面を参照しながら説明する。
【００３９】
本発明において、液滴吐出法とは、液滴を所望の領域に吐出することにより、被吐出物を含む所望パターンを形成する方法であり、インクジェット法と呼ぶこともある。但し、この場合、吐出する液滴は、印刷物に用いられる所謂インクではなく、デバイスを構成する材料物質を含む液状体であり、この材料物質は、例えばデバイスを構成する導電物質又は絶縁物質として機能し得る物質を含むものである。さらに、液滴吐出とは、吐出時に噴霧されるものに限らず、液状体の１滴１滴が連続するように吐出される場合も含む。
【００４０】
図１は、本実施形態の液晶表示装置の構成を概略的に示す図である。本実施形態の液晶表示装置は、素子基板（アレイ基板）と対向基板とが互いに一定の間隙を保って貼付され、この間隙に液晶材料が挟まれた構成となっている。素子基板および対向基板としては、ガラス、石英またはプラスティック等によって構成される絶縁性の板状部材の基板を用いることが可能であり、本実施形態では、ガラス基板を用いている。
【００４１】
図１に示すように、ガラス基板１０上には、複数本の走査線１２がＸ（行）方向に延在して形成されており、これらの走査線１２は、走査線駆動回路１３０に接続されている。また、ガラス基板１０上には、複数本のデータ線２６がＹ（列）方向に延在して形成されており、これらのデータ線２６は、データ線駆動回路１４０に接続されている。そして、画素部１００は、走査線１２とデータ線２６との各交差に対応して設けられて、マトリクス状に配列している。なお、走査線駆動回路１３０やデータ線駆動回路１４０は、ガラス基板１０上に形成されていてもよい。
【００４２】
図２は、画素部１００の具体的な構成例を示す図である。同図に示す画素部１００は、薄膜トランジスタＴのゲートが走査線１２に、ソースがデータ線２６に、ドレインが画素電極２４にそれぞれ接続されるとともに、画素電極２４と対向電極５０との間に電気光学材料たる液晶ＬＣが挟まれた構成を有している。また、画素電極２４と接地電位ＧＮＤとの間には、蓄積容量６０が形成されている。この蓄積容量６０は、薄膜トランジスタＴを介して画素電極２４に電圧が印加された後、この印加電圧を必要な時間だけほぼ一定に維持するために設けられた容量である。対向電極５０は、画素電極２４と対向するように対向基板に一面に形成される、各画素に共通な透明電極である。
【００４３】
次に、図２に示した画素部１００の具体的な構造について説明する。図３は、本実施形態の液晶表示装置の画素部の具体的な構造を示す図である。図３（ａ）は、１つの画素部１００に着目して示した平面図であり、図３（ｂ）は、図３（ａ）に示すＡ−Ａ′断面図である。
【００４４】
図３に示すように、本実施形態の薄膜トランジスタＴは、いわゆる逆スタガ型の構造を有しており、ガラス基板１０上に成形されたゲート電極１３と、このゲート電極１３上に形成されたゲート絶縁膜１６と、ゲート絶縁膜１６上に形成されたチャネル領域１８と、このチャネル領域１８上に形成されたソース／ドレイン領域２２を備えている。
【００４５】
また、上述した薄膜トランジスタＴと、走査線（ゲート線）１２、容量線１４、画素電極２４、データ線（ソース線）２６のそれぞれを含んで、液晶表示装置の画素を駆動する画素回路１００が構成されている。また、本実施形態では、薄膜トランジスタＴのゲート電極１３は、ゲート線１２と一体に形成されている。ゲート線１２及びゲート電極１３の形成方法については後述する。
【００４６】
一方のソース／ドレイン領域２２は、接続部２８を介して画素電極２４と接続されている。画素電極２４は、液晶ＬＣに電圧を印加するためのものである。また、他方のソース／ドレイン領域２２は、接続部２８を介してデータ線２６と接続されている。容量線１４は、液晶層の充電電荷をより安定に保持するための蓄積容量を形成するためのものであり、画素電極２４の下層に形成されている。
【００４７】
また、ソース／ドレイン領域２２、画素電極２４、データ線２６のそれぞれの周囲を取り囲むようにして、ポリイミド膜２０による壁（バンク）が形成されている。このポリイミド膜２０は、ソース／ドレイン領域２２、画素電極２４、データ線２６のそれぞれを形成する際に用いるものであり、その詳細については後述する。
【００４８】
このような画素部１００をガラス基板１０上にマトリクス状に形成することによりアレイ基板が構成される。そして、このアレイ基板と、カラーフィルタ（ＣＦ）が設けられた対向基板のそれぞれに対して配向膜形成などの表面処理を行った後に両者を貼り合わせて、アレイ基板と対向基板の間に液晶材を注入し、駆動回路やバックライトなどを取り付けることにより液晶表示装置が完成する。液晶表示装置の具体例については後述する。
【００４９】
次に、本実施形態の薄膜トランジスタ及びこの薄膜トランジスタを含んで構成される画素回路の製造方法について詳細に説明する。図４〜図９は、本実施形態の製造方法について説明する説明図である。
【００５０】
（ゲート線、ゲート電極及び容量線の形成工程）
図４は、ゲート線、ゲート電極及び容量線の形成工程を説明する図である。図４（ａ）はガラス基板１０を上面側から見た平面図を示し、図４（ｂ）は図４（ａ）に示すＢ−Ｂ′断面を示している。
【００５１】
図４に示すように、ガラス基板１０上の所定位置に、液滴吐出法によって、ゲート線１２及びゲート電極１３を一体に形成するとともに、容量線１４を形成する。具体的には、ガラス基板１０の上面に、ある程度の一様な撥液性を持たせる。次に、ガラス基板１０の上面に対して、導電性微粒子を含有する溶液を吐出し、ゲート線１２、ゲート電極１３及び容量線１４のそれぞれを描画する。その後、溶液が塗布されたガラス基板１０に熱処理を行うことにより、ゲート線１２、ゲート電極１３及び容量線１４が形成される。
【００５２】
ここで、導電性微粒子としては、金、銀、銅、パラジウム、ニッケルのいずれかを含有する金属微粒子や、導電性ポリマーや超電導体の微粒子などが考えられる。本実施形態では、これらの導電性微粒子を有機溶媒に分散させて生成した溶液を用いる。微粒子を分散させるために、微粒子表面に有機物などをコーティングして使うこともできる。また、ガラス基板１０に塗布するにあたり、溶媒への分散のしやすさと液滴吐出法の適用の観点から、微粒子の粒径は０．１μ以下であることが好ましい。
【００５３】
例えば、粒径が０．０１μｍ程度の銀の微粒子を含有するペースト（分散溶媒としてα−テルピネオールを使用）をトルエンで希釈し、粘度が８ｃＰ程度となるようにして溶液を用いることにより、幅２０μｍ、厚さ０．５μｍ、抵抗率２μΩｃｍのゲート線１２及びゲート電極１３を形成することが可能である。
【００５４】
なお、ゲート線１２等の形成領域の周囲を囲む壁（バンク）を形成した後に溶液の吐出を行うか、あるいは、ガラス基板１０の上面に対する撥液処理に加えて、ゲート線１２等の形成領域に対して親液処理を行った後に溶液の吐出を行うようにしてもよい。これらの方法により、ゲート線１２等の形成領域へ塗布された溶液の広がりを抑制し、ゲート線１２等の形状をより精度よく形成することが可能になる。
【００５５】
また、ゲート線１２等は、一般的なスパッタリング法、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）等の気相堆積法によってガラス基板１０の上面全体に製膜した後に、パターニングを行うことによって形成してもよい。
【００５６】
（ゲート絶縁膜及び非晶質シリコン膜の形成工程）
図５は、ゲート絶縁膜及び非晶質（アモルファス）シリコン膜の形成工程を説明する図である。図５（ａ）はガラス基板１０を上面側から見た平面図を示し、図５（ｂ）は図５（ａ）に示すＣ−Ｃ′断面を示している。
【００５７】
図５に示すように、ガラス基板１０、ゲート線１２、ゲート電極１３及び容量線１４のそれぞれを覆うように、ガラス基板１０の上面全体にゲート絶縁膜１６を形成する。このゲート絶縁膜１６としては、ＰＥＣＶＤ法によって窒化シリコン（ＳｉＮｘ）膜を形成することが好適である。また、窒化シリコンと酸化シリコン（ＳｉＯ_２）を重ねて堆積した２層構造の膜によってゲート絶縁膜１６を形成してもよい。この場合には、ＣＶＤ法において、成膜途中で反応ガスを変更することにより複数種類の薄膜を連続的に製膜する、いわゆる連続ＣＶＤ法を用いて膜形成を行うことが好適である。
【００５８】
次に、ゲート絶縁膜１６上の所定位置に、非晶質シリコン膜からなるチャネル領域１８を形成する。具体的には、チャネル領域１８は、ＰＥＣＶＤ法などの気相堆積法によってガラス基板１０の上面全体に非晶質シリコン膜を形成した後に、所望の形状にパターニングすることによって、図５（ａ）に示すように、ゲート電極１３上に島状に形成される。また、ガラス基板１０への非晶質シリコン膜の形成は、連続ＣＶＤ法を用いることにより、上述したゲート絶縁膜１６の形成と連続して行うことが更に望ましい。
【００５９】
（ポリイミド膜によるバンクの形成工程）
図６は、ポリイミド膜によるバンク（壁）の形成工程を説明する図である。図６（ａ）はガラス基板１０を上面側から見た平面図を示し、図６（ｂ）は図６（ａ）に示すＤ−Ｄ′断面を示している。
【００６０】
図６に示すように、ガラス基板１０等の上面に、所定形状の開口部ａ１、ａ２、ａ３、ａ４を有するポリイミド膜２０を形成する。具体的には、ポリイミド膜２０に設けられている開口部ａ１は、後の工程において画素電極２４が形成されるべき領域を露出するように形成される。これにより、画素電極２４の形成領域の外周にポリイミド膜２０によるバンクが形成される。
【００６１】
開口部ａ２は、後の工程においてデータ線２６が形成されるべき領域を露出するように形成される。これにより、データ線２６の形成領域の周囲に、ポリイミド膜２０によるバンクが形成される。同様に、開口部ａ３、ａ４は、後の工程において、薄膜トランジスタＴのソース／ドレイン領域２２が形成されるべき領域を露出するように形成される。これにより、ソース／ドレイン領域２２の形成領域の周囲に、ポリイミド膜２０によるバンクが形成される。
【００６２】
このようなポリイミド膜２０は、例えば、ガラス基板１０の上面全体に感光性のポリイミド溶剤を塗布して乾燥させた後に開口部ａ１〜ａ４のそれぞれに対応する領域を露光、現像して除去し（ポリイミド溶剤がポジ型の場合）、その後３００℃〜４００℃程度の温度で焼成することによって形成することができる。また、ポリイミド膜２０は、０．５〜１０μｍ程度の厚さに形成することが好適である。
【００６３】
（ソース／ドレイン領域の形成工程）
図７は、ソース／ドレイン領域の形成工程を説明する図である。図７（ａ）はガラス基板１０を上面側から見た平面図を示し、図７（ｂ）は図７（ａ）に示すＥ−Ｅ′断面図を示している。
【００６４】
図７に示すように、ポリイミド膜２０に設けられた開口部ａ３、ａ４（図６参照）の内側に、ドーパントが高濃度にドーピングされたされた非晶質シリコン膜からなるソース／ドレイン領域２２を形成する。本実施形態では、ソース／ドレイン領域２２は、液滴吐出法を用いて形成される。
【００６５】
具体的には、まず、リンなどの５族元素あるいはホウ素などの３族元素を含有する物質をドーパント源として添加したケイ素化合物を含有する溶液、または、それらの元素（リン、ホウ素等）で変性されたケイ素化合物と変性されていないケイ素化合物とを含有する溶液を液滴吐出ヘッドから吐出し、開口部ａ３、ａ４の内部に充填する。以下、このようなケイ素化合物を含有する溶液を「シリコン溶液」と称することとする。
【００６６】
次に、開口部ａ３、ａ４のそれぞれに充填したシリコン溶液を乾燥させて、その後、３００℃〜４００℃程度の温度で焼成する。これら一連の処理は、窒素などの不活性ガスの雰囲気中で行われる。これにより、ポリイミド膜２０によって形成されるバンクに周囲を囲まれた開口部ａ３、ａ４の内部に、ドーパント（ドナー又はアクセプタ）が高濃度にドーピングされた非晶質シリコン膜からなるソース／ドレイン領域２２が形成される。
【００６７】
ここで、上述したケイ素化合物としては、シクロペンタシラン（Ｓｉ_５Ｈ_１０）など、１個以上の環状構造を持ったものに、紫外線を照射することによって光重合させて高次シランとしたものを用いることが特に好ましい。この場合には、リン化合物やホウ素化合物を混合した後に紫外線を照射し、重合時にこれらを取り込んだ形で高次シラン化合物とすることが更に好ましい。また、シリコン溶液を形成するための溶媒としては、ケイ素化合物を溶解し、該化合物と反応しないものであれば特に限定されないが、通常、室温での蒸気圧が０．００１〜２００ｍｍＨｇのものが好適である。溶媒の具体例としては、ベンゼンやトルエンなどの炭素水素系溶媒が挙げられる。
【００６８】
なお、更に好ましくは、液滴吐出ヘッドからシリコン溶液を吐出をするより以前に、開口部ａ３、ａ４の内側を親液化し、その周囲については撥液化しておくとよい。親液化、撥液化の処理は、例えば、ガラス基板１０の全体を大気圧プラズマで酸素プラズマ処理して親液化し、次いで、ＣＦ_４プラズマ処理を行い、ポリイミド膜２０の部分のみを撥液化することにより実現可能である。
【００６９】
（画素電極の形成工程）
図８は、画素電極の形成工程を説明する図である。図８（ａ）はガラス基板１０を上面側から見た平面図を示し、図８（ｂ）は図８（ａ）に示すＦ−Ｆ′断面図を示している。
【００７０】
図８に示すように、ポリイミド膜２０に設けられた開口部ａ１（図６参照）の内側に、ＩＴＯ（Indium Tin Oxide）膜からなる画素電極２４を形成する。本実施形態では、画素電極２４についても液滴吐出法を用いて形成される。具体的には、塗布型のＩＴＯ溶液を液滴吐出ヘッドから吐出して開口部ａ１の内部に充填し、その後、乾燥処理及び熱処理を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ１の内部に画素電極２４が形成される。
【００７１】
例えば、一般的なＩＴＯ塗布液を開口部ａ１に充填した後に、１６０℃の空気雰囲気中で５分間乾燥させ、その後に、４００℃の空気雰囲気中で６０分間の熱処理を行うことにより、厚さ１５００Å程度の画素電極２４を形成することが可能である。
【００７２】
（データ線の形成工程）
図９は、データ線の形成工程を説明する図である。図９（ａ）はガラス基板１０を上面側から見た平面図を示し、図９（ｂ）は図９（ａ）に示すＧ−Ｇ′断面図を示している。
【００７３】
図９に示すように、ポリイミド壁２０に設けられた開口部ａ２（図６参照）の内側にデータ線２６を形成する。本実施形態では、データ線２６についても液滴吐出法を用いて形成される。具体的には、上述したゲート線１２の場合と同様の金属超微粒子を有機溶剤に分散させた溶液を液滴吐出ヘッドから吐出して開口部ａ２の内部に充填し、その後、乾燥及び熱処理を行う。これにより、ポリイミド膜２０によるバンクに周囲を囲まれた開口部ａ２の内部に、データ線２６が形成される。
【００７４】
その後、ソース／ドレイン領域２２と画素電極２４の間、及びソース／ドレイン領域２２とデータ線２６の間の電気的接続を図るための接続部２８を形成する。この接続部２８についても、データ線２６と同様にして形成することが可能である。これにより、上述した図３に示した本実施形態の薄膜トランジスタＴと、これを含んで構成される画素部１００が完成する。また、必要に応じて、画素部１００の上面に酸化シリコン膜などによる保護膜を形成してもよい。
【００７５】
なお、画素電極の形成工程とデータ線の形成工程を部分的に併合することも可能である。この場合には、塗布型のＩＴＯ溶液を開口部ａ１の内側に充填した後に、乾燥処理および熱処理を行うより先に、金属超微粒子を有機溶剤に分散させて生成した溶液を開口部ａ２の内部に充填し、その後、ＩＴＯ溶液及び金属溶液のそれぞれに対する乾燥処理及び熱処理を同時に行うようにすればよい。
【００７６】
このように、本実施形態の製造方法は、画素部を構成する一部の要素（ソース／ドレイン領域２２、画素電極２４、データ線２６）の領域の外周を壁で囲むポリイミド膜２０を形成し、このポリイミド膜２０による壁によって囲まれた領域に液体材料を塗布して薄膜を成膜することにより、画素部を構成する一部の要素を形成している。これにより、ＣＶＤ法やスパッタリング法などの気相堆積法とフォトリソグラフィ法を組み合わせた従来プロセスを用いる回数を少なくして製造時間の短縮化を図ることが可能となる。また、ポリイミド膜２０による壁（バンク）を設けていることから、液体材料を塗布する範囲を必要最小限の範囲に抑えることができるので原料の使用効率を高めることが可能となり、エッチングの回数も少なくなることから廃棄物の量を削減することが可能となる。したがって、製造コストを低減することが可能となる
【００７７】
ところで、上述した実施形態では、薄膜トランジスタＴのチャネル領域１８となるべき非晶質シリコン膜は、ＰＥＣＶＤ法などの気相堆積法によって形成していたが、液滴吐出法によって形成することも可能である。
図１０は、液滴吐出法によって非晶質シリコン膜を形成する場合の形成工程を説明する図である。図１０（ａ）はガラス基板１０を上面側から見た平面図を示し、図１０（ｂ）は図１０（ａ）に示すＨ−Ｈ′断面を示している。
【００７８】
まず、上述した実施形態と同様にして、ゲート線１２、ゲート電極１３及び容量線１４のそれぞれを覆うように、ガラス基板１０の上面全体にゲート絶縁膜１６を形成する（図５参照）。次に、ゲート絶縁膜１６が形成された後のガラス基板１０を窒素雰囲気中に導入する。
【００７９】
次に、液滴吐出ヘッドを用いて、チャネル領域を形成すべき範囲にシリコン溶液（ケイ素化合物を含有する溶液）を吐出する。この場合のシリコン溶液としては、上述したソース／ドレイン領域の形成に用いられるものと同様のケイ素化合物を含有する溶液であって、リンなどの５族元素あるいはホウ素などの３族元素を含有するドーパント源が添加されていないものが好適である。
【００８０】
その後、吐出されたシリコン溶液を乾燥させ、３００℃〜４００℃程度の温度で焼成することにより、図１０に示すように、ゲート電極１３上の所定位置に、非晶質シリコンからなる島状のチャネル領域１８ａが形成される。チャネル領域１８ａは、寸法精度の要求が比較的に低く、液滴吐出法により吐出されたシリコン溶液が多少広がっても問題とならない。なお、液体の広がりが許容範囲を超える場合には、基板表面全体を撥液化したり、チャネル領域１８ａを形成すべき範囲のみ親液化してそれ以外を撥液化する処理を行うことにより、シリコン溶液の広がりを抑制することが可能である。
【００８１】
次に、上述した実施形態に係る液晶表示装置を備えた電子機器について説明する。図１１は、本実施形態に係る液晶表示装置をモバイル型のパーソナルコンピュータ（情報処理装置）に適用した例を示す斜視図である。同図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、本実施形態に係る液晶表示装置１１０６を含んで構成されている。本実施形態に係る製造方法は、図１１に示すような画面サイズの大きな液晶表示装置を製造する場合に特に好適である。
【００８２】
なお、本実施形態の液晶表示装置を含んで構成される電子機器としては、図１１のパーソナルコンピュータの他にも、ディジタルスチルカメラ、電子ブック、電子ペーパ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器など種々のものが挙げられる。
【００８３】
また、本発明の適用範囲は、上記内容に限定されるものではなく、薄膜トランジスタ等の薄膜素子を含んで構成される種々のデバイス、このデバイスを含んで構成される電気光学装置（例えば、有機ＥＬ表示装置など）、この電気光学装置を備えた電子機器に対して適用することが可能である。
【００８４】
【発明の効果】
以上説明したように、本発明によれば、気相堆積法とフォトリソグラフィ法を組み合わせた従来プロセスを行う回数を少なくして製造時間を短縮することが可能となる。また、隔壁を設けることにより、液体材料を塗布する範囲を必要最小限の範囲に抑えることができるので原料の使用効率がよく、エッチングの回数が少なくなることから廃棄物の量を削減することが可能となる。したがって、製造コストの低減を図ることが可能となり、デバイスの低コスト化を図ることが可能となる。
【図面の簡単な説明】
【図１】一実施形態の液晶表示装置の構成を概略的に示す図である。
【図２】画素部の具体的な構成例を示す図である。
【図３】画素部の具体的な構造を示す図である。
【図４】本実施形態の製造方法について説明する説明図である。
【図５】本実施形態の製造方法について説明する説明図である。
【図６】本実施形態の製造方法について説明する説明図である。
【図７】本実施形態の製造方法について説明する説明図である。
【図８】本実施形態の製造方法について説明する説明図である。
【図９】本実施形態の製造方法について説明する説明図である。
【図１０】液滴吐出法によって非晶質シリコン膜を形成する場合の形成工程を説明する図である。
【図１１】液晶表示装置をモバイル型のパーソナルコンピュータ（情報処理装置）に適用した例を示す斜視図である。
【符号の説明】
１０ ガラス基板
１２ ゲート線（走査線）
１３ ゲート電極
１４ 容量線
１６ ゲート絶縁膜
１８、１８ａ チャネル領域
２０ ポリイミド膜
２２ ソース／ドレイン領域
２４ 画素電極
２６ データ線（信号線）
２８ 接続部
１００ 画素部
Ｔ 薄膜トランジスタ

Claims (27)

1. 少なくともデバイスの一部の要素を、液体材料を使用して成膜するデバイスの製造方法であって、
   基板上にデバイスを構成する複数の要素の領域を割り当てる工程と、
   前記複数の要素の領域のうち少なくとも液体材料を使用する要素の領域の外周を壁で囲む隔壁を形成する隔壁形成工程と、
   前記壁によって囲まれた領域に前記液体材料を塗布し、熱処理を加えて成膜する成膜工程と、
   を含み、
   前記デバイスは、前記基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域をこの順番に積層して形成される薄膜トランジスタと、この薄膜トランジスタに電流を供給するための配線を含んでおり、
   前記隔壁形成工程は、前記ゲート電極、前記ゲート絶縁膜及び前記チャネル領域が形成された後の前記基板上に、前記ソース／ドレイン領域を形成すべき第１の領域の外周を壁で囲むとともに、前記配線を形成すべき第２の領域を壁で囲む隔壁を形成し、
   前記成膜工程は、前記第１の領域内に前記ソース／ドレイン領域となるドーピングされた半導体膜を形成するとともに、前記第２の領域内に前記配線となる導電膜を形成する、
   デバイスの製造方法。
2. 少なくともデバイスの一部の要素を、液体材料を使用して成膜するデバイスの製造方法であって、
   基板上にデバイスを構成する複数の要素の領域を割り当てる工程と、
   前記複数の要素の領域のうち液体材料を使用すべき複数の要素の領域の各々の外周を壁で囲む隔壁を形成する隔壁形成工程と、
   前記壁によって囲まれた複数の領域のうち第１のグループの要素のものに第１の液体材料を塗布し、熱処理を加えて成膜する第１の成膜工程と、
   前記壁によって囲まれた複数の領域のうち第２のグループの要素のものに第２の液体材料を塗布し、熱処理を加えて成膜する第２の成膜工程と、
   を含み、
   前記デバイスは、前記基板上にゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域をこの順番に積層して形成される薄膜トランジスタと、この薄膜トランジスタに電流を供給するための配線を含んでおり、
   前記隔壁形成工程は、前記ゲート電極、前記ゲート絶縁膜及び前記チャネル領域が形成された後の前記基板上に、前記ソース／ドレイン領域を形成すべき第１の領域の外周を壁で囲むとともに、前記配線を形成すべき第２の領域を壁で囲む隔壁を形成し、
   前記第１の成膜工程は、前記第１の領域内に前記ソース／ドレイン領域となるドーピングされた半導体膜を形成し、
   前記第２の成膜工程は、前記第２の領域内に前記配線となる導電膜を形成する、
   デバイスの製造方法。
3. 前記ソース／ドレイン領域は、ケイ素化合物及びドーパント源を含有する液体材料を使用して成膜されるドーピングされたシリコン膜である、
   請求項１又は２に記載のデバイスの製造方法。
4. 前記配線は、導電性微粒子を含有する液体材料を使用して成膜される導電膜である、
   請求項１又は２に記載のデバイスの製造方法。
5. 前記配線は、前記ソース／ドレイン領域に接続される信号線である、
   請求項４に記載のデバイスの製造方法。
6. 前記導電性微粒子は、金、銀、銅、パラジウム、ニッケルのいずれかを含有する金属微粒子である、
   請求項４に記載のデバイスの製造方法。
7. 前記デバイスは、所定の機能を有し、前記薄膜トランジスタと接続される機能領域を更に含んでおり、
   前記隔壁形成工程は、前記第１及び第２の領域に加えて、前記機能領域を形成すべき第３の領域を壁で囲む隔壁を形成し、
   前記成膜工程は、前記ドーピングされた半導体膜及び前記導電膜に加えて、前記機能領域となる薄膜を形成する、
   請求項１に記載のデバイスの製造方法。
8. 前記デバイスは、所定の機能を有し、前記薄膜トランジスタと接続される機能領域を更に含んでおり、
   前記隔壁形成工程は、前記第１及び第２の領域に加えて、前記機能領域を形成すべき第３の領域を壁で囲む隔壁を形成し、
   前記第３の領域内に第３の液体材料を塗布して熱処理を行い、前記機能領域となる薄膜を形成する第３の成膜工程を更に含む、
   請求項２に記載のデバイスの製造方法。
9. 前記機能領域は、電気光学装置の画素部を構成する画素電極である、
   請求項７又は８に記載のデバイスの製造方法。
10. 前記隔壁形成工程は、前記基板上に絶縁膜を形成し、この絶縁膜に前記液体材料を使用する要素の領域を露出する開口部を形成することにより、前記隔壁を形成する、
    請求項１乃至９のいずれかに記載のデバイスの製造方法。
11. 前記絶縁膜は、ポリイミド膜である、
    請求項１０に記載のデバイスの製造方法。
12. 前記液体材料は、液滴吐出法を用いて充填される、
    請求項１乃至１１のいずれかに記載のデバイスの製造方法。
13. 前記チャネル領域は、液滴吐出法を用いて、ケイ素化合物を含有する第４の液体材料を前記ゲート絶縁膜上に吐出して形成される、
    請求項３乃至１２のいずれかに記載のデバイスの製造方法。
14. 前記第２の成膜工程における熱処理と、前記第３の成膜工程における熱処理とを同時に行う、
    請求項８に記載のデバイスの製造方法。
15. 前記隔壁形成工程は、さらに前記隔壁の表面を前記液体材料に対して撥液性にする工程を含む、
    請求項１乃至１４に記載のデバイスの製造方法。
16. 前記第２の成膜工程において、前記ソース／ドレイン領域と前記配線の間に前記第２の液体材料または前記第３の液体材料を吐出することにより、前記ソース／ドレイン領域と前記配線を電気的に接続する接続部を形成する、
    請求項８に記載のデバイスの製造方法。
17. 前記第３の成膜工程において、前記ソース／ドレイン領域と前記機能領域の間に前記第
    ２の液体材料または前記第３の液体材料を吐出することにより、前記ソース／ドレイン領域と前記機能領域を電気的に接続する接続部を形成する、
    請求項８に記載のデバイスの製造方法。
18. 基板上に形成される複数の要素を含んで構成されるデバイスであって、
    前記複数の要素のうち、少なくとも一部の要素の外周を壁で囲むように隔壁が設けられており、
    前記デバイスは、前記基板上に、ゲート電極、ゲート絶縁膜、チャネル領域及びソース／ドレイン領域をこの順番に積層して形成される薄膜トランジスタと、この薄膜トランジスタに電流を供給するための配線を含んでおり、
    前記隔壁は、少なくとも前記ソース／ドレイン領域及び前記配線の外周を壁で囲むように設けられている、
    デバイス。
19. 前記デバイスは、前記薄膜トランジスタと接続されて所定の機能を実現する機能領域を更に備えており、
    前記隔壁は、前記ソース／ドレイン領域、前記配線及び前記機能領域のそれぞれの外周を囲むようにして設けられている、
    請求項１８に記載のデバイス。
20. 前記機能領域は、電気光学装置の画素部を構成する画素電極である、
    請求項１９に記載のデバイス。
21. 前記ソース／ドレイン領域は、ケイ素化合物及びドーパント源を含有する液体材料を用いて形成されたシリコン膜である、
    請求項１８乃至２０のいずれかに記載のデバイス。
22. 前記配線は、導電性微粒子を含有する液体材料を用いて形成された導電膜である、
    請求項１８乃至２０のいずれかに記載のデバイス。
23. 前記導電性微粒子は、金、銀、銅、パラジウム、ニッケルのいずれかを含有する金属微粒子である、
    請求項２２に記載のデバイス。
24. 前記隔壁は、ポリイミド膜を含む、
    請求項１８乃至２３のいずれかに記載のデバイス。
25. 請求項１８乃至２４のいずれかに記載のデバイスを含んで構成される電気光学装置。
26. 前記電気光学装置は液晶表示装置である、
    請求項２５に記載の電気光学装置。
27. 請求項２５又は２６に記載の電気光学装置を備える電子機器。

Images